KR20070105361A - 개별적인 전력 도메인을 인에이블하기 위한 분산형 공급전류 스위치 회로 - Google Patents

개별적인 전력 도메인을 인에이블하기 위한 분산형 공급전류 스위치 회로 Download PDF

Info

Publication number
KR20070105361A
KR20070105361A KR1020077021222A KR20077021222A KR20070105361A KR 20070105361 A KR20070105361 A KR 20070105361A KR 1020077021222 A KR1020077021222 A KR 1020077021222A KR 20077021222 A KR20077021222 A KR 20077021222A KR 20070105361 A KR20070105361 A KR 20070105361A
Authority
KR
South Korea
Prior art keywords
supply bus
scsc
enable signal
bus
switch
Prior art date
Application number
KR1020077021222A
Other languages
English (en)
Other versions
KR100974838B1 (ko
Inventor
루 지 촤-에오안
매튜 레비 세버슨
소린 아드리안 도브레
트스베토미르 피 페트로브
라자트 고엘
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20070105361A publication Critical patent/KR20070105361A/ko
Application granted granted Critical
Publication of KR100974838B1 publication Critical patent/KR100974838B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

집적 회로는 다수의 전력 도메인을 포함한다. SCSC (supply current switch circuit) 는 각각의 전력 도메인에 걸쳐 분산되어 있다. 신호가 SCSC 내의 제어 노드에 존재하는 경우에, SCSC 는 전력 도메인에 관한 로컬 공급 버스를 글로벌 공급 버스에 커플링한다. 인에이블 신호 경로는 SCSC 를 통해 연장되어 인에이블 신호가 SCSC 체인을 따라 제어 노드마다 전파될 수 있고, 이에 의해, SCSC 를 하나씩 턴온한다. 도메인에 전력이 공급되는 경우에, 제어 회로는 제 1 SCSC 체인을 따라 전파되는 인에이블 신호를 어서트한다. 프로그램 가능 시간량 후에, 제어 회로는 제 2 체인을 따라 전파되는 제 2 인에이블 신호를 어서트한다. 시간에 걸쳐 SCSC 의 턴온을 확산시킴으로써, 로컬 및 글로벌 버스를 함께 커플링하는 것과 연관되는 큰 전류가 회피된다.
SCSC, 전력 도메인, 집적 회로

Description

개별적인 전력 도메인을 인에이블하기 위한 분산형 공급 전류 스위치 회로{DISTRIBUTED SUPPLY CURRENT SWITCH CIRCUITS FOR ENABLING INDIVIDUAL POWER DOMAINS}
발명의 배경
본 특허출원은 발명의 명칭이 "Distributed Method for enabling individual Power domains during active operation" 이고, 2005년 2월 14일자로 출원되어 본 발명의 양수인에게 양도되었으며, 참조로서 여기에 명백하게 포함된, 미국 가출원 제60/652,925호에 대한 우선권을 주장한다.
기술 분야
개시된 실시형태는 일반적으로 집적 회로 내의 전력 도메인의 전력 공급 및/또는 전력 차단에 관한 것이다.
배경
도 1 (종래 기술) 은 집적 회로 다이 (1) 의 일례의 간략화된 톱다운 (top down) 다이어그램이다. 집적 회로 다이 (1) 는 결합 단자 (2) 의 주변 링 (peripheral ring) 및 내부 회로의 4 개의 도메인 (3 내지 6) 을 포함한다. 이들 도메인은, 각 도메인 내의 회로에 다른 도메인과는 별개로 전력이 공급되거나 전력이 차단될 수 있기 때문에 전력 도메인이라고 지칭된다.
도 2 (종래 기술) 는 도 1 의 4 개의 전력 도메인 (3 내지 6) 의 간략화된 개략도이다. 그 도메인들에는, 공급 전압 단자 (7; PWR 이라고 표시함) 및 그라운드 단자 (8; GND 라고 표시함) 를 통해 전력이 공급된다. 공급전압은 공급 버스 (9) 에 의해 여러 도메인 (3 내지 6) 으로 공급된다. 공급 버스는 종종 전력 버스라고 지칭된다. 통상적으로, 공급 버스 (9) 는 격자형 도선의 형태이다. 도 2 에 나타낸 선형 형상은 단지 전력 도메인의 동작 설명을 간략화하기 위한 일례로서 제공된다.
통상적으로, 공급 버스 (9) 와 같은 공급 버스가 우수한 전기적 도체 특성을 갖도록 금속 광폭 스트립 (wide strip) 형인 경우에도, 공급 전압 버스는 작은 직렬 저항, 커패시턴스, 및 작은 인덕턴스를 갖는다. 저항 및 인덕턴스는 저항기와 인덕터 심벌로 도면에 나타낸다.
회로 (3 내지 6) 의 여러 도메인은 그라운드 버스 (10) 에 의해 접지된다. 통상적으로, 그라운드 버스 또한 금속 광폭 스트립으로 구성됨에도 불구하고, 작은 직렬 저항, 커패시턴스 및 작은 인덕턴스를 갖는다. 저항 및 인덕턴스는 저항기 및 인덕터 심벌로 도면에 나타낸다.
집적 회로 (1) 의 전력 소비를 감소시키기 위해, 도메인 내의 회로가 사용되지 않는다면, 그 도메인에 대한 전력을 차단시킬 수 있는 것이 바람직하다. 스위치 (11 내지 14) 는, 원한다면, 전력 버스 (9) 로부터 선택된 도메인을 통해 그라운드 버스 (10) 로의 전류 경로를 차단하기 위해 제공된다. 예를 들어, 스위치 (13) 가 열린다면, 전력 버스 (9) 로부터 도메인 (5) 을 통해 그라운드 버스 (10) 로의 전류 흐름은 존재하지 않는다. 또한, 사용될 회로의 도메인으로 전 력을 공급할 수 있는 것이 바람직하다. 예를 들어, 스위치 (13) 가 닫힌다면, 공급 전류는 전력 버스 (9) 로부터 도메인 (5) 을 통해 그라운드 버스 (10) 로 흐를 수 있다.
도 3 (종래 기술) 은 도메인 내의 회로가 사용될 수 있도록 휴면상태의 전력 도메인에 전력이 공급된 경우에 발생할 수 있는 문제점을 나타낸다. 초기에, 도메인 (3,4, 및 6) 내의 회로가 사용 중이다. 따라서, 스위치 (11, 12, 및 14) 는 닫혀 있다. 그러나, 도메인 (5) 의 회로가 사용 중이지 않기 때문에, 스위치 (13) 는 열려 있다. 각각의 도메인은 그 도메인 내의 여러 회로 엘리먼트로 연장된 로컬 전력 도선 및 로컬 그라운드 도선을 갖는다. 도메인 내의 로컬 전력 도선, 로컬 그라운드 도선, 및 회로는 전력 버스 (9) 와 그라운드 버스 (10) 사이의 커패시턴스를 구성한다. 도메인 내의 커패시터 심벌 (15 내지 18) 은 이들 커패시턴스를 나타낸다. 스위치 (13) 가 열려 있기 때문에, 커패시터 (17) 는 방전된다.
다음, 도메인 (5) 내의 회로가 사용될 것이다. 따라서, 도메인 (5) 내의 회로에 전력이 공급될 필요가 있다. 스위치 (13) 는, 도메인 내의 로컬 전력 버스 라인 및 로컬 그라운드 버스 라인이 충전될 수 있고 전력 및 그라운드 포텐셜이 도메인 내의 회로로 공급될 수 있도록 닫힌다. 그러나, 초기에, 커패시터 (17) 에서는 어떠한 충전도 일어나지 않는다. 따라서, 커패시턴스 (17) 를 충전하기 위해 큰 유입 전류 (19) 가 도메인으로 흐른다. 이 전류 (19) 는 공급 버스 (9) 를 통해 도메인 (5) 으로 흐르고, 그라운드 버스 (10) 를 통해 도메인 (5) 의 외부로 흐른다. 공급 버스의 직렬 저항 및 인덕턴스로 인해, 공급 버스 (9) 에서의 큰 전류 서지 (surge) 는 노드 (N2) 에서의 전압이 급강하 (spike down) 되게 한다. 유사하게, 그라운드 버스 (10) 에서의 큰 전류 서지는 노드 (N6) 에서의 전압을 급상승 (spike up) 하게 한다. 이들 급변은 노드 (N2) 와 노드 (N6) 사이의 전압의 크기를 감소시킨다. 적절한 공급 전압이 노드 (N2) 와 노드 (N6) 사이에 존재하지 않고, 도메인 (4) 내의 회로에 의해 나타난 공급 전압은 급속하게 강하한다. 이는 인접한 전력 도메인 (4) 내의 회로 동작을 방해할 수도 있다. 이에 대한 솔루션이 필요하다.
발명의 요약
집적 회로는 다수의 전력 도메인을 포함한다. 전력 도메인에는 중앙 전력 관리 제어 회로의 제어 하에서 서로 독립적으로 전력이 공급되고 차단될 수 있다. 각각의 전력 도메인은 분산형 SCSC (supply current switch circuit) 세트를 포함한다. SCSC 는 실질적으로 균일한 형태로 전력 도메인의 영역에 걸쳐 분산되어 있다. 제 1 디지털 로직값이 SCSC 내의 제어 노드에 존재하는 경우에, SCSC 내의 스위치는 전력 도메인의 로컬 공급 버스를 글로벌 공급 버스에 커플링한다. 제 2 디지털 로직값이 제어 노드에 존재하는 경우에, 스위치는 도전되지 않으며, SCSC 는 로컬 공급 버스를 글로벌 공급 버스에 커플링하지 않는다. 각각의 SCSC 는 입력 노드 및 출력 노드를 갖는다. 전력 도메인의 SCSC 는 서로 체인처럼 연결되어, 제 1 체인 및 제 2 체인을 형성한다.
전력 도메인에 전력이 공급된 경우에, 중앙 전력 관리 제어 회로는 제 1 체 인의 제 1 SCSC 의 입력 노드로 공급되는 인에이블 신호를 어서트 (assert) 한다. 인에이블 신호는 제 1 SCSC 체인을 따라 제어 노드마다 전파되고, 이에 의해, 데이지 체인 (daisy chain) 형태로, 제 1 체인의 SCSC 를 하나씩 턴온한다. 프로그램 가능한 시간량 후에, 제어 회로는 제 2 체인의 제 1 SCSC 의 입력 노드로 공급되는 제 2 인에이블 신호를 어서트한다. 제 2 인에이블 신호는 제 2 SCSC 체인을 따라 제어 노드마다 전파되고, 이에 의해, 제 2 체인의 SCSC 를 하나씩 턴온한다. 시간에 걸쳐 전력 도메인의 SCSC 의 턴온을 확산시킴으로써, 로컬 버스와 글로벌 버스를 커플링하는 것과 연관된 큰 전류는 회피된다.
일 실시형태에서, 전력 관리 제어 회로는 버스 인터페이스, 인에이블 레지스터, 카운트 레지스터, 및 다운 카운터를 포함한다. 초기 카운트값은 버스 기록 사이클에서 카운트 레지스터에 기록된다. 그 다음, 인에이블 레지스터 내의 인에이블 비트는 버스 기록 사이클에서 디지털 하이값을 인에이블 레지스터의 비트에 기록함으로써 설정된다. 인에이블 비트의 설정 결과는 제 1 인에이블 신호의 어서션 (assertion) 이다. 또한, 다운 카운터가 시작되어 초기 카운트값으로부터 카운트다운한다. 다운 카운터가 제로 (0) 카운트에 도달할 때에, 제 2 인에이블 신호가 어서트된다. 따라서, 제 1 인에이블 신호의 어서션과 제 2 인에이블 신호의 어서션 사이의 시간 주기는 카운트 레지스터에 기록되는 카운트값에 의해 결정된다. 시간 주기는 카운트 레지스터가 버스 기록 사이클에서 기록될 수 있다는 사실로 인해 소프트웨어 프로그램가능하다. 일 실시형태에서, 버스에 커플링된 프로세서는 버스를 통해 인에이블 레지스터 및 카운트 레지스터에 값들을 기록함으로써 제어 회로를 제어한다.
다수의 상이한 타입의 SCSC 회로는 전력 관리 제어 회로와 결합하여 사용할 수 있다. 하나의 신규한 SCSC 회로에서, SCSC 는 SENSE 입력 리드를 갖는다. 제어 회로는, 로컬 공급 버스에서의 전압이 소정의 스위칭 전압에 도달하는 때를 탐지하는 전압 감지 엘리먼트를 포함한다. 1) 인에이블 신호가 SCSC 내의 제어 노드에 존재하다면, 또는 2) 어서트된 SENSE 신호가 SCSC 의 SENSE 입력에서 수신되고, 로컬 공급 버스에서의 로컬 전압이 소정의 디지털 로직값으로 정의되는 전압이라면, SCSC 는 단지 로컬 공급 버스를 글로벌 공급 버스에 커플링한다.
SENSE 입력 리드를 갖는 신규한 SCSC 의 일 사용례에서, 제 1 체인의 SCSC 는 SENSE 입력을 디스에이블되게 한다. 인에이블 신호가 SCSC 를 통해 전파되는 경우에, 이들 SCSC 가 로컬 공급 버스를 글로벌 공급 버스에 커플링하게 된다. 그러나, 제 2 체인의 SCSC 는 SENSE 인에이블 입력 리드가 제어 회로 내의 전압 감지 엘리먼트의 출력에 커플링되게 한다. 전력 도메인에 전력이 공급되는 경우에, 로컬 공급 버스와 글로벌 공급 버스 사이의 전압차는 상당히 크다. 제어 회로는 제 1 SCSC 체인에 공급되는 제 1 인에이블 신호를 어서트한다. 제 1 체인의 SCSC 가 턴온되어, 로컬 공급 버스를 글로벌 공급 버스에 약하게 커플링한다. 약한 커플링으로 인해, 로컬 공급 버스에서의 전압이 소정의 스위칭 전압에 접근하기 전에, 상당한 양의 시간이 지나간다. 따라서, 제어 회로 내의 전압 감지 엘리먼트는 로컬 공급 버스에서의 소정의 스위칭 전압을 초기에 탐지하지 못한다. 따라서, SENSE 신호가 제 2 체인의 SCSC 로 공급되지 않는다. 로컬 공 급 버스와 글로벌 공급 버스 사이의 전압차가 감소함에 따라, 전압 감지 엘리먼트는 로컬 공급 버스에서의 전압이 소정의 스위칭 전압에 도달했다는 것을 탐지한다. 그 다음, SENSE 신호는 제 2 체인의 SCSC 의 SENSE 입력 리드에 공급된다. 제 2 체인의 각각의 SCSC 는 로컬 공급 버스에서의 전압을 로컬적으로 감지한다. 로컬적으로 감지된 전압이 소정의 디지털 로직값이라고 정의된 전압 범위 내의 전압이라면, 특정 SCSC 는 로컬 공급 버스를 글로벌 공급 버스에 커플링한다. 따라서, 제 2 체인의 각각의 SCSC 는, 로컬 공급 버스의 로컬적으로 감지된 전압에 기초하여, 로컬 공급 버스를 글로벌 공급 버스에 커플링할지 여부를 스스로 판단한다. 제 2 체인의 모든 SCSC 가 턴온된 경우에, 로컬 공급 버스가 글로벌 공급 버스와 강하게 커플링되고, 전력 도메인에 전력을 공급하는 프로세스가 완료된다.
집적 회로의 상이한 전력 도메인은 상이한 타입의 SCSC 를 이용할 수 있다. 예를 들어, 하나의 전력 도메인은 로컬 전력 버스를 글로벌 전력 버스에 커플링하는 P-채널 풀업 트랜지스터를 포함하는 SCSC 를 포함한다. 예를 들어, 또 다른 전력 도메인은 로컬 전력 버스를 글로벌 전력 버스에 커플링하는 N-채널 풀다운 트랜지스터를 포함하는 SCSC 를 포함한다. 하나의 전력 도메인 내의 SCSC 는 SENSE 입력을 포함하는 반면에, 또 다른 전력 도메인 내의 SCSC 는 그렇지 않을 수도 있다. 각각의 전력 도메인의 SCSC 는 중앙 전력 관리 제어 회로에 의해 상이한 형태로 턴온될 수 있다. 전력 도메인은 여러 상이한 타입의 SCSC 의 혼합 형태를 이용할 수도 있다.
이하, 추가적인 실시형태를 상세한 설명에서 설명한다. 이러한 요약은 발명을 한정하기 위한 것은 아니다. 본 발명은 특허청구범위에 의해 한정된다.
도면의 간단한 설명
도 1 (종래 기술) 은 4 개의 전력 도메인을 갖는 집적 회로 다이 (1) 의 일례의 간략화된 톱다운 다이어그램이다.
도 2 (종래 기술) 는 도 1 의 4 개의 전력 도메인의 간략화된 개략도이다.
도 3 (종래 기술) 은 도 1 의 집적 회로의 전력 도메인 중 하나의 전력 공급이 인접한 전력 도메인 내의 회로 동작을 어떻게 방해할 수 있는지를 나타내는 간략화된 개략도이다.
도 4 는 하나의 신규한 양태에 따른 1 개의 중앙 전력 관리 제어 회로 및 4 개의 전력 도메인을 갖는 집적 회로 다이의 간략화된 톱다운 다이어그램이다.
도 5 는 도 4 의 집적 회로의 제 1 전력 도메인에서 사용되는 SCSC (supply current switch current) 의 개략도이다.
도 6 은 도 4 의 집적 회로의 전력 관리 제어 회로 및 제 1 전력 도메인의 더 상세한 도면이다.
도 7 은 제 1 전력 도메인을 제어하는 전력 관리 제어 회로 내의 회로의 개략도이다.
도 8 은 도 4 내지 도 7 의 회로 동작을 나타내는 파형도이다.
도 8a 는 도 8 의 파형도에 나타낸 동작에서의 방법 단계를 나타내는 흐름도이다.
도 9 는 제 1 전력 도메인 내의 전력 관리 제어 회로 및 제 2 SCSC 체인의 개략도이다. 이 도면은 인에이블 신호가 제 2 SCSC 체인을 따라 제어 노드마다 전파되어 데이지 체인 형태로 SCSC 를 하나씩 턴온하는 방법을 나타낸다.
도 10 은 제 1 전력 도메인의 일부의 간략화된 톱다운 레이아웃 다이어그램이다. 이 도면은 개략도는 아니지만, 로컬 및 글로벌 공급 버스에 대한 표준 셀의 배치를 나타낸다.
도 11 은 전력 도메인이 2 개 이상의 세트의 SCSC 를 포함하는 일례를 나타낸다.
도 12 는 전력 도메인이 상이한 사이즈의 풀다운 트랜지스터를 갖는 SCSC 를 이용하는 일례를 나타낸다.
도 13 은 P-채널 풀업 트랜지스터를 갖는 SCSC 의 간략화된 개략도이다. SCSC 가 도 4 의 집적 회로의 제 2 전력 도메인에서 사용된다.
도 14 는 P-채널 풀업 트랜지스터를 갖는 SCSC 의 다른 구조의 간략화된 개략도이다.
도 15 는 도 4 의 집적 회로의 전력 관리 제어 회로 및 제 2 전력 도메인의 도면이다.
도 16 은 도 4 의 집적 회로의 제 3 전력 도메인에서 사용되는 SCSC 의 간략화된 개략도이다. SCSC 는 SENSE 입력 리드 및 ENABLE 입력 리드를 모두 갖는다.
도 17 은 도 4 의 집적 회로의 전력 관리 제어 회로 및 제 3 전력 도메인의 간략화된 투시도이다. 제 3 전력 도메인은 도 16 에 도시된 타입의 SCSC 를 이 용한다.
도 18 은 도 4 의 집적 회로의 제 4 전력 도메인에서 사용되는 SCSC 의 간략화된 개략도이다.
도 19 는 도 4 의 집적 회로의 전력 관리 제어 회로 및 제 4 전력 도메인의 간략화된 투시도이다. 제 4 전력 도메인은 도 18 에 나타낸 타입의 SCSC 를 이용한다.
발명의 상세한 설명
도 4 는 하나의 신규한 양태에 따른 집적 회로 다이 (100) 의 간략화된 톱다운 다이어그램이다. 집적 회로 다이 (100) 는 4 개의 회로 전력 도메인 (101 내지 104) 을 포함한다. 글로벌 공급 전압 (GPWR) 은 집적 회로 다이의 공급 전압 단자 (105) 에 존재한다. 글로벌 그라운드 포텐셜 (GGND) 은 집적 회로 다이의 그라운드 단자 (106) 에 존재한다. 글로벌 공급 버스 (107) 는, 전력 도메인 각각이 공급 전압 단자 (105) 로부터 글로벌 공급 전압 (GPWR) 을 수용하기 위해 커플링되도록 집적 회로 다이 주위로 연장된다. 유사하게, 글로벌 그라운드 버스 (108) 는 전력 도메인 각각이 그라운드 단자 (106) 로부터 글로벌 그라운드 포텐셜 (GGND) 을 수용하기 위해 커플링되도록 집적 회로 다이 주위로 연장된다.
글로벌 공급 전압 (GPWR) 을 여러 전력 도메인에 커플링하는 글로벌 공급 버스 (107) 를 포함하는 도선의 네트워크는 글로벌 전력 그리드라고 지칭된다. 글로벌 그라운드 포텐셜 (GGND) 을 여러 전력 도메인에 커플링하는 글로벌 그라운 드 버스 (108) 를 포함하는 도선의 네트워크는 글로벌 그라운드 그리드라고 지칭된다. 통상적으로, 이들 그리드 각각은 도 4 에서 나타낸 것보다 훨씬 더 많은 빗살-형상의 그리드 구조를 갖도록 형성된다. 도 4 의 글로벌 전력 버스 (107) 및 글로벌 그라운드 버스 (108) 의 형상은 실시형태의 신규한 양태의 예시 및 설명을 간략화하기 위해 간략화된 형태로 제공된다.
전력 도메인 (101 내지 104) 의 각각은 복수의 SCSC (supply current switch circuit) 를 포함한다. 도면 부호 134 는 이러한 하나의 SCSC 를 식별한다. 전력 관리 제어 회로 (110) 는 도선 (111 내지 114) 에 의해 전력 도메인 (101 내지 104) 내의 SCSC 에 각각 접속되고 이를 제어한다. 제어 회로 (110) 는 또한, 도선 (115 내지 116) 을 통해 도메인 (103 및 104) 내의 SCSC 로부터 입력 신호를 각각 수신한다. 제어 회로 (110) 는 글로벌 공급 버스 (107) 및 글로벌 그라운드 버스 (108) 에 직접 커플링된다. 제어 회로 (110) 의 회로는 개재하는 어떠한 SCSC 도 없이 글로벌 공급 버스로부터 직접 공급 전류를 수용하고 글로벌 그라운드 버스에 직접 접지된다. 제어 회로 (110) 는 다수의 상이한 방법으로 구현될 수 있다. 예를 들어, 제어 회로 (110) 는 하드 매크로, 종래 회로 블록, 또는 하나의 그룹의 표준 셀로서 구현될 수도 있다.
도 5 는 제 1 전력 도메인 (101) 내의 SCSC (134) 의 간략화된 개략도이다. SCSC (134) 는 큰 N-채널 풀다운 FET (field effect transistor; 117) 를 포함한다. 풀다운 FET (117) 는, 게이트 절연체가 신호 프로세싱 및 로직 함수에 사용되는 전력 도메인 내의 다른 작은 트랜지스터의 게이트 절연체 두께보다 더 두 꺼운 두께를 갖는 고임계 (high threshold) 트랜지스터이다. 풀다운 FET (117) 의 소스 단자 (118) 는 글로벌 그라운드 버스 (GGND; 107) 에 커플링되고, 풀다운 FET (117) 의 드레인 단자 (119) 는 로컬 그라운드 버스 (LGND; 120) 에 커플링되며, 풀다운 FET (117) 의 게이트 단자 (121) 는 비반전 버퍼 (123) 의 출력 단자 (122) 에 커플링된다. SCSC (134) 는 인에이블 입력 리드 (124) 에서 인에이블 신호를 수신한다. 비반전 버퍼 (123) 로 인한 전파 지연 후에, 인에이블 신호는 인에이블 출력 리드 (125) 로 출력된다. 버퍼 (123) 의 출력 리드 (122) 에서의 전압이 디지털 로직 하이라면, 풀다운 FET (117) 를 통한 소스-드레인 경로가 도전되게 하고, 로컬 그라운드 버스 (LGND; 120) 가 글로벌 그라운드 버스 (GGND; 107) 에 커플링된다. 버퍼 (123) 의 출력 리드 (122) 에서의 전압이 디지털 로우라면, 풀다운 FET (117) 를 통한 소스-드레인 경로가 도전되지 않고, 글로벌 그라운드 버스 (GGND; 107) 와 로컬 그라운드 버스 (LGND; 120) 사이의 임의의 상당한 전류 경로가 인터럽트 (interrupt) 된다. 버퍼 (123) 는, 제 1 전력 도메인 (101) 의 나머지 회로에 전력이 공급되지 않는 경우에도 동작하도록, 글로벌 전력 버스 (GPWR) 와 글로벌 그라운드 버스 (GGND) 에 직접 접속되어 이에 의해 전원공급이 된다. 이 예시에서 버퍼 (123) 는 2 개의 반전기 (126 및 127) 로 구성된다.
도 6 은 전력 관리 제어 회로 (110) 및 제 1 전력 도메인 (101) 의 더 상세한 도면이다. 사용되지 않는 경우에 전력이 차단되고, 사용 중인 경우에 전력이 공급될 전력 도메인 (101) 내의 도메인 회로는 구름 모양의 심벌 (128 내지 130) 에 의해 나타낸다. 이 도메인 회로의 전력 공급 리드는 글로벌 전압 공급 버스 (107) 에 영구적으로 커플링된다. 따라서, 글로벌 공급 전압 (GPWR) 은, 집적 회로 다이 (100) 의 전력 단자 (105) (도 4 참조) 에 존재하는 경우에, 항상 도메인 회로의 전력 공급 리드에 존재한다.
그러나, 도메인 회로의 그라운드 리드는 집적 회로 다이 (100) 의 그라운드 단자 (106) 에 항상 접지되는 것은 아니다. 오히려, 도메인 회로의 그라운드 리드는 로컬 그라운드 버스 (120) 에 커플링된다. 로컬 그라운드 버스 (120) 는 전력 도메인 (101) 에 대해 로컬이며, 전력 도메인 (101) 외부로 연장되지 않는다. "글로벌" 이라는 용어는 글로벌 공급 버스가 반드시 집적 회로 다이의 전체 표면 영역에 걸쳐 연장되는 것을 의미하는 것이 아니며, "글로벌" 이라는 용어는 "로컬" 이라는 용어에 관해 상대적인 용어이다.
SCSC (supply current switch circuit; 131 내지 139) 각각은, SCSC 의 큰 N-채널 풀다운 트랜지스터의 소스가 글로벌 그라운드 버스 (108) 에 접속되고 큰 N-채널 풀다운 트랜지스터의 드레인이 로컬 그라운드 버스 (120) 에 접속되도록, 로컬 그라운드 버스 (120) 및 글로벌 그라운드 버스 (108) 에 커플링된다. SCSC (131 내지 139) 는, 도시된 바와 같이, 실질적으로 균일한 2차원 어레이로 전력 도메인 (101) 의 집적 회로 영역에 걸쳐 분산되어 있다.
SCSC 는 2 개의 세트로 그룹화된다. 간략화된 예시에서, 제 1 세트 내에는 단지 1 개의 SCSC 가 존재한다. 그 SCSC 가 SCSC (131) 이다. SCSC (131) 는 전력 도메인 (101) 내의 정중앙 위치에 배치된다. SCSC (131) 의 인 에이블 입력 리드 (140) 가 제 1 인에이블 신호 도선 (142) 에 의해 제어 회로 (110) 의 제 1 인에이블 신호 출력 리드 (141) 에 커플링된다.
도시된 예시에서 SCSC 의 제 2 세트는 SCSC (132 내지 139) 를 포함한다. 본 실시형태에서, SCSC 들의 대략 3 퍼센트는 제 1 세트 내에 존재하며, SCSC 들의 대략 97 퍼센트는 제 2 세트 내에 존재한다. 제 2 세트 내의 하나의 SCSC 의 인에이블 출력 리드는, 제 2 세트의 SCSC 가 체인 내에서 모두 함께 직렬로 커플링되도록, 제 2 세트 내의 다음 SCSC 의 인에이블 입력 리드에 커플링된다. 그 체인 내의 제 1 SCSC (132) 의 인에이블 입력 리드 (143) 는 제 2 인에이블 신호 도선 (145) 에 의해 제어 회로 (110) 의 제 2 인에이블 신호 출력 리드 (144) 에 커플링된다. 그 체인의 다른 인에이블 신호 도선은 도면 부호 146 내지 152 로 나타내었다.
도 7 은 제 1 전력 도메인 (101) 의 SCSC (131 내지 139) 를 제어하는 전력 관리 제어 회로 (110) 내의 회로의 개략도이다. 다른 전력 도메인 (102 내지 104) 내의 SCSC 를 제어하는 전력 관리 제어 회로 (110) 내의 다른 회로가 존재한다. 전력 도메인 (101) 의 SCSC 를 제어하는 도 7 의 회로는 2-비트 인에이블 레지스터 (153), 5-비트 카운트 레지스터 (154), 5-비트 카운트 다운 카운터 (155), 5-비트 OR 게이트 (156), 2 개의 2-입력 OR 게이트 (157 및 158), 2 개의 2-입력 AND 게이트 (159 및 160), 및 2 개의 반전기 (161 및 162) 를 포함한다. 이들 로직 엘리먼트 각각에는 글로벌 공급 버스 (107) 및 글로벌 그라운드 버스 (108) 로부터 직접 전력이 공급된다.
도 8 은 도 4 내지 도 7 의 회로의 동작을 나타내는 파형도이다. 도 8a 는 그 동작에서의 방법 단계를 나타내는 간략화된 흐름도이다.
도 8 을 참조하면, SCSC (131 내지 139) 의 모든 풀다운 FET 가 동시에 비도전상태로부터 도전상태로 스위칭하도록 SCSC (131 내지 139) 를 제어하지 않고, 제 1 세트의 SCSC (131) 가 제 1 시간 (T1) 에서 시작하도록 인에이블된 다음, 프로그램 가능한 시간량 후에, 제 2 세트의 SCSC (132 내지 139) 가 제 2 시간 (T2) 에서 시작하도록 인에이블된다. 제 2 세트의 SCSC 가 모두 동시에 정확하게 인에이블되지 않고, 체인의 SCSC (132 내지 139) 중 연속한 SCSC 들이 순차적으로 하나씩 인에이블된다. 여러 SCSC (131 내지 139) 가 인에이블되는 시간을 엇갈리게 (stagger) 함으로써, 글로벌 그라운드 버스 (108) 로 싱크 (sink) 되는 피크 전류가 감소하고, 이에 의해, 공급 및/또는 그라운드 버스를 통하는 더 큰 전류 서지에 의해 발생되는, 인접 전력 도메인 내의 공급 전압의 강하를 감소시킨다.
초기에, 인에이블 레지스터 (153) 의 인에이블 비트는 디지털 제로를 저장하고, 카운트 레지스터 (154) 는 5-비트 제로값을 저장하며, 제어 신호 FORCE_GFS_ON 는 로우이다. 이 초기 조건은 입력 리드에 대한 리셋 신호 RESIN 를 공급하거나 또는 버스 라인 WR_DATA[0,2-6] 의 값이 디지털 제로인 버스 기록 사이클을 수행함으로써 확립될 수 있다. 예를 들어, 집적 회로 다이 (100) 에서의 임의의 장소에 위치하는 명령어-실행 프로세서 (미도시) 는, 프로세서가 요구된 값을 레지스터 (153 및 154) 에 기록할 수 있도록 버스에 커플링될 수도 있다. WR_DATA[0] 의 값은 버스 기록 사이클에서 인에이블 레지스터 (153) 의 인에이블 비트로 로딩되는 값이다. WR_DATA[1] 의 값은 인에이블 레지스터 (143) 의 SENSE 인에이블 비트로 로딩되는 값이다. WR_DATA[2-6] 의 값은 카운트 레지스터 (154) 로 로딩되는 값이다. 버스 기록 사이클 동안에, 레지스터 (153 및 154) 는, 인에이블 신호 CONTROL_CIR_ENABLE 을 어서트한 다음, 버스 클럭 신호 WR_CLK 의 상승 에지에서 WR_DATA 버스값을 레지스터 (153 및 154) 의 대응하는 비트로 클러킹 (clocking) 함으로써 인에이블된다. 디코딩 AND 게이트 (미도시) 는, 2 개의 버스 신호 WR_ADDR_DEC 및 WR_EN (미도시) 가 모두 하이인 경우, 인에이블 신호 CONTROL_CIR_ENABLE 를 하이로 어서트한다.
레지스터 (153 및 154) 내의 초기값이 확립되는 방법에도 불구하고, FORCE_GFS_ON 의 제로값 및 인에이블 레지스터 (153) 의 인에이블 비트에서의 제로값은, 제 1 인에이블 신호 (EN1) 가 디지털 로직 로우가 되도록 강제하고, 제 2 인에이블 신호 (EN2) 가 디지털 로직 로우가 되도록 강제한다. 제 1 인에이블 신호 (EN1) 및 제 2 인에이블 신호 (EN2) 가 모두 로우이기 때문에, 모든 SCSC (131 내지 139) 의 인에이블 입력 리드 (도 5 에서의 SCSC (134) 의 인에이블 입력 리드 (124) 를 참조) 에서의 인에이블 신호는 로우이다. 따라서, SCSC (131 내지 139) 의 모든 풀다운 트랜지스터가 도전되지 않는다. 이들 트랜지스터는 오프상태라고 고려되어, 어떠한 상당한 전류도 로컬 그라운드 버스 (120) 로부터 글로벌 그라운드 버스 (108) 로 흐르지 않는다. 로컬 그라운드 버스 (120) 가 도메인 회로 (128 내지 130) 에 관해 유일한 그라운드 버스이기 때문에, 어떠한 상당한 공급 전류도 도메인 회로 (128 내지 130) 를 통해 흐를 수 없다. 도메인 회로 (128 내지 130) 에는 전력이 공급되지 않는다.
다음, 제로가 아닌 5-비트 카운트값이 카운트 레지스터 (154) 에 기록된다. 이 카운트값은 제 1 인에이블 신호 (EN1) 의 최근 어서션과 제 2 인에이블 신호 (EN2) 사이에서 발생할, 클럭 신호 (CLK) 의 사이클의 횟수를 결정한다. 카운트값이 클수록, 제 1 시간 (EN1 이 하이로 어서트된 때) 과 제 2 시간 (EN2 가 하이로 어서트된 때) 사이에 더 많은 지연이 존재한다. 본 실시형태에서, 제로가 아닌 카운트값이 일반적인 32-비트 버스 기록 사이클에서 상기 설명한 프로세서에 의해 카운트 레지스터 (154) 에 기록된다. 버스 기록 사이클에서, 인에이블 레지스터 (153) 에 기록된 값은 이전에 기록된 값과 동일하지만, 카운트 레지스터 (154) 에 기록된 5-비트값은 원하는 카운트값으로 변경된다.
기록 후에, 인에이블 레지스터 (153) 내의 인에이블 비트는 여전히 디지털 제로를 포함한다. 따라서, 디지털 하이 신호는 다운 카운터 (155) 의 액티브 하이 로드 입력 리드 (LD) 에 존재하고, 디지털 로우 신호는 다운 카운터 (155) 의 액티브 하이 카운트 인에이블 입력 리드 (EN) 에 존재한다. 따라서, 다운 카운터 (155) 는 영구적인 로드 조건으로 유지되어, 카운트 레지스터 (154) 내에 저장된 5-비트 제로가 아닌 카운트값을 반복적으로 병렬로 로딩한다.
도메인 (101) 내의 도메인 회로에 전력이 공급되는 경우에, 프로세서는 인에이블 레지스터 (153) 내의 인에이블 비트로 디지털 하이를 기록하기 위해 버스 기록 사이클을 수행한다. 이는, 이전 기록 사이클에서와 동일한 제로가 아닌 값을 카운트 레지스터 (154) 에 재기록하지만, 워드 WR_DATA[0-31] 의 최하위 비트를 디지털 하이로 변경함으로써 수행된다. 디지털 하이를 인에이블 레지스터 (153) 내의 인에이블 비트에 기록하는 것은 디지털 하이 신호가 인에이블 레지스터 (153) 의 Q1 출력 리드에 나타나게 한다. OR 게이트 (157) 는 이러한 디지털 하이 신호를 수신하고, 제 1 인에이블 신호 (EN1) 가 하이로 어서트되게 한다. 제 1 시간 (T1) 에서의 제 1 인에이블 신호 (EN1) 의 어서션은 도 8 의 파형에 도시되어 있다. 도 8a 의 흐름도에서, 방법 단계 (500) 는 제 1 인에이블 신호를 어서트하는 상태 기계의 사용법을 나타낸다.
인에이블 레지스터 (153) 의 Q1 출력 리드에서의 디지털 하이는 다운 카운터 (155) 의 로드 입력 리드 (LD) 에서의 디지털 하이 신호가 제거되게 하고, 또한, 디지털 하이 신호가 다운 카운터 (155) 의 인에이블 입력 리드 (EN) 에 나타나게 한다. 따라서, 다운 카운터 (155) 는 카운트 출력 리드 (CNT) 에서의 5-비트값 출력을 감소시키기 시작한다. 시간 (T1) 에서 초기 카운트값은 카운트 레지스터 (154) 로 로딩된 카운트값이다.
도 6 에 나타낸 바와 같이, 제 1 인에이블 신호 (EN1) 는 중앙에 위치한 SCSC (131) 로 도선 (142) 에 의해 공급된다. 중앙에 위치한 SCSC (131) 를 통한 제 1 인에이블 신호 (EN1) 의 전파는 또한 도 8a 의 흐름도에서 방법 단계 (501) 에 의해 나타낸다. 제 1 인에이블 신호 (EN1) 는 SCSC (131) 내의 큰 N-채널 풀다운 트랜지스터가 도전되게 한다. 따라서, 전류는 로컬 그라운드 도선 (120) 으로부터 SCSC (131) 를 통해 글로벌 그라운드 버스 (108) 로 흘러, 전력 도메인 (101) 의 외부로 흐르기 시작한다. 이 전류는 IGND 라고 라벨링된 화살표 에 의해 도 6 에 표현되어 있다.
도 8 의 파형은 제 1 인에이블 신호 (EN1) 의 어서션 다음에 이 전류 (IGND) 의 급격한 상승을 나타내고 있다. 로컬 그라운드 버스 (120) 의 커패시턴스가 그라운드 포텐셜로 방전됨에 따라, 로컬 그라운드 버스 (120) 에서의 전압은, 도 8 에 LGND 라고 라벨링된 파형에 의해 나타낸 바와 같이 감소한다. 예를 들어, LGND 감소의 시간 상수는 60 nsec 일 수도 있다. 전류 (IGND) 의 서지는 충분히 커서, 전압 강하가 글로벌 전력 공급 버스 (107) 의 일부를 통해 발생할 수도 있다. 이는, 도 8 에서, GPWR 이라고 라벨링된 파형에서의 하향 딤플 (downward dimple; 163) 에 의해 나타낸다. 유사하게, 전류 (IGND) 의 서지는 충분히 커서, 전압 강하가 글로벌 그라운드 버스 (108) 의 일부를 통해 발생할 수도 있다. 이는, 도 8에서, GGND 라고 라벨링된 파형에서의 상향 딤플 (upward dimple; 164) 에 의해 나타낸다. 그러나, 단지 제한된 수 (이 경우에는 하나) 의 SCSC 만이 도전되기 때문에, 전류 (IGND) 의 피크 크기가 제한된다. 또한, 순간적인 강하는 글로벌 공급 버스 (107) 에서의 전압과 글로벌 그라운드 버스 (108) 에서의 전압 사이의 상대적 차이 내로 제한된다. 이러한 순간적인 강하를 제한하는 것은, 동일한 글로벌 공급 버스 및 글로벌 그라운드 버스에 또한 커플링된 인접 전력 도메인 내의 회로 동작에 악영향을 미칠 수도 있는, 공급 전압의 감소를 방지하는 것을 보조할 수 있다. 제 1 인에이블 신호 (EN1) 에 의해 도전되는 SCSC 는, 로컬 그라운드 버스 (120) 의 커패시턴스의 방전 중에 도메인 (101) 내의 로컬 그라운드 버스 (120) 에서의 2 개의 포인트 간의 전압차를 최소화 하기 위해 전력 도메인 (101) 내의 중앙에 위치한다.
다음, 다운 카운터 (155) 가 5-비트 출력 (CNT) 에 대한 카운트를 감소시키면서, 임의의 시간량이 지나간다. 피크 후에, 전류 (IGND) 의 크기는 도 8 에 나타낸 바와 같이 감소한다. 로컬 그라운드 버스 (120) 에서의 전압은 도 8 에서의 LGND 라고 라벨링된 파형에 의해 나타낸 바와 같이 계속 감소한다.
다운 카운터 (155) 에 의해 출력된 카운트값이 제로에 도달할 때에, 5-입력 OR 게이트 (156) 는 이러한 조건을 탐지하고, 디지털 제로 신호를 출력한다. 이 디지털 제로 신호는 디지털 로우 신호를 다운 카운터의 인에이블 입력 리드 (EN) 에 강제함으로써 다운 카운터 (155) 를 디스에이블한다. OR 게이트 (156) 에 의해 출력된 디지털 제로 신호는 또한 디지털 하이 신호가 AND 게이트 (159) 의 하단 입력 리드에 어서트되게 한다. 디지털 하이 신호는 인에이블 레지스터 (153) 의 인에이블 비트 내에 저장된 디지털 하이로 인해 AND 게이트 (159) 의 상단 입력 리드에 이미 존재한다. 따라서, AND 게이트 (159) 는 OR 게이트 (158) 를 통해 전파되어 제 2 인에이블 신호 (EN2) 의 어서트를 유발시키는 디지털 하이 신호를 출력한다.
제 2 인에이블 신호 (EN2) 의 상승 에지가 도 8 에 도시되어 있다. 제 2 인에이블 신호를 어서트하는 상태 기계의 사용법은 또한 도 8a 의 흐름도에서 방법 단계 (502) 에 의해 표현된다. 이 때, 전류 (IGND) 의 크기는 단지 피크 전류의 작은 일부이다. 도 8 에서의 도면 부호 165 는 제 1 인에이블 신호 (EN1) 의 어서션 과 제 2 인에이블 신호 (EN2) 의 어서션 사이의 시간량을 나타낸다. 이 시간량 (165) 은 제어 회로 (110) 의 인에이블 및 다운 카운터 (155) 의 카운트다운 전에 카운트 레지스터 (154) 에 적절한 값을 로딩함으로써 프로그램 가능하다. 시간량 (165) 은 클럭 신호 (CLK) 의 대략 0 에서부터 31 클럭 주기까지의 범위 내에서 프로그램 가능하다.
도 6 에 나타낸 바와 같이, 제 2 인에이블 신호 (EN2) 는 도선 (145) 에 의해 SCSC (132 내지 139) 의 체인과 통신된다. 체인의 각각의 SCSC 내의 비-반전 버퍼로 인해, 각각의 SCSC 는 제 2 인에이블 신호 (EN2) 의 경로에 전파 지연이 도입된다. 따라서, 제 2 인에이블 신호 (EN2) 가 체인으로 전파됨에 따라, SCSC (132 내지 139) 의 큰 N-채널 풀다운 트랜지스터는 한번에 하나씩 순차적인 형태로 도전되게 한다. 제 2 세트의 SCSC 는 데이지 체인 형태로 턴온된다. SCSC (132 내지 139) 의 체인을 통한 제 2 인에이블 신호의 전파는 또한 도 8a 의 흐름도에서의 방법 단계 (503) 에 의해 표현된다.
도 9 는 SCSC (132 내지 139) 의 제 2 세트의 체인 및 제어 회로 (110) 의 개략도이다. 제 2 인에이블 신호 (EN2) 의 상승 에지는 노드 (N2) 로부터 노드 (N3) 로 전파되고, 체인을 따라 노드 (N9) 까지 전파되어, 방전 전류 (IGND2 내지 IGND9) 는 각각 대략 시간 (T2 내지 T9) 에서 흐르기 시작한다. 시간 (T2 내지 T9) 은 도 8 에 도시되어 있다. 본 실시형태에서, 시간 (T2 내지 T9) 중 각각의 연속한 시간 사이에는 대략 1 nsec 의 지연이 존재한다. 방전 전류 (IGND1) 과 함께 방전 전류 (IGND2-IGND9) 가 모두 합쳐져서 도 8 에 IGND 라고 표시한 전류를 형성한다.
도 10 은 전력 도메인 (101) 의 일부의 간략화된 톱-다운 레이아웃 다이어그램이다. 도메인 회로 (128 내지 130) 는 표준 셀의 라이브러리를 사용하여 실현된다. 라이브러리 내의 하나의 표준 셀은 SCSC (supply current switch circuit) 표준 셀이다. 집적 회로 다이 (100) 는 M1 이라고 표시된 더 낮은 금속 레이어에서 전력 및 그라운드 금속 도선의 행을 포함한다. 도선은 순차적으로, 즉, 도 10 에 도시된 바와 같은 집적 회로를 따라 행마다 글로벌 공급 버스, 로컬 그라운드 버스, 글로벌 공급 버스, 로컬 그라운드 버스 순으로 교번된다. 대다수의 표준 셀은 하나의 금속 도선 행으로부터 그 아래의 인접 금속 도선 행으로 연장되는 높이를 갖는다. 이러한 표준 셀은 도 10 에서 STD CELL 이라고 라벨링되어 있다. 전력 도메인 (101) 의 로직 회로는 이러한 표준 셀을 사용하여 실현된다. 이들 표준 셀과는 달리, SCSC 표준 셀은 2 개의 행 높이이며, 글로벌 공급 행 도선 (도 10 에서 "M1 GPWR" 라고 표시됨) 으로부터 로컬 그라운드 행 도선 (도 10 에서 "M1 LGND" 라고 표시됨) 에 의해 점유되는 영역을 지나 아래의 다음 글로벌 공급 행 도선까지 연장된다. 다른 표준 셀과는 달리, SCSC 셀은 한 단계 높은 금속 레이어 M2 의 수직 금속 도선 아래에 적어도 부분적으로 배치된다. 일 실시형태에서, SCSC 표준 셀은 폭이 대략 212 마이크론이고, 높이가 대략 6 마이크론이다. SCSC 의 체인을 통해 인에이블 신호를 공급하는 도선은 다른 표준 셀과 상호접속하는 신호 도선이 라우팅되는 것과 동시에 라우팅된다. 원한다면, 인에이블 신호의 신호 경로는, 하나의 SCSC 로부터 또 다른 SCSC 로 연장됨에 따라, 다른 로직을 통해 연장될 수도 있다. 추가적인 전파 지연을 SCSC 의 체인 내에 하나의 위치에서 원한다면, 또는 인에이블 신호의 극성이 반전된다면, 또는 인에이블 신호의 다른 게이팅 (gating) 을 원한다면, 다른 원하는 로직은 제어 회로 (110) 와 SCSC 체인의 SCSC 사이, 또는 체인의 SCSC 표준 셀들 사이의 인에이블 신호 경로에 삽입될 수도 있다. 도 9 의 비-반전 버퍼 (166) 는 추가적인 전파 지연을 제 2 인에이블 신호 (EN2) 의 신호 경로에 도입하기 위해 SCSC 체인으로 더해지는 표준 셀 로직 엘리먼트를 나타낸다.
이상, 단지 2 개의 SCSC 세트를 설명하였지만, 전력 도메인은 3 개 이상의 SCSC 세트를 포함할 수 있다. 도 11 은 전력 도메인 (101) 이 3 개의 SCSC 세트를 포함하는 일례를 도시하고 있다. 제 1 SCSC 세트는 제 1 인에이블 신호 (EN1) 에 의해 제어되고, 제 2 SCSC 세트는 제 2 인에이블 신호 (EN2) 에 의해 제어되며, 제 3 SCSC 세트는 제 3 인에이블 신호 (EN3) 에 의해 제어된다. 제 1 인에이블 신호 (EN1) 의 어서션과 제 2 인에이블 신호 (EN2) 의 어서션 사이 및 제 1 인에이블 신호 (EN1) 의 어서션과 제 3 인에이블 신호 (EN3) 의 어서션 사이의 시간량은 프로그램 가능하다.
상술한 예시에서의 모든 SCSC 가 동일한 사이즈의 N-채널 풀다운 트랜지스터를 갖지만, 상이한 사이즈의 N-채널 풀다운 트랜지스터를 갖는 SCSC 가 단일 전력 도메인에서 이용될 수 있다. 도 12 는 표준 셀의 툴박스에서 2 가지의 SCSC 표준 셀이 존재하는 일례를 도시하고 있다. 하나의 SCSC 표준 셀은 다른 SCSC 표준 셀보다 더 작은 N-채널 풀다운 트랜지스터를 갖는다. 전류 (IGND) 에서의 최대 피크는, 더 큰 N-채널 풀다운 트랜지스터를 갖는 SCSC 표준 셀 대신에 더 작 은 N-채널 풀다운을 갖는 SCSC 표준 셀을 사용함으로써 감소할 수 있다. 도시된 예시에서, 더 작은 풀다운 트랜지스터를 갖는 표준 셀이 SCSC 에 사용된다.
또 다른 예시에서, 더 작은 N-채널 풀다운 트랜지스터와 병렬적으로 커플링된 큰 N-채널 풀다운 트랜지스터 모두를 갖는 단일 타입의 SCSC 표준 셀이 이용된다. 제 1 인에이블 신호는, SCSC 표준 셀의 체인을 따라, 제 1 SCSC 표준 셀의 더 작은 N-채널 풀다운 트랜지스터의 게이트로부터 제 2 SCSC 표준 셀의 더 작은 N-채널 풀다운 트랜지스터 등으로 전파되게 된다. 제 2 인에이블 신호는, SCSC 표준 셀의 체인을 따라, 제 1 SCSC 표준 셀의 더 큰 N-채널 풀다운 트랜지스터의 게이트로부터 제 2 SCSC 표준 셀의 더 큰 N-채널 풀다운 트랜지스터의 게이트 등으로 전파되게 된다. 제 1 인에이블 신호가 먼저 어서트된다. 로컬 그라운드 (LGND) 에서의 전압은 글로벌 그라운드 (GGND) 에서의 그라운드 포텐셜로 풀다운된다. LGND 에서의 전압이 글로벌 그라운드 (GGND) 에서의 전압에 상당히 가까워지는 경우에, 제 2 인에이블 신호가 어서트되고, 이에 의해 더 큰 N-채널 풀다운 트랜지스터를 데이지 체인 형태로 인에이블한다.
회로는 여러 풀다운 트랜지스터가 도전되게 되는 시간들이 하드웨어에 의해 전적으로 결정되는 형태일 수 있지만, 집적 회로 다이 (100) 가 설계된 후에 타이밍을 변경할 수 있는 것이 바람직할 수도 있다. 예를 들어, 공급 전압 변동 (fluctuation) 회로에 대한 전력 도메인 내의 회로의 감응도 (susceptibility) 는 집적 회로 다이의 설계 전체에서 시간이 흐름에 따라 변한다. 집적 회로 다이가 동작하는 동작 조건은 집적 회로의 설계 중에 그리고, 집적 회로의 제조 후에 변할 수도 있다. 유사하게, 집적 회로 설계에 부여된 동작 요구사항은 높아지거나 변할 수도 있다. SCSC 의 하나의 타이밍이 모든 환경에서의 동작에 최적이거나 또는 적합하지 않을 수도 있는 2 개의 동작 환경에서 단일 집적 회로 다이 설계를 사용하는 것이 바람직할 수도 있다. 전력 공급 변동에 대한 하나의 전력 도메인 내의 회로의 감응도는 인접 전력 도메인이 설계될 때 공지되지 않았을 수도 있다. 유사하게, 하나의 전력 도메인의 전류 소비 및 동작 특성은, 인접 전력 도메인 내의 민감한 회로가 설계되는 경우에 공지되지 않을 수도 있다. 이들 이유 중 하나 이상으로 인해, 전력 도메인에 전력 공급 제어에 있어서의 유연성 (flexibility) 이 바람직할 수도 있다. 따라서, 도 4 내지 도 9 의 실시형태에서, 제 1 인에이블 신호 (EN1) 의 어서션과 제 2 인에이블 신호 (EN2) 의 어서션 사이의 시간 지연 (165) 은 프로그램 가능하다. 예를 들어, 시간 지연 (165) 은 프로세서가 집적 회로 다이 (100) 의 일부인 경우에, 프로세서-실행가능 명령어의 실행의 결과로서 변할 수 있다. 시간 지연 (165) 의 소프트웨어 프로그램 가능 특성은 SCSC 의 성능을 상이한 상황에 적응시키는 경우에 유연성을 허용한다.
도 13 내지 도 15 는 도 4 의 집적 회로 다이 (100) 의 제 2 전력 도메인 (102) 의 구조 및 동작을 도시하고 있다. 제 2 전력 도메인 (102) 의 SCSC 는 N-채널 풀다운 트랜지스터를 포함하지 않고, P-채널 풀업 트랜지스터를 포함한다. SCSC 풀다운 트랜지스터는 종종 "풋스위치" 라고 지칭되며, 반면에, SCSC 풀업 트랜지스터는 종종 "헤드스위치" 라고 지칭된다. 전력 도메인 (102) 은 헤드스위치를 갖는 SCSC 를 포함한다.
도 13 은 큰 P-채널 풀업 트랜지스터 (201) 를 포함하는 SCSC (211) 의 개략도이다. 트랜지스터 (201) 의 소스 단자 (202) 는 글로벌 공급 버스 (GPWR; 107) 에 커플링되고, 드레인 단자 (203) 는 로컬 전력 공급 버스 (LPWR; 204) 에 커플링되며, 게이트 단자 (205) 는 비-반전 버퍼의 출력 리드에 커플링된다. 비-반전 버퍼는 도 5 의 예시에서와 같은 2 개의 직렬-연결된 반전기 (206 및 207) 로 구성된다. 버퍼의 입력 리드는 SCSC (211) 의 인에이블 입력 리드 (208) 이다. 버퍼의 출력 리드는 SCSC (211) 의 인에이블 출력 리드 (209) 이다.
도 14 는 트랜지스터 (201) 의 제어 단자 (205) 가 버퍼의 출력 리드보다는, 반전기 (206 및 207) 사이의 중간 노드 (210) 에 커플링되는 것을 제외하고, 도 13 의 SCSC (211) 과 동일한 SCSC (211) 의 개략도이다.
도 15 는 제어 회로 (110) 및 제 2 전력 도메인 (102) 의 도면이다. 제 1 전력 도메인 (101) 의 SCSC 를 제어하는 도 7 의 로직과 유사한 제 2 전력 도메인 (102) 의 SCSC 를 제어하는 제어 회로 (110) 내의 로직이 존재한다. 모든 SCSC (211 내지 219) 는 도 14 에 도시된 바와 같은 P-채널 풀업 트랜지스터를 포함하는 SCSC 와 동일하다. 도 13 에 도시된 타입의 SCSC 가 사용된다면, 인에이블 신호 (EN1 및 EN2) 의 극성은 반전될 것이다. 예를 들어, 인에이블 신호 (EN1 및 EN2) 의 극성은, 제어 회로 (110) 내의 로직의 EN1 및 EN2 출력에 반전기를 더함으로써 및/또는 제어 회로 (110) 와 2 개의 SCSC 세트의 시작부 사이의 인에이블 신호 (EN1 및 EN2) 각각의 신호 경로에서의 제어 회로 외부의 임의의 위치에 반전 로직 엘리먼트를 더함으로써 반전된다.
동작 중에, 제 1 인에이블 신호 (EN1) 및 제 2 인에이블 신호 (EN2) 는 초기에 디어서트 (deassert) 된 디지털 로우 상태에 있다. 통상적으로, 로컬 공급 버스 (204) 에서의 전압은 그라운드 포텐셜 부근이다. SCSC (211 내지 219) 내의 큰 P-채널 풀업 트랜지스터는 모두 도전되지 않는다. 따라서, 상당한 공급 전류가 글로벌 전압 공급 버스 (107) 로부터 로컬 전압 공급 버스 (204) 로 흐를 수 없다. 따라서, 상당한 공급 전류는 제 2 전력 도메인 (102) 의 도메인 회로 (220 내지 222) 를 통해 흐를 수 없다. 따라서, 제 2 전력 도메인 (102) 의 도메인 회로에 전력이 차단된다.
다음으로, SCSC (211 내지 219) 를 제어하는 제어 회로 (110) 내의 인에이블 레지스터 및 카운트 레지스터는 초기 카운트값이 카운트 레지스터에 기록되도록 로딩된다. 그 다음, 인에이블 레지스터 내의 인에이블 비트는 먼저 제 1 인에이블 신호 (EN1) 가 디지털 하이로 어서트되도록 디지털 하이로 로딩된다. 이는 도 14 의 SCSC (211) 내의 큰 P-채널 풀업 트랜지스터가 도전되게 한다. 로컬 공급 버스 (LPWR; 204) 의 커패시턴스는 SCSC (211) 를 통해 충전되기 시작한다. 커패시턴스가 충전됨에 따라, 로컬 공급 버스 (204) 에서의 전압이 증가한다. 글로벌 공급 버스 (GPWR; 107) 로부터 로컬 공급 버스 (LPWR; 204) 로 흐르는 피크 전류 (IPWR) 의 크기는 SCSC (211) 의 P-채널 풀업 트랜지스터의 저항에 의해 제한된다. 도 6 의 예시에서와 같이, 먼저 인에이블되는 SCSC 는 전력이 공급될 전력 도메인 내의 중심부에 배치된다. 그 다음, 제어 회로 (110) 내의 다운 카운터가 초기 카운트값으로부터 카운트 다운하기 시작한다. 피크 후에, 전류 (IPWR) 는 줄어든다. 다운 카운터가 카운트값 제로에 도달한 때에, 제어 회로 (110) 는 제 2 인에이블 신호 (EN2) 를 어서트한다. 제 2 인에이블 신호 (EN2) 는 제 2 SCSC 세트 (212 내지 219) 의 체인을 통해 데이지 체인 형태로 전파된다. 제 2 체인의 SCSC 내의 반전기를 통한 전파 지연으로 인해, 체인에서의 연속한 SCSC 내의 큰 P-채널 트랜지스터가 대략 1 nsec 만큼 서로 엇갈리는 시간에 동작하기 시작한다. 제 1 인에이블 신호 (EN1) 의 어서션과 제 2 인에이블 신호 (EN2) 의 어서션 사이의 시간 지연은 상술한 도 6 의 예시에서와 같이 소프트웨어 프로그램 가능하다. 제 1 전력 도메인의 SCSC 를 제어하는 인에이블 레지스터 및 카운트 레지스터에 기록할 수 있는 동일한 프로세서는, 또한, 제 2 전력 도메인의 SCSC 를 제어하는 인에이블 레지스터 및 카운트 레지스터에 기록할 수 있다.
도 16 및 도 17 은 도 4 의 집적 회로 다이 (100) 의 제 3 전력 도메인 (103) 의 구조 및 동작을 도시하고 있다. 도 16 은 사용된 SCSC (312) 의 구조를 나타낸다. SCSC (312) 는 큰 P-채널 풀업 FET (301), AND 게이트 (302), OR 게이트 (303), 반전기 (304), 및 비-반전 지연 엘리먼트 (305) 를 포함한다. 예를 들어, 표준 셀의 툴 박스는 SCSC (308) 에 관한 표준 셀을 포함한다. SCSC 표준 셀은, 수직 전력 도선 및 그라운드 도선이 도 10 에 도시된 바와 같은 수평으로 연장된 전력 및 그라운드 도선을 가로지르는 위치에 존재하는 전력 도선 및 그라운드 도선의 수직인 M2 열 아래에 위치한다. 신호는, 신호 라인이 집적 회로 내의 다른 표준 셀로 라우팅되는 것과 동일한 프로세스에 의해 SCSC 표준 셀로 라우팅된다.
도 16 의 SCSC (312) 는 2 개의 모드 중 하나에서 사용될 수 있다. 제 1 모드에서, SCSC 로의 인에이블 입력 리드 (306) 는 디지털 로직 로우 포텐셜로 유지된다. 제 3 전력 도메인에 관한 제어 회로의 인에이블 레지스터 내의 제 2 비트는 SENSE 인에이블 비트이다. 이러한 제 2 SENSE 인에이블 비트는, SENSE ENABLE 신호 (도 17 참조) 가 어서트되고, 제어 회로 (110) 로부터의 SENSE 신호 출력이 특정 환경 하에서 전압 감지 엘리먼트 (329) 및 AND 게이트 (330) 에 의해 하이로 어서트될 수 있도록, 디지털 하이로 설정된다. 도 16 의 SCSC (312) 의 센스 입력 리드 (307) 로 수신된 SENSE 신호가 하이라면, 그리고, SCSC 의 AND 게이트 (302) 가, 내부 로컬 공급 도선 (LPWR; 323) 에서의 전압이 디지털 로직 하이라고 감지한다면, SCSC 의 P-채널 트랜지스터 (301) 가 턴온된다.
제 2 모드에서, 내부 공급 그리드 (LPWR) 전압의 로컬적으로의 감지로 인해, SCSC (312) 의 P-채널 트랜지스터 (301) 가 도전되지 않게 한다. 오히려, 제어 회로 (110) 의 인에이블 레지스터 내의 SENSE 인에이블 비트는 제어 회로 (110) 에 의해 제 2 SCSC 세트로 출력되는 SENSE 신호가 항상 디지털 로우가 되도록 디지털 로우로 클리어된다. 로컬적으로 감지된 전압에 기초하여 P-채널 트랜지스터 (301) 가 도전될지 여부를 SCSC 가 제어하지 않고, P-채널 트랜지스터가 도전될지 아니면 도전되지 않는지 여부를 제어하는 SCSC (312) 의 인에이블 입력 리드 (306) 에 수신된 인에이블 신호이다.
도 17 은 제 3 전력 도메인 (103) 의 간략화된 투시도이다. 동일한 SCSC (308 내지 319) 의 링은 글로벌 전력 그리드의 (GPWR 이라고 라벨링된) 외부로 연 장된 글로벌 전력 공급 도선으로부터 로컬 전력 공급 도선 (LPWR; 320 내지 325) 의 내부 그리드를 격리시킨다. SCSC (308 내지 319) 의 큰 P-채널 트랜지스터가 도전되지 않은 경우에, 로컬 전력 공급 도선 (LPWR; 320 내지 325) 의 내부 그리드는 둘러싸는 글로벌 공급 그리드로부터 격리된다. 통상적으로, 로컬 공급 도선의 내부 그리드에서의 전압은 그라운드 포텐셜 부근의 전압으로 플로팅된다. SCSC (308 내지 319) 의 큰 P-채널 트랜지스터가 도전되는 경우에, 한편으로, 로컬 전력 공급 도선 (LPWR) 의 내부 그리드는 둘러싸는 글로벌 전력 공급 그리드 (GPWR) 에 강하게 커플링되고, 집적 회로를 위한 공급 전압으로 유지된다. 예를 들어, 공급 전압은 1.3V 일 수도 있다.
도 17 에 도시된 바와 같이, 제 3 전력 도메인 (103) 은 글로벌 그라운드 도선 (326 및 327) 의 그리드를 더 포함한다. 전력이 공급된 도메인 회로 (328) 는 로컬 공급 도선 (320 내지 325) 의 내부 그리드로부터 공급 전류를 인입한다. 도메인 회로 (328) 는 글로벌 그라운드 도선 (326 내지 327) 에 직접 접속되어 직접 접지된다.
도 17 에서의 제어 회로 (110) 는 제 3 전력 도메인 (103) 의 SCSC (308 내지 319) 를 제어하는 제어 회로를 포함한다. SCSC (308 내지 319) 를 제어하는 제어 회로는 전압 감지 엘리먼트 (329) 및 AND 게이트 (330) 를 포함하는 것을 제외하고 도 7 의 제어 회로와 유사하다. 예를 들어, 전압 감지 엘리먼트 (329) 는 히스테리시스 스위칭 특성을 갖는 비반전 디지털 로직 버퍼일 수도 있다. 인에이블 레지스터의 SENSE 인에이블 비트 출력은 SENSE ENABLE 신호이다. 이 SENSE ENABLE 신호는 AND 게이트 (330) 의 입력 리드에 공급된다. 따라서, 인에이블 레지스터 내의 SENSE 인에이블 비트가 디지털 제로를 포함하도록 클리어된다면, AND 게이트 (330) 에 의해 도 17 에서 제 2 SCSC 세트로 공급된 SENSE 신호가 디지털 로직 하이로 어서트되는 것을 방지한다. SENSE 인에이블 비트가 디지털 비트로 설정된다면, SENSE 신호는 전압 감지 엘리먼트 (329) 에 의해 감지된 전압에 따라 하이 또는 로우이다.
동작 중에, SCSC (308 내지 319) 를 제어하는 제어 회로의 카운트 레지스터는 가능한 가장 큰 카운트값이 카운트 레지스터에 기록되도록 로딩된다. 도시된 예시에서, 5-비트값 11111 이 제 3 전력 도메인에 관한 카운트 레지스터에 기록된다. 제 3 전력 도메인에 관한 인에이블 비트 및 제 3 전력 도메인에 관한 SENSE 인에이블 비트가 설정되고, 이에 의해, 제 1 인에이블 신호 (EN1) 가 어서트되게 하고, 다운 카운터가 카운트를 시작하게 한다. 제 1 인에이블 신호 (EN1) 는 제 1 SCSC 세트 (308 내지 311) 를 데이지 체인 형태로 인에이블한다. 내부 그리드의 커패시턴스가 인에이블된 SCSC (308 내지 311) 를 통해 전류 흐름으로 인해 충전되기 때문에, 내부 그리드 (LPWR) 에서의 전압은 초기 로우 전압 (예를 들어, 그라운드 포텐셜) 으로부터, 둘러싸는 공급 그리드 (GPWR) 에서의 공급 전압 (예를 들어, 1.3V) 까지 제어된 형태로 증가한다.
다운 카운터에 기록된 카운트값이 커서, 카운터에 의해 출력된 카운트값이 아직 제로에 도달하지 못하고, 제 2 인에이블 신호 (EN2) 는 로우로 유지된다. 따라서, 제 2 SCSC 세트의 SCSC (312 내지 319) 는 어서트된 제 2 인에이블 신호 (EN2) 로 인해 인에이블되지 못한다. 내부 전력 그리드에서의 전압은 계속 증가하지만, 여전히 전압 감지 엘리먼트 (329) 에 의해 감지된 로우-투-하이 스위칭 전압 이하이다. 따라서, 전압 감지 엘리먼트 (329) 는 디지털 로직 로우 신호를 계속 출력하고, 제어 회로 (110) 에 의해 신호 SENSE 가 디지털 로직 로우로 유지된다.
내부 전력 그리드 도선 (320 내지 325) 에서의 전압이 전압 감지 엘리먼트 (329) 의 로우-투-하이 스위칭 전압 이상으로 증가하는 경우에, 전압 감지 엘리먼트 (329) 는 디지털 하이 신호를 출력한다. 제어 회로 (110) 의 인에이블 레지스터 내의 SENSE 인에이블 비트가 디지털 하이로 초기화되기 때문에, 전압 감지 엘리먼트 (329) 에 의해 출력된 디지털 하이는 AND 게이트 (330) 를 통과하여, 제어 회로 (110) 에 의해 출력된 SENSE 신호는 하이로 어서트된다.
도 16 의 SCSC 의 구조로부터 알 수 있듯이, SENSE 신호가 하이가 아니고, 그리고, 내부 전력 그리드 (LPWR) 에서의 전압이 AND 게이트 (302) 의 더 낮은 입력 리드에서 감지된 바와 같이 디지털 로직 하이가 아니라면, AND 게이트 (302) 는 디지털 하이 로직 신호를 출력하지 않을 것이다. 도 17 의 예시에서, 전압 감지 엘리먼트 (329) 에 의해 감지된 로우-투-하이 스위칭 전압은 디지털 로직 하이보다 더 낮은 전압이다. 따라서, 1 주기의 시간이 신호 SENSE 가 어서트되는 동안 존재하지만, 내부 그리드에서의 전압이 SCSC (312 내지 319) 의 AND 게이트 (320; 도 16 참조) 에 의해 디지털 로직 하이로서 감지될 만큼 충분히 높지 않다. 따라서, 제 2 SCSC 세트 (312 내지 319) 의 풀업 트랜지스터는 도전되지 않는 다. 내부 그리드에서의 전압이 계속 증가함에 따라, 제 2 SCSC 세트 (312 내지 319) 의 각각의 SCSC 는 내부 전력 그리드에서 로컬로 전압을 감지한다. SCSC 에 의해 로컬적으로 감지된 바와 같은 내부 그리드의 전압이 디지털 로직 하이 레벨에 도달한다면, 디지털 로직 하이를 감지했던 로컬 SCSC 내의 AND 게이트 (320) 는 디지털 하이를 출력하고, 이에 의해 SCSC 내의 OR 게이트 (303) 가 디지털 로직 하이를 출력하게 하고, 반전기 (304) 가 디지털 로직 로우를 출력하게 하며, SCSC 의 풀업 트랜지스터 (301) 가 도전되도록 제어한다. 제 2 SCSC 세트 (312 내지 319) 의 SCSC 내의 풀업 트랜지스터는, 모든 SCSC (312 내지 319) 의 풀업 트랜지스터가 도전될 때까지 하나씩 도전되게 한다. 제 2 SCSC 세트의 SCSC 의 AND 게이트 (302) 의 동작은 내부 전압 그리드에서의 전압이 여전히 디지털 로직 로우 레벨이라면 로컬 SCSC 의 풀업 트랜지스터가 도전되지 않도록 보장한다. 글로벌 공급 그리드와 로컬 공급 그리드 사이의 전압차가 큰 경우에, 이들 풀업 트랜지스터을 오프상태로 유지하는 것은, 큰 피크 방전 전류일 수 있는 것이 글로벌 공급 버스 (GPWR) 를 통해 제 3 전력 도메인으로 흐르고/거나 제 3 전력 도메인으로부터 글로벌 그라운드 버스 (GGND) 로 흐르는 것을 방지하는 것을 보조한다. 방전 전류의 크기를 감소시킴으로써, 인접 전력 도메인 내의 회로 동작에 악영향을 줄 수도 있는 큰 서지 전류로 인한 원하지 않는 전력 전압 공급 변동을 피할 수 있다.
도 18 내지 도 19 는 도 4 의 집적 회로 다이 (100) 의 제 4 전력 도메인 (104) 의 구조 및 동작을 도시하고 있다. 도 18 및 도 19 의 회로는, 내부 그리드가 내부 전압 공급 그리드가 아니고 내부 그라운드 그리드라는 것을 제외하고, 도 16 및 도 17 의 회로와 유사하다. 도 16 의 SCSC 의 경우에서와 같이, SCSC 링의 큰 FET 들이 P-채널 풀업 FET 가 아니고, SCSC 링의 큰 FET 들은 N-채널 풀다운 FET 이다.
도메인 회로 (407) 의 전력 공급 리드는 글로벌 공급 그리드 (406) 에 직접 커플링된다. 도메인 회로 (407) 의 그라운드 리드는 도선 (400 내지 405) 의 내부 그라운드 그리드에 직접 커플링된다. 제 4 전력 도메인 (104) 을 제어하는 제어 회로 (110) 내의 제어 회로는, 제 4 전력 도메인 (104) 에 관한 제어 회로가 비반전 전압 감지 엘리먼트가 아닌 반전 전압 감지 엘리먼트 (408) 를 포함한다는 것을 제외하고, 제 3 전력 도메인 (103) 을 제어하는 제어 회로와 실질적으로 동일하다.
동작 중에, 도선 (400 내지 405) 의 내부 그라운드 그리드 (LGND) 는 둘러싸는 도선들의 글로벌 그라운드 그리드 (GGND) 로부터 초기에 격리된다. 제 1 인에이블 신호 (EN1) 및 제 2 인에이블 신호 (EN2) 가 어서트되지 않는다. 통상적으로, 내부 그라운드 그리드에서의 전압은 글로벌 전압 공급 그리드 (GPWR; 406) 에 존재하는 공급 전압 부근이다. 전압 감지 엘리먼트 (408) 의 입력 리드에서의 전압은 하이-투-로우 스위칭 전압보다 더 높다. 따라서, 전압 감지 엘리먼트 (408) 는 디지털 로직 로우를 출력한다. 도시된 SCSC 링의 모든 SCSC 의 풀다운 FET 는 오프상태이다.
제어 회로의 인에이블 레지스터 및 카운트 레지스터는, 인에이블 비트가 설정되고 즉, SENSE 인에이블 비트가 설정되고, 큰 카운트값이 카운트 레지스터로 로 딩되도록, 도 16 및 도 17 과 함께 상술한 바와 같이 로딩된다. 그 결과로서, 제 1 인에이블 신호 (EN1) 가 어서트되고, 이에 의해 제 1 SCSC 세트가 데이지 체인 형태로 인에이블된다. 내부 그라운드 그리드에서의 전압은 전압 감지 엘리먼트 (408) 의 하이-투-로우 스위칭 전압 아래로 떨어질 때까지 감소한다. SENSE ENABLE 신호가 디지털 로직 하이가 되도록 설정되기 때문에, 전압 감지 엘리먼트 (408) 의 출력에서의 AND 게이트 (409) 는 SENSE 신호의 어서트를 방지하지 못한다. 따라서, SENSE 신호가 하이로 어서트되고, 제 2 SCSC 세트의 각각의 SCSC 는 SENSE 신호를 수신한다. 따라서, 제 2 SCSC 세트의 각각의 SCSC 는 SCSC 와 가까운 위치의 내부 그라운드 그리드 (400 내지 405) 에서의 전압 크기를 감지한다. AND 게이트 (410) 의 반전 입력 리드에서의 로컬 전압이 디지털 로직 로우라고 감지된다면, AND 게이트 (410) 는 디지털 로직 하이 신호를 출력한다. 이 디지털 로직 하이 신호는 OR 게이트 (411) 를 통해 감지한 SCSC 의 풀다운 FET (412) 의 게이트로 통과한다. 이러한 형태에서, 제 2 SCSC 세트의 풀다운 FET들은, 내부 그라운드 그리드 (400 내지 405) 에서 로컬로 감지된 전압이 적절히 낮게 감지됨에 따라, 하나씩 턴온된다. 내부 그리드에서 로컬로 감지된 전압이 디지털 로직 로우 레벨일 때까지, 제 2 SCSC 세트의 풀다운 트랜지스터를 오프상태로 유지하는 것은, 큰 피크 방전 전류일 수도 있는 것이 글로벌 공급 버스 (GPWR) 를 통해 제 4 전력 도메인으로 흐르고/거나 제 4 전력 도메인으로부터 글로벌 그라운드 버스 (GGND) 로 흐르는 것을 방지한다. 이러한 방전 전류의 피크 크기를 감소시킴으로써, 인접 전력 도메인 내의 회로 동작에 악영향을 줄 수도 있는 큰 서 지 전류로 인한 원하지 않는 전력 전압 공급 변동을 피할 수 있다.
제 2 모드에서 제 2 SCSC 세트의 SCSC 를 사용하기 위해, 제 4 전력 도메인에 관한 SENSE 인에이블 비트는 디지털 제로가 되도록 초기화된다. AND 게이트 (409) 로 인해, 클리어된 SENSE 인에이블 비트는 제어 회로 (100) 가 SENSE 신호를 디지털 하이로 어서트하는 것을 방지한다. 따라서, 제 2 SCSC 세트의 SCSC 의 큰 FET 가 도전되게 할 수 있는 유일한 방법은 제 2 인에이블 신호 (EN2) 가 하이로 어서트되는 것이다. 전력 도메인에 관한 제어 회로의 카운트 레지스터로 로딩된 카운트값은 제 1 인에이블 신호 (EN1) 의 어서션과 제 2 인에이블 신호 (EN2) 의 어서션 사이의 시간 지연을 결정하고, 그 다음, 제 2 인에이블 신호 (EN2) 가 제 2 SCSC 세트의 체인을 통해 전파될 때를 결정한다.
또한, 도 4 의 집적 회로 다이 (100) 의 전력 도메인 (101 내지 104) 중 선택된 하나에는, 신규한 제어 회로 (110) 및 SCSC 구조를 사용하여, 전력이 차단될 수 있다. 전력 도메인에 전력을 차단하기 위해, 전력 도메인 내의 임의의 레지스터의 콘텐츠는 전력 도메인 외부로 판독되어 전력 공급이 유지되는 메모리에 저장된다. 그 다음, 원하는 전력 도메인에 관한 인에이블 레지스터 (153) 의 인에이블 비트는 클리어된다. 인에이블 비트의 클리어는 제 1 인에이블 신호 (EN1) 및 제 2 인에이블 신호 (EN2) 가 디지털 로우값으로 변하게 한다. SCSC 체인이 제어 회로의 인에이블 출력 리드에 커플링되는 경우에, 인에이블 신호의 하이-투-로우 변화는 SCSC 체인을 통해 전파되어, SCSC 의 트랜지스터를 하나씩 엇갈린 데이지 체인 형태로 턴오프한다. SCSC 들의 엇갈린 데이지 체인 턴오프는 전력 및 그라운드 그리드의 유도 특성으로 인해 원하지 않는 그라운드 바운스 또는 공급 전압 변동을 발생시키는, 공급 전류의 급격한 감소를 방지한다.
다운 카운터가 제로 카운트에 도달한 경우에 인에이블 신호를 어서트하는 다운 카운터를 포함하는 제어 회로가 개시되어 있음에도 불구하고, 제 1 인에이블 신호가 어서트되는 시간과 제 2 인에이블 신호가 어서트되는 시간 사이의 시간량을 설정하는 다른 방법이 존재한다. 예를 들어, 복수의 값이 하나 이상의 기록 사이클 내의 제어회로에 기록될 수도 있다. 제어 회로 내의 카운터가 제 1 값과 동등한 카운트에 도달한 경우에, 제 1 인에이블 신호가 어서트된다. 카운터가 제 2 값과 동등한 카운트에 도달한 경우에, 제 2 인에이블 신호가 어서트된다. 또 다른 실시형태에서, 레지스터의 여러 비트의 콘텐츠가 여러 인에이블 신호인 경우에, 제어 회로는 단일 레지스터를 포함한다. 이 레지스터에는, 레지스터의 콘텐츠가 적절한 상태의 인에이블 신호를 대체하도록 전력이 공급된다. 하나의 인에이블 신호의 어서션과 또 다른 인에이블 신호의 어서션 사이의 시간 지연은 제 1 프로세서 기록이 제 1 인에이블 신호를 어서트하고 제 2 프로세서 기록이 제 2 인에이블 신호를 어서트하는 경우에, 레지스터에 대한 프로세서 기록 사이의 시간 지연에 의해 결정된다. 또 다른 실시형태에서, 제어 회로는, 상태에 대한 변화가 대응하는 인에이블 신호를 어서션하게 하고, 상태 간의 변화가 입력 신호 조건을 고려하는 전용 상태 기계이다. 예를 들어, 이러한 입력 신호 조건은 로컬 공급 도선에서의 전압이 소정의 임계 전압 이상 또는 이하인지 여부를 포함한다.
또 다른 실시형태에서, 트랜지스터의 게이트에서의 전압이 SCSC 의 출력 단 자에서 가용하도록 큰 풀다운 트랜지스터의 게이트에서의 노드가 SCSC 외부의 출력 단자로 커플링된다는 점에서, SCSC 체인의 제 1 SCSC 는 도 18 의 SCSC 의 변형 버전이다. 이러한 제 1 SCSC 의 출력 단자는 체인의 제 2 SCSC 의 인에이블 입력 단자에 커플링된다. 체인의 제 2 및 후속 SCSC 는 도 5 에 도시된 타입이다. 동작 중에, 제 1 SCSC 는 단지 로컬 그라운드 그리드에서의 전압이 디지털 로직 레벨 로우일 만큼 충분히 낮다고 감지한 후에, 인에이블 신호로 체인의 제 2 SCSC 의 인에이블 입력 단자로 어서트한다. 일단, 제 1 SCSC 가 인에이블 신호를 어서트하면, 인에이블 신호는 체인 아래의 제 2 SCSC 로부터 SCSC 체인을 따라 전파되어, SCSC 를 데이지 체인 형태로 턴온한다. 체인의 최종 SCSC 의 인에이블 출력 단자는 제어 회로 내의 레지스터의 비트로 커플링된다. 인에이블 신호가 체인의 최종 SCSC 의 인에이블 출력 단자에 어서트된 경우에, 레지스터 내의 비트가 설정된다. 이러한 레지스터 및 비트는 제어 회로를 제어하는 동일한 프로세서에 의해 판독 버스 사이클에서 판독될 수 있다. 이 비트는 전력 공급 시퀀스가 완료되었다고 표시하는 플래그로서 제공된다.
설명을 위해 특정 실시형태를 상술하였지만, 본 발명은 이들로 제한되지는 않는다. 제 1 SCSC 세트의 턴온과 제 2 SCSC 세트의 턴온 사이의 시간 지연을 변화시키는 능력과, 다수의 SCSC 세트를 제어하는 능력으로 인해, 로컬 그라운드 바운스 및 공급 전압 문제는 그 문제의 원인과 특성을 완전히 이해하지 않고 그 문제를 해결하기 위해 SCSC 의 동작을 변화시킴으로써 경험적으로 해결될 수 있다. 이러한 유연성은, 여러 전력 도메인을 갖는 회로의 모든 상세부분이 아직 공지되 지 않은 경우에, SCSC 가 설계된 집적 회로 다이를 통해 설계 사이클에서 적시에 균일하게 분포되게 한다. 가요적으로 분산형 SCSC 설계는 회로 설계자가 미래의 전력 도메인 공급 전류의 스위칭 필요성을 수용하도록 SCSC 구조의 동작을 맞추게 하고, 미래의 공급 전류의 스위칭 필요성을 집적 회로 설계의 SCSC 전력 분산 구조 및 플로어플랜 (floorplan) 을 다시 하지 않고 충족시킬 수 있는 확신도를 회로 설계자에게 제공할 수 있다. SCSC 구조의 소프트웨어 프로그램 가능 특성은 또한 SCSC 구조의 동작이 변하게 한다. 제어 회로 및 SCSC 구조는 집적 회로의 동작 중에 전력 도메인에 전력을 공급하고/하거나 차단하는 방법을 실시간으로 변경한다. SCSC 의 큰 FET 트랜지스터의 게이트에서의 전압은, FET 가 도전되어 SCSC 가 로컬 공급 도선을 글로벌 공급 도선과 커플링하는 경우에 스위치를 통한 소스와 드레인 간의 전압 강하를 최소화하도록 오버드라이브된다. SCSC 내의 스위치는 예를 들어, 고임계 전압 FET, 일반적인 로직 FET, 바이폴라 트랜지스터 또는 DMOS 전력 트랜지스터와 같은 적합한 타입의 스위치일 수 있다. 스위치는 다수의 이러한 트랜지스터를 포함한다. SCSC 내의 트랜지스터가 턴온되기 전에 바이패스 커패시터가 방전되고, SCSC 가 턴온된 후에 바이패스 커패시터의 하나의 전극을 그리드와 커플링하고 바이패스 커패시터의 다른 전극을 다른 그리드와 커플링하며, 바이패스 커패시터가 충전되어 바이패스 커패시터로서 기능하도록, SCSC 는 로컬 그리드를 글로벌 그리드에 커플링하지 않고, 바이패스 커패시터의 하나의 전극을 그리드에 커플링하는데 사용될 수 있다. 따라서, 설명한 특정 실시형태의 다양한 특징의 다양한 변형, 적응, 및 조합이 특허청구범위에 개시된 바와 같이 본 발명의 범위에서 벗어나지 않고 실시될 수 있다.

Claims (24)

  1. 글로벌 공급 버스;
    로컬 공급 버스;
    상기 로컬 공급 버스에 커플링된 도메인 회로로서, 상기 도메인 회로에 전력이 공급되는 경우에, 공급 전류가 상기 로컬 공급 버스와 상기 도메인 회로 사이에서 흐르는, 상기 도메인 회로;
    입력 리드 및 출력 리드를 갖는 제 1 로직 엘리먼트;
    입력 리드 및 출력 리드를 갖는 제 2 로직 엘리먼트로서, 상기 제 2 로직 엘리먼트의 상기 입력 리드는 상기 제 1 로직 엘리먼트의 상기 출력 리드에 커플링되는, 상기 제 2 로직 엘리먼트;
    상기 로컬 공급 버스에 커플링된 제 1 단자, 상기 글로벌 공급 버스에 커플링된 제 2 단자, 및 상기 제 1 로직 엘리먼트의 상기 출력 리드에 커플링된 제어 단자를 갖는 제 1 스위치; 및
    상기 로컬 공급 버스에 커플링된 제 1 단자, 상기 글로벌 공급 버스에 커플링된 제 2 단자, 및 상기 제 2 로직 엘리먼트의 상기 출력 리드에 커플링된 제어 단자를 갖는 제 2 스위치로서, 인에이블 신호가 상기 제 1 로직 엘리먼트의 입력 리드로부터, 상기 제 1 로직 엘리먼트를 통해 상기 제 1 로직 엘리먼트의 출력 리드로 전파되고, 상기 제 2 로직 엘리먼트를 통해 상기 제 2 로직 엘리먼트의 출력 리드로 전파되어, 상기 제 1 스위치 및 상기 제 2 스위치가 전도되게 하여, 이에 의해 상기 로컬 공급 버스를 상기 글로벌 공급 버스와 커플링하고, 이에 의해 상기 공급 전류가 흐르게 하는, 상기 제 2 스위치를 포함하는, 집적 회로.
  2. 제 1 항에 있어서,
    상기 글로벌 공급 버스는 글로벌 그라운드 버스이고,
    상기 로컬 공급 버스는 로컬 그라운드 버스이며,
    상기 공급 전류는 상기 도메인 회로의 외부에서 상기 로컬 공급 버스로 흐른 다음, 상기 제 1 스위치 및 상기 제 2 스위치를 통해 상기 글로벌 공급 버스로 흐르는, 집적 회로.
  3. 제 1 항에 있어서,
    상기 글로벌 공급 버스는 글로벌 공급 전압 버스이고,
    상기 로컬 공급 버스는 로컬 공급 전압 버스이며,
    상기 공급 전류는 상기 글로벌 공급 버스로부터 상기 제 1 스위치 및 상기 제 2 스위치를 통해 상기 로컬 공급 버스로 흐른 다음, 상기 도메인 회로로 흐르는, 집적 회로.
  4. 제 1 항에 있어서,
    디지털 로직 신호인 상기 인에이블 신호를 생성하는 제어 회로를 더 포함하는, 집적 회로.
  5. 제 1 항에 있어서,
    상기 도메인 회로는 복수의 표준 셀로서 실현되고,
    상기 제 1 스위치는 제 1 표준 셀의 일부이고,
    상기 제 2 스위치는 제 2 표준 셀의 일부이며,
    상기 제 1 표준 셀 및 상기 제 2 표준 셀은 실질적으로 동일한, 집적 회로.
  6. 제 1 항에 있어서,
    상기 제 1 로직 엘리먼트는 제 1 반전기 및 제 2 반전기를 포함하는 비반전 버퍼인, 집적 회로.
  7. 제 1 항에 있어서,
    입력 리드 및 출력 리드를 갖는 제 3 로직 엘리먼트;
    상기 로컬 공급 버스에 커플링된 제 1 단자, 상기 글로벌 공급 버스에 커플링된 제 2 단자, 상기 제 3 로직 엘리먼트의 상기 출력 리드에 커플링된 제어 단자를 갖는 제 3 스위치; 및
    상기 인에이블 신호를 생성하는 제어 회로로서, 상기 인에이블 신호는 제 2 인에이블 신호이고, 상기 제어 회로는 또한 제 1 인에이블 신호를 생성하고, 상기 제 1 인에이블 신호는 상기 제 3 로직 엘리먼트의 상기 입력 리드로부터 상기 제 3 로직 엘리먼트의 상기 출력 리드로 전파되는, 상기 제어 회로를 더 포함하는, 집적 회로.
  8. 제 7 항에 있어서,
    상기 제어 회로는 클럭 신호에 의해 클러킹되는 상태 기계로서, 상기 제 1 인에이블 신호를 어서트한 후에 상기 클럭 신호의 다수의 사이클에 상기 제 2 인에이블 신호를 어서트하는, 집적 회로.
  9. 제 8 항에 있어서,
    상기 제어 회로는 기록 가능 레지스터이고,
    상기 기록 가능 레지스터의 콘텐츠가 상기 사이클의 수를 결정하는, 집적 회로.
  10. 복수의 SCSC (supply current switch circuit) 의 체인을 통해 인에이블 신호를 전파하는 단계를 포함하고,
    상기 SCSC 각각은, 로컬 공급 버스에 커플링된 제 1 단자, 글로벌 공급 버스에 커플링된 제 2 단자, 및 제어 단자를 갖는 스위치를 포함하고,
    상기 인에이블 신호가 상기 체인의 SCSC 각각의 스위치의 제어 단자를 통해 전파되고, 상기 인에이블 신호가 상기 제어 단자에 존재하는 경우에, 상기 SCSC 의 스위치가 도전되게 하고, 이에 의해, 상기 SCSC 를 통해 상기 로컬 공급 버스를 상기 글로벌 공급 버스에 커플링하고,
    상기 복수의 SCSC 및 상기 로컬 공급 버스 및 상기 글로벌 공급 버스는 단일 집적 회로의 일부인, 방법.
  11. 제 10 항에 있어서,
    상기 인에이블 신호는 제 2 인에이블 신호이고, 상기 체인의 SCSC 가 제 2 SCSC 이며,
    상기 로컬 공급 버스에 커플링된 제 1 단자, 상기 글로벌 공급 버스에 커플링된 제 2 단자, 및 제어 단자를 갖는 스위치를 포함하는 제 1 SCSC 를 통해 제 1 인에이블 신호를 전파하는 단계를 더 포함하고,
    상기 제 1 인에이블 신호는 상기 제 1 SCSC 의 제어 단자에 존재하고,
    상기 제 1 SCSC 의 스위치가 도전되게 하고, 이에 의해, 상기 로컬 공급 버스를 상기 제 1 SCSC 를 통해 상기 글로벌 공급 버스에 커플링하고,
    상기 제 1 SCSC 는 상기 단일 집적 회로의 일부인, 방법.
  12. 제 11 항에 있어서,
    상기 제 1 인에이블 신호 및 상기 제 2 인에이블 신호를 생성하기 위해 클럭 신호에 의해 클러킹되는 상태 기계를 사용하는 단계를 더 포함하며,
    상기 상태 기계가 상기 제 1 인에이블 신호를 어서트한 후에, 상기 상태 기계는 상기 제 2 인에이블 신호를 상기 클럭 신호의 다수의 사이클에서 어서트하며,
    상기 상태 기계가 상기 단일 집적 회로의 일부인, 방법.
  13. 제 12 항에 있어서,
    상기 상태 기계는 기록 가능 레지스터를 포함하고,
    상기 기록 가능 레지스터의 콘텐츠는 상기 사이클의 수를 결정하는, 방법.
  14. 제 10 항에 있어서,
    상기 SCSC 각각의 스위치는, 상기 스위치의 상기 제 1 단자인 제 1 단자를 갖고, 상기 스위치의 상기 제 2 단자인 제 2 단자를 가지며, 상기 스위치의 상기 제어 단자인 제어 단자를 갖는 트랜지스터인, 방법.
  15. 제 10 항에 있어서,
    상기 SCSC 각각의 스위치는 로직 엘리먼트 및 트랜지스터를 포함하며,
    상기 트랜지스터는 상기 스위치의 상기 제 1 단자인 제 1 단자를 갖고, 상기 스위치의 상기 제 2 단자인 제 2 단자를 가지며, 로직 엘리먼트의 출력 단자에 커플링된 제어 단자를 가지며,
    상기 로직 엘리먼트는 상기 스위치의 상기 제어 단자인 입력 단자를 가지는, 방법.
  16. 제 10 항에 있어서,
    상기 SCSC 각각은 로직 엘리먼트를 더 포함하고,
    상기 인에이블 신호는 상기 로직 엘리먼트를 통해 전파되고,
    상기 제어 단자는 상기 로직 엘리먼트의 단자인, 방법.
  17. 제 10 항에 있어서,
    상기 인에이블 신호는 제 1 인에이블 신호이고, 상기 로컬 공급 버스는 제 1 로컬 공급 버스이며,
    제 2 체인의 SCSC 를 통해 제 2 인에이블 신호를 전파하는 단계를 더 포함하고,
    상기 제 2 체인의 SCSC 각각은 제 2 로컬 공급 버스에 커플링된 제 1 단자, 글로벌 공급 버스에 커플링된 제 2 단자, 및 제어 단자를 갖는 스위치를 포함하고,
    상기 제 2 인에이블 신호는 상기 제 2 체인의 SCSC 각각의 스위치의 제어 단자를 통해 전파되고,
    상기 제 2 인에이블 신호는 제어 단자에 존재하고, 상기 SCSC 의 스위치는 도전되게 하고, 이에 의해, 상기 SCSC 를 통해 상기 제 2 로컬 공급 버스를 상기 글로벌 공급 버스에 커플링하며,
    상기 제 2 체인의 SCSC 및 제 2 로컬 공급 버스는 상기 단일 집적 회로의 일부인, 방법.
  18. 제 17 항에 있어서,
    상기 단일 집적 회로는 제 1 전력 도메인 및 제 2 전력 도메인을 갖고,
    상기 제 1 로컬 공급 버스는 상기 제 1 전력 도메인 내에 배치되어 상기 제 2 전력 도메인으로 연장되지 않으며,
    상기 제 2 로컬 공급 버스는 상기 제 2 전력 도메인 내에 배치되어 상기 제 1 전력 도메인으로 연장되지 않는, 방법.
  19. 제 17 항에 있어서,
    상기 단일 집적 회로는 제어 회로를 더 포함하고,
    상기 제어 회로 내의 제 1 비트에 값을 로딩함으로써 상기 제 1 인에이블 신호를 어서트하는 단계; 및
    상기 제어 회로 내의 제 2 비트에 값을 로딩함으로써 상기 제 2 인에이블 신호를 어서트하는 단계를 더 포함하는, 방법.
  20. 제 19 항에 있어서,
    상기 제어 회로는 버스 인터페이스를 가지며,
    상기 제 1 비트 및 상기 제 2 비트는 버스 기록 사이클을 수행함으로써 로딩되는, 방법.
  21. 글로벌 공급 버스;
    로컬 공급 버스;
    입력 노드 및 출력 노드를 갖는 제 1 수단으로서, 제 1 디지털 로직 값이 상 기 제 1 수단의 제어 노드에 존재하는 경우에, 상기 제 1 수단을 통해 상기 로컬 공급 버스를 상기 글로벌 공급 버스에 커플링하고, 제 2 디지털 로직 값이 상기 제 1 수단의 제어 노드에 존재하는 경우에, 상기 제 1 수단을 통해 상기 로컬 공급 버스를 상기 글로벌 공급 버스에 커플링하지 않는, 상기 제 1 수단; 및
    입력 노드 및 출력 노드를 갖는 제 2 수단으로서, 상기 제 2 수단의 입력 노드가 상기 제 1 수단의 출력 노드에 커플링되고, 상기 제 1 디지털 로직 값이 상기 제 2 수단의 제어 노드에 존재하는 경우에, 상기 제 2 수단을 통해 상기 로컬 공급 버스를 상기 글로벌 공급 버스에 커플링하고, 상기 제 2 디지털 로직 값이 상기 제 2 수단의 제어 노드에 존재하는 경우에, 상기 제 2 수단을 통해 상기 로컬 공급 버스를 상기 글로벌 공급 버스에 커플링하지 않는, 상기 제 2 수단을 포함하고,
    인에이블 신호는 상기 제 1 수단을 통해 상기 제 1 수단의 상기 입력 노드로부터 상기 제 1 수단의 상기 출력 노드에 전파된 다음, 상기 제 2 수단을 통해 상기 제 2 수단의 상기 입력 노드로부터 상기 제 2 수단의 상기 출력 노드에 전파되어, 상기 로컬 공급 버스가 제 1 시간에 시작하는 상기 제 1 수단을 통해 상기 글로벌 공급 버스에 커플링되고, 상기 로컬 공급 버스가 제 2 시간에 시작하는 상기 제 2 수단을 통해 상기 글로벌 공급 버스에 커플링되는, 집적 회로.
  22. 제 21 항에 있어서,
    상기 제 1 수단은, 상기 로컬 공급 버스에 커플링되는 제 1 단자, 상기 글로벌 공급 버스에 커플링되는 제 2 단자, 및 상기 제 1 수단의 상기 출력 노드인 상 기 제 1 수단의 제어 노드에 커플링되는 제어 단자를 갖는 트랜지스터를 포함하는, 집적 회로.
  23. 제 21 항에 있어서,
    상기 제 1 수단은, 상기 로컬 공급 버스에 커플링되는 제 1 단자, 상기 글로벌 공급 버스에 커플링되는 제 2 단자, 및 상기 제 1 수단의 제어 노드에 커플링되는 제어 단자를 갖는 트랜지스터를 포함하고,
    상기 제 1 수단은, 상기 제 1 수단의 상기 입력 노드인 입력 리드를 갖고, 상기 제 1 수단의 출력 노드인 출력 리드를 가지며, 상기 제 1 수단의 제어 노드인 내부 리드를 갖는 로직 엘리먼트를 더 포함하는, 집적 회로.
  24. 제 23 항에 있어서,
    상기 로직 엘리먼트는, 제 1 반전기 및 제 2 반전기를 포함하는 비반전 버퍼이고,
    상기 제 1 반전기의 출력 리드는 상기 제 2 반전기의 입력 리드에 커플링되고, 상기 제 1 반전기의 입력 리드는 상기 로직 엘리먼트의 입력 리드이고, 상기 제 2 반전기의 출력 리드는 상기 로직 엘리먼트의 출력 리드이며, 상기 제 1 반전기의 출력 리드는 또한 상기 로직 엘리먼트의 내부 리드인, 집적 회로.
KR1020077021222A 2005-02-14 2006-02-10 개별적인 전력 도메인을 인에이블하기 위한 분산형 공급전류 스위치 회로 KR100974838B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US65292505P 2005-02-14 2005-02-14
US60/652,925 2005-02-14
US11/228,912 US7659746B2 (en) 2005-02-14 2005-09-16 Distributed supply current switch circuits for enabling individual power domains
US11/228,912 2005-09-16

Publications (2)

Publication Number Publication Date
KR20070105361A true KR20070105361A (ko) 2007-10-30
KR100974838B1 KR100974838B1 (ko) 2010-08-11

Family

ID=36293612

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077021222A KR100974838B1 (ko) 2005-02-14 2006-02-10 개별적인 전력 도메인을 인에이블하기 위한 분산형 공급전류 스위치 회로

Country Status (6)

Country Link
US (2) US7659746B2 (ko)
EP (1) EP1849052B1 (ko)
JP (1) JP5048521B2 (ko)
KR (1) KR100974838B1 (ko)
BR (1) BRPI0608199A2 (ko)
WO (1) WO2006088762A2 (ko)

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2897199A1 (fr) * 2006-02-03 2007-08-10 St Microelectronics Sa Dispositif de gestion du pic de consommation d'un domaine a chaque mise sous tension
KR101229508B1 (ko) * 2006-02-28 2013-02-05 삼성전자주식회사 복수의 파워도메인을 포함하는 반도체 집적 회로
US7831935B2 (en) * 2006-03-31 2010-11-09 International Business Machines Corporation Method and architecture for power management of an electronic device
US20080162954A1 (en) * 2006-12-31 2008-07-03 Paul Lassa Selectively powered data interfaces
US7735030B1 (en) * 2007-02-28 2010-06-08 Cadence Design Systems, Inc. Simulating restorable registers in power domain systems
US8135944B2 (en) * 2007-03-14 2012-03-13 Sandisk Technologies Inc. Selectively powered data interfaces
EP2006696A1 (en) * 2007-06-20 2008-12-24 Nxp B.V. Testable integrated circuit and test method
US7760011B2 (en) * 2007-08-10 2010-07-20 Texas Instruments Incorporated System and method for auto-power gating synthesis for active leakage reduction
TWI445150B (zh) * 2007-11-15 2014-07-11 Realtek Semiconductor Corp 電源供應網之規劃方法
US8327173B2 (en) 2007-12-17 2012-12-04 Nvidia Corporation Integrated circuit device core power down independent of peripheral device operation
JP5130904B2 (ja) * 2007-12-21 2013-01-30 富士通セミコンダクター株式会社 電子回路装置及び電子回路装置の制御方法
US8183713B2 (en) * 2007-12-21 2012-05-22 Qualcomm Incorporated System and method of providing power using switching circuits
US20090204835A1 (en) * 2008-02-11 2009-08-13 Nvidia Corporation Use methods for power optimization using an integrated circuit having power domains and partitions
US9411390B2 (en) * 2008-02-11 2016-08-09 Nvidia Corporation Integrated circuit device having power domains and partitions based on use case power optimization
US9423846B2 (en) * 2008-04-10 2016-08-23 Nvidia Corporation Powered ring to maintain IO state independent of the core of an integrated circuit device
US8607177B2 (en) 2008-04-10 2013-12-10 Nvidia Corporation Netlist cell identification and classification to reduce power consumption
US8762759B2 (en) 2008-04-10 2014-06-24 Nvidia Corporation Responding to interrupts while in a reduced power state
US8051313B2 (en) * 2008-04-28 2011-11-01 Texas Instruments Incorporated Apparatus, system and method of power state control
US8823209B2 (en) * 2008-06-20 2014-09-02 Fujitsu Semiconductor Limited Control of semiconductor devices to selectively supply power to power domains in a hierarchical structure
US20090315399A1 (en) * 2008-06-20 2009-12-24 Fujitsu Microelectronics Limited Semiconductor device
US8020017B2 (en) * 2008-08-15 2011-09-13 Freescale Semiconductor, Inc. Management of power domains in an integrated circuit
JP5635728B2 (ja) * 2008-09-12 2014-12-03 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置、及びテスト方法
JP5398257B2 (ja) * 2008-12-25 2014-01-29 ルネサスエレクトロニクス株式会社 半導体装置及びそのスイッチトランジスタの制御方法
JP2011165925A (ja) * 2010-02-10 2011-08-25 Sanyo Electric Co Ltd 半導体回路及び電子機器
US8421499B2 (en) * 2010-02-15 2013-04-16 Apple Inc. Power switch ramp rate control using programmable connection to switches
US8362805B2 (en) * 2010-02-15 2013-01-29 Apple Inc. Power switch ramp rate control using daisy-chained flops
US8219843B2 (en) * 2010-02-17 2012-07-10 Taiwan Semiconductor Manufacturing Company, Ltd. Power management mechanism
JP2011199113A (ja) * 2010-03-23 2011-10-06 Fujitsu Ltd 解析装置及び半導体装置
US20110283130A1 (en) * 2010-05-17 2011-11-17 Global Unichip Corporation Power control manager
US8504967B2 (en) 2010-09-10 2013-08-06 Apple Inc. Configurable power switch cells and methodology
JP5576248B2 (ja) 2010-11-19 2014-08-20 ルネサスエレクトロニクス株式会社 電源スイッチ回路
US8519772B2 (en) 2011-03-30 2013-08-27 International Business Machines Corporation Alternate power gating enablement
US8738940B2 (en) * 2011-09-06 2014-05-27 Lsi Corporation Power controller for SoC power gating applications
US8868941B2 (en) * 2011-09-19 2014-10-21 Sonics, Inc. Apparatus and methods for an interconnect power manager
US8542054B2 (en) * 2011-10-31 2013-09-24 Apple Inc. Power switch acceleration scheme for fast wakeup
US9773344B2 (en) 2012-01-11 2017-09-26 Nvidia Corporation Graphics processor clock scaling based on idle time
JP5936415B2 (ja) * 2012-03-29 2016-06-22 キヤノン株式会社 半導体集積回路、情報処理装置および制御方法
CN103577621B (zh) * 2012-08-08 2017-06-23 扬智科技股份有限公司 晶片及其电源开关电路的布局方法
US9471395B2 (en) 2012-08-23 2016-10-18 Nvidia Corporation Processor cluster migration techniques
US8947137B2 (en) 2012-09-05 2015-02-03 Nvidia Corporation Core voltage reset systems and methods with wide noise margin
US9811874B2 (en) 2012-12-31 2017-11-07 Nvidia Corporation Frame times by dynamically adjusting frame buffer resolution
JP6092649B2 (ja) * 2013-02-15 2017-03-08 キヤノン株式会社 演算装置、アレイ型演算装置およびその制御方法、情報処理システム
US8963627B2 (en) * 2013-06-05 2015-02-24 Via Technologies, Inc. Digital power gating with controlled resume
US9007122B2 (en) 2013-06-05 2015-04-14 Via Technologies, Inc. Digital power gating with state retention
US9450580B2 (en) 2013-06-05 2016-09-20 Via Technologies, Inc. Digital power gating with programmable control parameter
US9000834B2 (en) * 2013-06-05 2015-04-07 Via Technologies, Inc. Digital power gating with global voltage shift
CN103986241B (zh) * 2013-06-05 2016-03-30 威盛电子股份有限公司 数字电源闸控的集成电路
US10860081B2 (en) * 2013-09-27 2020-12-08 Nxp Usa, Inc. Electronic device and apparatus and method for power management of an electronic device
US9383807B2 (en) * 2013-10-01 2016-07-05 Atmel Corporation Configuring power domains of a microcontroller system
US9058459B1 (en) * 2013-12-30 2015-06-16 Samsung Electronics Co., Ltd. Integrated circuit layouts and methods to reduce leakage
US9429610B2 (en) 2014-01-16 2016-08-30 Qualcomm Incorporated Voltage dependent die RC modeling for system level power distribution networks
JP5734485B2 (ja) * 2014-03-13 2015-06-17 ルネサスエレクトロニクス株式会社 電源制御可能領域を有する半導体集積回路
WO2015152834A1 (en) * 2014-04-02 2015-10-08 Nanyang Technological University A dead time circuit for a switching circuit and a switching amplifier
US9335775B2 (en) 2014-06-23 2016-05-10 International Business Machines Corporation Integrated circuit having regulated voltage island power system
US9564898B2 (en) 2015-02-13 2017-02-07 Apple Inc. Power switch ramp rate control using selectable daisy-chained connection of enable to power switches or daisy-chained flops providing enables
US10152112B2 (en) 2015-06-10 2018-12-11 Sonics, Inc. Power manager with a power switch arbitrator
US9705491B1 (en) 2016-05-18 2017-07-11 Qualcomm Incorporated Apparatus and method for supplying power to portion of integrated circuit via weak-strong and strong-only switch cells
WO2017208887A1 (ja) * 2016-06-01 2017-12-07 株式会社ソシオネクスト 半導体集積回路装置
JP6864240B2 (ja) * 2016-06-01 2021-04-28 株式会社ソシオネクスト 半導体集積回路装置
US20180101219A1 (en) * 2016-10-06 2018-04-12 Microsoft Technology Licensing, Llc Preventing power gating of a domain
US10740531B2 (en) * 2016-11-29 2020-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit, system for and method of forming an integrated circuit
US10353447B2 (en) 2017-03-03 2019-07-16 Qualcomm Incorporated Current in-rush mitigation for power-up of embedded memories
US10396778B1 (en) 2017-05-31 2019-08-27 Apple Inc. Method for power gating for wide dynamic voltage range operation
US10346574B2 (en) * 2017-06-16 2019-07-09 Qualcomm Incorporated Effective substitution of global distributed head switch cells with cluster head switch cells
US10459510B1 (en) * 2019-01-17 2019-10-29 Qualcomm Incorporated Power chain with delay adaptive switches
US11496135B2 (en) * 2020-06-01 2022-11-08 Gowin Semiconductor Corporation Method and apparatus for providing multiple power domains a programmable semiconductor device
WO2022165791A1 (en) 2021-02-07 2022-08-11 Yangtze Memory Technologies Co., Ltd. Peak power management for multi-die operations
US11676897B2 (en) 2021-05-26 2023-06-13 Qualcomm Incorporated Power gating switch tree structure for reduced wake-up time and power leakage
WO2023129594A1 (en) * 2021-12-29 2023-07-06 SambaNova Systems, Inc. High-bandwidth power estimator for ai accelerator
US20240004449A1 (en) * 2022-06-29 2024-01-04 Microsoft Technology Licensing, Llc Domain clock and power activation control circuit to reduce voltage droop and related methods

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5461338A (en) * 1992-04-17 1995-10-24 Nec Corporation Semiconductor integrated circuit incorporated with substrate bias control circuit
JP3561012B2 (ja) * 1994-11-07 2004-09-02 株式会社ルネサステクノロジ 半導体集積回路装置
JP3708168B2 (ja) * 1995-06-13 2005-10-19 富士通株式会社 遅延装置
JP2931776B2 (ja) * 1995-08-21 1999-08-09 三菱電機株式会社 半導体集積回路
US5646543A (en) * 1995-10-12 1997-07-08 Lucent Technologies Inc. Integrated circuit having reduced inductive noise
KR100466457B1 (ko) * 1995-11-08 2005-06-16 마츠시타 덴끼 산교 가부시키가이샤 신호전송회로,신호수신회로및신호송수신회로,신호전송방법,신호수신방법및신호송수신방법과반도체집적회로및그제어방법
JPH09231756A (ja) * 1995-12-21 1997-09-05 Hitachi Ltd 半導体集積回路装置と半導体集積回路の動作方法及び半導体集積回路装置の回路接続検証方法
JP3732914B2 (ja) * 1997-02-28 2006-01-11 株式会社ルネサステクノロジ 半導体装置
US5949253A (en) * 1997-04-18 1999-09-07 Adaptec, Inc. Low voltage differential driver with multiple drive strengths
US6233693B1 (en) 1998-05-06 2001-05-15 International Business Machines Corporation Smart DASD spin-up
US6064223A (en) * 1998-07-08 2000-05-16 Intel Corporation Low leakage circuit configuration for MOSFET circuits
US6329874B1 (en) * 1998-09-11 2001-12-11 Intel Corporation Method and apparatus for reducing standby leakage current using a leakage control transistor that receives boosted gate drive during an active mode
US6184729B1 (en) * 1998-10-08 2001-02-06 National Semiconductor Corporation Low ground bounce and low power supply bounce output driver
US6225852B1 (en) * 1999-10-01 2001-05-01 Advanced Micro Devices, Inc. Use of biased high threshold voltage transistor to eliminate standby current in low voltage integrated circuits
JP3912960B2 (ja) * 2000-06-20 2007-05-09 株式会社東芝 半導体集積回路、論理演算回路およびフリップフロップ
US6744301B1 (en) * 2000-11-07 2004-06-01 Intel Corporation System using body-biased sleep transistors to reduce leakage power while minimizing performance penalties and noise
US6959404B2 (en) * 2001-08-23 2005-10-25 Texas Instruments Incorporated Extended dynamic range watchdog timer
US7102254B2 (en) * 2002-01-23 2006-09-05 Koninklijke Philips Electronics N.V. Integrated circuit and battery powered electronic device
JP3951773B2 (ja) * 2002-03-28 2007-08-01 富士通株式会社 リーク電流遮断回路を有する半導体集積回路
JP4052923B2 (ja) * 2002-10-25 2008-02-27 株式会社ルネサステクノロジ 半導体装置
JP4549026B2 (ja) * 2003-01-14 2010-09-22 富士通セミコンダクター株式会社 半導体集積回路
US6977519B2 (en) * 2003-05-14 2005-12-20 International Business Machines Corporation Digital logic with reduced leakage
US6876252B2 (en) * 2003-06-28 2005-04-05 International Business Machines Corporation Non-abrupt switching of sleep transistor of power gate structure
DE102004036956B3 (de) * 2004-07-30 2006-03-23 Infineon Technologies Ag Logik-Aktivierungsschaltung
US7276932B2 (en) * 2004-08-26 2007-10-02 International Business Machines Corporation Power-gating cell for virtual power rail control

Also Published As

Publication number Publication date
US8063664B2 (en) 2011-11-22
BRPI0608199A2 (pt) 2009-12-01
WO2006088762A2 (en) 2006-08-24
EP1849052B1 (en) 2014-11-19
WO2006088762A3 (en) 2007-03-01
JP5048521B2 (ja) 2012-10-17
JP2008532265A (ja) 2008-08-14
EP1849052A2 (en) 2007-10-31
US20060184808A1 (en) 2006-08-17
US7659746B2 (en) 2010-02-09
KR100974838B1 (ko) 2010-08-11
US20100097101A1 (en) 2010-04-22

Similar Documents

Publication Publication Date Title
KR100974838B1 (ko) 개별적인 전력 도메인을 인에이블하기 위한 분산형 공급전류 스위치 회로
US8779836B2 (en) Power switch acceleration scheme for fast wakeup
US8362805B2 (en) Power switch ramp rate control using daisy-chained flops
AU2011299482B2 (en) Configurable power switch cells and methodology
US6172518B1 (en) Method of minimizing power use in programmable logic devices
US20110198942A1 (en) Power Switch Ramp Rate Control Using Programmable Connection to Switches
US8786309B2 (en) Multi-path power switch scheme for functional block wakeup
US7739643B2 (en) Crosstalk noise reduction circuit and method
KR20080030944A (ko) 임피던스 조정된 의사 오픈 드레인 출력 드라이버
US9564898B2 (en) Power switch ramp rate control using selectable daisy-chained connection of enable to power switches or daisy-chained flops providing enables
CN101142543A (zh) 用于启用各个电源域的分布式馈电电源开关电路
Usami et al. Design and implementation of fine-grain power gating with ground bounce suppression
Calimera et al. Design of a flexible reactivation cell for safe power-mode transition in power-gated circuits
US11777488B2 (en) Charge transfer between gate terminals of sub-threshold current reduction circuit transistors and related apparatuses and methods
US7370294B1 (en) Design techniques for low leakage circuits based on delay statistics
Bsoul et al. A configurable architecture to limit wakeup current in dynamically-controlled power-gated FPGAs
EP2429079B1 (en) Configurable power switch cells and methodology
US20040130350A1 (en) Dynamic circuitry with on-chip temperature-controlled keeper device
Keating et al. Physical Libraries
He et al. Analytic Ldi/dt Effect Model Based on Float Ground in Plasma Display Panel Driver System
JPH07311629A (ja) 集積回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130729

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140730

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180628

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190624

Year of fee payment: 10