JP2011165925A - 半導体回路及び電子機器 - Google Patents

Abstract

【課題】サーマルシャットダウン回路の誤動作を防止することを目的とする半導体回路およびその半導体回路を備える電子機器を提供することである。
【解決手段】半導体回路は、パワースイッチング素子を含む半導体回路の温度が所定の温度を超えたときにパワースイッチング素子をスイッチング不能状態とする遮断手段と、遮断手段によってスイッチング不能状態とされたパワースイッチング素子をスイッチング可能状態へと復帰させる復帰手段と、復帰手段によってパワースイッチング素子がスイッチング可能状態へと復帰したときに発生したノイズによる遮断手段の誤動作を防止するための誤動作防止手段と、を有する。
【選択図】図１

Description

本発明は、半導体回路及び電子機器に係り、特に、パワースイッチング素子が設けられる半導体回路及びその半導体回路を備える電子機器に関する。

半導体回路には、チップ内部の温度を検出して、検出された温度が所定の閾値温度を超えてしまった場合に機能する破壊防止回路としてサーマルシャットダウン回路（ＴＳＤ）が設けられていることがある。サーマルシャットダウン回路は、チップ内部が所定の閾値温度を超えていることを検出した場合に、半導体回路に搭載されたパワースイッチング素子をスイッチング不能状態とすることでチップ内部の温度の上昇を抑制して、半導体回路を熱から保護している。

本発明に関連する技術として、例えば、特許文献１には、温度上昇時に被給電回路への給電を停止させるサーマルシャットダウン回路が開示されている。ここでは、主として温度の一次の係数に依存する第１の電流を出力する第１の電流回路と、前記第１の電流を入力して主として温度のＮ（Ｎ：２以上の整数）次の係数に依存する第２の電流を出力する第２の電流回路と、前記第１及び第２の電流回路に電流を供給する定電流源と、前記第２の電流の上昇に応答して動作して被給電回路への給電を遮断するための給電制御回路と、を有することが述べられている。

特開２００５−１５７５９１号公報

半導体プロセスの進化に伴い、高耐圧かつ低オン抵抗のパワースイッチング素子を半導体回路に多数内蔵することが可能になってきた。ところが、パワースイッチング素子は、スイッチングした場合に大きなノイズを発生させてしまう。つまり、パワースイッチング素子は、低オン抵抗化とともに電流の振幅を大きくできるようになったのであるが、これによって、パワースイッチング素子をスイッチング可能状態にすると、パワースイッチング素子等の寄生容量に大きな電流が流れてしまう。そのノイズが電源、ＧＮＤ、基板を介してサーマルシャットダウン回路に伝わり、サーマルシャットダウン回路の誤動作の原因となることがある。具体的には、サーマルシャットダウン回路は、パワースイッチング素子に電流が流れたことによる発熱などが原因でチップ内部の温度が所定の閾値温度を超えたことを検出してパワースイッチング素子をスイッチング不能状態とした後に、チップ内部の温度が所定の閾値温度よりも低くなったことを検出してパワースイッチング素子をスイッチング可能状態へと復帰させた際に、パワースイッチング素子がスイッチング可能状態に戻る時のノイズが原因でサーマルシャットダウン回路が誤動作することで再びパワースイッチング素子をスイッチング不能状態としてしまうことがある。そして、このときチップ内部の温度が正常であるため、すぐにサーマルシャットダウン回路は、パワースイッチング素子をスイッチング可能状態へと復帰させるが、再びパワースイッチング素子のスイッチングによるノイズが原因でパワースイッチング素子をスイッチング不能状態へ変更するという具合に、チップ内部の温度が正常であるにもかかわらずパワースイッチング素子のスイッチング状態の変更を繰り返すといったサーマルシャットダウン回路の誤動作が発生することとなる。

本発明の目的は、サーマルシャットダウン回路の誤動作を防止することを目的とする半導体回路およびその半導体回路を備える電子機器を提供することである。

本発明に係る半導体回路は、パワースイッチング素子を含む半導体回路の温度が所定の温度を超えたときにパワースイッチング素子をスイッチング不能状態とする遮断手段と、 遮断手段によってスイッチング不能状態とされたパワースイッチング素子をスイッチング可能状態へと復帰させる復帰手段と、復帰手段によってパワースイッチング素子がスイッチング可能状態へと復帰したときに発生したノイズによる遮断手段の誤動作を防止するための誤動作防止手段と、を有することを特徴とする。

また、本発明に係る電子機器は、上記半導体回路を備えることを特徴とする。

上記構成の半導体回路及び電子機器によれば、サーマルシャットダウン回路の復帰手段によってパワースイッチング素子がスイッチング可能状態となったときに発生するノイズによるサーマルシャットダウン回路の遮断手段の誤動作を防止することができる。

本発明に係る実施の形態において、半導体回路を示す図である。 本発明に係る実施の形態において、半導体回路のサーマルシャットダウン回路の各要素を示す図である。 本発明に係る実施の形態において、制御部が各パワートランジスタ（Ｔｒ）４０ａ〜４０ｆをスイッチング不能状態からスイッチング可能状態へと復帰させるタイミングチャートを示す図である。 本発明に係る別の実施の形態において、制御部が各パワートランジスタ（Ｔｒ）４０ａ〜４０ｆをスイッチング不能状態からスイッチング可能状態へと復帰させるタイミングチャートを示す図である。

以下に、本発明に係る実施の形態について添付図面を参照しながら詳細に説明する。また、以下では、全ての図面において同様の要素には同一の符号を付し、重複する説明を省略する。そして、本文中の説明においては、必要に応じそれ以前に述べた符号を用いるものとする。

図１は、半導体回路１０を示す図である。図２は、半導体回路１０のサーマルシャットダウン部２０の各要素を示す図である。半導体回路１０は、サーマルシャットダウン部（ＴＳＤ）２０と、制御部３０と、パワートランジスタ素子４０ａ〜４０ｆ（Ｔｒ４０ａ〜４０ｆ）とを含んで構成される。なお、ここではサーマルシャットダウン部２０と制御部３０とをあわせてサーマルシャットダウン回路と呼ぶこととする。

サーマルシャットダウン部２０は、バンドギャップ回路２０２と、抵抗素子２０４（Ｒ１）と、抵抗素子２０６（Ｒ２）と、抵抗素子２０８（Ｒ３）と、抵抗素子２１０（Ｒ４）と、ダイオード２１２と、コンパレータ２１４とを含んで構成される。

バンドギャップ回路２０２は、半導体回路１０内の回路として構成され温度に拘わらず一定電圧を出力する機能を有する。バンドギャップ回路２０２の出力ＶＲ０には、抵抗素子２０４（Ｒ１）の一端が接続され、この抵抗素子２０４（Ｒ１）の他端は、抵抗素子２０６（Ｒ２）を介しグランドに接続されている。したがって、この抵抗素子２０４（Ｒ１）、抵抗素子２０６（Ｒ２）は、バンドギャップ回路２０２の出力ＶＲ０を分圧する分圧抵抗となっており、抵抗素子２０４（Ｒ１）、抵抗素子２０６（Ｒ２）の接続点に基準電圧ＶＲ１が発生される。

また、バンドギャップ回路２０２の出力ＶＲ０には、抵抗素子２０８（Ｒ３）を介し、ダイオード２１２のアノード端子が接続され、ダイオード２１２のカソード端子はグランドに接続されている。さらに、抵抗素子２０８（Ｒ３）とダイオード２１２の接続点は、抵抗素子２１０（Ｒ４）を介し、コンパレータ２１４の１つの入力端（負入力端）に接続されている。

従って、バンドギャップ回路２０２の出力ＶＲ０から抵抗素子２０８（Ｒ３）、ダイオード２１２を介し電流が流れ、ダイオード２１２の電流量に応じた電圧Ｖ１がダイオード２１２と抵抗素子２１０（Ｒ３）の接続点およびコンパレータ２１４の入力端に得られる。なお、抵抗素子２１０（Ｒ４）は調整用の抵抗であり、必ずしも必要ではない。

ここで、ダイオード２１２は、温度によって順方向電圧が変化するため、抵抗素子２０８（Ｒ３）とダイオード２１２の接続点の電圧およびコンパレータ２１４の入力端の電圧Ｖ１は、温度に応じて変化する電圧値になる。そして、ダイオード２１２の温度特性は、製作された後は変わらないため、抵抗素子２０８（Ｒ３）とコンパレータ２１４の入力端の電圧Ｖ１と温度との関係は一義的に定まる。

そして、コンパレータ２１４の他の入力端（正入力端）には、抵抗素子２０４（Ｒ１）、抵抗素子２０６（Ｒ２）の接続点の基準電圧ＶＲ１が入力されている。そして、このコンパレータ２１４への２つの入力電圧は、半導体回路１０についてのチップ内部の温度が第１の設定温度Ｔ１（例えば、１００℃）になったときに反転するように、設定してある。すなわち、温度が低いときにはダイオード２１２の順方向電圧が小さいため、電圧Ｖ１が基準電圧ＶＲ１より高い。そして、温度が設定温度Ｔ１以上になったときに、電圧Ｖ１が基準電圧ＶＲ１より低くなり、コンパレータ２１４の出力が反転する。

コンパレータ２１４の出力は、制御部３０に接続されている。ここでは、コンパレータ２１４の負入力端に抵抗素子２０８（Ｒ３）とダイオード２１２の接続点が接続されており、正入力端に抵抗素子２０４（Ｒ１）、抵抗素子２０６（Ｒ２）の接続点が入力されている。したがって、半導体回路１０についてのチップ内部の温度が設定温度Ｔ１以上になったときにコンパレータ２１４の出力がＨになり、半導体回路１０についてのチップ内部の温度が設定温度Ｔ１以下の場合にはコンパレータ２１４の出力がＬになる。

パワートランジスタ（Ｔｒ）４０ａ〜４０ｆは、大電力を取り扱うように設計されたパワースイッチング素子であり、例えば、パワーＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）やバイポーラトランジスタを用いて構成することができる。パワートランジスタ（Ｔｒ）４０ａ〜４０ｆは、それぞれスイッチングしているときにはノイズを発生している。特に各パワートランジスタが同じタイミングでスイッチングしているときには、半導体回路１０の基板等を介して大きなノイズが伝播することとなる。

制御部３０は、サーマルシャットダウン部（ＴＳＤ）２０の出力に基づいて、各パワートランジスタ（Ｔｒ）４０ａ〜４０ｆをスイッチング可能状態としたり、スイッチング不可能状態としたりする制御を有する。制御部３０は、サーマルシャットダウン部（ＴＳＤ）２０の出力がＬのときは、各パワートランジスタ（Ｔｒ）４０ａ〜４０ｆをそれぞれスイッチング可能状態とする。そして、サーマルシャットダウン部（ＴＳＤ）２０の出力がＬからＨへと変化ときに、制御部３０は、各パワートランジスタ（Ｔｒ）４０ａ〜４０ｆをスイッチング可能状態からスイッチング不能状態へとする遮断機能を有する。そして、サーマルシャットダウン部（ＴＳＤ）２０の出力がＨからＬへと変化したときに、制御部３０は、各パワートランジスタ（Ｔｒ）４０ａ〜４０ｆをスイッチング不能状態からスイッチング可能状態へとする復帰機能を有する。さらに、制御部３０は、各パワートランジスタ（Ｔｒ）４０ａ〜４０ｆを復帰させた際に、各パワートランジスタ（Ｔｒ）４０ａ〜４０ｆのスイッチングによって発生するノイズによる誤動作を防止する誤動作防止機能を有する。

ここで、制御部３０の誤動作防止機能について、図３を用いて詳細に説明する。図３は、制御部３０が各パワートランジスタ（Ｔｒ）４０ａ〜４０ｆをスイッチング不能状態からスイッチング可能状態へと復帰させるタイミングチャートを示す図である。制御部３０は、サーマルシャットダウン部（ＴＳＤ）２０の出力がＬからＨへと変化したとき（図３のＴＳＤ信号がＬからＨへと変化したとき）に遮断機能によって各パワートランジスタ（Ｔｒ）４０ａ〜４０ｆをスイッチング不能状態（図３のパワートランジスタ（Ｔｒ）信号がＬ）にする。そして、サーマルシャットダウン部（ＴＳＤ）２０の出力がＨからＬへと変化したとき（図３のＴＳＤ信号がＨからＬへと変化したとき）に復帰機能によって各パワートランジスタ（Ｔｒ）４０ａ〜４０ｆをスイッチング可能状態（図３のパワートランジスタ（Ｔｒ）信号がＨ）に復帰させてから所定のマスク期間は、制御部３０の遮断機能をマスク（停止）する。つまり、制御部３０は、上述の所定のマスク期間は、コンパレータ２１４の出力がＬを出力するように制御する機能を有する。ここで、所定のマスク期間は、各パワートランジスタ（Ｔｒ）４０ａ〜４０ｆを復帰させてからノイズが発生していると考えられる期間である。

続いて、上記構成の半導体回路１０の作用について、図１〜図３を用いて説明する。半導体回路１０において、サーマルシャットダウン部（ＴＳＤ）２０は、半導体回路１０についてチップ内部の温度が温度Ｔ１よりも小さいときはＬを出力し、半導体回路１０についてチップ内部の温度が温度Ｔ１よりも大きいときは、半導体回路１０を保護するためにＨを出力する。

そして、チップ内部の温度が温度Ｔ１を超えて、サーマルシャットダウン部（ＴＳＤ）２０がＨを出力したときは、制御部３０は、遮断機能により各パワートランジスタ（Ｔｒ）４０ａ〜４０ｆをスイッチング可能状態からスイッチング不能状態へと変更する。これにより、半導体回路１０が熱によって破壊されうる状態から保護される。

制御部３０の遮断機能により、チップ内部の温度上昇が止まり、その後チップ内部の温度が下がって温度Ｔ１よりも小さくなったときは、サーマルシャットダウン部（ＴＳＤ）２０の出力はＨからＬへと変化する。そして、サーマルシャットダウン部（ＴＳＤ）２０の出力がＨからＬへと変化したときに、制御部３０は、各パワートランジスタ（Ｔｒ）４０ａ〜４０ｆをスイッチング不能状態からスイッチング可能状態へと復帰させるとともに、所定のマスク期間はサーマルシャットダウン部（ＴＳＤ）２０のコンパレータの出力がＬを出力するように制御する。

これにより、半導体回路１０のチップ内部の温度が下がって温度Ｔ１よりも小さくなったときに、各パワートランジスタ（Ｔｒ）４０ａ〜４０ｆを一度に復帰させて大きなノイズが発生した場合であっても、所定のマスク期間はサーマルシャットダウン部（ＴＳＤ）２０の出力をＬにしてその遮断機能をマスクした状態のまままであるため、ノイズによる遮断機能の誤動作を防止することができる。したがって、半導体回路１０によれば、復帰機能により各パワートランジスタ（Ｔｒ）４０ａ〜４０ｆを復帰させて、スイッチングによるノイズが発生した場合であっても、そのノイズによるサーマルシャットダウン回路の遮断機能の誤動作を防止することができる。

次に、半導体回路１０の変形例について説明する。半導体回路１０の変形例と半導体回路１０との相違は制御部３０の誤動作防止機能のみであるため、制御部３０の誤動作防止機能を中心に説明する。

半導体回路１０の変形例の制御部３０の誤動作防止機能について、図４を用いて説明する。図４は、制御部３０が各パワートランジスタ（Ｔｒ）４０ａ〜４０ｆをスイッチング不能状態からスイッチング可能状態へと復帰させるタイミングチャートを示す図である。制御部３０は、サーマルシャットダウン部（ＴＳＤ）の出力がＬからＨへと変化したとき（図４のＴＳＤ信号がＬからＨへと変化したとき）に遮断機能によって各パワートランジスタ（Ｔｒ）４０ａ〜４０ｆをスイッチング不能状態（図４の各パワートランジスタ（Ｔｒ）４０ａ〜４０ｆ信号を同時にＬ）とする。そして、サーマルシャットダウン部（ＴＳＤ）２０の出力がＨからＬへと変化したとき（図４のＴＳＤ信号がＨからＬへと変化したとき）に復帰機能によって各パワートランジスタ（Ｔｒ）４０ａ〜４０ｆをスイッチング可能状態とする際に、各パワートランジスタ（Ｔｒ）４０ａ〜４０ｆごとにタイミングをずらして復帰させる機能を有する。

具体的には、図４に示されるように、サーマルシャットダウン部（ＴＳＤ）２０の出力がＨからＬへと変化したときに、まずパワートランジスタ（Ｔｒ）４０ａを復帰（図４のＴｒ４０ａの信号をＬからＨへと変化）させ、その後期間Ｔが経過してから、パワートランジスタ（Ｔｒ）４０ｂを復帰（図４のＴｒ４０ｂの信号をＬからＨへと変化）させ、その後それぞれ期間Ｔの間隔をあけてタイミングをずらしながら、パワートランジスタ（Ｔｒ）４０ｃ、パワートランジスタ（Ｔｒ）４０ｄ、パワートランジスタ（Ｔｒ）４０ｅ、パワートランジスタ（Ｔｒ）４０ｆの順番に復帰させる。

上記構成の半導体回路１０の変形例の作用について、図１，２，４を用いて説明する。半導体回路１０において、サーマルシャットダウン部（ＴＳＤ）２０は、半導体回路１０についてチップ内部の温度が温度Ｔ１よりも小さいときはＬを出力し、半導体回路１０についてチップ内部の温度が温度Ｔ１よりも大きいときは、半導体回路１０を保護するためにＨを出力する。

そして、サーマルシャットダウン部（ＴＳＤ）２０がＨを出力したときは、制御部３０は、遮断機能により各パワートランジスタ（Ｔｒ）４０ａ〜４０ｆをスイッチング可能状態からスイッチング不能状態へと変更する。これにより、半導体回路１０が熱によって破壊されうる状態から保護される。

制御部３０の遮断機能により、チップ内部の温度が下がって温度Ｔ１よりも小さくなったときは、サーマルシャットダウン部（ＴＳＤ）２０の出力はＨからＬへと変化する。そして、サーマルシャットダウン部（ＴＳＤ）２０の出力がＨからＬへと変化したときに、制御部３０は、各パワートランジスタ（Ｔｒ）４０ａ〜４０ｆをそれぞれ期間Ｔの間隔をあけて、換言すればタイミングをずらしながら復帰させている。

これにより、半導体回路１０のチップ内部の温度が下がって温度Ｔ１よりも小さくなったときに、各パワートランジスタ（Ｔｒ）４０ａ〜４０ｆについてタイミングをずらしてそれぞれ復帰させるため、一度に全てのパワートランジスタ（Ｔｒ）４０ａ〜４０ｆを復帰させる場合に比べてノイズの大きさを格段に抑制することができる。したがって、半導体回路１０によれば、復帰機能により各パワートランジスタ（Ｔｒ）４０ａ〜４０ｆを復帰させてスイッチングによってノイズが発生した場合であっても、そのノイズによるサーマルシャットダウン回路の遮断機能の誤動作を防止することができる。

なお、温度上昇によりサーマルシャットダウン回路が働き、出力部をスイッチング不能状態にしたときの動作を説明したが、ノイズ等によりサーマルシャットダウン回路が誤動作して出力部をスイッチング不能状態にさせた場合もスイッチング可能状態へ戻す時に誤動作を防止することができる。ノイズ等によるサーマルシャットダウン回路後動作による出力部をスイッチング不能状態にさせる動作のみであれば短い時間の動作であり、誤動作にはならない可能性が大きいため、ノイズに強い回路構成となる。

１０ 半導体回路、２０ サーマルシャットダウン部、３０ 制御部、２０２ バンドギャップ回路、２０４，２０６，２０８ 抵抗素子、２１２ ダイオード、２１４ コンパレータ。

Claims (4)

1. パワースイッチング素子を含む半導体回路の温度が所定の温度を超えたときにパワースイッチング素子をスイッチング不能状態とする遮断手段と、
   遮断手段によってスイッチング不能状態とされたパワースイッチング素子をスイッチング可能状態へと復帰させる復帰手段と、
   復帰手段によってパワースイッチング素子がスイッチング可能状態へと復帰したときに発生したノイズによる遮断手段の誤動作を防止するための誤動作防止手段と、
   を有することを特徴とする半導体回路。
2. 請求項１に記載の半導体回路において、
   誤動作防止手段は、
   復帰手段によってパワースイッチング素子がスイッチング可能状態へと復帰してから所定の時間遮断手段の機能を停止させることを特徴とする半導体回路。
3. 請求項１に記載の半導体回路において、
   半導体回路は、複数のパワースイッチング素子を含み、
   誤動作防止手段は、
   複数のパワースイッチング素子のスイッチング可能状態への復帰が相互に異なるタイミングでなされるように復帰手段を制御することを特徴とする半導体回路。
4. 請求項１〜請求項３のいずれか１に記載の半導体回路を備えることを特徴とする電子機器。

Images