FR2897199A1 - Dispositif de gestion du pic de consommation d'un domaine a chaque mise sous tension - Google Patents

Dispositif de gestion du pic de consommation d'un domaine a chaque mise sous tension Download PDF

Info

Publication number
FR2897199A1
FR2897199A1 FR0601015A FR0601015A FR2897199A1 FR 2897199 A1 FR2897199 A1 FR 2897199A1 FR 0601015 A FR0601015 A FR 0601015A FR 0601015 A FR0601015 A FR 0601015A FR 2897199 A1 FR2897199 A1 FR 2897199A1
Authority
FR
France
Prior art keywords
control
domain
circuit breaker
power
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR0601015A
Other languages
English (en)
Inventor
Fabrice Blisson
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=37038284&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=FR2897199(A1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Priority to FR0601015A priority Critical patent/FR2897199A1/fr
Priority to US11/701,973 priority patent/US7671623B2/en
Publication of FR2897199A1 publication Critical patent/FR2897199A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/001Emergency protective circuit arrangements for limiting excess current or voltage without disconnection limiting speed of change of electric quantities, e.g. soft switching on or off

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

L'invention concerne un dispositif de gestion du pic de consommation du courant à chaque mise sous tension d'un domaine d'un circuit électronique, le circuit comprenant une pluralité de domaines et une grille d'alimentation globale, chaque domaine étant sélectivement alimenté par une grille d'alimentation locale connectée à la grille d'alimentation globale par l'intermédiaire d'une pluralité de transistors interrupteurs commandés.Le dispositif est caractérisé en ce qu'il comprend, en outre, au moins un transistor de pré-charge, et en ce que les moyens de commande des transistors interrupteurs génèrent un signal de commande analogique dont la pente est contrôlée.Avantageusement, il comprend aussi des moyens de détection configurés pour comparer la valeur instantanée de la tension d'alimentation à une tension d'alimentation fixe de référence et/ou pour comparer à la valeur d'une tension de commande fixe, la valeur instantanée de la tension différentielle entre la tension d'alimentation globale et la tension de commande.

Description

DISPOSITIF DE GESTION DU PIC DE CONSOMMATION D'UN DOMAINE A CHAQUE MISE
SOUS TENSION.
La présente invention concerne les systèmes sur puces, SOC, pour system on chip en anglais. Le SOC est le résultat de l'intégration sur une même puce d'un système plus complet. Plusieurs circuits sont en fait réunis sur une même puce pour former un seul composant électronique, évitant ainsi de devoir se servir de plusieurs puces pour rassembler les différents circuits qui contribuent au fonctionnement d'une même unité. Chaque bloc constitutif d'un SOC est appelé bloc IP, pour bloc Intellectual Property en anglais (bloc Propriété Intellectuelle). Un bloc IP est un ensemble virtuel de composants qui est la représentation du savoir faire d'une entreprise (fabricant de semi conducteurs, ou autre) en intégration de composants. La fonction :intégrable peut être une fonction physique matérielle ou logicielle (ou les deux à la fois) de composants spécifiques. On distingue classiquement deux types de blocs : les blocs IP dits softs (pour software ou logiciel) avec, par exemple, un modèle VHDL (langage de conception assistée par ordinateur permettant de modéliser et de simuler un circuit à différents niveaux d'abstraction) qui permet de synthétiser le circuit à l'aide d'une bibliothèque de cellules précaractérisées, et
2 les blocs IP dits bards (pour hardware ou matériel), avec un dessin de masques ciblé pour une technologie ( layout ou topologie). A ces deux types de blocs, on peut également ajouter un troisième type de bloc IP correspondant aux mémoires Les systèmes sur puce sont amenés à jouer un rôle croissant notamment dans le secteur des télécommunications. Ils constituent en effet une technologie fondamentale pour les équipements de télécommunication et déterminent les services que ces équipements seront à même de fournir. L'évolution des technologies amène au développement commercial des systèmes nomades (portables), c'est-à-dire sur batteries. Les produits fonctionnant sur batteries nécessitent d'avoir une autonomie suffisante. Cette autonomie est apportée notamment par des systèmes d'économie d'énergie, par exemple les mises en veille, qui sont aujourd'hui insuffisantes.
Le développement des SOC doit répondre également en parallèle à la maîtrise de la consommation du circuit. Plusieurs techniques visant à maîtriser la consommation ont été mises en oeuvre. Le principe développé ici est non pas de mettre en veille, mais de couper l'alimentation du circuit, ou d'une partie de celui-ci, lorsque le produit, ou une partie de celui-ci, n'est pas utilisé. En effet, tant qu'il est alimenté, un circuit 30 électronique consomme de l'énergie même s'il n'est pas actif, principalement par les courants de fuite,
3 responsables de la consommation statique du circuit. Ces courants de fuite augmentent du fait de la réduction de taille des composants (transistors). Afin d'optimiser la distribution d'énergie, donc d'économiser celle-ci, des solutions ont été proposées afin de scinder un circuit en plusieurs portions et de couper l'alimentation d'une partie seulement du circuit, c'est-à-dire dans une ou plusieurs portions non utilisées du circuit.
Le système électronique ainsi développé consiste à gérer plusieurs domaines d'alimentation, le SOC étant muni de moyens pour couper l'alimentation des parties (domaines) inactives du circuit, alors que d'autres restent actives, donc alimentées.
Un SOC est un circuit électronique capable d'exécuter plusieurs fonctions, par exemple la lecture audio et/ou vidéo sur un téléphone portable. En conditions d'utilisation normale, toutes les fonctions exécutables par le SOC ne sont pas exécutées simultanément. Une fonction est réalisée par exemple par un bloc IP ou une pluralité de blocs IP. Un SOC est également conçu comme un circuit comprenant une somme de domaines d'alimentation, appelés domaines. Un domaine est donc une sous partie du système SOC et correspond à un ou plusieurs bloc IP, éventuellement même à une partie seulement de bloc lorsque celui-ci est un bloc IP soft . Un domaine est donc capable de réaliser, d'exécuter une ou plusieurs fonctions, et une fonction peut être réalisable, exécutable, par un ou plusieurs
4 domaines. Toutefois, en règle générale, une fonction équivaut à un domaine. L'économie d'énergie consiste à couper les zones d'alimentation relatives à une fonction non utilisée, ce qui revient, dans la plupart des cas, à couper l'alimentation du domaine responsable de la fonction non utilisée. Le problème associé à de telles mises en oeuvre réside dans chaque mise sous tension d'un domaine éteint. En effet, il est nécessaire de maîtriser le pic de consommation en courant du domaine afin de ne pas endommagez celui-ci et surtout de ne pas pénaliser les autres domaines en fonctionnement, le pic de consommation étant celui que l'on observe à chaque mise sous tension du domaine et servant à charger la capacité équivalente de celui-ci. Il est connu de l'état de la technique antérieure le document 90nm low leakage SOC design techniques for wireless applications publié par IEEE (ISBN 0- 7803-8904--2/05) sous la référence ISSCC 2005 / SESSION? / MULTIMEDIA PROCESSING / 7.6. La solution proposée dans ce document consiste à concevoir un système SOC comprenant plusieurs domaines d'alimentation et mettant en oeuvre plusieurs modes d'économie d'énergie d'alimentation. L'alimentation électrique est distribuée en utilisant un système de maillage standard : un réseau global pour distribuer l'alimentation et la masse à travers tout le SOC, et une somme de réseaux locaux reflétant le partitionnement en domaines. Le réseau global est relié aux réseaux locaux par un certain nombre d'interrupteurs. Ces interrupteurs sont incorporés à l'intérieur des domaines, placés en quinconce selon un pas 5 régulier, ou autour des blocs IP hard , ou encore les deux. Ils fonctionnent en cascade, de proche en proche. Les interrupteurs sont noyés à l'intérieur du domaine, dans les cellules standard, et chaque interrupteur est constitué de deux transistors PMOS.
Une cellule standard est une cellule qui fournit une fonction logique de base, par exemple un inverseur CMOS. Un bloc IP soft correspond à un schéma d'assemblage d'une pluralité de cellules standard. Le problème d'une telle configuration est qu'il faut rentrer à l'intérieur d'un bloc de cellules standard, à l'intérieur du domaine pour l'alimenter. De plus le pic de consommation n'est pas totalement maîtrisé puisque la consommation dépend notamment de la vitesse à laquelle les interrupteurs basculent dans la séquence. La présente invention a pour but de remédier à cet inconvénient en proposant une architecture différente qui permette d'alimenter sélectivement un domaine d'alimentation standard tout en maîtrisant le pic de consommation en courant. A cet effet, la présente invention concerne un dispositif de gestion du pic de consommation du courant à chaque mise sous tension d'un domaine d'un circuit électronique, le circuit comprenant une pluralité de domaines et une grille d'alimentation globale, chaque domaine
6 étant sélectivement alimenté par une grille d'alimentation locale connectée à la grille d'alimentation globale par l'intermédiaire d'un coupe-circuit commandé par des moyens de commande.
Ce dispositif est caractérisé en ce qu'il comprend, en outre, au moins un transistor de pré-charge monté en parallèle avec le coupe-circuit, et en ce que les moyens de commande des transistors interrupteurs sont configurés pour générer un signal de commande analogique dont la pente est contrôlée par des moyens de contrôle (slew-rate). De préférence, le coupe-circuit est constitué d'au moins un transistor interrupteur. Dans le mode de réalisation préférentiel, le ou les transistors de pré-charge sont configurés pour fonctionner en mode saturation à chaque mise sous tension du domaine, de sorte à fonctionner comme une source de courant délivrant une intensité maximale déterminée.
De préférence, le coupe-circuit comprend une pluralité de transistors interrupteurs et leur nombre est principalement déterminé en fonction de la consommation du domaine à alimenter. Dans un mode de réalisation, l'intensité maximale délivrée par le mécanisme de pré-charge est déterminée en fonction de la capacité équivalente du domaine d'alimentation et/ou de la durée désirée de la phase de réveil (mise sous tension) du domaine d'alimentation. Avantageusement, la valeur de l'intensité maximale délivrée par les transistors de pré-charge est adaptable dynamiquement par sélection du nombre de
7 transistor de pré-charge actifs ou de leur taille. Dans le mode de réalisation préféré, chaque domaine comprend un à quatre transistors de pré-charge. En outre, les moyens de contrôle de pente (slew- rate) sont également avantageusement adaptables. De préférence, l'adaptation du contrôle de pente est corrélée au mécanisme de pré-charge de sorte à avoir une forte pente du signal de commande lorsque la pré-charge délivre un courant fort, et une faible pente du signal de commande lorsque la pré-charge délivre un courant faible. Avantageusement, le mécanisme de slew-rate est tel que la grille des transistors du coupe-circuit soit alimentée par un courant constant.
Le mécanisme de contrôle de pente est avantageusement adapté en fonction de l'intensité maximale délivrée par le mécanisme de pré-charge. De préférence, les moyens de contrôle de pente sont configurés pour que le courant traversant le coupe-circuit lors de la mise sous tension soit toujours inférieur à l'intensité maximale délivrée par les moyens de pré-charge. De préférence, le temps nécessaire au mécanisme de contrôle de pente pour amener le basculement (tension de seuil) du coupe-circuit est sensiblement égal au temps nécessaire au mécanisme de pré-charge pour délivrer la majeure partie de la charge totale à apporter au domaine d'alimentation pour charger sa capacité équivalente.
Avantageusement, le dispositif selon l'invention est configuré de sorte à ce que la charge maximale
8 délivrée par les transistors de pré-charge soit environ égale à 80 ô de la charge totale du domaine à charger. Avantageusement, le nombre de transistors interrupteurs du coupe-circuit - ou leur taille, c'est- à-dire leur dimensionnement (rapport W/L entre la largeur W du canal et sa longueur L) - est dépendant du courant de fonctionnement du domaine. De préférence, les transistors interrupteurs sont des transistors PMOS, identiques par domaine et dont le nombre par domaine peut varier. Grâce à la configuration de l'invention, le temps de charge total d'un domaine peut être connu à l'avance. Dans un mode de réalisation, le dispositif selon l'invention comprend en outre des moyens de détection, intégrés aux moyens de commande, et configurés pour comparer la valeur instantanée de la tension d'alimentation du domaine d'alimentation à la valeur d'une tension d'alimentation fixe de référence et/ou pour comparer la valeur instantanée de la tension de commande à la valeur d'une tension de commande fixe. De préférence, la tension d'alimentation et la tension de commande de référence sont toutes deux la tension d'alimentation de la grille d'alimentation globale. Typiquement, le courant de commande du coupe-circuit est le courant de commande des grilles des transistors interrupteurs du coupe-circuit. Sur le plan structurel, le dispositif selon 30 l'invention est tel que le coupe-circuit et/ou les
9 interrupteurs de pré-charge sont avantageusement montés à la périphérie du domaine. De préférence, la grille de routage globale est située dans les hauts niveaux de métallisation du circuit, et le coupe-circuit est situé dans le silicium, sous les bas niveaux de métallisation. De préférence également, la structure du dispositif selon l'invention comporte en outre des couronnes d'alimentation. Ces couronnes d'alimentation sont des couronnes de métallisation. De préférence, elles sont situées dans les bas niveaux de métallisation. Dans le mode de réalisation préféré, elles sont situées dans le deuxième niveau de métallisation, le premier niveau servant dans ce cas de connecteur avec l'interrupteur. Dans un mode de réalisation, le dispositif selon l'invention comprend donc en outre au moins une première couronne d'alimentation extérieure fournissant l'énergie extérieure au domaine, par connexion entre cette couronne de métallisation extérieure et la grille d'alimentation globale, et une deuxième couronne d'alimentation intérieure fournissant l'énergie intérieure au domaine, par connexion entre cette couronne de métallisation intérieure et la grille d'alimentation locale, l'une de ces couronnes étant connectée à l'entrée et l'autre à la sortie des transistors interrupteurs. De préférence, l'entrée du coupe-circuit est reliée à la couronne extérieure et la sortie à la couronne intérieure. La connexion pouvant se faire de manière inverse afin de positionner le coupe-circuit
10 non plus sur la ligne d'alimentation globale mais sur la ligne de masse. La connexion entre le coupe-circuit et les couronnes d'alimentation se fait par des trous d'interconnexion, plus communément appelés vias . Un via est un trou métallisé vertical permettant la liaison électrique entre deux niveaux adjacents d'un circuit intégré. La connexion entre les couronnes d'alimentation 10 et les grilles globale et locales se fait également par des vias. Grâce à cette configuration, un domaine entouré de couronnes forme une entité solidaire qui peut, au niveau supérieur, être vu de manière identique à un 15 domaine classique sans couronnes. De préférence, les moyens de commande, c'est-à-dire le dispositif de contrôle-commande, et/ou les transistors de pré-charge sont situés sous au moins l'une des couronnes d'alimentation. 20 Avantageusement, la position des transistors interrupteurs d'un coupe-circuit sous les couronnes est connue. Dans le mode de réalisation préféré, le dispositif selon l'invention comprend en outre au moins 25 une couronne de commande configurée pour amener les signaux de commandes aux transistors interrupteurs du coupe-circuit. Une couronne de commande est une couronne de métallisation dédiée à la commande du coupe-circuit, ou plus exactement à la commande des 30 transistors du coupe-circuit.
11 Dans un mode de réalisation, le dispositif selon l'invention comprend une couronne de commande dédiée à la commande du coupe-circuit sur l'alimentation. Dans un autre mode de réalisation, le dispositif selon l'invention comprend une couronne de commande dédiée à La commande du coupe-circuit sur la masse. Dans un autre mode de réalisation, le dispositif selon l'invention comprend deux couronnes de commande, l'une destinée à la commande du coupe-circuit sur l'alimentation avec des transistors PMOS, et l'autre à la commande du coupe-circuit sur la masse avec des transistors NMOS, ce qui permet d'utiliser des coupe-circuits sur l'alimentation et/ou sur la masse. Avantageusement, les signaux de commande sont transportés, au voisinage des domaines, par des couronnes de commande, étroites, de métallisation. Ces couronnes de commande sont de préférence situées dans les bas niveaux de métallisation. Dans un mode de réalisation préféré, elles sont situées dans le deuxième niveau de métallisation. Dans un mode de réalisation, les couronnes de commande sont situées à l'extérieur des couronnes d'alimentation. Dans un mode de réalisation préféré, toutes les couronnes (d'alimentation, de commande) sont concentriques. Par concentrique, on entend que la disposition de chaque couronne est telle qu'elle représente une homothétie du périmètre du domaine qu'elle entoure. 20 25 30
12 Dans le mode de réalisation préféré, les grilles d'alimentation locale sont au même niveau métallique que la grille d'alimentation générale. Ainsi, la grille de routage globale peut être découpée en une pluralité de zones, au-dessus et autour des domaines, de sorte à créer une ou une pluralité de grilles de routage locales, chacune au-dessus d'un domaine d'alimentation respectif et ayant de préférence sensiblement la même surface que le domaine respectif.
Grâce à cette découpe, les grilles globale et locale(s) sont située(s) au même niveau de métallisation. D'autres caractéristiques et avantages de la présente invention apparaîtront plus clairement à la lecture de la description suivante donnée à titre d'exemple illustratif et non limitatif et faite en référence aux figures annexées dans lesquelles : - la figure la représente la phase transitoire lors de l'application du signal de commande de (re)mise sous tension, - la figure lb représente l'évolution des tensions d'alimentation du domaine et du signal de commande des interrupteurs, - la figure le représente l'évolution du courant consommé pendant la phase transitoire, - la figure 2 est une vue schématique en perspective d'une partie du dispositif selon l'invention, - la figure 3a est une vue de dessus d'un domaine selon l'invention,
13 la figure 3b est une vue agrandie de la superposition des couronnes selon l'invention, la figure 4 est un schéma d'un mode de réalisation d'un détecteur par miroirs de courants pour la tension d'alimentation, et la figure 5 est un schéma d'un mode de réalisation d'un détecteur par miroirs de courants pour la tension de commande. L'ensemble des figures la, lb et le représente l'évolution de signaux en Volts (V) (figures la et 1B) ou en ampères (figure 1c) pour une même référence temporelle (t) arbitraire. La présente invention propose un dispositif unique de gestion des phases transitoires permettant de maîtriser le pic de courant à chaque mise sous tension d'un domaine, le dispositif s'interfaçant avec le reste du circuit, par exemple pour la réception des commandes d'ouverture/fermeture du coupe-circuit. Un domaine d'alimentation, ou sous-bloc, inactif et non alimenté est assimilé à une capacité déchargée. Lorsque ce sous-bloc doit être activé, il doit passer de son état éteint (état logique 0) à l'état alimenté (état logique 1), comme représenté sur la figure la, c'est-à-dire que le dispositif de gestion d'alimentation doit lui fournir le courant nécessaire à la charge de la capacité équivalente, comme représenté sur la figure lc. Le temps nécessaire au passage de l'état logique 0 à l'état logique 1 entre l'entrée MACROEN et la sortie VOK d'un domaine est une phase transitoire pendant laquelle les charges (courant) sont amenées au
14 domaine, le domaine n'étant pas fonctionnel pendant ce laps de temps. Cette montée de charges doit se faire pendant un temps nécessairement court, ce qui entraîne un pic de courant (premier pic de la figure 1c) qu'il est nécessaire de maîtriser pour assurer un bon fonctionnement du circuit. En effet, plus la phase transitoire est courte, plus de charges doivent être amenées rapidement, et dans l'absolu, pour obtenir une phase transitoire de durée nulle, il serait nécessaire d'amener un courant infini. Le problème du pic de consommation de courant à chaque mise sous tension d'un domaine éteint est lié à la présence d'autres domaines dont certains sont alimentés et en fonctionnement. En effet, l'alimentation d'un circuit SOC est distribuée à l'ensemble de ses domaines par une grille d'alimentation globale, et une pluralité de grilles locales. La tension nécessaire à chaque mise sous tension d'un domaine éteint est donc nécessairement fournie par la grille d'alimentation globale. Or, une grille d'alimentation globale est dimensionnée pour les domaines que le circuit SOC contient. La tension nécessaire à chaque mise sous tension d'un domaine éteint se fait donc dans une certaine mesure au détriment des domaines déjà en fonctionnement. A chaque mise sous tension d'un domaine, la grille d'alimentation globale subit des écarts de tension importants dont les conséquences peuvent être,
15 pour les domaines en fonctionnement si le pic de consommation n'est pas maîtrisé, des pertes d'information, des erreurs de calcul, voire dans les cas les plus extrêmes, des coupures d'alimentation.
Le problème lié au partitionnement en domaines d'un circuit est de prévenir l'augmentation subite (sur-consommation transitoire) du courant et la chute de tension ( IR drop en anglais) dynamique à la restauration du courant dans un domaine donné.
Ces chutes de potentiels peuvent dégrader significativement les performances des portes logiques du circuit. Cette dégradation est d'autant plus grande que les nouvelles technologies travaillent à plus faible tension et les transistors sont plus sensibles aux variations de tensions. La maîtrise du pic de consommation du courant à chaque mise sous tension d'un domaine d'alimentation selon l'invention est réalisée par la structure décrite ci-après.
La structure selon l'invention comporte notamment . un mécanisme de pré-charge de la capacité du domaine d'alimentation, de préférence intégré au dispositif de contrôle-commande du pic de consommation CTRL, au moins un coupe-circuit comprenant une pluralité d'interrupteurs entre les grilles d'alimentation globale et locale, et un mécanisme de contrôle de la pente du signal de 30 commande du coupe-circuit, intégré au dispositif de
16 contrôle-commande, configuré pour générer un signal de commande analogique. Le coupe-circuit est commandé par un dispositif de commande qui génère un signal de commande (SWVDDCMD sur la figure lb). Typiquement, le signal de commande est transporté jusqu'aux grilles des transistors interrupteurs (PMOS) du coupe-circuit, et la valeur de la tension du signal de commande fait passer sélectivement un transistor d'un état bloqué à l'état ]0 passant ou l'inverse, connectant ou déconnectant de fait la grille locale à la grille globale. La tension aux bornes du domaine évolue comme représentée par le signal SWVDD sur la figure lb. De préférence, le mécanisme de pré-charge de la 15 capacité du domaine d'alimentation comprend un ou plusieurs transistors en saturation montés en parallèle. L'utilisation de transistor MOS en mode saturation permet au courant de traverser le canal du transistor de manière quasi indépendante de la tension 20 régnant à ses bornes. Cette configuration permet de délivrer une intensité maximale déterminée, correspondant au premier pic Imax de la figure lc. La figure le représente l'évolution du courant consommé ISWITCHES dans un domaine pendant la phase 25 transitoire, à la remise sous tension d'un dispositif selon l'invention. La détermination de l'intensité maximale Imax est réalisée par le type de transistors utilisés dans ce mécanisme de pré-charge, ainsi que dans le nombre de 30 ceux-ci mis en activité lors de chaque mise sous tension du domaine.
17 Avantageusement, le mécanisme de pré-charge comprend des moyens d'activation sélective du nombre de transistors de pré-charge. Les fonctions de coupe-circuit et les fonctions de gestion du pic de consommation sont intercalées de préférence entre la grille de routage globale et la grille de routage locale (figure 3). La gestion de la pente du signal de la tension commandant la conduction du canal d'un transistor MOS est aussi appelée slew-rate control (figure lb). Elle permet une bonne maîtrise de la durée du passage de l'état non-conducteur vers l'état conducteur du transistor interrupteur, et donc de limiter le courant traversant celui-ci. Cette gestion de la pente est appliquée à la grille des transistors interrupteurs du coupe-circuit et permet de régler la dynamique de création du courant en sortie. La dynamique est réglée grâce à un signal de commande analogique. Sur le plan dynamique, lorsqu'une commande de mise sous tension d'un domaine d'alimentation est envoyée par la partie globale du circuit vers le dispositif de gestion d'alimentation du domaine concerné, les moyens de la structure selon l'invention fonctionnent comme décrit ci-dessous.
Le mécanisme de pré-charge injecte un courant maîtrisé dans la capacité du domaine d'alimentation, celui-ci étant encore inactif. La tension locale augmente donc à un rythme imposé par la variation de courant.
Dans le même temps, le mécanisme de contrôle de pente fait varier, de façon préférentiellement lente, 18 la tension du signal de commande du coupe-circuit (signal SWVDDCMD de la figure lb). Tant que la tension de seuil du coupe-circuit n'est pas atteinte, seul le dispositif de pré-charge 5 consomme de l'énergie. Lorsque la tension de seuil du coupe-circuit est atteinte, celui-ci commence à se fermer. Et grâce au dispositif de pré-charge, la quantité de charge restant alors à fournir au domaine d'alimentation est faible. 10 Le mécanisme de pré-charge permet d'amener la tension du domaine proche de sa valeur finale, et le mécanisme de contrôle de pente d'étaler dans le temps le passage du reliquat de charges (deuxième pic de consommation de courant de la figure lc), donc de 15 limiter l'intensité maximale de ce deuxième pic de consommation. Ainsi, grâce à l'effet conjugué d'une moindre quantité de charges à apporter, par la pré-charge, et d'un comportement relativement résistif du coupecircuit à ce moment-là, par le contrôle de pente, le courant consommé â la fermeture du coupe-circuit est faible, et reste en tout cas inférieur au courant de pré-charge. La valeur maximale du deuxième pic de 25 consommation du courant, correspondant à la bascule du coupe-circuit, reste inférieure à celle de l'intensité maximale du courant de pré-charge par le rapport entre la capacité équivalente du domaine et le nombre minimal de transistors interrupteurs du coupe-circuit, pour une 30 technologie donnée. A titre d'exemple, en technologie 65 nm, le nombre minimal de transistors interrupteurs
19 du coupe-circuit, soit le rapport W/L, est égal à 300 fois la capacité équivalente (nF). Sur le plan structurel, dans le mode de réalisation préféré de l'invention, le système sur puce comprend plusieurs domaines d'alimentation, les domaines etant délimités par la réalisation de couronnes à l'intérieur du coeur du circuit. Chaque domaine d'alimentation est entouré par un ensemble de couronnes.
La figure 2 représente en perspective, le schéma d'un mode de réalisation de l'invention comprenant un domaine DOM entouré par un ensemble de couronnes. Cet ensemble comprend plusieurs types de couronnes . au moins deux couronnes larges de métallisation, de préférence concentriques, définissant au moins une couronne extérieure CE et une couronne intérieure CI, dans lesquelles la couronne extérieure fournit l'énergie extérieure au domaine d'alimentation et la couronne intérieure est l'alimentation du domaine d'alimentation, et au moins une couronne étroite de métallisation CMD, de préférence disposée à l'extérieur des couronnes larges, et permettant de transporter des signaux de commande. Le mode de réalisation représenté sur cette figure 2 comprend deux couronnes de commande CMD, soit une par type de coupe-circuit (un PMOS sur la ligne d'alimentation, et un NMOS sur la ligne de masse). Dans le mode de réalisation où un seul type de coupe-circuit
20 est réalisé, sur l'alimentation ou sur la masse, une seule couronne de commande CMD est nécessaire. La couronne extérieure CE et la couronne intérieure CI des couronnes larges de métallisation sont reliées entre elles par au moins un coupe-circuit CC, situé dans le niveau de silicium Si et dont les bornes sent directement reliées à l'une et à l'autre des couronnes. La distribution de l'alimentation de tout le l0 circuit vers la couronne extérieure, de même que l'alimentation du domaine d'alimentation depuis la couronne intérieure peut être réalisée par la méthode classiquede grille de routage. Typiquement, une grille de routage est un 15 maillage de rails de métaux horizontaux et verticaux sur deux niveaux de métallisation, qui couvre le coeur du circuit. Selon l'invention, la grille de routage globale GG, unique, est découpée en une pluralité de zones, de 20 sorte à créer une pluralité de grilles de routage locales LG, chacune au-dessus d'un domaine d'alimentation respectif, et qui ne soient plus électriquement interconnectées entre elles directement par les rails de métaux. 25 La connexion des grilles de routage locales avec la grille globale se fait par des connexions verticales VIA. Dans un mode de réalisation préféré, ces connexions verticales se font d'une part entre les bords de chaque grille de routage locale LG et la 30 couronne d'alimentation intérieure CI, et d'autre part
21 entre les bords de découpe de la grille de routage globale Cl et la couronne d'alimentation extérieure CE. Le dispositif selon l'invention comprend un dispositif de contrôle-commande CTRL incluant notamment le mécanisme de pré-charge (transistors de pré-charge) et un mécanisme de contrôle de pente. De préférence, ce dispositif de contrôle-commande CTRL est disposé sous l'ensemble de couronnes, dans le niveau de silicium Si. De préférence également, ce dispositif de gestion CTRL est connecté directement aux couronnes étroites de commande CMD, ce qui est représenté par les pointillés de la figure 2. Le dispositif de contrôle-commande CTRL, via le mécanisme de contrôle de pente, génère un signal de commande, représenté par une flèche sortante sur la figure 2, et ce signal transite sur les couronnes étroites de métallisation CMD jusqu'au coupe-circuit CC, ce qui est représenté par la flèche entrante. Le dispositif de contrôle-commande CTRL intègre donc les moyens de commande. Ainsi, les fonctions de coupe-circuit sont intercalées entre la grille de routage globale GG et la ou les grilles de routages locales LG. Et grâce à cette configuration, les niveaux de métallisation utilisés pour les grilles de routage sont les mêmes pour une gestion de plusieurs domaine d'alimentation qu'avec une réalisation de l'art antérieur classique. De plus, au sein d'un même domaine d'alimentation, la grille de routage locale est construite de manière classique, comme dans un circuit
22 ne comprenant qu'un seul domaine d'alimentation. L'assemblage des sous-fonctions du domaine d'alimentation peut donc se faire selon des méthodes d'assemblage classiques. L'assemblage des domaines d'alimentation, puis du circuit final total peut donc être vu comme un simple changement d'échelle, comme représenté sur la figure 3a. La figure 3a est une représentation schématique de la figure 2, vue de dessus. On distingue la grille globale GG découpé de sorte à former une grille locale LG. Au-dessous des grilles, on distingue l'ensemble de couronnes COUR permettant de relier les grilles entre elles par l'intermédiaire de vias VIA. La figure 3b est une représentation schématique de la zone A de la figure 3a, sous les grilles de routage. Cette figure est une vue éclatée des couronnes de métallisation et du coupe-circuit. Le niveau de silicium Si, le premier niveau de métallisation Ni et le deuxième niveau de métallisation 20 N2 sont en réalité superposés. Au niveau silicium Si, le coupe-circuit CC est réalisé par un transistor comprenant une source S, une grille G et un drain D. Les vias reliant un niveau métallique N à un niveau adjacent Nil sont représentés 25 par des symboles graphiques identiques entre deux niveaux superposés. Ainsi, la grille G du coupe-circuit est reliée à la couronne du deuxième niveau de métallisation N2 par l'intermédiaire de deux vias, l'une entre le silicium 30 et le premier niveau Ni, et l'autre entre le premier niveau Ni et le deuxième niveau N2. Grâce à cette
23 configuration, la grille G est alors connectée au dispositif de contrôle-commande CTRL. De la mème manière, la source S du transistor du coupe-circuit est reliée à la grille globale GG, et le drain D à la grille locale LG, par l'intermédiaire des couronnes de métallisation du deuxième niveau N2 comprenant des vias entre ce deuxième niveau et la grille respective (non représentés sur la figure 3b) De préférence, le coupe-circuit CC est réalisé à partir de transistors connectés en parallèle. Les commandes de ces transistors sont toutes reliées à un métal unique intégré dans une couronne CMD et permettant la transmission du signal de commande du coupe-circuit.
La présence d'une tension de seuil pour les transistors MOS et leur comportement plus résistif pour une tension de commande proche de cette tension de seuil sont utilisés, selon le principe du mécanisme de contrôle de pente (slew-rate), pour réduire le pic de courant traversant le coupe-circuit, c'est-à-dire pour étaler dans le temps les charges restant pour charger la capacité équivalente du domaine d'alimentation, ce qui correspond au deuxième pic de la figure lc. Grâce à ces dispositions, l'intensité maximale délivrée lors du deuxième pic est inférieure à l'intensité maximale Imax délivrée par le mécanisme de pré-charge. La présente invention peut comprendre, en outre, un dispositif de vérification. Une méthode classique permettant de comparer deux niveaux de tension est basée sur une paire différentielle. Cette méthode présente des avantages de précision et de rapidité,
24 mais également des inconvénients de complexité, par des courants de polarisation, des inconvénients de limitation de la plage de tension des signaux à comparer.
La solution selon l'invention se base sur des montages de miroirs de courant, les tensions à comparer étant converties en courants. Un mode de réalisation pour la tension d'alimentation est représenté sur la figure 4.
Dans le mode de réalisation préféré, le dispositif selon l'invention comprend des moyens de détection, intégrés au dispositif de contrôle-commande CTRL, et configurés pour comparer la valeur instantanée de la tension d'alimentation SWVDD à la valeur d'une tension d'alimentation fixe de référence ALIM REF et/ou pour comparer à la valeur d'une tension de commande fixe, la valeur instantanée de la tension différentielle entre la tension d'alimentation globale et la tension de commande SWVDDCMD.
De préférence, la valeur de la tension d'alimentation fixe de référence et la valeur de la tension de commande fixe de référence sont toutes deux la tension délivrée par la grille d'alimentation globale.
La structure selon l'invention peut donc comprendre en outre . - un détecteur, intégré au dispositif de contrôle- commande CTRL, permettant de vérifier que le niveau de la tension d'alimentation du domaine d'alimentation est supérieure à un niveau seuil, et
25 un détecteur, intégré au dispositif de contrôle-commande CTRL, permettant de vérifier que la variation du signal de commande du coupe-circuit a varié au-delà d'un niveau seuil.
Les détecteurs sur l'alimentation intérieure et sur le signal de commande du coupe-circuit détectent une tension interne élevée et un signal de commande en-deçà de la valeur de la tension de seuil du coupe-circuit.
Seul le détecteur de niveau de la tension d'alimentation est représenté sur la figure 4. Un montage analogue est réalisable pour le détecteur sur la ligne de commande, et représenté sur la figure 5. Pour le détecteur de niveau de la tension d'alimentation intérieure, figure 4, l'objectif est de comparer le niveau de cette alimentation SWVDD à celui de l'alimentation extérieure ALIM REF. A cet effet, un dispositif assimilable à une résistance, tel qu'un transistor PMOS MRl pour la tension d'alimentation de référence ALIM REF et un transistor PMOS MR2 pour la tension d'alimentation du domaine SWVDD, convertit le niveau de chaque tension en un courant qui est copié et multiplié par les montages en miroir de courant.
Les copies de courant sont générées par un miroir de type PMOS pour l'une et NMOS pour l'autre. Les sorties des miroirs N et P sont reliées entre elles. La tension de ce nœud est alors dépendante de la valeur relative des courants copiés de part et d'autre.
26 Ainsi, le courant de MR1 est copié par miroir NMOS MIRI(M MIR1 I et M MIR1 2), puis par miroir PMOS MIR2 (M MIR2 1 et M MIR2 2). Le courant de MR2 est copié par miroir NMOS MIR 3 (M MIRS 1 et M MIRS 2) avec, dans ce mode de réalisation, un rapport d'amplification de trois. Les sorties des miroirs MIR2, c'est-à-dire le PMOS M MIR 2 2, et MIRS, c'est-à-dire le NMOS M MIR 3 2, sont reliées en un point A.
Après mise en forme, par un montage inverseur M OUTP et M OUTN sur la figure 4, cette tension devient le signal de sortie du détecteur qui est, soit à la masse, soit à la tension d'alimentation du détecteur, en fonction de l'état détecté. Le seuil du détecteur est déterminé par le différentiel des rapports d'amplification des deux courants. De même, le détecteur chargé de comparer la tension du signal de commande du coupe-circuit SWVDDCMD à la tension de seuil du coupe-circuit, comme décrit ci-après, convertit en courant la tension de contrôle d'une part, et la tension d'alimentation externe servant de référence d'autre part. Par le biais d'un dispositif de miroirs de courants similaire à celui précédemment décrit, on obtient un signal indiquant que la tension du signal de commande a varié d'une valeur dépendante des rapports d'amplification des miroirs. Comme représenté sur la figure 5, un dispositif assimilable à une résistance, tel qu'un transistor NMOS MR51 pour la tension d'alimentation de référence ALIM REF et un transistor NMOS MR52 pour la tension de commande SWVDDCMD, convertit le niveau de chaque tension en un courant qui est copié et multiplié par les montages en miroir de courant. Contrairement au détecteur sur l'alimentation, représenté à la figure 4 et dans lequel la tension est mesurée par rapport à la masse, la tension est ici mesurée par rapport à la tension d'alimentation. Le courant de MR51 est copié par miroir PMOS MIR51(M MIR51 1 et M MIR51 2), avec, dans ce mode de réalisation un rapport d'amplification de trois, puis par miroir NMOS MIR52 (M MIR52 1 et M MIR52 2). Le courant de MR52 est copié par miroir PMOS MIR53 (M MIR53 1 et M MIR53 2) avec, dans ce mode de réalisation, un rapport d'amplification de neuf.
Les sorties des miroirs MIR52, c'est-à-dire le transistor NMOS M MIR52 2, et MIR53, c'est-à-dire le transistor PMOS M MIR53 2, sont reliées en un point B. La mise en forme est réalisée par un montage inverseur NMOS PMOS entre le point B et la sortie SWVDDCMDLOWN sur la figure 5. La polarité du signal de sortie SWVDDCMDLOWN est telle que sa tension est à zéro quand la valeur du signal de commande SWVDDCMD est en deçà du seuil. Grâce à cette configuration, la solution selon l'invention permet de ne plus nécessiter de courant de polarisation. En outre, on peut avantageusement disposer de seuils proches de la tension d'alimentation ou de la masse. La combinaison de ces deux détections constitue la fin de la phase transitoire de (re)mise sous tension. Le signal de commande est alors mis en position de coupe-circuit fermé afin que celui-ci présente ane faible résistance. De même, un signal est
28 généré afin d'indiquer à la partie externe du circuit que le domaine d'alimentation est désormais correctement alimenté et peut devenir actif. Le signal de sortie VOK de la figure la est la combinaison ET logique des signaux logiques issus des deux détections. Cette combinaison est à l'état logique 1 lors de la détection d'un niveau haut de la tension interne et d'un niveau bas de la grille des interrupteurs.
Lorsque ce signal de sortie est à l'état logique 1 , le SOC remet en fonction le domaine, notamment par rétablissement des horloges et des bascules.

Claims (10)

REVENDICATIONS
1. Dispositif de gestion du pic de consommation du courant à chaque mise sous tension d'un domaine d'un circuit électronique, le circuit comprenant une pluralité de domaines (DOM), et une grille d'alimentation globale (GG), chaque domaine étant sélectivement alimenté par une grille d'alimentation locale (LG) connectée à la grille d'alimentation globale par l'intermédiaire d'un coupe-circuit (CC) commandé par des moyens de commande intégrés dans un dispositif de contrôle-commande (CTRL), caractérisé en ce que le dispositif comprend, en outre, au moins un transistor de pré-charge monté en parallèle avec le coupe-circuit, et en ce que les moyens de commande du coupe-circuit sont configurés pour générer un signal de commande analogique dont la pente est contrôlée par des moyens de contrôle (slew- rate).
2. Dispositif selon la revendication 1, dans lequel le ou les transistors de pré-charge sont configurés pour fonctionner en mode saturation à chaque mise sous tension du domaine, de sorte à fonctionner comme une source de courant délivrant une intensité maximale Imax) déterminée.
3. Dispositif selon la revendication 2, dans lequel les moyens de contrôle de pente sont configurés pour que le courant traversant le coupe-circuit lors de la mise sous tension soit toujours inférieur à 30 l'intensité maximale (Imax) délivrée par les moyens de pré-charge.
4. Dispositif selon l'une des revendications 2 à 3, comprenant plusieurs transistors de pré-charge, et dans lequel la valeur de l'intensité maximale (Imax) délivrée par les transistors de pré-charge est adaptable dynamiquement par sélection du nombre ou de la taille de transistors de pré-charge actifs.
5. Dispositif selon l'une quelconque des revendications précédentes, comprenant en outre des moyens de détection, intégrés dispositif de contrôle-commande (CTRL), et configurés pour comparer 'la valeur instantanée de la tension d'alimentation SWVDD à la valeur d'une tension d'alimentation fixe de référence et/ou pour comparer à la valeur d'une tension de commande fixe, la valeur instantanée de la tension différentielle entre la tension d'alimentation globale et la tension de commande SWVDDCMD.
6. Dispositif selon l'une quelconque des revendications précédentes, dans lequel le coupe-circuit (CC) et/ou les interrupteurs de pré-charge sont montés à la périphérie du domaine.
7. Dispositif selon l'une quelconque des revendications précédentes, comprenant en outre au moins une première couronne d'alimentation extérieure (CE) fournissant l'énergie extérieure au domaine, par connexion entre cette couronne de métallisation extérieure et la grille d'alimentation globale (GG), et une deuxième couronne d'alimentation intérieure (CI) fournissant l'énergie intérieure au domaine, par connexion entre cette couronne de métallisation 31 intérieure et la grille d'alimentation locale (LG), l'une de ces couronnes étant connectée à l'entrée et l'autre à la sortie du coupe-circuit (CC).
8. Dispositif selon l'une quelconque des revendications précédentes, comprenant en outre au moins une couronne de commande (CMD) configurée pour amener les signaux de commandes au coupe-circuit (CC).
9. Dispositif selon les revendications 7 et 8, dans lequel la (les) couronne(s) de commande (CMD) est (sont) située(s) à l'extérieur des couronnes d'alimentation.
10. Dispositif selon l'une quelconque des revendications précédentes, dans lequel le dispositif de contrôle-commande (CTRL) et/ou les transistors de pré-charge sont situés sous au moins l'une des couronnes d'alimentation (CE, CI). ll. Dispositif selon l'une quelconque des revendications précédentes, dans lequel la grille de routage globale (CG) est découpée en une pluralité de zones, de sorte à créer une pluralité de grilles de routage =ocales (LG), chacune au-dessus d'un domaine d'alimentation respectif.
FR0601015A 2006-02-03 2006-02-03 Dispositif de gestion du pic de consommation d'un domaine a chaque mise sous tension Withdrawn FR2897199A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR0601015A FR2897199A1 (fr) 2006-02-03 2006-02-03 Dispositif de gestion du pic de consommation d'un domaine a chaque mise sous tension
US11/701,973 US7671623B2 (en) 2006-02-03 2007-02-02 Device for managing the consumption peak of a domain on each powering-up

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0601015A FR2897199A1 (fr) 2006-02-03 2006-02-03 Dispositif de gestion du pic de consommation d'un domaine a chaque mise sous tension

Publications (1)

Publication Number Publication Date
FR2897199A1 true FR2897199A1 (fr) 2007-08-10

Family

ID=37038284

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0601015A Withdrawn FR2897199A1 (fr) 2006-02-03 2006-02-03 Dispositif de gestion du pic de consommation d'un domaine a chaque mise sous tension

Country Status (2)

Country Link
US (1) US7671623B2 (fr)
FR (1) FR2897199A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210383049A1 (en) * 2017-09-28 2021-12-09 Intel Corporation Methods and apparatus for reducing reliability degradation on an integrated circuit

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8089259B2 (en) * 2008-10-30 2012-01-03 Freescale Semiconductor, Inc. Integrated circuit and a method for recovering from a low-power period
WO2012172390A1 (fr) 2011-06-15 2012-12-20 Freescale Semiconductor, Inc. Dispositif de circuit intégré et procédé de mise en œuvre de coupure de la tension d'alimentation dans un dispositif de circuit intégré
WO2013179087A1 (fr) 2012-05-29 2013-12-05 Freescale Semiconductor, Inc. Dispositif électronique et procédé de fonctionnement d'un interrupteur d'alimentation
FR2999832A1 (fr) 2012-12-14 2014-06-20 St Microelectronics Sa Procede et dispositif de gestion d'une mise sous tension d'un domaine d'un circuit electronique
JP2015069333A (ja) * 2013-09-27 2015-04-13 富士通セミコンダクター株式会社 設計方法及び設計プログラム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002061909A2 (fr) * 2001-01-29 2002-08-08 Axiohm Transaction Solutions, Inc. Circuit limitant l'appel de courant
US6803805B2 (en) * 2002-04-09 2004-10-12 International Business Machines Corporation Distributed DC voltage generator for system on chip
US20050105307A1 (en) * 2003-11-18 2005-05-19 Intersil Americas Inc. State Of Incorporation: Delaware Tracking soft start circuit

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6917555B2 (en) * 2003-09-30 2005-07-12 Freescale Semiconductor, Inc. Integrated circuit power management for reducing leakage current in circuit arrays and method therefor
US7279927B2 (en) * 2004-02-06 2007-10-09 Agere Systems Inc. Integrated circuit with multiple power domains
US7659746B2 (en) * 2005-02-14 2010-02-09 Qualcomm, Incorporated Distributed supply current switch circuits for enabling individual power domains

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002061909A2 (fr) * 2001-01-29 2002-08-08 Axiohm Transaction Solutions, Inc. Circuit limitant l'appel de courant
US6803805B2 (en) * 2002-04-09 2004-10-12 International Business Machines Corporation Distributed DC voltage generator for system on chip
US20050105307A1 (en) * 2003-11-18 2005-05-19 Intersil Americas Inc. State Of Incorporation: Delaware Tracking soft start circuit

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ROYANNEZ P ET AL: "90nm low leakage SoC design techniques for wireless applications", SOLID-STATE CIRCUITS CONFERENCE, 2005. DIGEST OF TECHNICAL PAPERS. ISSCC. 2005 IEEE INTERNATIONAL SAN FRANCISCO, CA, USA FEB. 6-10, 2005, PISCATAWAY, NJ, USA,IEEE, 6 February 2005 (2005-02-06), pages 138 - 140, XP010830744, ISBN: 0-7803-8904-2 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210383049A1 (en) * 2017-09-28 2021-12-09 Intel Corporation Methods and apparatus for reducing reliability degradation on an integrated circuit

Also Published As

Publication number Publication date
US7671623B2 (en) 2010-03-02
US20070257705A1 (en) 2007-11-08

Similar Documents

Publication Publication Date Title
FR2897199A1 (fr) Dispositif de gestion du pic de consommation d'un domaine a chaque mise sous tension
EP0594834A1 (fr) Circuit intermediaire entre un circuit logique a basse tension et un etage de sortie a haute tension realises dans une technologie cmos standard
WO2011117781A1 (fr) Procédé et dispositif de contremesure pour protéger des données circulant dans un microcircuit électronique
FR3030155A1 (fr) Multiplexeur analogique
EP3002788B1 (fr) Dispositif a cellules memoires sram comportant des moyens de polarisation des caissons des transistors des cellules memoires
FR3053857A1 (fr) Circuit de selection d'une tension d'alimentation a transition controlee
FR2914481A1 (fr) Dispositif de memoire avec prise en compte des courants de fuite pour l'activation des amplificateurs de lecture
FR2888659A1 (fr) Amplificateur de lecture pour memoire non volatile
EP0690573B1 (fr) Circuit de commande de mise en veille partielle d'une source de polarisation
FR2875328A1 (fr) Cellule memoire sram protegee contre des pics de courant ou de tension
US8350610B2 (en) Method and apparatus for fast wake-up of analog biases
EP0699989B1 (fr) Circuit intégré avec fonction de démarrage rapide de sources de tension ou courant de référence
EP1942577B1 (fr) Circuit integre avec mode de veille minimisant la consommation de courant
FR2874467A1 (fr) Circuit pour un generateur d'eeprom haute tension
FR2499788A1 (fr) Circuit generateur d'impulsions utilisant une source de courant et ensemble de memorisation utilisant un tel circuit
FR2929751A1 (fr) Procede de programmation d'un dispositif de memoire du type programmable une fois et circuit integre incorporant un tel dispositif de memoire
EP0156675A1 (fr) Circuit de précharge de bus de transfert de données logiques
EP1603238A1 (fr) Circuit d'inhibition à hystérésis et à faible consommation
EP0690574B1 (fr) Circuit de commande d'une source de polarisation
EP2777045B1 (fr) Circuit de polarisation arriere d'inverseurs pour reduction de la consommation d'une mémoire sram
FR2760914A1 (fr) Circuit convertisseur de niveaux analogiques
EP0186533B1 (fr) Elément de mémoire dynamique et son utilisation dans une bascule maître-esclave et dans des circuits séquentiels programmables
FR3077677A1 (fr) Procede de precharge d'une alimentation de circuit integre, et circuit integre correspondant
EP0849659B1 (fr) Dispositif numérique d'initialisation d'un circuit intégré
EP0899921A1 (fr) Circuit d'attaque de ligne symétrique

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20121031