FR2918518A1 - Dispositif et procede de controle des interrupteurs d'alimentation - Google Patents

Dispositif et procede de controle des interrupteurs d'alimentation Download PDF

Info

Publication number
FR2918518A1
FR2918518A1 FR0704773A FR0704773A FR2918518A1 FR 2918518 A1 FR2918518 A1 FR 2918518A1 FR 0704773 A FR0704773 A FR 0704773A FR 0704773 A FR0704773 A FR 0704773A FR 2918518 A1 FR2918518 A1 FR 2918518A1
Authority
FR
France
Prior art keywords
potential
value
vgndv
switch
vout
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0704773A
Other languages
English (en)
Other versions
FR2918518B1 (fr
Inventor
Nicolas Lhostis
Philippe Flatresse
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Priority to FR0704773A priority Critical patent/FR2918518B1/fr
Priority to US12/166,674 priority patent/US7847623B2/en
Publication of FR2918518A1 publication Critical patent/FR2918518A1/fr
Application granted granted Critical
Publication of FR2918518B1 publication Critical patent/FR2918518B1/fr
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008Arrangements for reducing power consumption
    • H03K19/0013Arrangements for reducing power consumption in field effect transistor circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008Arrangements for reducing power consumption
    • H03K19/0016Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Electronic Switches (AREA)
  • Dc-Dc Converters (AREA)

Abstract

Dispositif de contrôle d'au moins un interrupteur (INT) d'alimentation monté en série avec un coeur logique (LOG_CORE) entre un premier et un deuxième potentiels (VDD, GND), le point de connexion entre l'interrupteur et le coeur logique étant porté à un troisième potentiel (VGNDV), l'interrupteur étant polarisé par un potentiel de polarisation (VOUT).Le dispositif comprend au moins :- un module d'asservissement (VGNDV_IMAGE) monté entre un premier et deuxième potentiels (VDD, GND), apte à générer un potentiel de consigne (VPOLA) représentatif de la variation du troisième potentiel (VGNDV), et- un module de polarisation (VSL_POLA) de l'interrupteur (INT) monté entre le premier et le deuxième potentiels (VDD, GND), et apte à générer un potentiel de polarisation (VOUT) fonction du potentiel de consigne (VPOLA), ledit potentiel de polarisation (VOUT) variant linéairement avec la diminution du troisième potentiel (VGNDV).

Description

DISPOSITIF ET PROCEDE DE CONTROLE DES INTERRUPTEURS D' ALIMENTATION
La présente invention concerne, de façon générale, le domaine du contrôle des interrupteurs d'alimentation dans des circuits submicroniques. Plus précisément, l'invention concerne un dispositif et un procédé de contrôle d'au moins un interrupteur d'alimentation dans un circuit submicronique, l'interrupteur étant monté en série avec un coeur logique entre un premier et un deuxième potentiels, le point de connexion entre l'interrupteur et le coeur logique étant porté à un troisième potentiel, et l'interrupteur étant polarisé par un potentiel de polarisation. L'invention présente notamment, mais non exclusivement, un intérêt pour des applications basse consommation dans des systèmes à très haute échelle d'intégration (ou VLSI acronyme anglo-saxon pour Very Large Scale Integration), et notamment lors du redémarrage d'un circuit central de traitement également appelé coeur logique (ou logic core en anglais), un coeur logique pouvant par exemple être un oscillateur en anneau, et le redémarrage (ou mode de fonctionnement intermédiaire) correspondant au passage, du coeur logique, d'un premier mode de fonctionnement dit mode repos (ou mode inactif) à un deuxième état de fonctionnement dit mode actif.
Dans les technologies submicroniques, la puissance consommée dépend de la puissance dynamique et également de la puissance statique. Cette puissance statique doit être réduite lors des longues périodes d'inactivité du coeur logique, afin d'assurer par exemple une plus longue vie des batteries d'alimentation. Une méthode simple et efficace pour réduire cette puissance statique, consiste a associer un ou plusieurs interrupteurs d'alimentation au coeur logique, comme illustré sur la figure 1 sur laquelle un seul interrupteur d'alimentation a été représenté. Le coeur logique LOG CORÉ et l'interrupteur INT d'alimentation sont montés en série entre un premier potentiel VDD et un deuxième potentiel GND, le premier potentiel VDD étant par exemple une alimentation égale à 1,2 volts, et le deuxième potentiel GND étant par exemple une masse. Le point de connexion entre le coeur logique LOG CORÉ et l'interrupteur INT forme une masse virtuelle pour le coeur logique LOG CORÉ. La masse virtuelle étant portée à un troisième potentiel VGNDV. L'interrupteur INT peut être un transistor NMOS (acronyme anglo-saxon de n-chanel Metal Oxyde Semiconductor, ou Métal Oxyde Semi-conducteur à canal n), dont la source est connectée au deuxième potentiel GND et dont le drain est connecté au coeur logique LOG CORÉ. De manière générale, dans cette solution de l'art antérieur, l'interrupteur INT est polarisé sur sa grille par un potentiel de polarisation VPOLA constant, et, dans le mode repos, l'alimentation du coeur logique LOGO CORÉ est coupée via l'interrupteur INT d'alimentation, induisant une homogénéisation de la tension dans tout le coeur logique LOG CORÉ. Pour quitter ce mode repos et entrer dans le mode actif, il est nécessaire d'évacuer au préalable les charges du coeur logique à travers l'interrupteur d'alimentation. Cette évacuation des charges peut faire apparaître un très fort courant pouvant provoquer différents problèmes, tels que l'électromigration et une détérioration plus rapide des lignes d'alimentation, mais également la génération de rebonds sur ces lignes d'alimentation. Hors ces différentes lignes servent à alimenter des circuits avoisinants et par conséquent, si des rebonds deviennent trop importants, des problèmes de fonctionnalité pourraient apparaître. Il est donc nécessaire de limiter ces rebonds en limitant les courants de décharge des coeurs logiques lors du passage du mode repos au mode actif. Par ailleurs, en considérant que le dimensionnement du transistor a été réalisé en amont pour limiter, dans le deuxième mode de fonctionnement, la perte de vitesse à une valeur relativement faible, lorsque la grille de l'interrupteur d'alimentation est excitée par le potentiel de polarisation, l'interrupteur d'alimentation doit fournir un courant de conduction suffisant pour alimenter le coeur logique, tout en limitant la tension drain-source à quelques millivolts. Les transistors utilisés sont donc très larges et peuvent conduire des courants très importants si leur tension drain- source devient importante. La décharge du coeur logique, quant à elle, peut générer des courants beaucoup plus importants que sa consommation dynamique étant donné que toutes les capacités doivent être chargées/déchargées en même temps, sans oublier la propagation d'impulsions transitoires (ou glitch ) dues à un mauvais positionnement des noeuds internes. Afin de limiter les courants de décharge, la publication [1] S.Henzler, al., Sleep Transistor circuits for Fine-Grained Power Switch-off With Short Power-down Times , IEEE ISSCC, pp. 302-303, February 2005, propose de dissocier les grilles des différents interrupteurs (ou seulement une partie) afin de les activer les uns après les autres avec un certain délai. Cette technique permet de limiter les courants de charge/décharge en modulant le nombre de transistors qui sont utilisés lors de la phase de réactivation. Ce nombre doit augmenter temporellement car la tension drain-source aux bornes des interrupteurs diminue. Il faut donc dissocier toutes les grilles des interrupteurs ce qui implique un routage plus complexe, une perte en surface, et une capacité de grille totale plus importante. De plus il est plus difficile de contrôler précisément l'enchaînement des activations des différents interrupteurs, surtout quand il existe une variation technologique.
Dans ce contexte, la présente invention a pour but de proposer un dispositif et un procédé de contrôle des interrupteurs d'alimentation permettant de remédier à l'une au moins des limitations précédemment évoquées.
A cette fin le dispositif de l'invention, par ailleurs conforme à la définition générique qu'en donne le préambule ci-dessus, est essentiellement caractérisé en ce qu'il comprend au moins : - un module d'asservissement comprenant au moins un premier moyen de base, le premier moyen de base comprenant au moins une première et une deuxième entrées d'alimentation reliées respectivement au premier et deuxième potentiels, une première entrée connectée au troisième potentiel, et une première sortie, le module de base étant apte à porter la
première sortie à un potentiel de consigne représentatif de la variation du troisième potentiel, et un module de polarisation de l'interrupteur comprenant au moins un deuxième moyen de base, le deuxième moyen de base comprenant au moins une troisième et une quatrième entrées d'alimentation reliées respectivement au premier et au deuxième potentiels, une deuxième entrée connectée à la première sortie, et une deuxième sortie connectée à l'interrupteur, et étant apte à porter la deuxième sortie au potentiel de polarisation en fonction du potentiel de consigne, ledit potentiel de polarisation variant linéairement avec la diminution du troisième potentiel. Le potentiel de polarisation de l'interrupteur tient donc compte de la variation du troisième potentiel, et permet ainsi de maintenir un courant constant aux bornes de l'interrupteur. Le potentiel de polarisation étant contrôlé directement de manière adaptative et dynamique, le courant de décharge est maintenu constant et les pics de courant sont limités.
Par ailleurs, dans cette solution, le dispositif de contrôle venant se connecter aux interrupteurs, il n'est pas nécessaire de modifier le (ou les) interrupteur(s).
Le potentiel de polarisation peut être constant, par exemple 0,6 volts. Le potentiel de polarisation peut croître linéairement entre une valeur minimale de référence et une valeur maximale de référence lorsque la valeur du troisième potentiel décroît.
La valeur minimale de référence est par exemple 5 égale à la moitié de la valeur du premier potentiel.
La valeur maximale de référence est par exemple égale à la valeur du premier potentiel.
10 Dans un mode de réalisation préféré de l'invention, le module d'asservissement comprend en outre un premier moyen d'activation apte à activer ou à désactiver le premier moyen de base en fonction d'un signal d'état représentatif d'un mode de 15 fonctionnement du coeur logique, ledit cœur logique étant apte à fonctionner selon un premier ou un deuxième mode de fonctionnement.
Dans cette réalisation, le circuit 20 d'asservissement ne présente pas des fuites importantes puisque le dispositif peut être désactivé lorsqu'il n'est pas utile. En outre, les différents modes de fonctionnement peuvent également être pris en compte à partir d'un 25 seul signal d'état.
Le module d'asservissement peut également comprendre un premier moyen de détection monté entre le premier et le deuxième potentiel, le premier moyen 30 de détection comprenant au moins une première entrée de réception du signal d'état, une deuxième entrée de réception d'un potentiel corrélé à la variation du troisième potentiel, le premier moyen de détection étant apte à générer à une sortie de détection un
potentiel représentatif du passage de la valeur du troisième potentiel au dessous d'une valeur seuil.
De préférence, le module d'asservissement comprend en outre un moyen de décharge apte à fixer le potentiel de consigne à zéro lorsque le troisième potentiel est égal à zéro, ledit moyen de décharge étant monté entre la première sortie et la deuxième entrée d'alimentation, et étant commandé par ledit potentiel représentatif du passage de la valeur du troisième potentiel au dessous d'une valeur seuil.
Il est donc possible de forcer le potentiel de consigne à zéro lorsque le troisième potentiel est 15 égal à zéro.
De préférence, le premier moyen d'activation comprend au moins un premier interrupteur commandé par le signal d'état et monté en série entre le deuxième 20 potentiel et la deuxième entrée d'alimentation, et un deuxième interrupteur commandé par un signal représentatif du signal d'état et monté en série entre le premier potentiel et la première entrée d'alimentation. 25 Dans le mode de réalisation préféré de l'invention, le module de polarisation comprend en outre . - un deuxième moyen d'activation apte à activer ou à 30 désactiver le module de polarisation en fonction du signal d'état, un deuxième moyen de détection monté entre la troisième entrée d'alimentation et le deuxième potentiel, ledit deuxième moyen de détection étant apte à générer un deuxième potentiel de consigne lorsque le potentiel de polarisation est égal à la moitié du premier potentiel, - un premier moyen de charge commandé par le deuxième 5 potentiel de consigne, et apte à augmenter la vitesse d'établissement du potentiel de polarisation à la valeur minimale de référence par le premier module de base, et un deuxième moyen de charge commandé par le 10 troisième potentiel et apte à augmenter la vitesse d'établissement du potentiel de polarisation à la valeur maximale de référence, ledit deuxième moyen de charge étant monté entre la troisième entrée d'alimentation et la deuxième sortie. 15 Ainsi, le module de polarisation pourra également être arrêté lorsqu'il n'est pas utile. Par ailleurs, au tout début du redémarrage, le potentiel de polarisation peut par exemple atteindre 20 plus rapidement une valeur proche de 0,6V, et la valeur du potentiel de polarisation peut être détectée via deux inverseurs. Lorsque le potentiel de polarisation atteint par exemple 0,6V, le premier moyen de charge pourra être arrêté. 25 De même, à la fin du redémarrage, grâce au deuxième moyen de charge, il est également possible de fixer rapidement la valeur du potentiel de polarisation à par exemple 1,2V lorsque le cœur logique est suffisamment déchargé. 30 De préférence, le dispositif de contrôle comprend en outre un module de récupération des charges provenant du cœur logique, ledit module de récupération des charges étant monté entre le
troisième potentiel et le potentiel de polarisation, et étant activé ou désactivé par le signal d'état.
En effet, il peut être intéressant de recycler les charges provenant du coeur logique pour augmenter le potentiel de polarisation, améliorant ainsi le bilan énergétique du système. Par ailleurs, ce module de récupération des charges est indépendant du coeur logique et de l'interrupteur, et est contrôlé par un seul et même signal d'état utilisé pour activer le module d'asservissement et le module de polarisation.
L'invention concerne également un procédé de contrôle d'au moins un interrupteur d'alimentation dans un circuit submicronique, l'interrupteur étant monté en série avec un cour logique entre un premier et un deuxième potentiel, le point de connexion entre l'interrupteur et le coeur logique étant porté à un troisième potentiel, caractérisé en ce qu'il comprend, selon un mode de fonctionnement intermédiaire correspondant au passage, du cour logique, d'un premier mode de fonctionnement à un deuxième mode de fonctionnement, au moins une étape de polarisation de l'interrupteur avec un potentiel de polarisation dont la valeur est . - selon une première phase, constante et corrélée à une valeur maximale de courant traversant l'interrupteur, lorsque la valeur du troisième potentiel est égale à une valeur maximale de référence, - selon une deuxième phase, croissante linéairement entre une valeur minimale de référence et une valeur maximale de référence lorsque la valeur du troisième potentiel diminue, et - selon une troisième phase, égale à la valeur du premier potentiel lorsque la valeur du troisième 5 potentiel est égale à la valeur du deuxième potentiel.
La valeur minimale de référence est par exemple égale à la moitié de la valeur du premier potentiel.
10 La valeur maximale de référence est par exemple égale à la valeur du premier potentiel.
La valeur du potentiel de polarisation est égale à la moitié de la valeur du premier potentiel lorsque la 15 valeur du troisième potentiel est égale à la valeur maximale de référence.
Il est également possible de prévoir, selon le mode de fonctionnement intermédiaire, des étapes de : 20 - activation d'au moins un module de polarisation et d'un module d'asservissement avec un signal d'état, -génération, par le module d'asservissement, d'un potentiel de consigne représentatif de la variation du troisième potentiel dans les première, deuxième et 25 troisième phases, et - génération, par le module de polarisation, dudit potentiel de polarisation en fonction de la valeur dudit potentiel de consigne.
30 De préférence, le procédé comprend en outre une étape consistant à fixer la valeur du potentiel de consigne à zéro lorsque la valeur du troisième potentiel est inférieure à une valeur seuil.
De préférence, selon la première phase et tant que le potentiel de polarisation n'a pas encore atteint la valeur minimale de référence, le procédé comprend en outre une étape d'activation d'un premier moyen de charge apte à augmenter la vitesse d'établissement du potentiel de polarisation à la valeur minimale de référence.
Il est également possible de prévoir, selon la troisième phase et tant que le potentiel de polarisation n'a pas encore atteint la valeur maximale de référence, une étape d'activation d'un deuxième moyen de charge apte à augmenter la vitesse d'établissement du potentiel de polarisation à la valeur maximale de référence.
Avantageusement, le procédé comprend en outre des étapes de : - activation d'un module de récupération des charges provenant du coeur logique avec le signal d'état, - autorisation du transfert des charges dudit coeur logique vers l'interrupteur dans la première phase, et - blocage du transfert des charges dudit coeur logique vers l'interrupteur dans la deuxième ou troisième phase.
Ces objets, caractéristiques et avantages ainsi que d'autres de la présente invention seront exposés plus en détail dans la description suivante de deu.> modes de réalisation préférée de l'invention, faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : - la figure 1, précédemment décrite, présente un interrupteur d'alimentation associé à un cœur logique - le figure 2 présente un schéma bloc d'un dispositif 5 de contrôle selon un premier mode de réalisation de l'invention - la figure 3 présente de manière plus détaillée le dispositif de contrôle selon le premier mode de réalisation 10 - la figure 4 présente un schéma bloc d'un dispositif de contrôle selon un deuxième mode de réalisation de l'invention - la figure 5a présente un schéma bloc du module d'asservissement selon le deuxième mode de réalisation 15 de l'invention ; - la figure 5b présente de manière plus détaillée le module d'asservissement selon le deuxième mode de réalisation de l'invention ; - la figure 6a présente un schéma bloc du module de 20 polarisation selon le deuxième mode de réalisation de l'invention ; - la figure 6b présente de manière plus détaillée le module de polarisation selon le deuxième mode de réalisation de l'invention ; 25 - la figure 7a présente un schéma bloc du module de récupération des charges selon le deuxième mode de réalisation de l'invention ; - la figure 7b présente de manière plus détaillée le module de récupération des charges selon le deuxième 30 mode de réalisation de l'invention ; et - la figure 8 présente un circuit élémentaire utilisé dans le dispositif de contrôle selon l'invention.
De manière générale, le dispositif de contrôle est associé à un interrupteur INT d'alimentation. L'interrupteur INT d'alimentation étant monté en série avec un coeur logique LOG CORÉ entre un premier et un deuxième potentiels VDD, GND. Le premier potentiel étant par exemple un potentiel d'alimentation égale par exemple à 1,2 volts, et le deuxième potentiel est par exemple un potentiel de masse égale par exemple à 0 volt. Le point de connexion entre l'interrupteur et le coeur logique, appelé masse virtuelle, est porté à un troisième potentiel VGNDV, également appelé potentiel de masse virtuelle. L'interrupteur est polarisé par un potentiel de polarisation VOUT généré par le dispositif de contrôle. L'interrupteur d'alimentation peut être un transistor de type NMOS dont le drain forme la masse virtuelle, la source est connectée au deuxième potentiel GND, et la grille est polarisée par le potentiel de polarisation VOUT. Dans le premier mode de fonctionnement REPOS, le coeur logique se trouve chargé au premier potentiel VDD. Avant que le circuit soit considéré comme opérationnel, c'est-à-dire dans le deuxième mode de fonctionnement ACTIF, le coeur logique se place dans le mode de fonctionnement intermédiaire, c'est-à-dire au redémarrage, correspondant au passage pour le coeur logique du premier mode de fonctionnement au deuxième mode de fonctionnement, et dans lequel différentes capacités du coeur logique se déchargent et différents noeuds internes du coeur logique se positionnent. Pour effectuer cette décharge, l'interrupteur INT d'alimentation est mis en conduction. Lors de la décharge du coeur logique, le troisième potentiel diminue progressivement de la valeur du premier potentiel VDD jusqu'à la valeur du deuxième potentiel GND. La tension drain-source de l'interrupteur d'alimentation chute donc également de la valeur du premier potentiel VDD à la valeur du deuxième potentiel GND.
Pour limiter les pics de courant de décharge, le dispositif de contrôle selon l'invention polarise l'interrupteur sur sa grille avec un potentiel de polarisation VOUT de valeur, par exemple égale à 0,6 volts, puis en augmentant la valeur du potentiel de polarisation avec la chute de tension drain-source, on maintient le courant de décharge à une valeur constante. Durant le mode de fonctionnement intermédiaire, tous les nœuds internes du coeur logique se déchargent progressivement en maintenant leur tension à la moitié de la somme de la valeur du premier potentiel VDD et de la valeur du troisième potentiel, c'est-à-dire à (VDD+VGNDV) /2. Les noeuds internes du coeur logique atteignent ensuite des tensions suffisamment importantes pour que des courants drainés deviennent également importants. Le troisième potentiel reste donc à peu près constant pour permettre une évacuation rapide des charges à travers l'interrupteur. Enfin, tous les noeuds internes ayant atteint des valeurs d'équilibre, il reste donc à décharger la masse virtuelle. Cette phase de décharge devient de plus en plus lente car la tension drain-source de l'interrupteur diminue également. Le dispositif de contrôle de l'interrupteur d'alimentation devra donc asservir le potentiel de polarisation de l'interrupteur par le troisième potentiel VGNDV afin de maintenir la vitesse de décharge tout en limitant les pics de courant.
Comme illustré sur les figures 2 et 3, le dispositif de contrôle selon un premier mode de réalisation, comprend un module d'asservissement VGNDV IMAGE du troisième potentiel VGNDV comprenant au moins un premier moyen de base 10. Le premier moyen de base 10 est monté entre le premier et deuxième potentiels VDD, GND, reçoit le troisième potentiel VGNDV, et génère un potentiel de consigne VPOLA représentatif de la variation du troisième potentiel VGNDV. Selon le mode de fonctionnement intermédiaire correspondant au passage, du coeur logique, d'un premier mode de fonctionnement REPOS à un deuxième mode de fonctionnement ACTIF, la valeur du troisième potentiel VGNDV est : - selon une première phase, égale à une valeur maximale de référence, par exemple 1,2 volts, - selon une deuxième phase, décroissante, et - selon une troisième phase, égale à la valeur du deuxième potentiel GND, par exemple zéro volt.
Comme illustré sur les figures 2 et 3, le dispositif de contrôle selon le premier mode de réalisation, comprend en outre un module de polarisation VSL POLA de l'interrupteur INT comprenant au moins un deuxième moyen de base 20 monté entre le premier et le deuxième potentiels VDD, GND. Le deuxième moyen de base 20 recevant le potentiel de consigne VPOLA et étant apte à faire varier le potentiel de polarisation VOUT en fonction du potentiel de consigne VPOLA, ledit potentiel de polarisation VPOLA variant linéairement avec la diminution du troisième potentiel VGNDV. Le deuxième moyen de base 20 est par exemple formé d'un circuit élémentaire comme illustré sur la figure 8, et d'un transistor note Ncut. Le circuit élémentaire est composé d'un transistor de type PMOS noté P, et d'un transistor de type NMOS, noté N, montés en série entre le premier et le deuxième potentiels et dont les grilles sont connectées entre elles et également connectées au point de connexion entre le transistor de type NMOS et le transistor de type PMOS, et noté sous la référence VOUT sur la figure 8. Ce circuit élémentaire permet de sélectionner une valeur de potentiel autour de la moitié de la valeur du premier potentiel, plus ou moins 0,1 volt, en modifiant le ratio de la largeur Wp du transistor P sur la largeur Wn du transistor N. Le ratio Wp/Wn peut être fixé à 1. La polarisation du transistor Ncut mis en série avec le circuit élémentaire, fait monter progressivement le potentiel de polarisation VOUT lorsque le troisième potentiel VGNDV diminue, permettant ainsi d'obtenir un comportement linéaire du premier moyen de base 10. Le transistor Ncut est par exemple polarisé à 0,6 volts, et le ratio Wncut/Wn est par exemple fixé à 3, Wncut étant la largeur du transistor Ncut. Le premier moyen de base 10 est par exemple constitué par trois circuits élémentaires montés selon la figure 3. En fixant par exemple le premier potentiel VDD à 1,2 volts, le deuxième potentiel GND à zéro volt, et en gardant les valeurs de ratio telles que définies plus haut, le potentiel de consigne VPOLA permet de contrôler la conduction du transistor Ncut.
Ainsi, dans le mode de fonctionnement intermédiaire, le dispositif de contrôle polarise l'interrupteur d'alimentation avec le potentiel de polarisation VOUT, dont la valeur est : - selon une première phase, augmentée de zéro volt à une valeur déterminée (par exemple 0,6 volts) qui correspond à la valeur de courant traversant l'interrupteur INT admise lors de la décharge, lorsque la valeur du troisième potentiel VGNDV est égale à une valeur maximale de référence, - selon une deuxième phase, croissante linéairement entre la valeur déterminée (ou valeur minimale de référence) et une valeur maximale de référence (par exemple 1,2 volts), lorsque la valeur du troisième potentiel VGNDV diminue, et - selon une troisième phase, égale à la valeur du premier potentiel VDD lorsque la valeur du troisième potentiel VGNDV est égale à la valeur du deuxième potentiel GND.
Ainsi, le potentiel de polarisation VOUT est rendu variable linéairement avec la diminution du troisième potentiel VGNDV.
Un dispositif de contrôle selon un deuxième mode de réalisation est présenté ci-après, en référence aux figures 4 à 7b. Le dispositif de contrôle, selon le deuxième mode de réalisation, comprend le module d'asservissement VGNDV IMAGE, le module de polarisation VSLPOLA et un module de récupération des charges provenant du coeur logique CR. Dans cette deuxième réalisation de l'invention, le module d'asservissement comprend le premier moyen de base 10, un premier moyen d'activation 11, un premier moyen de détection 13 et un moyen de décharge 12. Le premier moyen de base 10 comprend au moins une première et une deuxième entrées d'alimentation reliées respectivement au premier et deuxième potentiels VDD, GND, une première entrée connectée au troisième potentiel VGNDV, et une première sortie, le module de base 10 étant apte à porter la première sortie à un potentiel de consigne VPOLA représentatif de la variation du troisième potentiel VGNDV. Par exemple, le premier moyen d'activation 11 est formé d'un premier interrupteur commandé par un signal d'état VSTBY et monté en série entre le deuxième potentiel GND et la deuxième entrée d'alimentation, et un deuxième interrupteur commandé par un signal représentatif du signal d'état VSTBY et monté en série entre le premier potentiel VDD et la première entrée d'alimentation, le signal d'état VSTBY est, par exemple, un signal logique. Le premier moyen d'activation 11 permet d'activer ou de désactiver le premier moyen de base 10 en fonction du signal d'état VSTBY représentatif d'un du coeur logique. Par exemple le dans le premier mode de le signal d'état est à 0, et le dans le deuxième mode de le signal d'état est à 1. de détection 13 est monté entre 25 le premier et le deuxième potentiels VDD, GND, et comprend au moins une première entrée de réception du signal d'état VSTBY pour activer ou désactiver le premier moyen de détection 13, une deuxième entrée de réception d'un potentiel corrélé à la variation du 30 troisième potentiel VGNDV. Le premier moyen de détection 13 permet de générer à une sortie de détection un potentiel représentatif du passage de la valeur du troisième potentiel VGNDV au dessous d'une valeur seuil. mode de fonctionnement coeur logique est fonctionnement lorsque coeur logique est fonctionnement lorsque Le premier moyen Le moyen de décharge 12 pour fixer le potentiel de consigne VPOLA à zéro lorsque le troisième potentiel VGNDV est proche de zéro. Le moyen de décharge 12 est monté entre la première sortie et la deuxième entrée d'alimentation, et est commandé par le potentiel représentatif du passage de la valeur du troisième potentiel VGNDV au dessous d'une valeur seuil. Ainsi, lorsque le signal d'état VSTBY est égalà 0 (premier mode de fonctionnement), le premier interrupteur du premier moyen d'activation 11 est mis hors conduction et le potentiel porté à la sortie de détection est égale à la valeur du premier potentiel VDD, ce qui met hors conduction le deuxième interrupteur du premier moyen d'activation 11. Lorsque le signal d'état VSTBY passe à 1 (deuxième mode de fonctionnement), le premier et le deuxième interrupteurs du premier moyen d'activation 11 deviennent passants, et le premier module de base génère le valeur du la valeur volt), le met hors premier consigne moyen de décharge 12. Le module de polarisation VSL POLA comprend le deuxième moyen de base 20, un deuxième moyen d'activation (21), un deuxième moyen de détection 22, 30 un premier moyen de charge 23 et un deuxième moyen de charge 24. Le deuxième moyen de base 20 comprend au moins une troisième et une quatrième entrées d'alimentation reliées respectivement au premier et au deuxième 25 moyen d'activation 11, le potentiel VPOLA se décharge potentiel de consigne VPOLA. Lorsque la troisième potentiel VGNDV devient proche de du deuxième potentiel GND (par exemple 0 potentiel présent à la sortie de détection conduction le deuxième interrupteur du de alors complètement via le potentiels VDD, GND, une deuxième entrée connectée à la première sortie, et une deuxième sortie connectée à l'interrupteur INT d'alimentation. Le deuxième moyen de base 20 est apte à porter la deuxième sortie au potentiel de polarisation VOUT en fonction du potentiel de consigne VPOLA, ledit potentiel de polarisation VOUT variant linéairement avec la diminution du troisième potentiel VGNDV. Le deuxième moyen d'activation 21 permet d'activer 10 ou de désactiver le module de polarisation VSL POLA en fonction du signal d'état VSTBY. Le deuxième moyen de détection 22 est monté entre la troisième entrée d'alimentation et le deuxième potentiel GND. Le deuxième moyen de détection 22 15 permet de générer un deuxième potentiel de consigne lorsque le potentiel de polarisation VOUT est égal à la moitié du premier potentiel VDD. Le premier moyen de charge 23 est commandé par le deuxième potentiel de consigne, et permet d'augmenter 20 la vitesse d'établissement du potentiel de polarisation VOUT à la valeur minimale de référence (par exemple 0,6 volt) par le deuxième module de base 20. Le deuxième moyen de charge 24 est commandé par le 25 troisième potentiel VGNDV et permet d'augmenter la vitesse d'établissement du potentiel de polarisation VOUT à la valeur maximale de référence (par exemple 1,2 volts). Le deuxième moyen de charge 24 est monté entre la troisième entrée d'alimentation et la 30 deuxième sortie. Ainsi, lorsque le signal d'état est à 0, le module de polarisation est désactivé et la valeur du potentiel de polarisation VOUT est fixée à zéro. Lorsque le signal d'état est à 1, le module de polarisation est activé. Le premier moyen de charge est également activé afin que la valeur du potentiel de polarisation VOUT atteigne rapidement la valeur minimale de référence (par exemple 0,6 volts). Lorsque le deuxième moyen de détection détecte que le potentiel de polarisation VOUT a atteint cette valeur minimale de référence, le premier moyen de charge est désactivé. Le deuxième moyen de base 20 adapte ensuite le potentiel de polarisation VOUT en fonction du troisième potentiel VGNDV par l'intermédiaire du potentiel de consigne VPOLA. Lorsque le coeur logique est suffisamment déchargé, le troisième potentiel devient de plus en plus bas jusqu'à rendre le deuxième moyen de charge 24 passant, accélérant ainsi d'une part la vitesse d'établissement du potentiel de polarisation VOUT à une valeur maximale de référence (par exemple 1,2 volts), et d'autre part la décharge du coeur logique. Le deuxième moyen de détection 22 peut par exemple 20 être formé par deux inverseurs mis en série. Le module de récupération des charges CR provenant du coeur logique est monté entre le troisième potentiel VGNDV et le potentiel de polarisation VOUT, et est activé ou désactivé par le signal d'état VSTBY.
25 Le module de récupération des charges CR permet de recycler les charges provenant du coeur logique pour augmenter la valeur du potentiel de polarisation VOUT, améliorant ainsi le bilan énergétique du système formé par le coeur logique, l'interrupteur d'alimentation et 30 le dispositif de contrôle. Ainsi, lorsque le signal d'état VSTBY est à 0, le module de récupération des charges CR est désactivé, isolant ainsi le coeur logique de la deuxième sortie du module de polarisation VSL POLA. Lorsque le signal d'état VSTBY passe à 1, le module de récupération des charges CR est activé et transfert les charges provenant du coeur logique vers la deuxième sortie du module de polarisation. Lorsque le troisième potentiel VGNDV et le potentiel de polarisation VOUT deviennent semblables, la différence de potentiel aux bornes du module de récupération des charges CR devient quasi nulle, arrètant ainsi le recyclage de charges. Lorsque le potentiel de polarisation VOUT est supérieur au troisième potentiel VGNDV, le module de récupération des charges est bloqué.

Claims (19)

REVENDICATIONS
1. Dispositif de contrôle d'au moins un interrupteur (INT) d'alimentation dans un circuit submicronique, l'interrupteur (INT) étant monté en série avec un cour logique (LOG CORÉ) entre un premier et un deuxième potentiels (VDD, GND), le point de connexion entre l'interrupteur et le coeur logique étant porté à un troisième potentiel (VGNDV), l'interrupteur étant polarisé par un potentiel de polarisation (VOUT), caractérisé en ce qu'il comprend au moins . - un module d'asservissement (VGNDV IMAGE) comprenant au moins un premier moyen de base (10), le premier moyen de base (10) comprenant au moins une première et une deuxième entrées d'alimentation reliées respectivement au premier et deuxième potentiels (VDD, GND), une première entrée connectée au troisième potentiel (VGNDV), et une première sortie, le module de base étant apte à porter la première sortie à un potentiel de consigne (VPOLA) représentatif de la variation du troisième potentiel (VGNDV), et un module de polarisation (VSL POLA) de l'interrupteur (INT) comprenant au moins un deuxième moyen de base (20), le deuxième moyen de base (20) comprenant au moins une troisième et une quatrième entrées d'alimentation reliées respectivement au premier et au deuxième potentiels (VDD, GND), une deuxième entrée connectée à la première sortie, et une deuxième sortie connectée à l'interrupteur (INT), et étant apte à porter la deuxième sortie au potentiel de polarisation (VOUT) en fonction du potentiel de consigne (VPOLA), ledit potentiel de polarisation (VOUT) variant linéairement avec la diminution du troisième potentiel (VGNDV).
2. Dispositif selon la revendication 1, dans lequel le potentiel de polarisation (VOUT) est constant ou, croît linéairement entre une valeur minimale de référence et une valeur maximale de référence lorsque la valeur du troisième potentiel (VGNDV) décroît.
3. Dispositif selon la revendication 1 ou 2, dans lequel la valeur minimale de référence est égale à la moitié de la valeur du premier potentiel (VDD).
4. Dispositif selon l'une des revendications 1 à 3, dans lequel la valeur maximale de référence est égale à la valeur du premier potentiel (VDD).
5. Dispositif selon l'une des revendications 1 à 4, dans lequel le module d'asservissement (VGNDV IMAGE) comprend en outre un premier moyen d'activation (11) apte à activer ou à désactiver le premier moyen de base (10) en fonction d'un signal d'état (VSTBY) représentatif d'un mode de fonctionnement du coeur logique, ledit coeur logique étant apte à fonctionner selon un premier ou un deuxième mode de fonctionnement (REPOS, ACTIF).
6. Dispositif selon l'une des revendications 1 à 5, dans lequel le module d'asservissement (VGNDV IMAGE) comprend en outre un premier moyen de détection (13) monté entre le premier et le deuxième potentiels (VDD, GND), le premier moyen de détection (13) comprenant au moins une première entrée deréception du signal d'état (VSTBY), une deuxième entrée de réception d'un potentiel corrélé à la variation du troisième potentiel (VGNDV), le premier moyen de détection (13) étant apte à générer à une sortie de détection un potentiel représentatif du passage de la valeur du troisième potentiel (VGNDV) au dessous d'une valeur seuil.
7. Dispositif selon la revendication 6, dans lequel le module d'asservissement comprend en outre un moyen de décharge (12) apte à fixer le potentiel de consigne (VPOLA) à zéro lorsque le troisième potentiel (VGNDV) est égale à zéro, ledit moyen de décharge (12) étant monté entre la première sortie et la deuxième entrée d'alimentation, et étant commandé par ledit potentiel représentatif du passage de la valeur du troisième potentiel (VGNDV) au dessous d'une valeur seuil.
8. Dispositif selon l'une des revendications 5 à 7, dans lequel le premier moyen d'activation (11) comprend au moins . - un premier interrupteur commandé par le signal d'état (VSTBY) et monté en série entre le deuxième potentiel (AND) et la deuxième entrée d'alimentation, et - un deuxième interrupteur commandé par un signal représentatif du signal d'état (VSTBY) et monté en série entre le premier potentiel (VDD) et la première entrée d'alimentation.
9. Dispositif selon l'une des revendications 1 à 8, dans lequel le module de polarisation (VSL POLA) comprend en outre . 26 - un deuxième moyen d'activation (21) apte à activer ou à désactiver le module de polarisation (VSL POLA) en fonction du signal d'état (VSTBY), - un deuxième moyen de détection (22) monté entre la troisième entrée d'alimentation et le deuxième potentiel (GND), ledit deuxième moyen de détection (22) étant apte à générer un deuxième potentiel de consigne lorsque le potentiel de polarisation (VOUT) est égal à la moitié du premier potentiel (VDD), - un premier moyen de charge (23) commandé par le deuxième potentiel de consigne, et apte à augmenter la vitesse d'établissement du potentiel de polarisation (VOUT) à la valeur minimale de référence par le deuxième module de base 20, et - un deuxième moyen de charge (24) commandé par le troisième potentiel (VGNDV) et apte à augmenter la vitesse d'établissement du potentiel de polarisation (VOUT) à la valeur maximale de référence, ledit deuxième moyen de charge (24) étant monté entre la troisième entrée d'alimentation et la deuxième sortie.
10. Dispositif selon l'une des revendications 1 à 9, dans lequel il comprend en outre un module de récupération des charges (CR) provenant du coeur logique (LOG CORE), ledit module de récupération des charges étant monté entre le troisième potentiel (VGNDV) et le potentiel de polarisation (VOUT), et étant activé ou désactivé par le signal d'état (VSTBY).
11. Procédé de contrôle d'au moins un interrupteur (INT) d'alimentation dans un circuit submicronique, l'interrupteur (INT) étant monté en série avec un coeur logique (LOG CORE) entre un premieret un deuxième potentiels (VDD, GND), le point de connexion entre l'interrupteur (INT) et le cœur logique (LOG CORÉ) étant porté à un troisième potentiel (VGNDV), caractérisé en ce qu'il comprend, selon un mode de fonctionnement intermédiaire correspondant au passage, du coeur logique, d'un premier mode de fonctionnement (REPOS) à un deuxième mode de fonctionnement (ACTIF), au moins une étape de polarisation de l'interrupteur (INT) avec un potentiel de polarisation (VOUT) dont la valeur est : - selon une première phase, constante et corrélée à une valeur maximale de courant traversant l'interrupteur (INT), lorsque la valeur du troisième potentiel (VGNDV) est égale à une valeur maximale de référence, - selon une deuxième phase, croissante linéairement entre une valeur minimale de référence et une valeur maximale de référence lorsque la valeur du troisième potentiel (VGNDV) diminue, et - selon une troisième phase, égale à la valeur du premier potentiel (VDD) lorsque la valeur du troisième potentiel (VGNDV) est égale à la valeur du deuxième potentiel (GND).
12. Procédé selon la revendication 11, dans lequel la valeur minimale de référence est égale à la moitié de la valeur du premier potentiel (VDD).
13. Procédé selon la revendication 10 ou 12, 30 dans lequel la valeur maximale de référence est égale à la valeur du premier potentiel (VDD).
14. Procédé selon l'une des revendications 11 à 13, dans lequel la valeur du potentiel de polarisation(VOUT) est égale à la moitié de la valeur du premier potentiel (VDD) lorsque la valeur du troisième potentiel (VGNDV) est égale à la valeur maximale de référence.
15. Procédé selon l'une des revendications 11 à 14, dans lequel il comprend en outre, selon le mode de fonctionnement intermédiaire, des étapes de : - activation d'au moins un module de polarisation 10 (VSL POLA) et d'un module d'asservissement (VGNDV IMAGE) avec un signal d'état (VSTBY), - génération, par le module d'asservissement, d'un potentiel de consigne (VPOLA) représentatif de la variation du troisième potentiel (VGNDV) dans les 15 première, deuxième et troisième phases, et -génération, par le module de polarisation, dudit potentiel de polarisation (VOUT) en fonction de la valeur dudit potentiel de consigne (VPOLA). 20
16. Procédé selon l'une des revendications 11 à 15, dans lequel il comprend en outre une étape consistant à fixer la valeur du potentiel de consigne (VPOLA) à zéro lorsque la valeur du troisième potentiel (VGNDV) est inférieure à une valeur seuil. 25
17. Procédé selon l'une des revendications 11 à 16, dans lequel, selon la première phase et tant que le potentiel de polarisation (VOUT) n'a pas encore atteint la valeur minimale de référence, il comprend 30 en outre une étape d'activation d'un premier moyen de charge (23) apte à augmenter la vitesse d'établissement du potentiel de polarisation (VOUT) à la valeur minimale de référence.
18. Procédé selon l'une des revendications 11 à 17, dans lequel, selon la troisième phase et tant que le potentiel de polarisation (VOUT) n'a pas encore atteint la valeur maximale de référence, il comprend en outre une étape d'activation d'un deuxième moyen de charge (24) apte à augmenter la vitesse d'établissement du potentiel de polarisation (VOUT) à la valeur maximale de référence.
19. Procédé selon l'une des revendications 11 à 18, dans lequel il comprend en outre des étapes consistant à . - activer un module de récupération des charges (CR) provenant du coeur logique (LOG CORÉ) avec le signal 15 d'état, - autoriser le transfert des charges dudit coeur logique vers l'interrupteur dans la première phase, et - bloquer le transfert des charges dudit coeur logique vers l'interrupteur dans la deuxième ou troisième 20 phase.
FR0704773A 2007-07-02 2007-07-02 Dispositif et procede de controle des interrupteurs d'alimentation Expired - Fee Related FR2918518B1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR0704773A FR2918518B1 (fr) 2007-07-02 2007-07-02 Dispositif et procede de controle des interrupteurs d'alimentation
US12/166,674 US7847623B2 (en) 2007-07-02 2008-07-02 Device and method for power switch monitoring

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0704773A FR2918518B1 (fr) 2007-07-02 2007-07-02 Dispositif et procede de controle des interrupteurs d'alimentation

Publications (2)

Publication Number Publication Date
FR2918518A1 true FR2918518A1 (fr) 2009-01-09
FR2918518B1 FR2918518B1 (fr) 2009-09-25

Family

ID=38996735

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0704773A Expired - Fee Related FR2918518B1 (fr) 2007-07-02 2007-07-02 Dispositif et procede de controle des interrupteurs d'alimentation

Country Status (2)

Country Link
US (1) US7847623B2 (fr)
FR (1) FR2918518B1 (fr)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE212017000037U1 (de) * 2016-07-11 2018-06-13 Itab Shop Products Ab Selbstbedienungskassensystem
US11211928B1 (en) * 2021-02-01 2021-12-28 Infineon Technologies Ag Apparatus and method for power switch status check

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19615413A1 (de) * 1995-08-21 1997-02-27 Mitsubishi Electric Corp Integrierte Halbleiterschaltung
US20030025130A1 (en) * 2001-07-25 2003-02-06 Hiroshi Takahashi Suppressing the leakage current in an integrated circuit
WO2007036020A1 (fr) * 2005-09-30 2007-04-05 Mosaid Technologies Incorporated Circuit integre a semi-conducteur qui presente un plan de reduction de fuite de courant

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH083766B2 (ja) * 1986-05-31 1996-01-17 株式会社東芝 半導体集積回路の電源電圧降下回路
JPH04291608A (ja) * 1991-03-20 1992-10-15 Fujitsu Ltd 電源回路
JP3625918B2 (ja) * 1995-10-16 2005-03-02 株式会社ルネサステクノロジ 電圧発生回路
JPH11213664A (ja) * 1998-01-23 1999-08-06 Mitsubishi Electric Corp 半導体集積回路装置
EP1435686A3 (fr) * 2001-03-08 2005-03-09 Shindengen Electric Manufacturing Company, Limited Alimentation en courant continu stabilisée
US6661279B2 (en) * 2001-04-11 2003-12-09 Kabushiki Kaisha Toshiba Semiconductor integrated circuit which outputs first internal power supply voltage and second internal power supply voltage lower than first internal supply power voltage
US7554312B2 (en) * 2003-06-30 2009-06-30 Intel Corporation DC-to-DC voltage converter
US7119606B2 (en) * 2003-07-10 2006-10-10 Qualcomm, Incorporated Low-power, low-area power headswitch
US7501880B2 (en) * 2005-02-28 2009-03-10 International Business Machines Corporation Body-biased enhanced precision current mirror
DE102005055415B4 (de) * 2005-11-21 2011-03-10 Texas Instruments Deutschland Gmbh Schaltungsanordnung mit einer Gatetreiberschaltung für einen Leistungstransistor
JP5233136B2 (ja) * 2007-03-14 2013-07-10 株式会社リコー 定電流回路及び定電流回路を使用した発光ダイオード駆動装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19615413A1 (de) * 1995-08-21 1997-02-27 Mitsubishi Electric Corp Integrierte Halbleiterschaltung
US20030025130A1 (en) * 2001-07-25 2003-02-06 Hiroshi Takahashi Suppressing the leakage current in an integrated circuit
WO2007036020A1 (fr) * 2005-09-30 2007-04-05 Mosaid Technologies Incorporated Circuit integre a semi-conducteur qui presente un plan de reduction de fuite de courant

Also Published As

Publication number Publication date
US20090009231A1 (en) 2009-01-08
US7847623B2 (en) 2010-12-07
FR2918518B1 (fr) 2009-09-25

Similar Documents

Publication Publication Date Title
EP1079525B1 (fr) Système de commande d'un interrupteur bidirectionnel à deux transistors
FR2689294A1 (fr) Circuit de pompage de tension à utiliser dans des dispositifs de mémoire à semi-conducteur.
EP0674252B1 (fr) Circuit pour commander les tensions entre caisson et sources des transistors d'un circuit logique MOS et système d'asservissement de son alimentation
FR2670632A1 (fr) Amplificateur differentiel de detection.
FR2988535A1 (fr) Circuit de pompage de charge a transistors munis de portes doubles en phase, et procédé de fonctionnement dudit circuit.
FR3030155A1 (fr) Multiplexeur analogique
FR2948828A1 (fr) Dispositif electronique de protection contre une inversion de polarite d'une tension d'alimentation continue, et application au domaine de l'automobile
FR3027443A1 (fr) Cellule memoire a transistors de lecture de type tfet et mosfet
EP2184855B1 (fr) Circuit intégré avec polarisation de grille de transistor de puissance contrôlée par le courant de fuite
EP3267583B1 (fr) Circuit de sélection d'une tension d'alimentation à transition contrôlée
FR2783941A1 (fr) Circuit de regulation d'une tension de sortie d'un dispositif a pompe de charges positives
FR2863420A1 (fr) Dispositif de neutralisation a la mise sous tension
FR2857525A1 (fr) Oscillateur et procede de generation d'un signal oscillant
FR2918518A1 (fr) Dispositif et procede de controle des interrupteurs d'alimentation
EP2932588A1 (fr) Circuit de comparaison d'une tension a un seuil et conversion d'energie electrique
FR3069388A1 (fr) Procede de controle de courants d'enclenchement susceptibles de circuler dans un commutateur de charge, et circuit electronique correspondant
FR2897199A1 (fr) Dispositif de gestion du pic de consommation d'un domaine a chaque mise sous tension
EP1942577B1 (fr) Circuit integre avec mode de veille minimisant la consommation de courant
FR2875950A1 (fr) Structure tolerante a la tension pour des cellules d'entree/ sortie
EP3579233B1 (fr) Cellule elementaire et pompes de charges comprenant une telle cellule elementaire
FR3036222A1 (fr) Procede de commande d'un changement d'etat de fonctionnement d'un organe electromecanique, par exemple un relais, et dispositif correspondant
FR3075407A1 (fr) Circuit de commande pour la polarisation de transistors
FR2884072A1 (fr) Procede de controle du fonctionnement d'une pompe de charge et circuit integre de pompe de charge correspondant
FR2758021A1 (fr) Circuit elevateur de tension
FR2900290A1 (fr) Procede et systeme pour fournir une pompe de charge pour les applications basse tension

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20140331