FR3077677A1 - Procede de precharge d'une alimentation de circuit integre, et circuit integre correspondant - Google Patents

Procede de precharge d'une alimentation de circuit integre, et circuit integre correspondant Download PDF

Info

Publication number
FR3077677A1
FR3077677A1 FR1850969A FR1850969A FR3077677A1 FR 3077677 A1 FR3077677 A1 FR 3077677A1 FR 1850969 A FR1850969 A FR 1850969A FR 1850969 A FR1850969 A FR 1850969A FR 3077677 A1 FR3077677 A1 FR 3077677A1
Authority
FR
France
Prior art keywords
circuit
current
ram
replica
supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1850969A
Other languages
English (en)
Other versions
FR3077677B1 (fr
Inventor
Laurent Truphemus
Sebastien Ortet
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Rousset SAS
Original Assignee
STMicroelectronics Rousset SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Rousset SAS filed Critical STMicroelectronics Rousset SAS
Priority to FR1850969A priority Critical patent/FR3077677B1/fr
Priority to CN201920114365.5U priority patent/CN209298964U/zh
Priority to CN201910064629.5A priority patent/CN110120699B/zh
Priority to US16/267,968 priority patent/US11139676B2/en
Publication of FR3077677A1 publication Critical patent/FR3077677A1/fr
Application granted granted Critical
Publication of FR3077677B1 publication Critical patent/FR3077677B1/fr
Priority to US17/459,465 priority patent/US11670956B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/34—Parallel operation in networks using both storage and other dc sources, e.g. providing buffering
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J9/00—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting
    • H02J9/005—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting using a power saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/263—Arrangements for using multiple switchable power supplies, e.g. battery and AC
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/141—Battery and back-up supplies
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J9/00—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting
    • H02J9/04—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source
    • H02J9/06—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source with automatic change-over, e.g. UPS systems
    • H02J9/061—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source with automatic change-over, e.g. UPS systems for DC powered loads
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Business, Economics & Management (AREA)
  • Emergency Management (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Power Sources (AREA)
  • Static Random-Access Memory (AREA)
  • Read Only Memory (AREA)
  • Dram (AREA)

Abstract

Circuit intégré comportant un étage d'alimentation principal (AlmP), un étage d'alimentation secondaire (AlmS), un circuit de commutation d'alimentation (SWi), un circuit de précharge (CPrch), et un circuit de mémoire volatile (RAM), le circuit de commutation (SWi) étant configuré pour placer le circuit de mémoire (RAM) soit dans un mode d'alimentation principal (MAlmP), soit dans un mode d'alimentation secondaire (MAlmS), le circuit de précharge (CPrch) étant configuré pour précharger un nœud d'alimentation secondaire (NS) à une tension d'alimentation secondaire (VregS) pendant le mode d'alimentation principal (MAlmP), dans lequel le circuit de précharge (CPrch) comporte un circuit-réplique (RAM-R) ayant la même configuration qu'au moins une partie du circuit de mémoire (RAM), et est configuré pour, lors de ladite précharge, écouler un courant de précharge (Iprch) représentatif d'un courant (Is) écoulé par le circuit de mémoire (RAM) dans le mode d'alimentation secondaire (MAlmS).

Description

Procédé de précharge d’une alimentation de circuit intégré, et circuit intégré correspondant
Des modes de réalisation et de mise en œuvre concernent les circuits intégrés, par exemple les circuits intégrés de microcontrôleurs, en particulier les circuits intégrés ayant un mode d’alimentation secondaire et un dispositif de précharge y relatif.
Des circuits intégrés comportant une mémoire volatile, par exemple les circuits intégrés de microcontrôleur, sont généralement équipés d’une source d’alimentation principale et d’une source d’alimentation secondaire.
La source d’alimentation principale est utilisée pour un fonctionnement principal du circuit intégré, et l’alimentation secondaire pour un fonctionnement secondaire, par exemple de veille (« standby » selon le terme anglosaxon usuel) ou de secours en cas d’interruption inopinée de l’alimentation principale (« back-up », selon le terme anglosaxon usuel).
Dans une mémoire volatile, le fonctionnement principal correspond par exemple à des opérations d’écriture et de lecture de données, tandis que le fonctionnement secondaire vise à éviter l’extinction des données d’au moins une partie de la mémoire volatile.
Que le mode de fonctionnement secondaire soit un mode de veille ou de secours, le mode de fonctionnement secondaire aspire typiquement à l’économie d’énergie.
Ainsi il est souhaitable de limiter autant que possible la consommation d’énergie dans les modes de fonctionnement dits secondaires.
D’autre part, des chutes de la tension d’alimentation apparaissent lors des transitions du mode d’alimentation principal vers le mode d’alimentation secondaire, en raison d’un courant dit d’usage du circuit intégré, brutalement tiré sur la source d’alimentation secondaire au moment de la transition. Dans l’exemple d’une mémoire volatile, le courant d’usage peut provenir de fuites de courant des composants de la mémoire.
Des dispositifs de précharge classiques, tels qu’un élément résistif dimensionné pour écouler un courant résistif de précharge ou un montage de transistors dimensionné pour écouler un courant de précharge donné, sont destinés à préparer la source d’alimentation secondaire en y écoulant un courant avant la transition de mode.
Ces dispositifs ont typiquement un comportement variable en matière d’aléas locaux et globaux de procédés de fabrication, en matière de comportement relatif à la température et de comportement relatif au niveau effectif de la tension d’alimentation.
Or, si le courant de précharge est inférieur au courant d’usage, une chute de tension transitoire se produit sur l'alimentation, ce qui est un problème en matière de rétention des données.
A l’inverse, si le courant de précharge est plus élevé que le courant d’usage, une surtension transitoire se produit sur l'alimentation, ce qui est un problème en matière de contraintes subies par les composants du circuit intégré.
Ainsi il est souhaitable d’optimiser les dispositifs de précharge d’alimentation secondaire de circuits intégrés, notamment dans une optique de diminution d’énergie, en particulier d’un mode d’alimentation secondaire.
A cet égard, il est proposé selon un aspect un circuit intégré comportant un étage d’alimentation principal destiné à délivrer une tension d’alimentation principale sur un nœud d’alimentation principal, un étage d’alimentation secondaire destiné à délivrer une tension d’alimentation secondaire sur un nœud d’alimentation secondaire, un circuit de commutation d’alimentation, un circuit de précharge, et un circuit de mémoire volatile, le circuit de commutation étant configuré pour coupler une alimentation du circuit de mémoire soit avec le nœud d’alimentation principal dans un mode d’alimentation principal, soit avec le nœud d’alimentation secondaire dans un mode d’alimentation secondaire, l’étage d’alimentation secondaire étant configuré pour alimenter le nœud d’alimentation secondaire à la tension d’alimentation secondaire pendant le mode d’alimentation principal, dans lequel le circuit de précharge comporte un circuit-réplique ayant la même configuration qu’au moins une partie du circuit de mémoire et destiné à écouler un courant de réplique, le circuit de précharge étant configuré pour, dans le mode d’alimentation principal, élaborer, à partir du courant de réplique, un courant de précharge représentatif d’un courant écoulé par le circuit de mémoire dans le mode d’alimentation secondaire, et faire circuler le courant de précharge sur le nœud d’alimentation secondaire.
Un tel circuit de précharge, comportant un circuit réplique, permet d’écouler un courant de précharge reproduisant fidèlement le courant écoulé par le circuit de mémoire dans le mode d’alimentation secondaire. Cela permet notamment de limiter, voire éliminer, les chutes de tension et les surtensions transitoires sur l'étage d’alimentation secondaire, et ainsi de pouvoir abaisser la valeur de la tension d’alimentation secondaire.
Selon un mode de réalisation, le circuit de précharge comporte un circuit amplificateur de courant configuré pour amplifier un courant de réplique écoulé par le circuit-réplique en un courant amplifié, et le circuit de précharge est configuré pour écouler le courant de précharge comprenant la somme du courant de réplique et du courant amplifié.
Cela permet notamment de limiter l’encombrement du circuitréplique en ne perdant que très peu de précision du circuit de précharge.
Selon un mode de réalisation dans lequel le circuit de mémoire comporte un plan-mémoire comprenant des cellules-mémoires, le circuit-réplique comprend des cellules-mémoire appariées aux cellules-mémoires du plan-mémoire. Par « cellules-mémoires appariées » on entend que les cellules-mémoires du circuit réplique sont identiques à celles du plan-mémoire en matière de procédé de fabrication, de type de composants, d’orientation, d’environnement et de configuration. La seule différence que l’on peut potentiellement rencontrer serait due à la distance pouvant séparer lesdites cellulesmémoires.
Selon un mode de réalisation dans lequel le circuit de mémoire comporte des éléments de commande et d’accès, le circuit réplique comporte des éléments de commande et d’accès appariés aux éléments de commande et d’accès du circuit de mémoire.
Selon un mode de réalisation, le circuit amplificateur de courant comporte au moins un montage miroir de courant comprenant un transistor d’entrée couplé entre le nœud d’alimentation secondaire et le circuit-réplique, et est configuré pour amplifier le courant de réplique selon un gain tenant compte d’une différence de potentiel entre les bornes de conduction du transistor d’entrée.
Selon un mode de réalisation dans lequel le circuit de mémoire volatile est configuré pour retenir des données en mémoire à une tension d’alimentation supérieure à une tension minimale de rétention de données, l’étage d’alimentation secondaire est destiné à délivrer une tension d’alimentation secondaire ayant une valeur comprise entre 1,0 et 1,15 fois la valeur de la tension minimale de rétention de données.
En effet, le circuit de précharge évitant les chutes de tension à la transition des modes d’alimentation, la tension d’alimentation secondaire peut être abaissée à la valeur minimale de rétention de données, sans risquer de perdre des données en mémoire.
Par exemple, le circuit intégré incorpore une unité de calculs telle qu’un processeur ou un contrôleur.
Il est également proposé un appareil électronique, tel qu’un téléphone portable ou un ordinateur personnel, comportant un circuit intégré tel que défini ci-avant.
Selon un autre aspect, il est proposé un procédé d’alimentation de circuit intégré comportant un circuit de mémoire volatile, comprenant un mode d’alimentation principal dans lequel on fournit une tension d’alimentation principale au circuit de mémoire et un mode d’alimentation secondaire dans lequel on fournit une tension d’alimentation secondaire au circuit de mémoire, dans lequel, dans le mode d’alimentation principal, on fournit la tension d’alimentation secondaire sur un nœud d’alimentation secondaire, le procédé comprenant, pendant le mode d’alimentation principal, une phase de précharge au cours de laquelle on fait circuler un courant de réplique dans un circuit-réplique connecté au nœud d’alimentation secondaire et ayant la même configuration qu’au moins une partie du circuit de mémoire, on élabore, à partir du courant de réplique, un courant de précharge représentatif d’un courant écoulé par le circuit de mémoire dans le mode d’alimentation secondaire, et on fait circuler le courant de précharge dans le nœud d’alimentation secondaire.
Selon un mode de mise en œuvre, ladite élaboration du courant de précharge comprend une amplification du courant de réplique en un courant amplifié, et la somme du courant de réplique et du courant amplifié.
Selon un mode de mise en œuvre, l’amplification du courant de réplique est dimensionnée pour compenser une différence de potentiel, introduite par ladite amplification, entre le circuit-réplique et un nœud d’alimentation secondaire sur lequel est fournie la tension d’alimentation secondaire.
Selon un mode de mise en œuvre dans lequel le circuit de mémoire volatile est configuré pour retenir des données en mémoire à une tension d’alimentation supérieure à une tension minimale de rétention de données, la tension d’alimentation secondaire a une valeur comprise entre 1,0 et 1,15 fois la valeur de la tension minimale de rétention de données.
En d’autres termes, les modes de réalisation et de mise en œuvre proposés permettent de fortement limiter voire supprimer les chutes de tension lors d’une transition de mode d’alimentation et d’optimiser la consommation du circuit intégré dans le mode d’alimentation secondaire. En effet, le mode d’alimentation secondaire peut ainsi présenter une très faible consommation énergétique par minimisation de la tension d'alimentation secondaire, tout en garantissant la rétention des données en mémoire. En outre, les modes de réalisation et de mise en œuvre proposés permettent d’augmenter la taille d’une mémoire pouvant être alimentée par une source de tension d’alimentation secondaire donnée.
D’autres avantages et caractéristiques de l’invention apparaîtront à l’examen de la description détaillée de modes de réalisation et de mise en œuvre, nullement limitatifs, et des dessins annexés sur lesquels :
- les figures 1 à 6 illustrent schématiquement différents modes de réalisation et de mise en œuvre de l’invention.
Les figures 1 et 2 représentent un exemple de circuit intégré CI comportant un circuit de mémoire volatile RAM, pouvant fonctionner
selon un mode d’alimentation principal MAlmP ou un mode
d’alimentation secondaire MAlmS
La figure 1 illustre le circuit intégré CI dans le mode
d’alimentation principal MAlmP.
La figure 2 illustre le circuit intégré CI dans un mode
d’alimentation secondaire MAlmS.
Par exemple le mode d’alimentation principal correspond à une alimentation puissante, c’est-à-dire par exemple issue d’un branchement au secteur ou d’une batterie de forte charge. Le mode d’alimentation secondaire provient par exemple d’une source à préserver énergétiquement, par exemple dans un fonctionnement de veille aspirant à restreindre la consommation d’énergie, ou dans un fonctionnement de secours alimenté par une pile dédiée.
Le circuit intégré CI illustré par la figure 2 est dans un mode d’alimentation secondaire du type fonctionnement de secours (« backup supply » selon le vocable anglais usuel).
Dans le cas d’une mémoire volatile RAM, le fonctionnement principal permet des opérations d’écriture et de lecture de données, tandis que le fonctionnement secondaire permet d’éviter l’extinction des données retenues dans au moins une partie de la mémoire volatile RAM.
Le circuit intégré CI comporte un étage d’alimentation principal AlmP destiné à délivrer une tension d’alimentation principale VregP sur un nœud d’alimentation principal NP, ainsi qu’un étage d’alimentation secondaire AlmS destiné à délivrer une tension d’alimentation secondaire VregS sur un nœud d’alimentation secondaire NS.
Dans cet exemple, l’étage d’alimentation principal AlmP comporte un régulateur principal RegP connecté en entrée à une borne de tension principale SCT fournissant une tension principale, par exemple issue d’une prise secteur ou d’une batterie chargée. Le régulateur principal RegP comporte une sortie formant le nœud d’alimentation principal NP, et est configuré pour y réguler une tension d’alimentation principale VregP de façon optimale pour la mémoire volatile RAM en fonctionnement principal.
Dans cet exemple, l’étage d’alimentation secondaire AlmS comporte un régulateur secondaire RegS pouvant être connecté en entrée à la borne de tension principale SCT ou à une borne de tension secondaire BAT fournissant une tension secondaire. La tension secondaire est par exemple issue d’une pile ou d’une source pour laquelle il est visé de minimiser la consommation. Le régulateur secondaire RegS comporte une sortie formant le nœud d’alimentation secondaire NS, et est configuré pour y réguler une tension d’alimentation secondaire VregS de façon optimale pour la mémoire volatile RAM en fonctionnement secondaire.
Un circuit de commutation d’alimentation est configuré pour coupler une alimentation VddRAM du circuit de mémoire volatile RAM soit avec le nœud d’alimentation principal NP dans le mode d’alimentation principal MAlmP, soit avec le nœud d’alimentation secondaire NS dans le mode d’alimentation secondaire MAlmS.
Dans certaines réalisations, la borne d’alimentation VddRAM peut être une alimentation dédiée au cœur (MEM) du circuit de mémoire RAM, parmi d’autres alimentations du circuit de mémoire dédiées par exemple aux éléments périphériques.
Dans cet exemple, le circuit de commutation d’alimentation comporte cinq commutateurs SWi, avec i e {1;2;3;4;5}, et un circuit de commande CMD configuré pour commander les commutateurs SWi. La commande des commutateurs SWi permet de placer le circuit soit dans le mode d’alimentation principal MAlmP pour fournir à la mémoire volatile RAM la tension d’alimentation principale VregP, soit dans le mode d’alimentation secondaire MAlmS pour fournir à la mémoire volatile RAM la tension d’alimentation secondaire VregS.
Dans cet exemple, un premier commutateur SW1 permet de connecter ou déconnecter l’entrée du régulateur secondaire RegS à la borne de tension principale SCT ; un deuxième commutateur SW2 permet de connecter ou déconnecter l’entrée du régulateur secondaire RegS à la borne de tension secondaire BAT ; un troisième commutateur SW3 permet de connecter ou déconnecter la sortie NP du régulateur principal RegP à l’alimentation VddRAM du circuit de mémoire volatile RAM ; un quatrième commutateur SW4 permet de connecter ou déconnecter la sortie NS du régulateur secondaire RegS à l’alimentation VddRAM du circuit de mémoire volatile RAM ; un cinquième commutateur SW5 permet de connecter ou déconnecter la sortie NS du régulateur secondaire RegS à un circuit de précharge CPrch.
Dans cet exemple, le circuit de commande CMD place le circuit intégré dans le mode d’alimentation principal MAlmP en commandant fermés le premier commutateur SW1, le troisième commutateur SW3 et le cinquième commutateur SW5, et en commandant ouverts le deuxième commutateur SW2 et le quatrième commutateur SW4.
Ainsi, dans le mode d’alimentation principal MAlmP, le régulateur principal RegP fournit une tension d’alimentation principale VregP au circuit de mémoire volatile RAM, permettant par exemple d’y réaliser des opérations de lecture et d’écriture. Le régulateur secondaire RegS génère une tension d’alimentation secondaire VregS sur le nœud d’alimentation secondaire NS pendant le mode d’alimentation principal MAlmP, à partir de la tension principale (SCT), et le circuit de précharge CPrch est connecté au nœud d’alimentation secondaire NS.
En d’autres termes, l’étage d’alimentation secondaire AlmS est configuré pour alimenter le nœud d’alimentation secondaire NS à la tension d’alimentation secondaire VregS pendant le mode d’alimentation principal MAlmP.
Le circuit de précharge CPrch comporte un circuit-réplique RAM-R ayant la même configuration qu’au moins une partie du circuit de mémoire RAM et destiné à écouler un courant de réplique Iramr. Le circuit de précharge CPrch est configuré pour, dans le mode d’alimentation principal MAlmP, élaborer, à partir du courant de réplique Iramr, un courant de précharge Iprch représentatif d’un courant Is écoulé par le circuit de mémoire RAM dans le mode d’alimentation secondaire MAlmS, et faire circuler le courant de précharge Iprch sur le nœud d’alimentation secondaire NS.
A l’inverse, le circuit de commande CMD place le circuit intégré dans le mode d’alimentation secondaire MAlmS en commandant ouverts le premier commutateur SW1, le troisième commutateur SW3 et le cinquième commutateur SW5, et en commandant fermés le deuxième commutateur SW2 et le quatrième commutateur SW4.
Le mode d’alimentation secondaire MAlmS, tel qu’illustré par la figure 2 dans cet exemple, correspond à une alimentation dite de secours (« back-up »).
Or il existe, notamment dans les microcontrôleurs ou les microprocesseurs, un autre mode secondaire, dit de veille (« standby » selon le vocable anglais usuel). Dans un mode d’alimentation secondaire de veille selon cet exemple, le circuit de commande CMD commande ouverts le deuxième commutateur SW2, le troisième commutateur SW3 et le cinquième commutateur SW5, et commande fermés le premier commutateur SW 1 et le quatrième commutateur SW4. Le régulateur secondaire RegS est ainsi alimenté par la borne de tension principale SCT. Le régulateur primaire RegP est éteint dans le mode secondaire de veille.
Dans les deux cas, dans le mode d’alimentation secondaire MAlmS, le régulateur secondaire RegS fournit une tension d’alimentation secondaire VregS au circuit de mémoire volatile RAM, permettant par exemple d’éviter l’extinction des données en mémoire. La tension minimale de rétention des données, en-dessous de laquelle se produit l’extinction des données en mémoire est par exemple égale à 0,7V.
Ici, le régulateur secondaire génère la tension d’alimentation secondaire VregS à partir de la tension secondaire (BAT), et le circuit de précharge CPrch est déconnecté du nœud d’alimentation secondaire NS.
Par exemple, la tension principale (SCT) est de 3,3V, ou est comprise entre 1,6V et 3,6V, et la tension d’alimentation principale VregP est régulée à 1,2V. Par exemple, la tension secondaire (BAT) est de 3,3V, ou est comprise entre 1,2V et 3,6V, et la tension d’alimentation secondaire VregS est régulée à minimum 0,7V, préférablement à une valeur supérieure mais proche d’une tension minimale de rétention de données de la mémoire volatile RAM, par exemple comprise entre 1,0 et 1,15 fois ladite tension minimale de rétention de données.
Dans le mode d’alimentation principal MAlmP, lorsque le circuit de mémoire volatile RAM reçoit sur son alimentation VddRAM la tension d’alimentation principale VregP générée par le régulateur principal RegP sur le nœud d’alimentation principal NP, le circuit de mémoire RAM consomme un courant Ip non-négligeable, qui est ainsi « tiré » sur le nœud d’alimentation principal NP.
De même, dans le mode d’alimentation secondaire MAlmS, recevant la tension d’alimentation secondaire VregS sur son alimentation VddRAM, le circuit de mémoire RAM consomme un courant Is non-négligeable, qui est ainsi « tiré » sur le nœud d’alimentation secondaire NS.
En effet, le circuit de mémoire RAM comporte un planmémoire MEM muni de cellules-mémoires Cel, telles que représentées par la figure 3. Le circuit de mémoire RAM comporte en outre des éléments de commande et d’accès, permettant classiquement d’accéder aux cellules-mémoires Cel pour y mettre en œuvre notamment des écritures et des lectures.
La figure 3 représente un exemple classique de cellule-mémoire Cel d’un circuit de mémoire volatile RAM.
La cellule-mémoire Cel comporte une entrée Wd, deux terminaux BLa et BLb de type entrée/sortie, deux inverseurs INV et deux transistors d’accès commandés par le signal Wd.
Les deux inverseurs INV sont connectés tête-bêche, la sortie de l’un rebouclant sur l’entrée de l’autre, et sont alimentés par une tension d’alimentation VddRAM d’une part et connectés à la masse gnda d’autre part. Ils permettent la mémorisation d’une donnée.
L’entrée Wd commande les deux transistors d’accès dont la commutation permet d’accéder ou non à la donnée mémorisée dans les deux inverseurs INV. Les terminaux BLa et BLb correspondent respectivement à la donnée et à la donnée inversée. Lorsque l’entrée Wd est portée à une valeur de tension haute, les transistors d’accès sont fermés et les données sur BLa et BLb peuvent soit être lues en mode lecture, soit écrites en mode écriture. Lorsque l’entrée Wd est portée à une valeur de tension basse, les transistors d’accès sont ouverts et les données précédemment présentes sur Bla et BLb restent mémorisées dans la boucle des deux inverseurs INV.
La tension d’alimentation VddRAM susmentionnée correspond à la tension d’alimentation principale VregP dans le mode d’alimentation principal MAlmP, et à la tension d’alimentation secondaire VregS dans le mode d’alimentation secondaire MAlmS.
Bien qu’étant réalisés avantageusement dans des technologies dédiées à la limitation des fuites de courant, les transistors incorporant les inverseurs INV ainsi que les transistors d’accès commandés par le signal Wd fuitent légèrement.
Or, le circuit de mémoire volatile RAM comportant un grand nombre de cellules-mémoires Cel, par exemple 4096, la somme des légères fuites de courant devient non-négligeable sur l’ensemble du circuit de mémoire RAM.
Par conséquent, lors d’une transition du mode d’alimentation principal MAlmP vers le mode d’alimentation secondaire MAlmS, lorsque le circuit de mémoire RAM, tirant un courant de fuite Ip, est commuté sur le nœud d’alimentation secondaire NS, une chute du niveau de la tension d’alimentation secondaire VregS pourrait se produire en raison dudit courant de fuite brutalement dirigé sur le nœud d’alimentation secondaire NS.
Or, le régulateur RegS a été préchargé à la tension d’alimentation VregS présente sur le nœud d’alimentation secondaire NS pendant une phase de précharge dans le mode d’alimentation principal MAlmP par le circuit de précharge CPrch.
Il est rappelé qu’au cours de la phase de précharge, on fait circuler un courant de réplique Iramr dans le circuit-réplique RAM-R connecté au nœud d’alimentation secondaire NS et ayant la même configuration qu’au moins une partie du circuit de mémoire RAM, puis on élabore, à partir du courant de réplique Iramr, un courant de précharge Iprch représentatif d’un courant Is écoulé par le circuit de mémoire RAM dans le mode d’alimentation secondaire MAlmS, et on fait circuler le courant de précharge Iprch dans le nœud d’alimentation secondaire NS.
En d’autres termes, pendant la phase de précharge, il a été tiré sur le nœud d’alimentation secondaire NS un courant de précharge Iprch représentatif d’un courant Is écoulé par le circuit de mémoire RAM. Ainsi, le régulateur secondaire RegS générant la tension d’alimentation secondaire VregS a été préparé en vue de ladite commutation sur le nœud d’alimentation secondaire NS.
En effet, le circuit de précharge CPrch écoule un courant de précharge Iprch reproduisant fidèlement le courant Is écoulé par le circuit de mémoire RAM dans le mode d’alimentation secondaire MAlmS. Ainsi, sur le nœud d’alimentation secondaire NS, ladite transition du mode d’alimentation principal MAlmP au mode d’alimentation secondaire MAlmS a très peu de conséquence, voire pas du tout.
En d’autres termes, le circuit de précharge CPrch, comportant un circuit-réplique RAM-R ayant la même configuration qu’au moins une partie du circuit de mémoire RAM, permet de générer une tension d’alimentation secondaire VregS capable d’endurer la transition brusque du mode d’alimentation sans subir une chute de son niveau.
Ne subissant pas de chute à la transition, la valeur de la tension d’alimentation secondaire VregS peut être réduite à la valeur minimale acceptable pour éviter la perte de données, par exemple de 1,0 à 1,15 fois la valeur de la tension minimale de rétention de données de la mémoire RAM.
En outre, pour une source de tension d’alimentation secondaire AlmS donnée, la taille d’une mémoire RAM peut être augmentée par l’effet du circuit de précharge CPrch.
La figure 4 représente un exemple de mode de réalisation du circuit de précharge CPrch.
Le circuit de précharge CPrch comporte un circuit-réplique RAM-R et un circuit amplificateur de courant CAmp.
Le circuit-réplique RAM-R a la même configuration qu’au moins une partie du circuit de mémoire volatile (RAM), dans cet exemple le circuit-réplique RAM-R correspond à une fraction du planmémoire (MEM) du circuit de mémoire volatile (RAM).
Le circuit-réplique RAM-R comprend ainsi des cellulesmémoires Cel, qui sont appariées aux cellules-mémoires du planmémoire (MEM), c’est-à-dire qu’elles sont de conception identique, sont réalisées au cours des mêmes étapes de fabrication, ont la même orientation spatiale, sont dans le même environnement et présentent la même configuration.
Les cellules-mémoires Cel du circuit-réplique RAM-R et du plan-mémoire (MEM) présentent ainsi de très faibles variations relatives en matière d’aléas locaux et globaux de procédé de fabrication, en matière de comportement relatif à la température et de comportement relatif au niveau effectif de la tension d’alimentation. Cela se reflète par d’aussi faibles variations relatives du courant de précharge par rapport au courant effectivement tiré par le circuit de mémoire dans le mode d’alimentation secondaire.
Le circuit-réplique RAM-R peut en outre comporter des éléments de commande et d’accès, appariés aux éléments de commande et d’accès du circuit de mémoire (RAM).
Ainsi, le circuit-réplique RAM-R est configuré pour écouler un courant de réplique Iramr reproduisant précisément une fraction du courant (Is) écoulé par le circuit de mémoire volatile (RAM) dans le mode d’alimentation secondaire, en particulier relativement aux variations dudit courant (Is) par exemple dues aux conditions d’utilisations du circuit intégré (CI).
Le circuit amplificateur de courant CAmp est configuré pour amplifier le courant de réplique Iramr écoulé par le circuit-réplique RAM-R en un courant amplifié d’un gain K, KIramr.
Dans le circuit de précharge CPrch, le courant de précharge Iprch comprend la somme du courant de réplique Iramr et du courant amplifié KIramr.
Dans cet exemple, le circuit amplificateur de courant CAmp comporte une suite de k amplificateurs élémentaire Ki en parallèle, avec i e [l;k], amplifiant chacun un courant copié d’un gain respectif Ki, le courant copié du premier amplificateur élémentaire Ki étant le courant de réplique Iramr, le courant copié des autres amplificateurs élémentaires Ki>i étant le courant amplifié par l’amplificateur élémentaire précédent Km ; i>i.
Ainsi, le gain K du montage amplificateur de courant CAmp peut s’exprimer K = Σ*.,<ΙΤ.Λ)·/™ΐ
Les gains respectifs Ki peuvent ainsi être dimensionnés de façon à ce que le gain K résulte à une génération du courant de précharge IPrch=lRAMR+KlRAMR très précisément représentative du courant (Is) écoulé par le circuit de mémoire volatile (RAM) alimenté par la tension d’alimentation secondaire VregS.
Le circuit de précharge CPrch selon cet exemple est ainsi configuré pour, lors de ladite précharge du nœud d’alimentation secondaire NS, écouler un courant de précharge Iprch représentatif d’un courant Is écoulé par le circuit de mémoire RAM dans le mode d’alimentation secondaire MAlmS.
La figure 5 représente un exemple du circuit de précharge CPrch du type de celui décrit précédemment en relation avec la figure
4.
Dans cet exemple, le circuit amplificateur de courant CAmp comporte deux amplificateurs élémentaires P1-P2, N2-N3 respectivement réalisés par des montages miroirs de courant.
Chaque montage miroir de courant comporte un transistor d’entrée monté en diode PI, N2 et un transistor de sortie P2, N3 commandé par la tension de grille/source du transistor d’entrée respectif.
Le gain Ki du premier amplificateur élémentaire P1-P2 est obtenu par la réalisation de N transistors élémentaires du type PMOS en parallèle pour former le transistor d’entrée PI et de Ki*N transistors élémentaires du type PMOS en parallèle pour former le transistor de sortie P2. De même, le gain K2 du second amplificateur élémentaire N2-N3 est obtenu par la réalisation de M transistors élémentaires du type NMOS en parallèle pour former le transistor d’entrée N2 et de K2XM transistors élémentaires du type NMOS en parallèle pour former le transistor de sortie N3.
Le transistor d’entrée PI est couplé entre le nœud d’alimentation secondaire NS (par l’intermédiaire du cinquième commutateur (SW5), fermé dans le mode d’alimentation principal, tel que décrit précédemment en relation avec les figures 1 et 2) et le circuit-réplique RAM-R.
Ainsi, une tension de seuil VthP du transistor d’entrée PI, présente entre les bornes de conduction du transistor PI (car monté en diode) réduit d’autant la tension d’alimentation secondaire VregS effectivement appliquée (vddma) dans le circuit-réplique RAM-R.
Ainsi, le circuit amplificateur CAmp est avantageusement configuré pour amplifier le courant de réplique Iramr selon un gain K tenant compte de la différence de potentiel VthP entre les bornes de conduction du transistor d’entrée PI.
En effet, dans cet exemple, les gains respectifs Κι, K2 des amplificateurs élémentaires P1-P2, N2-N3 sont dimensionnés pour compenser, sur le courant amplifié KIramr, K=Ki+KiK2, le différentiel de courant Iramr écoulé par le circuit-réplique RAM-R à vddma=VregS-VthP par rapport au courant Iramr écoulé par le circuitréplique RAM-R à vddma=VregS.
En outre, le transistor d’entrée Pl est réalisé de façon à minimiser la valeur de sa tension de seuil VthP. Par exemple VthP=200mV.
La figure 6 représente un appareil électronique APP, tel qu’un téléphone portable, un ordinateur personnel ou tout autre appareil connu, comportant un circuit intégré CI comportant un circuit de mémoire volatile RAM, pouvant fonctionner selon un mode d’alimentation principal ou un mode d’alimentation secondaire tel que décrit précédemment en relation avec les figures 1 à 5, incorporant en outre une unité de calculs CU telle qu’un processeur ou un contrôleur.
Le circuit intégré CI, la mémoire RAM et l’unité de calcul CU sont par exemple réalisés sur un même substrat semiconducteur, formant un dispositif de microcontrôleur ou de microprocesseur MC, équipant l’appareil APP.
Par ailleurs l’invention n’est pas limitée à ces modes de réalisation mais en embrasse toutes les variantes, par exemple les structures du circuit amplificateur de courant décrites en relation avec les figures 4 et 5 ont été données à titre d’exemple, d’autres structures ayant des fonctions analogues pouvant être utilisées sans sortir du cadre de l’invention.

Claims (12)

  1. REVENDICATIONS
    1. Circuit intégré comportant un étage d’alimentation principal (AlmP) destiné à délivrer une tension d’alimentation principale (VregP) sur un nœud d’alimentation principal (NP), un étage d’alimentation secondaire (AlmS) destiné à délivrer une tension d’alimentation secondaire (VregS) sur un nœud d’alimentation secondaire (NS), un circuit de commutation d’alimentation (SWi), un circuit de précharge (CPrch), et un circuit de mémoire volatile (RAM), le circuit de commutation (SWi) étant configuré pour coupler une alimentation (VddRAM) du circuit de mémoire (RAM) soit avec le nœud d’alimentation principal (NP) dans un mode d’alimentation principal (MAlmP), soit avec le nœud d’alimentation secondaire (NS) dans un mode d’alimentation secondaire (MAlmS), l’étage d’alimentation secondaire (AlmS) étant configuré pour alimenter le nœud d’alimentation secondaire (NS) à la tension d’alimentation secondaire (VregS) pendant le mode d’alimentation principal (MAlmP), dans lequel le circuit de précharge (CPrch) comporte un circuit-réplique (RAM-R) ayant la même configuration qu’au moins une partie du circuit de mémoire (RAM) et destiné à écouler un courant de réplique (Iramr), le circuit de précharge (CPrch) étant configuré pour, dans le mode d’alimentation principal (MAlmP), élaborer, à partir du courant de réplique (Iramr), un courant de précharge (Iprch) représentatif d’un courant (Is) écoulé par le circuit de mémoire (RAM) dans le mode d’alimentation secondaire (MAlmS), et faire circuler le courant de précharge (Iprch) sur le nœud d’alimentation secondaire (NS).
  2. 2. Circuit intégré selon la revendication 1, dans lequel le circuit de précharge (CPrch) comporte un circuit amplificateur de courant (CAmp) configuré pour amplifier le courant de réplique (Iramr) écoulé par le circuit-réplique (RAM-R) en un courant amplifié (KIramr), le circuit de précharge (CPrch) étant configuré pour élaborer le courant de précharge (Iprch) comprenant la somme du courant de réplique (Iramr) et du courant amplifié (KIramr).
  3. 3. Circuit intégré selon l’une des revendications 1 ou 2, le circuit de mémoire (RAM) comportant un plan-mémoire (MEM) comprenant des cellules-mémoires, dans lequel le circuit-réplique (RAM-R) comprend des cellules-mémoire (Cel) appariées aux cellulesmémoires du plan-mémoire (MEM).
  4. 4. Circuit intégré selon l’une des revendications précédentes, le circuit de mémoire (RAM) comportant des éléments de commande et d’accès, dans lequel le circuit réplique comporte des éléments de commande et d’accès appariés aux éléments de commande et d’accès du circuit de mémoire.
  5. 5. Circuit intégré selon l’une des revendications 2 à 4, dans lequel le circuit amplificateur de courant (CAmp) comporte au moins un montage miroir de courant comprenant un transistor d’entrée (Pl) couplé entre le nœud d’alimentation secondaire (NS) et le circuitréplique (RAM-R), et est configuré pour amplifier le courant de réplique (Iramr) selon un gain tenant compte d’une différence de potentiel (VthP) entre les bornes de conduction du transistor d’entrée (Pi).
  6. 6. Circuit intégré selon l’une des revendications précédentes, le circuit de mémoire (RAM) étant configuré pour retenir des données en mémoire à une tension d’alimentation supérieure à une tension minimale de rétention de données, dans lequel l’étage d’alimentation secondaire (AlmS) est destiné à délivrer une tension d’alimentation secondaire (VregS) ayant une valeur comprise entre 1,0 et 1,15 fois la valeur de la tension minimale de rétention de données.
  7. 7. Circuit intégré selon l’une des revendications précédentes, incorporant une unité de calculs (CU) telle qu’un processeur ou un contrôleur.
  8. 8. Appareil électronique, tel qu’un téléphone portable ou un ordinateur personnel, comportant un circuit intégré (CI) selon l’une des revendications précédentes.
  9. 9. Procédé d’alimentation de circuit intégré comportant un circuit de mémoire volatile (RAM), comprenant un mode d’alimentation principal (MAlmP) dans lequel on fournit une tension d’alimentation principale (VregP) au circuit de mémoire (RAM) et un mode d’alimentation secondaire (MAlmS) dans lequel on fournit une tension d’alimentation secondaire (VregS) au circuit de mémoire (RAM), dans lequel, dans le mode d’alimentation principal (MAlmP), on fournit la tension d’alimentation secondaire (VregS) sur un nœud d’alimentation secondaire (NS), le procédé comprenant, pendant le mode d’alimentation principal (MAlmP), une phase de précharge au cours de laquelle on fait circuler un courant de réplique (Iramr) dans un circuit-réplique (RAM-R) connecté au nœud d’alimentation secondaire (NS) et ayant la même configuration qu’au moins une partie du circuit de mémoire (RAM), on élabore, à partir du courant de réplique (Iramr), un courant de précharge (Iprch) représentatif d’un courant (Is) écoulé par le circuit de mémoire (RAM) dans le mode d’alimentation secondaire (MAlmS), et on fait circuler le courant de précharge (Iprch) dans le nœud d’alimentation secondaire (NS).
  10. 10. Procédé selon la revendication 9, dans lequel ladite élaboration du courant de précharge comprend une amplification du courant de réplique (Iramr) en un courant amplifié (KIramr), et la somme du courant de réplique (Iramr) et du courant amplifié (KIramr).
  11. 11. Procédé selon la revendication 10, dans lequel l’amplification du courant de réplique (Iramr) est dimensionnée pour compenser une différence de potentiel (VthP), introduite par ladite amplification, entre le circuit-réplique (RAM-R) et un nœud d’alimentation secondaire (NS) sur lequel est fournie la tension d’alimentation secondaire (VregS).
  12. 12. Procédé selon l’une des revendications 9 à 11, le circuit de mémoire volatile (RAM) étant configuré pour retenir des données en mémoire à une tension d’alimentation supérieure à une tension minimale de rétention de données, dans lequel la tension d’alimentation secondaire (VregS) a une valeur comprise entre 1,0 et 1,15 fois la valeur de la tension minimale de rétention de données.
    1/4
    FIG.1
FR1850969A 2018-02-06 2018-02-06 Procede de precharge d'une alimentation de circuit integre, et circuit integre correspondant Active FR3077677B1 (fr)

Priority Applications (5)

Application Number Priority Date Filing Date Title
FR1850969A FR3077677B1 (fr) 2018-02-06 2018-02-06 Procede de precharge d'une alimentation de circuit integre, et circuit integre correspondant
CN201920114365.5U CN209298964U (zh) 2018-02-06 2019-01-23 集成电路和电子装置
CN201910064629.5A CN110120699B (zh) 2018-02-06 2019-01-23 用于对集成电路电源预充电的方法和对应的集成电路
US16/267,968 US11139676B2 (en) 2018-02-06 2019-02-05 Method for precharging an integrated-circuit supply, and corresponding integrated circuit
US17/459,465 US11670956B2 (en) 2018-02-06 2021-08-27 Method for precharging an integrated-circuit supply, and corresponding integrated circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1850969A FR3077677B1 (fr) 2018-02-06 2018-02-06 Procede de precharge d'une alimentation de circuit integre, et circuit integre correspondant
FR1850969 2018-02-06

Publications (2)

Publication Number Publication Date
FR3077677A1 true FR3077677A1 (fr) 2019-08-09
FR3077677B1 FR3077677B1 (fr) 2020-03-06

Family

ID=62683294

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1850969A Active FR3077677B1 (fr) 2018-02-06 2018-02-06 Procede de precharge d'une alimentation de circuit integre, et circuit integre correspondant

Country Status (3)

Country Link
US (2) US11139676B2 (fr)
CN (2) CN110120699B (fr)
FR (1) FR3077677B1 (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3077677B1 (fr) * 2018-02-06 2020-03-06 Stmicroelectronics (Rousset) Sas Procede de precharge d'une alimentation de circuit integre, et circuit integre correspondant

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100188238A1 (en) * 2009-01-28 2010-07-29 Kyocera Corporation Delayed power-on function for an electronic device

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3843145B2 (ja) 1995-12-25 2006-11-08 株式会社ルネサステクノロジ 同期型半導体記憶装置
US6333874B2 (en) * 2000-03-30 2001-12-25 Matsushita Electric Industrial Co., Ltd. Semiconductor memory device having normal and standby modes, semiconductor integrated circuit and mobile electronic unit
CA2310295C (fr) 2000-05-31 2010-10-05 Mosaid Technologies Incorporated Circuit et methode de detection de concordance multiple
JP2002313412A (ja) * 2001-04-10 2002-10-25 Matsushita Electric Ind Co Ltd 二次電池の活性化方法
US6751109B2 (en) * 2001-10-31 2004-06-15 Mobility Electronics, Inc. Dual input AC/DC/ battery operated power supply
KR100456595B1 (ko) * 2002-04-25 2004-11-09 삼성전자주식회사 이중 전압 포트를 갖는 메모리 장치 및 이를 포함하는메모리 시스템
KR100539964B1 (ko) 2003-06-27 2005-12-28 주식회사 하이닉스반도체 반도체 메모리 소자의 프리차지 장치 및 이를 이용한 프리차지 방법
KR20060123562A (ko) * 2004-02-17 2006-12-01 에이저 시스템즈 인크 다기능 및 지능형 전력 제어기
US20070079153A1 (en) * 2005-10-05 2007-04-05 Dell Products L.P. Information handling system, current and voltage mode power adapter, and method of operation
JP5034379B2 (ja) * 2006-08-30 2012-09-26 富士通セミコンダクター株式会社 半導体メモリおよびシステム
JP5098367B2 (ja) * 2007-03-06 2012-12-12 富士通セミコンダクター株式会社 電源電圧調整回路およびマイクロコンピュータ
US7679948B2 (en) * 2008-06-05 2010-03-16 Sun Microsystems, Inc. Write and read assist circuit for SRAM with power recycling
US8605534B2 (en) * 2009-09-09 2013-12-10 Marvell World Trade Ltd. Circuits, architectures, apparatuses, systems, algorithms, and methods for memory with multiple power supplies and/or multiple low power modes
US20110157964A1 (en) * 2009-12-30 2011-06-30 Mcpartland Richard J Memory Cell Using Leakage Current Storage Mechanism
US8566620B2 (en) * 2010-07-29 2013-10-22 Freescale Semiconductor, Inc. Data processing having multiple low power modes and method therefor
JP5789803B2 (ja) * 2011-12-06 2015-10-07 株式会社ソシオネクスト 半導体メモリおよびシステム
WO2015015743A1 (fr) * 2013-07-31 2015-02-05 三洋電機株式会社 Système de source d'alimentation pour véhicule
KR20160012392A (ko) * 2014-07-24 2016-02-03 삼성전자주식회사 메모리 장치의 동작 방법 및 이를 포함하는 메모리 장치의 리프레시 방법
US9916874B2 (en) * 2014-08-15 2018-03-13 Taiwan Semiconductor Manufacturing Company, Ltd. Memory architecture having first and second voltages
CN104993574B (zh) * 2015-07-06 2017-06-06 上海巨微集成电路有限公司 一种适用于otp存储器的电源切换电路
US9715924B2 (en) * 2015-10-22 2017-07-25 Sandisk Technologies Llc Three dimensional non-volatile memory with current sensing programming status
FR3050307A1 (fr) * 2016-04-18 2017-10-20 Stmicroelectronics Rousset Circuit amplificateur de lecture perfectionne pour un dispositif de memoire, en particulier un dispositif de memoire non volatile
US20180331569A1 (en) * 2017-05-15 2018-11-15 Vertiv Srl Technique For Lowering Inrush Current To An Uninterruptible Power Supply With A Transformer
FR3077677B1 (fr) * 2018-02-06 2020-03-06 Stmicroelectronics (Rousset) Sas Procede de precharge d'une alimentation de circuit integre, et circuit integre correspondant

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100188238A1 (en) * 2009-01-28 2010-07-29 Kyocera Corporation Delayed power-on function for an electronic device

Also Published As

Publication number Publication date
CN110120699A (zh) 2019-08-13
US20210391744A1 (en) 2021-12-16
US11139676B2 (en) 2021-10-05
CN110120699B (zh) 2023-08-08
FR3077677B1 (fr) 2020-03-06
US11670956B2 (en) 2023-06-06
US20190245377A1 (en) 2019-08-08
CN209298964U (zh) 2019-08-23

Similar Documents

Publication Publication Date Title
US9983605B2 (en) Voltage regulator for suppressing overshoot and undershoot and devices including the same
TWI433149B (zh) 降低ｓｒａｍ漏電流之電路
US7514706B2 (en) Voltage reference circuit using programmable metallization cells
US9933799B2 (en) Voltage regulator using a multi-power and gain-boosting technique and mobile devices including the same
US5822246A (en) Method and apparatus for detecting the voltage on the VCC pin
EP1857906A1 (fr) Régulateur de tension linéaire et procédé de limitation de courant dans un tel régulateur
US9621112B2 (en) Sense amplifier
US20210157350A1 (en) Switchable power supply
US20060012430A1 (en) Low-voltage differential amplifier
FR3077677A1 (fr) Procede de precharge d&#39;une alimentation de circuit integre, et circuit integre correspondant
FR3069388A1 (fr) Procede de controle de courants d&#39;enclenchement susceptibles de circuler dans un commutateur de charge, et circuit electronique correspondant
FR3104751A1 (fr) Procédé de lissage d’un courant consommé par un circuit intégré et dispositif correspondant
US8111561B2 (en) Bulk bias voltage generating device and semiconductor memory apparatus including the same
EP0538121B1 (fr) Dispositif pour générer une tension de programmation d&#39;une mémoire permanente programmable, notamment de type EPROM, procédé et mémoire s&#39;y rapportant
US8400857B2 (en) Circuit for sensing the content of a semiconductor memory cell
FR3070217B1 (fr) Dispositif et procede de commande du niveau d&#39;un courant de lecture d&#39;une memoire non-volatile
KR20040022674A (ko) 반도체 메모리 장치 및 이 장치의 센스 증폭기
US9667240B2 (en) Systems and methods for starting up analog circuits
JPH0684357A (ja) 半導体装置
FR3106692A1 (fr) Dispositif de mémoire vive statique non-volatile et procédé de commande correspondant.
CN108022616B (zh) 半导体存储器装置
US12057178B2 (en) Cell voltage drop compensation circuit
JPH04274504A (ja) 電源降圧回路
US20230288950A1 (en) Switchable power supply
JPH05174594A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20190809

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 7