KR20070101361A - 칼코게나이드 물질들의 화학 기상 증착 - Google Patents

칼코게나이드 물질들의 화학 기상 증착 Download PDF

Info

Publication number
KR20070101361A
KR20070101361A KR1020077019661A KR20077019661A KR20070101361A KR 20070101361 A KR20070101361 A KR 20070101361A KR 1020077019661 A KR1020077019661 A KR 1020077019661A KR 20077019661 A KR20077019661 A KR 20077019661A KR 20070101361 A KR20070101361 A KR 20070101361A
Authority
KR
South Korea
Prior art keywords
thin film
deposition
precursors
substrate
states
Prior art date
Application number
KR1020077019661A
Other languages
English (en)
Other versions
KR101254157B1 (ko
Inventor
스탠포드 알. 오브쉰스키
스무루씨 카메팔리
Original Assignee
에너지 컨버젼 디바이시즈, 아이엔씨.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에너지 컨버젼 디바이시즈, 아이엔씨. filed Critical 에너지 컨버젼 디바이시즈, 아이엔씨.
Publication of KR20070101361A publication Critical patent/KR20070101361A/ko
Application granted granted Critical
Publication of KR101254157B1 publication Critical patent/KR101254157B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/305—Sulfides, selenides, or tellurides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/032—Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312
    • H01L31/0324—Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312 comprising only AIVBVI or AIIBIVCVI chalcogenide compounds, e.g. Pb Sn Te
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)

Abstract

전기적 및 광학적 칼코게나이드 물질들을 준비하는 화학 기상 증착(CVD) 공정. 바람직한 실시예에서, 본 CVD로 증착된 물질들은 하나 또는 그 이상의 다음의 특성들을 나타낸다: 전기적 스위칭, 축적, 세팅, 가역적인 다중 상태 거동, 리세팅, 인지 함수, 및 가역적인 비정질-결정질 변환들. 어떠한 실시예에서, 적어도 칼코겐 원소를 함유하는 적어도 하나의 층을 포함하는 다중층 구조는 CVD에 의해 증착되고 본 발명에 따른 특성들을 가지는 칼코게나이드 물질을 제조하기 위해 증착 이후에 에너지의 적용을 받게 한다. 다른 실시예에서, 본 발명에 따른 특성들을 가지는 단일 막 칼코게나이드 물질은 세개 또는 그 이상의 증착 전구체들을 포함하는 CVD 증착 공정에서 형성되는데, 여기에서 적어도 상기 전구체들의 하나는 칼코겐 원소 전구체이다. 바람직한 물질들은 Ge 및/또는 Sb와 함께 칼코겐 Te를 포함하는 물질들이다.
CVD, 칼코게나이드, 비정질, 결정질, 전구체

Description

칼코게나이드 물질들의 화학 기상 증착{Chemical vapor deposition of chalcogenide materials}
본 발명은 칼코게나이드 물질들의 준비를 위한 공정에 관련된다. 더욱 상세하게는, 본 발명은 유기 금속 화학 기상 증착 공정에 의해 박막 칼코게나이드 물질들의 형성에 관련된다. 가장 상세하게는, 본 발명은 Ge, Sb 및 Te을 포함하는 칼코게나이드 물질들의 유기 금속 화학 기상 증착에 관련된다.
칼코게나이드 물질들은 칼코겐 원소(O, S, Se, Te) 및 전기적 또는 구조적 특성들을 변형하도록 작용하는 일반적으로 하나 또는 그 이상의 추가적인 원소들을 포함하는 물질들이다. Ⅱ-Ⅵ 반도체들(예를 들어, CdS, ZnTe 등)은 칼코게나이드 물질들의 잘 알려진 클래스이다. LED 및 레이저 어플리케이션들을 위해 이러한 물질들은 그들의 넓은 밴드갭 특성들 및 단파장 광 방출을 제공하는 잠재성 때문에 널리 연구되어 왔다.
칼코게나이드 물질들의 다른 중요한 클래스는 초기에 S.R.Ovshinsky에 의해 개발되고 현재 광학적 및 전기적 메모리 및 스위칭 어플리케이션들에 사용되는 방대한 일련의 칼코게나이드 물질들을 포함한다. 이러한 칼코게나이드 물질들은 여기에서 Ovonic 칼코게나이드 물질들로 언급될 수 있다. Ovonic 칼코게나이드 물질들 중에서 광학적 기록 기술들에서 현재 널리 사용되는 것이 칼코게나이드 상변화 물질들이다. CD 및 DVD 어플리케이션들에서 액티브 물질들은 광학적 에너지의 인가에 의해 그 상대적인 비율들이 가역적으로 그리고 재현성 있게 변화될 수 있는 결정질 상태와 비정질 상태를 포함하는 칼코게나이드 물질들이다. 이러한 물질들은 일련의 두 개의 또는 그 이상의 별개의 구조 상태들을 정의함으로써 정보를 저장하기 위해 사용될 수 있는데, 각각의 상태는 주어진 부피 내에 결정질 및 비정질 도메인들의 특징적인 비율에 의해 정의되고, 개별적인 정보 값은 각 구조 상태에 관련된다. 정보 값의 저장은 광학적 에너지를 상 변화 물질에 상기 물질을 정보 값과 관련된 구조 상태로 전환할 정도로 필요한 양으로 적용함으로써 발생한다.
광학적 상 변화 칼코게나이드 물질들은 다른 구조 상태들 사이에서 에너지의 적절한 적용에 의해 가역적으로 변환될 수 있다.
용융 온도를 초과하는 상변화 물질의 국부적인 온도를 생성하도록 충분한 에너지를 적용함으로써 그리고 냉각 시에 결정화를 방지하도록 충분한 속도로 에너지를 제거함으로써 비정질 상의 비율은 증가될 수 있다. 비정질 물질을 결정질 물질로 조절된 변화가 유도되도록 결정 온도를 초과하는 상변화 물질의 국부적인 온도를 생성하도록 충분한 에너지를 적용함으로써 결정질 상의 비율은 증가될 수 있다. 상변화 물질의 정보량을 읽는 것은 물질의 구조 상태의 물리적 특성들을 탐지하여 발생한다. 광학적 기록에서, 예를 들어, 반사도는 구조 상태를 탐지하기 위한 인자로서 널리 사용된다. 결정질과 비정질 상태들 사이의 반사도 차이는 결정질 및 비정질 상의 부피 분율의 상대적인 비율에 따라 다른 구조 상태들의 명확한 해상 도(resolution)을 허용하도록 충분한 대비를 제공한다.
Ovonic 칼코게나이드 물질들의 두 다른 중요한 타입들은 전기적 스위칭 및 전기적 메모리 물질들이다. Ovonic 전기적 스위칭 칼코게나이드 물질들은 임계 전압을 적용할 때 저항성 상태와 도전성 상태 사이에서 전환될 수 있다. 저항 상태에서는, 상기 물질들은 전류의 흐름을 억제하고 임계 전압을 인가할 때, 상기 물질은 전류의 흐름을 허용하도록 거의 순식간에 전도성 상태로 전환된다. Ovonic 전기적 메모리 물질들에서, 전기적 에너지(일반적으로 전류 펄스들의 형태로)의 적용은 칼코게나이드 물질의 구조 상태에서 변화를 유도한다. 결정질 및 비정질 상 도메인들의 상대적인 부피 분율은 일련의 하나 또는 그 이상의 인가되는 전류 펄스들의 지속 시간 및 크기를 적절하게 조절하여 연속적으로 변화될 수 있다. 각각의 구조의 상태는 고유한 저항을 가지고 각각의 저항 값은 개별의 정보 값과 관련될 수 있다. 적절한 전류 펄스를 적용함으로써, 전기적 칼코게나이드 메모리 물질은 정보 값을 물질에 기록하기 위해 특별한 정보 값에 해당하는 저항 상태로 프로그램될 수 있다. 전기적 메모리 물질은 소거 및 재기록 능력을 제공하도록 그 다른 저항 상태들 사이에 변환될 수 있다. 두 전기적 및 광학적 칼코게나이드 메모리 물질들은 개선된, 고밀도 메모리 능력을 제공하도록 어레이들로 통합될 수 있다.
칼코게나이드 물질들로부터 유용한 어플리케이션들의 범위의 평가가 증가함에 따라, 그들의 특성들을 더 이해하는 것과 더 넓은 특성들의 범위를 나타내는 새로운 칼코게나이드 물질들을 개발하는 것에 더 큰 관심이 집중되고 있다. 새로운 물질들의 개발은 새로운 조성들 또는 고유한 미세 구조들을 가지는 현존하는 조성 들의 합성 또는 증착을 필요로 한다. 광학적 및 전기적인 칼코게나이드 물질들을 준비하는 주요한 방법들은 스퍼터링 및 물리적 기상 증착이다. 이러한 기술들이 많은 매우 흥미있고 유용한 물질들에 있어서 제공되더라도, 새로운 합성 또는 준비 방법들의 개발은 칼코게나이드 물질들의 조성들 및 특성들의 범위를 확장시키고 칼코게나이드 물질들의 어플리케이션들의 확장 목표를 더 촉진시킬 것이다.
이하에서는 CVD로 언급되는 화학적 기상 증착은 물질들의 합성을 위해 널리 사용되는 기술이다. CVD 공정에서, 물질의 구성 원소들의 전구체들이 기판 상에 박막을 형성하도록 반응된다. CVD 전구체들의 반응은 기상으로 균질하거나 또는 기판 표면의 고체-가스 계면에서 불균질하게 발생한다. 많은 원소들의 대한 전구체들이 유용하고 다양한 박막 조성들이 CVD를 사용하여 합성될 수 있다.
CVD 프로세싱에서, 전구체들이 기상 형태로 반응기 내로 도입된다. 상온 조건들에서 기상으로 존재하는 전구체들은 일반적으로 캐리어 가스를 통하여 희석된 형태로 반응기 내로 직접적으로 도입된다. 액상 및 고상 전구체들은 기화되거나 또는 승화되고 또한 일반적으로 캐리어 가스의 존재로 희석된 형태로 반응기 내로 도입된다. 반응기 내로 도입될 때, 원하는 물질의 화학적 구성요소를 함유하는 전구체들은 원하는 조성의 박막을 형성하기 위해 후속으로 반응하는 구성요소들의 중간 종들을 제공하도록 (열적으로, 광화학적으로, 또는 플라즈마로) 분해된다. 상기 막의 증착 속도, 화학양론, 조성 및 조직은 반응 온도; 기판; 전구체의 선택; 반응기 압력; 및 반응기 내로 전구체들의 도입 속도와 같은 공정 파라미터들에 대한 적절한 조절을 통해 변화될 수 있다. CVD는 상대적으로 낮은 온도들에서 매우 높은 순 도의 박막들을 제공하는 이점들을 제공한다.
비록 CVD가 칼코게나이드 원소들 및 SB2Te3과 같은 단순한 이원의 칼코게나이드들을 포함하는 Ⅱ-Ⅵ 물질들에 대해 널리 사용되더라도, 광학적 및 전기적 칼코게나이드 물질들의 Ovonic 패밀리에 대한 사용은 가장 효율적인 광학적 및 전기적 스위칭 및 메모리 칼코게나이드 물질들과 일반적으로 관련된 다중 원소(삼원 및 더 높은) 조성들을 만드는 것과 관련된 예상되는 어려움들을 때문에 실제로는 존재하지 않는다. 광학적 및 전기적 스위칭 및 메모리 칼코게나이드들의 CVD 합성은 해결해야할 현저한 도전이다. 이러한 물질들의 CVD 합성의 성공적인 개발은 더 다양한 스위칭, 메모리 및 상변화 특성들을 가지는 더 넓은 조성 범위를 제공하도록 기대되고, 따라서 칼코게나이드 물질들에 대한 지금까지의 증대된 기대들을 충족할 수 있는 새로운 물질들을 제공할 수 있다.
본 발명은 광학적 및 전기적 스위칭 및 메모리 어플리케이션들에서 사용하기 위해 적합한 칼코게나이드 물질들을 준비하는 화학 기상 증착(CVD) 공정을 제공한다. 칼코게나이드 전구체는 CVD 공정에서 칼코게나이드 박막을 만들기 위해 다른 원소들을 포함하는 하나 또는 그 이상의 전구체들과 반응한다.
어떤 실시예에서, 칼코게나이드 박막은 광학적 에너지를 인가할 때 높은 반사도 상태와 낮은 반사도 상태 사이에 가역적으로 변환할 수 있는 광학적 상변화 물질인데, 여기에서 높은 반사도 및 낮은 반사도 상태들은 결정성 분율에서 다르다.
다른 실시예에서, 칼코게나이드 박막은 임계 전압을 인가할 때 높은 저항 상태에서 낮은 저항 상태로 전환될 수 있는 전기적 스위칭 물질인데, 여기에서 낮은 저항 상태는 적어도 높은 전도도를 나타내는 필라멘트 부분을 포함한다.
다른 실시예에서, 칼코게나이드 박막은 전기적 신호의 적용을 통해 결정질 및 비정질 상 부피들의 상대적인 비율이 변화될 수 있는 전기적 메모리 물질이다.
바람직한 실시예에서, 본 CVD로 준비되는 칼코게나이드 물질은 Te을 포함한다.
다른 바람직한 실시예에서, 본 CVD로 준비되는 칼코게나이드 물질은 Te 및 Ge을 포함한다.
또 다른 바람직한 실시예에서, 본 CVD로 준비되는 칼코게나이드 물질은 Te 및 Sb을 포함한다.
또 다른 바람직한 실시예에서, 본 CVD로 준비되는 칼코게나이드 물질은 GeTe을 포함한다.
또 다른 바람직한 실시예에서, 본 CVD로 준비되는 칼코게나이드 물질은 Sb2Ge2Te5을 포함한다.
본 발명은 정적(stationary) 또는 연속적인 웹(web) 기판들 상으로 칼코게나이드 증착을 제공한다.
도 1. 스위칭 변환을 나타내는 칼코게나이드 물질의 전류-전압 특성들.
도 2. 적용되는 에너지 또는 파워의 함수로서 칼코게나이드 물질의 저항 특성들.
도 3. 칼코게나이드 물질들의 CVD 증착에 적합한 Sb 전구체 및 Te 전구체의 개요적인 분자 묘사들.
도 4. CVD로 증착된 Sb2Te3 박막의 오제(Auger) 방출 스펙트로스코피에서 얻어지는 깊이 프로파일.
도 5. CVD로 증착된 Sb2Te3 박막의 스캐닝 전자 마이크로그래피.
도 6. 칼코게나이드 물질들의 CVD 증착에 적합한 Ge 전구체의 개요적인 분자 묘사들.
도 7. 두-층의 CVD 증착된 박막 구조의 전류 특성들의 함수로서의 저항.
도 8. 두-층의 CVD 증착된 박막 구조의 전압 특성들의 함수로서의 전류.
도 9. 두-층의 CVD 증착된 박막 구조의 전류 특성들의 함수로서의 저항.
도 10. CVD에 의해 증착된 Ge-Sb-Te 삼원 칼코게나이드 물질의 낮은 배율(2000X) 이미지.
도 11. CVD에 의해 증착된 Ge-Sb-Te 삼원 칼코게나이드 물질의 높은 배율(6000X) 이미지.
도 12. CVD에 의해 증착된 Ge-Sb-Te 박막의 오제 방출 스펙트로스코피에서 얻어지는 깊이 프로파일.
도 13. CVD에 의해 증착된 삼원의 Ge-Sb-Te 박막의 전류 특성들의 함수로서의 저항.
도 14. CVD에 의해 증착된 Ge-Te 이원 칼코게나이드 물질의 낮은 배율(2000X) 이미지.
도 15. CVD에 의해 증착된 Ge-Te 이원 칼코게나이드 물질의 높은 배율(6000X) 이미지.
도 16. CVD에 의해 증착된 Ge-Te 이원 칼코게나이드 물질의 전압 특성들의 함수로서 전류.
본 발명은 박막 형태의 광학적 및 전기적 칼코게나이드 물질들의 화학 기상 증착(CVD) 합성을 설명한다. 여기에서 사용될 때, CVD는 이 기술분야에서 VPE, MOVPE, MOCVD, OMVPE, OMCVD, PECVD 및 RPCVD 로 일반적으로 언급되는 것들을 포함하는 화학 기상 증착의 모든 변형들을 포함한다.
본 발명의 범위 내의 칼코게나이드 물질은 산화되거나, 환원되거나 또는 중성 상태인 적어도 하나의 칼코겐 원소(S, Se, 또는 Te)를 포함하는 물질이다. 바람직한 실시예에서, 칼코게나이드 물질들은 칼코겐 원소와 결합하는 하나 또는 그 이상의 비-칼코겐 원소들을 포함한다.
본 발명의 바람직한 실시예에서, 칼코게나이드 전구체는 두 개 또는 그 이상의 원소들을 포함하는 고상 칼코게나이드 물질들을 제조하기 위해 CVD 공정에서 하나 또는 그 이상의 추가적인 전구체들과 결합된다. 여기에서 사용될 때, 칼코게나 이드 전구체는 칼코겐 원소를 포함하는 화학 종들이며 그리고 본 CVD 증착 공정에서 칼코게나이드 물질의 형성 및 성장 동안 칼코겐 원소에 기여할 수 있다. CVD 증착은 CVD 반응기 또는 챔버 내에 발생한다. CVD 반응기는 증착이 그 위로 발생하는 기판을 포함한다. 기판은 정적 기판(예를 들어 웨이퍼) 또는 동적 기판(예를 들어 연속 웹)일 수 있다. 기판은 CVD-증착 박막에 격자-적합적(lattice-match)일 수 있거나 또는 그러지 않을 수 있다. 증착을 위한 성장 전구체들이 CVD 반응기 내로 도입되고 반응이 시작된다. 증착하는 동안, 반응기 압력 및 온도는 형성되는 박막의 증착 속도 및 순도를 최적화하기 위해 조절된다. 조성, 기판, 반응기 조건들, 전구체들 등에 의존하여, 상기 박막은 에피택셜, 결정질, 다결정질, 비정질, 동질(homogeneous), 이질(heterogeneous) 등일 수 있다.
본 발명에서 두개의 CVD 프로세싱 전략들이 사용된다.하나의 실시예에서는, 본 칼코게나이드들은 다이렉트 CVD 공정에 의하여 준비되는데, 상기 다이렉트 CVD 공정에서는 최종의 박막에 포함되는 각 원소에 대한 전구체들은 여러가지-원소 칼코게나이드 물질을 형성하기 위해 CVD 반응기 내로 동시에 도입된다. 다른 실시예에서는, 본 칼코게나이드들은 교호의(alternating) CVD 공정에 의하여 준비되는데, 상기 교호의 CVD 공정에서는 끝에서 둘째의 다중층 구조가 증착되며 각각 교호적으로 증착되는 층들은 의도된 최종의 조성으로 포함되는 원소들의 다른 부분집합을 포함하고 그리고 후-CVD 프로세싱 단계는 끝에서 둘째의 다중층 구조를 최종의 막으로 변환하는 것을 유발하도록 사용된다.
다수의 원소 물질들의 성공적인 CVD 합성은 전구체 종들의 주의 깊은 디자인 을 필요로 한다. CVD 반응은 전구체들의 기상 반응이다. 그러므로 기상 전구체들을 바로 사용하거나 또는 액상 및 고상 전구체들을 반응 전에 기상으로 변환하는 것이 필요하다. 전구체의 중요한 특성은 CVD 반응 동안 전구체를 안정적이고 재현가능한 속도로 도입하는 능력이다. 기상 전구체들은 반응기로 높은 수준의 재현성을 가지고 일정한 유속으로 릴리스(release)되어 공급될 수 있으므로 기상 전구체들은 이러한 목적을 위해 편리하다. 종종, 반응기 내의 농도를 조절하기 위해 기상 전구체들은 He 또는 Ar과 같은 캐리어 가스에 희석된다. 액상 및 고상 CVD 전구체들이 또한 적합하지만, 그러나 CVD 반응기 내로 도입하기 이전에 공급 이전의 기화 또는 승화를 필요로 한다. 기화 또는 승화는 열적으로 또는 캐리어 가스 내에 비말동반(entrainment)에 의하여 수행될 수 있다. 예를 들어, 버블러(bubbler)가 기상 전구체들을 CVD 반응기들에 종종 공급한다. 증착 진행 도중에 고체의 표면적이 변화하기 때문에 고상 전구체들은 균일한 전구체 공급 속도들을 구현하는 측면에서 종종 가장 문제가 된다. 매스 플로우 컨트롤러들이 CVD 반응기 내로 기화된 또는 승화된 전구체들의 균일한 공급을 확실히 하기 위해 사용될 수 있다.
전구체가 CVD 반응기 내로 일단 도입되면, 상기 전구체는 박막을 형성하기 위해 다른 전구체들과 반응한다. 상기 반응은 기상 반응에 의해 일어날 수 있고 후속으로 기판 표면상에 증착이 뒤따른다. 대신으로, 전구체들은 원하는 박막을 형성하기 위해 기상으로 또는 기판의 표면 상에 결합할 수 있는 반응성 중간 종들(흔히 자유 라디칼 종들을 포함하는)로 분해(예를 들어 열적으로 또는 플라즈마 여기에 의해) 될 수 있다. 많은 CVD 반응들은 하나 또는 그 이상의 전구체들이 기판 표면 상에 흡착하는 반응성 중간 종들로 분해되는 것에 의해 발생한다. 일단 표면 상에서는, 다른 전구체들로부터 형성된 반응성 종들이 다중 원소 박막을 형성하기 위해 반응한다.
다중층의 끝에서 둘째의 구조 내에서 최종 박막들 또는 층들로서 이원 또는 다중-원소 물질들이 준비되면, 둘 또는 그 이상의 전구체들이 CVD 반응기 내로 동시에 도입된다. 반응기의 기상 반응 분위기에서 다른 전구체들의 비교되는 반응 또는 분해 속도들을 보증할 필요성에 기인하여 공정의 복잡성이 증가한다.
다중-원소 물질이 준비될 때, 더욱 거의 균일하고 균질인 박막들이 형성되도록 전구체들이 유사한 속도들로 필요한 원소들을 제공하는 것이 유익하다.하나의 전구체가 다른 전구체들보다 현저하게 더 빠른 속도로 반응한다면, 불균일하거나 또는 바람직하지 않은 조성의 막이 생성되는 가능성이 발생한다. 더 빨리 반응하는 전구체는, 예를 들어, 더 늦게 반응하는 전구체들의 상당한 정도의 반응이 일어나기 이전에 기판 상에 단-원소의 층을 증착할 수 있다. 결국, 증착되는 물질 내의 원하는 화학양론적 비가 부족할 수 있다. 삼원 또는 더 높은 조성들의 경우에는, 전구체들의 부분 집합 사이에서 우선적인 반응들이 또한 어날 수 있고 비우선적으로 반응하는 전구체(들)의 원소(들)에 관하여 부족한 박막의 형성을 유발할 수 있다. 증착되는 막에 원하는 원소들(또는 상기 원소들을 포함하는 반응성 종들)이 휘발도(volatility)에서 상당한 정도로 다르면 더욱 복잡하게 된다. CVD 증착하는 동안 원하는 원소들(또는 상기 원하는 원소들을 포함하는 종들)의 표면 탈착이 발생할 수 있으므로 휘발도는 관련된 고려사항이다. 다중-원소 조성의 다른 원소들이 상당한 정도로 다른 속도로 표면에서 탈착된다면, 의도된 화학양론적 비는 구현되지 않을 수 있다.
따라서 다중-원소 조성들의 CVD 준비는 전구체들 및 반응 조건들의 신중한 선택을 필요로 한다. CVD 전구체들의 반응도는 전구체 자체의 화학적 특성들 뿐만 아니라 반응기 내의 조건들(예를 들어 온도, 압력 및 농도)에 의해 영향을 받는다. 반응기 내의 조건들은 전구체들의 주어진 조합에 대한 증착되는 박막들의 수준을 최적화하기 위해 변화될 수 있으며 그리고 개별적인 전구체들은 전구체의 구조 및 본딩을 조절하여 전구체들의 고유의 반응도에 대하여 최적화될 수 있다. 대부분의 전구체들은 중앙의 원소 또는 원소들에 본딩되는 주변의 원소들 또는 그룹들을 따라 CVD 박막에 통합되기를 원하는 중앙의 원소 또는 원소들을 포함한다. 많은 전구체들은, 예를 들어, 중앙의 원소를 포함하는 반응성 중간체를 형성하는 동안 CVD 증착에서 분해되는 하나 또는 그 이상의 리간드들에 의해 결합되는 중앙의 금속 또는 비금속 원자를 포함한다. 그러한 리간드들과 중앙의 원자 사이의 결합 강도는 일반적으로 전구체의 반응 또는 분해의 속도에서 중요한 기여 인자이다. 리간드들 또는 다른 치환기들의 적절한 조절을 통해, 증착되는 박막 내에 원하는 원소들의 공급에 관한 전구체의 반응도는 분해 속도, 반응 속도 및 탈착 속도와 같은 관련된 인자들의 조절을 통해 조절될 수 있다. CVD 전구체들의 특성들의 화학적 조율은 다중-원소 증착들에서 중요한 자유도이다. 그러한 화학적 조율은 다중-원소 막들의 수준을 개선하고 증착된 막으로의 불순물 원자의 혼합을 최소화하기 위해 전구체들의 조합들을 확인하고 최적화하는 것에 사용될 수 있다.
본 발명은 박막 형태의 칼코게나이드 물질들의 CVD 합성에 초점을 맞춘다. 바람직한 실시예에서, 칼코게나이드 물질은 광학적 및 전기적 소자와 스위칭 어플리케이션들에서 유용한 광학적 또는 전기적 칼코게나이드 물질이다. 다른 바람직한 실시예에서, 칼코게나이드 물질은 Ⅱ-Ⅵ 물질이 아니고 그리고 따라서 조성에서 칼럼 Ⅱ 원소(Zn, Cd, 또는 Hg) 또는 Mg가 없다. 다른 바람직한 실시예에서, 칼코게나이드 물질은 Te 및 하나 또는 그 이상의 비-칼코겐 원소들을 포함한다. 다른 바람직한 실시예에서, 칼코게나이드 물질은 칼코겐 원소 및 Sb를 포함한다. 다른 바람직한 실시예에서, 칼코게나이드 물질은 칼코겐 원소 및 Ge를 포함한다.
본 발명의 어떠한 실시예에서, 전기적 스위칭을 나타내는 칼코게나이드 물질들은 CVD 공정에서 준비된다. 칼코게나이드 물질들의 스위칭 특성들은 OTS(Ovonic Threshold Switch) 소자들에서 이전에 이용되어 왔다. OTS는 S.R.Ovshinsky에 의한 "Reversible Electrical Switching Phenomena in Disordered Structures", Physical Review Letters, vol. 21, p.1450-1453(1969); S.R.Ovshinsky 및 H.Fritzsche에 의한 "Amorphous Semiconductors for Switching, Memory, and Imaging Applications", IEEE Transactions on Electron Devices, vol. ED-20, p.91-105(1973)를 포함하는 수편의 학술 논문들 뿐만 아니라 미국 특허 번호 5,543,737; 5,694,146; 및 5,757,446;에서 설명되고, 상기 특허들 및 학술 논문들의 공개된 내용은 인용되어 여기에서 통합된다.
본 발명의 소자들에서 사용되는 칼코게나이드 물질들의 전기적 스위칭 특성들은 도 1에서 개요적으로 도해되는데, 도 1은 칼코게나이드 전기적 스위칭 물질의 I-V(전류-전압) 특성들을 도시한다. 도 1의 도해는 두 개의 이격되어 배치된 전극들이 칼코게나이드 물질과 접촉하는 2-단자 소자 구성에 해당하고 전류 I는 두 개의 전극들 사이를 통과하여 흐르는 전류에 해당한다. 도 1의 I-V 곡선은 전극에 의해 상기 물질을 가로질러 인가되는 전압의 함수로서 칼코게나이드 물질을 통과하는 전류를 도시한다. 상기 물질의 I-V 특성들은 인가되는 전압의 극성에 따라 대칭이다.
편의상, 후속의 칼코게나이드 스위칭 거동을 간단하게 설명함에 있어 도 1의 I-V 플롯의 제1 사분면(전류 및 전압 모두 양의 값인 부분)을 고려한다. 극성을 설명하는 유사한 설명이 I-V 플롯의 제3 사분면에 적용한다.
I-V 곡선은 저항성 브랜치(resistive branch)와 도전성 브랜치(conductive branch)를 포함한다. 브랜치들은 도 1에서 라벨링된다. 저항성 브랜치는 물질을 가로질러 인가되는 전압이 증가할 때 상기 물질을 통과하는 전류가 단지 약간 증가하는 브랜치에 해당한다. 이러한 브랜치는 I-V 플롯에서 작은 기울기를 나타내고 도 1의 제1 및 제3 사분면에서 거의 수평선으로 나타난다. 도전성 브랜치는 물질을 가로질러 인가되는 전압이 증가할 때 상기 물질을 통과하는 전류가 크게 증가하는 브랜치에 해당한다. 이러한 브랜치는 I-V 플롯에서 큰 기울기를 나타내고, 도 1의 제1 및 제3 사분면에서 거의 수직선으로 나타난다. 도 1에서 도시된 저항성 및 도전성 브랜치들의 기울기들은 설명을 위함이며 제한하고자 함이 아니고, 실제의 기울기들은 칼코게나이드 물질의 화학적 조성에 의존한다. 실제적인 기울기들에 불구하고, 도전성 브랜치는 저항성 브랜치보다 필연적으로 더 큰 기울기를 나타낸다. 소 자 조건들이 I-V 곡선의 저항성 브랜치 상의 한 점에 의해 칼코게나이드 물질이 설명되는 경우일 때, 칼코게나이드 물질 또는 소자는 저항성 상태로 언급될 수 있다. 소자 조건들이 I-V 곡선의 도전성 브랜치 상의 한 점에 의해 칼코게나이드 물질이 설명되는 경우일 때, 칼코게나이드 물질 또는 소자는 도전성 상태로 언급될 수 있다.
사용되는 전기적 스위칭 칼코게나이드 물질의 스위칭 특성들은 도 1을 참조하여 설명될 수 있다. 2-단자 소자 구성을 고려하고 소자를 가로질러 인가되는 전압이 없는 소자에서 시작한다. 칼코게나이드 물질을 가로질러 전압이 인가되지 않을 때, 상기 물질은 저항성 상태이고 전류는 흐르지 않는다. 이러한 조건은 도 1에서 도시된 I-V 플롯의 원점에 해당한다. 인가되는 전압이 임계 전압(도 1의 제1 사분면에서 Vt로 라벨링 된)까지 증가될 때 칼코게나이드는 저항성 상태로 남는다. 0에서 Vt사이에 인가되는 전압들에 대한 I-V 곡선의 기울기는 크기에서 작고 칼코게나이드 물질은 높은 전기적 저항을 가지는 것을 나타내며, "저항성 브랜치"라는 용어에서 반영되는 상황은 I-V 곡선의 이러한 부분을 기술하기 위해 사용된다. 높은 저항은 낮은 전기적 전도도를 함축하고 그리고 결국, 인가되는 전압이 증가될 때 물질을 통과하여 흐르는 전류는 단지 약하게 증가한다. 물질을 통과하는 전류가 매우 작으므로, 칼코게나이드의 저항성 상태는 물질의 오프(OFF) 상태로 언급될 수 있다.
인가되는 전압이 임계 전압과 동일하거나 이를 초과할 때, 칼코게나이드 물 질은 I-V 곡선의 저항성 브랜치에서 도전성 브랜치로 변환(전환)한다. 스위칭 현상은 거의 순간적으로 발생하고 그리고 도 1에서 점선으로 표시된다. 스위칭일 때, 소자 전압은 급격하게 감소하고 소자 전류는 소자 전압에서의 변화에 더 민감하게 된다. 최소 전류, 도 1의 Ih로 라벨링된,가 유지되는 한 칼코게나이드 물질은 도전성 브랜치에서 남게 된다.
다른 실시예에서, 본 CVD 공정에 의해 준비되는 물질은 하나 또는 그 이상의 높은 저항 축적 상태들, 감지할 정도로 뚜렷한 낮은 저항 상태 및 중간 저항을 가지는 하나 또는 그 이상의 그레이스케일(greyscale) 상태들을 가지는 칼코게나이드 물질이다.
여기에서 사용될 때, 높은 저항 상태 및 낮은 저항 상태는 각각 높은 전기 저항 및 낮은 전기 저항에 의해 특징지어지는 물리적 상태들을 언급하는데, 여기에서 높은 전기 저항 및 낮은 전기 저항의 전기 저항들은 서로 상대적이고 감지할 정도로 뚜렷하다. 그레이스케일 상태들은 높은 전기 저항과 낮은 전기 저항 사이의 중간의 전기 저항 값들을 가진다.
여기에서 개시되는 도 2는 이러한 실시예의 대표적인 칼코게나이드 물질의 에너지 또는 파워의 함수로서 전기적 저항의 플롯이다. 칼코게나이드 물질에 에너지를 적용하는 것을 이하에서 설명되는 것처럼 다른 상태들 사이에 변환(interconversion)을 허용한다. 전기적 저항 플롯은 널리 축적 영역 및 그레이스케일 영역으로 분류될 수 있는데 상기 두 영역들은 전기적 저항에서 거의 불연속적 인 변화에 의해 분리된다. 축적 영역은 여기에서 도 2의 왼편 상에 도시된 높은 저항 플래토(plateau)에 해당하고 그리고 그레이스케일 영역은 여기에서 도 2의 오른편 상에 도시된 전기적 저항 응답의 나머지 부분에 해당한다.
축적 영역은 복수개의 높은 저항 상태들을 포함하고, 상기 상태들의 각각은 비슷한 전기적 저항을 가진다. 축적 영역의 기울기는, 도 2에서 도시된 것처럼, 거의 수평일 수 있고, 또는 점진적인 기울기를 나타낼 수 있다. 축적 영역 내의 상태들은 축적 상태들로 언급될 수 있다. 칼코게나이드 물질이 초기에 높은 저항 상태에 있으면, 작은 양의 에너지의 적용은 상기 물질을 높은 저항 상태에 두게 한다. 이러한 거동은 도 2의 왼편 상에 도시된 높은 저항 플래토 영역에 의해 묘사된다. 충분한 양의 에너지가 적용되면, 그러나, 칼코게나이드 물질은 그의 높은 저항 상태에서 그의 낮은 저항 상태로 변환한다. 이러한 변환은 도 2의 높은 저항 플래토 영역의 바로 오른편까지 전기적 저항의 급격한 감소에 의해 묘사된다. 그의 높은 저항 상태에서 그의 낮은 저항 상태로의 상기 물질의 변환은 "세팅" 또는 상 변화 물질을 "세트"하는 것으로 언급될 수 있다. 세팅 시에 만들어지는 낮은 저항 상태는 상 변화 물질의 "세트 상태"로 언급될 수 있다. 상기 물질을 세트하기 위해 충분한 에너지 양은 "세트 에너지" 또는 "세팅 에너지"로 언급될 수 있다. 높은 저항 플래토에 걸쳐 각 위치 또는 상태에 대해서 세트 에너지가 다르다는 것을 인식하여야 한다. 리셋 상태는 가장 높은 세팅 에너지를 가지는 축적 상태로 간주될 수 있다.
칼코게나이드 물질이 세트 되면, 도 2의 오른편은 칼코게나이드 물질의 거동 에 해당한다. 일단 세트되면, 도 2의 오른편에 도시된 포스트-세팅 영역에 따라 상기 물질은 낮은 저항 상태에 있고 파워 또는 에너지의 적용에 의해 영향을 받는다. 전기적 저항 응답 곡선의 이러한 부분은 곡선의 아날로그, 다중상태 또는 그레이스케일 영역으로 언급될 수 있다. 그레이스케일 상태에서 물질에 에너지를 적용하면 그의 전기적 저항에서 변화를 만들 수 있다. 전기적 저항에서 변화는 적용되는 에너지 양 및 에너지가 적용되는 속도에 의해 결정된다. 에너지가 제공되는 속도는 파워에 해당하고 포스트-세팅, 그레이스케일 영역에서 물질의 거동에서 중요한 인자이다.
도 2의 그레이스케일 영역에서 칼코게나이드 물질의 파워 및 상태에 의존하여, 전기적 저항에서 증가 또는 감소가 일어날 수 있다. 더욱이, 그레이스케일 영역에서 거동은 가역(reversible)이다. 이러한 가역성은 도 2의 그레이스케일 영역에 도시된 두 개의 화살표들에 의해 묘사되고 그레이스케일 영역에서 상기 물질의 다이렉트 오버라이트 특성(direct overwrite feature)의 기초가 된다. 파워 및 전기적 저항은 그레이스케일 영역에서 각 위치에 관련될 수 있다. 적용되는 파워가 그레이스케일 영역에서 물질을 기술하는 위치에 관련되는 파워를 초과한다면, 상기 물질의 전기적 저항은 증가한다. 반대로, 적용되는 파워가 그레이스케일 영역에서 물질을 기술하는 위치에 관련되는 파워보다 작다면, 전기적 저항은 감소한다.
가역성은 도 2의 그레이스케일 영역에 한정된다. 세팅 변환에 앞서는(즉, 세팅 변화의 왼편으로) 도 2의 높은 저항 축적 영역에서의 위치에 해당하는 에너지를 적용함으로서 세팅 변화를 거꾸로 하는 것은 가능하지 않다. 그러나, 도 2의 그레 이스케일 영역에서의 위치에 의해 기술되는 물질에 충분히 높은 파워를 적용함으로써 물질의 높은 저항 상태를 복원하는 것은 가능하다. 그러한 파워의 적용은 세팅 변환을 거꾸로 하는 방향이기보다는 도 2에서 오른쪽 방향으로 움직이는 것에 해당한다. 도 2의 그레이스케일 영역에서 도시된 것처럼, 연속적으로 증가하는 양의 파워를 적용하는 것은 전기적 저항에서 연속적인 증가를 유도한다. 상기 물질을 도 2의 멀리 오른편까지 구동하도록 충분한 파워를 적용할 때, 상기 물질은 그의 높은 저항 상태로 돌아오고 축적 상태들의 그의 높은 저항 플래토를 새롭게 한다.
그레이스케일 영역에서 높은 저항 상태로 이러한 실시예의 칼코게나이드 물질을 변환하기 위해 필요한 파워 즉 에너지의 속도는 "리셋 파워", "리세팅 파워", "리셋 에너지", "리세팅 에너지"등으로 언급될 수 있다. 낮은 저항 세트 상태는 최대 리셋 에너지를 가지는 그레이스케일 상태에 해당한다. 리셋 에너지의 적용의 결과로 상기 물질의 상태는 "리셋 상태"로 언급될 수 있다. 리셋 파워의 적용은 높은 저항 리셋 상태를 만들기 위해 상기 물질을 "리세트"하고 그리고 상기 물질을 그의 축적 영역에 두게 한다. 리세팅 이후에 에너지의 추가적인 적용 시에 관찰되는 거동은 도 2의 축적 영역에 대한 앞에서 기술된 거동에 해당한다.
본 발명의 범위 내에서 포함되는 칼코게나이드 물질들의 거동(스위칭, 메모리, 축적 및 인식의 동작을 포함하는) 및 화학적 조성들은, 예를 들어, 다음의 미국 특허번호들 6,671,710; 6,714,954; 6,087,674; 5,166,758; 5,296,716; 5,534,711; 5,536,947; 5,596,522; 5,825,046; 5,687,112; 5,912,839; 3,271,591 및 3,530,441에서 기술되고, 상기 특허들의 공개된 내용들은 인용되어 여기에서 통 합된다. 이러한 참조들은 또한 전기적 및 광학적 칼코게나이드 물질들의 거동을 지배하는 제안된 메커니즘들을 기술한다. 상기 참조들은 또한 전기적 및 광학적 칼코게나이드 물질들의 동작의 기초가 되면서 그 내에 결정질 및 비정질 영역들의 상대적인 비율들이 변화하는 일련의 부분적인 결정질 상태들을 통하여 결정질 상태에서 비정질 상태로(그리고 역도 동일함) 구조의 변환들을 기술한다.
대표적인 칼코게나이드 물질들은 주기율표의 Ⅵ족에서 하나 또는 그 이상의 원소들(칼코겐 원소들) 및 선택적으로는 Ⅲ, Ⅳ 또는 Ⅴ족들에서 하나 또는 그 이상의 화학적 조절제(modifier)를 포함하는 물질들이다. 하나 또는 그 이상의 S, Se 및 Te는 본 소자들의 액티브 물질에서 포함되는 가장 일반적인 칼코겐 원소들이다. 칼코겐 원소들은 이가의(divalent) 결합 및 홀전자쌍(lone pair electrons)의 존재에 의해 특징지어진다. 이가의 결합은 칼코게나이드 물질들을 형성하기 위해 칼코겐 원소들을 결합할 때 체인 및 링 구조들의 형성을 유도하고 홀전자쌍은 도전성 필라멘트를 형성하기 위해 전자들의 소스를 제공한다. Al, Ga, In, Ge, Sn, Si, P, As 및 Sb와 같은 3가 및 4가의 조절제들은 칼코겐 원소들의 체인 및 링 구조들에 들어가고 브랜칭 및 크로스링킹을 위한 지점들을 제공한다.
본 발명을 위한 적절한 증착 전구체들은 예를 들어, 증발 또는 승화에 의해 가스 또는 기상으로 전환될 수 있는 칼코겐 원소 또는 액상 또는 고상 화합물들을 포함하는 가스 또는 기상 분자 화합물들을 포함한다. 대표적인 전구체들은 칼코겐 원소들의 알킬 화합물들, 칼코겐-탄소 결합을 포함하는 칼코겐 화합물들, 칼코겐 원소들의 아민 화합물들 및 칼코겐-질소 결합을 포함하는 칼코겐 화합물들을 포함 한다. 특별한 대표적인 예시들이 이하에서 뒤따르는 예들에서 더욱 상세하게 제공된다.
예 1
이러한 예에서, 실리콘 나이트라이드 기판 상에 Sb2Te3의 CVD 합성이 설명된다. CVD 반응기는 분리된 오버헤드(overhead) 샤워헤드 및 비활성 주변 가스의 백그라운드 압력을 제공하는 백필(backfill) 라인들 뿐만 아니라 기판 마운트, 캐리어 가스에 희석되거나 직접적으로 증기 또는 기상 형태로 전구체들을 공급하는 다수의 전구체 입구들을 포함한다.
실리콘 나이트라이드 웨이퍼 기판이 CVD 반응 챔버 내에 위치된다. 막 형성을 위해 필요한 Sb를 제공하기 위해 트리스(디메틸아미노)안티몬(Sb(N(CH3)2)3)이 안티몬(Sb) 전구체로서 사용되었다. 막 형성을 위해 필요한 Te를 제공하기 위해 디이소프로필텔루륨(Te(CH(CH3)2)2)이 텔루륨(Te) 전구체로서 사용되었다. 두 전구체들의 분자 형태들이 여기의 도 3에서 도시된다. 두 전구체들은 대기의 조건에서 액체들이고 버블러의 사용에 의해 기상 형태로 CVD 반응기에 공급된다. Sb-전구체 및 Te-전구체가 CVD 반응기로의 분리된 라인들을 통해 연결되는 분리된 버블러들에 위치된다. 각 버블러 및 그 공급 라인들은 75℃까지 가열된다. N2는 CVD 반응기로 전구체들의 각각을 공급하기 위한 캐리어 가스로서 사용되었다. N2에서 희석되는 기상 형태로 각 전구체를 포함하는 가스 스트림을 만들기 위해 300sccm의 유속으로 각 버블러를 통하여 N2가 버블링되는데, N2는 캐리어 가스로서 역할을 한다. 각각의 이러한 가스 스트림들은 다른 200sccm의 N2에서 더욱 희석될 수 있고 그 다음에 막 형성 반응을 수행하는 CVD 반응기 내로 도입된다. 증착하는 동안, 250sccm의 N2가 샤워헤드로부터 기판의 위에서부터 공급되었고 그리고 250sccm의 N2가 백필 라인을 통해 기판의 아래에서부터 공급되었다. 증착하는 동안 CVD 반응기 내의 전체 압력은 약 3Torr 였다.
CVD 반응하는 동안 기판은 350℃까지 가열되었고 50rpm으로 회전되었다. 기판의 회전은 기판에 걸쳐 증착의 균일도를 개선시킨다. 반응은 ~30분 동안 진행하도록 허용되었고 그리고 반응의 종결로, 두께로 약 3000Å의 막이 기판상에 준비되어 졌다.
상기 막은 오제(Auger) 방출 분광기를 사용하여 분석된다. 오제 깊이 프로파일링의 결과가 도 4에서 도시된다. 오제 분석은 증착된 막 내에 Sb 및 Te의 존재를 확인시켜 주었고, Sb:Te 원자비가 약 36:56 즉 2:3.1인 것을 더 보여주었는데, 이것은 Sb2Te3에 대한 예상된 비율과 합치한다. 깊이 프로파일링은 두께 방향으로 상기 막의 조성의 균일도를 더 보여준다. 이것은 Sb 및 Te의 분리된 층들 또는 영역들 대신에 균일한 이원 막이 증착되는 것을 나타낸다.
여기에서, 도 5는 증착된 막의 일부에 대한 스캐닝 전자 마이크로그래피를 도시한다. 상기 마이크로그래피는 4000X의 확대에서 얻어졌다. 상기 마이크로그래 피는 증착된 막이 본질적으로 다결정질인 것을 나타낸다. 막 내의 일반적인 결정 크기는 마이크론 오더이다.
예 2
이러한 예에서, Sb2Te3 및 Ge의 고상 막들을 포함하는 두 개의 층 구조가 CVD 공정에서 준비된다. 증착은 50rpm에서 회전되는 SiN 기판 상에 수행된다. 이러한 예에서 사용되는 CVD 반응기, Sb-전구체 및 Te-전구체는 앞에서의 실시예 1에서 기술된 것과 같다. Ge-전구체는 이소부틸저메인, H3Ge(i-C4H9),이었고 그리고 여기 도 6에서 도시된 분자 형태를 가진다. Ge-전구체는 대기 조건들에서 높은 증기 압력 액체이고 버블러를 통해 CVD 반응기로 공급되었다. 증착은 Ge 막의 증착으로 시작되었다. Ge-전구체는 버블러에 위치된다. 캐리어 가스로서 He내에 기상 형태로 Ge-전구체를 함유하는 가스 스트림을 제공하기 위해 200sccm의 He이 Ge-전구체를 통하여 버블링되었다. 이러한 가스 스트림은 300sccm의 He으로 더 희석되고 그 다음에 반응기 내로 주입된다. Ge 막을 증착하는 동안, 400sccm He이 샤워헤드를 통해 주입되었고 250sccm He이 백필 라인을 통해 주입되었다. Ge 막을 증착하는 동안 반응기 압력은 약 6Torr이었고 그리고 기판 온도는 약 400℃이었다. 증착은 15분 동안 진행하도록 허용되었고 그 다음에 종료되었다. 반응기는 Ge막을 함유하는 기판을 제거하지 않으면서 퍼지되었고 그리고 Sb2Te3 막을 증착하도록 준비되었다.
Sb2Te3 막이 앞에서의 예 1에서 기술된 것과 같은 조건들 하에서 Ge막 상에 직접 증착되었다. 증착은 25분 동안 진행되도록 허용되었고 그리고 다음에 종료되 었다.
결과로서의 두 개의 층 구조는 여기에서 증착된(as-deposited) 구조, 증착된 다중층 구조, 끝에서 둘째의 구조, 끝에서 둘째의 다중층 구조 등으로 언급될 수 있다. 상기 끝에서 둘째의 구조는 계속해서 전기적 테스트 측정을 받는다 두 개의 전기적 프로브들이 구조의 상부 Sb2Te3막에 접촉하여 위치되고 두 개의 막 물질의 전류-전압(I-U(V)) 및 저항-전류(R-I) 응답이 측정되었다. 프로브 팁들은 ~2.5㎛의 직경을 가지고 수백 미크론의 거리만큼 이격되었다. 전류-전압 측정들에서, 프로브들 사이를 흐르는 전류는 프로브들 사이에 인가되는 전압의 함수로서 측정되었다. 저항-전류 측정들에서, 다른 크기들을 가지는 전류 펄스들이 적용되었고 펄스의 종료 이후의 샘플의 저항이 측정되었다.
측정들의 결과들이 여기의 도 7 및 8에서 요약되었다. 증착된(끝에서 둘째의) 구조에 대하여 도 7은 R-I 응답을 도시하고 도 8은 I-U(V) 응답을 도시한다. 도 7에서 도시된 R-I 측정에서 집합적으로 "100"으로 라벨링된 점들의 집합에 의해 그리고 도 8에서 도시된 I-U(V) 측정에서 집합적으로 "200"으로 라벨링된 점들의 집합에 의해 끝에서 둘째의 구조의 응답이 주어진다. 도 7에서 도시된 응답 곡선(100)은 증착된(끝에서 둘째의) 구조가 낮은 저항을 가지고 조사된 전류 범위에 걸쳐 구조의 중대한 변환을 겪지 않는다는 것을 나타낸다. 이러한 거동은 물질의 결정질 상태와 일치한다. 도 8에서 도시된 I-U(V) 응답 곡선(200)은 또한 증착된(끝에서 둘째의) 구조에 대한 결정질 상태와 일치한다.
증착된(끝에서 둘째의) 구조의 R-I 및 I-V 측정들이 완료되고, 높은 크기의 전류 펄스가 최종 구조를 형성하기 위해 구조에 인가된다. 펄스를 인가한 후에, 전기적 프로브들 사이의 저항이 낮은 전류에서 측정되고 약 1MΩ(106Ω)으로 관찰된다. 이러한 측정의 결과는 도 7의 점(10)으로 나타내진다. 저항 측정 이후에, 최종 구조의 전류-전압 특징들이 테스트된다. 이러한 측정의 결과들은 도 8에서 집합적으로 "400"으로 라벨링된 점들의 집합에 의해 도시된다. 높은 크기의 전류 펄스의 적용 이후의 전류-전압 응답은 전기적 스위칭 거동을 나타낸다. 낮은 전압들에서, 응답은 높은 저항 구조를 나타내는 작은 기울기를 가지는 선형이다. 약 2.5V 보다 약간 높은 전압에 이르면(즉, 구조의 임계 전압에 이르면), 구조는 전류-전압 응답 곡선의 스위치백 거동을 입증하는 것처럼 높은 저항 상태에서 낮은 저항 상태로 스위칭 된다. 도 8의 점들의 집합(400)에 의해 설명되는 스위칭 변이는 미국 특허출원공개번호 20040178401에서 기술되는 것처럼 저항성 영역에서 도전성 영역으로의 변이와 유사하며, 상기 출원의 공개된 내용은 여기에서 인용되어 여기에 통합된다.
전류-전압 측정의 완료 시, 최종 구조의 저항-전류 특성들이 높은 크기의 전류 펄스의 적용의 효과를 검토하기 위하여 측정된다. 측정의 결과들은 도 7에서 집합적으로 "300"으로 라벨링된 점들에 의해 도시된다. 앞에서 설명된 것처럼, 낮은 전류에서 구조의 저항은 약 1MΩ이다. 점진적으로 더 높은 전류 크기의 일련의 전류 펄스들이 계속하여 최종 구조에 적용되었다. ~3mA 까지의 전류 펄스들의 적용은 최종 구조의 저항의 현저한 감소에 이르게 된다. ~3mA 및 ~5mA 사이의 전류 펄스들 에 대하여, 저항은 103-104 Ω 범위에서의 값에 안정된다. 약 ~5mA을 초과하면, 저항은 증가하고 최종적으로 그의 최초 값인 ~1MΩ으로 복원되었다.
점들의 집합(300)에 의해 묘사되는 저항-전류 거동은 최종 구조의 세팅 및 리세팅 특성들을 도해한다. ~3mA 까지의 전류 펄스들에 대해 관찰되는 저항의 감소는 칼코게나이드 물질들의 축적 거동 및 세팅 변환에 해당한다. ~3mA을 초과하여 관찰되는 저항의 레벨링 및 증가는 칼코게나이드 물질들의 다중 상태, 다이렉트 오버라이트 거동에 해당하고 최초의 저항에 필적하는 저항의 도달은 칼코게나이드 물질의 리세팅 변환에 해당한다. 에너지 축적 능력, 세트 변환, 다중상태 레짐(regime) 및 리셋 변환이, 예를 들어, 미국 특허번호들 5,912,839; 6,141,241; 6,714,954; 및 6,671,710;에서 기술되고, 상기 특허의 공개된 내용들은 여기에서 인용되어 여기에서 통합된다.
이론에 의해 구속되기를 원하지 않지만, 본 발명가들은 증착된(끝에서 둘째의) 구조에 높은 전류 크기 펄스를 인가하는 것은 3-원소 칼코게나이드 조성이 최종 구조에서 형성되도록 개별적인 층들 사이에서 원소들의 확산 또는 상호확산(interdiffusion)을 유발한다는 것을 믿는데, 여기에서 상기 최종 구조에서 3-원소 조성은 임계 전압을 인가할 때에 전기적 스위칭이 나타나는 조성이다. 최종 구조는 추가적으로 축적, 세팅 및 리세팅 특성들을 나타낼 수 있다. 본 발명가들은, 최종 구조에 대하여 도 8에서 점들의 집합(400)에 의해 도시되는 특성들과 유사한 전기적 스위칭 특성들 및 도 7에서 점들의 집합(300)에 의해 도시되는 특성들과 유 사한 축적, 세팅 및 리세팅 특성들이 유발되도록, 증착 이후의 에너지의 적용에 의해 3-원소 조성이 형성되는 것을 믿는다.
도 9는 최종 구조의 저항-전류 특성들의 집합적으로 라벨링된 점들의 집합(350)에 의해 묘사되는 추가적인 측정을 도시한다. 집합적으로 "100"으로 라벨링된 더 낮은 점들의 집합은 도 7에서 "100"으로 라벨링된 점들을 복제하였다. 이러한 측정에 대한 초기 상태(20)는 도 7에서 도시된 실험의 초기 상태(10)와 다르다. 특별히, 초기 저항은 도 9의 실험에 대한 것이 도 7의 실험에 대한 것보다 약 1000 팩터 더 작다. 도 9에서 도시된 것처럼, 축적, 세팅, 가역의 다중 상태, 및 리세팅 특성들이 구조에 의해 나타난다. 더 낮은 초기 저항은 세팅 시에 더 작은 저항의 감소에 이르게 한다. 그러한 거동은 종래 기술에서 설명된 인식력있는 칼코게나이드 물질들의 예상된 거동과 일치한다. 가역의 다중 상태 영역은 약 2mA에서 리셋 상태(~5.8mA)까지 신장한다. 가역의 다중 상태 영역은 저항에 근거한 복수개의 상태들을 포함한다. 다수 내의 저항들의 범위는 10의 팩터를 초과한다.
이러한 예는 따라서 증착된 형태에서 전기적 스위칭, 축적, 세팅 및/또는 리세팅 특성들을 나타내지 않는 증착된 끝에서 둘째의 다중층 구조를 하나 또는 그 이상의 그러한 특성들을 나타내는 최종 구조로 변환할 수 있는 높은 크기 전류 펄스의 증착 이후의 적용을 설명한다.
예 3
이러한 예에서, 단일 막 3-원소 고상 칼코게나이드 박막이 화학 기상 증착에 의해 증착된다. 증착은 50rpm으로 회전된 SiN 기판 상에 수행되었다. 이러한 예에 서 사용된 CVD 반응기, Sb-전구체, Te-전구체 및 Ge-전구체는 앞에서 예 1 및 예 2에서 설명된 것과 같다.
이러한 예에서 증착은 Sb-전구체, Te-전구체, 및 Ge-전구체의 반응에 의해 수행되었는데, 여기에서 모든 3개의 전구체들은 CVD 반응기 내에 동시에 존재하였다. 전구체들이 분리된 피드 라인들을 통해 CVD 반응기 내로 도입되었다. 헬륨(He)이 모든 3개의 전구체들에 대한 캐리어 가스로서 사용되었다. Sb-전구체 및 Te-전구체는 75℃까지 가열된 분리된 버블러들에 위치되고 또한 75℃까지 가열된 분리된 피드 라인들을 통해 CVD 반응기로 공급된다. He 내에 희석된 기상 형태로 Sb-전구체를 함유하는 가스 스트림을 형성하도록 200sccm의 유속으로 Sb-전구체 버블러를 통하여 He이 버블링되는데, He은 캐리어 가스로 역할을 한다. 이러한 가스 스트림은 다른 100sccm의 He에 추가적으로 희석되었고 그 다음에 막 형성 반응을 위해 기상 형태로 Sb-전구체를 제공하기 위해 CVD 반응기 내로 도입되었다. He에 희석된 기상 형태로 Te-전구체를 함유하는 가스 스트림을 만들기 위해 200sccm의 유속으로 Te-전구체 버블러를 통해 He이 버블링되는데, He은 캐리어 가스의 역할을 한다. 이러한 가스 스트림은 다른 100sccm의 He에 추가적으로 희석되었고 그 다음에 막 형성 반응을 위해 기상 형태로 Te-전구체를 제공하기 위해 CVD 반응기 내로 도입되었다. Ge-전구체는 분리된 버블러 내에 위치된다. 캐리어 가스로서 He 내에 기상 형태로 Ge-전구체를 함유하는 가스 스트림을 만들기 위해 Ge-전구체 버블러를 통해 200sccm의 He이 버블링된다. 이러한 가스 스트림은 300sccm의 He으로 추가적으로 희석되었고 그 다음에 막 형성 반응을 위해 기상 형태로 Ge-전구체를 제공하기 위 해 CVD 반응기 내로 주입된다.
증착하는 동안, 400sccm의 He이 기판의 위에서부터 샤워헤드로부터 공급되고, 250sccm의 He이 백필 라인을 통해 기판의 아래에서부터 공급되었다. 증착하는 동안 CVD 반응기 내의 전체 압력은 약 6 Torr이었다. 기판은 CVD 반응 동안 400℃까지 가열되었다. 반응은 ~15분동안 진행되도록 허용되었고 반응의 결과로, 두께로 약 3000Å의 막이 기판 상에 준비되었다.
상기 막의 스캐닝 전자 마이크로스코피 분석이 완료되었고 선택된 결과들이 도 10 및 도 11에 나타내어진다. 도 10은 상기 막의 낮은 배율(2000X) 이미지이고 더 조밀한 그레인 백그라운 물질(600)의 존재에서 몇몇의 더 큰 결정(650)을 보여준다. 도 11은 더 큰 결정(650)의 하나에 대한 높은 확대 이미지(6000X)를 보여준다. 백그라운드 물질(600) 및 결정(650)의 원소 분석이 EDS를 사용하여 수행되었다. EDS 결과는 백그라운드 물질(600) 내에 Ge:Sb:Te의 비율이 1:2:3이고, 따라서 화학양론적인 GeSb2Te3 조성을 나타낸다. EDS 결과는 결정(650)에서 Ge:Sb:Te의 비율이 2:2:5이고 따라서 화학양론적인 Ge2Sb2Te5 조성을 나타낸다.
상기 막은 오제 방출 깊이 프로파일링을 사용하여 추가적으로 분석되었고 대표적인 결과들이 여기의 도 12에 도시된다. 오제 분석은 상기 막 내에 Ge, Sb 및 Te의 존재를 확인하였고 그리고 깊이 방향으로 약간의 변동과 함께 Ge, Sb 및 Te 원자 조성들이 상당히 균일하다는 것을 추가적으로 보여주었다. 이러한 결과는 복수개의 이원 또는 일원 원소 영역들, 층들 또는 도메인들보다는 박막 전체에 걸쳐 3원 조성의 형성을 확인한다.
삼원의 칼코게나이드 막이 후속적으로 전기적 테스트 측정들을 받는다. 두 개의 전기적 프로브들이 상기 막에 접촉하여 위치되고 상기 막의 전류-전압(I-U(V)) 및 저항-전류(R-I) 응답이 앞에의 예 2에서 설명된 것처럼 측정된다. 전류-전압 결과들은 2V를 초과하는 임계 전압과 함께 앞에서의 예 2에서 설명된 것과 유사한 전기적 스위칭을 나타낸다.
저항-전류 결과들은 도 13에서 도시된다. ~500ns 의 전류 펄스들이 이러한 실험에서 사용되었다. 3원 칼코게나이드 막은 높은 초기 저항을 나타내고 약 0.5mA까지의 크기를 가지는 전류 펄스들을 적용할 때 높은 저항 플래토를 나타낸다. 높은 저항 플래토에서 관찰되는 거동은 예 2에서 기술되는 축적 또는 인식의 함수에 해당한다. 약 0.5mA 및 약 1mA 사이의 전류 펄스 크기 영역에서, 상기 막은 저항에서 급격한 감소, 상기 예 2에서 설명된 것처럼 3원 칼코게나이드 막의 세팅 변환에 해당하는 거동을 나타낸다. 약 1mA와 약 4mA 사이의 전류 펄스 크기 영역에서, 저항은 안정화된다. 약 4mA를 초과해서는, 막의 저항의 급격한 증가가 관찰되고, 상기 예 2에서 기술되는 것처럼 막의 리세팅에 해당하는 거동이다. 도 13에서 도시된 저항-전류 특성들은 실험의 반복된 수행 상에서 재현될 수 있다.
도 13의 이러한 저항-전류 결과들은 이러한 예의 화학 기상 증착 공정을 통해 형성된 3원 칼코게나이드 박막은 일련의 상태들을 가진다는 것을 나타내는데, 이것은 저항에 따라 특징지어질 수 있다. 도 13에서 도시된 각각의 데이터 점들은 칼코게나이드 박막의 대표적인 상태들에 해당하고 저항값은 각 상태들과 관련될 수 있다. 상기 상태들은 특별한 저항들을 가지는 복수개의 상태들을 포함한다. 다수 내의 상태들의 저항들은 8 팩터만큼 까지 다르다.
전기적 측정 결과들은 이러한 실시예에서 형성되는 3원 칼코게나이드 물질이 여기에서 인용되어 통합되는 특허들에서 기술되는 전기적 스위칭, 인지, 축적, 세팅, 리세팅 및 다중 상태 메모리 함수을 나타낸다는 것을 보여준다.
예 4
이러한 예에서, 단일 막 2-원소(GeTe) 고상 칼코게나이드 박막이 화학 기상 증착에 의해서 증착된다. 증착은 75rpm으로 회전되는 SiN 기판 상에 수행되었다. 이러한 예에서 사용된 CVD 반응기, Te-전구체 및 Ge-전구체는 예 1, 예 2 및 예 3에서 기술된 것과 같다.
이러한 예에서 증착은 Te-전구체 및 Ge-전구체의 반응에 의해 수행되었는데, 여기에서 두 전구체들은 CVD 반응기 내에 동시에 존재하였다. 전구체들은 분리된 피드 라인들을 통해 CVD 반응기 내로 도입되었다. 헬륨(He)이 두 전구체들을 위한 캐리어 가스로서 사용되었다. Te-전구체가 75℃까지 가열된 버블러에서 위치되고 또한 75℃까지 가열된 분리된 피드 라인들을 통해 CVD 반응기로 공급되었다. He 내에 희석된 기상 형태로 Te-전구체를 함유하는 가스 스트림을 형성하도록 100sccm의 유속으로 Te-전구체 버블러를 통하여 He이 버블링되는데, He은 캐리어 가스로 역할을 한다. 이러한 가스 스트림은 다른 50sccm의 He에 추가적으로 희석되었고 그 다음에 막 형성 반응을 위해 기상 형태로 Te-전구체를 제공하기 위해 CVD 반응기 내로 도입되었다. Ge-전구체는 분리된 버블러 내에 위치된다. 캐리어 가스로서 He 내 에 기상 형태로 Ge-전구체를 함유하는 가스 스트림을 만들기 위해 Ge-전구체 버블러를 통해 100sccm의 He이 버블링된다. 이러한 가스 스트림은 150sccm의 He으로 추가적으로 희석되었고 그 다음에 막 형성 반응을 위해 기상 형태로 Ge-전구체를 제공하기 위해 CVD 반응기 내로 주입된다.
증착하는 동안, 500sccm의 N2이 기판의 위에서부터 샤워헤드로부터 공급되고, 250sccm의 N2이 백필 라인을 통해 기판의 아래에서부터 공급되었다. CVD 반응하는 동안 기판은 400℃까지 가열되었다. 반응은 ~15분동안 진행되도록 허용되었고 반응의 결과로, 약 1000-2000Å의 예상된 두께를 가지는 막이 기판 상에 준비되었다.
상기 막의 스캐닝 전자 마이크로스코피 분석이 완료되었고 선택된 결과들이 도 14에 나타내어진다. 도 14는 상기 막의 2000X 이미지이고 더 조밀한 그레인 백그라운 물질(700)의 존재에서 몇몇의 더 큰 결정(750)을 보여준다. 백그라운드 물질(700) 및 결정(750)의 원소 분석이 EDS를 사용하여 수행되었다. EDS 결과는 백그라운드 물질(600) 내에 Ge:Te의 비율이 약 1:1이고, 따라서 화학양론적인 GeTe 조성을 나타낸다.
상기 막은 오제 방출 깊이 프로파일링을 사용하여 추가적으로 분석되었다. 오제 분석은 상기 막 내에 Ge 및 Te의 존재를 확인하였고 그리고 깊이 방향으로 Ge 및 Te 원자 조성들이 균일하다는 것을 추가적으로 보여주었다. 이러한 결과는 박막에 걸쳐 이원의 GeTe 조성의 형성을 확인한다. .
GeTe 칼코게나이드 막이 후속적으로 전기적 테스트 측정들을 받는다. 두 개의 전기적 프로브들이 상기 막에 접촉하여 위치되고 상기 막의 전류-전압(I-U(V)) 및 저항-전류(R-I) 응답이 예 2에서 설명된 것처럼 측정된다.
여기에서 도 15 및 도 16에서 측정의 결과들이 요약된다. GeTe 막에 대하여 도 15는 R-I 응답을 도시하고 도 16은 I-U(V) 응답을 도시한다. 증착된 GeTe막의 응답이 도 15에서 도시된 R-I 측정에서 집합적으로 "810"으로 라벨링된 점들의 집합에 의해 그리고 도 16에서 도시된 I-U(V) 측정에서 집합적으로 "850"으로 라벨링된 점들의 집합에 의해서 주어진다. 도 15에서 도시된 응답 곡선(810)은 증착된 GeTe 막이 낮은 저항을 가지고 검토되는 전류 범위에 걸쳐 구조의 중대한 변환을 받지 않음을 나타낸다. 이러한 거동은 증착된 물질에 대한 결정질 상태와 일치한다. 도 16에서 도시된 I-U(V) 응답 곡선(850)은 또한 증착된 물질에 대한 결정질 상태와 일치한다.
증착된 막의 R-I 및 I-V 측정들을 완료한 때에, 후속의 측정들에 대한 초기 상태를 확립하고 비정질화(amorphization)를 유발하기 위해 높은 크기 전류 펄스(~1μs 동안 적용되는 ~40mA)가 프로브 팁들 사이에 적용된다. 유사한 방법이 상기 기술된 실시예들에서의 다양한 초기 상태들을 수립하기 위해 사용되었다. 펄스를 적용한 후에, 전기적 프로브들 사이의 저항이 낮은 전류에서 측정되고 약 1MΩ(106Ω)으로 관찰되었다. 이러한 측정의 결과는 도 15에서 점(30)에 의해 나타난다. 저항 측정 이후에, GeTe 막의 전류-전압 특성들이 테스트된다. 이러한 측정의 결과들은 도 16에서 집합적으로 "860"으로 라벨링된 점들의 집합에 의해 도시된다. 높은 크기 전류 펄스를 적용한 후의 전류-전압 응답은 전기적 스위칭 거동을 나타내다. 낮은 전압에서, 응답은 높은 저항 물질을 나타내는 작은 기울기를 가지는 선형이다. 약 3.25V 의 전압(물질의 임계 전압에 해당하는 전압)에 이르면, GeTe 물질은 전류-전압 응답 곡선의 스위치백 거동을 입증하는 것처럼 높은 저항 상태에서 낮은 저항 상태로 전환된다. 도 16에서 점들의 집합(860)에 의해 설명되는 스위칭 변이는 예 2에서 기술된 것처럼 저항성 영역에서 도전성 영역으로의 변이와 유사하다.
전류-전압 측정의 완료 시, GeTe 물질의 저항-전류 특성들이 이러한 특성들에 대한 비정질 펄스의 효과를 검토하기 위하여 측정되었다. 측정의 결과들은 도 15에서 집합적으로 "820"으로 라벨링된 점들에 의해 도시된다. 앞에서 설명된 것처럼, 낮은 전류에서 구조의 저항은 약 1MΩ이고 "30"으로 라벨링된 점에 해당한다. 점진적으로 더 높은 전류 크기의 일련의 전류 펄스들이 계속하여 적용되었다. 거의 ~3mA 까지의 전류 펄스들의 적용은 GeTe 막의 저항의 현저한 감소에 이르게 하고 상기 막의 축적, 인지, 및 세팅 함수를 나타낸다. 도 15에서 집합적으로 830으로 라벨링된 점들은 도 15에서 "40"으로 나타내지는 상태를 제공하기 위해 GeTe 막의 초기 상태가 전류 펄스의 사용을 통해 조절되는 다른 저항-전류 측정의 결과를 도시한다. 전류에 대한 저항의 변화를 상세하게 표시하기 위해 일련의 점점 더 높은 크기의 추가적인 전류 펄스들이 작은 증가 단계들로 상기 물질에 적용되었다. 점들(830)은 약 0.75mA까지의 전류 크기에 대하여 높은 저항 플래토를 도시하고, 후 속으로 변환 영역 및 약 0.75mA를 초과하여 저항의 안정화가 이어진다. 이러한 데이터는 또한 GeTe막의 축적, 인지 및 세팅 함수를 설명한다.
본 발명은 앞에서 설명된 것처럼 전기적 스위칭, 축적, 세팅, 리세팅 및/또는 메모리 함수를 나타내는 칼코게나이드 박막들의 화학 기상 증착에 일반적으로 연장한다. 하나의 실시예에서, 증착은 정적인 기판 상에 일어난다. 다른 실시예에서, 증착은 연속적 웹 기판, 움직이는 컨베이어 상에 위치된 개별적인 기판 또는 다른 이송되는 기판들과 같은 동적인 기판 상에 일어난다. 후자의 실시예는 본 발명의 화학 기상 증착 공정에 따른 칼코게나이드 물질의 연속적인 증착을 제공한다. 동적 기판을 포함하는 실시예에서 증착 챔버는 기판이 그 내로 공급되는 기판 주입 포트를 포함한다. 증착 챔버는 증착 전구체들을 공급하는 수단들을 더 포함하고 그리고 칼코게나이드 박막의 증착을 보증하기 위하여 증착 전구체들의 공급 속도 및 동적 기판의 이송 속도는 챔버의 성장 환경 내에 기판의 적절한 잔류 시간을 보증하도록 최적화된다. 증착 챔버는 이제 증착된 박막을 함유하는 기판이 그 곳으로부터 나오는 기판 배출 포트를 더 포함한다. 동적 기판 상으로 증착은 예 2에서 기술되는 것처럼 다중층 구조의 형성을 통해 또는 예 3 및 예 4에서 기술되는 것처럼 단일 막, 다중 원소 칼코게나이드 박막을 형성하기 위해 다수의 증착 전구체들의 동시 도입을 통해 일어날 수 있다. 본 실시예의 범위는 증착하는 동안 정적인 기판들 상으로 증착 뿐만 아니라 증착하는 동안 연속적으로 움직이는 기판 상으로 증착을 포함하는데, 그러나 그들은, 예를 들어, 기판 동작이 증착하는 동안 중단되고 증착의 완료 시에 새로 재개하는 간헐적인 동작 모드 또는 "시작-중지" 모드로 증 착을 위한 증착 챔버 내로 연이어 이송된다.
앞에서의 설명과 기술은 본 발명의 실시에 대하여 제한하고자 함이 아니고, 본 발명의 실시들을 설명하고자 함이다. 여기에서 개시된 도해적인 실시예들의 많은 등가물들이 존재한다는 것이 당업자들에게 이해될 수 있다. 본 발명의 범위를 정의하는 것은 상기 상세한 설명과 결합된, 청구범위들의 모든 등가물 및 명백한 변형들을 포함한, 다음의 특허청구범위들이다.
본 발명에 의하면 전기적 스위칭, 축적, 세팅, 가역적인 다중 상태 거동, 리세팅, 인지 함수, 또는 가역적인 비정질-결정질 변환의 특성들을 가지는 칼코게나이드 물질의 CVD 형성방법을 제공할 수 있다.

Claims (42)

  1. 기판을 제공하는 단계;
    증착 챔버 내에 상기 기판을 위치시키는 단계;
    하나 또는 그 이상의 증착 전구체들을 상기 증착 챔버에 공급하는 단계로서, 상기 증착 전구체들은 기상 형태로 공급되고, 상기 증착 전구체들의 적어도 하나는 칼코겐 원소를 포함하고; 상기 증착 전구체들은 상기 기판 상에 고상 박막을 형성하도록 반응하고, 상기 박막은 상기 칼코겐 원소를 포함하고, 상기 박막은 임계 전압을 가지는, 상기 하나 또는 그 이상의 증착 전구체들을 공급하는 단계;를 포함하고:
    상기 박막은 상기 박막에 상기 임계 전압을 인가할 때 저항 상태에서 도전 상태로 스위치 하는 것을 특징으로 하는 칼코게나이드 물질을 형성하는 방법.
  2. 제1항에 있어서, 상기 하나 또는 그 이상의 증착 전구체들은 적어도 두 개의 증착 전구체들을 포함하는 것을 특징으로 하는 칼코게나이드 물질을 형성하는 방법.
  3. 제1항에 있어서, 상기 하나 또는 그 이상의 증착 전구체들은 적어도 세 개의 증착 전구체들을 포함하는 것을 특징으로 하는 칼코게나이드 물질을 형성하는 방법.
  4. 제1항에 있어서, 상기 하나 또는 그 이상의 증착 전구체들의 각각은 상기 반응 동안 적어도 하나의 원소를 상기 박막으로 제공하는 것을 특징으로 하는 칼코게나이드 물질을 형성하는 방법.
  5. 제1항에 있어서, 상기 박막은 적어도 2 원소들을 포함하는 것을 특징으로 하는 칼코게나이드 물질을 형성하는 방법.
  6. 제1항에 있어서, 상기 박막은 적어도 3 원소들을 포함하는 것을 특징으로 하는 칼코게나이드 물질을 형성하는 방법.
  7. 제1항에 있어서, 상기 칼코겐 원소는 Te인 것을 특징으로 하는 칼코게나이드 물질을 형성하는 방법.
  8. 제1항에 있어서, 상기 박막은 Ge을 더 포함하는 것을 특징으로 하는 칼코게나이드 물질을 형성하는 방법.
  9. 제1항에 있어서, 상기 박막은 Sb을 더 포함하는 것을 특징으로 하는 칼코게나이드 물질을 형성하는 방법.
  10. 제1항에 있어서, 상기 박막은 Te 및 Ge을 포함하는 것을 특징으로 하는 칼코게나이드 물질을 형성하는 방법.
  11. 제1항에 있어서, 상기 박막은 Te, Sb, 및 Ge을 포함하는 것을 특징으로 하는 칼코게나이드 물질을 형성하는 방법.
  12. 제1항에 있어서, 상기 박막은 GeTe을 포함하는 것을 특징으로 하는 칼코게나이드 물질을 형성하는 방법.
  13. 제1항에 있어서, 상기 박막은 Ge2Sb2Te5을 포함하는 것을 특징으로 하는 칼코게나이드 물질을 형성하는 방법.
  14. 제1항에 있어서, 상기 임계 전압이 제거될 때 상기 박막은 상기 저항 상태로 복원(return)되는 것을 특징으로 하는 칼코게나이드 물질을 형성하는 방법.
  15. 제1항에 있어서, 상기 박막 형성 단계 동안 상기 기판은 움직이는 것을 특징으로 하는 칼코게나이드 물질을 형성하는 방법.
  16. 제15항에 있어서, 상기 움직이는 기판은 연속적인 웹 기판인 것을 특징으로 하는 칼코게나이드 물질을 형성하는 방법.
  17. 기판을 제공하는 단계;
    증착 챔버 내에 상기 기판을 위치시키는 단계;
    상기 증착 챔버 내에 하나 또는 그 이상의 증착 전구체들을 제공하는 단계로서, 상기 증착 전구체들은 기상 형태로 공급되고, 상기 증착 전구체들의 적어도 하나는 칼코겐 원소를 포함하고; 상기 증착 전구체들은 상기 기판 상에 고상 박막을 형성하도록 반응하고, 상기 박막은 상기 칼코겐 원소를 포함하고, 상기 박막은 복수개의 상태들을 가지고, 상기 박막은 전기적 에너지를 인가할 때 상기 상태들 중에서 변환(transform)될 수 있고, 상기 상태들은 구별되는 저항들을 가지는 복수개의 상태들을 포함하는, 상기 하나 또는 그 이상의 증착 전구체들을 공급하는 단계;를 포함하고:
    상기 복수개의 상태들은 그 저항들이 적어도 2 팩터(factor)만큼 다른 상태들을 포함하는 것을 특징으로 하는 칼코게나이드 물질을 형성하는 방법.
  18. 제17항에 있어서, 상기 복수개의 상태들은 그 저항들이 적어도 4 팩터만큼 다른 상태들을 포함하는 것을 특징으로 하는 칼코게나이드 물질을 형성하는 방법.
  19. 제17항에 있어서, 상기 복수개의 상태들은 그 저항들이 적어도 8 팩터만큼 다른 상태들을 포함하는 것을 특징으로 하는 칼코게나이드 물질을 형성하는 방법.
  20. 제17항에 있어서, 상기 복수개의 상태들은 적어도 3개의 상태들을 포함하는 것을 특징으로 하는 칼코게나이드 물질을 형성하는 방법.
  21. 제17항에 있어서, 상기 복수개의 상태들은 적어도 4개의 상태들을 포함하는 것을 특징으로 하는 칼코게나이드 물질을 형성하는 방법.
  22. 제17항에 있어서, 상기 하나 또는 그 이상의 증착 전구체들은 적어도 2개의 증착 전구체들을 포함하는 것을 특징으로 하는 칼코게나이드 물질을 형성하는 방법.
  23. 제17항에 있어서, 상기 하나 또는 그 이상의 증착 전구체들은 적어도 3개의 증착 전구체들을 포함하는 것을 특징으로 하는 칼코게나이드 물질을 형성하는 방법.
  24. 제17항에 있어서, 상기 하나 또는 그 이상의 증착 전구체들의 각각은 상기 반응 동안 적어도 하나의 원소를 상기 박막에 제공하는 것을 특징으로 하는 칼코게나이드 물질을 형성하는 방법.
  25. 제17항에 있어서, 상기 박막은 적어도 2개의 원소들을 포함하는 것을 특징으 로 하는 칼코게나이드 물질을 형성하는 방법.
  26. 제17항에 있어서, 상기 박막은 적어도 3개의 원소들을 포함하는 것을 특징으로 하는 칼코게나이드 물질을 형성하는 방법.
  27. 제17항에 있어서, 상기 칼코겐 원소는 Te인 것을 특징으로 하는 칼코게나이드 물질을 형성하는 방법.
  28. 제17항에 있어서, 상기 박막은 Ge을 더 포함하는 것을 특징으로 하는 칼코게나이드 물질을 형성하는 방법.
  29. 제17항에 있어서, 상기 박막은 Sb을 더 포함하는 것을 특징으로 하는 칼코게나이드 물질을 형성하는 방법.
  30. 제17항에 있어서, 상기 박막은 Te 및 Ge을 포함하는 것을 특징으로 하는 칼코게나이드 물질을 형성하는 방법.
  31. 제17항에 있어서, 상기 박막은 Te, Sb, 및 Ge을 포함하는 것을 특징으로 하는 칼코게나이드 물질을 형성하는 방법.
  32. 제17항에 있어서, 상기 박막은 GeTe을 포함하는 것을 특징으로 하는 칼코게나이드 물질을 형성하는 방법.
  33. 제17항에 있어서, 상기 박막은 Ge2Sb2Te5을 포함하는 것을 특징으로 하는 칼코게나이드 물질을 형성하는 방법.
  34. 기판을 제공하는 단계;
    상기 기판 상에 제1층을 증착하는 단계;
    끝에서 둘째의(penultimate) 다중층 구조를 형성하기 위해 상기 제1층 상에 제2층을 증착하는 단계;
    상기 다중층 구조에 에너지를 인가하는 단계로서, 상기 에너지는 상기 끝에서 둘째의 다중층 구조를 최종의(ultimate) 다중층 구조로 변환하고, 상기 최종의 다중층 구조는 임계 전압을 가지는, 상기 에너지를 인가하는 단계;를 포함하고:
    상기 최종의 다중층 구조는 상기 최종의 다중층 구조에 상기 임계 전압을 인가할 때 저항 상태에서 도전 상태로 스위치 하는 것을 특징으로 하는 전기적 스위칭 물질을 형성하는 방법.
  35. 제34항에 있어서, 상기 끝에서 둘째의 다중층 구조에 전압을 인가하는 것은 저항 상태에서 도전 상태로의 스위칭을 유도하지 않는 것을 특징으로 하는 전기적 스위칭 물질을 형성하는 방법.
  36. 제34항에 있어서, 상기 에너지는 전기적 에너지의 형태로 인가되는 것을 특징으로 하는 전기적 스위칭 물질을 형성하는 방법.
  37. 제34항에 있어서, 상기 증착 단계들의 적어도 하나는 화학 기상 증착 단계인 것을 특징으로 하는 전기적 스위칭 물질을 형성하는 방법.
  38. 제34항에 있어서, 상기 제1층 또는 제2층은 칼코겐 원소를 포함하는 것을 특징으로 하는 전기적 스위칭 물질을 형성하는 방법.
  39. 기판을 제공하는 단계;
    증착 챔버 내에 상기 기판을 위치시키는 단계;
    상기 증착 챔버 내에 하나 또는 그 이상의 증착 전구체들을 공급하는 단계로서, 상기 증착 전구체들은 기상 형태로 공급되고, 상기 증착 전구체들의 적어도 하나는 칼코겐 원소를 포함하고; 상기 증착 전구체들은 상기 기판 상에 고상 박막을 형성하도록 반응하고, 상기 박막은 상기 칼코겐 원소를 포함하고, 상기 박막은 하나 또는 그 이상의 추가적인 원소들을 포함하는, 상기 하나 또는 그 이상의 증착 전구체들을 공급하는 단계;를 포함하고:
    상기 하나 또는 그 이상의 추가적인 원소들은 Zn, Cd, Hg 또는 Mg를 포함하 지 않는 것을 특징으로 하는 칼코게나이드 물질을 제조하는 방법.
  40. 제39항에 있어서, 상기 하나 또는 그 이상의 추가적인 원소들은 적어도 2개의 원소들을 포함하는 것을 특징으로 하는 칼코게나이드 물질을 제조하는 방법.
  41. 제39항에 있어서, 상기 칼코겐 원소는 Se 또는 Te인 것을 특징으로 하는 칼코게나이드 물질을 제조하는 방법.
  42. 제39항에 있어서, 상기 하나 또는 그 이상의 추가적인 원소들은 Ge을 포함하는 것을 특징으로 하는 칼코게나이드 물질을 제조하는 방법.
KR1020077019661A 2005-01-28 2006-01-05 칼코게나이드 물질들의 화학 기상 증착 KR101254157B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/046,114 US20060172067A1 (en) 2005-01-28 2005-01-28 Chemical vapor deposition of chalcogenide materials
US11/046,114 2005-01-28
PCT/US2006/000382 WO2006083481A2 (en) 2005-01-28 2006-01-05 Chemical vapor deposition of chalcogenide materials

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020127021257A Division KR101376679B1 (ko) 2005-01-28 2006-01-05 칼코게나이드 물질들의 화학 기상 증착

Publications (2)

Publication Number Publication Date
KR20070101361A true KR20070101361A (ko) 2007-10-16
KR101254157B1 KR101254157B1 (ko) 2013-04-18

Family

ID=36756891

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020127021257A KR101376679B1 (ko) 2005-01-28 2006-01-05 칼코게나이드 물질들의 화학 기상 증착
KR1020077019661A KR101254157B1 (ko) 2005-01-28 2006-01-05 칼코게나이드 물질들의 화학 기상 증착

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020127021257A KR101376679B1 (ko) 2005-01-28 2006-01-05 칼코게나이드 물질들의 화학 기상 증착

Country Status (9)

Country Link
US (2) US20060172067A1 (ko)
EP (1) EP1841895A4 (ko)
JP (1) JP2008528805A (ko)
KR (2) KR101376679B1 (ko)
CN (2) CN102080216A (ko)
CA (1) CA2595761A1 (ko)
MX (1) MX2007009045A (ko)
TW (1) TWI515324B (ko)
WO (1) WO2006083481A2 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101304753B1 (ko) * 2009-04-15 2013-09-05 마이크론 테크놀로지, 인크. 상변화 물질 형성 방법 및 상변화 메모리 회로 형성 방법
KR101381169B1 (ko) * 2012-09-19 2014-04-04 경희대학교 산학협력단 재결정화된 전이금속 칼코겐화합물 소자 및 이를 이용한 트랜지스터 소자
US8785237B2 (en) 2008-11-25 2014-07-22 Samsung Electronics Co., Ltd. Method of forming variable resistance memory device
US10079144B2 (en) 2015-04-22 2018-09-18 Samsung Electronics Co., Ltd. Composition for layered transition metal chalcogenide compound layer and method of forming layered transition metal chalcogenide compound layer

Families Citing this family (114)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006038885B4 (de) * 2005-08-24 2013-10-10 Wonik Ips Co., Ltd. Verfahren zum Abscheiden einer Ge-Sb-Te-Dünnschicht
US7635855B2 (en) 2005-11-15 2009-12-22 Macronix International Co., Ltd. I-shaped phase change memory cell
US7786460B2 (en) 2005-11-15 2010-08-31 Macronix International Co., Ltd. Phase change memory device and manufacturing method
US7449710B2 (en) 2005-11-21 2008-11-11 Macronix International Co., Ltd. Vacuum jacket for phase change memory element
US7688619B2 (en) 2005-11-28 2010-03-30 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
KR100695168B1 (ko) * 2006-01-10 2007-03-14 삼성전자주식회사 상변화 물질 박막의 형성방법, 이를 이용한 상변화 메모리소자의 제조방법
KR20160027244A (ko) * 2006-03-10 2016-03-09 인티그리스, 인코포레이티드 티타네이트, 란타네이트 및 탄탈레이트 유전막의 원자층 증착 및 화학 증기 증착용 전구체 조성물
EP2018642A4 (en) 2006-05-12 2009-05-27 Advanced Tech Materials LOW TEMPERATURE DEPOSITION OF STORAGE MATERIALS
US7785920B2 (en) 2006-07-12 2010-08-31 Macronix International Co., Ltd. Method for making a pillar-type phase change memory element
US7504653B2 (en) 2006-10-04 2009-03-17 Macronix International Co., Ltd. Memory cell device with circumferentially-extending memory element
KR100829602B1 (ko) 2006-10-20 2008-05-14 삼성전자주식회사 상변화 물질층 형성 방법 및 상변화 메모리 장치의 제조방법
KR101263822B1 (ko) * 2006-10-20 2013-05-13 삼성전자주식회사 상변화 메모리 소자의 제조 방법 및 이에 적용된상변화층의 형성방법
SG176449A1 (en) * 2006-11-02 2011-12-29 Advanced Tech Materials Antimony and germanium complexes useful for cvd/ald of metal thin films
US7903447B2 (en) 2006-12-13 2011-03-08 Macronix International Co., Ltd. Method, apparatus and computer program product for read before programming process on programmable resistive memory cell
US7718989B2 (en) 2006-12-28 2010-05-18 Macronix International Co., Ltd. Resistor random access memory cell device
US7749802B2 (en) * 2007-01-09 2010-07-06 International Business Machines Corporation Process for chemical vapor deposition of materials with via filling capability and structure formed thereby
US7820474B2 (en) * 2007-01-09 2010-10-26 International Business Machines Corporation Metal catalyzed selective deposition of materials including germanium and antimony
US8163338B2 (en) * 2007-02-15 2012-04-24 The Board Of Trustees Of The Leland Stanford Junior University Precursor selection method for chemical vapor deposition techniques
US7786461B2 (en) 2007-04-03 2010-08-31 Macronix International Co., Ltd. Memory structure with reduced-size memory element between memory material portions
US9337054B2 (en) * 2007-06-28 2016-05-10 Entegris, Inc. Precursors for silicon dioxide gap fill
US7729161B2 (en) 2007-08-02 2010-06-01 Macronix International Co., Ltd. Phase change memory with dual word lines and source lines and method of operating same
WO2009020888A1 (en) * 2007-08-08 2009-02-12 Advanced Technology Materials, Inc. Strontium and barium precursors for use in chemical vapor deposition, atomic layer deposition and rapid vapor deposition
JP4595125B2 (ja) 2007-08-31 2010-12-08 独立行政法人産業技術総合研究所 固体メモリ
JP4621897B2 (ja) 2007-08-31 2011-01-26 独立行政法人産業技術総合研究所 固体メモリ
WO2009039187A1 (en) * 2007-09-17 2009-03-26 L'air Liquide - Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Tellurium precursors for gst film deposition
US20090087561A1 (en) * 2007-09-28 2009-04-02 Advanced Technology Materials, Inc. Metal and metalloid silylamides, ketimates, tetraalkylguanidinates and dianionic guanidinates useful for cvd/ald of thin films
KR101458953B1 (ko) * 2007-10-11 2014-11-07 삼성전자주식회사 Ｇｅ（Ⅱ）소오스를 사용한 상변화 물질막 형성 방법 및상변화 메모리 소자 제조 방법
US8834968B2 (en) 2007-10-11 2014-09-16 Samsung Electronics Co., Ltd. Method of forming phase change material layer using Ge(II) source, and method of fabricating phase change memory device
US7919766B2 (en) 2007-10-22 2011-04-05 Macronix International Co., Ltd. Method for making self aligning pillar memory cell device
WO2009059237A2 (en) * 2007-10-31 2009-05-07 Advanced Technology Materials, Inc. Novel bismuth precursors for cvd/ald of thin films
SG178736A1 (en) * 2007-10-31 2012-03-29 Advanced Tech Materials Amorphous ge/te deposition process
US20090162973A1 (en) * 2007-12-21 2009-06-25 Julien Gatineau Germanium precursors for gst film deposition
US20090215225A1 (en) 2008-02-24 2009-08-27 Advanced Technology Materials, Inc. Tellurium compounds useful for deposition of tellurium containing materials
US20090263934A1 (en) * 2008-04-22 2009-10-22 Samsung Electronics Co., Ltd. Methods of forming chalcogenide films and methods of manufacturing memory devices using the same
WO2009134989A2 (en) 2008-05-02 2009-11-05 Advanced Technology Materials, Inc. Antimony compounds useful for deposition of antimony-containing materials
US8077505B2 (en) 2008-05-07 2011-12-13 Macronix International Co., Ltd. Bipolar switching of phase change device
US8802194B2 (en) 2008-05-29 2014-08-12 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Tellurium precursors for film deposition
KR20110014160A (ko) * 2008-05-29 2011-02-10 레르 리키드 쏘시에떼 아노님 뿌르 레드 에렉스뿔라따시옹 데 프로세데 조르즈 클로드 필름 증착을 위한 텔루륨 전구체
WO2009152108A2 (en) * 2008-06-10 2009-12-17 Advanced Technology Materials, Inc. GeSbTe MATERIAL INCLUDING SUPERFLOW LAYER(S), AND USE OF Ge TO PREVENT INTERACTION OF Te FROM SbXTeY AND GeXTeY RESULTING IN HIGH Te CONTENT AND FILM CRISTALLINITY
US8415651B2 (en) 2008-06-12 2013-04-09 Macronix International Co., Ltd. Phase change memory cell having top and bottom sidewall contacts
US8636845B2 (en) 2008-06-25 2014-01-28 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Metal heterocyclic compounds for deposition of thin films
US8134857B2 (en) 2008-06-27 2012-03-13 Macronix International Co., Ltd. Methods for high speed reading operation of phase change memory and device employing same
US8372483B2 (en) * 2008-06-27 2013-02-12 Asm International N.V. Methods for forming thin films comprising tellurium
US8236381B2 (en) * 2008-08-08 2012-08-07 L'air Liquide Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Metal piperidinate and metal pyridinate precursors for thin film deposition
US7888165B2 (en) * 2008-08-14 2011-02-15 Micron Technology, Inc. Methods of forming a phase change material
US7903457B2 (en) 2008-08-19 2011-03-08 Macronix International Co., Ltd. Multiple phase change materials in an integrated circuit for system on a chip application
US7834342B2 (en) 2008-09-04 2010-11-16 Micron Technology, Inc. Phase change material and methods of forming the phase change material
US8036014B2 (en) 2008-11-06 2011-10-11 Macronix International Co., Ltd. Phase change memory program method without over-reset
WO2010065874A2 (en) 2008-12-05 2010-06-10 Atmi High concentration nitrogen-containing germanium telluride based memory devices and processes of making
US7869270B2 (en) 2008-12-29 2011-01-11 Macronix International Co., Ltd. Set algorithm for phase change memory cell
US8089137B2 (en) 2009-01-07 2012-01-03 Macronix International Co., Ltd. Integrated circuit memory with single crystal silicon on silicide driver and manufacturing method
US8107283B2 (en) 2009-01-12 2012-01-31 Macronix International Co., Ltd. Method for setting PCRAM devices
US8030635B2 (en) 2009-01-13 2011-10-04 Macronix International Co., Ltd. Polysilicon plug bipolar transistor for phase change memory
US8064247B2 (en) 2009-01-14 2011-11-22 Macronix International Co., Ltd. Rewritable memory device based on segregation/re-absorption
US8933536B2 (en) 2009-01-22 2015-01-13 Macronix International Co., Ltd. Polysilicon pillar bipolar transistor with self-aligned memory element
US8148580B2 (en) 2009-04-15 2012-04-03 Micron Technology, Inc. Methods of forming a tellurium alkoxide and methods of forming a mixed halide-alkoxide of tellurium
US8084760B2 (en) * 2009-04-20 2011-12-27 Macronix International Co., Ltd. Ring-shaped electrode and manufacturing method for same
US8173987B2 (en) 2009-04-27 2012-05-08 Macronix International Co., Ltd. Integrated circuit 3D phase change memory array and manufacturing method
US8097871B2 (en) 2009-04-30 2012-01-17 Macronix International Co., Ltd. Low operational current phase change memory structures
US7933139B2 (en) 2009-05-15 2011-04-26 Macronix International Co., Ltd. One-transistor, one-resistor, one-capacitor phase change memory
US8350316B2 (en) * 2009-05-22 2013-01-08 Macronix International Co., Ltd. Phase change memory cells having vertical channel access transistor and memory plane
US7968876B2 (en) 2009-05-22 2011-06-28 Macronix International Co., Ltd. Phase change memory cell having vertical channel access transistor
WO2010135702A2 (en) 2009-05-22 2010-11-25 Advanced Technology Materials, Inc. Low temperature gst process
US8168538B2 (en) * 2009-05-26 2012-05-01 Macronix International Co., Ltd. Buried silicide structure and method for making
JP2010287615A (ja) * 2009-06-09 2010-12-24 Tokyo Electron Ltd Ｇｅ−Ｓｂ−Ｔｅ膜の成膜方法および記憶媒体
JP5346699B2 (ja) * 2009-06-11 2013-11-20 東京エレクトロン株式会社 Ｇｅ−Ｓｂ−Ｔｅ膜の成膜方法および記憶媒体、ならびにＰＲＡＭの製造方法
US8809829B2 (en) 2009-06-15 2014-08-19 Macronix International Co., Ltd. Phase change memory having stabilized microstructure and manufacturing method
US8406033B2 (en) 2009-06-22 2013-03-26 Macronix International Co., Ltd. Memory device and method for sensing and fixing margin cells
US8238149B2 (en) 2009-06-25 2012-08-07 Macronix International Co., Ltd. Methods and apparatus for reducing defect bits in phase change memory
US8363463B2 (en) 2009-06-25 2013-01-29 Macronix International Co., Ltd. Phase change memory having one or more non-constant doping profiles
US8110822B2 (en) 2009-07-15 2012-02-07 Macronix International Co., Ltd. Thermal protect PCRAM structure and methods for making
US8198619B2 (en) 2009-07-15 2012-06-12 Macronix International Co., Ltd. Phase change memory cell structure
US7894254B2 (en) 2009-07-15 2011-02-22 Macronix International Co., Ltd. Refresh circuitry for phase change memory
CN101958396B (zh) * 2009-07-16 2012-10-31 中芯国际集成电路制造(上海)有限公司 形成相变材料的装置以及制造相变存储器的系统
CN101985106B (zh) * 2009-07-29 2013-11-13 中国科学院福建物质结构研究所 一种除铯微孔材料银-锡硒化物制备方法和用途
JP2013503849A (ja) 2009-09-02 2013-02-04 レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード ゲルマニウム含有フィルムの堆積のための二ハロゲン化ゲルマニウム（ｉｉ）先駆物質
US8064248B2 (en) 2009-09-17 2011-11-22 Macronix International Co., Ltd. 2T2R-1T1R mix mode phase change memory array
US8178387B2 (en) 2009-10-23 2012-05-15 Macronix International Co., Ltd. Methods for reducing recrystallization time for a phase change material
US20110124182A1 (en) * 2009-11-20 2011-05-26 Advanced Techology Materials, Inc. System for the delivery of germanium-based precursor
WO2011095849A1 (en) 2010-02-03 2011-08-11 L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Chalcogenide-containing precursors, methods of making, and methods of using the same for thin film deposition
WO2011119175A1 (en) 2010-03-26 2011-09-29 Advanced Technology Materials, Inc. Germanium antimony telluride materials and devices incorporating same
US8729521B2 (en) 2010-05-12 2014-05-20 Macronix International Co., Ltd. Self aligned fin-type programmable memory cell
US9190609B2 (en) 2010-05-21 2015-11-17 Entegris, Inc. Germanium antimony telluride materials and devices incorporating same
US8310864B2 (en) 2010-06-15 2012-11-13 Macronix International Co., Ltd. Self-aligned bit line under word line memory array
US9373677B2 (en) 2010-07-07 2016-06-21 Entegris, Inc. Doping of ZrO2 for DRAM applications
JP5649894B2 (ja) * 2010-09-29 2015-01-07 東京エレクトロン株式会社 Ｇｅ−Ｓｂ−Ｔｅ膜の成膜方法
US8395935B2 (en) 2010-10-06 2013-03-12 Macronix International Co., Ltd. Cross-point self-aligned reduced cell size phase change memory
US8497705B2 (en) 2010-11-09 2013-07-30 Macronix International Co., Ltd. Phase change device for interconnection of programmable logic device
US8467238B2 (en) 2010-11-15 2013-06-18 Macronix International Co., Ltd. Dynamic pulse operation for phase change memory
US8497182B2 (en) 2011-04-19 2013-07-30 Macronix International Co., Ltd. Sidewall thin film electrode with self-aligned top electrode and programmable resistance memory
US8605495B2 (en) 2011-05-09 2013-12-10 Macronix International Co., Ltd. Isolation device free memory
US9054295B2 (en) * 2011-08-23 2015-06-09 Micron Technology, Inc. Phase change memory cells including nitrogenated carbon materials, methods of forming the same, and phase change memory devices including nitrogenated carbon materials
WO2013177326A1 (en) 2012-05-25 2013-11-28 Advanced Technology Materials, Inc. Silicon precursors for low temperature ald of silicon-based thin-films
US9640757B2 (en) 2012-10-30 2017-05-02 Entegris, Inc. Double self-aligned phase change memory device structure
US10186570B2 (en) 2013-02-08 2019-01-22 Entegris, Inc. ALD processes for low leakage current and low equivalent oxide thickness BiTaO films
US9252359B2 (en) 2013-03-03 2016-02-02 Adesto Technologies Corporation Resistive switching devices having a switching layer and an intermediate electrode layer and methods of formation thereof
US20140293676A1 (en) * 2013-03-03 2014-10-02 Adesto Technologies Corporation Programmable impedance memory elements and corresponding methods
US8916414B2 (en) 2013-03-13 2014-12-23 Macronix International Co., Ltd. Method for making memory cell by melting phase change material in confined space
CN105474420B (zh) 2013-03-15 2018-12-14 Adesto技术公司 具有半金属或半导体电极的非易失性存储器
KR101500944B1 (ko) * 2013-03-22 2015-03-10 경희대학교 산학협력단 칼코겐 화합물의 2차원 대면적 성장 방법, cmos형 구조체의 제조 방법, 칼코겐 화합물의 막, 칼코겐 화합물의 막을 포함하는 전자 소자 및 cmos형 구조체
TWI549229B (zh) 2014-01-24 2016-09-11 旺宏電子股份有限公司 應用於系統單晶片之記憶體裝置內的多相變化材料
US9559113B2 (en) 2014-05-01 2017-01-31 Macronix International Co., Ltd. SSL/GSL gate oxide in 3D vertical channel NAND
KR101529955B1 (ko) * 2014-05-20 2015-06-18 아이오솔루션(주) 칼코게나이드 기반의 광학계 모듈
US9406881B1 (en) 2015-04-24 2016-08-02 Micron Technology, Inc. Memory cells having a heater electrode formed between a first storage material and a second storage material and methods of forming the same
US9672906B2 (en) 2015-06-19 2017-06-06 Macronix International Co., Ltd. Phase change memory with inter-granular switching
US9472274B1 (en) 2015-07-01 2016-10-18 Macronix International Co., Ltd. Refresh of nonvolatile memory cells and reference cells with resistance drift
KR102530067B1 (ko) 2016-07-28 2023-05-08 삼성전자주식회사 가변 저항 메모리 소자 및 그 제조 방법
US10319588B2 (en) * 2017-10-10 2019-06-11 Asm Ip Holding B.V. Method for depositing a metal chalcogenide on a substrate by cyclical deposition
CN110323152B (zh) * 2018-03-30 2022-04-05 台湾积体电路制造股份有限公司 热评测系统及热评测方法
KR102296133B1 (ko) * 2018-07-05 2021-09-01 연세대학교 산학협력단 칼코게나이드의 제조방법 및 그를 포함하는 전자 소자
KR102336187B1 (ko) 2018-09-21 2021-12-09 동국대학교 산학협력단 층상 구조 물질의 무화식 박막 증착 방법 및 그 장치
KR102332969B1 (ko) * 2018-10-12 2021-12-01 영남대학교 산학협력단 태양전지 제조장치
US11716861B2 (en) 2020-12-15 2023-08-01 Micron Technology, Inc. Electrically formed memory array using single element materials
TWI756117B (zh) * 2021-04-23 2022-02-21 財團法人國家實驗研究院 晶圓級二維材料沉積裝置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3657006A (en) * 1969-11-06 1972-04-18 Peter D Fisher Method and apparatus for depositing doped and undoped glassy chalcogenide films at substantially atmospheric pressure
JPS63251290A (ja) * 1987-04-08 1988-10-18 Hitachi Ltd 光記録媒体と記録・再生方法及びその応用
US5312983A (en) * 1991-02-15 1994-05-17 Advanced Technology Materials, Inc. Organometallic tellurium compounds useful in chemical vapor deposition processes
US5177567A (en) * 1991-07-19 1993-01-05 Energy Conversion Devices, Inc. Thin-film structure for chalcogenide electrical switching devices and process therefor
US5492725A (en) * 1994-11-23 1996-02-20 Gordon; Roy G. Process for chemical vapor deposition using precursor compounds containing hydropyridine ligands
US5714768A (en) * 1995-10-24 1998-02-03 Energy Conversion Devices, Inc. Second-layer phase change memory array on top of a logic device
US5837320A (en) * 1996-02-27 1998-11-17 The University Of New Mexico Chemical vapor deposition of metal sulfide films from metal thiocarboxylate complexes with monodenate or multidentate ligands
US6011757A (en) * 1998-01-27 2000-01-04 Ovshinsky; Stanford R. Optical recording media having increased erasability
EP1038294A2 (en) * 1998-06-18 2000-09-27 Koninklijke Philips Electronics N.V. Rewritable optical information medium
WO2001006030A1 (en) * 1999-07-19 2001-01-25 Young Park High throughput thin film deposition for optical disk processing
US6984591B1 (en) * 2000-04-20 2006-01-10 International Business Machines Corporation Precursor source mixtures
US6519573B1 (en) * 2000-06-12 2003-02-11 Gold Box, Inc. System and method for charitable giving
JP2002117574A (ja) 2000-10-03 2002-04-19 Ricoh Co Ltd 光記録媒体及びその製造方法
US6727192B2 (en) * 2001-03-01 2004-04-27 Micron Technology, Inc. Methods of metal doping a chalcogenide material
US6709958B2 (en) * 2001-08-30 2004-03-23 Micron Technology, Inc. Integrated circuit device and fabrication using metal-doped chalcogenide materials
JP2004097954A (ja) * 2002-09-10 2004-04-02 Konica Minolta Holdings Inc 光触媒及び光触媒の製造方法
US6969867B2 (en) * 2003-03-10 2005-11-29 Energy Conversion Devices, Inc. Field effect chalcogenide devices
US6967344B2 (en) * 2003-03-10 2005-11-22 Energy Conversion Devices, Inc. Multi-terminal chalcogenide switching devices
US7161167B2 (en) * 2003-08-04 2007-01-09 Intel Corporation Lateral phase change memory
US7005665B2 (en) * 2004-03-18 2006-02-28 International Business Machines Corporation Phase change memory cell on silicon-on insulator substrate

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8785237B2 (en) 2008-11-25 2014-07-22 Samsung Electronics Co., Ltd. Method of forming variable resistance memory device
KR101304753B1 (ko) * 2009-04-15 2013-09-05 마이크론 테크놀로지, 인크. 상변화 물질 형성 방법 및 상변화 메모리 회로 형성 방법
KR101381169B1 (ko) * 2012-09-19 2014-04-04 경희대학교 산학협력단 재결정화된 전이금속 칼코겐화합물 소자 및 이를 이용한 트랜지스터 소자
US10079144B2 (en) 2015-04-22 2018-09-18 Samsung Electronics Co., Ltd. Composition for layered transition metal chalcogenide compound layer and method of forming layered transition metal chalcogenide compound layer

Also Published As

Publication number Publication date
WO2006083481A3 (en) 2007-12-21
KR101254157B1 (ko) 2013-04-18
CN101180135A (zh) 2008-05-14
TW200643210A (en) 2006-12-16
KR101376679B1 (ko) 2014-03-20
WO2006083481A2 (en) 2006-08-10
EP1841895A4 (en) 2009-09-23
EP1841895A2 (en) 2007-10-10
US7858152B2 (en) 2010-12-28
US20090022883A1 (en) 2009-01-22
CA2595761A1 (en) 2006-08-10
JP2008528805A (ja) 2008-07-31
KR20120109626A (ko) 2012-10-08
TWI515324B (zh) 2016-01-01
MX2007009045A (es) 2007-10-23
CN102080216A (zh) 2011-06-01
CN101180135B (zh) 2011-08-24
US20060172067A1 (en) 2006-08-03

Similar Documents

Publication Publication Date Title
KR101254157B1 (ko) 칼코게나이드 물질들의 화학 기상 증착
KR100695168B1 (ko) 상변화 물질 박막의 형성방법, 이를 이용한 상변화 메모리소자의 제조방법
US20080286446A1 (en) Seed-Assisted MOCVD Growth of Threshold Switching and Phase-Change Materials
US20090180314A1 (en) Multi-level programmable pcram memory
KR19990035923A (ko) 전기적으로 소거가능하고 직접 오버라이트가능한 멀티비트 단일 셀 메모리 소자 및 이로부터 제조되는 어레이
WO2007067604A2 (en) Method of making undoped, alloyed and doped chalcogenide films by mocvd processes
US20080050892A1 (en) Method of manufacturing a thin film structure, method of manufacturing a storage node using the same, method of manufacturing a phase change random access memory using the same and a thin film structure, a storage node and a phase change random access memory formed using the same
Yoo et al. Chemical interactions in the atomic layer deposition of Ge–Sb–Se–Te films and their ovonic threshold switching behavior
US20210359205A1 (en) Method of forming chalcogenide-based thin film using atomic layer deposition process, method of forming phase change material layer and switching device, and method of fabricating memory device using the same
US9793476B2 (en) Apparatus and method for treating a substrate
US20070065961A1 (en) Method of manufacturing amorphous NIO thin films and nonvolatile memory devices using the same
Schuck et al. Metal organic vapor phase epitaxy of hexagonal Ge–Sb–Te (GST)
CN101473417B (zh) 沉积用于相变存储器的硫族化物膜的方法
Abrutis et al. Chemical vapor deposition of chalcogenide materials for phase-change memories
KR20110087741A (ko) Ｉｎ­Ｓｂ­Ｔｅ 나노와이어의 제조방법 및 이를 이용한 상변화 메모리 소자
Leskelä et al. Atomic layer deposition of materials for phase-change memories
US8716060B2 (en) Confined resistance variable memory cell structures and methods
KR20170123825A (ko) 원자층 증착을 이용한 칼코겐-함유 막의 제조 방법
KR102529139B1 (ko) 원자층 증착 공정을 이용한 칼코게나이드계 박막의 형성 방법, 이를 적용한 상변화 물질층의 형성 방법 및 상변화 메모리 소자의 제조 방법
US20240099166A1 (en) Boron Surface Passivation of Phase Change Memory Material
Reso et al. Growth of germanium sulfide by hot wire chemical vapor deposition for nonvolatile memory applications
US20090263934A1 (en) Methods of forming chalcogenide films and methods of manufacturing memory devices using the same
CN116801641A (zh) 半导体结构及其形成方法和三维存储结构
Tompa et al. MOCVD of Chalcogenide Films for Phase Change Memory Applications
KR20090111742A (ko) 칼코게나이드 박막 형성방법 및 이를 이용한 메모리 소자의제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160325

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170330

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180328

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190327

Year of fee payment: 7