KR20070096054A - 기판처리방법 및 기판처리장치 - Google Patents

기판처리방법 및 기판처리장치 Download PDF

Info

Publication number
KR20070096054A
KR20070096054A KR1020077019512A KR20077019512A KR20070096054A KR 20070096054 A KR20070096054 A KR 20070096054A KR 1020077019512 A KR1020077019512 A KR 1020077019512A KR 20077019512 A KR20077019512 A KR 20077019512A KR 20070096054 A KR20070096054 A KR 20070096054A
Authority
KR
South Korea
Prior art keywords
gas
substrate
plasma
oxygen
hydrogen
Prior art date
Application number
KR1020077019512A
Other languages
English (en)
Other versions
KR100900073B1 (ko
Inventor
타쯔시 우에다
타다시 테라사키
운류 오가와
아키토 히라노
Original Assignee
가부시키가이샤 히다치 고쿠사이 덴키
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 고쿠사이 덴키 filed Critical 가부시키가이샤 히다치 고쿠사이 덴키
Publication of KR20070096054A publication Critical patent/KR20070096054A/ko
Application granted granted Critical
Publication of KR100900073B1 publication Critical patent/KR100900073B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/08—Apparatus, e.g. for photomechanical printing surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

한편으로는 피처리기판을 적절히 산화하고, 다른 한편으로는 피처리기판의 산화 억제를 가능하게 한다. 피처리기판에 공급하는 수소가스와 산소 또는 산소함유 가스와의 혼합가스를 플라즈마 방전하여 혼합 플라즈마를 생성하고, 혼합 플라즈마로 피처리기판을 처리하는 공정과, 피처리기판에 공급하는 수소 가스를 플라즈마 방전하여 수소 플라즈마를 생성하여, 수소 플라즈마로 피처리기판을 처리하는 공정을 가진다.
플라즈마, 웨이퍼, 텅스텐, 선택산화

Description

기판처리방법 및 기판처리장치{Substrate Treatment Method And Substrate Treatment Apparatus}
본 발명은 플라즈마를 사용하여 피처리기판을 처리하는 기판처리방법 및 기판처리장치에 관한 것이다.
다층배선 구조를 이루는 반도체 소자는, 실리콘 기판 등의 반도체 웨이퍼의 표면에 성막과 패턴 에칭(etching)을 반복함으로써 제조되고 있다. 예를 들면, 플래시 메모리라고 불리는 소자에서는, 실리콘 기판 상에 하층으로부터 플로팅 게이트(floating gate)층, 컨트롤 게이트(control gate)층 및 컨트롤 게이트 전극층을 적층하고, 이 적층막을 패터닝(patterning)함으로써 게이트 구조체를 구축하고 있다.
적층막으로서, 플로팅 게이트 전극층에는 예를 들면 다결정 실리콘(poly-Si)이 사용되고, 컨트롤 게이트 전극층에는 예를 들면 텅스텐(이하 W) 등의 금속재료 및 그 화합물이 사용되는데, 일반적으로 이들 성막은, CVD(chemical vapor deposition)나 스퍼터(sputter) 등을 사용하여 형성된다. 또한, 패터닝은 드라이 에칭(dry etching)법을 이용해 적층막의 표면을 물리적으로 깎아 수행한다.
그러나, 이 게이트 구조체도 박막화, 소형화됨에 따라, 각 층간의 리크 전 류(leak current)를 무시할 수 없게 되었다. 또한 소자의 미세화에 따라 측벽(side wall)으로부터의 리크 전류도 무시할 수 없게 되었다. 플래시 메모리의 게이트 구조에 있어서, 측벽 부분은 가장 리크 전류가 흐르기 쉬운 부분이며, 전계집중에 의하여 특히 에지(edge) 부분이 리크 하기 쉽다. 측벽을 산화하여 리크 전류를 억제할 수 있으면 소자의 성능을 향상시킬 수 있으나, 한편으로는 금속 원소를 사용한 컨트롤 게이트 전극을 산화시켜버리면, 게이트 전극부분의 저항률이 상승하거나, 휘스커(whisker)라고 불리는 수염 모양의 결정이 인접한 막을 관통해 성장하여 소자를 파괴해버리기 때문에, 소자의 성능, 수율을 저하시킨다. 또한, 동시에 노출된 금속부분이 기판처리시의 분위기에서 승화하고, 처리 용기 또는 처리 기판에 부착하여, 허용할 수 없는 금속오염을 야기하고 있다.
W를 좀처럼 산화하지 않는 재료로 치환할 수 있으면 그 문제는 해결되지만, 현재로서는 적당한 재료가 발견되지 않았다. 따라서, 다른 해결 방법으로서, 컨트롤 게이트 전극인 Ｗ를 산화시키지 않고, 플로팅 게이트를 구성하는 다결정 실리콘의 측벽만을 산화하는 방법을 발견해야 한다. 즉, 선택적으로 실리콘만을 산화하는 선택산화기술이 필요하게 되고 있다.
종래의 선택산화처리 프로세스로서 검토되고 있는 것이, 수분을 대신하여 수소 가스와 산소 가스와의 혼합 플라즈마를 사용하여 실리콘만을 선택 산화하는 방법이다. 그러한 종래의 선택산화방법의 한 예를 도 7을 이용해 설명한다.
기판을 처리실 내에 반입한 후, 기판을 소정의 처리온도까지 승온(昇溫)하 여(기판 승온), 수소 가스(H2 가스)와 산소 가스(O2 가스)의 혼합가스(H2+O2 가스)를 처리실 내에 흘리면서, 처리실 내의 압력을 소정의 압력으로 조정한다(압력조정). 처리실 내의 압력이 안정되면, 플라즈마 방전을 개시(방전 개시), 방전을 지속한다. 방전에 의하여 H2+O2의 혼합 플라즈마를 생성하고, 그 혼합 플라즈마로 기판표면 상에 형성된 게이트 구조체의 측벽을 선택 산화한다(기판처리).
혼합가스의 공급 및 방전을 정지하고(방전 정지), 선택산화처리 후, 처리실로부터 처리가 완료된 기판을 반출하기 때문에, 처리실을 진공반송실과 동압화(同壓化)(100Pa 부근)한다(기판반출 준비). 이와 같이 H2 가스와 O2 가스와의 혼합 플라즈마를 사용하여 실리콘만을 선택 산화하려고 하고 있다.
한편, 관련기술로서, 실리콘 산화막을 작성하는 공정에 있어서, Ar이 방전하기 쉬운 성질을 가지고 있어 초기 증식산화를 방지하기 때문에, 처음에 Ar을 도입하고, 다음에 산소를 도입하여 산소 래디컬을 활성화하고 있는 것이 있다(특허문헌 1 참조). 또한, 자연산화막을 제거하기 위해서 수소에 의하여 클리닝을 실시하는 것도 있다(특허문헌 2 참조). 도한 텅스텐(W) 환원에 의한 선택 산화를 하는 것도 있다(특허문헌 3 참조).
특허문헌 1 : 일본특허공개번호 제2003-163213호 공보
특허문헌 2 : 일본특허공개번호 제2000-150479호 공보
특허문헌 3 : 일본특허공개번호 제1996-102534호 공보
그러나, 수소 및 산소를 포함하는 혼합가스를 사용하여 피처리기판을 산화하는 종래의 방법에서는, 피처리기판에 수소 가스와 산소 가스를 동시에 공급하고, 이들의 혼합가스를 플라즈마 방전시키므로, 산소 가스의 급격한 여기(勵起)가 일어나, 피처리기판이 급격히 산화하기 때문에, 피처리기판의 표면이 거칠어진다는 문제가 있었다. 예를 들면, 상기 피처리기판의 표면이 금속인 경우에는, 산소 가스의 급격한 여기에 의하여 금속이 산화되고, 금속표면이 거칠어지는 경우가 있었다.
또한, 수소 가스와 산소 가스와의 혼합가스에 의한 피처리기판의 산화처리 종료 시에, 수소 가스와 산소 가스의 공급을 동시에 정지하여 플라즈마 방전을 정지하면, 오염이 발생하여 처리 용기가 오염되는 것을 알 수 있다. 예를 들면, 피처리기판 상에 금속이 노출하고 있을 경우에는, 금속도 적지 않게 산화되고, 산화한 금속이 승화되어 금속오염이 발생하고 있다. 따라서, 일정 매수의 피처리기판을 처리한 후, 처리 용기 내에 부착한 오염물질을 클리닝할 필요가 생겨, 스루풋(throughput)이 떨어지는 문제가 있었다.
본 발명의 과제는, 한편으로는 피처리기판의 적당한 산화가 가능하고, 다른 한편으로는 피처리기판의 산화 억제가 가능한 기판처리방법 및 기판처리장치를 제공하는 데 있다.
또한, 본 발명의 과제는, 피처리기판의 산화를 억제하여 표면의 거친 현상이 적은 기판처리방법 및 기판처리장치를 제공하는데 있다.
또한, 본 발명의 과제는, 피처리기판의 산화 종료 시에 발생하는 오염을 억제하여 스루풋을 향상할 수 있는 기판처리방법 및 기판처리장치를 제공하는데 있다.
본 발명에 의하면, 피처리기판에 공급하는 수소 가스와 산소 또는 산소함유 가스와의 혼합가스를 플라즈마 방전하여 혼합 플라즈마를 생성하고, 상기 혼합 플라즈마로 상기 피처리기판을 처리하는 공정과, 상기 피처리기판에 공급하는 수소 가스를 플라즈마 방전하여 수소 플라즈마를 생성하고, 상기 수소 플라즈마로 상기 피처리기판을 처리하는 공정을 포함하는 기판처리방법이다.
도 1은 제1 실시 형태의 플라즈마 처리 방법의 설명도.
도 2는 제1 실시 형태에 따른 Ｗ 기판을 산화처리했을 때의 표면의 SEM 사진이며, (a)는 미처리, (b)는 비교예 1, (c)는 비교예 2, (d)는 본 실시 형태의 사진.
도 3은 제2 실시 형태의 가스 플로우 및 방전순서의 한 예를 나타내는 플라즈마 처리방법의 설명도.
도 4는 제2 실시 형태를 적용한 금속오염 발생상황을 나타내는 설명도.
도 5는 종래예를 적용한 금속오염 발생상황을 나타내는 설명도.
도 6은 제1 및 제2 실시 형태에서 사용하고 있는 MMT 플라즈마 반도체제조장치의 개략 종단면도.
도 7은 종래예에 따른 플라즈마 처리방법의 설명도.
<부호의 설명>
200 : 웨이퍼(피처리기판)
234 : 가스 도입구
240 : 샤워 플레이트
224 : 플라즈마 생성 영역
이하 본 발명의 실시 형태를 설명한다. 본 발명의 플라즈마 처리로(處理爐)는, 전계와 자계에 의하여 고밀도 플라즈마를 생성할 수 있는 변형 마그네트론형 플라즈마원(Modified Magnetron Type Plasma source)을 사용하여 웨이퍼 등의 피처리기판을 플라즈마 처리하는 기판처리로(이하, MMT 장치라고 한다)이다. 이 MMT 장치는, 기밀성을 확보한 처리실에 기판을 설치하고, 샤워 헤드(shower head)를 거쳐 반응가스를 처리실에 도입하고, 처리실을 일정한 압력으로 유지하며, 방전용 전극에 고주파전력을 공급하여 전계를 형성함과 동시에 자계를 형성하고, 마그네트론 방전을 일으킨다. 방전용 전극으로부터 방출된 전자가 드리프트(drift)하면서 사이클로이드(cycloid) 운동을 계속하여주회(周回)함으로써 수명이 길게 되어 전리 생성율을 향상시키므로 고밀도 플라즈마를 생성할 수 있다.
이와 같이 반응가스를 여기 분해시켜 기판표면을 산화 또는 질화 등의 확산 처리, 또는 기판표면에 박막을 형성하거나, 또는 기판표면을 에칭하는 등, 기판에 대하여 각종의 플라즈마 처리를 할 수 있다.
도 6에, 이러한 MMT 장치의 개략 구성도를 보인다. MMT 장치는, 처리용기(203)를 가지며, 그 처리용기(203)는, 제1 용기인 돔(dome) 모양의 상측 용기(210)와 제2 용기인 그릇 모양의 하측 용기(211)에 의하여 형성되고, 상측 용 기(210)는 하측 용기(211) 위에 덮여 있다. 상측 용기(210)는 산화알루미늄 또는 석영 등의 비금속재료로 형성되고 있으며, 하측 용기(211)는 알루미늄으로 형성되어 있다. 또한 후술하는 히터(heater) 형태의 기판보지구(기판보지수단)인 서셉터(susceptor)(217)를 질화알루미늄이나, 세라믹스 또는 석영 등의 비금속재료로 구성함으로써, 처리할 때 막 속에 들어가는 금속오염을 저감하고 있다.
샤워 헤드(236)는, 처리실(201)의 상부에 설치되어, 캡 모양의 덮개(233)와, 가스 도입구(234)와, 버퍼(buffer)실(237)과, 개구(238)와, 차폐 플레이트(240)와, 가스 취출구(239)를 구비하고 있다. 버퍼실(237)은, 가스 도입구(234)에서 도입된 가스를 분산하기 위한 분산 공간으로서 설치된다.
가스 도입구(234)에는, 가스를 공급하는 가스 공급관(232)이 접속되고 있고, 가스 공급관(232)은, 개폐변인 밸브(243a), 유량제어기(유량제어수단)인 매스플로우 컨트롤러(mass-flow controller)(241)를 개재하여 그림에서 생략된 반응가스(230)의 가스 봄베에 연결되어 있다. 샤워 헤드(236)로부터 반응가스(230)가 처리실(201)에 공급되고, 또한, 서셉터(217)의 주위로부터 처리실(201)의 바닥방향으로 기판처리 후의 가스가 흐르도록 하측 용기(211)의 측벽에 가스를 배기하는 가스 배기구(235)가 설치되어 있다. 가스 배기구(235)에는 가스를 배기하는 가스 배기관(231)이 접속되고 있고, 가스 배기관(231)은, 압력조정기인 APC(242), 개폐변인 밸브(243b)를 개재하여 배기 장치인 진공펌프(246)에 접속되어 있다.
공급되는 반응가스(230)를 여기시키는 방전기구(방전수단)로서, 통상(筒狀), 예를 들면 원통상으로 형성된 제1 전극인 통상(筒狀)전극(215)이 설치된다. 통상전 극(215)은 처리용기(203)[상측 용기(210)]의 외주에 설치되어 처리실(201) 내의 플라즈마 생성영역(224)을 둘러싸고 있다. 통상전극(215)에는 임피던스(impedance) 매칭(matching)을 하는 정합기(272)를 개재하여 고주파전력을 인가하는 고주파 전원(273)이 접속되어 있다.
또한, 통상, 예를 들면 원통상으로 형성된 자계형성기구(자계형성수단)인 통상자석(216)은 통상의 영구자석으로 되어 있다. 통상자석(216)은, 통상전극(215)의 겉 표면의 상하단 근방에 배치된다. 상하의 통상자석(216), (216)은, 처리실(201)의 반경방향을 따라 양단(내주단과 외주단)에 자극을 가지며, 상하의 통상자석(216), (216)의 자극의 방향이 반대로 설정되어 있다. 따라서, 내주부의 자극끼리는 이극(異極)으로 되어 있고, 이에 의하여, 통상전극(215)의 내주면에 따라 원통축 방향으로 자력선을 형성하도록 되어 있다.
처리실(201)의 바닥측 중앙에는, 기판인 웨이퍼(200)를 보지하기 위한 기판보지구(기판보지수단)로서 서셉터(217)가 배치되어 있다. 서셉터(217)는, 예를 들면 질화알루미늄이나 세라믹스, 또는 석영 등의 비금속재료로 형성되고, 내부에 가열기구(가열수단)로서 히터(그림에는 생략)가 매입되고 있으며, 웨이퍼(200)를 가열할 수 있게 되어 있다. 히터는 전력이 인가되어 웨이퍼(200)를 700도∼800℃ 정도로까지 가열할 수 있게 되어 있다.
또한, 서셉터(217) 내부에는, 임피던스를 변화시키기 위한 전극인 제2 전극도 구비되고 있고, 이 제2 전극는 임피던스 가변기구(274)를 개재하여 접지되어 있다. 임피던스 가변기구(274)는, 코일(coil)이나 가변 콘덴서(condenser)로 구성되 고, 코일의 패턴수나 가변 콘덴서의 용량치를 제어함으로써, 상기 전극 및 서셉터(217)를 개재하여 웨이퍼(200)의 전위를 제어할 수 있게 되어 있다.
웨이퍼(200)를 마그네트론형 플라즈마원에서의 마그네트론 방전에 의하여 처리하기 위한 처리로(202)는, 적어도 처리실(201), 처리용기(203), 서셉터(217), 통상전극(215), 통상자석(216), 샤워 헤드(236) 및 가스 배기구(235)로 구성되고 있으며, 처리실(201)에서 웨이퍼(200)를 플라즈마 처리할 수 있도록 되어 있다.
통상전극(215) 및 통상자석(216)의 주위에는, 이 통상전극(215) 및 통상자석(216)으로 형성되는 전계나 자계를 외부환경이나 다른 처리로 등의 장치에 악영향을 끼치지 않도록, 전계나 자계를 유효하게 차폐하는 차폐판(223)이 설치되어 있다.
서셉터(217)는 하측 용기(211)와 절연되고, 서셉터(217)를 승강시키는 서셉터 승강기구(승강수단)(268)가 설치되어 있다. 또한 서셉터(217)에는 관통공(217a)이 설치되고, 하측 용기(211) 밑면에는 웨이퍼(200)를 들어올리기 위한 웨이퍼 돌상핀(266)이 적어도 3곳에 설치되어 있다. 그리하여, 서셉터 승강기구(268)에 의하여 서셉터(217)가 하강되었을 때에는 웨이퍼 돌상핀(266)이 서셉터(217)와 비접촉인 상태에서 관통공(217a)을 관통하는 위치 관계가 되도록, 관통공(217a) 및 웨이퍼 돌상핀(266)이 배치된다.
또한, 하측 용기(211)의 측벽에는 경계변 역할을 하는 게이트 밸브(244)가 설치되고, 열려 있을 때에는 그림에서 생략한 반송기구(반송수단)에 의하여 처리실(201)에 대하여 웨이퍼(200)를 반입, 또는 반출할 수 있고, 닫혀 있을 때에는 처 리실(201)을 기밀(氣密)로 폐쇄할 수 있다.
또한, 제어 수단으로서의 컨트롤러(121)는 신호선(A)를 통하여 APC(242), 밸브(243b), 진공펌프(246)를, 신호선(B)을 통하여 서셉터 승강기구(268)를, 신호선(C)을 통하여 게이트 밸브(244)를, 신호선(D)를 통하여 정합기(272), 고주파 전원(273)을, 신호선(E)를 통하여 매스플로우 컨트롤러(241), 밸브(243a)를, 또한 그림으로 나타내지 않은 신호선을 통해서 서셉터에 매입된 히터나 임피던스 가변기구(274)를 각기 제어하도록 구성되어 있다.
다음에 도 1에 보인 가스 플로우(flow) 및 방전의 동작순서를 이용하여 제1 실시 형태의 기판처리방법을 설명한다. 이 기판처리방법은, 상기와 같은 구성의 처리로를 사용한, 반도체 소자의 제조 공정의 한 공정으로서, 웨이퍼(200)의 표면에 대하여, 또는 웨이퍼(200) 위에 형성된 하지(下地)막 표면에 대하여 소정의 플라즈마 처리를 실시하는 방법이다.
여기에서는 금속막, 예를 들면 텅스텐(W)과, 다결정 실리콘막이 노출하고 있는 구성의 웨이퍼 표면(소자 표면)을 선택 산화할 경우에 대해서 설명한다. 이러한 구성은 플래시(flash) 소자의 게이트 구조로 대표된다. 플래시 소자의 게이트 구조는, 예를 들면, 실리콘 기판 상에, 터널 게이트 산화막, 다결정 실리콘층으로 이루어지는 플로팅 전극, ONO(산화막-질화막-산화막) 구조의 인터폴리실리콘(interpolysilicon)층, 다결정 실리콘층과 Ｗ층의 2층 구조로 되는 컨트롤 전극을 순차 적층한 것이다.
한편, 이하의 설명에 있어서, 기판처리장치를 구성하는 각부의 동작은 컨트 롤러(121)에 의하여 제어된다.
<기판반입 공정>
웨이퍼(200)는 처리로(202)를 구성하는 처리실(201) 외부로부터 웨이퍼를 반송하는 그림에서 생략된 반송기구에 의하여 처리실(201)로 반입되어, 서셉터(217) 상에 반송된다. 그 반송 동작의 상세한 내용은 다음과 같다. 서셉터(217)가 기판반송위치까지 하강하고, 웨이퍼 돌상핀(266)의 선단이 서셉터(217)의 관통공(217a)을 통과한다. 이때 서셉터(217) 표면보다 소정의 높이만큼 돌상핀(266)이 돌출한 상태가 된다.
다음에, 하측 용기(211)에 설치된 게이트 밸브(244)가 열리고, 그림에 생략된 반송기구에 의하여 웨이퍼(200)를 웨이퍼 돌상핀(266)의 선단에 재치(載置)한다. 반송기구가 처리실(201) 밖으로 퇴피(退避)하면, 게이트 밸브(244)가 닫힌다. 서셉터(217)가 서셉터 승강기구(268)에 의하여 상승하면, 서셉터(217) 상면에 웨이퍼(200)를 재치할 수 있고, 또한 웨이퍼(200)를 처리하는 위치까지 상승한다.
<기판 승온공정>
서셉터(217)에 매입한 히터는 미리 가열되어 있고, 반입된 웨이퍼(200)를 실온~700℃의 범위 내에서, 소정의 웨이퍼 처리온도로 가열한다. 진공펌프(246) 및 APC(242)를 사용하여 처리실(201)의 압력을 0.1∼266Pa의 범위 내에서, 소정의 압력으로 유지한다.
<압력조정공정[수소(H2) 가스 선행 도입 공정]>
웨이퍼(200)를 처리온도로 가열하고 나서, 가스 도입구(234)로부터 차폐 플레이트(240)의 가스 취출구(239)를 거쳐, H2 가스를 처리실(201)에 배치되어 있는 웨이퍼(200) 표면(처리면)을 향해 샤워 모양으로 도입하여 수소 플로우를 한다(Ｈ2 가스 선행 도입 공정). 이때, H2 가스량은 100~1000sccm의 범위이다. 진공펌프(246) 및 APC(242)을 사용하여 처리실(201) 내의 분위기 압력을 0.1~266Pa의 범위 내로 조정한다.
H2 가스 유량의 범위의 하한을 100sccm으로 한 것은 조압(調壓)에 필요한 유량이기 때문이다. H2 가스 유량 범위의 상한을 1000sccm으로 한 것은 공급 관로(管路) 상의 제약때문이며, 가능하면 그 이상 흘려도 된다. 압력범위 하한을 0.1Pa로 한 것은 저압제어의 하한이기 때문이다. 압력범위의 상한을 266Pa로 한 것은, 그보다 압력을 높게 하면 성막 속도가 떨어져 바람직하지 않기 때문이다.
이 압력조정공정에서 공급하는 Ｈ2 가스는, 후술하는 제1공정, 제2공정, 제3공정 및 제4공정에서도 연속하여 공급된다.
<수소 플라즈마 방전공정(제1공정)>
처리실(201) 내의 압력이 안정되면, 통상전극(215)에 고주파 전원(273)으로부터 정합기(272)를 개재하여 고주파전력을 인가하여 플라즈마 방전시키고, 방전을 지속시킨다(방전 개시 시점부터 방전). 인가하는 고주파전력은, 100∼500W 정도의 범위 내의 출력치를 투입한다. 이때 임피던스 가변기구(274)는 미리 원하는 임피던 스치로 제어해 둔다. 처리실(201) 내는 H2뿐이므로 고주파전력의 투입에 의하여 처리실(201) 내에 수소 플라즈마가 생성된다. 수소 플라즈마 안에는, H+(수소 이온), H＊(수소 래디컬) 등이 공존한다. H+나 H＊은 환원성 분위기이기 때문에, 이들에 의하여 웨이퍼(200) 상에 노출한 Ｗ표면의 산화는 억제된다.
선행 웨이퍼 처리에 의하여, 제1공정의 가스 중에 산소 가스(O2 가스)가 잔류하고 있는 것으로 생각되지만, W의 표면의 거친 현상을 일으키지 않는 정도의 양일 것으로 생각된다. 그 산소농도는, 예를 들면 30초 정도 처리용기를 진공으로 하면 충분히 산화를 억제할 수 있는 정도이며, 12% 이하가 바람직하다. 특히, 산소:수소를 8:1로 하고, 산소농도를 11.1%로 하는 것이 바람직하다.
제1공정에 이어 제2공정에서도, 플라즈마 방전이 연속해서 이루어진다.
<기판처리 공정(제2공정)>
플라즈마 방전 개시로부터 소정시간 동안, 예를 들면 3∼5초, 바람직하게는 5초 정도 경과후, 가스 도입구(234)로부터 차폐 플레이트(240)의 가스 취출구(239)를 개재하여 O2 가스를 도입하기 시작하고, 가스 플로우를 H2 가스와 O2 가스와의 혼합가스로 한다. 한편, 상기 소정시간은 스루풋 관점에서는 짧은 쪽이 좋지만, 플라즈마 방전을 안정하게 제어할 때까지는 3∼5초 정도의 시간이 필요하다.
처리실(201)로의 O2 가스의 도입은, 플라즈마 방전 중에는 H2 가스 분위기내에 서서히 O2를 첨가하도록 한다. 도 1에 있어서, 선행하는 Ｈ2 가스와 후속하는 (Ｈ2+O2) 가스와의 경계를 사선으로 나타내고 있다. 여기에서 서서히 O2를 가하도록 한 것은, 방전에 의하여 O2가 보다 급격히 플라즈마 여기 되는 것을 막고, 웨이퍼 표면에 급격한 산화가 일어나는 것을 보다 확실하게 방지하기 위해서다.
본 실시 형태의 MMT 장치에 있어서, H2 가스와 O2 가스는, 가스 공급관(232)의 도중에서 혼합되지만, O2:H2의 유량비는 최종적으로 1:8 정도가 되도록 제어한다. O2:H2의 유량비를 1:8로 하여 수소가 풍부하게 한 것은, 그보다 유량비가 올라가면(O2의 비율이 커지면), W와 다결정 실리콘과의 간에 선택 산화를 할 수 없게 되기 때문이다.
일반적으로, H2의 비율이 증가하면, 그만치 환원성이 높게 되어 W 표면에대한 산화를 한층 억제하여 바람직하지만, 반대로 다결정 실리콘 표면상의 산화 속도가 저하하기 때문에 바람직하지 않다. 따라서, 산화속도의 저하가 허용될 수 있는 범위라면, 상기 유량비는 1:8보다 낮추는(Ｈ2의 비율을 늘린다) 것이 바람직하다.
그러나, 특히 MMT 장치의 경우에는, 일반적인 플라즈마 장치와 비교하여, O2:H2의 유량비를 낮추더라도(H2의 비율을 늘려도) 산화속도가 저하하지 않는다는 뛰어난 특성을 가지므로 본 발명의 산화처리장치로서 가장 알맞다.
처리실(201) 내로의 O2 가스 도입에 의하여, 플라즈마 생성영역(224)에 H2 가스와 O2 가스와의 혼합가스(H2+O2 가스)인 고밀도 플라즈마가 생성된다. 그리하 여, 생성된 고밀도 플라즈마에 의하여, 서셉터(217) 상의 웨이퍼(200) 표면에 플라즈마 처리가 이루어진다. 이 때, H2 가스 및 O2 가스의 혼합가스는 플라즈마에 의하여 괴리하고, H 및 OH 등을 생성한다. OH는 실리콘 및 W에 작용하여 각각의 막을 산화한다. H는 W에 대하여 환원성을 가지기 때문에 산화된 Ｗ면을 효과적으로 환원하지만, 다결정 실리콘에 대하여는 환원하는 힘이 약하기 때문에, 결과로서 다결정 실리콘은 산화되지만 Ｗ면은 산화되지 않는다.
상술한 것과 같이 제1 실시 형태에 있어서, 제2공정에서 H2 가스와 O2 가스를 동시에 도입하지 않고, 제1공정을 두어 H2 가스를 선행하여 도입하고 있는 것은, 다음과 같은 이유에서이다.
H2의 환원력은 O2의 산화력보다 약하여 동시에 가스를 도입했을 경우, W가 산화되어 W의 표면이 거칠어진다. 그 거친 현상으로 인해, 웨이퍼 표면이 울퉁불퉁하게 되어 시스(sheath) 저항치가 일정하게 되지 않는다. 또한, W 표면의 산화로 산화텅스텐이 발생하고, 그것이 처리용기(203)나 웨이퍼에 부착한다. 처리용기(203)로의 부착은 다음의 웨이퍼처리에 영향을 미치고, 웨이퍼(200)로의 부착은 터널 게이트 산화막의 열화 등을 일으켜, 결과적으로 리크 전류가 발생한다. 따라서, 제1공정에서는 H2 가스를 선행 도입하여 충분히 환원할 수 있는 양을 확보하고, H2 가스의 도입을 계속한 상태에서, 제2공정에서 O2 가스를 도입하도록 하고 있다.
이 경우, 제1공정의 H2 가스에 대한 Ｏ2 가스의 유량비는, 제2공정의 H2 가스 에 대한 Ｏ2 가스의 유량비보다 작게 하는 것이 바람직하다. 또한, 제1공정에서는 H2 가스를 공급하고, 제2공정에서는 H2 가스의 공급을 계속함과 동시에, H2 가스에 더해 Ｏ2 가스를 공급하는 것이 바람직하다. 또한, 제1공정의 가스 중에 포함되는 Ｏ2 가스의 유량을, 제2공정의 혼합가스 중에 포함되는 Ｏ2 가스의 유량보다 작게 하는 것이 바람직하다. 또한, 제1공정에서는 Ｏ2 가스를 공급하지 않는 것이 보다 바람직하다.
한편, 제1공정 및 제2공정에서 도입하는 가스는, 실리콘이 반응하지 않는 환원성가스면 되는데, 환원성 가스로 암모니아가 있지만, 암모니아는 질화를 수반하기 때문에, 선택 산화에는 사용할 수 없다. 또한 종래 기술문헌과 같이 Ar를 도입하는 경우, Ar에 의하여 산화를 활성화시키기 때문에 본 발명의 선택 산화에는 적합하지 않다.
<기판의 반출 준비 공정>
H2+Ｏ2 가스의 공급 및 방전을 정지하고 선택 산화처리 후, 처리실(201)로부터 처리가 완료된 웨이퍼(200)를 반출하기 위해, 처리실(201) 내를 인접한 진공반송실과 동일한 압력으로 한다.
<기판반출 공정>
산화처리가 끝난 웨이퍼(200)는, 그림과 같은 반송 수단을 이용하여, 기판반입과 반대의 순서로 처리실(201) 밖의 소정위치로 반송하고, 웨이퍼(200)가 소정 의 온도로 냉각되면, 장치의 밖으로 내보낸다.
상술한 일련의 공정을 수행하여 웨이퍼의 산화처리를 완료한다.
한편, 일련의 공정에서는, 컨트롤러(121)에 의하여 고주파 전원(273)의 전력제어, 정합기(272)의 조정, 밸브(243a)의 개폐, 매스플로우 컨트롤러(241)의 유량, APC(242)의 밸브 개폐 정도, 밸브(243b)의 개폐, 진공펌프(246)의 기동, 정지, 서셉터 승강기구(268)의 승강 동작, 게이트 밸브(244)의 개폐, 서셉터에 매입한 히터에 전력을 인가할 전원에 대한 전력제어를 각기 제어하고 있다.
상술한 것과 같이 제1 실시 형태에 의하면, 소자 표면에 W막과 다결정 실리콘막이 노출하고 있는 웨이퍼에 대하여, Ｏ2 가스에 선행하여 H2 가스를 공급함으로써, 소자 표면의 산화를 억제할 수 있다. 또한, H2 가스를 공급하고 나서 소정시간 경과 후, 플라즈마 방전하여 수소 플라즈마를 생성하고, 이 환원성 분위기인 수소 플라즈마 분위기에 웨이퍼를 노출함으로써, 웨이퍼(200) 상에 노출된 Ｗ표면의 산화는 억제된다. 또한, 플라즈마 방전을 계속하고 있는 처리실에, H2 가스를 계속해서 흘림으로써, 환원성을 유지할 수 있다. 또한, 플라즈마 방전개시 시에는 웨이퍼 상의 분위기에 O2가 포함되어 있지 않기 때문에, 웨이퍼가 급격히 산화되지 않고, W 표면의 거친 현상이 없는 선택산화처리를 할 수 있다.
또한, H2 가스 분위기 속에서 방전을 개시하고, 그 후에 O2 가스를 서서히 첨가함으로써, 환원성을 유지하면서 적당한 산화성을 갖도록 할 수 있으므로 O2 가 스의 급격한 여기를 억제하고, 급격한 웨이퍼의 산화를 억제할 수 있다. 또한, H2 가스와 O2 가스와의 혼합가스를 플라즈마 방전하여 OH 및 H 등을 생성함으로, 웨이퍼 위에 노출된 Ｗ 부분의 산화를 보다 확실하게 억제하고, 다결정 실리콘층만을 보다 확실히 산화할 수 있다.
또한, H2 플라즈마를 생성하는 방전개시 전의 압력조정공정에서부터, H2 가스에 의해 처리실 내를 퍼지(purge)하면, 처리실 내에 있어서의 O2 농도를 저감할 수 있고, 보다 효율 좋게 선택 산화를 실시할 수 있다. 또한, 압력조정공정 전의 기판 승온공정에 있어서도 H2 가스를 흘리면서 승온함으로써, 승온 단계에서부터 웨이퍼의 산화를 억제할 수 있다.
특히, O2 및 H2의 혼합가스 또는 H2 단일 가스를 여기시킬 플라즈마 생성 방법으로서 MMT(변형 마그네트론형)방식을 사용하면, 기존 설비를 그대로 사용할 수 있어, 구조의 간소화를 꾀할 수 있다. 또한, 플라즈마를 사용함으로써 700℃ 이하의 저온에서 웨이퍼를 선택산화처리할 수 있다. 또한, 산화속도를 떨어뜨리지 않고, O2:H2의 유량비를 낮출 수 있으므로, Ｗ층의 산화를 확실히 방지할 수 있다.
도 1에 보이는 것과 같이, 제1공정에서 H2 가스를 흘려 웨이퍼를 환원하고, 제2공정에서 H2 가스와 O2 가스를 흘리는 동시에 정지시켜 웨이퍼를 선택 산화했을 때의 프로세스 평가를 하기 위해, W 기판의 표면을 산화처리하는 실험을 했다.
도 2에 W 기판의 표면을 산화처리했을 때의 실험 결과를 SEM(Scanning Electron Microscope) 사진으로 나타낸다. (a)는 미처리, (b)는 O2 분위기에서 산화(비교예 1), (c)는 O2+H2 분위기에서 산화(비교예 2), (d)는 본 실시예의 H2 분위기로 처리하면서 O2를 첨가하여 산화(실시예)한 것이다.
이들에게 공통되는 산화조건은, 히터 설정 온도 900℃, 노내압력 100Pa, 인가전력 350W이다. 또한, 비교예 1에서는 O2 유량 400sccm, 비교예 2 및 본 실시예에서는 O2 가스 유량 44sccm, H2 가스 유량 356sccm(O2 가스와 H2 가스의 유량비 1:8)이다.
도 2로부터, 본 실시예(d)에서는 W 기판표면은 산화하지 않고 표면의 거친 현상도 없으나, 비교예 1(b)에서는 산화하여 표면형상이 변화하고 산화텅스텐 결정 입자가 확인될 정도로 표면이 거칠고, 비교예 2(c)에서는 약간 산화하여 표면의 거친 현상이 남아있는 것을 알 수 있다. 따라서, 이로부터 본 실시예에 의한 산화처리법이, W의 산화 억제에 유효하고, W 표면의 거친 현상을 방지할 수 있는 것을 알 수 있다.
따라서, 본 발명의 산화처리방법을, 예를 들면 컨트롤 게이트 전극에 W 등의 금속을 사용하는 플래시 메모리의 게이트 구조에 있어서 산화공정에 적용하면, 피처리기판 상에 노출하고 있는 컨트롤 게이트 전극 부분을 산화하지 않고, 다결정 실리콘 부분의 측벽을 유효하게 산화할 수 있다.
그런데, 선택 산화에 있어서, O2 가스, H2 가스를 동시에 정지하면 W가 발생하고, W에 의하여 오염되는 것을 알고 있다. 그 원인은, 몇 가지가 예상되지만, 아직 명확히는 모르고 있으나, 산소 플라즈마에 의하여 웨이퍼로부터 오염물질이 방출되고, 그 방출된 오염물질이 플라즈마 중에 부유하고 있다가 플라즈마 방전정지 시에 처리 용기 내에 부착한다고 생각된다. 따라서, 소정매수의 웨이퍼를 처리한 후, 처리용기(203) 내에 부착된 Ｗ를 클리닝 할 필요가 있고, 이것이 스루풋이 떨어뜨리게 된다. 그를 해결하기 위해서는, 플라즈마 방전정지 전에 부유하는 Ｗ량을 적게 할 필요가 있다.
도 3은, 그러한 제2 실시 형태의 기판처리방법을 설명한 가스플로우 및 방전 순서도이다. 도 1에 보이는 제1 실시 형태와 다른 점은, 제1 실시 형태에서는, 혼합 플라즈마에 의한 선택 산화 종료 시에, H2 가스와 O2 가스와의 공급을 동시에 멈추어 플라즈마 방전을 정지하고 있으나, 제2 실시 형태에서는, O2 가스의 공급을 멈춘 후에도 H2 가스의 공급을 잠시 동안 계속하여, 수소 플라즈마로 웨이퍼 처리를 계속하고 있는 점이 다르다.
이하에 설명하는 제2 실시 형태에서는, 기판처리공정을, 제1 기판처리 공정(제2공정)과 같음에도 불구하고 제3공정이라고 말하고 있다. 그 이유는, 제2 실시 형태의 제3공정 후에 수행하는 제4공정은, 반드시 제1 실시 형태의 수소 플라즈마 방전공정(제1공정), 기판처리 공정(제2공정) 후에 제3공정으로서 연속된 공정으로 수행할 필요가 없고, 수소 플라즈마 방전공정과는 분리하여, 기판처리 공정 후에 O2 가스 도입 정지 공정이 이루어지면 되기 때문에, 제1 실시 형태와 동일한 기판처리 공정을 굳이 제3공정이라고 칭했다.
<기판처리공정(제3공정)>
도 3에 보이는 것과 같이, 제1의 실시 공정의 기판처리 공정(제2공정)과 동일하며, H2 가스와 O2 가스와의 혼합 플라즈마에 의한 선택산화처리를 웨이퍼(200)에 대하여 수행한다.
<O2 가스 도입 정지 공정(제4공정)>
선택 산화처리를 위한 플라즈마 방전 직전에는, 산소 플로우를 정지하고, 가스 플로우를 H2 가스만으로 하고 고주파 전원(273)으로부터 인가하는 고주파전력을, 제3공정보다 낮은 100W 이하 정도로까지 저감한 방전을 한다. 이 방전전력 저감은, 도 3에 있어서, 방전량을 나타내는 높이를 점차 낮게 함으로써 나타내고 있다. 가스 플로우를 H2 가스만으로 하고, 100W 정도까지 방전전력을 저감함으로써, 처리실(201)중의 Ｈ만이 여기되고, 처리실(201)중의 Ｗ는 여기된 Ｈ에 의하여 환원되어, 처리실(201) 내로부터 신속하게 배기된다. 여기에서, 인가하는 고주파전력의 저감은, 단계적으로 수행해도 좋고 또는 연속적으로 수행해도 된다.
밸브(243a)를 닫아 가스 도입구(234)로부터의 H2 가스 공급을 정지함과 동시에, 통상전극(215)에의 고주파전력 인가를 멈추어 방전을 정지하고, 기판처리를 완료, 기판반출 준비에 들어간다.
여기에서, O2 가스 도입을 정지함으로써 W의 발생을 억제할 수 있는 이유는, 명확하게 밝혀지지 않고 있으나, 다음과 같이 추측된다.
수소 래디컬보다 산소 래디컬 쪽이 수명이 길기 때문, H2 가스와 O2 가스 도입을 동시에 정지한 경우, 산소 래디컬이 수소 래디컬보다 길게 잔류한다고 생각된다. 그 결과, 잔존한 산소 래디컬에 의하여 W가 산화되어, 처리용기(203) 내에 비산(飛散)한다. 따라서, O2 가스 도입을 먼저 정지함으로써, 수소 래디컬과 산소 래디컬이 동시에 수명이 다하도록 하여 O2 가스의 잔류를 없애, W의 발생을 억제한다.
이 경우, 제4공정의 가스 중의 산소농도는 예를 들면 30초 정도 처리용기를 진공으로 하면 충분히 산화를 억제할 수 있는 정도로서, 12% 이하가 바람직하다. 특히, 산소:수소를 8:1로 하고, 산소농도를 11.1%로 하는 것이 바람직하다. 또한, 제3공정의 H2 가스에 대한 O2 가스의 유량비를, 제4공정의 혼합가스에 대한 O2 가스의 유량비보다 작게 하는 것이 바람직하다. 또한, 제3의 공정에서는 혼합 플라즈마에 의하여 웨이퍼를 선택 산화하고, 제4공정에서는 가스 중에 포함되는 O2 가스의 공급을 정지하는 것이 바람직하다. 또한, 제4공정의 가스 중에 포함되는 O2 가스의 유량을, 제3공정의 혼합가스 중에 포함되는 O2 가스의 유량보다 작게 하는 것이 바람직하다. 또한 제4공정에서는 O2 가스를 공급하지 않는 것이 보다 바람직하다.
이와 같이 제2 실시 형태에서는, 제3공정에서 산소 플라즈마와 수소 플라즈 마에 의한 선택 산화를 하고, 제4공정에서 O2 가스의 공급을 정지하고, H2 가스만의 플라즈마를 생성하여, 웨이퍼(200)로부터의 Ｗ의 오염을 억제하고 있다. 이에 의하여, 플라즈마 방전정지 전에 부유하는 Ｗ의 양을 적게 할 수 있으므로, 종래 예와 동일한 매수의 웨이퍼를 처리한 후라도, 처리용기(203) 내에 산화텅스텐이 부착하지 않거나, 부착하더라도 사소하므로, W를 클리닝 할 필요가 없어져, 스루풋을 보다 향상할 수 있다.
도 3에 보이는 것과 같이, 제3공정에서 산소 플라즈마와 수소 플라즈마에 의한 선택 산화를 하고, 제4공정에서 O2 가스의 공급을 정지하고, H2 가스만의 플라즈마를 생성하여, 웨이퍼로부터의 Ｗ 오염을 억제할 때의 프로세스 평가를 하기 위해, 제2 실시 형태(도 3) 및 종래예(도 7)의 가스 플로우 및 방전 순서를 각각 적용한 처리용기(203) 내의 금속오염 발생 상황을 실험했다.
도 4 및 도 5에, 제3의 실시 형태 및 종래예를 각기 적용할 때의 처리용기(203) 내의 금속오염 발생 상황의 실험 결과를 보인다. 종축은 농도를 나타내고, 단위는 atms/cm2이다. 횡축은 각 원소를 나타내고, 왼쪽으로부터 오른쪽을 향하여 Li, Na, Mg, Al, K, Ca, Cr, Mn, Fe, Ni, Cu, Zn, 그리고 주목하고 있는 Ｗ가 나열되어 있다. 각 금속의 오염농도는 막대그래프로 나타내고 있다.
도 4에 있어서, ‘처리 전’, ‘10매 후’, ‘25매 후’라는 것은, 각각 1매째의 웨이퍼를 처리하기 전의 오염 상황, 10매째의 웨이퍼를 처리한 후의 오염 상황, 25매째의 웨이퍼를 처리한 후의 오염 상황을 나타내고 있다. 또한, 도 5에 있 어서, ‘1매후’, ‘10매 후’라는 것은, 마찬가지로, 1매째의 웨이퍼를 처리한 후의 오염 상황, 10매째의 웨이퍼를 처리한 후의 각각의 오염상황을 나타내고 있다. 오염 상황을 나타내고 있는 막대그래프는, 동일한 금속에 대하여 복수 본이 인접하여 나열해 있을 때에는, 왼쪽에서 오른쪽을 향해서 웨이퍼의 처리 매수가 늘어나도록 그려져 있다.
도 5에 보이는 종래예의 Ｗ 오염상황에서는, ‘1매째’에서부터 이미 1.70×1011 [atms/cm2] 가까이 도달하고, ‘2매째’~‘10매 후’에서는, 모두 1.00×1012 [atms/cm2]를 초과하는 높은 Ｗ 농도가 검출되고 있다.
이에 반하여, 도 4에 보이는 본 실시 형태의 Ｗ 오염상황에서는, 5매 후, 10매 후에도, 1.3×1010 [atms/cm2] 전후의 낮은 Ｗ 농도를 나타내고 있으며, 종래예와 비교하여 W의 농도가 현저하게 감소되어 있는 것을 알 수 있다. 또한, 15매 이후에도 W의 농도는 증가하지 않고, 1.50×1010 [atms/cm2]를 초과하지 않으므로 계속적으로 W에 의한 금속오염을 저감할 수 있다는 것을 알 수 있다.
한편, 상술한 제1 실시 형태와 제2 실시 형태의 기판처리방법은, 이들 방법을 분리하여 독립적으로 실시할 경우에 대해서 설명했으나, 본 발명은 이에 한정되지 않고, 제1 실시 형태의 기판처리공정(제2공정)과 제2 실시 형태의 기판처리공정(제3공정)을 동일한 공정으로 취급하여 제1공정으로부터 제4공정을 연속 공정으로서 실시할 수도 있으며, 그와 같이 한 경우, 특히 표면의 거친 현상 및 W 오염방 지의 효과가 크다.
또한, 상술한 두 개의 실시 형태에서는 H2 가스와의 혼합가스에 O2 가스를 사용했으나, O2 가스 이외에 산소함유 가스를 사용해도 되고, 산소함유 가스로서는, 아산화질소(N2O) 가스, 일산화질소(NO)가스가 있다. 또한, 본 발명을 적용할 수 있는 금속에는 W(텅스텐) 이외에, Mo(몰리브덴), Pa(팔라듐), Ro(로듐), Ru(루비듐), Ni(니켈), Co(코발트), Ta(탄탈), Ti(티타늄), Al(알루미늄), Cu(구리) 등이 있다. 또한, 실시 형태에서는 플래시 메모리의 게이트 구조에 적용한 경우를 설명했으나, 본 발명은 DRAM의 게이트 구조에도 적용할 수 있다.
본 발명의 바람직한 형태를 기재한다.
제1의 형태는, 피처리기판에 공급하는 수소 가스와 산소 또는 산소함유 가스의 혼합가스를 플라즈마 방전하여 혼합 플라즈마를 생성하고, 상기 혼합 플라즈마로 상기 피처리기판을 처리하는 공정과, 상기 피처리기판에 공급하는 수소 가스를 플라즈마 방전하여 수소 플라즈마를 생성하고, 상기 수소 플라즈마로 상기 피처리기판을 처리하는 공정을 포함하는 기판처리방법이다.
혼합 플라즈마로 처리하는 공정에서는, 수소 가스와 산소 또는 산소함유 가스의 혼합 플라즈마로 피처리기판을 처리함으로, 피처리기판을 적절히 산화할 수 있다. 또한, 수소 플라즈마로 처리하는 공정에서는, 수소 플라즈마로 피처리기판을 처리함으로써 피처리기판의 산화를 억제할 수 있다.
제2의 형태는, 제1의 형태에 있어서, 상기 수소 플라즈마로 처리하는 공정을 제1공정으로 하고, 상기 제1공정 후에 제2공정으로서 상기 혼합 플라즈마로 처리하는 공정을 수행하는 것을 특징으로 한다.
수소 가스와 산소 가스를 동시에 공급하면, 플라즈마 방전개시 직후에는 산소만이 먼저 활성화하여 피처리기판의 표면이 약간 산화되고, 그 후 수소 활성화에 의하여 그 산화막은 제거되어, 피처리기판에 표면의 거친 현상이 남는다는 현상이 발생한다고 생각된다. 따라서, 본 형태와 같이, 먼저 수소 가스만으로서 플라즈마 방전하는 제1공정을 추가하고, 그 후에 수소 가스와 산소 가스를 공급하고, 산화처리가 개시될 제2공정을 수행하도록 하면, 피처리기판의 산화를 억제하면서 피처리기판을 산화할 수 있고, 피처리기판의 급격한 산화를 억제하여 표면의 거친 현상이 적은 처리를 할 수 있다.
제3의 형태는, 제2의 형태에 있어서, 상기 제1공정의 가스 중의 산소농도를 온도에 따FMS 체적비 산소 1에 대하여 수소 8 이상(11.1% 이하)으로 하는 것을 특징으로 한다.
제1공정을 할 때, 피처리기판 상에 산소가 잔류하고 있는 경우에, 특히, 피처리기판의 산화 억제가 불충분하게 된다는 문제가 일어나기 쉬우나, 본 형태에 따르면, 산소농도를 11.1% 이하로 하기 때문에, 피처리기판의 산화를 확실히 억제할 수 있고, 표면의 거친 현상이 보다 적어지도록 처리할 수 있다.
제4의 형태는, 제2의 형태에 있어서, 제1공정의 상기 수소 가스에 대한 산소 가스의 유량비를, 제2공정의 상기 수소 가스에 대한 산소 가스의 유량비보다 작게 하는 것을 특징으로 한다.
제1공정을 수행할 때, 가스 중에 산소 가스가 포함되어 있을 경우에, 특히, 피처리기판의 산화 억제가 불충분하게 된다는 문제가 발생하기 쉬우나, 본 형태에 따르면, 제1공정의 산소 가스 유량비를 제2공정의 산소 가스 유량비보다 작게 함으로써, 피처리기판의 산화를 확실히 억제할 수 있다. 또한 제2공정에서는, 제2공정의 산소 가스 유량비가 제1공정의 산소 가스 유량비보다 커지므로, 피처리기판을 적절히 산화할 수 있고, 표면의 거친 현상이 보다 적어지도록 처리할 수 있다.
제5의 형태는, 제2의 형태에 있어서, 상기 제1공정에서는 수소 가스를 공급하고, 상기 제2공정에서는 상기 수소 가스의 공급을 계속함과 동시에, 당해 수소 가스에 첨가하여 산소 가스를 공급하는 것을 특징으로 한다.
제1공정을 수행할 때, 피처리기판 상에 산소 가스가 잔류하고 있는 경우에, 특히, 피처리기판의 산화억제가 불충분하게 되는 문제가 발생하기 쉬우나, 본 형태에 따르면, 제1공정에서 수소 가스를 공급함으로써, 피처리기판의 산화를 확실히 억제할 수 있다. 또한 제2공정에서는, 수소 가스에 첨가하여 산소 가스를 공급함으로써, 피처리기판을 적절히 산화할 수 있고, 표면의 거친 현상이 보다 적어지도록 처리할 수 있다.
제6의 형태는, 제2 형태에 있어서, 제1공정의 가스 중에 포함되는 산소 가스의 유량을, 제2공정의 상기 혼합가스 중에 포함되는 산소 가스의 유량보다 작게 하는 것을 특징으로 한다.
제1공정을 수행할 때, 가스 중에 산소 가스가 포함되어 있을 경우에, 특히, 피처리기판의 산화억제가 불충분하게 되는 문제가 발생하기 쉬우나, 본 형태에 따 르면, 제1공정의 산소 가스 유량을 제2공정의 산소 가스 유량보다 작게 함으로써, 피처리기판의 산화를 확실히 억제할 수 있다. 또한 제2공정에서는, 제2공정의 산소 가스 유량이 제1공정의 산소 가스 유량보다 커지므로, 피처리기판을 적절히 산화할 수 있고, 표면의 거친 현상이 보다 적어지도록 처리할 수 있다.
제7의 형태는, 제2 형태에 있어서, 제1공정에서는 산소 가스를 공급하지 않는 것을 특징으로 한다.
제1공정을 수행할 때, 산소 가스가 공급되는 경우에, 특히, 피처리기판의 산화억제가 불충분하게 된다는 문제가 발생하기 쉬우나, 본 형태에 따르면, 제1공정에서는 산소 가스를 공급하지 않으므로, 피처리기판의 산화를 확실하게 억제할 수 있고, 표면의 거친 현상이 보다 적어지도록 처리할 수 있다.
제8의 형태는, 제1의 형태에 있어서, 상기 혼합 플라즈마로 처리하는 공정을 제3공정으로 하고, 상기 제3공정 후에 제4공정으로서 상기 수소 플라즈마로 처리하는 공정을 수행하는 것을 특징으로 한다.
산소 플라즈마에 의하여 피처리기판으로부터 오염물질이 방출되고, 이 방출된 오염물질은 플라즈마 속에 부유하고 있어, 플라즈마 방전 정지시에 피처리기판 상에 부착하는 것으로 생각된다. 따라서, 본 형태와 같이 제3공정 후에, 수소 플라즈마로 처리하는 제4공정을 수행하면, 산화 종료시에 발생하는 오염을 억제하여 스루풋을 향상할 수 있다.
제9의 형태는, 제8의 형태에 있어서, 상기 제4공정의 가스 중의 산소농도S,S 30초 정도 처리용기를 진공으로 하면 충분히 산화를 억제할 수 있는 정도로서, 12% 이하가 바람직하다. 특히, 산소:수소를 8:1로 하고, 산소농도를 11.1%로 하는 것을 특징으로 한다.
제4공정을 수행할 때, 산소가 잔류하고 있을 경우에, 특히, 산소에 기인하는 오염이 문제가 되기 쉬우나, 본 형태에 따르면, 산소농도를 11.1%로 함으로써, 산화 종료시에 발생하는 오염을 확실하게 억제하여 스루풋을 보다 향상할 수 있다.
제10의 형태는, 제8의 형태에 있어서, 제3공정의 상기 수소 가스에 대한 산소 가스의 유량비를, 제4공정의 상기 혼합가스에 대한 산소 가스의 유량비보다 작게 하는 것을 특징으로 한다.
제4공정을 수행할 때, 가스 중에 산소 가스가 포함되어 있을 경우에, 특히, 오염억제가 불충분하게 된다는 문제가 생기기 쉬우나, 본 형태에 따르면, 제4공정의 산소 가스 유량비를 제3공정의 산소 가스 유량비보다 작게 함으로써, 산화 종료시에 발생하는 오염을 확실하게 억제하여 스루풋을 보다 향상할 수 있다.
제11의 형태는, 제8의 형태에 있어서, 제3의 공정에서는 상기 혼합 플라즈마에 의하여 상기 피처리기판을 선택 산화하고, 제4공정에서는 산소 가스의 공급을 정지하는 것을 특징으로 한다.
제4공정을 수행할 때, 가스 중에 산소 가스가 포함되어 있을 경우에, 특히, 오염억제가 불충분하게 된다는 문제가 생기기 쉬우나, 본 형태에 따르면, 제4공정에서는 산소 가스의 공급을 정지함으로써, 산화 종료 시에 발생하는 오염을 확실하게 억제하여 스루풋을 보다 향상할 수 있다.
제12의 형태는, 제8의 형태에 있어서, 제4공정의 가스 중에 포함되는 산소 가스의 유량을, 제3공정의 상기 혼합 가스 중에 포함되는 산소 가스의 유량보다 작게 하는 것을 특징으로 한다.
제4공정을 수행할 때, 가스 중에 산소 가스가 포함되어 있을 경우에, 특히, 오염억제가 불충분하게 된다는 문제가 생기기 쉽지만, 본 형태에 따르면, 제4공정의 산소 가스 유량을 제3공정의 산소 가스 유량보다 작게 함으로써, 산화 종료시에 발생하는 오염을 확실하게 억제하여 스루풋을 보다 향상할 수 있다.
제13의 형태는, 제8의 형태에 있어서, 제4공정에서는 산소 가스를 공급하지 않는 것을 특징으로 한다.
제4공정을 수행할 때, 가스 중에 산소 가스가 포함되어 있을 경우에, 특히, 오염억제가 불충분하게 된다는 문제가 생기기 쉬우나, 본 형태에 따르면, 제4공정에서는 산소 가스를 공급하지 않음으로써, 산화 종료시에 발생하는 오염을 확실하게 억제하여 스루풋을 보다 향상할 수 있다.
제14의 형태는, 피처리기판을 처리하는 처리실과, 상기 처리실 내에 수소 가스와 산소 또는 산소함유 가스의 혼합가스를 도입하는 혼합가스 도입구와, 상기 처리실 내에 수소 가스를 도입하는 수소 가스 도입구와, 상기 처리실 내를 배기하는 배기구와, 상기 처리실 내에 도입된 상기 혼합가스를 플라즈마 방전하여 혼합 플라즈마를 생성하고, 상기 처리실 내에 도입된 상기 수소 가스를 플라즈마 방전하여 수소 플라즈마를 생성하는 플라즈마 생성 수단과, 상기 혼합가스 도입구로부터 도입된 상기 혼합가스를 플라즈마 방전하여 상기 피처리기판에 공급하면서 상기 배기구로부터 배기하고, 상기 수소 가스 도입구로부터 도입된 상기 수소 가스를 플라즈 마 방전하여 상기 피처리기판에 공급하면서 상기 배기구로부터 배기하도록 제어하는 제어 수단을 포함하는 것을 특징으로 한다.
상기 혼합가스 공급구로부터 도입되어 플라즈마 방전에 의하여 생성된 혼합 플라즈마를 상기 피처리기판에 공급하면서 상기 배기구로부터 배기하고, 상기 수소 가스 공급구로부터 도입되어 플라즈마 방전에 의하여 생성된 수소 플라즈마를 상기 피처리기판에 공급하면서 상기 배기구로부터 배기하도록 제어하는 제어수단을 가짐으로써, 제1의 형태의 기판처리방법을 용이하게 실시할 수 있다.
제15의 형태는, 제14의 형태에 있어서, 상기 제어수단은 상기 수소 가스 도입구로부터 도입된 상기 수소 가스를 플라즈마 방전하여 상기 피처리기판에 공급하면서 상기 배기구로부터 배기한 후, 상기 혼합가스 도입구로부터 도입된 상기 혼합가스를 플라즈마 방전하여 상기 피처리기판에 공급하면서 상기 배기구로부터 배기하도록 제어하는 제어수단인 것을 특징으로 한다.
제어수단이, 상기 수소 가스 공급구로부터 도입되어 플라즈마 방전에 의하여 생성된 수소 플라즈마를 상기 피처리기판에 공급하면서 상기 배기구로부터 배기한 후, 상기 혼합가스 공급구로부터 도입하여 플라즈마 방전에 의하여 생성된 혼합 플라즈마를 상기 피처리기판에 공급하면서 배기하도록 제어하는 제어수단이면, 제2 형태의 기판처리방법을 용이하게 실시할 수 있다.
제16의 형태는, 제14의 형태에 있어서, 상기 제어 수단이, 상기 혼합가스 도입구로부터 도입된 상기 혼합가스를 플라즈마 방전하여 상기 피처리기판에 공급하면서 상기 배기구로부터 배기한 후, 상기 수소 가스 도입구로부터 도입된 상기 수 소 가스를 플라즈마 방전하여 상기 피처리기판에 공급하면서 상기 배기구로부터 배기하도록 제어하는 제어수단인 것을 특징으로 한다.
제어수단이, 상기 혼합가스 공급구로부터 도입되어 플라즈마 방전에 의하여 생성된 혼합 플라즈마를 상기 피처리기판에 공급하면서 배기구로부터 배기한 후, 상기 수소 가스 공급구로부터 도입되어 플라즈마 방전에 의하여 생성된 수소 플라즈마를 상기 피처리기판에 공급하면서 상기 배기구로부터 배기하도록 제어하는 제어수단이면, 제8의 형태의 기판처리방법을 용이하게 실시할 수 있다.
제17의 형태는, 피처리기판에 공급하는 수소 가스와 산소 또는 산소함유 가스와의 혼합가스를 플라즈마 방전하여 혼합 플라즈마를 생성하고, 상기 혼합 플라즈마로 상기 피처리기판을 처리하는 공정과, 상기 피처리기판에 공급하는 수소 가스를 플라즈마 방전하여 수소 플라즈마를 생성하고, 상기 수소 플라즈마로 상기 피처리기판을 처리하는 공정을 가지는 반도체장치의 제조방법이다.
제18의 형태는, 제17의 형태에 있어서, 상기 수소 플라즈마로 처리하는 공정을 제1공정으로 하고, 상기 제1 공정 후에 제2공정으로서 상기 혼합 플라즈마로 처리하는 공정을 수행하는 것을 특징으로 한다.
제19의 형태는, 제17의 형태에 있어서, 상기 혼합 플라즈마로 처리하는 공정을 제3공정으로 하고, 상기 제3공정 후에 제4공정으로서 상기 수소 플라즈마로 처리하는 공정을 수행하는 것을 특징으로 한다.
본 발명에 의하면, 혼합 플라즈마로 처리하는 공정에서는, 수소 가스와 산소 또는 산소함유 가스와의 혼합 플라즈마로 피처리기판을 처리함으로써 피처리기판을 적절히 산화할 수 있다. 또한, 수소 플라즈마로 처리하는 공정에서는, 수소 플라즈마로 피처리기판을 처리함으로써 피처리기판의 산화를 억제할 수 있다.

Claims (16)

  1. 피처리기판에 공급하는 수소 가스와 산소 또는 산소함유 가스와의 혼합가스를 플라즈마 방전하여 혼합 플라즈마를 생성하고, 상기 혼합 플라즈마로 상기 피처리기판을 처리하는 공정과,
    상기 피처리기판에 공급하는 수소 가스를 플라즈마 방전하여 수소 플라즈마를 생성하고, 상기 수소 플라즈마로 상기 피처리기판을 처리하는 공정
    을 포함하는 기판처리방법.
  2. 제 1항에 있어서, 상기 수소 플라즈마로 처리하는 공정을 제1공정으로 하고, 상기 제1공정 후에 제2공정으로서 상기 혼합 플라즈마로 처리하는 공정을 수행하는 것을 특징으로 하는 기판처리방법.
  3. 제 2항에 있어서, 상기 제1공정의 가스 중의 산소농도를 11.1% 이하로 하는 것을 특징으로 하는 기판처리방법.
  4. 제 2항에 있어서, 상기 제1공정의 상기 수소 가스에 대한 산소 가스의 유량비를, 상기 제2공정의 상기 수소 가스에 대한 산소 가스의 유량비보다 작게 하는 것을 특징으로 하는 기판처리방법.
  5. 제 2항에 있어서, 상기 제1공정에서는 수소 가스를 공급하고, 상기 제2공정에서는 상기 수소 가스의 공급을 계속하는 동시에 상기 수소 가스에 더하여 산소 가스를 공급하는 것을 특징으로 하는 기판처리방법.
  6. 제 2항에 있어서, 상기 제1공정의 가스 중에 포함되는 산소 가스의 유량을, 상기 제2공정의 상기 혼합 가스 중에 포함되는 산소 가스의 유량보다 작게 하는 것을 특징으로 하는 기판처리방법.
  7. 제 2항에 있어서, 상기 제1공정에서는 산소 가스를 공급하지 않는 것을 특징으로 하는 기판처리방법.
  8. 제 1항에 있어서, 상기 혼합 플라즈마로 처리하는 공정을 제3공정으로 하고, 상기 제3공정 후에 제4공정으로서 상기 수소 플라즈마로 처리하는 공정을 수행하는 것을 특징으로 하는 기판처리방법.
  9. 제 8항에 있어서, 상기 제4공정 가스 중의 산소농도를 11.1% 이하로 하는 것을 특징으로 하는 기판처리방법.
  10. 제 8항에 있어서, 제3공정의 상기 수소 가스에 대한 산소 가스의 유량비를, 상기 제4공정의 상기 혼합가스에 대한 산소 가스의 유량비보다 작게 하는 것을 특 징으로 하는 기판처리방법.
  11. 제 8항에 있어서, 제3공정에서는 상기 혼합 플라즈마에 의하여 상기 피처리기판을 선택 산화하고, 상기 제4공정에서는 산소 가스의 공급을 정지하는 것을 특징으로 하는 기판처리방법.
  12. 제 8항에 있어서, 상기 제4공정의 가스 중에 포함되는 산소 가스의 유량을, 제3공정의 상기 혼합가스 중에 포함되는 산소 가스의 유량보다 작게 하는 것을 특징으로 하는 기판처리방법.
  13. 제 8항에 있어서, 상기 제4공정에서는 산소 가스를 공급하지 않는 것을 특징으로 하는 기판처리방법.
  14. 피처리기판을 처리하는 처리실과,
    상기 처리실 내에 수소 가스와 산소 또는 산소함유 가스와의 혼합가스를 도입하는 혼합가스 도입구와,
    상기 처리실 내에 수소 가스를 도입하는 수소 가스 도입구와,
    상기 처리실 내를 배기하는 배기구과,
    상기 처리실 내에 도입된 상기 혼합가스를 플라즈마 방전하여 혼합 플라즈마를 생성하고, 상기 처리실 내에 도입된 수소 가스를 플라즈마 방전하여 수소 플라 즈마를 생성하는 플라즈마 생성 수단과,
    상기 혼합가스 도입구로부터 도입된 상기 혼합가스를 플라즈마 방전하여 상기 피처리기판에 공급하면서 상기 배기구로부터 배기하고, 상기 수소 가스 도입구로부터 도입된 상기 수소 가스를 플라즈마 방전하여 상기 피처리기판에 공급하면서 상기 배기구로부터 배기하도록 제어하는 제어 수단
    을 포함하는 것을 특징으로 하는 기판처리장치.
  15. 제 14항에 있어서, 상기 제어 수단은,
    상기 수소 가스 도입구로부터 도입된 상기 수소 가스를 플라즈마 방전하여 상기 피처리기판에 공급하면서 상기 배기구로부터 배기한 후, 상기 혼합가스 도입구로부터 도입된 상기 혼합가스를 플라즈마 방전하여 상기 피처리기판에 공급하면서 상기 배기구로부터 배기하도록 제어하는 제어 수단인 것
    을 특징으로 하는 기판처리장치.
  16. 제 14항에 있어서, 상기 제어 수단은,
    상기 혼합가스 도입구로부터 도입된 상기 혼합가스를 플라즈마 방전하여 상기 피처리기판에 공급하면서 상기 배기구로부터 배기한 후, 상기 수소 가스 도입구로부터 도입된 상기 수소 가스를 플라즈마 방전하여 상기 피처리기판에 공급하면서 상기 배기구로부터 배기하도록 제어하는 제어 수단인 것
    을 특징으로 하는 기판처리장치.
KR1020077019512A 2005-03-16 2006-03-14 기판처리방법 및 기판처리장치 KR100900073B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00075917 2005-03-16
JP2005075917 2005-03-16
JPJP-P-2005-00216666 2005-07-27
JP2005216666 2005-07-27

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020097002687A Division KR100927983B1 (ko) 2005-03-16 2006-03-14 기판처리방법 및 기판처리장치

Publications (2)

Publication Number Publication Date
KR20070096054A true KR20070096054A (ko) 2007-10-01
KR100900073B1 KR100900073B1 (ko) 2009-05-28

Family

ID=36991643

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020077019512A KR100900073B1 (ko) 2005-03-16 2006-03-14 기판처리방법 및 기판처리장치
KR1020097002687A KR100927983B1 (ko) 2005-03-16 2006-03-14 기판처리방법 및 기판처리장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020097002687A KR100927983B1 (ko) 2005-03-16 2006-03-14 기판처리방법 및 기판처리장치

Country Status (4)

Country Link
US (5) US8066894B2 (ko)
JP (3) JPWO2006098300A1 (ko)
KR (2) KR100900073B1 (ko)
WO (1) WO2006098300A1 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8066894B2 (en) 2005-03-16 2011-11-29 Hitachi Kokusai Electric Inc. Substrate processing method and substrate processing apparatus
JP5252613B2 (ja) * 2006-12-25 2013-07-31 国立大学法人東北大学 イオン注入装置およびイオン注入方法
JP5575582B2 (ja) * 2007-12-26 2014-08-20 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
WO2009114617A1 (en) * 2008-03-14 2009-09-17 Applied Materials, Inc. Methods for oxidation of a semiconductor device
JP2011023730A (ja) * 2008-06-13 2011-02-03 Hitachi Kokusai Electric Inc 半導体デバイスの製造方法及び基板処理装置
US20090311877A1 (en) * 2008-06-14 2009-12-17 Applied Materials, Inc. Post oxidation annealing of low temperature thermal or plasma based oxidation
US8236706B2 (en) * 2008-12-12 2012-08-07 Mattson Technology, Inc. Method and apparatus for growing thin oxide films on silicon while minimizing impact on existing structures
US20100297854A1 (en) * 2009-04-22 2010-11-25 Applied Materials, Inc. High throughput selective oxidation of silicon and polysilicon using plasma at room temperature
JP5396180B2 (ja) * 2009-07-27 2014-01-22 東京エレクトロン株式会社 選択酸化処理方法、選択酸化処理装置およびコンピュータ読み取り可能な記憶媒体
US20110189860A1 (en) * 2010-02-02 2011-08-04 Applied Materials, Inc. Methods for nitridation and oxidation
JP2012054475A (ja) * 2010-09-02 2012-03-15 Hitachi Kokusai Electric Inc 基板処理装置及び半導体装置の製造方法
US8709537B2 (en) 2010-10-22 2014-04-29 Applied Materials, Inc. Methods for enhancing tantalum filament life in hot wire chemical vapor deposition processes
JP5845911B2 (ja) * 2012-01-13 2016-01-20 宇部興産株式会社 ポリイミド前駆体水溶液組成物、及びポリイミド前駆体水溶液組成物の製造方法
CN104106128B (zh) 2012-02-13 2016-11-09 应用材料公司 用于基板的选择性氧化的方法和设备
JP6066571B2 (ja) * 2012-02-17 2017-01-25 株式会社日立国際電気 基板処理装置及び半導体装置の製造方法
JP2013183040A (ja) * 2012-03-02 2013-09-12 Tottori Univ 不揮発性半導体記憶装置および同装置の製造方法
JP2013187324A (ja) * 2012-03-07 2013-09-19 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法および基板処理装置
US20140034632A1 (en) * 2012-08-01 2014-02-06 Heng Pan Apparatus and method for selective oxidation at lower temperature using remote plasma source
JP6230809B2 (ja) * 2013-04-22 2017-11-15 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6196106B2 (ja) * 2013-09-13 2017-09-13 東京エレクトロン株式会社 シリコン酸化膜の製造方法
US9673042B2 (en) 2015-09-01 2017-06-06 Applied Materials, Inc. Methods and apparatus for in-situ cleaning of copper surfaces and deposition and removal of self-assembled monolayers
US20180076026A1 (en) 2016-09-14 2018-03-15 Applied Materials, Inc. Steam oxidation initiation for high aspect ratio conformal radical oxidation
US10501739B2 (en) 2017-10-18 2019-12-10 Mission Bio, Inc. Method, systems and apparatus for single cell analysis

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05343391A (ja) * 1992-06-04 1993-12-24 Fujitsu Ltd 半導体装置の製造方法
JP3350246B2 (ja) 1994-09-30 2002-11-25 株式会社東芝 半導体装置の製造方法
US6251758B1 (en) * 1994-11-14 2001-06-26 Applied Materials, Inc. Construction of a film on a semiconductor wafer
TW371796B (en) * 1995-09-08 1999-10-11 Semiconductor Energy Lab Co Ltd Method and apparatus for manufacturing a semiconductor device
JPH10335652A (ja) * 1997-05-30 1998-12-18 Hitachi Ltd 半導体集積回路装置の製造方法
US6635185B2 (en) * 1997-12-31 2003-10-21 Alliedsignal Inc. Method of etching and cleaning using fluorinated carbonyl compounds
JP3619030B2 (ja) 1998-11-12 2005-02-09 キヤノン株式会社 プラズマ処理装置及び処理方法
JP2000332245A (ja) * 1999-05-25 2000-11-30 Sony Corp 半導体装置の製造方法及びｐ形半導体素子の製造方法
DE60140179D1 (de) * 2000-03-13 2009-11-26 Tadahiro Ohmi Verfahren zur herstellung eines flash-speicherbausteins
JP4153983B2 (ja) * 2000-07-17 2008-09-24 パイオニア株式会社 保護膜、その成膜方法、プラズマディスプレイパネル及びその製造方法
US20020197402A1 (en) * 2000-12-06 2002-12-26 Chiang Tony P. System for depositing a film by modulated ion-induced atomic layer deposition (MII-ALD)
US6834656B2 (en) * 2001-05-23 2004-12-28 Axcelis Technology, Inc. Plasma process for removing polymer and residues from substrates
JP3746968B2 (ja) 2001-08-29 2006-02-22 東京エレクトロン株式会社 絶縁膜の形成方法および形成システム
JP3912085B2 (ja) 2001-11-29 2007-05-09 日本電気株式会社 半導体装置の製造方法
JP4252749B2 (ja) * 2001-12-13 2009-04-08 忠弘 大見 基板処理方法および基板処理装置
KR100476922B1 (ko) * 2002-05-31 2005-03-17 삼성전자주식회사 반도체 장치의 게이트 패턴 형성 방법
TW200416772A (en) * 2002-06-06 2004-09-01 Asml Us Inc System and method for hydrogen-rich selective oxidation
WO2004073073A1 (ja) * 2003-02-13 2004-08-26 Tokyo Electron Limited 半導体装置の製造方法および半導体製造装置
US6987056B2 (en) * 2003-07-08 2006-01-17 Hynix Semiconductor Inc. Method of forming gates in semiconductor devices
KR100555539B1 (ko) * 2003-12-17 2006-03-03 삼성전자주식회사 고밀도 플라즈마 화학기상증착 공정에 의한 갭 충전방법및 그 충전방법을 포함하는 집적 회로 소자의 제조방법
JP4706260B2 (ja) * 2004-02-25 2011-06-22 東京エレクトロン株式会社 被処理体の酸化方法、酸化装置及び記憶媒体
KR100586020B1 (ko) * 2004-11-19 2006-06-01 삼성전자주식회사 반도체 장치의 게이트 형성 방법
US8066894B2 (en) * 2005-03-16 2011-11-29 Hitachi Kokusai Electric Inc. Substrate processing method and substrate processing apparatus
US20070158020A1 (en) * 2006-01-06 2007-07-12 Chen-Yuan Tu Method for modificating fluoropolymers and their application

Also Published As

Publication number Publication date
JP5306295B2 (ja) 2013-10-02
KR100900073B1 (ko) 2009-05-28
US20170338106A1 (en) 2017-11-23
US20130095669A1 (en) 2013-04-18
JP5235736B2 (ja) 2013-07-10
US20090169768A1 (en) 2009-07-02
WO2006098300A1 (ja) 2006-09-21
KR100927983B1 (ko) 2009-11-24
JP2009177191A (ja) 2009-08-06
US8334215B2 (en) 2012-12-18
US8066894B2 (en) 2011-11-29
JPWO2006098300A1 (ja) 2008-08-21
US9754780B2 (en) 2017-09-05
US20160086797A1 (en) 2016-03-24
KR20090037465A (ko) 2009-04-15
US9236242B2 (en) 2016-01-12
JP2011018909A (ja) 2011-01-27
US10192735B2 (en) 2019-01-29
US20080138994A1 (en) 2008-06-12

Similar Documents

Publication Publication Date Title
KR100900073B1 (ko) 기판처리방법 및 기판처리장치
US7737005B2 (en) Method for forming Ti film and TiN film, contact structure, computer readable storing medium and computer program
KR100980528B1 (ko) 금속계막의 탈탄소 처리 방법, 성막 방법 및 반도체 장치의제조 방법
TW201606873A (zh) 蝕刻方法
JP2006156675A (ja) エッチング方法、エッチング装置及び記憶媒体
US10049870B2 (en) Method of manufacturing semiconductor device including silicon nitride layer for inhibiting excessive oxidation of polysilicon film
WO2005098961A1 (ja) ゲート絶縁膜の形成方法、記憶媒体、及びコンピュータプログラム
KR101203498B1 (ko) 기판 처리 장치 및 반도체 장치의 제조 방법
JP2008235611A (ja) プラズマ処理装置及びプラズマ処理方法
US20090311876A1 (en) Manufacturing method of semiconductor device and substrate processing apparatus
KR101000934B1 (ko) 기판 처리 방법 및 기판 처리 장치
JPWO2007125836A1 (ja) Ｔｉ膜の成膜方法
JP6538604B2 (ja) 半導体装置の製造方法および基板処理装置
WO2024070696A1 (ja) 成膜方法及び成膜装置
JP2008091667A (ja) 基板処理方法
JPWO2007123211A1 (ja) Ｔｉ膜の成膜方法
JPWO2007123212A1 (ja) Ｔｉ膜の成膜方法
JP2011187749A (ja) 半導体装置の製造方法及び基板処理装置
JPH09306891A (ja) エッチング方法
JPWO2007125837A1 (ja) Ｔｉ膜の成膜方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130503

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140502

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160418

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170421

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180503

Year of fee payment: 10