KR101203498B1 - 기판 처리 장치 및 반도체 장치의 제조 방법 - Google Patents
기판 처리 장치 및 반도체 장치의 제조 방법 Download PDFInfo
- Publication number
- KR101203498B1 KR101203498B1 KR1020100054929A KR20100054929A KR101203498B1 KR 101203498 B1 KR101203498 B1 KR 101203498B1 KR 1020100054929 A KR1020100054929 A KR 1020100054929A KR 20100054929 A KR20100054929 A KR 20100054929A KR 101203498 B1 KR101203498 B1 KR 101203498B1
- Authority
- KR
- South Korea
- Prior art keywords
- gas
- nitride film
- substrate
- containing gas
- processing chamber
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 129
- 239000004065 semiconductor Substances 0.000 title claims description 17
- 238000004519 manufacturing process Methods 0.000 title description 10
- 239000007789 gas Substances 0.000 claims abstract description 196
- 238000000034 method Methods 0.000 claims abstract description 74
- 230000008569 process Effects 0.000 claims abstract description 62
- 125000004433 nitrogen atom Chemical group N* 0.000 claims abstract description 37
- 229910052751 metal Inorganic materials 0.000 claims abstract description 35
- 239000002184 metal Substances 0.000 claims abstract description 35
- 125000001309 chloro group Chemical group Cl* 0.000 claims abstract description 34
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 29
- 150000004767 nitrides Chemical class 0.000 claims abstract description 26
- 125000004435 hydrogen atom Chemical group [H]* 0.000 claims abstract description 23
- 229910052801 chlorine Inorganic materials 0.000 claims abstract description 22
- 238000010438 heat treatment Methods 0.000 claims abstract description 9
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 91
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 14
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 13
- 239000003990 capacitor Substances 0.000 claims description 11
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 9
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 9
- 229910044991 metal oxide Inorganic materials 0.000 claims description 8
- 150000004706 metal oxides Chemical class 0.000 claims description 8
- HDZGCSFEDULWCS-UHFFFAOYSA-N monomethylhydrazine Chemical compound CNN HDZGCSFEDULWCS-UHFFFAOYSA-N 0.000 claims description 5
- 125000004430 oxygen atom Chemical group O* 0.000 abstract description 13
- 230000003647 oxidation Effects 0.000 abstract description 8
- 238000007254 oxidation reaction Methods 0.000 abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 41
- 229910052710 silicon Inorganic materials 0.000 description 41
- 239000010703 silicon Substances 0.000 description 41
- 239000012495 reaction gas Substances 0.000 description 19
- 230000007246 mechanism Effects 0.000 description 14
- 230000008859 change Effects 0.000 description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 8
- 239000001301 oxygen Substances 0.000 description 8
- 229910052760 oxygen Inorganic materials 0.000 description 8
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 7
- 239000000460 chlorine Substances 0.000 description 7
- 239000001257 hydrogen Substances 0.000 description 7
- 229910052739 hydrogen Inorganic materials 0.000 description 7
- 230000001965 increasing effect Effects 0.000 description 7
- 230000006866 deterioration Effects 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 6
- 238000009832 plasma treatment Methods 0.000 description 6
- 238000011144 upstream manufacturing Methods 0.000 description 6
- 125000004429 atom Chemical group 0.000 description 5
- 238000000231 atomic layer deposition Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 230000003028 elevating effect Effects 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 239000002243 precursor Substances 0.000 description 4
- 150000003254 radicals Chemical class 0.000 description 4
- XJDNKRIXUMDJCW-UHFFFAOYSA-J titanium tetrachloride Chemical compound Cl[Ti](Cl)(Cl)Cl XJDNKRIXUMDJCW-UHFFFAOYSA-J 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical group [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 125000004432 carbon atom Chemical group C* 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005672 electromagnetic field Effects 0.000 description 3
- 239000011261 inert gas Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 239000003085 diluting agent Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000005281 excited state Effects 0.000 description 2
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 description 2
- 229910000041 hydrogen chloride Inorganic materials 0.000 description 2
- -1 hydrogen radicals Chemical class 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000005121 nitriding Methods 0.000 description 2
- 150000002831 nitrogen free-radicals Chemical class 0.000 description 2
- 239000007800 oxidant agent Substances 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000009849 deactivation Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052756 noble gas Inorganic materials 0.000 description 1
- 229910052755 nonmetal Inorganic materials 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000009469 supplementation Effects 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/34—Nitrides
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/56—After-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/3244—Gas supply means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/3244—Gas supply means
- H01J37/32449—Gas control, e.g. control of the gas flow
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
- H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
- H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
- H01J2237/2001—Maintaining constant desired temperature
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Organic Chemistry (AREA)
- Metallurgy (AREA)
- Mechanical Engineering (AREA)
- Materials Engineering (AREA)
- Analytical Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Chemical Vapour Deposition (AREA)
- Semiconductor Memories (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 표면에 자연 산화막이 형성되고, 염소 원자를 함유하는 금속 질화막이 형성된 기판이 반입되는 처리실과, 상기 처리실 내에서 상기 기판을 지지하여 가열하는 기판 지지부와, 상기 처리실 내에 질소 원자 함유 가스 및 수소 원자 함유 가스를 공급하는 가스 공급부와, 상기 처리실 내를 배기하는 가스 배기부와, 상기 처리실 내에 공급된 질소 원자 함유 가스 및 수소 원자 함유 가스를 여기시키는 플라즈마 생성부와, 상기 플라즈마 생성부에 의해 여기된 상기 질소 원자 함유 가스와 상기 수소 원자 함유 가스를 이용하여, 상기 금속 질화막으로부터 염소 원자와 상기 자연 산화막을 제거하고, 질소 원자를 상기 금속 질화막에 도입하는 처리가 실행되도록, 상기 기판 지지부, 상기 가스 공급부 및 상기 플라즈마 생성부를 제어하는 제어부를 포함하는 것이다. 본 발명에 의하면, 금속 질화막에 인접하는 다른 막의 특성을 열화시키지 않는 온도 범위에 있어서, 금속 질화막중의 염소 원자나 산소 원자의 잔류량을 저감하고, 금속 질화막의 내산화성을 개선하는 것이 가능하다.
Description
본 발명은 플라즈마를 이용하여 기판을 처리하는 기판 처리 장치 및 반도체 장치의 제조 방법에 관한 것이다.
반도체 로직 디바이스(logic device)나 DRAM 디바이스 등에서는, 미세화(微細化)에 수반되는 전기 저항의 증가를 억제하기 위해, 전극이나 배선(配線) 등의 재료로서, 예를 들면 질화티타늄을 함유하는 금속 질화막[이하, 단순히 '질화티타늄(TiN)막'이라고 부름]이 채용되고 있다. 금속 질화막은, 예를 들면 화학 기상 퇴적(Chemical Vapor Deposition : CVD)법이나 원자층 퇴적(Atomic Layer Deposition : ALD)법에 의해 형성할 수 있다. 이들 방법으로 질화티타늄막을 형성하기 위해서는, 전구체(precursor) 가스로서, 염소를 포함하는 사염화티타늄(TiCl4) 가스를 이용한다. 질화티타늄막을 형성하는 방법은, 예를 들면 하기의 특허 문헌에 기재되어 있다.
그러나, 상술한 방법으로 질화티타늄막을 형성하면, 염소 원자나 탄소 원자 등의 불순물이 막중에 잔류해 버리는 경우가, 발명자 등의 연구에 의해 발견되었다. 특히, 전구체 가스로서 사염화티타늄을 이용했을 경우에는, 질화티타늄막중으로의 염소 원자의 잔류가 현저하게 된다. 염소 원자나 탄소 원자 등의 잔류물은, 질화티타늄막의 전기 저항을 증가시켜버린다.
염소 원자는 질화티타늄막을 고온에서 형성하거나, 질화티타늄막을 형성한 후에 고온 처리를 수행함으로써 제거할 수 있다. 그러나, 예를 들면 DRAM의 캐패시터(capacitor)의 상부 전극 및 하부 전극으로서 형성된 질화티타늄막에 고온 처리를 수행하면, 질화티타늄막에 끼워지는 용량 절연막 등의 특성이 열화(劣化)되고, 리크(leak) 전류가 증대해버리는 경우가 있다. 또한, 기판에 미리 형성되어 있는 소스 영역이나 드레인 영역에 확산이 생기고 회로 특성이 열화되어, 반도체 디바이스의 성능이 저하해버리는 경우가 있다. 이에 대해, 상술한 특성 열화나 확산을 일으키게 하지 않는 온도 범위에서 염소 원자의 제거 처리를 수행하면, 잔류 염소를 충분히 제거하는 것은 어려워진다.
또한, 질화티타늄막의 표면은 자연 산화되고, 산소 원자를 많이 포함한 층이 되어 있다. 질화티타늄막중에 잔류하는 산소 원자는, 질화티타늄막의 전기 저항을 증대시켜버린다. 또한, 질화티타늄막과 그 상부에 형성되는 용량 절연막 등과의 계면(界面) 특성을 변화시키고, 디바이스 특성을 열화시켜버린다.
그리고, DRAM의 상부 전극 및 하부 전극을 질화티타늄막으로 형성하는 경우, 하부 전극으로서의 질화티타늄막 형성 후에 용량 절연막인 금속 산화막 등을 형성하는데, 금속 산화막을 형성할 때, 하부 전극으로서의 질화티타늄막이 산화되어버려, 디바이스 특성이 열화되어버리는 경우가 있다.
본 발명은, 금속 질화막에 인접하는 다른 막의 특성을 열화시키지 않는 온도 범위에 있어서, 금속 질화막중의 염소 원자나 산소 원자의 잔류량을 저감하고, 금속 질화막의 내산화성(耐酸化性)을 개선할 수 있는 기판 처리 장치 및 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 일 형태에 의하면, 표면에 자연 산화막이 형성되고, 염소 원자를 함유하는 금속 질화막이 형성된 기판이 반입되는 처리실과, 상기 처리실 내에서 상기 기판을 지지하여 가열하는 기판 지지부와, 상기 처리실 내에 질소 원자 함유 가스 및 수소 원자 함유 가스를 공급하는 가스 공급부와, 상기 처리실 내를 배기하는 가스 배기부와, 상기 처리실 내에 공급된 질소 원자 함유 가스 및 수소 원자 함유 가스를 여기시키는 플라즈마 생성부와, 상기 플라즈마 생성부에 의해 여기된 상기 질소 원자 함유 가스와 상기 수소 원자 함유 가스를 이용하여, 상기 금속 질화막으로부터 염소 원자와 상기 자연 산화막을 제거하고, 질소 원자를 상기 금속 질화막에 도입하는 처리가 실행되도록, 상기 기판 지지부, 상기 가스 공급부 및 상기 플라즈마 생성부를 제어하는 제어부를 포함하는 것을 특징으로 하는 기판 처리 장치.가 제공된다.
본 발명의 다른 형태에 의하면, 표면에 자연 산화막이 형성되고, 염소 원자를 함유하는 금속 산화막이 형성된 기판을 처리실 내에 반입하여 기판 지지부에 의해 지지하는 공정과, 상기 기판을 상기 기판 지지부에 의해 가열하는 공정과, 질소 원자 함유 가스 및 수소 원자 함유 가스를 가스 공급부에 의해 처리실 내에 공급하면서, 상기 처리실 내를 가스 배기부에 의해 배기하는 공정과, 상기 처리실 내에 공급된 상기 질소 원자 함유 가스 및 상기 수소 원자 함유 가스를 플라즈마 생성부에 의해 여기하고, 상기 여기된 상기 질소 원자 함유 가스 및 상기 수소 원자 함유 가스를 이용하여, 상기 금속 산화막으로부터 염소 원자와 상기 자연 산화막을 제거하고, 질소 원자를 상기 금속 산화막에 도입하는 처리를 실행하는 공정을 포함하는 반도체 장치의 제조 방법이 제공된다.
본 발명에 따른 기판 처리 장치 및 반도체 장치의 제조 방법에 의하면, 금속 질화막에 인접하는 다른 막의 특성을 열화시키지 않는 온도 범위에 있어서, 금속 질화막중의 염소 원자나 산소 원자의 잔류량을 저감할 수 있고, 금속 질화막의 내산화성을 개선할 수 있다.
도 1은 본 발명의 일 실시 형태에 따른 반도체 장치의 제조 방법을 실시하는 기판 처리 장치의 단면 개략도이다.
도 2는 질화티타늄막중의 염소 원자의 농도를 예시하는 그래프이다.
도 3은 질화티타늄막의 시트 저항의 온도 의존성을 나타내는 그래프이다.
도 4는 질화티타늄막의 시트 저항의 변화를 예시하는 그래프이다.
도 5는 질화티타늄막의 조성비를 나타내는 표이다.
도 6은 산소 분위기에 폭로(暴露)했을 때의 질화티타늄막의 시트 저항의 변화를 예시하는 그래프이다.
도 2는 질화티타늄막중의 염소 원자의 농도를 예시하는 그래프이다.
도 3은 질화티타늄막의 시트 저항의 온도 의존성을 나타내는 그래프이다.
도 4는 질화티타늄막의 시트 저항의 변화를 예시하는 그래프이다.
도 5는 질화티타늄막의 조성비를 나타내는 표이다.
도 6은 산소 분위기에 폭로(暴露)했을 때의 질화티타늄막의 시트 저항의 변화를 예시하는 그래프이다.
상술한 바와 같이, 질화티타늄막에 예를 들면 750℃ 이상의 고온 처리를 수행하면, 질화티타늄막에 인접하는 다른 막의 특성이 열화(劣化)되고, 예를 들면 DRAM의 캐패시터의 리크 전류가 증대해버리는 경우가 있다. 또한, 기판에 미리 형성되어 있는 소스 영역이나 드레인 영역에 확산이 생기고 회로 특성이 열화되어, 반도체 디바이스의 성능이 저하해버리는 경우가 있다. 이에 대해, 질화티타늄막에 인접하는 막의 특성을 열화시키지 않는 온도 범위에서 염소 원자의 제거 처리를 수행하는 것으로 하면, 잔류 염소를 충분히 제거하는 것은 어려워진다.
그래서 발명자 등은, 질화티타늄막에 인접하는 다른 막의 특성을 열화시키지 않는 온도 범위에 있어서, 질화티타늄막중의 염소나 산소의 잔류량을 저감할 수 있고, 질화티타늄막의 내산화성을 개선하는 방법에 대해서, 열심히 연구했다. 그 결과, 질소 원자 함유 가스에 수소 원자 함유 가스를 혼합시킨 가스를 플라즈마에 의해 활성화하고, 상기 활성화된 가스를 기판 상에 형성된 질화티타늄막에 공급함으로써, 상술한 과제를 해결 가능하다는 지견을 얻었다. 본 발명은, 발명자 등이 얻은 상술한 지견을 토대로 이루어진 발명이다. 이하, 본 발명의 일 실시 형태에 대해서 설명한다.
(1) 기판 처리 장치의 구성
우선, 본 실시 형태에 따른 반도체 장치의 제조 방법을 실시하는 기판 처리 장치의 구성예에 대해서, 도 1을 이용하여 설명한다. 도 1은 이러한 기판 처리 장치로서의 MMT 장치의 단면(斷面) 구성도이다. MMT 장치란, 전계(電界)와 자계(磁界)에 의해 고밀도 플라즈마를 발생시킬 수 있는 변형 마그네트론형 플라즈마원(Modified Magnetron Typed Plasma Source)을 이용하고, 예를 들면 실리콘 웨이퍼 등의 실리콘 기판(100)을 플라즈마 처리하는 장치이다.
MMT 장치는, 실리콘 기판(100)을 플라즈마 처리하는 처리로(處理爐, 202)를 구비하고 있다. 그리고, 처리로(202)는 처리실(201)을 구성하는 처리 용기(203)와, 서셉터(susceptor, 217)와, 게이트밸브(244)와, 샤워 헤드(236)와 가스 배기구(235)와, 통(筒) 형상 전극(215), 상부 자석(216a), 하부 자석(216b)과, 컨트롤러(121)를 구비하고 있다.
처리실(201)을 구성하는 처리 용기(203)는, 제1 용기인 돔(dome)형의 상측 용기(210)와, 제2 용기인 사발형의 하부 용기(211)를 구비하고 있다. 그리고, 상측 용기(210)가 하측 용기(211) 위에 덮여짐으로써, 처리실(201)이 형성된다. 상측 용기(210)는 예를 들면 산화 알루미늄(Al2O3) 또는 석영(SiO2) 등의 비금속 재료로 형성되어 있고, 하측 용기(211)는 예를 들면 알루미늄(Al)으로 형성되어 있다.
처리실(201) 내의 저측(底側) 중앙에는, 실리콘 기판(100)을 지지하는 서셉터(217)가 배치되어 있다. 서셉터(217)는 실리콘 기판(100) 상에 형성된 막의 금속 오염을 저감할 수 있도록, 예를 들면, 질화알루미늄(AlN), 세라믹스, 석영 등의 비금속 재료로 형성되어 있다.
서셉터(217)의 내부에는, 가열 기구로서의 히터(217b)가 일체적으로 매립되어 있고, 실리콘 기판(100)을 가열할 수 있도록 되어 있다. 히터(217b)에 전력이 공급되면, 실리콘 기판(100) 표면을 예를 들면 200℃~750℃ 정도까지 가열할 수 있도록 되어 있다.
주로, 서셉터(217) 및 히터(217b)에 의해, 본 실시 형태에 따른 기판 지지부가 구성되어 있다.
서셉터(217)는, 하측 용기(211)와는 전기적으로 절연되어 있다. 서셉터(217)의 내부에는, 임피던스(impedance)를 변화시키는 전극으로서의 제2 전극(도면 생략)이 장비(裝備)되어 있다. 이 제2 전극은, 임피던스 가변 기구(274)를 개재하여 설치되어 있다. 임피던스 가변 기구(274)는, 코일이나 가변 콘덴서를 구비하고 있고, 코일의 패턴 수나 가변 콘덴서의 용량치를 제어함으로써, 제2 전극(도면 생략) 및 서셉터(217)를 개재하여 실리콘 기판(100)의 전위(電位)를 제어할 수 있도록 되어 있다.
서셉터(217)에는, 서셉터(217)를 승강시키는 서셉터 승강 기구(268)가 설치되어 있다. 서셉터(217)에는, 관통공(217a)이 설치되어 있다. 상술한 하측 용기(211) 저면(底面)에는, 실리콘 기판(100)을 돌상(突上)하는 웨이퍼 돌상핀(266)이, 적어도 3 개소 설치되어 있다. 그리고, 관통공(217a) 및 웨이퍼 돌상핀(266)은, 서셉터 승강 기구(268)에 의해 서셉터(217)가 하강되었을 때에 웨이퍼 돌상핀(266)이 서셉터(217)와는 비(非)접촉인 상태에서 관통공(217a)을 관통하도록 서로 배치되어 있다.
하측 용기(211)의 측벽에는, 칸막이밸브로서의 게이트밸브(244)가 설치되어 있다. 게이트밸브(244)가 개방되어 있을 때에는, 반송 기구(도면 생략)를 이용하여 처리실(201) 내로 실리콘 기판(100)을 반입하고, 또는 처리실(201) 외부로 실리콘 기판(100)을 반출할 수 있도록 되어 있다. 게이트밸브(244)를 닫음으로써, 처리실(201) 내부를 기밀(氣密)하게 폐색할 수 있도록 되어 있다.
처리실(201)의 상부에는, 처리실(201) 내로 가스를 공급하는 샤워 헤드(236)가 설치되어 있다. 샤워 헤드(236)는, 캡 상의 덮개(233)와, 가스 도입구(234)와, 버퍼실(237)과, 개구(238)와, 차폐(遮蔽) 플레이트(240)와, 가스 취출구(吹出口)를 구비하고 있다.
가스 도입구(234)에는, 버퍼실(237) 내로 가스를 공급하는 가스 공급관(232)의 하류단이, 봉지(封止) 부재로서의 O링(203b)을 개재하여 접속되어 있다. 버퍼실(237)은, 가스 도입구(234)로부터 도입되는 가스를 분산하는 분산 공간으로서 기능한다.
가스 공급관(234)의 상류측에는, 질소 원자 함유 가스로서의 N2 가스를 공급하는 질소 가스 공급관(232a)의 하류단과, 수소 원자 함유 가스로서의 H2 가스를 공급하는 수소 가스 공급관(232b)의 하류단과, 희석(稀釋) 가스로서의 예를 들면 헬륨(He), 아르곤(Ar) 등의 희가스를 공급하는 희가스 공급관(232c)의 하류단이 합류하도록 접속되어 있다.
질소 가스 공급관(232a)에는, 질소 가스 봄베(250a), 유량 제어 장치로서의 매스 플로우 컨트롤러(Mass Flow Controller, 251a), 개폐밸브인 밸브(252a)가 상류부터 차례로 접속되어 있다. 수소 가스 공급관(232b)에는, 수소 가스 봄베(250b), 유량 제어 장치로서의 매스 플로우 컨트롤러(251b), 개폐밸브인 밸브(252b)가 상류부터 차례로 접속되어 있다. 희가스 공급관(232c)에는, 희가스 봄베(250c), 유량 제어 장치로서의 매스 플로우 컨트롤러(251c), 개폐밸브인 밸브(252c)가 상류부터 차례로 접속되어 있다.
주로, 가스 공급관(234), 질소 가스 공급관(232a), 수소 가스 공급관(232b), 희가스 공급관(232c), 질소 가스 봄베(250a), 수소 가스 봄베(250b), 희가스 봄베(250c), 매스 플로우 컨트롤러(251a~252c) 및 밸브(252a~252c)에 의해, 본 실시 형태에 따른 가스 공급부가 구성된다. 가스 공급관(234), 질소 가스 공급관(232a), 수소 가스 공급관(232b), 희가스 공급관(232c)은, 예를 들면 석영, 산화 알루미늄 등의 비금속 재료 및 SUS 등의 금속 재료 등에 의해 구성되어 있다. 이들 밸브(252a~252c)의 개폐와, 매스 플로우 컨트롤러(251a~252c)에 의해 유량 제어하면서, 버퍼실(237)을 개재하여 처리실(201) 내에 N2 가스, H2 가스, 희가스를 자유자재로 공급하는 것이 가능하도록 구성되어 있다.
한편, 여기에서는 N2 가스, H2 가스, 희가스마다 가스 봄베를 설치하는 경우에 대해서 설명했는데, 본 발명은 이러한 형태로 한정되는 것은 아니고, 질소 가스 봄베(250a), 수소 가스 봄베(250b)를 대신하여, 암모니아(NH3) 가스 봄베를 설치해도 무방하다. 또한, 처리실(201) 내에 공급하는 반응 가스 중의 질소의 비율을 많게 하는 경우에는, N2 가스 봄베를 더 설치하고, NH3 가스에 N2 가스를 첨가해도 무방하다.
하측 용기(211)의 측벽 하방에는, 처리실(201) 내로부터 반응 가스 등을 배기하는 가스 배기구(235)가 설치되어 있다. 가스 배기구(235)에는, 가스를 배기하는 가스 배기관(231)의 상류단이 접속되어 있다. 가스 배기관(231)에는, 압력 조정기인 APC(242), 개폐밸브인 밸브(243b), 배기 장치인 진공 펌프(246)가, 상류부터 차례로 설치되어 있다. 주로, 가스 배기구(235), 가스 배기관(231), APC(242), 밸브(243b), 진공 펌프(246)에 의해, 본 실시 형태에 따른 가스 배기부가 구성되어 있다. 진공 펌프(246)를 작동시켜, 밸브(243b)를 개방함으로써, 처리실(201) 내를 배기하는 것이 가능하도록 구성되어 있다. 또한, APC(242)의 개도(開度)를 조정함으로써, 처리실(201) 내의 압력치를 조정할 수 있도록 구성되어 있다.
처리 용기(203)[상측 용기(210)]의 외주에는, 처리실(201) 내의 플라즈마 생성 영역(224)을 둘러싸도록, 제1 전극으로서의 통 형상 전극(215)이 설치되어 있다. 통 형상 전극(215)은, 통 형상, 예를 들면 원통 형상으로 형성되어 있다. 통 형상 전극(215)은, 임피던스의 정합을 수행하는 정합기(272)를 개재하여, 고주파 전력을 발생하는 고주파 전원(273)에 접속되어 있다. 통 형상 전극(215)은 처리실(201) 내에 공급되는 가스를 여기시켜 플라즈마를 발생시키는 방전 기구로서 기능한다.
통 형상 전극(215)의 외측 표면의 상하단부(端部)에는, 상부 자석(216a) 및 하부 자석(216b)이 각각 장착되어 있다. 상부 자석(216a) 및 하부 자석(216b)은 각각 통 형상, 예를 들면 링 형상으로 형성된 영구 자석으로서 구성되어 있다.
상부 자석(216a) 및 하부 자석(216b)은 처리실(201)의 반경 방향을 따른 양단(兩端)(즉, 각 자석의 내주단과 외주단)에 각각 자극(磁極)을 갖고 있다. 상부 자석(216a) 및 하부 자석(216b)의 자극의 방향은, 서로 역(逆)방향이 되도록 배치되어 있다. 즉, 상부 자석(216a) 및 하부 자석(216b)의 내주부의 자극끼리는 이극(異極)이 되어 있다. 이에 의해, 통 형상 전극(215)의 내측 표면을 따라서, 원통축 방향의 자력선(磁力線)이 형성되어 있다.
주로, 통 형상 전극(215), 정합기(272), 고주파 전원(273), 상부 자석(216a), 하부 자석(216b)에 의해, 본 실시 형태에 따른 플라즈마 생성부가 구성되어 있다. 처리실(201) 내에 N2 가스와 H2 가스와의 혼합 가스를 도입한 후, 통 형상 전극(215)에 고주파 전력을 공급하여 전계를 형성함과 동시에, 상부 자석(216a) 및 하부 자석(216b)을 이용하여 지계를 형성함으로써, 처리실(201) 내에 마그네트론 방전 플라즈마가 생성된다. 이 때, 방출된 전자(電子)를 상술한 전자계(電磁界)가 주회(周回) 운동시킴으로써, 플라즈마의 전리 생성율이 높아져, 수명이 긴 고밀도의 플라즈마를 생성시킬 수 있다.
한편, 통 형상 전극(215), 상부 자석(216a) 및 하부 자석(216b)의 주위에는, 이들이 형성하는 전자계가 외부 환경이나 다른 처리로 등의 장치에 악영향을 미치지 않도록, 전자계를 유효하게 차폐하는 금속제의 차폐판(223)이 설치되어 있다.
또한, 제어부로서의 컨트롤러(121)는, 신호선 A를 통해서 APC(242), 밸브(243b) 및 진공 펌프(246)를, 신호선 B를 통해서 서셉터 승강 기구(268)를, 신호선 C를 통해서 게이트밸브(244)를, 신호선 D를 통해서 정합기(272) 및 고주파 전원(273)을, 신호선 E를 통해서 매스 플로우 컨트롤러(251a~252c), 밸브(252a~252c)를, 도시하지 않은 신호선을 통해서 서셉터에 매립된 히터나 임피던스 가변 기구(274)를, 각각 제어하도록 구성되어 있다.
(2) 기판 처리 공정
계속해서, 본 실시 형태에 따른 반도체 제조 공정의 일 공정으로서 실시되는 기판 처리 공정에 대해서 설명한다. 이러한 공정은, 기판 처리 장치로서의 상술한 MMT 장치에 의해 실시된다. 한편, 이하의 설명에 있어서, MMT 장치를 구성하는 각 부의 동작은, 컨트롤러(121)에 의해 제어된다. 여기에서는, 캐패시터의 하부 전극으로서 형성된 금속 질화막(질화티타늄막)을, 플라즈마를 이용하여 질화 처리하는 예에 대해서 설명한다.
(기판의 반입)
우선, 실리콘 기판(100)의 반송 위치까지 서셉터(217)를 하강시켜, 서셉터(217)의 관통공(217a)에 웨이퍼 돌상핀(266)을 관통시킨다. 그 결과, 돌상핀(266)이, 서셉터(217) 표면보다 소정의 높이분만큼 돌출한 상태가 된다.
계속해서, 게이트밸브(244)를 개방하고, 도면에서 생략한 반송 기구를 이용하여 처리실(201) 내에 실리콘 기판(100)을 반입한다. 그 결과, 실리콘 기판(100)은, 서셉터(217)의 표면으로부터 돌출한 웨이퍼 돌상핀(266) 상에 수평 자세에서 지지된다. 한편, 실리콘 기판(100) 상에는, 캐패시터의 하부 전극으로서의 질화티타늄막이 CVD법 또는 ALD법에 의해 미리 형성되어 있다. 질화티타늄막의 형성은, 전구체 가스로서 염소를 포함하는 사염화티타늄(TiCl4) 가스를 이용하고, 도시하지 않은 다른 CVD 장치나 ALD 장치에 의해 수행된다. 한편, 전구체 가스로서 사염화티타늄 가스를 이용하는 것으로부터, 질화티타늄막중에는 염소 원자가 잔류하고 있다. 또한, 질화티타늄막의 표면에는 자연 산화막이 형성되어 있다. 자연 산화막은, 상술한 CVD 장치나 ALD 장치로부터 본 장치에 실리콘 기판(100)을 반송할 때에 형성된다.
처리실(201) 내에 실리콘 기판(100)을 반입하면, 반송 기구를 처리실(201) 외부로 퇴피(退避)시키고, 게이트밸브(244)를 닫아 처리실(201) 내부를 밀폐한다. 그리고, 서셉터 승강 기구(268)를 이용하여 서셉터(217)를 상승시킨다. 그 결과, 실리콘 기판(100)은 서셉터(217)의 상면에 배치된다. 그 후, 서셉터(217)를 소정의 위치까지 상승시켜, 실리콘 기판(100)을 소정의 처리 위치까지 상승시킨다.
한편, 실리콘 기판(100)을 처리실(201) 내에 반입할 때에는, 가스 배기 라인에 의해 처리실(201) 내를 배기하면서, 가스 공급 라인으로부터 처리실(201) 내에 불활성 가스로서의 N2 가스나 희가스를 공급하고, 처리실(201) 내를 불활성 가스로 채움과 동시에, 산소 농도를 저감시켜 두는 것이 바람직하다. 즉, 진공 펌프(246)를 작동시키고, 밸브(243b)를 개방함으로써, 처리실(201) 내를 배기하면서, 밸브(243a) 또는 밸브(243c)를 개방함으로써, 버퍼실(237)을 개재하여 처리실(201) 내에 불활성 가스를 공급하는 것이 바람직하다.
[기판의 승온(昇溫)]
계속해서, 서셉터(217)의 내부에 매립된 히터(217h)에 전력을 공급하고, 실리콘 기판(100)의 표면을 가열한다. 실리콘 기판(100)의 표면 온도는, 200℃ 이상이며 750℃ 미만의 온도, 바람직하게는 200℃ 이상에서 700℃ 이하로 한다.
한편, 실리콘 기판(100)의 가열 처리에서는, 표면 온도를 750℃ 이상까지 가열하면, 실리콘 기판(100) 중에 형성된 소스 영역이나 드레인 영역 등에 등에 확산이 생기고, 회로 특성이 열화되어, 반도체 디바이스의 성능이 저하해버리는 경우가 있다. 실리콘 기판(100)의 온도를 상술한 바와 같이 제한함으로서, 실리콘 기판(100) 중에 형성된 소스 영역이나 드레인 영역에 있어서의 불순물의 확산, 회로 특성의 열화, 반도체 디바이스의 성능의 저하를 억제할 수 있다. 이하의 설명에서는, 실리콘 기판(100)의 표면 온도를 예를 들면 450℃로 하고 있다.
(반응 가스의 도입)
여기에서는, N2 가스와 H2 가스와의 혼합 가스를 반응 가스로서 이용하는 예를 설명한다.
우선, 밸브(252a, 252b)를 개방하고, N2 가스와 H2 가스와의 혼합 가스인 반응 가스를, 버퍼실(237)을 개재하여 처리실(201) 내에 도입(공급)한다. 이 때, 반응 가스 중에 포함되는 N2 가스의 유량 및 반응 가스 중에 포함되는 H2 가스의 유량을 소정의 유량으로 하도록, 매스 플로우 컨트롤러(251a, 251b)의 개도를 각각 조정한다.
처리실(201) 내로 공급하는 H2 가스의 유량은, 0sccm보다 많고, 600sccm보다 적은 범위 내로 한다. 또한, 처리실(201) 내로 공급하는 N2 가스의 유량은, 0sccm보다 많고, 600sccm보다 적은 범위 내로 한다. 한편, 이 때, 밸브(252c)를 개방하여 희석 가스로서의 희가스를 처리실(201) 내에 공급하고, 처리실(201) 내에 공급되는 N2 가스와 H2 가스와의 혼합 가스의 농도를 조정하도록 해도 무방하다. 처리실(201) 내에 공급되는 가스 중에 포함되는 질소 원자의 비율은, 0%보다 위이고 100%보다 아래의 범위 내로 한다.
또한, 처리실(201) 내로의 반응 가스의 도입을 개시(開始)한 후에는, 진공 펌프(246) 및 APC(242)를 이용하고, 처리실(201) 내의 압력이 0.1~300Pa의 범위 내, 예를 들면 30Pa가 되도록 조정한다.
(반응 가스의 여기)
반응 가스의 도입을 개시한 후, 통 형상 전극(215)에 대해서, 고주파 전원(273)으로부터 정합기(272)를 개재하여 고주파 전력을 인가함과 동시에, 상부 자석(216a) 및 하부 자석(216b)에 의한 자력을 처리실(201) 내에 인가함으로써, 처리실(201) 내에 마그네트론 방전을 발생시킨다. 그 결과, 실리콘 기판(100)의 상방의 플라즈마 생성 영역(224)에 고밀도 플라즈마가 발생한다. 한편, 통 형상 전극(215)에 인가하는 전력은, 예를 들면 100~1000W의 범위 내로 하고, 예를 들면 800W로 한다. 이 때의 임피던스 가변 기구(274)는 미리 원하는 임피던스값으로 제어해 둔다.
상술한 바와 같이 플라즈마 상태로 함으로써, 처리실(201) 내에 공급된 N2 가스나 H2 가스가 여기(勵起)되어 활성화된다. 그리고, 생성된 질소 래디컬(N*) 및 수소 래디컬(H*)이 실리콘 기판(100)의 표면과 반응한다. 이 반응에서는, 수소에 의한 환원과, 질화티타늄막의 표면에 대한 질소 원자의 충돌 및 보충이 수행된다. 그 결과, 염소 성분과 수소가 반응하여 염화수소 가스가 생성되고, 산소 성분과 수소가 반응하여 수분(H2O) 가스가 생성되어, 이들은 질화티타늄막의 외부로 배출된다. 그리고, 질소 원자가 질화티타늄막중에 더 도입되고, 결합도가 더욱 강한 질화티타늄막이 형성된다. 이 반응에 있어서의 반응식을 이하에 나타낸다.
<반응식 1>
TiCl＋N*＋H*→TiN＋HCl↑
<반응식 2>
TiO＋N*＋2H*→TiN＋H2O↑
(잔류 가스의 배기)
질화티타늄막의 질화 처리가 종료하면, 통 형상 전극(215)에 대한 전력 공급을 정지함과 동시에, 밸브(252a, 252b)를 닫아 처리실(201) 내로의 가스 공급을 정지한다. 그리고, 가스 배기관(231)을 이용하여 처리실(201) 내의 잔류 가스를 배기한다. 그리고, 서셉터(217)를 실리콘 기판(100)의 반송 위치까지 하강시켜, 서셉터(217)의 표면으로부터 돌출시킨 웨이퍼 돌상핀(266) 상에 실리콘 기판(100)을 지지시킨다. 그리고, 게이트밸브(244)를 개방하고, 도면에서 생략한 반송 기구를 이용하여 실리콘 기판(100)을 처리실(201)의 외부로 반출하여, 본 실시 형태에 따른 기판 처리 공정을 종료한다.
(3) 본 실시 형태에 따른 효과
본 실시 형태에 의하면, 이하에 나타내는 하나 또는 복수의 효과를 발휘한다.
(a) 본 실시 형태에 의하면, 질화티타늄막중의 염소 원자의 잔류량을 저감할 수 있고, 질화티타늄막의 질을 개선시킬 수 있으며, 질화티타늄막의 전기 저항을 저감할 수 있다.
도 2는 상술한 기판 처리 공정의 전후에 있어서의 질화티타늄막중의 염소 원자의 농도를 나타내는 그래프이다. 도 2의 종축(縱軸)은, 질화티타늄막중의 염소 원자의 밀도(atomic%)를 나타내고, 횡축(橫軸)은 질화티타늄막의 표면으로부터의 깊이(nm)를 나타내고 있다. 도 2에 의하면, 질화티타늄막의 표면으로부터 약 4nm의 깊이에 걸쳐, 염소 원자의 밀도가 저하하고 있는 것을 알 수 있다. 즉, 상술한 기판 처리 공정을 실시함으로써, 질화티타늄막중의 염소 원자의 잔류량을 저감할 수 있음을 알 수 있다.
(b) 본 실시 형태에 의하면, 질화티타늄막중의 산소 원자의 잔류량을 저감할 수 있고, 질화티타늄막의 전기 저항을 저감할 수 있다. 또한, 질화티타늄막으로의 질소 원자의 도입을 촉진하고, 질화티타늄막의 결합도를 증대시킬 수 있으며, 질화티타늄막의 전기 저항을 저감할 수 있다.
도 5는 상술한 기판 처리 공정의 전후에 있어서의 질화티타늄막의 조성비를, X선 광전자 분광법으로 평가한 결과이다. 이 측정에서는, 질화티타늄막의 표면으로부터 4nm 정도의 깊이의 조성을 분석하고 있다. 도 5에 의하면, 산소 원자의 조성비가 저감되어 있음과 동시에, 질소 원자 및 티타늄 원자의 조성비가 각각 증가하고 있는 것을 알 수 있다. 즉, 상술한 기판 처리 공정을 실시함으로써, 질화티타늄막중의 산소 원자가 제거됨과 동시에, 질소 원자가 질화티타늄막중에 도입되고, 질화티타늄막의 질화가 촉진되어, 결합도가 더욱 강한 질화티타늄막이 형성되는 것을 알 수 있다. 또한, 탄소 원자의 잔류량이 저감되어 있는 것을 알 수 있다.
(c) 본 실시 형태에 의하면, 200℃ 이상이며 750℃ 미만의 온도(이하, '처리 온도 영역'이라고 부름), 바람직하게는 200℃ 이상에서 700℃ 이하의 온도에서 상술한 기판 처리 공정을 수행한다. 이에 의해, 질화티타늄막의 전기 저항을 저감시키고 특성을 향상시킬 수 있다.
도 3은 상술한 처리 온도 영역을 포함하는 온도에서 기판 처리를 실시했을 때의 질화티타늄막의 시트 저항의 온도 의존성을 나타내는 그래프이다. 도 3에서는, 상술한 기판 처리를 실시하기 전의 질화티타늄막의 시트 저항(Ω／스퀘어)을 1(기준)로 하여, 기판 처리 공정의 실시 후의 질화티타늄막의 시트 저항의 비율(시트 저항 변화율)을 나타내고 있다. 처리 온도[실리콘 기판(100)의 표면 온도]는 실온~700℃로 하고, N2 가스와 H2 가스와의 혼합 가스를 이용하여 플라즈마 처리하고 있다. 도 3에 의하면, 처리 온도를 200℃ 이상으로 했을 경우에 시트 저항 변화율이 1 이하가 되는 것을 알 수 있다. 이로부터, 200℃ 이상으로서, 처리 온도를 높게 할수록 막질이 개선되는 것을 알 수 있다. 그러나, 750℃ 이상의 온도에서 처리했을 경우에, 실리콘 기판(100)에 형성되는 반도체 디바이스의 성능이 저하하는 문제가 있다. 이 문제는, 소스 영역이나 드레인 영역 등에 확산이 생겨 회로 특성이 열화함으로써 발생한다. 그래서, 본 처리에서는 처리 온도를 200℃ 이상 750℃ 미만으로 하는 것이 바람직하다.
도 4는 상술한 기판 처리 공정을 실시했을 때의 질화티타늄막의 시트 저항의 변화를 나타내는 그래프이다. 도 4에서는, 상술한 기판 처리 공정을 실시하기 전의 질화티타늄막의 시트 저항(Ω／스퀘어)을 1(기준)로 하여, 기판 처리 공정의 실시 후의 질화티타늄막의 시트 저항의 비율(시트 저항비)을 나타내고 있다. 한편, 도 4의 (a)에서는, 처리 온도[실리콘 기판(100)의 표면 온도]를 실온으로 하고, N2 가스와 NH3 가스와의 혼합 가스를 이용하여 플라즈마 처리하고 있다. 도 4의 (b)에서는, 처리 온도를 260℃로 하고, N2 가스와 NH3 가스와의 혼합 가스를 이용하여 플라즈마 처리하고 있다. 도 4의 (c)에서는, 처리 온도를 450℃로 하고, N2 가스와 NH3 가스와의 혼합 가스를 이용하여 플라즈마 처리하고 있다. 도 4의 (d)에서는, 처리 온도를 450℃로 하고, N2 가스만을 이용하여 플라즈마 처리하고 있다.
도 4에 의하면, 처리 온도를 처리 온도 영역의 온도로 했을 경우[도 4의 (b)~도 4의 (d)의 경우]에는, 모두, 상술한 기판 처리 공정을 실시함으로써 시트 저항이 저감되어 있는 것을 알 수 있다. 이에 반해, 처리 온도를 실온으로 했을 경우[도 4의 (a)의 경우]에는, 플라즈마 처리를 실시함으로써 시트 저항이 증가해버리고 있는 것을 알 수 있다.
한편, 도 4의 (b)에 나타내는 바와 같이, N2 가스와 NH3 가스와의 혼합 가스를 반응 가스로서 이용함으로써, 처리 온도를 260℃로 낮게 했음에도 불구하고, N2 가스만의 분위기에서 처리 온도를 450℃로 한 도 4의 (d)와 동등 이상의 효과를 얻을 수 있는 것을 알 수 있다. 이것은, NH3 가스에 포함되는 수소 성분이, 질화티타늄막중에 잔류하고 있는 염소 원자의 제거를 촉진하고 있기 때문이라고 생각할 수 있다.
또한, 도 4의 (c)에 나타내는 바와 같이, N2 가스와 NH3 가스와의 혼합 가스를 반응 가스로서 이용함과 동시에, 처리 온도를 450℃로 높임으로써, 시트 저항비를 더욱 효과적으로 저감할 수 있는 것을 알 수 있다. 즉, 처리 온도를 높임으로써, 질화 실리콘막으로부터의 염소 원자의 제거를 촉진할 수 있음을 알 수 있다. 다만, 이러한 고온 처리는, 질화티타늄막에 인접하는 막의 특성을 열화시키지 않는 온도 범위[즉, 200℃ 이상이며 750℃ 미만의 온도(처리 온도 영역), 바람직하게는 200℃ 이상에서 700℃ 이하의 온도]로 수행할 필요가 있다.
(d) 본 실시 형태에 의하면, 질화티타늄막의 내산화성을 향상시킬 수 있다. 이에 의해, 질화티타늄막의 자연 산화를 억제하고, 질화티타늄막의 전기 저항을 저감할 수 있다. 또한, DRAM의 하부 전극으로서의 질화티타늄막 상에, O2나 O3 등의 산화제를 이용하여 용량 절연막으로서의 금속 산화막 등을 형성할 때, 산화제에 의한 질화티타늄막의 산화를 억제할 수 있고 계면 특성을 향상시킬 수 있다.
도 6은 산소(O2) 분위기에 폭로(暴露)했을 때의 질화티타늄막의 시트 저항의 변화를 나타내는 그래프이다. 한편, 산소(O2) 분위기로의 폭로는, O2 가스 분위기, 가스 압력을 200Pa, 웨이퍼 온도를 450℃로 하여, 120초간 수행했다. 도 6의 (a)는 상술한 기판 처리 공정을 실시하고 있지 않은 질화티타늄막의 시트 저항비의 변화를 나타내고, 도 6의 (b)는 상술한 기판 처리 공정을 실시한 질화티타늄막의 시트 저항비의 변화를 나타내고 있다. 모두, 상술한 기판 처리 공정을 실시하지 않고, 산소 분위기에 폭로하기 전의 질화티타늄막의 시트 저항값을 1(기준)로 하고 있다.
도 6에 나타내는 바와 같이, 상술한 기판 처리 공정을 실시함으로써, 질화티타늄막의 시트 저항을 24% 저감할 수 있는 것을 알 수 있다. 그리고, 산소 분위기에 폭로함으로써, 질화티타늄막의 시트 저항은 각각 증가하기는 하지만, 상술한 기판 처리 공정을 실시한 질화티타늄막은, 기판 처리 공정을 실시하고 있지 않은 질화티타늄막에 비해, 시트 저항의 증가가 억제되어 있는 것을 알 수 있다. 즉, 기판 처리 공정을 실시하고 있지 않은 질화티타늄막에서는, 시트 저항값의 증가가 14%인데 비해, 기판 처리 공정을 실시한 질화티타늄막에서는, 시트 저항값의 증가분이 9%로 억제되어 있는 것을 알 수 있다. 이와 같이, 상술한 기판 처리 공정을 실시함으로써, 질화티타늄막의 내산화성을 향상시킬 수 있는 것을 알 수 있다.
(e) 본 실시 형태에 의하면, 실리콘 기판(100)의 근방, 즉 실리콘 기판(100)의 상방의 플라즈마 생성 영역(224)에서 고밀도 플라즈마를 발생시키고, 질소 래디컬(N*) 및 수소 래디컬(H*)을 처리실(201) 내에서 생성하고 있다. 이에 의해, 생성한 래디컬을, 실활(失活)하기 전에 효율적으로 질화티타늄막에 공급할 수 있다. 그리고, 상술한 기판 처리(플라즈마를 이용한 질화 처리)의 처리 속도를 향상시킬 수 있다. 한편, 처리실(201) 외부에서 플라즈마를 발생시켜 래디컬을 생성하는 리모트 플라즈마 방식에서는, 생성한 래디컬이 실리콘 기판(100)에 공급되기 전에 실활하기 쉽고, 실리콘 기판(100)에 대해서 래디컬을 효율적으로 공급하는 것은 어렵다.
＜본 발명의 다른 실시 형태＞
이상, 본 발명의 실시 형태를 구체적으로 설명했는데, 본 발명은 상술한 실시 형태로 한정되는 것은 아니고, 그 요지를 일탈하지 않는 범위에서 다양하게 변경 가능하다.
예를 들면, 상술한 실시 형태에서는, 표면에 질화티타늄막이 형성된 실리콘 기판(100)을 처리하는 경우에 대해 설명했는데, 본 발명은 이러한 형태로 한정되지 않고, 표면에 질화티타늄막이 형성된 유리 기판 등, 염소 원자 및 금속 원자를 함유하는 다른 기판에 대해서도 동일하게 처리 가능하다.
또한 예를 들면, 상술한 실시 형태에서는, 반응 가스로서 H2 가스와 N2 가스와의 혼합 가스를 이용하는 경우에 대해 설명했는데, 본 발명은 이러한 형태로 한정되지 않는다. 질화티타늄막중에 잔류하는 염소의 양, 처리 온도, 처리 압력, 공급 유량 등의 여러 가지의 조건에 따라 반응 가스로서, NH3 가스 단체(單體), NH3 가스와 H2 가스와의 혼합 가스, NH3 가스와 N2 가스와의 혼합 가스, N2 가스 단체, 모노메틸히드라진(CH6N2) 가스, 혹은 이들 가스를 임의의 비율로 혼합시킨 가스 등을 이용할 수 있다.
또한, 상술한 실시 형태에서는, 기판 상에 형성되는 산화막으로서 자연 산화막을 예로 설명했는데, 그것에 한정하는 것은 아니다. 예를 들면, 본 장치에 기판을 이동하기 전에 자연 산화막을 제거해도 무방하다. 이 경우, 기판 표면에 자연 산화막이 없는 상태이므로, 기판 내부에 혼입된 산소 원자를 확실하게 제거하는 것이 가능하게 된다.
＜본 발명의 바람직한 형태＞
이하, 본 발명의 바람직한 형태에 대해 부기한다.
＜부기 1＞
본 발명의 일 형태에 의하면,
산소 원자, 염소 원자 및 금속 원자를 함유하는 기판이 반입되는 처리실과,
상기 처리실 내에서 상기 기판을 지지하여 가열하는 기판 지지부와,
상기 처리실 내에 질소 원자 함유 가스 및 수소 원자 함유 가스를 공급하는 가스 공급부와,
상기 처리실 내를 배기하는 가스 배기부와,
상기 처리실 내에 공급된 질소 원자 함유 가스 및 수소 함유 가스를 여기시키는 플라즈마 생성부와,
상기 기판 지지부, 상기 가스 공급부 및 상기 플라즈마 생성부를 제어하는 제어부
를 포함하는 기판 처리 장치가 제공된다.
＜부기 2＞
바람직하게는,
부기 1에 기재한 반입되는 기판에는 자연 산화막 및 염소 원자 및 금속 원자를 함유하는 금속 질화막이 형성되어 있다.
＜부기 3＞
바람직하게는, 상기 금속 원자는 티타늄이다.
＜부기 4＞
또한 바람직하게는, 상기 금속 질화막은 질화티타늄을 함유하는 막이다.
＜부기 5＞
또한 바람직하게는, 상기 플라즈마 생성부는, 상기 처리실 내에 플라즈마를 생성하도록 설치되어 있다.
＜부기 6＞
또한 바람직하게는, 상기 질소 원자 함유 가스는 질소 가스, 암모니아 가스, 모노메틸히드라진 가스 중 어느 하나이고, 수소 원자 함유 가스는 수소 가스, 암모니아 가스, 모노메틸히드라진 가스 중 어느 하나이다.
＜부기 7＞
또한 바람직하게는,
상기 처리실 내에 공급되는 가스 중에 포함되는 질소 원자의 비율이 0%보다 위이고 100%보다 아래의 범위 내이다.
＜부기 8＞
본 발명의 다른 형태에 의하면,
산소 원자, 염소 원자 및 금속 원자를 함유하는 기판을 처리실 내에 반입하여 기판 지지부에 의해 지지하는 공정과,
상기 기판을 상기 기판 지지부에 의해 가열하는 공정과,
질소 원자 함유 가스 및 수소 원자 함유 가스를 가스 공급부에 의해 상기 처리실 내에 공급하면서, 상기 처리실 내를 가스 배기부에 의해 배기하는 공정과,
상기 처리실 내에 공급된 질소 원자 함유 가스 및 수소 원자 함유 가스를 플라즈마 생성부에 의해 여기하는 공정
을 포함하는 반도체 장치의 제조 방법이 제공된다.
＜부기 9＞
본 발명의 또 다른 형태에 의하면,
산소 원자, 염소 원자를 포함하는 금속막을 갖는 기판이 처리실 내로 반입되는 공정과,
상기 처리실 내에서, 상기 기판을, 여기 상태인 질소 원자를 함유한 반응 가스로 처리하는 공정과,
상기 기판을 상기 처리실 내로부터 반출하는 공정
을 포함하는 반도체 장치의 제조 방법이 제공된다.
＜부기 10＞
바람직하게는, 상기 반응 가스에 수소 원자를 더 함유시킨다.
＜부기 11＞
또한 바람직하게는, 상기 금속막은 티타늄 함유막이다.
＜부기 12＞
또한 바람직하게는, 상기 반응 가스는 암모니아 가스, 혹은 질소 성분 및 암모니아 성분의 혼합 가스이다.
＜부기 13＞
또한 바람직하게는, 상기 반응 가스는 희가스에 의해 희석되어 있다.
＜부기 14＞
본 발명의 또 다른 형태에 의하면,
산소 원자, 염소 원자가 함유된 금속막을 갖는 기판이 반입되는 처리실과,
상기 처리실 내에 반응 가스를 공급하는 가스 공급부와,
상기 반응 가스를, 상기 처리실 내에서 여기시키는 플라즈마 생성부와,
상기 처리실 내에서, 상기 기판을, 여기 상태인 질소 원자를 함유한 반응 가스로 처리하도록, 상기 가스 공급부 및 상기 플라즈마 생성부를 제어하는 제어부
를 포함하는 기판 처리 장치가 제공된다.
100 : 실리콘 기판(기판) 201 : 처리실
121 : 컨트롤러(제어부)
121 : 컨트롤러(제어부)
Claims (6)
- 표면에 자연 산화막이 형성되고, 염소 원자를 함유하는 금속 질화막이 형성된 기판이 반입되는 처리실과,
상기 처리실 내에서 상기 기판을 지지하여 가열하는 기판 지지부와,
상기 처리실 내에 질소 원자 함유 가스 및 수소 원자 함유 가스를 공급하는 가스 공급부와,
상기 처리실 내를 배기하는 가스 배기부와,
상기 처리실 내에 공급된 질소 원자 함유 가스 및 수소 원자 함유 가스를 여기시키는 플라즈마 생성부와,
상기 플라즈마 생성부에 의해 여기된 상기 질소 원자 함유 가스와 상기 수소 원자 함유 가스를 이용하여, 상기 금속 질화막으로부터 염소 원자와 상기 자연 산화막을 제거하고, 질소 원자를 상기 금속 질화막에 도입하는 처리가 실행되도록, 상기 기판 지지부, 상기 가스 공급부 및 상기 플라즈마 생성부를 제어하는 제어부
를 포함하는 것을 특징으로 하는 기판 처리 장치. - 제1항에 있어서, 상기 금속 질화막은, 질화티타늄 막인 것을 특징으로 하는 기판 처리 장치.
- 제1항에 있어서,
상기 금속 질화막은, 캐패시터의 하부 전극인 것을 특징으로 하는 기판 처리 장치. - 제1항에 있어서,
상기 플라즈마 생성부는, 상기 처리실 내에 플라즈마를 생성하도록 설치되어 있는 것을 특징으로 하는 기판 처리 장치. - 제1항에 있어서,
상기 질소 원자 함유 가스는 질소 가스, 암모니아 가스, 모노메틸히드라진 가스 중 어느 하나이고,
수소 원자 함유 가스는 수소 가스, 암모니아 가스, 모노메틸히드라진 가스 중 어느 하나인 것을 특징으로 하는 기판 처리 장치. - 표면에 자연 산화막이 형성되고, 염소 원자를 함유하는 금속 산화막이 형성된 기판을 처리실 내에 반입하여 기판 지지부에 의해 지지하는 공정과,
상기 기판을 상기 기판 지지부에 의해 가열하는 공정과,
질소 원자 함유 가스 및 수소 원자 함유 가스를 가스 공급부에 의해 처리실 내에 공급하면서, 상기 처리실 내를 가스 배기부에 의해 배기하는 공정과,
상기 처리실 내에 공급된 상기 질소 원자 함유 가스 및 상기 수소 원자 함유 가스를 플라즈마 생성부에 의해 여기하고, 상기 여기된 상기 질소 원자 함유 가스 및 상기 수소 원자 함유 가스를 이용하여, 상기 금속 산화막으로부터 염소 원자와 상기 자연 산화막을 제거하고, 질소 원자를 상기 금속 산화막에 도입하는 처리를 실행하는 공정
을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009139198 | 2009-06-10 | ||
| JPJP-P-2009-139198 | 2009-06-10 | ||
| JP2010131794A JP5220062B2 (ja) | 2009-06-10 | 2010-06-09 | 半導体装置の製造装置及び半導体装置の製造方法 |
| JPJP-P-2010-131794 | 2010-06-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100132931A KR20100132931A (ko) | 2010-12-20 |
| KR101203498B1 true KR101203498B1 (ko) | 2012-11-21 |
Family
ID=43306794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100054929A KR101203498B1 (ko) | 2009-06-10 | 2010-06-10 | 기판 처리 장치 및 반도체 장치의 제조 방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8178445B2 (ko) |
| JP (1) | JP5220062B2 (ko) |
| KR (1) | KR101203498B1 (ko) |
| TW (1) | TWI401760B (ko) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012193457A (ja) * | 2009-06-10 | 2012-10-11 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法及び半導体装置の製造装置 |
| JP5704766B2 (ja) * | 2010-12-22 | 2015-04-22 | 株式会社日立国際電気 | 基板処理装置及び半導体装置の製造方法 |
| JP2013084918A (ja) * | 2011-09-27 | 2013-05-09 | Hitachi Kokusai Electric Inc | 基板処理装置、半導体装置の製造方法及びプログラム |
| US20130149852A1 (en) * | 2011-12-08 | 2013-06-13 | Tokyo Electron Limited | Method for forming a semiconductor device |
| JP6479713B2 (ja) * | 2016-07-11 | 2019-03-06 | 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ | 半導体装置の製造方法、プログラムおよび基板処理装置 |
| JP6529996B2 (ja) | 2017-02-06 | 2019-06-12 | 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ | 基板処理装置、半導体装置の製造方法およびプログラム |
| WO2020146030A1 (en) * | 2019-01-09 | 2020-07-16 | Applied Materials, Inc. | Hydrogenation and nitridization processes for modifying effective oxide thickness of a film |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100798552B1 (ko) * | 1998-10-29 | 2008-01-28 | 어플라이드 머티어리얼스, 인코포레이티드 | 화학 기상 증착된 필름의 인-시츄 후증착 표면 부동태화 방법 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0164149B1 (ko) | 1995-03-28 | 1999-02-01 | 김주용 | 타이타늄 카보 나이트라이드층의 개질 방법 |
| JP3569023B2 (ja) * | 1995-04-06 | 2004-09-22 | 川崎マイクロエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2917929B2 (ja) * | 1996-09-06 | 1999-07-12 | 日本電気株式会社 | 金属薄膜の形成方法 |
| GB2319533B (en) * | 1996-11-22 | 2001-06-06 | Trikon Equip Ltd | Methods of forming a barrier layer |
| JPH1180965A (ja) * | 1997-09-01 | 1999-03-26 | Anelva Corp | 薄膜作成方法及び薄膜作成装置並びにプラズマ処理装置 |
| JP2000195820A (ja) * | 1998-12-25 | 2000-07-14 | Sony Corp | 金属窒化物膜の形成方法およびこれを用いた電子装置 |
| US6555183B2 (en) | 1999-06-11 | 2003-04-29 | Applied Materials, Inc. | Plasma treatment of a titanium nitride film formed by chemical vapor deposition |
| US6717193B2 (en) | 2001-10-09 | 2004-04-06 | Koninklijke Philips Electronics N.V. | Metal-insulator-metal (MIM) capacitor structure and methods of fabricating same |
| JP2003213418A (ja) * | 2002-01-18 | 2003-07-30 | Tokyo Electron Ltd | 成膜方法 |
| JP3902082B2 (ja) * | 2002-07-03 | 2007-04-04 | 株式会社日立国際電気 | 半導体製造装置 |
| JP2006135231A (ja) * | 2004-11-09 | 2006-05-25 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| WO2007020874A1 (ja) | 2005-08-16 | 2007-02-22 | Hitachi Kokusai Electric Inc. | 薄膜形成方法および半導体デバイスの製造方法 |
| JP4937771B2 (ja) | 2007-01-18 | 2012-05-23 | 東京エレクトロン株式会社 | 成膜方法及びキャパシタ形成方法 |
| US7598170B2 (en) * | 2007-01-26 | 2009-10-06 | Asm America, Inc. | Plasma-enhanced ALD of tantalum nitride films |
| JP2008288408A (ja) | 2007-05-18 | 2008-11-27 | Panasonic Corp | 半導体装置及びその製造方法 |
-
2010
- 2010-06-09 JP JP2010131794A patent/JP5220062B2/ja active Active
- 2010-06-09 US US12/801,444 patent/US8178445B2/en active Active
- 2010-06-10 KR KR1020100054929A patent/KR101203498B1/ko active IP Right Grant
- 2010-06-10 TW TW099118881A patent/TWI401760B/zh active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100798552B1 (ko) * | 1998-10-29 | 2008-01-28 | 어플라이드 머티어리얼스, 인코포레이티드 | 화학 기상 증착된 필름의 인-시츄 후증착 표면 부동태화 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011017081A (ja) | 2011-01-27 |
| TWI401760B (zh) | 2013-07-11 |
| US20100317199A1 (en) | 2010-12-16 |
| US8178445B2 (en) | 2012-05-15 |
| JP5220062B2 (ja) | 2013-06-26 |
| TW201118971A (en) | 2011-06-01 |
| KR20100132931A (ko) | 2010-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10192735B2 (en) | Substrate processing method and substrate processing apparatus | |
| KR101203498B1 (ko) | 기판 처리 장치 및 반도체 장치의 제조 방법 | |
| KR101331420B1 (ko) | 기판 처리 장치 및 반도체 장치의 제조 방법 | |
| KR100841866B1 (ko) | 반도체 디바이스의 제조 방법 및 기판 처리 장치 | |
| KR100980528B1 (ko) | 금속계막의 탈탄소 처리 방법, 성막 방법 및 반도체 장치의제조 방법 | |
| US20130078789A1 (en) | Substrate Processing Apparatus, Method of Manufacturing Semiconductor Device and Non-Transitory Computer-Readable Recording Medium | |
| KR20130033971A (ko) | 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체 | |
| JP2012193457A (ja) | 半導体装置の製造方法及び半導体装置の製造装置 | |
| KR20120030010A (ko) | 반도체 장치의 제조 방법 및 기판 처리 장치 | |
| JP5704766B2 (ja) | 基板処理装置及び半導体装置の製造方法 | |
| JP6308584B2 (ja) | 半導体装置の製造方法、基板処理装置、基板処理システム及びプログラム | |
| WO2006049130A1 (ja) | 半導体装置の製造方法 | |
| TWI813714B (zh) | 半導體裝置之製造方法、基板處理裝置及記錄媒體 | |
| JP2008060412A (ja) | 半導体デバイスの製造方法 | |
| KR20080083289A (ko) | 기판 처리 방법 및 기판 처리 장치 | |
| WO2022085499A1 (ja) | 成膜方法及び成膜装置 | |
| JP2012054475A (ja) | 基板処理装置及び半導体装置の製造方法 | |
| JP2021153086A (ja) | 半導体装置の製造方法、基板処理装置、およびプログラム | |
| JP2010118489A (ja) | 半導体装置の製造方法 | |
| JP2010287649A (ja) | 基板処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20151016 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20161020 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20171018 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20181101 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20191030 Year of fee payment: 8 |