JP4937771B2 - 成膜方法及びキャパシタ形成方法 - Google Patents

成膜方法及びキャパシタ形成方法 Download PDF

Info

Publication number
JP4937771B2
JP4937771B2 JP2007009424A JP2007009424A JP4937771B2 JP 4937771 B2 JP4937771 B2 JP 4937771B2 JP 2007009424 A JP2007009424 A JP 2007009424A JP 2007009424 A JP2007009424 A JP 2007009424A JP 4937771 B2 JP4937771 B2 JP 4937771B2
Authority
JP
Japan
Prior art keywords
film
heat treatment
ruthenium
temperature
forming method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007009424A
Other languages
English (en)
Other versions
JP2007123934A (ja
Inventor
英亮 山▲崎▼
進 有馬
有美子 河野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2007009424A priority Critical patent/JP4937771B2/ja
Publication of JP2007123934A publication Critical patent/JP2007123934A/ja
Application granted granted Critical
Publication of JP4937771B2 publication Critical patent/JP4937771B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Memories (AREA)

Description

本発明は一般に成膜技術に係り、特にCVD法による成膜方法及びキャパシタ形成方法に関する。
半導体装置の製造においては、半導体膜や絶縁膜をCVD法(化学気相成長法)により形成することが広く行われているが、最近では、金属膜や導電性金属化合物膜などの導体膜を、配線層以外の用途、例えばDRAM(ダイナミックランダムアクセスメモリ)のメモリセルキャパシタや強誘電体メモリの強誘電体キャパシタの電極として、高誘電体膜あるいは強電極体膜と組み合わせて形成し、高誘電体あるいは強誘電体MIMキャパシタ構造を構成する技術が必要とされている。
この種のCVD法による成膜方法として、プラチナのボトム電極を形成した後、還元雰囲気中で約400℃〜約500℃の温度で約5〜60分の期間にわたりアニーリングし、更に、400℃〜600℃の間の温度での酸化アニーリングが約5〜60分の期間にわたりアニーリングし、その後、ボトム電極上にBST層を形成した後、約600℃〜約900℃のアニーリング(誘電膜の熱処理)を行う構成が知られている(例えば特許文献1)。この特許文献1では、プラチナのボトム電極に対する熱処理として、上記の水素アニーリング後に酸化アニーリングを行う構成の他、水素アニーリングなしに酸化アニーリングを行う構成が開示されている。
特開2000−349254号公報
ところで、酸化タンタル膜(Ta)などの高誘電体膜やPZT(ジルコン酸チタン酸鉛)などの強誘電体膜を使ったMIMキャパシタでは、膜形成が一般に酸化雰囲気で行われ、しかも所望の誘電率を得るべく従来のSiO2膜などと異なり結晶化した膜を使用するため、熱処理が不可欠と考えられている。例えば、酸化タンタル膜をCVD法で形成する場合、100%の酸素雰囲気中、あるいは減圧の酸素雰囲気中、約450℃の基板温度で堆積を行った後、600℃を越える温度で結晶化を行う必要がある。PZT膜やBST膜(チタン酸バリウムストロンチウム)などの強誘電体膜においても同様な処理が必要である。このため、高誘電体キャパシタを使うDRAMなどでは、下部電極として、酸化されても導電性が維持されるルテニウム(Ru)やイリジウム(Ir)、あるいは酸化されにくい白金(Pt)が使われている。
しかし、このような材料を下部電極に使用すると、上述の高誘電体膜や強誘電体膜(以下、これらを単に「誘電膜」と総称する)を結晶化させる熱処理において、誘電膜の結晶化のみならず、下部電極を形成する金属膜の結晶化も同時に引き起こされ、これに伴う金属膜と誘電膜との間の界面状態の変化により誘電膜の膜質が劣化する問題点が生じることがある。
即ち、誘電膜を600℃よりも高い温度で結晶化させると、その下の下部電極を構成する金属膜に急激な結晶成長が生じ、上に堆積した誘電膜との間に応力を発生させ、脆弱な誘電膜にクラックなどの欠陥を引き起こしてしまう。特に、下部電極にルテニウムを使用する場合、ルテニウム膜は、加熱による結晶粒成長が大きく、誘電膜と金属膜のとの間の界面の平坦性の劣化や、巨大結晶粒の成長の一方で生じる空孔発生などの問題点があった。
そこで、本発明は前記の問題点を解決した、新規で有用な成膜方法及びキャパシタ形成方法を提供することを概括的課題とする。
本発明のより具体的な課題は、下部電極の金属膜の再結晶化を抑制できる成膜方法及びキャパシタ形成方法を提供することにある。
上記目的を達成するため、第1の発明は、ルテニウム膜上に誘電膜を形成する成膜方法であって、
ルテニウム膜を堆積する金属膜堆積工程と、
前記ルテニウム膜上に誘電膜を堆積する誘電膜堆積工程と、
前記ルテニウム膜及び前記誘電膜を第1の温度で熱処理する熱処理工程とを含み、
前記熱処理工程の前に、前記ルテニウム膜を還元雰囲気にて前記第1の温度よりも低い第2の温度で熱処理する予備熱処理を行うことにより、前記熱処理工程の後に前記ルテニウム膜にすべり変形を形成することを特徴とする。
第4の発明は、第2の発明に係る成膜方法において、
前記第2の温度は500℃以下であることを特徴とする。
第6の発明は、第1〜5のうちのいずれかの発明に係る成膜方法において、
前記還元雰囲気は、水素ガスを含むことを特徴とする。
第7の発明は、第1〜6のうちのいずれかの発明に係る成膜方法において、
前記金属膜堆積工程は、有機ルテニウム化合物からなる原料ガスと酸素ガスとを用いてルテニウム膜を化学気相成長する工程であることを特徴とする。
第8の発明は、半導体基板にキャパシタを形成する方法であって、
前記キャパシタの下部電極として、有機ルテニウム化合物からなる原料ガスと酸素ガスとを用いてルテニウム膜を化学気相成長する工程と、
前記ルテニウム膜上に前記キャパシタの誘電膜として金属酸化物膜を化学気相成長する工程と、
前記ルテニウム膜及び前記金属酸化物膜を第1の温度で熱処理する熱処理工程とを含み、
前記熱処理工程の前に前記ルテニウム膜を還元雰囲気にて前記第1の温度よりも低い第2の温度で熱処理する予備熱処理を行うことにより、前記熱処理工程の後に前記ルテニウム膜にすべり変形を形成することを特徴とする。
本発明によれば、予備熱処理により金属膜の結晶粒が結晶成長して安定状態となり、誘電膜の熱処理時に結晶粒成長が抑制されるので、脆弱な誘電膜に歪みや欠陥が生じることなく、高品質の誘電膜を成膜することができる。特に予備熱処理により金属膜中に結晶粒の粒径が80nmを超えない等粒状の組織を形成することで、誘電膜の熱処理時における結晶粒成長が非常に効果的に抑制される。更に、予備熱処理を還元雰囲気中で実施すると、金属膜の結晶粒がすべり変形して結晶成長するので、誘電膜と金属膜との界面における応力が緩和され、脆弱な誘電膜中の欠陥の発生が効果的に防止される。
以下、図面を参照して、本発明を実施するための最良の形態の説明を行う。
[実験]
先ず、本発明の発明者が行った、本発明の基礎となる実験について説明する。
図1は、本発明の発明者が使ったCVD成膜装置100の構成を概略的に示す断面図である。
図1を参照するに、成膜装置100は、この成膜装置100は、シャワーヘッド110と、シャワーヘッド110を内部に設けられた気密構造の処理容器120と、処理容器120内の中央部に配設され、半導体基板101を保持し、半導体基板101の基板温度を調整するための加熱機構132を備えた載置台130と、処理容器120を排気する排気管140とを備えている。尚、ソースガスやキャリアガスは、処理容器120内にシャワーヘッド110から図示しないマスフローコントローラを介して所定の流量で供給される。また、処理容器120は、図示しない真空ポンプにより所定の圧力に維持される。
図2(A),(B),(C)は、本発明の発明者が行った、本発明の基礎となる実験を示す。
図2(A)を参照するに、第1工程として、ルテニウム膜3をRu(EtCp)を原料としたCVD法により形成した。このとき、Ru(EtCp)ガス及び酸素ガスをそれぞれ分圧0.23Pa及び3.8Paで、PVD法によるPVD・Ru膜(膜厚10nm)とSiO膜(膜厚100nm)を予め形成してあるSi基板1上に供給し、基板温度を300℃とした。この結果、Si基板1の表面に、SiO膜2を介して厚さ30nmのルテニウム膜3が堆積された。
図2(B)を参照するに、第2工程として、処理容器内を非酸化雰囲気とし、予備熱処理を行った。本発明の発明者は、基板温度をパラメータとして、350℃〜700℃の基板温度で様々な予備熱処理を行った。同様に、本発明の発明者は、処理時間をパラメータとして様々な予備熱処理を行った。
図2(C)を参照するに、第3工程として、酸化タンタル膜やPZT膜の結晶化熱処理で一般的に使われる熱処理(以下、これを「誘電膜用熱処理」という)を行った。即ち、常圧N雰囲気の下、基板温度を700℃の温度とし、処理時間を60秒とした。
図3の各図及び図4の各図は、前記実験の結果を示す。
図3(A)は、試料を約30℃傾けてルテニウム膜を観察した、第1工程後のルテニウム膜の結晶組織を示すSEM写真である。図3(A)に示すように、成膜時のルテニウム膜は、微細な結晶組織となっている。
図3(B)は、常圧N雰囲気の下、処理温度を455℃、処理時間を180秒とした第2工程後のルテニウム膜の結晶組織を示すSEM写真である。図3(B)に示すように、予備熱処理後のルテニウム膜は、当該予備熱処理により結晶化し、30nm程度の略同一な結晶粒径を有した等粒状の結晶組織となっている。また、図示は省略するが、基板温度を350℃〜500℃とした場合にも、同様の等粒状の結晶組織が確認され、その結晶粒径は80nmを超えることはなかった。
図3(D)は、減圧N雰囲気0.1Torr(13.3Pa)の下、処理温度を450℃、処理時間を1時間とした第2工程後のルテニウム膜の結晶組織を示すSEM写真である。図3(D)から、基板温度を維持し処理時間を長くした場合であっても、ルテニウム膜の結晶は、ある程度結晶成長した段階で安定化し、等粒状の組織を維持することがわかる。
図3(C)は、予備熱処理を、常圧N雰囲気の下、基板温度450℃で行った場合の、第3工程後のルテニウム膜の結晶組織を示すSEM写真である。図3(C)から、ルテニウム膜の結晶は、予備熱処理後の状態(図3(B)参照)から僅かに成長するものの、急激に結晶成長していないことがわかる。
一方、図4(A)は、予備熱処理を行わない場合の、第3工程後のルテニウム膜の結晶組織を示すSEM写真である。図4(A)から、ルテニウム膜の結晶が急激に成長して、大きさが不均一な結晶組織となることがわかる。このときの結晶粒は、約100nm程度の結晶粒径であり、図3(C)に示す結晶粒径の大きさと比較して、非常に大きな結晶粒径となっていることがわかる。
図3(C)の結果から、予備熱処理を施されたルテニウム膜は、誘電膜用熱処理時に急激に結晶成長することはない、即ち再結晶化が効果的に抑制されていることがわかる。これは、ルテニウム膜の結晶が、予備熱処理により等粒状の結晶組織となった段階で安定化したためであると考えられる。尚、予備熱処理の基板温度を350℃〜500℃とした場合にも、図示しない実験結果から、略同等の結果が得られることが確認された。
一方、図4(A)の結果から、予備熱処理を施されていないルテニウム膜は、誘電膜用熱処理時に急激に結晶成長し、当該ルテニウム膜の上に堆積する酸化タンタル膜等の誘電膜の膜質を低下させてしまうことがわかる。
図4(B)は、予備熱処理を基板温度700℃で行った場合の、第3工程後のルテニウム膜の結晶組織を示すSEM写真である。図4(B)に示すように、ルテニウム膜の結晶は、図4(A)に示す結晶組織と略同様に大きさが不均一な結晶組織となり、大きな結晶粒の粒径は約100nm程度である。この結果から、予備熱処理の温度が500℃を超えて高い側に不適正な場合、再結晶は抑制されるが、予備熱処理後の段階で既に大きさが不均一な組織になっているため、平滑性が劣り、誘電膜の下地に平滑性を求めるときには不適切であることがわかる。
尚、図4(C)は、455℃の予備熱処理をH分圧0.5Torr(66.5Pa)の還元雰囲気で30分行った場合の、第3工程後のルテニウム膜の結晶組織を示すSEM写真である。この第3工程後のルテニウム膜の結晶には、すべり線が確認された(SEM写真の丸印内の部位を図式化した下側の図参照)。これは、還元雰囲気により誘電膜用熱処理することによって、ルテニウム膜の結晶成長の際に発生する歪みが、すべり変形により解放されることを意味する。
図5は、ルテニウム膜の結晶配向のXRD(X線回折装置)による計測結果を示し、図5(A)は図3(A)に対応し、図5(B)は図3(C)に対応し、図5(C)は図4(A)に対応する。図5(A)、図5(B)及び図5(C)から、誘電膜用熱処理前に予備熱処理を施した場合のルテニウム膜の結晶は、予備熱処理を施すことなく誘電膜用熱処理を施した場合のルテニウム膜の結晶と同様に、(002)面のピークは何れも十分な強度を保っていることがわかった。即ち、誘電膜用熱処理前に予備熱処理を施すことは、ルテニウム膜の結晶配向に実質的に影響を及ぼさないことが確認された。
[成膜方法]
図6及び図7は、本発明による成膜方法の第1の実施例を示す図である。図6(A)に示すように、例えばシリコンからなる半導体基板10上に、ゲート絶縁膜11を介してゲート電極13を形成し、このゲート電極13の両脇にソース14、ドレイン15を形成する。次いで、ゲート電極13を覆って半導体基板10上に層間絶縁膜16を形成し、この層間絶縁膜16を貫通して例えばソース14に接続されるコンタクトプラグ17を形成する。次いで、この層間絶縁膜16上に酸化シリコン(SiO)からなる絶縁膜18を形成する。
次いで、所定の処理容器内にこの半導体基板10を載置し、図6(B)に示すように、層間絶縁膜16上に、例えばルテニウムのような遷移金属、イリジウム若しくは白金からなる金属薄膜層19を形成する。この金属薄膜層19は、スパッタリング法等のPVD法(物理気相成長法)により、金属薄膜層19の下地として当該金属の薄い層を形成した後、CVD法(化学気相成長法)により所望の膜厚まで形成される。
尚、前記金属薄膜層19としてルテニウム膜を形成する場合、Ru(EtCp)ガスをソースガスに用いてよく、或いは、ルテノセン(Ru(C)等の他のメタロセン構造を有するルテニウムの有機金属化合物(ビスシクロペンタジエニル鎖塩)や、他のシクロペンタジエニル鎖塩や、これらの誘導体をソースガスに用いてもよい。これらのソースガスは、CVD法による成膜時、酸素ガス等と共に、例えば300℃に加熱された半導体基板10上に供給される。
このようにして形成された下部電極20は、後述する誘電膜21を下部電極20上に形成する前に、本発明による予備熱処理を施される。この予備熱処理は、好ましくは350℃以上500℃以下の温度条件の下、水素ガスやNHガス、若しくはArガスのような不活性ガスを含む非酸化雰囲気(若しくは還元雰囲気)において実施される。この予備熱処理により、下部電極20(即ち、金属薄膜層19)を形成する金属(例えば、ルテニウム)の結晶粒は、結晶成長を起こすが、この結晶成長の速度は、結晶粒がある程度の粒径に達した段階で低下する。
次に、図7(A)に示すように、予備熱処理を施された下部電極20の底面、側面及び絶縁膜18上に、酸化タンタル膜(Ta)、BST膜(チタン酸バリウムストロンチウム)、PZT膜(ジルコン酸チタン酸鉛)等のような誘電膜21を、CVD法により形成する。このようにして形成された誘電膜21は、後述する上部電極23を誘電膜21上に形成する前に、上述したような誘電膜用熱処理(酸化タンタル膜やPZT膜の結晶化熱処理で一般的に使われる熱処理)を施される。この誘電膜用熱処理は、およそ600℃〜700℃の温度範囲で、Arガスのような不活性ガスを含む不活性雰囲気、若しくは、酸素やNO等含む酸化雰囲気で実施される。
次いで、図7(B)に示すように、誘電膜21上に、上述の図6(B)と同様に、ルテニウム膜のような金属薄膜層22を形成する。この後、公知のドライエッチング技術により、金属薄膜層19、誘電膜21及び金属薄膜層22を除去し、図7(C)に示すように、下部電極20と、誘電膜21と、上部電極23とからなるキャパシタ70が形成されることになる。
図8及び図9は、本発明による成膜方法の第2の実施例を示す図である。図8(A)に示すように、半導体基板10上に、ゲート絶縁膜11を介してゲート電極13を形成し、このゲート電極13の両脇にソース14、ドレイン15を形成する。次いで、ゲート電極13を覆って半導体基板10上に層間絶縁膜16を形成し、この層間絶縁膜16を貫通して例えばソース14に接続されるコンタクトプラグ17を形成する。次いで、この層間絶縁膜16上に酸化シリコンからなる絶縁膜18を形成し、コンタクトプラグ17上の領域に、公知のフォトリソグラフィ及びエッチング技術により、開口部18aを形成する。
次いで、所定の処理容器内にこの半導体基板10を載置し、図8(B)に示すように、層間絶縁膜16上及び開口部18aの側面、底面(絶縁膜18上)に、例えばルテニウムからなる金属薄膜層19を形成する。この金属薄膜層19は、例えばリモートプラズマ発生器等により活性化した酸素ガス若しくはArガスを、層間絶縁膜16及び絶縁膜18の表面に接触させた後、CVD法により所望の膜厚まで形成される。かかる場合、アスペクト比が大きい微細な開口部18aの側面に、段差被膜性の良好な金属薄膜層19が形成される。
このようにして金属薄膜層19を形成した後、開口部18a以外の絶縁膜18上の金属薄膜層19を除去し、図8(C)に示すように、円筒形状の下部電極20が、コンタクトプラグ17上部に接触して開口部18a内に形成されることになる。尚、金属薄膜層19の除去は、例えばエッチバックや化学的機械的研磨等により実行されてよい。
このようにして形成された下部電極20は、金属薄膜層19として形成された後、或いは、下部電極20として加工された後であって、後述する誘電膜21を下部電極20上に形成する前に、第1の実施例と同様に、本発明による予備熱処理を施される。
次に、図9(A)に示すように、予備熱処理を施された下部電極20の底面、側面及び絶縁膜18上に誘電膜21をCVD法により形成する。このようにして形成された誘電膜21は、後述する上部電極23を誘電膜21上に形成する前に、第1の実施例と同様に、誘電膜用熱処理を施される。
次いで、図9(B)に示すように、誘電膜21上に、上述の図8(B)と同様に、ルテニウム膜のような金属薄膜層22を形成する。この後、開口部18a上部を覆うレジストパターンを形成し、これをマスクとして誘電膜21及び金属薄膜層22を除去し、図9(C)に示すように、下部電極20と、誘電膜21と、上部電極23とからなる円筒形状のキャパシタ70が形成されることになる。
以上の各成膜方法において、上述した誘電膜用熱処理は、通常的には、金属薄膜層19を形成する金属の結晶粒の結晶成長を引き起こすが、上述したように、予備熱処理により金属薄膜層19の結晶粒は等粒状の構造となり安定化しているので(図3(B)、図3(C)参照)、誘電膜用熱処理に起因した結晶成長が大幅に抑制されることになる(図3(D)参照)。これにより、金属薄膜層19と誘電膜21との界面状態の劣化、及び、金属薄膜層19の結晶成長に伴う金属薄膜層19上の誘電膜21の欠陥等が防止される。
また、予備熱処理を還元雰囲気により実施すると、結晶成長に伴う結晶粒のひずみが結晶内の遷移線に沿ったすべりにより除去されるので(図4(C)参照)、金属薄膜層19と誘電膜21との界面状態の劣化、及び、金属薄膜層19の結晶粒間における空孔の発生が防止される。
尚、前記第1及び第2の実施例の双方において、本発明による予備熱処理は、代替的に、誘電膜21を下部電極20上に形成した後に行われてもよい。即ち、本発明による予備熱処理が、誘電膜用熱処理を行う前に実施されている限り、上述したような効果を同等に得ることができる。
以上、本発明の好ましい実施例について詳説したが、本発明は、上述した実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施例に種々の変形及び置換を加えることができる。例えば、上述した実施例は、主として下部電極用にルテニウム膜を成膜する成膜装置及び成膜方法に関するものであったが、下部電極にイリジウムを使用する場合にも適用できる。
また、上述した実施例において、予備熱処理の処理時間を例示したが、この処理時間は、予備熱処理の温度や膜の厚さ等に依存するので、本発明はかかる処理時間に限定されるものでないことに注意されたい。
また、上述した実施例の成膜装置は、連続処理が可能なクラスタツール装置に適用してもよい。かかる場合、クラスタツール装置の各処理室は、ルテニウム膜を形成し予備熱処理を実施するための処理室、誘電膜を形成し誘電膜用熱処理を実施するための処理室、その他水分除去室等により構成されてよい。
成膜装置の構成を概略的に示す断面図である。 本発明の基礎となる実験を示す工程図である。 本発明により成膜されたルテニウム膜のSEM(走査顕微鏡)写真である。 本発明により成膜されたルテニウム膜のSEM(走査顕微鏡)写真である。 本発明により成膜されたルテニウム膜のXRD(X線回折装置)計測結果である。 本発明による成膜方法の第1の実施例を示す工程図である。 図6の続く工程図である。 本発明による成膜方法の第2の実施例を示す工程図である。 図8の続く工程図である。
符号の説明
10 半導体基板
11 ゲート絶縁膜
13 ゲート電極
14 ソース
15 ドレイン
16 層間絶縁膜
17 コンタクトプラグ
18 絶縁膜
18a 開口部
19 金属薄膜層
20 下部電極
21 誘電膜
22 金属薄膜層
23 上部電極
70 キャパシタ
100 成膜装置
110 シャワーヘッド
120 処理容器
130 載置台
132 加熱機構
140 排気管
101 半導体基板

Claims (6)

  1. ルテニウム膜上に誘電膜を形成する成膜方法であって、
    ルテニウム膜を堆積する金属膜堆積工程と、
    前記ルテニウム膜上に誘電膜を堆積する誘電膜堆積工程と、
    前記ルテニウム膜及び前記誘電膜を第1の温度で熱処理する熱処理工程とを含み、
    前記熱処理工程の前に、前記ルテニウム膜にすべり変形が形成されるような条件の予備熱処理であって、前記ルテニウム膜を還元雰囲気にて前記第1の温度よりも低い第2の温度で熱処理する予備熱処理を行うことを特徴とする、成膜方法。
  2. 前記予備熱処理工程では、前記第2の温度は前記ルテニウム膜の結晶粒径が80nm以下になるように選択される、請求項記載の成膜方法。
  3. 前記第2の温度は500℃以下である、請求項記載の成膜方法。
  4. 前記還元雰囲気は、水素ガスを含む、請求項1〜3のうちのいずれか1項に記載の成膜方法。
  5. 前記金属膜堆積工程は、有機ルテニウム化合物からなる原料ガスと酸素ガスとを用いて前記ルテニウム膜を化学気相成長する工程である、請求項1〜4のうちのいずれか1項に記載の成膜方法。
  6. 半導体基板にキャパシタを形成する方法であって、
    前記キャパシタの下部電極として、有機ルテニウム化合物からなる原料ガスと酸素ガスとを用いてルテニウム膜を化学気相成長する工程と、
    前記ルテニウム膜上に前記キャパシタの誘電膜として金属酸化物膜を化学気相成長する工程と、
    前記ルテニウム膜及び前記金属酸化物膜を第1の温度で熱処理する熱処理工程とを含み、
    前記熱処理工程の前に、前記ルテニウム膜にすべり変形が形成されるような条件の予備熱処理であって、前記ルテニウム膜を還元雰囲気にて前記第1の温度よりも低い第2の温度で熱処理する予備熱処理を行うことを特徴とする、キャパシタ形成方法。
JP2007009424A 2007-01-18 2007-01-18 成膜方法及びキャパシタ形成方法 Expired - Fee Related JP4937771B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007009424A JP4937771B2 (ja) 2007-01-18 2007-01-18 成膜方法及びキャパシタ形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007009424A JP4937771B2 (ja) 2007-01-18 2007-01-18 成膜方法及びキャパシタ形成方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002201534A Division JP2004047633A (ja) 2002-07-10 2002-07-10 成膜方法及び成膜装置

Publications (2)

Publication Number Publication Date
JP2007123934A JP2007123934A (ja) 2007-05-17
JP4937771B2 true JP4937771B2 (ja) 2012-05-23

Family

ID=38147335

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007009424A Expired - Fee Related JP4937771B2 (ja) 2007-01-18 2007-01-18 成膜方法及びキャパシタ形成方法

Country Status (1)

Country Link
JP (1) JP4937771B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11233118B2 (en) 2018-05-18 2022-01-25 Samsung Electronics Co., Ltd. Integrated circuit device having dielectric layer, and method and apparatus for manufacturing the integrated circuit device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5220062B2 (ja) 2009-06-10 2013-06-26 株式会社日立国際電気 半導体装置の製造装置及び半導体装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001223345A (ja) * 1999-11-30 2001-08-17 Hitachi Ltd 半導体装置とその製造方法
JP2002076293A (ja) * 2000-09-01 2002-03-15 Matsushita Electric Ind Co Ltd キャパシタ及び半導体装置の製造方法
JP2002231656A (ja) * 2001-01-31 2002-08-16 Hitachi Ltd 半導体集積回路装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11233118B2 (en) 2018-05-18 2022-01-25 Samsung Electronics Co., Ltd. Integrated circuit device having dielectric layer, and method and apparatus for manufacturing the integrated circuit device

Also Published As

Publication number Publication date
JP2007123934A (ja) 2007-05-17

Similar Documents

Publication Publication Date Title
US5973911A (en) Ferroelectric thin-film capacitor
JP3171170B2 (ja) 薄膜キャパシタおよびその製造方法
KR20050074898A (ko) 반도체장치 및 그 제조방법
JPWO2007102333A1 (ja) ルテニウム膜の成膜方法およびコンピュータ読取可能な記憶媒体
JP2004296814A (ja) 金属酸化膜の形成方法
JP2001237399A (ja) 半導体装置のキャパシターの製造方法
JP2001210799A (ja) 半導体装置のキャパシターの製造方法
JP3876144B2 (ja) 半導体素子のキャパシタ製造方法
JP2002064153A (ja) 半導体素子のキャパシタ製造方法
JP2001203339A (ja) 半導体素子のキャパシタ製造方法
JP4233735B2 (ja) 半導体素子のキャパシタ製造方法
JP4937771B2 (ja) 成膜方法及びキャパシタ形成方法
KR100425463B1 (ko) 산소를 함유하는 활성화된 기체 분위기에서의 탄탈륨산화막 형성 방법 및 유전막 형성 방법
JP3466174B2 (ja) 半導体装置およびその製造方法
WO2022040869A1 (en) Deposition methods and apparatus for piezoelectric applications
US6734100B2 (en) Method of forming ruthenium thin film using plasma enhanced process
JP2004047633A (ja) 成膜方法及び成膜装置
JP2004247333A (ja) 半導体装置の製造装置、半導体装置の製造方法、および半導体装置
KR100677765B1 (ko) 반도체 소자의 캐패시터 제조방법
JP2022077978A (ja) ダイナミックランダムアクセスメモリビット線金属を滑らかにするための方法及び装置
KR100382742B1 (ko) 반도체 소자의 커패시터 형성방법
JP2003168684A (ja) 半導体素子の誘電膜形成方法
KR100565767B1 (ko) 반도체 소자의 캐패시터 및 그의 제조 방법
KR20030003353A (ko) 반도체 소자의 커패시터 제조 방법
KR100353809B1 (ko) 강유전체 캐패시터의 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120214

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120222

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees