KR20070093841A - 회로 기판, 전기 광학 장치 및 전자 기기 - Google Patents

회로 기판, 전기 광학 장치 및 전자 기기 Download PDF

Info

Publication number
KR20070093841A
KR20070093841A KR1020070024307A KR20070024307A KR20070093841A KR 20070093841 A KR20070093841 A KR 20070093841A KR 1020070024307 A KR1020070024307 A KR 1020070024307A KR 20070024307 A KR20070024307 A KR 20070024307A KR 20070093841 A KR20070093841 A KR 20070093841A
Authority
KR
South Korea
Prior art keywords
insulating layer
circuit board
electrode
group
semiconductor layer
Prior art date
Application number
KR1020070024307A
Other languages
English (en)
Inventor
다카시 아오키
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20070093841A publication Critical patent/KR20070093841A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/474—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/115—Polyfluorene; Derivatives thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/151—Copolymers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 절연층과 반도체층의 전기 저항의 관계 등을 고려할 필요 없이, 반도체층 중의 이동도를 향상시키는 것을 과제로 한다.
상기 과제를 해결하기 위하여, 본 발명의 회로 기판은 기판(8)의 한쪽 면 측에 설치된, 소스 전극(5), 드레인 전극(6) 및 게이트 전극(2)과, 그 게이트 전극(2)에 대하여 그 소스 전극(5) 및 드레인 전극(6)을 절연하는 제1 절연층(3)과, 그 제1 절연층(3)에 접하여 설치된 유기 반도체층(4)과, 그 유기 반도체층(4)에 접하여 설치된 제2 절연층(7)을 갖고, 상기 제2 절연층(7)이 하기 일반식 (1)
Figure 112007020088177-PAT00001
(식 중, R1 및 R2는 각각 독립적으로 치환기를 갖고 있어도 되는 알킬렌기를 나타내고, X1, X2, X3 및 X4는 수소 또는 전자 흡인성기를 나타내고, n은 100∼100000을 나타낸다. 단, X1, X2, X3 및 X4가 모두 수소인 경우는 제외함)로 표시되는 화합물을 포함하는 것을 특징으로 한다.
회로 기판, 전기 광학 장치, 전자 기기

Description

회로 기판, 전기 광학 장치 및 전자 기기{CIRCUIT BOARD, ELECTRO-OPTICAL DEVICE, AND ELECTRONIC APPARATUS}
도 1은 본 발명의 회로 기판의 실시 형태를 모식적으로 나타낸 도면.
도 2는 본 발명의 회로 기판의 실시 형태를 모식적으로 나타낸 도면.
도 3은 본 발명의 전기 광학 장치의 실시 형태인 전기 영동 표시 장치를 모식적으로 나타낸 도면.
도 4는 액티브 매트릭스 장치의 구성을 나타낸 블록도.
도 5는 도 3에 나타낸 전기 영동 표시 장치의 제조 방법을 설명하기 위한 모식도.
도 6은 본 발명의 전자 기기의 실시 형태인 전자 페이퍼를 모식적으로 나타낸 도면.
도 7은 본 발명의 전자 기기의 실시 형태인 디스플레이를 모식적으로 나타낸 도면.
도 8은 게이트 전압과 드레인 전류의 관계를 나타낸 도면.
도면의 주요 부호에 대한 설명
1…회로 기판, 2…게이트 전극, 3…제1 절연층, 4…유기 반도체층, 5…소스 전극, 6…드레인 전극, 7…제2 절연층, 8…기판, 10…트랜지스터, 20…전기 영동 표시 장치, 21…전기 영동 표시 시트, 22…액티브 매트릭스 장치, 30…기부, 31…기부, 32…제1 전극, 33…제2 전극, 34a…전기 영동 입자, 34b…전기 영동 입자, 35…액상 분산매, 36…밀봉부, 37…전기 영동 분산액, 39…기판, 40…마이크로캡슐, 41…바인더재, 100…스퀴지, 301…데이터선, 302…주사선, 400…마이크로캡슐 함유층, 401…캡슐 본체, 600…전자 페이퍼, 601…본체, 602…표시 유닛, 800…디스플레이, 801…본체부, 802a…반송 롤러쌍, 802b…반송 롤러쌍, 803…구멍부, 804…투명 유리판, 805…삽입구, 806…단자부, 807…소켓, 808…컨트롤러, 809…조작부
본 발명은 회로 기판, 전기 광학 장치 및 전자 기기에 관한 것이다.
최근, 실리콘으로 대표되는 무기 재료를 사용한 박막 전계 효과형 트랜지스터를 대체하는 디바이스로서, 유기 반도체 재료를 사용한 유기 박막 전계 효과형 트랜지스터가 주목받고 있다. 이것은 간편한 방법으로 소자 제작이 가능하고, 유기 반도체 재료의 분자 구조를 변화시킴으로써 재료 특성을 변화시킬 수 있으며, 무기 반도체에 비하여 플렉시블하고, 경량이며, 깨지기 어렵다는 특징을 갖고 있는 것 등에 의한 것이다.
이와 같은 트랜지스터를 형성함에 있어, 그 기판과 반도체층에 상호작용이 있기 때문에, 기판의 선택은 중요한 요소로 되어 있다. 예를 들면, 특허문헌 1에 서는, 유기 절연층 중에 방향족 화합물 등을 함유한 유기 전계 효과형 트랜지스터의 연구 등이 행해져 있다.
그러나 이러한 트랜지스터는 절연층 중의 활성기의 함유량이나 절연층과 반도체층과의 전기 저항의 관계 등을 고려할 필요가 있으며, 또한 반도체 중의 이동도를 올리는 효과가 충분하지 않다는 문제점이 있다.
<특허문헌 1> 일본 특개 2005-101555호 공보
본 발명의 목적은 절연층과 반도체층과의 전기 저항의 관계 등을 고려할 필요 없이, 반도체층 중의 이동도를 향상시키는 데 있다.
이와 같은 목적은 하기의 본 발명에 의해 달성된다.
본 발명의 회로 기판은 기판의 한쪽 면 측에 설치된, 소스 전극, 드레인 전극 및 게이트 전극과,
그 게이트 전극에 대하여 그 소스 전극 및 드레인 전극을 절연하는 제1 절연층과,
그 제1 절연층에 접하여 설치된 유기 반도체층과,
그 유기 반도체층에 접하여 설치된 제2 절연층을 갖고,
상기 제2 절연층이 하기 일반식 (1)
Figure 112007020088177-PAT00002
(식 중, R1 및 R2는 각각 독립적으로 치환기를 갖고 있어도 되는 알킬렌기를 나타내고, X1, X2, X3 및 X4는 수소 또는 전자 흡인성기를 나타내고, n은 100∼100000을 나타낸다. 단, X1, X2, X3 및 X4가 모두 수소인 경우는 제외함)로 표시되는 화합물을 포함하는 것을 특징으로 한다.
이에 의하여, 이동도를 향상시킬 수 있는 데 더하여, 온오프비의 향상, 문턱값 전압의 저하, 수명의 향상 및 소자가 수분이나 산소의 영향을 받기 어려워지는 등, 고성능화된 회로 기판을 얻을 수 있다.
본 발명의 회로 기판에서는, 상기 알킬렌기는 탄소수 1∼10의 알킬렌기인 것이 바람직하다.
이에 의하여, 일반식 (1)로 표시되는 화합물의 합성이 용이해져, 비용을 낮게 억제한 회로 기판을 간편하게 얻을 수 있다.
본 발명의 회로 기판에서는, X1, X2, X3 및 X4는 어느 것인가 2개가 상기 전자 흡인성기인 것이 바람직하다.
이에 의하여, 일반식 (1)로 표시되는 화합물의 합성이 용이해져, 비용을 낮 게 억제한 회로 기판을 간편하게 얻을 수 있다.
본 발명의 회로 기판에서는, 상기 전자 흡인성기는 할로겐 원자, 카르복시기, 시아노기, 니트로기, 페닐기, 수산기, 술폰기 또는 티올기에서 선택되는 1종 또는 2종 이상의 기인 것이 바람직하다.
이에 의하여, 이동도를 향상시킬 수 있는 데 더하여, 온오프비의 향상, 문턱값 전압의 저하 및 수명의 향상 등, 보다 고성능화된 회로 기판을 얻을 수 있다.
본 발명의 회로 기판에서는, 상기 할로겐 원자는 불소 원자, 염소 원자, 브롬 원자 또는 요오드 원자인 것이 바람직하다.
이에 의하여, 이동도를 항층 더 향상시킬 수 있는 데 더하여, 온오프비의 향상, 문턱값 전압의 저하 및 수명의 향상 등, 보다 고성능의 회로 기판을 얻을 수 있다.
본 발명의 회로 기판에서는, 상기 일반식 (1)의 화합물은 그 중량 평균 분자량이 1만∼100만인 것이 바람직하다.
이에 의하여, 일반식 (1)로 표시되는 화합물을 간편하게 얻을 수 있다.
본 발명의 회로 기판에서는, 상기 일반식 (1)의 화합물은 폴리-(디클로로)-p-크실렌인 것이 바람직하다.
이에 의하여, 이동도를 한층 더 향상시킬 수 있는 데 더하여, 온오프비의 향상, 문턱값 전압의 저하 및 수명의 향상 등, 보다 고성능의 회로 기판을 얻을 수 있다.
본 발명의 회로 기판에서는, 상기 제2 절연층은 상기 기판과 접하여 설치되 어 있는 것이 바람직하다.
이에 의하여, 기판과의 절연 효과를 높일 수 있어, 고성능의 회로 기판을 얻을 수 있다.
본 발명의 회로 기판에서는, 상기 유기 반도체층은 p형의 반도체 특성을 갖는 것이 바람직하다.
이에 의하여, 적절히 정공이 이동하기 때문에, 고성능의 반도체 특성을 얻을 수 있다.
본 발명의 회로 기판에서는, 상기 기판 위에 상기 제2 절연층이 형성되고, 상기 제2 절연층 위에 상기 소스 전극 및 상기 드레인 전극이 형성되고, 상기 소스 전극 및 상기 드레인 전극 위에 상기 유기 반도체층이 형성되고, 상기 유기 반도체층 위에 상기 제1 절연층이 형성되고, 상기 제1 절연층 위에 상기 게이트 전극이 형성되는 것이 바람직하다.
이에 의하여, 액정 표시 소자 등 여러 가지 용도로 사용할 수 있다.
본 발명의 회로 기판에서는, 상기 기판 위에 상기 제2 절연층이 형성되고, 상기 제2 절연층 위에 상기 유기 반도체층이 형성되고, 상기 유기 반도체층 위에 상기 소스 전극 및 상기 드레인 전극이 형성되고, 상기 소스 전극 및 상기 드레인 전극 위에 상기 제1 절연층이 형성되고, 상기 제1 절연층 위에 상기 게이트 전극이 형성된다.
이에 의하여, 액정 표시 소자 등 여러 가지 용도로 사용할 수 있다.
본 발명의 전기 광학 장치는, 본 발명의 회로 기판을 구비하는 것을 특징으 로 한다.
이에 의하여, 신뢰성이 높은 전기 광학 장치를 제공할 수 있다.
본 발명의 전자 기기는 본 발명의 상기 전기 광학 장치를 구비하는 것을 특징으로 한다.
이에 의하여, 신뢰성이 높은 전자 기기를 제공할 수 있다.
또한, 본 발명의 작용 효과가 얻어지는 메커니즘은 명백하지 않지만, 전자 흡인성의 치환기를 갖는 화합물을 절연층에 함유시킴으로써, 반도체층으로부터 전자를 끌어당겨, 반도체층의 캐리어 밀도의 향상 및 캐리어 트랩 준위의 저감을 도모할 수 있음에 의한 것으로 생각된다. 이에 의하여, 종래보다도 양호한 트랜지스터 특성을 나타내는 소자를 작성할 수 있는 것으로 생각된다.
[발명을 실시하기 위한 최량의 형태]
이하, 본 발명의 회로 기판, 회로 기판의 제조 방법, 전기 광학 장치 및 전자 기기에 대하여 도면을 이용하여 상세히 설명한다.
<제1 실시 형태>
우선, 본 발명의 회로 기판의 제1 실시 형태에 관하여 설명한다.
(1) 회로 기판
도 1은 본 발명의 하나의 실시 형태를 나타낸 도면으로, 회로 기판(1)의 개략적인 종단면도를 나타내고 있다. 또한, 이하의 설명에서는, 도 1 중의 위쪽을 「위」, 아래쪽을 「아래」로 하여 설명한다.
도 1에 나타낸 회로 기판(1)은 게이트 전극(2), 제1 절연층(3), 유기 반도체 층(4), 소스 전극(5), 드레인 전극(6), 제2 절연층(7) 및 기판(8)으로 구성되어 있어, 톱게이트·보텀 컨택트형의 구조인 트랜지스터를 갖고 있다. 또한, 회로 기판(1)은, 실제로는 이와 같은 트랜지스터가 기판 위에 형성된 것이다.
이하, 각 부의 구성에 대하여 순차적으로 설명한다.
게이트 전극(2)은 유기 반도체층(4)에 전계를 부여하기 위한 것이며, 기판(8)의 한쪽 면 측에 설치되고, 소스 전극(5) 및 드레인 전극(6)에 접하지 않고, 제1 절연층(3)과 접하여 설치되어 있다.
이러한 게이트 전극(2)의 재료는 도전성을 갖는 재료이면 특별히 한정되지 않는다. 구체적인 재료로서, 예를 들면 크롬, 알루미늄, 탄탈, 몰리브덴, 니오븀, 구리, 은, 금, 백금, 플래티나, 팔라듐, 인듐, 니켈, 네오듐 등의 금속 또는 그들의 합금, 또는 산화아연, 산화주석, 산화인듐, 산화갈륨 등의 도전성 금속 산화물 또는 인듐 주석 복합 산화물(이하, 「ITO」라고 약기), 인듐 아연 복합 산화물(이하, 「IZO」라고 약기), 알루미늄 아연 복합 산화물(AZO), 갈륨 아연 복합 산화물(GZO) 등의 도전성 금속 복합 산화물, 또는 폴리아닐린, 폴리피롤, 폴리티오펜, 폴리아세틸렌 등의 도전성 고분자, 또는 그들에 염산, 황산, 술폰산 등의 산, 6불화인, 5불화비소, 염화철 등의 루이스산, 요오드 등의 할로겐 원자, 나트륨, 칼륨 등의 금속 원자 등의 도펀트를 첨가한 것, 또는 카본 블랙이나 금속 입자를 분산한 도전성의 복합 재료 등을 들 수 있다. 또한, 금속 미립자와 그래파이트와 같은 도전성 입자를 포함하는 폴리머 혼합물을 사용해도 된다. 이들은 1종 또는 2종 이상을 조합하여 사용할 수도 있다. 이들 중, 금속의 합금이 바람직하며, 금과 크롬의 합금이 보다 바람직하다. 이에 의하여, 보다 현저히 전기가 흘러, 뛰어난 특성을 갖는 트랜지스터를 포함하는 회로 기판(1)을 얻을 수 있다.
게이트 전극(2)의 평균 두께는 특별히 한정되지 않지만, 0.1∼2000nm 정도인 것이 바람직하고, 1∼1000nm 정도인 것이 보다 바람직하다.
제1 절연층(3)은 게이트 전극(2)에 대하여 소스 전극(5) 및 드레인 전극(6)을 절연하기 위한 층이며, 기판(8)의 한쪽 면 측에 설치되고, 게이트 전극(2) 및 유기 반도체층(4)과 접하여 설치되어 있다.
이러한 제1 절연층(3)의 재료는 절연성을 갖는 공지의 유기 재료나 무기 재료의 어느 것이나 사용할 수 있다.
유기 재료로서는, 폴리메틸메타크릴레이트, 폴리비닐페놀, 폴리이미드, 폴리스티렌, 폴리비닐알코올, 폴리비닐아세테이트 또는 후술하는 일반식 (1)로 표시되는 화합물 등의 고분자를 들 수 있다. 이들은 1종 또는 2종 이상 조합하여 사용할 수 있다.
무기 재료로서는, 산화규소, 산화알루미늄, 산화탄탈, 산화지르코늄, 산화세륨, 산화아연, 산화코발트 등의 금속 산화물, 질화규소, 질화알루미늄, 질화지르코늄, 질화세륨, 질화아연, 질화코발트, 질화티탄, 질화탄탈 등의 금속 질화물, 티탄산바륨 스트론튬, 지르코늄 티탄산납 등의 금속 복합 산화물을 들 수 있다. 이들은 1종 또는 2종 이상 조합하여 사용할 수 있다.
이들 중, 유기 재료가 바람직하고, 일반식 (1)로 표시되는 화합물 또는 폴리메틸메타크릴레이트가 보다 바람직하다. 이에 의하여 절연성을 높일 수 있다.
유기 재료가 일반식 (1)로 표시되는 화합물의 경우, 제1 절연층(3)에 그 화합물을 포함하고 있으면 되는데, 그 화합물을 주재료로서 구성하고 있는 것이 바람직하며, 50∼100wt% 함유하고 있는 것이 보다 바람직하고, 70∼100wt% 함유하고 있는 것이 가장 바람직하다. 이에 의하여, 유기 반도체층(4)으로부터 적절히 전자를 끌어당겨, 캐리어 밀도의 향상 및 캐리어 트랩 준위의 저감을 할 수 있기 때문에, 이동도의 향상이나 문턱값 전압의 저하 등을 실현할 수 있다. 또한, 일반식 (1)로 표시되는 화합물의 상세한 것은 후술한다.
제1 절연층(3)의 평균 두께는 특별히 한정되지 않지만, 100∼10000nm인 것이 바람직하고, 500∼1500nm인 것이 보다 바람직하다. 이에 의하여, 회로 기판(1)의 트랜지스터의 동작 전압을 낮출 수 있다.
유기 반도체층(4)은 게이트 전극(2)에 의해 부여된 전계에 의해, 소스 전극(5)으로부터 드레인 전극(6)으로 전기를 흐르게 하기 위한 층이며, 기판(8)의 한쪽 면 측에 설치되고, 제1 절연층(3), 소스 전극(5), 드레인 전극(6) 및 제2 절연층(7)과 접하여 형성되어 있다.
이러한 유기 반도체층(4)의 재료는 반도체 특성을 갖고 있으면 특별히 한정되지 않는다. 예를 들면, 폴리(3-알킬티오펜), 폴리(3-헥실티오펜)(P3HT), 폴리(3-옥틸티오펜), 폴리(2,5-티에닐렌비닐렌)(PTV) 또는 쿼터티오펜(4T), 섹시티오펜(6T) 및 옥타티오펜 등의 α-올리고티오펜류 또는 2,5-비스(5'-비페닐-2'-티에닐)-티오펜(BPT3), 2,5-[2,2'-(5,5'-디페닐)디티에닐]-티오펜 등의 티오펜 유도체, 폴리(파라-페닐렌비닐렌)(PPV) 등의 페닐렌비닐렌 유도체, 폴리(9,9-디옥틸플루오 렌)(PFO) 등의 플루오렌 유도체, 트리알릴아민계 폴리머, 안트라센, 테트라센, 펜타센 및 헥사센 등의 아센 화합물, 1,3,5-트리스[(3-페닐-6-트리-플루오로메틸)퀴녹살린-2-일]벤젠(TPQ1) 및 1,3,5-트리스[{3-(4-t-부틸페닐)-6-트리스플루오로메틸}퀴녹살린-2-일]벤젠(TPQ2) 등의 벤젠 유도체, 프탈로시아닌, 구리 프탈로시아닌(CuPc) 및 철 프탈로시아닌, 전 불소화 프탈로시아닌과 같은 프탈로시아닌 유도체, 트리스(8-히드록시퀴놀리놀레이트)알루미늄(Alq3), 및 팩트리스(2-페닐피리딘)이리듐(Ir(ppy)3)과 같은 유기 금속 화합물, C60, 옥사디아졸계 고분자, 트리아졸계 고분자, 카르바졸계 고분자 및 플루오렌계 고분자와 같은 고분자계 화합물 및 폴리(9,9-디옥틸플루오렌-코-비스-N,N'-(4-메톡시페닐)-비스-N,N'-페닐-1,4-페닐렌디아민)(PFMO), 폴리(9,9-디옥틸플루오렌-코-벤조티아디아졸)(BT), 플루오렌-트리알릴아민 공중합체 및 폴리(9,9-디옥틸플루오렌-코-디티오펜)(F8T2) 등의 플루오렌과의 공중합체 등을 들 수 있다. 이들은 1종 또는 2종 이상 조합하여 사용할 수 있다. 이들 중, 플루오렌과의 공중합체가 바람직하고, F8T2가 보다 바람직하다. 이에 의하여, 현저히 반도체 특성을 나타낼 수 있다.
또한, 이들 반도체 재료는 p형의 반도체 특성을 나타내는 것이 바람직하다. 이에 의하여, 적절히 정공이 이동하여, 고성능의 트랜지스터를 갖는 회로 기판(1)을 얻을 수 있다.
유기 반도체층(4)의 평균 두께는 0.5∼1000nm인 것이 바람직하고, 1∼500nm인 것이 보다 바람직하다. 이러한 범위 내이면, 전기가 적절히 흘러, 이동도의 향상 등의 효과를 나타낼 수 있다.
소스 전극(5)은 기판(8) 위에 설치되고, 유기 반도체층(4) 및 제2 절연층(7)과 접하여 형성되어 있다.
이러한 소스 전극(5)의 재료는 게이트 전극(2)에서 설명한 것과 동일하다.
소스 전극(5)의 평균 두께는 특별히 한정되지 않지만, 10∼2000nm인 것이 바람직하고, 100∼1000nm인 것이 보다 바람직하다. 이에 의하여, 도전성을 현저히 나타낼 수 있다.
드레인 전극(6)의 구성, 재료 및 평균 두께는 소스 전극(5)과 동일하다.
소스 전극(5) 및 드레인 전극(6)은 동일한 화합물로 구성되어 있어도 되고, 다른 화합물로 구성되어 있어도 되지만, 동일한 화합물인 것이 바람직하다. 이에 의하여, 간편하게 회로 기판(1)을 얻을 수 있다.
소스 전극(5)과 드레인 전극(6)의 거리(채널 길이)는 1∼500μm인 것이 바람직하고, 5∼20μm인 것이 보다 바람직하다. 이러한 범위이면, 회로 기판(1)의 트랜지스터 특성의 향상을 도모할 수 있다.
또한, 소스 전극(5)과 드레인 전극(6)의 길이(채널폭)는 0.05∼10mm인 것이 바람직하고, 0.01∼1mm인 것이 보다 바람직하다. 이러한 범위이면, 적절한 온(ON) 전류를 얻을 수 있고, 또 기생 용량을 저감시키는 효과도 기대할 수 있어, 양호한 특성의 트랜지스터를 갖는 회로 기판(1)이 얻어진다.
제2 절연층(7)은 게이트 전극(2), 유기 반도체층(4), 소스 전극(5), 드레인 전극(6) 또는 기판(8) 등을 절연하기 위한 층이며, 기판(8)의 한쪽 면 측에 설치되고, 유기 반도체층(4), 소스 전극(5), 드레인 전극(6) 및 기판(8)과 접하여 형성되 어 있다.
이러한 제2 절연층(7)의 재료는 상기 제1 절연층(3)과 동일하지만, 일반식 (1)로 표시되는 화합물을 주재료로 하는 것이 바람직하고, 50∼100wt% 함유하고 있는 것이 보다 바람직하며, 70∼100wt% 함유하고 있는 것이 가장 바람직하다. 이에 의하여, 유기 반도체층(4)으로부터 적절히 전자를 끌어당겨, 캐리어 밀도의 향상 및 캐리어 트랩 준위의 저감을 할 수 있기 때문에, 이동도의 향상이나 문턱값 전압의 저하 등을 실현할 수 있다.
또한, 일반식 (1)로 표시되는 화합물을 주재료로 하고 있는 경우, 회로 기판(1)의 트랜지스터 특성에 영향을 주지 않는 한, 이외의 어느 화합물을 포함하고 있어도 되고, 2종 이상의 다른 일반식 (1)로 표시되는 화합물을 포함해도 된다.
Figure 112007020088177-PAT00003
(식 중, R1 및 R2는 각각 독립적으로 치환기를 갖고 있어도 되는 알킬렌기를 나타내고, X1, X2, X3 및 X4는 수소 또는 전자 흡인성기를 나타내고, n은 100∼100000을 나타낸다. 단, X1, X2, X3 및 X4가 모두 수소인 경우는 제외함)
여기서, 일반식 (1) 중, R1 및 R2는 각각 독립적으로 치환기를 갖고 있어도 되는 알킬렌기를 나타낸다. 알킬렌기는 탄소수 1∼20의 알킬렌기인 것이 바람직하 고, 탄소수 1∼10의 알킬렌기인 것이 보다 바람직하며, 탄소수 1∼4의 알킬렌기인 것이 가장 바람직하다. 구체적으로는, 메틸렌기, 에틸렌기, 프로필렌기, 펜틸렌기, 헵틸렌기, 노닐렌기 등을 들 수 있다. 이 중, 특히 메틸렌기가 바람직하다. 이에 의하여, 간편하게 일반식 (1)로 표시되는 화합물을 합성할 수 있다.
알킬렌기의 수소에 치환할 수 있는 치환기로서는, 탄소수 1∼10의 알킬기나 불소 원자, 염소 원자, 브롬 원자, 요오드 원자 등의 할로겐 원자, 카르복시기, 시아노기, 니트로기, 페닐기, 수산기, 술폰기 또는 티올기 등의 전자 흡인성기를 들 수 있다. 이 중, 유기 반도체층(4)으로부터 적절히 전자를 끌어당길 수 있기 때문에, 전자 흡인성인 할로겐 원자가 바람직하다. 이에 의하여, 유기 반도체층(4)의 캐리어 밀도의 향상 및 캐리어 트랩 준위의 저감을 할 수 있다.
X1, X2, X3 및 X4는 수소 또는 전자 흡인성기를 나타내지만, 그들 모두가 수소인 경우는 제외된다. 전자 흡인성기로서는, 불소 원자, 염소 원자, 브롬 원자, 요오드 원자 등의 할로겐 원자, 카르복시기, 시아노기, 니트로기, 페닐기, 수산기, 술폰기 또는 티올기 등을 들 수 있다. 이들은 2종 이상 조합하여 사용할 수도 있다. 이 중, 유기 반도체층(4)으로부터 잘 전자를 끌어당길 수 있는 할로겐 원자가 바람직하며, 염소 원자가 보다 바람직하다. 이에 의하여, 확실히 캐리어 밀도의 향상 및 캐리어 트랩 준위의 저감을 할 수 있기 때문에, 이동도의 향상이나 문턱값 전압의 저하가 가능하다.
X1, X2, X3 및 X4는 어느 것이 수소 또는 전자 흡인성기로 치환되어 있어야 하는지는 특별히 한정되지 않는다. 예를 들면 R1 및 R2가 같은 기일 경우로서, 전자 흡인성기가 1치환 또는 3치환의 경우는, X1∼X4의 어느 기가 치환되어 있어도 된다. 전자 흡인성기가 2치환의 경우, X1과 X2, X1과 X3 또는 X1과 X4가 전자 흡인성기로 치환된다. 한편, R1 및 R2가 다른 기인 경우로서, 전자 흡인성기가 1치환의 경우는 어느 기가 치환되어 있어도 되지만, 전자 흡인성기가 2치환의 경우, 상기 2치환의 경우의 조합에 더하여, X2와 X4가 전자 흡인성기로 치환되는 경우가 있다. 전자 흡인성기가 3치환의 경우는, X1, X2와 X3 또는 X1, X2와 X4가 전자 흡인성기로 치환되는 경우가 있다.
이들 중, 보다 확실히, 유기 반도체층(4)으로부터 전자를 끌어당긴다는 관점에서는, 적어도 어느 2개가 전자 흡인성기로 치환되어 있는 것이 바람직하고, X1, X2, X3 및 X4 모두가 치환되어 있는 것이 더 바람직하다. 이에 의하여, 보다 확실히, 캐리어 밀도의 향상 및 캐리어 트랩 준위의 저감을 도모할 수 있어, 이동도의 향상, 온오프비의 향상, 문턱값 전압의 저하, 산소, 수분 분위기 중에서의 안정 동작, 소자 수명의 향상 등을 실현할 수 있다.
이상과 같은 구성을 갖는 일반식 (1)로 표시되는 화합물은 그 중량 평균 분자량이 1만∼100만인 것이 바람직하다. 따라서 n은 100∼10000인 것이 바람직하다. 이러한 범위 내이면, 간편하게 일반식 (1)로 표시되는 화합물을 합성할 수 있 어, 전자 흡인성기의 증가에 의해 유기 반도체층(4)으로부터 적절히 전자를 끌어당길 수 있다.
상기 설명한 R1, R2, X1∼X4를 조합하여, 일반식 (1)로 표시되는 화합물을 보다 구체적으로 나타낸다.
Figure 112007020088177-PAT00004
이들 중, 유기 반도체층(4)으로부터 전자를 끌어당긴다는 관점에서, 2, 4, 6 의 화합물이 특히 바람직하다. 이들 전자를 잘 끌어당기는 물질을 사용함으로써, 유기 반도체층(4) 중의 트랩 준위가 감소하고, 또 정공 농도를 높일 수 있으므로, 이동도의 향상, 온오프비의 향상, 문턱값 전압의 저하 등을 도모할 수 있다.
제2 절연층(7)의 평균 두께는 10∼10000nm인 것이 바람직하고, 200∼1000nm인 것이 바람직하다. 이에 의하여, 저비용이며 고성능인 트랜지스터가 양립된 회로 기판(1)을 작성할 수 있다.
기판(8)은 회로 기판을 구성하는 각 층(각 부)을 지지하는 것이다. 예를 들면, 유리 기판, 석영 기판, 실리콘 기판, 황화몰리브덴, 구리, 아연, 알루미늄, 스테인리스, 마그네슘, 철, 니켈, 금, 은 등의 금속 기판, 갈륨비소기 등의 반도체 기판, 플라스틱 기판 등을 사용할 수 있다.
이들 중, 플라스틱 기판이 바람직하다. 이와 같은 기판을 사용함으로써, 경량이며 플렉시블하고, 저렴한 회로 기판을 작성할 수 있게 된다. 또한, 일반식 (1)로 표시되는 화합물의 성막을 상온에서 행할 수 있다. 또한, 트랜지스터를 형성하는 표면뿐만 아니라 이면에도 동시에 프로세스 내성이 양호한 일반식 (1)로 표시되는 화합물을 성막함으로써, 기판 이면에 내프로세스성, 내약품성을 부여할 수 있다.
이와 같은 플라스틱 기판으로서는, 열가소성 수지, 열경화성 수지 어느 수지를 사용해도 된다. 예를 들면, 폴리에틸렌, 폴리프로필렌, 에틸렌-프로필렌 공중합체, 에틸렌-아세트산비닐 공중합체(EVA) 등의 폴리올레핀, 환상 폴리올레핀, 변성 폴리올레핀, 폴리염화비닐, 폴리염화비닐리덴, 폴리스티렌, 폴리아미드, 폴리이 미드(PI), 폴리아미드이미드, 폴리카르보네이트, 폴리-(4-메틸펜텐-1), 아이오노머, 아크릴계 수지, 폴리메틸메타크릴레이트, 아크릴-스티렌 공중합체(AS 수지), 부타디엔-스티렌 공중합체, 폴리오 공중합체(EVOH), 폴리에틸렌테레프탈레이트(PET), 폴리부틸렌테레프탈레이트, 폴리에틸렌나프탈레이트(PEN), 폴리시클로헥산테레프탈레이트(PCT) 등의 폴리에스테르, 폴리에테르, 폴리에테르케톤, 폴리에테르술폰(PES), 폴리에테르이미드, 폴리아세탈, 폴리페닐렌옥사이드, 변형 폴리페닐렌옥사이드, 폴리아릴레이트, 방향족 폴리에스테르(액정 폴리머), 폴리테트라플루오로에틸렌, 폴리불화비닐리덴, 그 밖의 불소계 수지, 스티렌계, 폴리올레핀계, 폴리염화비닐계, 폴리우레탄계, 불소 고무계, 염소화 폴리에틸렌계 등의 각종 열가소성 엘라스토머, 에폭시 수지, 페놀 수지, 우레아 수지, 멜라민 수지, 불포화 폴리에스테르, 실리콘 수지, 폴리우레탄 등, 또는 이들을 주로 하는 공중합체, 블렌드체, 폴리머 알로이 등을 들 수 있고, 이들 중 1종, 또는 2종 이상을 적층한 적층체를 사용할 수 있다.
이상의 구성에 의해, 본 발명의 회로 기판(1)을 얻을 수 있다.
이와 같은 회로 기판(1)은 액티브 매트릭스 장치로서 사용하는 것이 바람직하다. 액티브 매트릭스 장치란, 상세한 것은 후술하지만, 액정 소자, 고분자 분산형 액정 소자, 전기 영동 표시 소자, 일렉트로루미네선스 소자, 일렉트로크로믹 소자 등의 전기 광학 소자를 위쪽에 형성하여 제어할 수 있는 것이다. 이 경우, 회로 기판(1)에 포함되는 트랜지스터는 액티브 매트릭스 장치에 포함되는 스위칭 소자로서 기능한다. 또한, 본 발명의 회로 기판(1)은 트랜지스터를 집적함으로써, AND, OR, NAND, NOT 등의 논리 회로, 메모리 소자, 발진 소자, 증폭 소자 등 디지털 소자나 아날로그 소자의 기능을 가질 수도 있다. 또한, 이들을 조합함으로써, IC 카드나 IC 태그를 작성할 수도 있다.
(2) 반도체 장치의 제조 방법
다음에, 본 발명의 회로 기판(1)의 제조 방법에 관하여 설명한다. 상기 설명한 회로 기판(1)은, 예를 들면 다음과 같은 방법으로 제조할 수 있다.
도 1에 나타낸 회로 기판(1)의 제조 방법은 기판(8) 위에 제2 절연층(7)을 형성하는 공정 [A1]과, 제2 절연층(7)에 소스 전극(5) 및 드레인 전극(6)을 형성하는 공정 [A2]와, 소스 전극(5), 드레인 전극(6) 및 제2 절연층(7) 위에 유기 반도체층(4)을 형성하는 공정 [A3]과, 유기 반도체층(4) 위에 제1 절연층(3)을 형성하는 공정 [A4]와, 제1 절연층(3) 위에 게이트 전극(2)을 형성하는 공정 [A5]를 갖고 있다.
[A1] 제2 절연층 형성 공정
우선, 기판(8) 위에 제2 절연층(7)을 형성하는데, 그 전에 일반식 (1)로 표시되는 화합물의 기판(8)에의 밀착성 향상을 위한 전처리를 행하는 것이 바람직하다. 이러한 전처리는, 헥사메틸디실라잔, 시클로헥센, 옥타데실트리클로로실란 등의 표면 개질재를 사용한 표면 처리, 아세톤이나 이소프로필알코올 등을 사용한 유기 세정 처리, 염산이나 황산, 아세트산 등의 산처리, 수산화나트륨, 수산화칼륨, 수산화칼슘, 암모니아 등의 알칼리 처리, UV 오존 처리, 불소화 처리, 산소나 아르곤 등의 플라스마 처리, 랭뮤어-블로젯(Langmuir-Blodett)막의 형성 처리를 들 수 있다. 이들 처리는 복수의 처리를 이용할 수 있다. 이들 중, 유기 세정 처리가 바람직하다. 이에 의하여, 표면의 탈지를 행할 수 있어, 제2 절연층(7)을 밀착성 좋게 형성시킬 수 있다.
다음에, 제2 절연층(7)을 형성한다. 제2 절연층(7)의 형성에는, 기화로(氣化爐), 분해로, 증착실을 갖는 공지의 화학 증착 장치를 사용한다. 우선, 기화로에서, 감압하 일반식 (1)로 표시되는 화합물의 원료가 되는 화합물, 예를 들면 치환 크실렌 다이머를 가열 증발시키고, 다음에 증발한 그 화합물을 분해로에 통과시켜 열분해 시켜, 디라디칼 모노머를 발생시킨다. 그 후, 증착실에, 발생한 디라디칼 모노머를 도입함으로써, 증착실에 설치한 기판(8) 위에 디라디칼 모노머가 부착, 라디칼 중합하여, 일반식 (1)로 표시되는 화합물로 형성된 제2 절연층(7)을 얻을 수 있다.
기화로의 구체적인 조건으로서는, 압력 0.1∼1Torr, 온도 50∼200℃가 바람직하다.
분해로의 구체적인 조건으로서, 압력 0.1∼1Torr, 온도 500∼1000℃가 바람직하다.
증착실의 구체적 조건으로서는, 압력 0.01∼0.5Pa, 온도 -50∼50℃, 성막 레이트는 0.01∼1μm/분이 바람직하고, 압력 0.05∼0.2Pa, 온도 10∼30℃, 성막 레이트 0.1∼0.5μm/분인 것이 보다 바람직하다.
이들 조건에 의해, 적절히 제2 절연층(7)을 형성할 수 있다.
이에 의하여, 상술한 수평균 분자량(또는 중량 평균 분자량)인, 일반식 (1) 로 표시되는 화합물로 형성된 제2 절연층(7)을 기판(8) 위에 얻을 수 있다.
그 밖에, 일반식 (1)로 표시되는 화합물을 미리 합성해 두고, 열산화법, CVD법, SOG법, 스핀 코팅법이나 딥 코팅법과 같은 도포법, 잉크젯법이나 스크린법 등의 인쇄법 등에 의해서도 형성시킬 수 있다.
[A2] 소스 전극 및 드레인 전극 형성 공정
다음에, 제2 절연층(7) 위에, 소스 전극(5) 및 드레인 전극(6)을 형성한다.
제2 절연층(7) 위에 스퍼터링법 등의 진공 성막법, 플라스마 CVD, 열 CVD, 레이저 CVD와 같은 화학 증착법(CVD), 진공 증착, 이온 플레이팅 등의 건식 도금법, 전해 도금, 침지 도금, 무전해 도금 등의 습식 도금법, 잉크젯법, 용사법, 졸·겔법, MOD법에 의해 도전막을 형성시키고, 그 후 포토에칭을 행함으로써 소스 전극(5) 및 드레인 전극(6)의 형성을 행할 수 있다.
또한, 소정의 형상의 마스크를 사용하여, 제2 절연층(7) 위에 상기 방법에 의해 소스 전극(5) 및 드레인 전극(6)을 형성시킬 수도 있다.
또한, 금속 미립자 및 그래파이트와 같은 도전성 입자를 포함하는 폴리머 혼합물을 사용하는 경우, 잉크젯과 같은 용액 패터닝을 행함으로써, 간단하고 쉬우면서 저비용으로 전극 형성을 행할 수도 있다.
[A3] 유기 반도체층 형성 공정
다음에, 제2 절연층(7), 소스 전극(5) 및 드레인 전극(6) 위에 유기 반도체층(4)을 형성한다.
그 전에, [A1]에서 설명한 전처리를 실시함으로써, 유기 반도체층(4)의 밀착 성 향상을 도모할 수 있다.
제2 절연층(7), 소스 전극(5) 및 드레인 전극(6) 위에, 소정의 유기 반도체 재료를 진공 증착법, 스핀 코팅법, 캐스트법, 인상법(引上法), 랭뮤어-블로젯법, 스프레이법, 잉크젯법 또는 실크 스크린법 등에 의해 형성시킬 수 있다.
[A4] 제1 절연층 형성 공정
다음에, 유기 반도체층(4) 위에 제1 절연층(3)을 형성한다.
제1 절연층(3)을 무기 재료로 구성하는 경우, 제1 절연층(3)은, 예를 들면 열산화법, CVD법, SOG법에 의해 형성할 수 있다. 또한, 원재료에 폴리실라잔을 사용함으로써, 제1 절연층(3)으로서, 실리카막, 질화규소막을 습식 프로세스로 성막할 수 있게 된다.
제1 절연층(3)을 유기 재료로 구성하는 경우, 제1 절연층(3)은, 유기 재료 또는 그 전구체를 포함하는 용액을, 제1 절연층(3) 위를 덮도록 도포한 후, 필요에 따라 이 도막에 대하여 후처리(예를 들면, 가열, 적외선의 조사, 초음파의 부여 등)를 실시함으로써 형성할 수 있다. 유기 재료 또는 그 전구체를 포함하는 용액을, 제1 절연층(3)에 도포하는 방법으로서는, 스핀 코팅법이나 딥 코팅법과 같은 도포법, 잉크젯법이나 스크린법 등의 인쇄법 등을 이용할 수 있다.
[A5] 게이트 전극 형성 공정
마지막으로, 제1 절연층(3) 위에 게이트 전극(2)을 형성한다.
제1 절연층(3) 위에, 소정의 전극 재료를 사용하여, [A2]에서 설명한 방법과 마찬가지 방법에 의해, 게이트 전극(2)을 형성시킬 수 있다.
이상과 같은 공정을 포함하는 제조 방법에 의해, 본 발명의 회로 기판(1)을 얻을 수 있다.
<제2 실시 형태>
본 발명의 회로 기판(1) 및 그 제조 방법의 제2 실시 형태에 대하여, 상기 제1 실시 형태와의 상위점을 중심으로 설명하고, 동일한 사항은 그 설명을 생략한다.
(1) 회로 기판
도 2는 본 발명의 하나의 실시 형태를 나타낸 도면으로, 회로 기판(1)의 개략적인 종단면도를 나타내고 있다. 또한, 이하의 설명에서는, 도 2 중의 위쪽을 「위」, 아래쪽을 「아래」로 하여 설명한다.
도 2에 나타낸 회로 기판(1)은, 거기에 포함되는 트랜지스터가 제1 실시 형태의 회로 기판(1)에 포함되는 트랜지스터와, 유기 반도체층(4)과, 소스 전극(5) 및 드레인 전극(6)의 형성 순서가 다르고, 그 이외는 제1 실시 형태의 회로 기판(1)과 동일하다. 즉, 본 실시 형태는 톱 게이트·톱 컨택트형 구조의 트랜지스터를 갖고 있다.
(2) 회로 기판의 제조 방법
이와 같은 회로 기판(1)은, 예를 들면 다음과 같이 제조할 수 있다.
도 2에 나타낸 회로 기판(1)의 제조 방법은 기판(8) 위에 제2 절연층(7)을 형성하는 공정 [B1]과, 제2 절연층(7)에 유기 반도체층(4)을 형성하는 공정 [B2]와, 유기 반도체층(4) 위에 소스 전극(5) 및 드레인 전극(6)을 형성하는 공정 [B3] 과, 소스 전극(5), 드레인 전극(6) 및 유기 반도체층(4) 위에 제1 절연층(3)을 형성하는 공정 [B4]와, 제1 절연층(3) 위에 게이트 전극(2)을 형성하는 공정 [B5]를 갖고 있다.
[B1] 제1 절연층 형성 공정
본 공정은 제1 실시 형태 [A1]에서 설명한 방법과 마찬가지이다.
[B2] 유기 반도체층 형성 공정
제2 절연층(7) 위에 유기 반도체층(4)을 형성하는 이외는, 제1 실시 형태 [A3]에서 설명한 방법과 마찬가지이다.
[B3] 소스 전극 및 드레인 전극 형성 공정
유기 반도체층(4) 위에 소스 전극(5) 및 드레인 전극(6)을 형성하는 이외는, 제1 실시 형태 [A2]에서 설명한 방법과 마찬가지이다.
[B4] 제1 절연층 형성 공정
유기 반도체층(4), 소스 전극(5) 및 드레인 전극(6) 위에 제1 절연층(3)을 형성하는 이외는, 제1 실시 형태 [A4]에서 설명한 방법과 마찬가지이다.
[B5] 게이트 전극 형성 공정
본 공정은 제1 실시 형태 [A5]에서 설명한 방법과 마찬가지이다.
이상과 같은 공정을 포함하는 제조 방법에 의해, 본 발명의 회로 기판(1)을 간편하게 얻을 수 있다.
<전기 광학 장치>
다음에, 본 발명의 회로 기판을 구비하는 전기 광학 장치에 관하여 설명한 다.
본 발명의 전기 광학 장치는 상술한 전기 광학 소자를 회로 기판 위에 형성한 것이며, 예를 들면 액정 표시 장치 등의 액정 장치, 유기 EL 표시 장치 등의 유기 EL 장치, 전기 영동 표시 장치 등을 들 수 있다.
이하, 본 발명의 회로 기판을 구비하는 전기 광학 장치 및 그 제조 방법을, 전기 영동 표시 장치를 일례로 도면을 사용하여 설명한다.
(1) 전기 영동 표시 장치
도 3은 전기 영동 표시 장치의 실시 형태를 나타낸 종단면도이고, 도 4는 전기 영동 표시 장치가 구비하는 회로 기판의 일례로서의 액티브 매트릭스 장치의 구성을 나타낸 블록도이다.
또한, 이하에서는 설명의 편의상, 도 3 및 도 4 중의 위쪽을 「위」, 아래쪽을 「아래」로 하여 설명한다.
도 3에 나타낸 전기 영동 표시 장치(20)는 전기 영동 표시 시트(프런트 플레인)(21)와, 액티브 매트릭스 장치(백 플레인)(22)와, 전기 영동 표시 시트(21)와 액티브 매트릭스 장치(22)의 사이의 간극을 기밀적으로 밀봉하는 밀봉부(36)를 갖고 있다.
전기 영동 표시 시트(21)는, 평판 형상의 기부(31)와 기부(31)의 아랫면에 설치된 제2 전극(33)을 구비하는 기판(39)과, 이 기판(39)의 아랫면(한쪽 면) 측에 설치되고, 마이크로캡슐(40)과 바인더재(41)로 구성된 마이크로캡슐 함유층(400)을 갖고 있다.
한편, 액티브 매트릭스 장치(22)는 평판 형상의 기부(30)와 기부(30)의 윗면에 설치된 복수의 제1 전극(32)을 구비하고 있다.
도 4에 나타낸 바와 같이, 액티브 매트릭스 장치(22)는 서로 직교하는 복수의 데이터선(301)과, 복수의 주사선(302)과, 이들 데이터선(301)과 주사선(302)의 각 교점 부근에 설치된 트랜지스터(10)를 갖고 있다.
그리고 트랜지스터(10)가 갖는 게이트부(6)는 주사선(302)에, 소스부(2)는 데이터선(301)에, 드레인부(3)는 후술하는 화소 전극(제1 전극)(32)에 각각 접속되어 있다.
각 캡슐(40) 내에는, 각각 특성이 다른 복수종의 전기 영동 입자, 본 실시 형태에서는, 전하 및 색(색상)이 다른 2종의 전기 영동 입자(34a, 34b), 액상 분산매(35)를 포함하는 전기 영동 분산액(37)이 봉입되어 있다.
이하, 각 부의 구성에 관하여 설명한다.
기부(30) 및 기부(31)는 각각 시트 형상(평판 형상)의 부재로 구성되고, 이들 간에 배치되는 각 부재를 지지 및 보호하는 기능을 갖는다.
각 기부(30, 31)는 각각 가요성을 갖는 것, 경질인 것 어느 것이어도 되지만, 가요성을 갖는 것이 바람직하다. 가요성을 갖는 기부(30, 31)를 사용함으로써, 가요성을 갖는 전기 영동 표시 장치(20), 즉, 예를 들면 전자 페이퍼를 구축하는 데 유용한 전기 영동 표시 장치(20)를 얻을 수 있다.
또한, 각 기부(기재층)(30, 31)를 가요성을 갖는 것으로 하는 경우, 그 구성 재료로서는, 각각, 예를 들면 폴리에틸렌, 폴리프로필렌, 에틸렌-아세트산비닐 공 중합체 등의 폴리올레핀, 변성 폴리올레핀, 폴리아미드(예 : 나일론6, 나일론46, 나일론66, 나일론610, 나일론612, 나일론11, 나일론12, 나일론6-12, 나일론6-66), 열가소성 폴리이미드, 방향족 폴리에스테르 등의 액정 폴리머, 폴리페닐렌옥사이드, 폴리페닐렌술파이드, 폴리카르보네이트, 폴리메틸메타크릴레이트, 폴리에테르, 폴리에테르에테르케톤, 폴리에테르이미드, 폴리아세탈, 스티렌계, 폴리올레핀계, 폴리염화비닐계, 폴리우레탄계, 폴리에스테르계, 폴리아미드계, 폴리부타디엔계, 트랜스 폴리이소프렌계, 불소 고무계, 염소화 폴리에틸렌계 등의 각종 열가소성 엘라스토머 등, 또는 이들을 주로 하는 공중합체, 블렌드체, 폴리머 알로이 등을 들 수 있고, 이들 중 1종 또는 2종 이상을 혼합하여 사용할 수 있다.
이와 같은 기부(30, 31)의 평균 두께는 각각 구성 재료, 용도 등에 따라 적절히 설정되고, 특별히 한정되지 않지만, 가요성을 갖는 것일 경우, 20∼500μm 정도인 것이 바람직하고, 25∼250μm 정도인 것이 보다 바람직하다. 이에 의하여, 전기 영동 표시 장치(20)의 유연성과 강도의 조화를 도모하면서, 전기 영동 표시 장치(20)의 소형화(특히, 박형화)를 도모할 수 있다.
이들 기부(30, 31)의 마이크로캡슐(40) 측의 면, 즉 기부(30)의 윗면 및 기부(31)의 아랫면에 각각 층 형상(막 형상)을 한 제1 전극(32) 및 제2 전극(33)이 설치되어 있다.
제1 전극(32)과 제2 전극(33)의 사이에 전압을 인가하면, 이들 간에 전계가 생기고, 이 전계가 전기 영동 입자(표시 입자)(34a, 34b)에 작용한다.
본 실시 형태에서는 제2 전극(33)이 공통 전극이 되고, 제1 전극(32)이, 매 트릭스 형상(행렬 형상)으로 분할된 개별 전극(스위칭 소자에 접속된 화소 전극)이 되고, 제2 전극(33)과 1개의 제1 전극(32)이 겹치는 부분이 1화소를 구성한다.
또한, 제2 전극(33)도 제1 전극(32)과 마찬가지로 복수로 분할해도 된다.
또한, 제1 전극(32)이 스트라이프 형상으로 분할되고, 제2 전극(33)도 마찬가지로 스트라이프 형상으로 분할되어, 이들이 교차하도록 배치된 형태이어도 된다.
각 전극(32, 33)의 구성 재료로서는, 각각, 실질적으로 도전성을 갖는 것이면 특별히 한정되지 않고, 예를 들면 구리, 알루미늄, 니켈, 코발트, 백금, 금, 은, 몰리브덴, 탄탈 또는 이들을 포함하는 합금 등의 금속 재료, 카본 블랙, 카본 나노튜브, 풀러렌 등의 탄소계 재료, 폴리아세틸렌, 폴리피롤, 폴리티오펜, 폴리아닐린, 폴리(p-페닐렌), 폴리(p-페닐렌비닐렌), 폴리플루오렌, 폴리카르바졸, 폴리실란 또는 이들의 유도체 등의 전자 도전성 고분자 재료, 폴리비닐알코올, 폴리카르보네이트, 폴리에틸렌옥사이드, 폴리비닐부티랄, 폴리비닐카르바졸, 아세트산비닐 등의 매트릭스 수지 중에, NaCl, LiClO4, KCl, H2O, LiCl, LiBr, LiI, LiNO3, LiSCN, LiCF3SO3, NaBr, NaI, NaSCN, NaClO4, NaCF3SO3, KI, KSCN, KClO4, KCF3SO3, NH4I, NH4SCN, NH4ClO4, NH4CF3SO3, MgCl2, MgBr2, MgI2, Mg(NO3)2, Mg(SCN)2, Mg(CF3SO3)2, ZnCl2, ZnI2, ZnSCN2, Zn(ClO4)2, Zn(CF3SO3)2, CuCl2, CuI2, Cu(SCN)2, Cu(ClO4)2, Cu(CF3SO3)2 등의 이온성 물질을 분산시킨 이온 도전성 고분자 재료, 인 듐 주석 산화물(ITO), 불소 도프된 주석 산화물(FTO), 주석 산화물(SnO2), 인듐 산화물(IO) 등의 도전성 산화물 재료와 같은 각종 도전성 재료를 들 수 있고, 이들 중 1종 또는 2종 이상을 조합하여 사용할 수 있다.
이와 같은 전극(32, 33)의 평균 두께는 각각 구성 재료, 용도 등에 따라 적절히 설정되고, 특별히 한정되지 않지만, 0.05∼10μm 정도인 것이 바람직하고, 0.05∼5μm 정도인 것이 보다 바람직하다.
또한, 각 기부(30, 31) 및 각 전극(32, 33) 중, 표시면 측에 배치되는 기부 및 전극은 각각 광 투과성을 갖는 것, 즉 실질적으로 투명(무색 투명, 유색 투명 또는 반투명)하다. 이에 의하여, 후술하는 전기 영동 분산액(37) 중에서의 전기 영동 입자(34a, 34b)의 상태, 즉 전기 영동 표시 장치(20)에 표시된 정보(화상)를 육안으로 용이하게 인식할 수 있다.
전기 영동 표시 시트(21)에서는, 제2 전극(33)의 아랫면에 접촉하여, 마이크로캡슐 함유층(400)이 설치되어 있다.
이 마이크로캡슐 함유층(400)은 전기 영동 분산액(37)을 캡슐 본체(껍질체)(401) 내에 봉입한 복수의 마이크로캡슐(40)이 바인더재(41)로 고정(유지)되어 구성되어 있다.
마이크로캡슐(40)은, 액티브 매트릭스 장치(22)와 기판(39)의 사이에, 종횡으로 병렬되도록 단층으로 배열 설치되어 있다.
본 실시 형태에서는, 제1 전극(32)과 제2 전극(33) 사이에 삽입됨으로써, 마 이크로캡슐(40)은 상하 방향으로 압축되어, 수평 방향으로 넓어져 편평 형상으로 되어 있다. 바꾸어 말하면, 마이크로캡슐(40)은 평면에서 볼 때 돌담 구조를 형성하고 있다.
이와 같은 구성에 의해, 전기 영동 표시 장치(20)에서는, 유효 표시 영역이 증대하고, 콘트라스트가 양호해진다. 또한, 전기 영동 입자(34a, 34b)의 상하 방향으로의 이동 거리를 단축시킬 수 있으므로, 전기 영동 입자(34a, 34b)를 단시간에 소정의 전극 근방으로 이동·집합시킬 수 있어, 응답 속도의 향상을 도모할 수도 있다.
캡슐 본체(껍질체)(401)의 구성 재료로서는, 예를 들면 젤라틴, 아라비아 고무와 젤라틴의 복합 재료, 우레탄계 수지, 멜라민계 수지, 요소 수지, 폴리아미드, 폴리에테르와 같은 각종 수지 재료를 들 수 있고, 이들 중 1종 또는 2종 이상을 조합하여 사용할 수 있다.
이와 같은 마이크로캡슐(40)은 그 크기가 거의 균일한 것이 바람직하다. 이에 의하여, 전기 영동 표시 장치(20)에서는, 표시 얼룩의 발생이 방지 또는 저감되어, 보다 뛰어난 표시 성능을 발휘할 수 있다.
캡슐 본체(401) 내에 봉입된 전기 영동 분산액(37)은 적어도 1종의 전기 영동 입자(34a, 34b)(본 실시 형태에서는 34a는 착색 입자, 34b은 백색 입자)를 액상 분산매(35)에 분산(현탁)시켜 이루어지는 것이다.
전기 영동 입자(34a, 34b)는 하전(荷電)을 가져, 전계가 작용함으로써, 액상 분산매(35) 중을 전기 영동할 수 있는 입자(대전 입자)라면, 어떠한 것도 사용할 수 있어, 특별히 한정되지는 않지만, 안료 입자, 수지 입자 또는 이들의 복합 입자 중 적어도 1종이 적합하게 사용된다. 이들 입자는 제조가 용이함과 동시에, 하전의 제어를 비교적 용이하게 할 수 있다는 이점을 갖고 있다.
안료 입자를 구성하는 안료로서는, 예를 들면 아닐린 블랙, 카본 블랙, 티탄 블랙 등의 흑색 안료, 산화티탄, 산화안티몬, 황산바륨, 황화아연, 아연화, 산화규소, 산화알루미늄 등의 백색 안료, 모노아조, 디스아조, 폴리아조 등의 아조계 안료, 이소인돌리논, 황연, 황색 산화철, 카드뮴 옐로, 티탄 옐로, 안티몬 등의 황색 안료, 모노아조, 디스아조, 폴리아조 등의 아조계 안료, 퀴나크리돈 레드, 크롬 버밀리언(vermilion) 등의 적색 안료, 프탈로시아닌 블루, 인단스렌 블루, 감청, 군청, 코발트 블루 등의 청색 안료, 프탈로시아닌 그린 등의 녹색 안료 등을 들 수 있고, 이들 중 1종 또는 2종 이상을 조합하여 사용할 수 있다.
또한, 수지 입자를 구성하는 수지 재료로서는, 예를 들면 아크릴계 수지, 우레탄계 수지, 요소계 수지, 에폭시계 수지, 폴리스티렌, 폴리에스테르 등을 들 수 있고, 이들 중 1종 또는 2종 이상을 조합하여 사용할 수 있다.
또한, 복합 입자로서는, 예를 들면 안료 입자의 표면을 수지 재료나 다른 안료로 피복한 것, 수지 입자의 표면을 안료로 피복한 것, 안료와 수지 재료를 적당한 조성비로 혼합한 혼합물로 구성되는 입자 등을 들 수 있다.
전기 영동 입자(34a, 34b)의 평균 입경은 0.1∼10μm 정도인 것이 바람직하고, 0.1∼7.5μm 정도인 것이 보다 바람직하다. 전기 영동 입자(34a, 34b)의 평균 입경을 상기 범위로 함으로써, 전기 영동 입자(34a, 34b)끼리의 응집이나, 액상 분 산매(35) 중에서의 침강을 확실히 방지할 수 있고, 그 결과 전기 영동 표시 장치(20)의 표시 품질의 열화를 적합하게 방지할 수 있다.
한편, 액상 분산매(35)로서는, 캡슐 본체(401)에 대한 용해성이 낮고, 또한 비교적 높은 절연성을 갖는 것이 적합하게 사용된다. 또한, 이와 같은 유기 분산매(35)는 극성이 낮거나, 실질적으로 극성을 갖지 않는, 비극성의 유기 재료(비프로톤성 분산매)로 구성되어 있다.
이러한 액상 분산매(35)로서는, 예를 들면 아세트산메틸, 아세트산에틸, 아세트산부틸, 포름산에틸 등의 에스테르류, 아세톤, 메틸에틸케톤, 디에틸케톤, 메틸이소부틸케톤, 메틸이소프로필케톤, 시클로헥산논 등의 케톤류, 펜탄, 헥산, 옥탄 등의 지방족 탄화수소류(유동 파라핀), 시클로헥산, 메틸시클로헥산 등의 지환식 탄화수소류, 벤젠, 톨루엔, 크실렌, 헥실벤젠, 헵틸벤젠, 옥틸벤젠, 노닐벤젠, 데실벤젠, 운데실벤젠, 도데실벤젠, 트리데실벤젠, 테트라데실벤젠과 같은 장쇄 알킬기를 갖는 벤젠류 등의 방향족 탄화수소류, 염화메틸렌, 클로로포름, 사염화탄소, 1,2-디클로로에탄 등의 할로겐화 탄화수소류, 피리딘, 피라진, 푸란, 피롤, 티오펜, 메틸피롤리돈 등의 방향족 복소환류, 아세토니트릴, 프로피오니트릴, 아크릴로니트릴 등의 니트릴류, N,N-디메틸포름아미드, N,N-디메틸아세트아미드 등의 아미드류, 카르복시산염 또는 그 밖의 각종 유류(油類) 등을 들 수 있고, 이들을 단독 또는 혼합물로서 사용할 수 있다.
이러한 전기 영동 입자(34a, 34b)의 액상 분산매(35)에의 분산은, 예를 들면 페인트 셰이커법, 볼밀법, 미디어 밀법, 초음파 분산법, 교반 분산법 등 중 1종 또 는 2종 이상을 조합하여 행할 수 있다.
또한, 전기 영동 입자(34a, 34b)의 비중은 액상 분산매(35)의 비중과 거의 같아지도록 설정되어 있는 것이 바람직하다. 이에 의하여, 전기 영동 입자(34a, 34b)는 전극(32, 33) 사이에 전압의 인가를 정지한 후에도, 액상 분산액(35) 중에서 일정한 위치에 장시간 체류할 수 있다. 즉, 전기 영동 표시 장치(20)에 표시된 정보가 장시간 유지된다.
바인더재(41)는, 예를 들면 액티브 매트릭스 장치(22)와 기판(39)을 접합하려는 목적, 액티브 매트릭스 장치(22) 및 기판(39)과 마이크로캡슐(40)을 고정하려는 목적, 전극(32, 33) 사이의 절연성을 확보하려는 목적 등에 의해 공급된다. 이에 의하여, 전기 영동 표시 장치(20)의 내구성 및 신뢰성을 보다 향상시킬 수 있다.
이 바인더재(41)에는, 각 전극(32, 33) 및 캡슐 본체(401)(마이크로캡슐(40))와의 친화성(밀착성)이 뛰어나고, 또한 절연성이 뛰어난 수지 재료가 적합하게 사용된다.
이와 같은 바인더재(41)로서는, 예를 들면 폴리에틸렌, 염소화 폴리에틸렌, 에틸렌-아세트산비닐 공중합체, 에틸렌-아크릴산에틸 공중합체, 폴리프로필렌, AS 수지, ABS 수지, 메타크릴산메틸 수지, 염화비닐 수지, 염화비닐-아세트산비닐 공중합체, 염화비닐-염화비닐리덴 공중합체, 염화비닐아크릴산 에스테르 공중합체, 염화비닐-메타크릴산 공중합체, 염화비닐-아크릴로니트릴 공중합체, 에틸렌-비닐 알코올-염화비닐 공중합체, 프로필렌-염화비닐 공중합체, 염화비닐리덴 수지, 아세 트산비닐 수지, 폴리비닐알코올, 폴리비닐포르말, 셀룰로오스계 수지 등의 열가소성 수지, 폴리아미드계 수지, 폴리아세탈, 폴리카르보네이트, 폴리에틸렌테레프탈레이트, 폴리부틸렌테레프탈레이트, 폴리페닐렌옥사이드, 폴리술폰, 폴리아미드이미드, 폴리아미노비스말레이미드, 폴리에테르술폰, 폴리페닐렌술폰 폴리아릴레이트, 그래프트화 폴리페닐렌에테르, 폴리에테르에테르케톤, 폴리에테르이미드 등의 고분자, 폴리4불화에틸렌, 폴리불화에틸렌프로필렌, 4불화에틸렌-퍼플루오로알콕시에틸렌 공중합체, 에틸렌-4불화에틸렌 공중합체, 폴리불화비닐리덴, 폴리3불화염화에틸렌, 불소 고무 등의 불소계 수지, 실리콘 수지, 실리콘 고무 등의 실리콘계 수지, 폴리우레탄 등의 우레탄계 수지, 그 밖에 메타크릴산-스티렌 공중합체, 폴리부틸렌, 메타크릴산메틸-부타디엔-스티렌 공중합체 등의 각종 수지 재료를 들 수 있고, 이들 중 1종 또는 2종 이상을 조합하여 사용할 수 있다.
기부(30)와 기부(31)의 사이에, 그들 가장자리를 따라 밀봉부(36)가 설치되어 있다. 이 밀봉부(36)에 의해, 각 전극(32, 33) 및 마이크로캡슐 함유층(400)이 기밀적으로 밀봉되어 있다. 이에 의하여, 전기 영동 표시 장치(20) 내로의 수분의 침입을 방지하여, 전기 영동 표시 장치(20)의 표시 성능의 열화를 보다 확실히 방지할 수 있다.
밀봉부(36)의 구성 재료로서는, 예를 들면 아크릴계 수지, 우레탄계 수지, 올레핀계 수지와 같은 열가소성 수지, 에폭시계 수지, 멜라민계 수지, 페놀계 수지와 같은 열경화성 수지 등의 각종 수지 재료 등을 들 수 있고, 이들 중 1종 또는 2종 이상을 조합하여 사용할 수 있다.
또한, 밀봉부(36)는 필요에 따라 설치하면 되고, 생략할 수도 있다.
이와 같은 전기 영동 표시 장치(20)에서는, 1개 또는 복수 개의 주사선(302)에 선택 신호(선택 전압)를 공급하면, 이 선택 신호(선택 전압)가 공급된 주사선(302)에 접속되어 있는 트랜지스터(10)가 ON이 된다.
이에 의하여, 이러한 트랜지스터(10)에 접속되어 있는 데이터선(301)과 화소 전극(32)과는 실질적으로 도통한다. 이때, 데이터선(301)에 원하는 데이터(전압)를 공급한 상태이면, 이 데이터(전압)는 화소 전극(32)에 공급된다.
이에 의하여, 화소 전극(32)과 제2 전극(33)의 사이에 전계가 생기고, 이 전계의 방향, 세기, 전기 영동 입자(34a, 34b)의 특성 등에 따라, 전기 영동 입자(34a, 34b)는 어느 전극인가를 향해 전기 영동한다.
한편, 이 상태에서, 주사선(302)에의 선택 신호(선택 전압)의 공급을 정지하면, 트랜지스터(10)는 OFF가 되고, 이러한 트랜지스터(10)에 접속되어 있는 데이터선(301)과 화소 전극(32)과는 비도통 상태가 된다.
따라서 주사선(302)에의 선택 신호의 공급 및 정지, 또는 데이터선(301)에의 데이터의 공급 및 정지를 적당히 조합하여 행함으로써, 전기 영동 표시 장치(20)의 전기 영동 표시 시트(21) 측(제2 전극(33) 측)에 원하는 화상(정보)을 표시할 수 있다.
특히, 본 실시 형태의 전기 영동 표시 장치(20)에서는, 전기 영동 입자(34a, 34b)의 색을 다르게 함으로써, 다(多)계조의 화상을 표시할 수 있게 되어 있다.
또한, 본 실시 형태의 전기 영동 표시 장치(20)는 액티브 매트릭스 장치(22) 를 가짐으로써, 특정한 주사선(302)에 접속된 트랜지스터(10)를 선택적으로 ON/OFF할 수 있으므로, 크로스토크 문제가 생기기 어렵고, 또한 회로 동작의 고속화가 가능하므로, 고품질의 화상(정보)을 얻을 수 있다.
또한, 본 실시 형태의 전기 영동 표시 장치(20)는 낮은 구동 전압에서 작동하기 때문에, 전력 절약화가 가능하다.
이와 같은 전기 광학 장치의 제조 방법은 본 발명의 회로 기판을 제조하는 방법을 포함하고 있으면, 특별히 한정되지 않고, 공지의 어느 방법도 이용할 수 있다. 예를 들면 이하의 방법으로 제조할 수 있다.
(2) 전기 영동 표시 장치의 제조 방법
도 5는 도 3에 나타낸 전기 영동 표시 장치의 제조 방법을 설명하기 위한 모식도이다. 또한, 이하의 설명에서는, 도 5 중의 위쪽을 「위」, 아래쪽을 「아래」로 한다.
[C1] 마이크로캡슐의 제작 공정
우선, 전기 영동 분산액(37)이 봉입된 마이크로캡슐(40)을 제작한다.
마이크로캡슐(40)의 제작 방법(캡슐 본체(401)에의 전기 영동 분산액(37)의 봉입 방법)으로서는, 특별히 한정되지 않지만, 예를 들면 계면 중합법, In-situ 중합법, 상분리법, 계면 침강법, 스프레이 드라이법 등의 각종 마이크로캡슐화 방법을 이용할 수 있다.
또한, 균일한 크기의 마이크로캡슐(40)은, 예를 들면 체로 걸러서 선별하는 방법, 여과법, 비중차 분급법 등을 이용함으로써 얻을 수 있다.
마이크로캡슐(40)의 평균 입경은 20∼200μm 정도인 것이 바람직하고, 30∼100μm 정도인 것이 보다 바람직하다. 마이크로캡슐(40)의 평균 입경을 상기 범위 로 함으로써, 제조되는 전기 영동 표시 장치(20)에서 전기 영동 입자(34a, 34b)의 전기 영동을 보다 확실히 제어할 수 있게 된다.
[C2] 마이크로캡슐 분산액의 제조 공정
다음에, 상술한 바와 같이 제작된 마이크로캡슐(40)과, 바인더재(41)와, 분산매를 포함하는 마이크로캡슐 분산액을 제조한다.
분산매로서는 친수성이 높은(즉, 소수성이 낮은) 용매(수계 용매)가 바람직하다. 수계 용매로서는, 구체적으로는 증류수, 순수 등의 물, 메탄올, 에탄올, 이소프로판올, 부탄올 등의 저급 알코올류 등을 들 수 있고, 이들 중에서는, 특히 물이 바람직하다. 저급 알코올류에는, 메톡시기 등의 소수성이 낮은 치환기가 도입되어 있어도 된다. 이와 같은 수계 용매를 사용함으로써, 마이크로캡슐(40)로의 용매의 침투가 억제되어, 용매의 침투에 의한 마이크로캡슐(40)의 팽윤, 용해가 보다 확실히 방지된다.
마이크로캡슐(40)을 제외한 마이크로캡슐 분산액 중의 바인더재(41)의 농도(함유량)는 50wt% 이하인 것이 바람직하고, 0.05∼25wt% 정도인 것이 보다 바람직하다.
상기 바인더재(41)의 농도를 상기와 같이 설정함으로써, 마이크로캡슐 분산액의 점도를 적합한 값으로 할 수 있어, 후술하는 마이크로캡슐(40)의 간극을 메우도록 마이크로캡슐 분산액을 공급하는 공정에서, 마이크로캡슐(40)을 용이하게 또 확실히 이동시킬 수 있다.
또한, 마이크로캡슐 분산액의 점도는 1∼1000cP(25℃) 정도인 것이 바람직하고, 2∼700cP(25℃) 정도인 것이 보다 바람직하다.
또한, 마이크로캡슐 분산액 중에서의 마이크로캡슐(40)의 함유량은 10∼80wt% 정도인 것이 바람직하고, 30∼60wt% 정도인 것이 보다 바람직하다.
마이크로캡슐(40)의 함유량을 상기 범위로 설정하면, 마이크로캡슐(40)이 두께 방향으로 겹치지 않도록(단층으로), 마이크로캡슐 함유층(400)에서 이동(재배치)시켜, 배열 설치하는 데 매우 유리하다.
[C3] 마이크로캡슐 함유층의 형성 공정
다음에, 도 5(a)에 나타낸 바와 같은 기판(39)을 준비한다.
그리고 도 5(b)에 나타낸 바와 같이, 기판(39) 위에 마이크로캡슐 분산액을 공급한다.
마이크로캡슐 분산액을 공급하는 방법으로서는, 예를 들면 스핀 코팅법, 딥 코팅법, 스프레이 코팅법 등의 각종 도포법을 이용할 수 있다.
다음에, 필요에 따라, 기판(39)의 각 부에서, 마이크로캡슐 분산액의 두께 (양)가 균일해지도록, 바람직하게는 마이크로캡슐(40)이 두께 방향으로 겹치지 않도록 1개씩(단층으로) 배치되도록 고르게 한다.
이것은, 예를 들면 도 5(c)에 나타낸 바와 같이, 스퀴지(평판 형상의 지그)(100)를 기판(39) 위로 통과시켜, 마이크로캡슐(40)을 쓸어버림으로써 행할 수 있다.
이에 의하여, 마이크로캡슐 함유층(400)이 형성되어, 도 5(d)에 나타낸 바와 같은 전기 영동 표시 시트(21)가 얻어진다.
[C4] 액티브 매트릭스 장치(22)의 접합 공정
다음에, 도 5(e)에 나타낸 바와 같이, 마이크로캡슐 함유층(400) 위에, 상기본 발명의 회로 기판(1)의 제조 방법으로 제조한 회로 기판(1)인 액티브 매트릭스 장치(22)를, 제1 전극(32)이 마이크로캡슐 함유층(400)에 접촉하도록 겹친다.
이에 의하여, 마이크로캡슐 함유층(400)을 거쳐, 전기 영동 표시 시트(21)와 액티브 매트릭스 장치(22)가 접합된다.
[5] 밀봉 공정
다음에, 도 5(f)에 나타낸 바와 같이, 전기 영동 표시 시트(21) 및 액티브 매트릭스 장치(22)의 가장자리를 따라, 밀봉부(36)를 형성한다.
이것은 전기 영동 표시 시트(21)(기부(31))와 액티브 매트릭스 장치(22)(기부(30))의 사이에, 이들의 가장자리를 따라 밀봉부(36)를 형성하기 위한 재료를, 예를 들면 디스펜서 등에 의해 공급하여, 고화 또는 경화시킴으로써 형성할 수 있다.
이상의 공정을 거쳐, 전기 영동 표시 장치(20)가 얻어진다.
<전자 기기>
다음에, 본 발명의 회로 기판을 구비하는 전자 기기에 관하여 설명한다.
본 발명의 전자 기기는, 예를 들면 퍼스널 컴퓨터(모바일형 퍼스널 컴퓨터), 휴대 전화기, 디지털 스틸 카메라 외에, 텔레비전이나, 비디오 카메라, 뷰파인더 형, 모니터 직시형의 비디오 테이프 레코더, 랩탑형 퍼스널 컴퓨터, 카 내비게이션 장치, 소형 무선 호출기, 전자 수첩(통신 기능 있는 것도 포함), 전자 사전, 전자계산기, 전자 게임 기기, 워드프로세서, 워크스테이션, 텔레비전 전화, 방범용 텔레비전 모니터, 전자 쌍안경, POS 단말, 터치 패널을 구비한 기기(예를 들면, 금융 기관의 현금 자동 지급기, 자동 매표기), 의료 기기(예를 들면, 전자 체온계, 혈압계, 혈당계, 심전 표시 장치, 초음파 진단 장치, 내시경용 표시 장치), 어군 탐지기, 각종 측정 기기, 계기류(예를 들면, 차량, 항공기, 선박의 계기류), 비행 시뮬레이터, 그 밖의 각종 모니터류, 프로젝터 등의 투사형 표시 장치 등을 들 수 있다.
(1) 전자 페이퍼
도 6은 본 발명의 전자 기기인 전자 페이퍼를 나타낸 사시도이다.
이 도면에 나타낸 전자 페이퍼(600)는 종이와 같은 질감 및 유연성을 갖는 리라이터블 시트로 구성되는 본체(601)와, 표시 유닛(602)을 구비하고 있다.
이와 같은 전자 페이퍼(600)에서는, 표시 유닛(602)이 상술한 바와 같은 전기 영동 표시 장치(20)로 구성되어 있다.
이와 같은 전자 페이퍼의 제조 방법은 본 발명의 회로 기판을 제조하는 방법을 포함하거나, 또는 본 발명의 회로 기판을 제조하는 방법을 포함하는 전기 광학 장치의 제조 방법을 포함하고 있으면, 특별히 한정되지 않고, 공지의 어느 방법도 이용할 수 있다.
(2) 디스플레이
도 7은 본 발명의 전자 기기인 디스플레이를 나타낸 도면이고, (a)는 단면도, (b)는 평면도이다.
이 도면에 나타낸 디스플레이(800)는 본체부(801)와, 이 본체부(801)에 대하여 착탈할 수 있게 설치된 전자 페이퍼(600)를 구비하고 있다. 또한, 이 전자 페이퍼(600)는 상술한 바와 같은 구성, 즉 도 6에 나타낸 구성과 동일한 것이다.
본체부(801)는 그 측부(도면 중, 오른쪽)에 전자 페이퍼(600)를 삽입 가능한 삽입구(805)가 형성되고, 또한 내부에 2조의 반송 롤러쌍(802a, 802b)이 설치되어 있다. 전자 페이퍼(600)를, 삽입구(805)를 거쳐 본체부(801) 내에 삽입하면, 전자 페이퍼(600)는 반송 롤러쌍(802a, 802b)에 의해 사이에 삽입된 상태로 본체부(801)에 설치된다.
또한, 본체부(801)의 표시면 측(아래 도면 (b) 중, 지면 앞쪽)에는, 직사각형 모양의 구멍부(803)가 형성되고, 이 구멍부(803)에는 투명 유리판(804)이 끼워 넣어져 있다. 이에 의하여, 본체부(801)의 외부로부터, 본체부(801)에 설치된 상태의 전자 페이퍼(600)를 시인할 수 있다. 즉, 이 디스플레이(800)에서는, 본체부(801)에 설치된 상태의 전자 페이퍼(600)를 투명 유리판(804)에서 시인하게 함으로써 표시면을 구성하고 있다.
또한, 전자 페이퍼(600)의 삽입 방향 선단부(도면 중, 왼쪽)에는 단자부(806)가 설치되어 있고, 본체부(801)의 내부에는 전자 페이퍼(600)를 본체부(801)에 설치한 상태로 단자부(806)가 접속되는 소켓(807)이 설치되어 있다. 이 소켓(807)에는 컨트롤러(808)와 조작부(809)가 전기적으로 접속되어 있다.
이와 같은 디스플레이(800)에서는, 전자 페이퍼(600)는 본체부(801)에 착탈할 수 있게 설치되어 있어, 본체부(801)에서 떼어낸 상태로 휴대하여 사용할 수도 있다.
또한, 이와 같은 디스플레이(800)에서는, 전자 페이퍼(600)가 상술한 바와 같은 전기 영동 표시 장치(20)로 구성되어 있다.
액티브 매트릭스 장치에 본 발명의 회로 기판(1)을 사용한, 이와 같은 디스플레이(800)는 디스플레이의 개구율 향상으로 이어져 바람직하다.
이와 같은 디스플레이(800)의 제조 방법은, 본 발명의 회로 기판을 제조하는 방법을 포함하거나, 또는 본 발명의 회로 기판을 제조하는 방법을 포함하는 전기 광학 장치의 제조 방법을 포함하고 있으면, 특별히 한정되지 않고, 공지의 어느 방법도 이용할 수 있다.
이상, 본 발명의 회로 기판, 회로 기판의 제조 방법, 이러한 장치를 구비하는 전기 광학 장치 및 전자 기기에 관하여 설명했지만, 본 발명은 이들에 한정되는 것은 아니다.
또한, 본 발명의 회로 기판에서는, 각 층 사이에 임의의 목적의 층이 설치되어 있어도 되고, 각 층 모두 소정의 조건을 만족하는 한, 어느 층과 접하고 있어도 된다.
또한, 본 발명의 회로 기판의 제조 방법에서는, 본 발명의 효과를 나타내는 한, 그 밖에 어떠한 공정을 포함하고 있어도 된다.
[실시예]
1. 박막 트랜지스터의 제조
(실시예 1)
<1> 제2 절연층 형성 공정
폴리에틸렌나프탈레이트 기판(테이진 듀퐁 필름사제; 테오넥스 Q65(등록상표))을 이소프로필알코올 용매로 10분간 초음파 세정하여, 표면의 탈지 처리를 행했다.
다음에, 폴리-p-크실렌 막 형성 장치에 기판을 도입하고, 성막을 행했다. 즉, 감압하(0.7Torr), 180℃의 온도로 설정한 기화로에, 클로로-p-크실렌 다이머를 도입하고, 가열 증발시켰다. 다음에, 증발한 그들 화합물을 0.5Torr, 650℃로 가열한 분해로에 통과시켜 열분해시켜, 라디칼 모노머를 발생시켰다. 그 후, 0.05Torr로 감압하고, 실온(25℃)으로 설정한 증착실에, 발생한 라디칼 모노머를 도입하고, 증착실에 설치한 기판 위에 0.1μm/분의 성막 레이트로 증착시켜, 막두께 500nm의 폴리-(클로로)-p-크실렌으로 이루어지는 제2 절연층을 형성했다.
<2> 소스 전극 및 드레인 전극 형성 공정
이 제2 절연층 위에, 밀착층으로서 Cr을 10nm 진공 증착하고, 이어서 Au를 1000nm 진공 증착했다. 이 Au/Cr막을 포토레지스트(도쿄 오카 고교사제, 「TSMR8900」)를 사용하여, Au와 Cr의 포토에칭을 행함으로써, 채널 길이 50μm, 채널폭 200μm의 소스 전극 및 드레인 전극의 형상이 되도록 패터닝한 후, 레지스트를 박리했다.
<3> 유기 반도체층 형성 공정
RF 파워 200W, 산소 유량 100sccm으로 설정한 플라스마 처리 장치를 사용하여, 5분간 산소 플라스마 처리를 실시하여, <2>에서 얻은 기판의 세정을 행했다. 그 후, 그 기판에, 폴리-9,9-디옥틸플루오렌-코-디티오펜(F8T2)의 1wt% 톨루엔 용액을 스핀 코팅법(2400rpm)에 의해 도포했다. 60℃에서 10분간 건조하여, 막두께 40nm의 유기 반도체층을 형성했다.
<4> 제1 절연층 형성 공정
유기 반도체층 위에, 폴리메틸메타크릴레이트(PMMA)의 10wt% 아세트산부틸 용액을 스핀 코팅법(2400rpm)에 의해 도포한 후, 60℃에서 10분 건조했다. 이에 의하여, 막두께 1000nm의 PMMA의 게이트 절연층을 형성했다.
<5> 게이트 전극 형성 공정
제1 절연층 위의, 소스 전극과 드레인 전극 사이의 영역(채널 영역)에, 직경 10nm의 금 미립자가 톨루엔 중에 분산된 금 미립자 분산액(신쿠 야킨사제, 상품명 「퍼펙트 골드」)을 잉크젯법에 의해 도포한 후, 80℃에서 10분간 건조하여, 막두께 1000nm의 게이트 전극을 형성했다.
이상의 공정에 의해, 제2 절연층이 폴리-(클로로)-p-크실렌으로 형성된 톱 게이트·보텀 컨택트형의 박막 트랜지스터를 갖는 회로 기판을 얻었다.
(실시예 2)
실시예 1의 클로로-p-크실렌 다이머를 디클로로-p-크실렌 다이머로 바꾼 이외는, 실시예 1과 마찬가지로 행하여, 제2 절연층이 폴리-(디클로로)-p-크실렌으로 형성된 톱 게이트·보텀 컨택트형의 박막 트랜지스터를 갖는 회로 기판을 얻었다.
(비교예 1)
실시예 1의 <1>에서, 클로로-p-크실렌 다이머를 p-크실렌 다이머로 바꾼 이외는, 실시예 1과 마찬가지로 행하여, 폴리-p-크실렌으로 이루어지는 제2 절연층을 갖는 톱 게이트·보텀 컨택트형의 박막 트랜지스터를 갖는 회로 기판을 얻었다.
(비교예 2)
실시예 1의 <1>에서, 제2 절연층을 형성하지 않는 이외는, 실시예 1과 마찬가지로 행하여, 톱 게이트·보텀 컨택트형의 박막 트랜지스터를 갖는 회로 기판을 얻었다.
2. 평가
상기 실시예에서 얻어진 박막 트랜지스터를 갖는 회로 기판의 트랜스퍼 특성을 반도체 파라미터 애널라이저(아질런트 테크놀로지사제 : 4156C)를 사용하여 측정했다. 측정 조건은 드레인 전압을 -40V 인가하고, 게이트 전압을 +10V로부터 -40V까지 스위핑했을 경우의 드레인 전류를 측정했다. 그 결과를 표 1 및 도 8에 나타낸다. 또한, 표 1 중의 각 항목은 이하에 나타낸 방법으로 구했다.
(1) 오프 전류
얻어진 게이트 전압과 드레인 전류의 관계도(도 8)로부터, 게이트 전압이 0일 때의 전류를 구했다.
(2) 온오프비
게이트 전압이 0V일 때와, 게이트 전압이 -40V일 때의 드레인 전류의 비로부터 구했다.
(3) 이동도
드레인 전류의 1/2승을 세로축, 게이트 전압을 가로축으로 한 그래프의 직선의 절편으로부터 문턱값 전압을 구하고, 또 직선의 기울기로부터, 포화 영역에서의 트랜지스터의 이동도를 산출했다.
<표 1>
Figure 112007020088177-PAT00005
표 1 및 도 8에 나타낸 대로, 어느 실시예에서도 비교예와 비교하여, 오프 전류, 온오프비, 이동도 및 문턱값 전압의 어느 것도 결과가 양호하며, 고성능이며 신뢰성이 높은 트랜지스터를 갖는 회로 기판을 얻을 수 있었다. 특히, 실시예 1, 2에서는 그 효과가 현저했다.
본 발명은 절연층과 반도체층과의 전기 저항의 관계 등을 고려할 필요 없이, 반도체층 중의 이동도를 향상시킬 수 있다.

Claims (13)

  1. 기판의 한쪽 면 측에 설치된, 소스 전극, 드레인 전극 및 게이트 전극과,
    그 게이트 전극에 대하여 그 소스 전극 및 드레인 전극을 절연하는 제1 절연층과,
    그 제1 절연층에 접하여 설치된 유기 반도체층과,
    그 유기 반도체층에 접하여 설치된 제2 절연층을 갖고,
    상기 제2 절연층이 하기 일반식 (1)
    Figure 112007020088177-PAT00006
    (식 중, R1 및 R2는 각각 독립적으로 치환기를 갖고 있어도 되는 알킬렌기를 나타내고, X1, X2, X3 및 X4는 수소 또는 전자 흡인성기를 나타내고, n은 100∼100000을 나타낸다. 단, X1, X2, X3 및 X4가 전부 수소인 경우는 제외함)로 표시되는 화합물을 포함하는 것을 특징으로 하는 회로 기판.
  2. 제1항에 있어서,
    상기 알킬렌기는 탄소수 1∼10의 알킬렌기인 회로 기판.
  3. 제1항 또는 제2항에 있어서,
    X1, X2, X3 및 X4는 어느 것인가 2개가 상기 전자 흡인성기인 회로 기판.
  4. 제1항에 있어서,
    상기 전자 흡인성기는 할로겐 원자, 카르복시기, 시아노기, 니트로기, 페닐기, 수산기, 술폰기 또는 티올기에서 선택되는 1종 또는 2종 이상의 기인 회로 기판.
  5. 제4항에 있어서,
    상기 할로겐 원자는 불소 원자, 염소 원자, 브롬 원자 또는 요오드 원자인 회로 기판.
  6. 제1항에 있어서,
    상기 일반식 (1)의 화합물은 그 중량 평균 분자량이 1만∼100만인 회로 기판.
  7. 제1항에 있어서,
    상기 일반식 (1)의 화합물은 폴리-(디클로로)-p-크실렌인 회로 기판.
  8. 제1항에 있어서,
    상기 제2 절연층은 상기 기판과 접하여 설치되어 있는 회로 기판.
  9. 제1항에 있어서,
    상기 유기 반도체층은 p형의 반도체 특성을 갖는 회로 기판.
  10. 제1항에 있어서,
    상기 기판 위에 상기 제2 절연층이 형성되고, 상기 제2 절연층 위에 상기 소스 전극 및 상기 드레인 전극이 형성되고, 상기 소스 전극 및 상기 드레인 전극 위에 상기 유기 반도체층이 형성되고, 상기 유기 반도체층 위에 상기 제1 절연층이 형성되고, 상기 제1 절연층 위에 상기 게이트 전극이 형성되는 회로 기판.
  11. 제1항에 있어서,
    상기 기판 위에 상기 제2 절연층이 형성되고, 상기 제2 절연층 위에 상기 유기 반도체층이 형성되고, 상기 유기 반도체층 위에 상기 소스 전극 및 상기 드레인 전극이 형성되고, 상기 소스 전극 및 상기 드레인 전극 위에 상기 제1 절연층이 형성되고, 상기 제1 절연층 위에 상기 게이트 전극이 형성되는 회로 기판.
  12. 제1항에 기재된 회로 기판을 구비하는 것을 특징으로 하는 전기 광학 장치.
  13. 제12항에 기재된 전기 광학 장치를 구비하는 것을 특징으로 하는 전자 기기.
KR1020070024307A 2006-03-15 2007-03-13 회로 기판, 전기 광학 장치 및 전자 기기 KR20070093841A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006071727A JP4887848B2 (ja) 2006-03-15 2006-03-15 回路基板、電気光学装置および電子機器
JPJP-P-2006-00071727 2006-03-15

Publications (1)

Publication Number Publication Date
KR20070093841A true KR20070093841A (ko) 2007-09-19

Family

ID=38516594

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070024307A KR20070093841A (ko) 2006-03-15 2007-03-13 회로 기판, 전기 광학 장치 및 전자 기기

Country Status (4)

Country Link
US (1) US7939819B2 (ko)
JP (1) JP4887848B2 (ko)
KR (1) KR20070093841A (ko)
CN (1) CN101038952B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100814600B1 (ko) * 2006-05-04 2008-03-17 주식회사 엘지화학 유기 박막 트랜지스터의 게이트 절연막 형성용 조성물 및이를 이용한 유기 박막 트랜지스터
KR20220057391A (ko) 2020-10-29 2022-05-09 주식회사 메디트 이미지 처리 방법 및 이를 사용한 장치

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7253125B1 (en) 2004-04-16 2007-08-07 Novellus Systems, Inc. Method to improve mechanical strength of low-k dielectric film using modulated UV exposure
US9659769B1 (en) 2004-10-22 2017-05-23 Novellus Systems, Inc. Tensile dielectric films using UV curing
US8454750B1 (en) 2005-04-26 2013-06-04 Novellus Systems, Inc. Multi-station sequential curing of dielectric films
US8889233B1 (en) 2005-04-26 2014-11-18 Novellus Systems, Inc. Method for reducing stress in porous dielectric films
US8980769B1 (en) 2005-04-26 2015-03-17 Novellus Systems, Inc. Multi-station sequential curing of dielectric films
US10037905B2 (en) 2009-11-12 2018-07-31 Novellus Systems, Inc. UV and reducing treatment for K recovery and surface clean in semiconductor processing
US8465991B2 (en) 2006-10-30 2013-06-18 Novellus Systems, Inc. Carbon containing low-k dielectric constant recovery using UV treatment
EP2089294A4 (en) * 2006-12-12 2010-01-20 Meadwestvaco Corp PACKING WITH ROTATABLE LID
US8211510B1 (en) 2007-08-31 2012-07-03 Novellus Systems, Inc. Cascaded cure approach to fabricate highly tensile silicon nitride films
JP5396709B2 (ja) * 2007-12-11 2014-01-22 セイコーエプソン株式会社 薄膜トランジスタ、電気光学装置および電子機器
US9050623B1 (en) 2008-09-12 2015-06-09 Novellus Systems, Inc. Progressive UV cure
FR2945669B1 (fr) * 2009-05-14 2011-12-30 Commissariat Energie Atomique Transistor organique a effet de champ
KR101616895B1 (ko) * 2009-07-31 2016-05-02 엘지디스플레이 주식회사 전기영동 표시장치
KR101605018B1 (ko) * 2009-08-11 2016-04-04 삼성디스플레이 주식회사 터치 스크린 디스플레이 장치
US8469194B2 (en) * 2010-07-29 2013-06-25 Larry Johnson Container apparatus with single-pill dispensing and related methods
JP2013120882A (ja) * 2011-12-08 2013-06-17 Tokyo Electron Ltd 有機トランジスタ及びその製造方法
US20130187791A1 (en) * 2012-01-20 2013-07-25 Hamilton Sundstrand Corporation Electronic paper hour meter or cycle counter
KR102112890B1 (ko) * 2012-09-21 2020-05-19 메르크 파텐트 게엠베하 유기 반도체 제제
KR101994332B1 (ko) * 2012-10-30 2019-07-01 삼성디스플레이 주식회사 유기 발광 트랜지스터 및 이를 포함하는 표시 장치
US8847412B2 (en) * 2012-11-09 2014-09-30 Invensas Corporation Microelectronic assembly with thermally and electrically conductive underfill
US9472771B2 (en) * 2013-10-31 2016-10-18 Sabic Global Technologies B.V. Method of making axially fluorinated-phthalocyanines with an aprotic fluoride compound
JP6550830B2 (ja) * 2015-03-25 2019-07-31 セイコーエプソン株式会社 機能層形成用組成物、機能層形成用組成物の製造方法、有機ｅｌ素子の製造方法、有機ｅｌ装置、電子機器
US9847221B1 (en) 2016-09-29 2017-12-19 Lam Research Corporation Low temperature formation of high quality silicon oxide films in semiconductor device manufacturing
US9886661B1 (en) * 2016-11-03 2018-02-06 Smarthin Technologies, Inc. RFID tag and methods of use and manufacture
JP2019018127A (ja) * 2017-07-12 2019-02-07 株式会社 ハリーズ 清掃システム、透明基板の清掃方法及び電子部品の製造方法
CN114921750B (zh) * 2022-05-07 2024-03-22 枣庄睿诺电子科技有限公司 一种高附着力光电薄膜及其制备方法和应用

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4946549A (en) * 1989-10-27 1990-08-07 At&T Bell Laboratories Method for fabricating or modifying an article comprising the removal of a polymer coating
US6946676B2 (en) * 2001-11-05 2005-09-20 3M Innovative Properties Company Organic thin film transistor with polymeric interface
US6661024B1 (en) * 2002-07-02 2003-12-09 Motorola, Inc. Integrated circuit including field effect transistor and method of manufacture
JP2005101555A (ja) * 2003-08-28 2005-04-14 Mitsubishi Chemicals Corp 有機電界効果トランジスタ
KR20050080276A (ko) * 2004-02-09 2005-08-12 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US7563638B2 (en) * 2004-10-29 2009-07-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20060113569A1 (en) * 2004-11-03 2006-06-01 Akinwande Akintunde I Control of threshold voltage in organic field effect transistors
KR100637210B1 (ko) 2005-01-28 2006-10-23 삼성에스디아이 주식회사 박막 트랜지스터, 이의 제조 방법 및 이를 구비한 평판표시 장치
TWI255059B (en) * 2005-02-18 2006-05-11 Ind Tech Res Inst Organic semiconductor components with multiple protection layers and the manufacturing method thereof
US7397086B2 (en) * 2005-12-23 2008-07-08 Xerox Corporation Top-gate thin-film transistor
JP4935138B2 (ja) * 2006-03-23 2012-05-23 セイコーエプソン株式会社 回路基板、回路基板の製造方法、電気光学装置および電子機器
JP5396709B2 (ja) * 2007-12-11 2014-01-22 セイコーエプソン株式会社 薄膜トランジスタ、電気光学装置および電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100814600B1 (ko) * 2006-05-04 2008-03-17 주식회사 엘지화학 유기 박막 트랜지스터의 게이트 절연막 형성용 조성물 및이를 이용한 유기 박막 트랜지스터
KR20220057391A (ko) 2020-10-29 2022-05-09 주식회사 메디트 이미지 처리 방법 및 이를 사용한 장치

Also Published As

Publication number Publication date
US20070215377A1 (en) 2007-09-20
CN101038952A (zh) 2007-09-19
JP4887848B2 (ja) 2012-02-29
JP2007250798A (ja) 2007-09-27
US7939819B2 (en) 2011-05-10
CN101038952B (zh) 2013-07-17

Similar Documents

Publication Publication Date Title
KR20070093841A (ko) 회로 기판, 전기 광학 장치 및 전자 기기
KR101329628B1 (ko) 회로 기판, 회로 기판의 제조 방법, 전기 광학 장치 및전자 기기
JP4388544B2 (ja) 半導体装置の製造方法、電気光学装置および電子機器
US6750473B2 (en) Transistor design for use in the construction of an electronically driven display
US6518949B2 (en) Electronic displays using organic-based field effect transistors
US6312304B1 (en) Assembly of microencapsulated electronic displays
EP1149423B1 (en) Method for printing of transistor arrays on plastic substrates
KR101551979B1 (ko) 박막 트랜지스터, 전기 광학 장치 및 전자 기기
JP4887599B2 (ja) 回路基板、回路基板の製造方法、表示装置および電子機器
JP4308594B2 (ja) 電気泳動表示装置の製造方法
JP2008153550A (ja) 半導体装置、半導体装置の製造方法、電気光学装置および電子機器
JP4612314B2 (ja) 帯電制御方法、電気泳動粒子、電気泳動表示装置および電子機器
JP5050480B2 (ja) 有機半導体トランジスタ素子及びその製造方法、並びに半導体装置及び表示素子
US8599129B2 (en) Method for operating electrophoretic display apparatus, electrophoretic display apparatus, and electronic system
JP2008098485A (ja) 有機半導体トランジスタ素子及びその製造方法、並びに半導体装置及び表示素子

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid