KR20070091553A

KR20070091553A - 고체 촬상 장치, 고체 촬상 장치 구동 방법, 및 카메라

Info

Publication number: KR20070091553A
Application number: KR1020070021454A
Authority: KR
Inventors: 요시노리 무라마쯔
Original assignee: 소니 가부시끼 가이샤
Priority date: 2006-03-06
Filing date: 2007-03-05
Publication date: 2007-09-11
Also published as: JP4959207B2; US20080117321A1; US7864237B2; CN101035191A; TWI350102B; CN101035191B; TW200746807A; KR101331365B1; JP2007243265A

Abstract

고체 촬상 장치는, 각각의 화소가 입사광량을 전기 신호로 변환하고, 복수의 열에 배치되어 인접 화소들로부터 행(row) 방향 또는 열(column) 방향으로 어긋나는 복수의 화소; 각각의 아날로그-대-디지털 변환부가 대응하는 화소로부터 얻어지는 아날로그 신호를 디지털 신호로 변환하고, 열을 따라 병렬로 배치되는 복수의 아날로그-대-디지털 변환부; 상기 복수의 화소 열 각각의 화소들의 아날로그 신호를 출력하고, 상기 화소 열을 따라 배치되고, 쌍을 만드는 복수의 열 신호선; 및 각각의 스위칭 회로부가 열 신호선의 대응하는 쌍의 한 개의 열 신호선을 선택하는 복수의 스위칭 회로부를 포함한다. 상기 고체 촬상 장치에서, 상기 아날로그-대-디지털 변환부는 상기 스위칭 회로부의 출력 측에 접속된다.

고체 촬상 장치, ADC/DAC, 스위칭 회로부, 행/열 어드레싱, 행/열 스캐닝, 스태거 배열, 광전 변환 소자, 화소 어레이

Description

고체 촬상 장치, 고체 촬상 장치 구동 방법, 및 카메라{SOLID-STATE IMAGING DEVICE, METHOD OF DRIVING SOLID-STATE IMAGING DEVICE, AND CAMERA}

도 1은 본 발명의 일 실시예(제1 실시예)를 나타내는 블럭도이다.

도 2는 화소의 회로 구성의 일례를 나타내는 회로도이다.

도 3은 전류원의 회로 구성의 일례를 나타내는 회로도이다.

도 4는 스위칭 회로부의 회로 구성의 일례를 나타내는 회로도이다.

도 5는 제1 실시예의 동작을 설명하는 블럭도이다.

도 6은 본 발명의 일 실시예에 따른, 판독(reading) 시간에 대한 효과를 나타내는 그래프이다.

도 7은 본 발명의 또 다른 실시예(제2 실시예)를 나타내는 블럭도이다.

도 8은 스위칭 회로부의 회로 구성의 일례를 나타내는 회로도이다.

도 9는 제2 실시예의 동작을 설명하는 블럭도이다.

도 10은 종래 기술에 따른 제1 예를 나타내는 블럭도이다.

도 11은 종래 기술에 따른 제2 예를 나타내는 블럭도이다.

도 12는 본 발명의 제3 실시예에 따른 카메라를 나타내는 단면도이다.

<주요 도면 부호 설명>

1: 고체 촬상 장치

12: 화소

15: 열-병렬 ADC 블록

21, 24: 스위칭 회로부

V0, V1: 열 신호선

(특허 문헌1) 일본특허공개 제2001- 223350호

본 발명은 고체 촬상 장치, 고체 촬상 장치 구동 방법, 및 카메라에 관한 것이다.

스태거되도록(staggered) 배열되는 복수의 광전 변환 소자와 복수의 A/D 변환부를 포함하는, MOS-형 고체 촬상 장치의 복수의 A/D 변환부를 배열하는 방법이 개시되었다(특허 문헌1 참조).

도 10의 블럭도를 참조하여 종래 기술의 제1 예에 따른 MOS-형 고체 촬상 장치가 설명될 것이다.

도 10에 도시된 바와 같이, MOS-형 고체 촬상 장치(100)에서, 각각이 광다이오드로 구성된 복수의 광전 변환 소자는, 각 광전 변환 소자가 인접 광전 변환 소자로부터 행(row) 방향 또는 열(column) 방향으로 어긋나도록, 즉, 광전 변환 소자가 스태거되게 배열되도록 하여, 반도체 기판(101)의 일 면 상에 배치된다. 복수 의 출력 신호선(130)은 광전 변환 소자 열(111)과 일-대-일 대응하도록 배치된다. 도 10에 도시된 바와 같이, 대응하는 광전 변환 소자 열(111)을 따라 대응하는 광전 변환 소자 열(111)의 좌측 상에 출력 신호선(130) 각각이 확장한다. 스위칭 회로부를 통해 대응하는 광전 변환 소자 열(111)의 광전 변환 소자(110)에 각 출력 신호선(130)이 전기적으로 접속된다. 대응하는 출력 신호선(130) 상의 대응하는 광전 변환 소자(110)에 저장된 신호 전하의 양에 따라, 각 스위칭 회로부에 포함되는 출력 트랜지스터는 전기 검출 신호를 발생할 수 있다.

반도체 기판(101) 상에 2개의 출력 신호선(130)마다, 복수의 A/D 변환부(140) 각각이 제공된다. A/D 변환부(140) 각각은 2개의 대응하는 출력 신호선(130)에 전기적으로 접속된다. 또한, A/D 변환부(140) 각각은 A/D 변환기(145)를 갖도록 구성된다. 예를 들어, 복수의 샘플링/홀딩 회로부(141) 각각은, 각 A/D 변환기(145)와 A/D 변환기(145)에 따른 2개의 출력 신호선(130) 사이에 배치된다. A/D 변환기(145) 각각은 2개의 대응하는 신호선(130) 상에 발생되는 전기 검출 신호에 대응하는 디지털 신호를 연속적으로 발생시켜 출력한다. 복수의 광전 변환 소자(110)가 스태거되도록 배열되므로, 한 개의 A/D 변환부(140)에 따른 2개의 출력 신호선(130) 상에 전기 검출 신호가 동시에 발생되지는 않는다. 한 개의 A/D 변환부(140)에 따른 2개의 출력 신호선(130) 중의 단지 하나 상에만 전기 검출 신호가 발생된다.

도 11은 종래 기술의 제2 예를 설명하는 블럭도이다.

종래 기술의 제2 예에 따른 MOS-형 고체 촬상 장치(200)의 기본 구성과 동작 은 종래 기술의 제1 예의 것들과 동일하다. 그러나, 제2 예에서, 평면도에서 대응하는 광전 변환 소자 열(110)을 통해 우회하도록 복수의 출력 신호선(130) 각각이 배치된다. 그러므로, 출력 신호선(130)의 수를 제1 예의 반으로 감소시키는 것이 가능하다.

종래 기술의 제1 예와 제2 예 중의 임의의 것에 따른 MOS-형 고체 촬상 장치에서, 복수의 광전 변환 소자(110)는 스태거되도록 배치된다. 위에 언급된 구성이 채택될 때, 즉, 복수의 광전 변환 소자(110)가 스태거되도록 배열될 때, 한 개의 광전 변환 소자 열은, 짝수 열의 광전 변환 소자(110) 또는 홀수 열의 광전 변환 소자(110)를 포함한다. 그러므로, 2개의 광전 변환 소자 열(111)마다 한 개의 A/D 변환부(140)를 제공하여, 각 A/D 변환부는 대응하는 출력 트랜지스터에 의해 발생된 전기 신호를 개별적으로 수신하여, 그 수신된 전기 신호에 따른 디지털 신호를 발생시킬 수 있다. 이 경우, 제1과 제2 예에 관해 설명된 바와 같이, A/D 변환부(140)의 총 수를 광전 변환 소자(111)의 총 수의 반으로 감소시키는 것이 가능하다. 즉, A/D 변환부(140)의 총 수를 종래 기술의 반으로 감소시키는 것이 가능하다. 결과적으로, 광전 변환 소자의 집적도가 높게 되었을 때도, 고 정밀도 마이크로-가공 기술을 사용하지 않고 A/D 변환부(140)를 형성하는 것이 가능하다. 따라서, 제조 비용을 감소시킬 수 있다.

그러나, 예들에서, A/D 변환부(140)의 총 수는 광전 변환 소자 열(111)의 총 수의 반으로 감소되었다. 그러므로, 제1 예에서, 열 신호선(130)이 각 A/D 변환부(140)에 이-대-이로 접속되므로, 한 개의 A/D 변환부(140)에 접속된 열 신호 선(130)의 총 길이는 종래 기술의 것보다 2배 더 길게 된다. 제2 예에서, 열 신호선(130) 각각이 2개의 광전 변환 소자 열을 통해 우회하므로, 한 개의 A/D 변환부(140)에 접속된 열 신호선(130)의 길이는 종래 기술의 것보다 2배 더 길게 되거나, 또는 한 개의 열 신호선(130) 상의 광전 변환 소자(110)의 수가 종래 기술의 것보다 2배 더 많게 된다. 결과적으로, 광전 변환 소자(110)의 신호를 열 신호선(130)으로 판독하는 데 걸리는 시간은 배선 또는 소자의 부하 용량으로 인해 더 길어지게 된다.

특히, CMOS 화상 센서에서, 일반적으로, 화소에 증폭기가 제공된다. 증폭기는 증폭과 판독을 수행한다. 증폭기의 증폭부는 소스-팔로어(source-follower) 판독을 수행한다. 소스-드레인 판독 모드에서, 열 신호선의 위쪽 또는 아래쪽에 전류원을 배치하고 화소의 증폭 트랜지스터에 전류를 인가하여 증폭이 수행되므로, 증폭 트랜지스터의 부하 용량이 증가할 때, 판독 시간이 길어지게 된다.

상기 예들에서, 각 A/D 변환부에 접속된 열 신호선의 길이가 종래 기술의 것보다 약 2배 더 길어지므로, 배선 용량 또는 화소 용량은 종래 기술의 것보다 2배 더 커지게 된다. 그러므로, 광전 변환 소자의 신호가 열 신호선에 도달하는 데 걸리는 시간은 증가한다. 결과적으로, 고체 촬상 장치의 고속 동작 성능이 열화된다.

따라서, 화소에서 A/D 변환부까지 각 열 신호선의 실제 길이를 감소시켜서, 고속으로 동작가능한 고체 촬상 장치를 제공하는 것이 바람직하다.

본 발명의 일 실시예에 따르면, 고체 촬상 장치는, 각각의 화소가 입사광량을 전기 신호로 변환하고, 복수의 열에 배치되어 이웃 화소들로부터 행 방향 또는 열 방향으로 어긋나는 복수의 화소; 각각의 아날로그-대-디지털 변환부가 대응하는 화소로부터 얻어지는 아날로그 신호를 디지털 신호로 변환하고, 열을 따라 병렬로 배치되는 복수의 아날로그-대-디지털 변환부; 상기 복수의 화소 열 각각의 화소들의 아날로그 신호를 출력하고, 상기 화소 열을 따라 배치되고, 쌍을 만드는 복수의 열 신호선; 및 각각의 스위칭 회로부가 열 신호선의 대응하는 쌍의 한 개의 열 신호선을 선택하는 복수의 스위칭 회로부를 포함한다. 상기 고체 촬상 장치에서, 상기 아날로그-대-디지털 변환부는 상기 스위칭 회로부의 출력 측에 접속된다.

본 발명의 상기 실시예에 따른 고체 촬상 장치에서, 복수의 화소 열의 아날로그 신호를 출력하기 위해, 개별 화소 열을 따라 배열된 열 신호선은 쌍을 만들고, 스위칭 회로부는 모든 쌍에 제공되어 대응하는 쌍의 열 신호선 중의 하나를 선택하도록 하고, 아날로그-대-디지털 변환부는 스위칭 회로부의 출력 측에 접속된다. 그러므로, 아날로그-대-디지털 변환부의 총 수는 화소 열의 총 수의 반이 되고, 동시에, 스위칭 회로부로 인해, 각 아날로그-대-디지털 변환부에 접속된 열 신호선의 수는 종래 기술의 반이 된다. 결과적으로, 각 화소로부터 그것에 대응하는 아날로그-대-디지털 변환부로 열 신호선의 실제 길이는 더 단축된다.

본 발명의 상기 실시예에 따른 고체 촬상 장치에 따라서, 스위칭 회로부가 각 쌍의 2개의 열 신호선 중의 하나를 선택하도록 제공되고, 아날로그-대-디지털 변환부는 스위칭 회로부의 출력과 일-대-일 대응하도록 제공된다. 그러므로, 종래 기술과 비교해서, 열 신호선으로 화소의 신호를 판독하는 데 걸리는 시간을 감소시키는 것이 가능하다. 결과적으로, 고체 촬상 장치는 고속으로 동작할 수 있다.

<실시예>

본 발명의 일 실시예(제1 실시예)는 도 1의 블럭도를 참고하여 설명될 것이다. 도 1은, 스태거되도록 배열되는 복수의 광전 변환 소자, 그리고 복수의 아날로그-대-디지털 변환기를 포함하는 MOS-형 고체 촬상 장치를 나타낸다.

도 1에 도시된 것처럼, 고체 촬상 장치(1)는 복수의 광전 변환 소자, 그리고 각각이 증폭기를 갖는 복수의 화소(12)를 포함한다. 화소(12)는 행렬로 배치되고, 즉, 스태거되도록 배열되어 화소 어레이(11)를 형성한다. 광전 변환 소자의 각각은, 예를 들어, 광다이오드로 구성된다. '복수의 광전 변환 소자는 스태거되도록 배치된다'의 의미는, 짝수 광전 변환 소자 열을 구성하는 광전 변환 소자가 열 방향으로 각 광전 변환 소자 열에서 2개의 이웃 광전 변환 소자 사이에 피치(pitch) P1의 1/2만큼 홀수 광전 변환 소자 열을 구성하는 광전 변환 소자로부터 어긋나 있고, 짝수 광전 변환 소자 행을 구성하는 광전 변환 소자가 행 방향으로 각 광전 변환 소자 행의 2개의 이웃 광전 변환 소자 사이에 피치 P2의 1/2만큼 홀수 광전 변환 소자 행을 구성하는 광전 변환 소자로부터 어긋나서, 각 광전 변환 소자 행은 짝수 열에만 또는 홀수 열에만 광전 변환 소자를 포함하도록 한다.

2개의 이웃 화소가 상술된 바와 같이 지그재그로 배열될 때, 화소들 사이에 피치를 감소시킬 수 있으므로, 행 방향(수평 방향)의 명백한 분해능(resolution)과 열 방향(수직 방향)의 명백한 분해능을 증가시킬 수 있다. 그러나, CMOS 화상 센서에서, 화소들 간의 피치가 작을수록, 회로를 배치하는 것이 더 어려워진다.

이런 이유로, 본 발명에서, 화소(12)로부터 얻어지는 아날로그 신호가 출력되는 복수의 열 신호선은 쌍을 이루고, 그 각 쌍의 2개의 열 신호선 중의 하나를 선택하는 복수의 스위칭 회로부(21)가 접속된다. 즉, 열 신호선의 각 쌍에 대해 한 개의 스위칭 회로부(21)가 제공된다. 각 스위칭 회로부(21)의 출력은 전류원(22) 그리고 아날로그-디지털 변환기에 제공되는 비교기(13)에 접속된다. 복수의 아날로그-대-디지털 변환기가 배치되고, 열-병렬 ADC 블럭(15)을 구성한다. 본 명세서에서, ADC는 아날로그-대-디지털 변환기의 약자이다.

열-병렬 ADC 블럭(15)의 아날로그-대-디지털 변환기 각각은 비교 시간을 카운트하기 위해 한 개의 비교기(13)와 카운터(14)로 구성되고, n-비트 디지털 신호 변환 기능(n은 자연수)을 갖는다. 비교기(13)는, 디지털-대-아날로그 변환기(19)(이후, DAC로서 약어화됨)에 의해 발생되어, 레퍼런스 라인(reference line;23)을 통해 입력되는 RAMP 신호와, 열 신호선 V0, V1,...을 통해서, 행 신호선 H0, H1,...의 화소(12)로부터 얻어지는 아날로그 신호를 비교한다.

수평 출력선(16)은 n-비트 폭의 수평 출력선, 그리고 수평 출력선에 따른 n 센서 회로, 및 n 출력 회로를 포함한다.

또한, 내부 클럭을 발생시키는 타이밍 제어 회로(20), 행 어드레싱 또는 행 스캐닝을 제어하는 행 스캐닝 회로(18), 및 열 어드레싱 또는 열 스캐닝을 제어하는 열 스캐닝 회로(17)는 화소 어레이(11)의 신호를 연속적으로 판독하는 제어 회 로로서 기능하도록 배치된다.

카운터(14)는 분리된 카운터로서 제공되어 화소(12)로부터 리셋(reset) 컴포넌트와 신호 컴포넌트를 2번 판독하여 그 판독된 결과를 계산할 수 있다. 또한, 단순한 구조를 유지하기 위해, 업-다운 카운터 구성을 사용하는 것이 바람직하다. 열-병렬 ADC 블럭(15)에 의한 출력 동작과 비교/카운트 동작이 병렬로 수행될 수 있도록 카운트 결과를 저장하는 메모리부가 제공되는 것이 더 바람직하다.

본 실시예에서, 수평 출력선(16)의 수, 센서 회로의 수, 및 출력 회로의 수는 각각 n이다. 그러나, n x m(m은 자연수) 수평 출력선, n x m 센서 회로, 및 n x m 출력 회로를 병렬화하여 이들의 출력 속도를 증가시키는 것이 가능하다. 일부 경우, n x m 수평 출력선(16), n x m 센서 회로, 및 n x 1 출력 회로가 사용될 수 있고(m ≠ 1 그리고 1은 자연수), 센서 회로와 출력 회로 사이에 병렬-대-직렬 변환 회로 또는 직렬-대-병렬 변환 회로가 배치될 수 있다.

도 2는 각 화소(12)의 회로 구성의 일례를 도시한다. 일 화소(단위 화소)(12)는 광다이오드(31), 광다이오드(13)의 전하를 플로팅 확산 층(floating diffusion layer;36)으로 전송하는 전송 트랜지스터(32), 단자 Vx에서 제공되는 전류원과 함께 플로팅 확산 층(36)의 전하를 판독하는 소스 폴로어에 의해 신호 증폭을 수행하는 증폭 트랜지스터(34), 예를 들어, 플로팅 확산 층(36)의 전하를 리셋하는 리셋 트랜지스터(33), 및 신호를 판독하여 단자 Vx로 판독된 신호를 출력하는 선택 트랜지스터(35)를 포함한다. 본 구성 예에서, 모든 트랜지스터는 N-채널 트랜지스터이다. 그러나, 일부 또는 전체 트랜지스터가 P-채널 트랜지스터이어도, 동일 구성이 얻어진다. 추가로, 전송 트랜지스터(32)가 생략될 수 있다. 또한, 선택 트랜지스터(35)를 생략하고 전원공급기를 통해 선택 제어를 수행하는 것이 가능하다. 또한, 복수의 단위 화소는 임의의 컴포넌트를 공유할 수 있다.

도 3은 전류원(22)의 회로 구성의 일례를 도시한다. 전류원(22)은 일정 전류원으로서 동작하는 N-채널 트랜지스터(51)로 구성된다. N-채널 트랜지스터(51)의 소스는 접지되고, 그것의 드레인은 스위칭 회로(12)의 출력에 접속되고, 그것의 게이트는 임의로 바이어스된다. 본 구성 예에서, 전류원은 한 개의 N-채널 트랜지스터로 구성된다. 그러나, 전류원의 구성은 거기에 제한되지는 않는다. 전류원은 일정 전류원으로서 안정적으로 동작할 수 있는 임의의 회로로 구성될 수 있다. 예를 들어, 동작 안정성을 향상시키기 위해, 전류원은 캐스케이드된(cascaded) 트랜지스터로 구성될 수 있다.

도 4는 한 개의 스위칭 회로부(21)의 회로 구성의 일례를 도시한다. 스위칭 회로부(21) 각각은 스위칭 N-채널 트랜지스터(41, 42)와 인버터(inverter)로 구성된다. 스위칭 N-채널 트랜지스터(41)는 열 신호선 V2x(x는 0 또는 자연수)에 접속된 드레인, 스위칭 제어 신호 a0이 입력되는 게이트, 및 소스를 구비하고, 스위칭 N-채널 트랜지스터(42)는 열 신호선 V2x+1(x는 0 또는 자연수)에 접속된 드레인, 스위칭 제어 신호 a0가 인버터에 의해 반전되는 반전 신호가 입력되는 게이트, 및 소스를 구비한다. 스위칭 N-채널 트랜지스터(41, 42)의 소스는 전류원(22)(도 1참조)과, 공통 입력으로서 열-병렬 ADC 블럭(15)(도 1 참조)의 비교기(13)에 접속된다. 스위칭 제어 신호 a0(예를 들어, 어드레스 신호)가 스위칭 회로부(21)에 직접 입력될 때, 스위칭 제어 신호 a0에 따라서, 스위칭 N-채널 트랜지스터(41, 42) 각각이 턴온(turn on) 또는 턴오프(turn off)되어서, 스위칭 회로부(21)가 스위칭된다. 인버터가 제공되므로, 한 개의 제어 신호에 따라서, 반드시, 스위칭 N-채널 트랜지스터(41, 42) 중의 하나는 턴온되고, 다른 하나는 턴오프된다. 더 구체적으로, 제어 신호에 따라서, 스위칭 N-채널 트랜지스터(41)가 턴온되고, 스위칭 N-채널 트랜지스터(42)가 턴오프되거나, 또는 스위칭 N-채널 트랜지스터(41)가 턴오프되고 스위칭 N-채널 트랜지스터(24)가 턴온되는 것이 필요하다.

즉, 스위칭 회로부(21)는, 선택된 화소 행에 대응하여 판독된 화소의 열 신호선 V2x와 V2x+1 중의 단지 한 개로부터 신호가 출력되도록 구성될 필요가 있으므로, 회로 구성이 위에 언급된 구성으로만 제한되지는 않는다. 예를 들어, 스위칭 회로부(21)는, N-채널 트랜지스터들 대신에, P-채널 트랜지스터들, 또는 보상적으로 동작하도록 병렬로 접속되는 N-채널 트랜지스터와 P-채널 트랜지스터를 포함할 수 있다.

도 5는, 어드레스 디코딩 전에 행 어드레스 신호의 최하위 비트(least significant bit)가 스위칭 회로부(21)에 대해 스위칭 회로 신호로서 설정될 때, 회로 구성의 일례를 도시한다. 도 5에서, 도 1의 단지 주요 부분만이 도시되었다.

도 5에 도시된 것처럼, 어드레스 디코딩 전에 행 스캐닝 회로(18)에 포함되는 행 어드레스 디코딩 회로에 공급되는 행 어드레스 신호 a0, a1,...의 최하위 비트가 스위칭 회로부(21)를 위한 스위칭 제어 신호에 사용될 때, 선택된 행 신호선(행 신호선 H0, H1, H2, 및 H3 중의 임의의 것)에 대응하는 열 신호선 V2x 또는 V2x+1이 사용되어서, 분리된 스위칭 제어 신호를 제공하는 것이 필요하지 않다.

제1 실시예에 따른 고체 촬상 장치(1)에서, 복수의 화소 열의 아날로그 신호를 출력하고 개별 화소 열에 따라 배치되는 열 신호선은 쌍을 이루고, 한 쌍을 만드는 2개의 열 신호선 V2x 및 V2x+1 중의 1개의 열 신호선을 선택하는 1개의 스위칭 회로부(21)가 제공되고, 열-병렬 ADC 블럭(15)의 아날로그-대-디지털 변환부는 스위칭 회로부(21)의 출력에 접속되어 스위치 회로부(21)와 일-대-일 대응한다. 그러므로, 아날로그-대-디지털 변환부의 총 수는 화소 열의 수의 반으로 감소되고, 동시에, 스위칭 회로부(21)로 인해, 아날로그-대-디지털 변환부에 접속된 열 신호선의 수는 종래 기술의 것의 반으로 감소된다. 결과적으로, 각 화소(12)로부터 열-병렬 ADC 블럭(15)의 아날로그-대-디지털 변환부로 실제 열 신호선의 길이를 감소시키는 것이 가능하다. 이 방식으로, 스태거된 배열의 화소 열 측을 따라 배치된 열 신호선 V0, V1,...으로 인해 증가되는 배선 길이의 문제가 해결된다. 그러므로, 열 신호선 V0, V1,...으로 단위 화소(12)의 신호를 판독하는 데 걸리는 시간이 감소되므로, 고체-촬상 장치(1)는 고속으로 동작하는 데에 이점을 갖는다. 또한, 열 회로, 즉, 열-병렬 ADC 블럭(15)의 아날로그-대-디지털 변환부가 화소(12) 사이에 것의 2배 크기의 피치에 배치될 수 있으므로, 그것의 레이아웃은 단순해진다. 또한, 아날로그-대-디지털 변환부의 수가 종래 기술보다 반만큼 감소되므로, 회로 영역을 감소시키는 것이 가능하다.

이후에, 도 1과 도 5의 블럭도와 도 2 내지 도 4의 회로도를 참조하여, 본 실시예에 따른 MOS-형 고체 촬상 장치의 동작이 설명될 것이다.

짝수 행 신호선 H2x(x는 0 또는 자연수)가 선택될 때, 단위 화소(12)로부터 짝수 행 신호선 V2x(x는 0 또는 자연수)로 신호가 출력된다. 이때, 스위칭 제어 신호 a0에 기초하여, 스위칭 회로부(21)는 짝수 열 신호선 V0, V2,...를 선택하여, 짝수 열 신호선으로부터 신호가 출력되고, 홀수 열 신호선 V1, V3,...을 단절시키도록 한다. 유사하게, 홀수 신호선 H2x+1(x는 0 또는 자연수)이 선택될 때, 단위 화소(12)로부터 홀수 열 신호선 V2x+1(x는 0 또는 자연수)로 신호가 출력된다. 이때, 스위칭 제어 신호 a0에 기초하여, 스위칭 회로부(21)는 홀수 열 신호선 V1, V3,...를 선택하여, 홀수 열 신호선으로부터 신호가 출력되고 짝수 열 신호선 V0, V2,...를 단절시키도록 한다. 본 실시예에서, 짝수 행 신호선은 짝수 열 신호선에 대응하고, 홀수 행 신호선은 홀수 열 신호선에 대응한다. 짝수 행 신호선이 홀수 열 신호선에 대응하고 홀수 행 신호선이 짝수 열 신호선에 대응할 때, 스위칭 제어 논리를 단지 변경하여 그 상황을 단순히 대처할 수 있다.

위에 언급된 동작에서, 단지 선택된 행 신호선에 대응하는 열 신호선만이 출력에 접속되고, 비선택된 행 신호선에 대응하는 열 신호선은 스위칭 회로부(21)에 의해 출력으로부터 단절되고나서, 단위 화소(12)의 신호가 판독된다. 그러므로, 신호 판독 동안 배선 또는 소자의 부하 용량은 종래 기술의 예들보다 약 반만큼 감소됨을 알 수 있다. 결과적으로, 신호를 판독하는 데 걸리는 시간을 감소시키는 것이 가능하다.

도 6은, 본 발명의 일 실시예에 따른 효과를 나타내는 회로 시뮬레이션 결과를 보여준다. 더 구체적으로, 도 6은, 단위 화소(12)의 신호가 열 신호선에 판독 될 때, 안정화되도록 판독되는 데 걸리는 시간이 측정되는 회로 시뮬레이션의 결과를 나타내는 그래프이다. 도 6의 수직 축에 의해 표현된 판독 시간은, 신호선의 길이, 신호선의 두께, 신호선의 특성, 소자의 수, 소자의 크기, 및 판독 전류와 같은, 다양한 파라미터에 의해 결정된다. 이 그래프에서, 판독 시간은 임의의 조건 하에서 상대치이고, 임의의 단위로 표현된다. 이 그래프에 따르면, 종래 기술의 제1과 제2 비교 예들과 비교하여, 본 발명의 실시예에 따른 고체 촬상 장치의 판독 시간이 거의 반으로 감소된다. 단위 화소의 신호를 열 신호선에 판독하는 데 걸리는 시간이 감소될 수 있을 때, 고체 촬상 장치는 고속으로 동작할 수 있다. 그러므로, 본 발명의 동작 속도의 증가가 가능하다.

도 7은, 스태거되도록 배치되는 복수의 광전 변환 소자와 복수의 아날로그-대-디지털 변환부(이후, ADC로서 지칭됨)를 포함하고, 아날로그 신호가 출력되는 본 발명의 제2 실시예에 따른 MOS-형 고체 촬상 장치를 나타내는 블럭도이다.

도 7에 도시된 바와 같이, 제2 실시예에 따른 고체 촬상 장치(2)는, 스위칭 회로부(24)의 내부 구성만 제외하고는, 제1 실시예에 따른 고체 촬상 장치(1)로서 동일한 구조를 갖는다. 즉, 고체 촬상 장치(2)는, 각각이 광전 변환 소자와 거기에 형성된 증폭기를 포함하는 복수의 화소(12)를 갖는다. 화소(12)는 행렬로 배치되고, 더 구체적으로는, 스태거되도록 배치되어 화소 어레이(11)를 형성한다.

화소(12)로부터 얻어진 아날로그 신호가 출력되는 복수의 열 신호선은 쌍을 만들고, 각 쌍에 대해 스위칭 회로부(24)가 제공되어 대응하는 쌍을 만드는 2개의 열 신호선 중의 하나를 선택하도록 한다. 즉, 2개의 열 신호선마다 1개의 스위칭 회로부(24)가 제공된다. 각 스위칭 회로부(24)의 출력은 아날로그-대-디지털 변환부에 제공되는 비교기(13)와 전류원(22)에 접속된다. 복수의 아날로그-대-디지털 변환부는 열-병렬 ADC 블럭(15)을 형성한다.

열-병렬 ADC 블럭(15)의 아날로그-대-디지털 변환기 각각은 1개의 비교기(13) 그리고 비교 시간을 카운트하는 카운터(14)로 구성되고, n-비트 디지털 신호 변환 기능(n은 자연수)을 갖는다. 비교기(13)는, 디지털-대-아날로그 변환기(19)(이후, DAC로 약어화됨)에 의해 발생되고 레퍼런스 선(reference line;23)을 통해 입력되는 RAMP 신호와, 열 신호선 V0, V1,...을 통해 행 신호선 H0, H1,...의 화소(12)로부터 얻어지는 아날로그 신호를 비교한다.

수평 출력선(16)은, n-비트 폭의 수평 출력선, 그리고 수평 출력선에 대응하는 n 센서 회로와 n 출력 회로를 포함한다.

또한, 화소 어레이(11)의 신호를 연속적으로 판독하는 제어 회로로서, 내부 클럭을 발생시키는 타이밍 제어 회로(20), 행 어드레싱 또는 행 스캐닝을 제어하는 행 스캐닝 회로(18), 및 열 어드레싱 또는 열 스캐닝을 제어하는 열 스캐닝 회로(17)가 배치된다.

카운터(14)는 분리된 카운터로서 제공되어, 화소(12)로부터 리셋 컴포넌트와 신호 컴포넌트를 2번 판독하고, 그 판독 결과를 계산하도록 할 수 있다. 또한, 단순화된 구조를 유지하기 위해, 업-다운 카운터 구성을 사용하는 것이 바람직하다. 카운트 결과를 저장하는 메모리부가 제공되어 출력 동작과 비교/카운트 동작이 열-병렬 ADC 블럭(15)에 의해 병렬로 수행될 수 있도록 하는 것이 더 바람직하다.

본 실시예에서, 수평 출력선(16)의 수, 센서 회로의 수, 및 출력 회로의 수는 n이다. 그러나, n x m(m은 자연수) 수평 출력선, n x m 센서 회로, 및 n x m 출력 회로를 병렬화하여, 그것의 출력 속도를 증가시키는 것이 가능하다. 일부 경우, n x m 수평 출력선, n x m 센서 회로, 및 n x 1 출력 회로가 사용될 수 있고(m ≠ l 그리고 l은 자연수), 센서 회로와 출력 회로 사이에 병렬-대-직렬 변환기 회로 또는 직렬-대-병렬 변환기 회로가 배치될 수 있다.

도 8은 제2 실시예에 따른 고체 촬상 장치(2)의 스위칭 회로부(24)의 구성의 일례를 나타내는 회로도이다.

도 8에 도시된 바와 같이, 스위칭 회로부(24)의 기본 구성, 동작, 효과는, 스위칭 회로부(24)가 도 4에 도시된 제1 실시예의 스위칭 회로부(21)의 것보다 더 단순한 구성을 가지며, 스위칭 제어 신호의 보상 제어가 스위칭 회로(24) 외부에서 수행되는 점을 제외하고는, 제1 실시예의 스위칭 회로부(21)와 동일하다.

즉, 스위칭 회로부(24) 각각은 스위칭 N-채널 트랜지스터(41, 42)로 구성된다. 스위칭 N-채널 트랜지스터(41)는 열 신호선 V2x(x는 0 또는 자연수)에 접속된 드레인, 스위칭 제어 신호 a0이 입력인 게이트, 및 소스를 가지며, 스위칭 N-채널 트랜지스터(42)는 열 신호선 V2x+1(x는 0 또는 자연수)에 접속된 드레인, 스위칭 제어 신호 a0의 반전 신호가 입력되는 게이트, 및 소스를 구비한다. 스위칭 N-채널 트랜지스터(41, 42)의 소스는, 전류원(22)(도 7 참조)과, 공통 출력으로서 열-병렬 ADC 블럭(15)(도 7 참조)의 비교기(13)에 접속된다. 스위칭 제어 신호 a0(예를 들어, 어드레스 신호)가 스위칭 회로부(24)에 직접 입력될 때, 스위칭 제어 신 호 a0에 따라서, 스위칭 N-채널 트랜지스터(41, 42)는 각각 턴온 또는 턴오프되어, 스위칭 회로부(24)가 스위칭된다. 한 개의 제어 신호에 따라, 스위칭 N-채널 트랜지스터(41, 42) 중의 하나가 턴온되고 다른 하나가 턴오프되는 것이 필요하다. 더 구체적으로, 제어 신호에 따라서, 스위칭 N-채널 트랜지스터(41)가 턴온되고 스위칭 N-채널 트랜지스터(42)가 턴오프되거나, 또는 스위칭 N-채널 트랜지스터(41)가 턴오프되고 스위칭 N-채널 트랜지스터(42)가 턴온되는 것이 필요하다.

도 9는, 어드레스 디코딩 전에, 행 어드레스 디코딩 회로에 공급되는 행 어드레스 신호의 최하위 비트가 스위칭 회로부(24)에 대한 스위치 제어 신호로서 설정될 때, 회로 구성의 일례를 나타내는 블럭도이다. 도 9에서, 도 7로부터 단지 주요 부분만이 채택되어 도시된다.

도 9에 도시된 바와 같이, 어드레스 디코딩 동안, 행 어드레스 신호의 반전 신호가 발생되므로, 2개의 제어 신호로서 역할하는, 그것의 행 어드레스 신호와 반전 신호는 N-채널 트랜지스터(41, 42)를 분리하여 제어하여, N-채널 트랜지스터(41, 42) 중의 하나는 턴온되고, 다른 하나는 턴오프되도록 한다. 더 구체적으로, 행 어드레스 신호와 그것의 반전 신호에 따라서, N-채널 트랜지스터(41)가 턴온되고 N-채널 트랜지스터(42)가 턴오프되거나, 또는 N-채널 트랜지스터(41)가 턴오프되고 N-채널 트랜지스터(42)가 턴온된다. 그러므로, 스위칭 회로부(24)는 스위치 회로부(24)의 스위칭을 보상적으로 제어하는 회로(제1 실시예에서 인버터)가 불필요하다.

제2 실시예에 따른 고체 촬상 장치(2)는 제1 실시예에 따른 고체 촬상 장 치(1)로서 동일 효과를 얻는다. 또한, 스위칭 회로부(24)의 기본 구성, 동작, 및 효과는, 스위칭 회로부(24)의 구성이 스위칭 회로부(12)보다 더 단순하다는 점을 제외하고는, 제1 실시예의 스위칭 회로부(21)와 동일하다.

또한, 제1과 제2 실시예에 따른 스위칭 회로부(21, 24) 모두가 최하위 비트를 사용하므로, 회로 구성에서, 선택된 행에 따라, 필요한 열이 자동적으로 결정된다.

도 12는, 제1과 제2 실시예에 따른 고체 촬상 장치를 포함하는 제3 실시예에 따른 카메라를 나타내는 단면도이다. 제3 실시예에 따른 카메라는 비디오를 찍을 수 있는 비디오 카메라의 일례이다.

본 실시예에 따른 카메라는, 고체 촬상 장치(1 또는 2), 광학 시스템(210), 셔터 장치(211), 구동 회로(212), 및 신호 처리 회로(213)를 포함한다.

광학 시스템(210)은 고체 촬상 장치(1 또는 2) 상에 사진을 찍기 위한 객체로부터 화상 광(입사광)을 포커싱한다. 결과적으로, 사전결정된 기간 동안, 고체 촬상 장치(1 또는 2)에 대응하는 신호 전하가 저장된다.

셔터 장치(211)는, 고체 촬상 장치(1 또는 2)로 광이 방사되는 기간과 고체 촬상 장치가 광으로부터 차폐되는 기간을 제어한다.

구동 회로(212)는 고체 촬상 장치(1 또는 2)의 전송 동작과 셔터 장치(211)의 셔터 동작을 제어하는 구동 신호를 제공한다. 구동 회로(212)로부터 제공되는 구동 신호(타이밍 신호)에 따르면, 고체 촬상 장치(1 또는 2)는 전하 전송을 수행한다. 신호 처리 회로(213)는 다양한 신호 처리를 수행한다. 신호 처리에 따른 비디오 신호는, 메모리와 같은, 저장 매체에 저장되거나, 또는 모니터로 출력된다.

당업자라면, 설계 요구사항과 다른 요인들에 따라, 다양한 수정, 조합, 하부조합, 및 변경이, 이들이 첨부된 청구항들 또는 이들의 동격의 범위 내에 있는 한, 발생할 수 있슴을 이해해야 한다.

본 발명에 따르면, 고체 촬상 장치는, 2열의 열 신호선 중，어느 하나의 열 신호선을 선택하는 스위칭 회로부를 구비하는 것과 함께， 스위칭 회로부의 출력에 일대일에 대응시킨 아날로그-디지털 변환부를 구비하기 때문에, 종래 기술에 비해, 화소의 열 신호선에서의 신호 판독 시간이 단축될 수 있으므로, 보다 고속 동작이 가능하게 되는 이점이 있다.

Claims

고체 촬상 장치로서,

각각이 입사광량을 전기 신호로 변환하고, 인접 화소들로부터 행(row) 방향 또는 열(column) 방향으로 어긋나도록 복수의 열에 배치되는 복수의 화소;

각각이 대응하는 화소로부터 얻어지는 아날로그 신호를 디지털 신호로 변환하고, 열을 따라 병렬로 배치되는 복수의 아날로그-대-디지털 변환부;

상기 복수의 화소 열 각각의 화소들의 아날로그 신호를 출력하고, 상기 화소 열을 따라 배치되는, 쌍의 복수의 열 신호선; 및

각각이 열 신호선의 대응하는 쌍의 한 개의 열 신호선을 선택하는 복수의 스위칭 회로부를 포함하고,

상기 아날로그-대-디지털 변환부는 상기 스위칭 회로부의 출력 측에 접속되는 고체 촬상 장치.
제1항에 있어서, 상기 스위칭 회로부 각각은 열 신호선의 대응하는 쌍의 한 개의 열 신호선을 선택하고, 다른 열 신호선은 선택하지 않는 고체 촬상 장치.
제1항에 있어서, 상기 스위칭 회로부에 접속되는 신호선에 대응하는 복수의 전류원 회로와, 상기 스위칭 회로부에 대응하는 아날로그-대-디지털 변환부를 더 포함하는 고체 촬상 장치.
제1항에 있어서, 디코딩 전, 행 어드레싱과 행 스캐닝을 제어하는 행 스캐닝 회로에 제공되는 행 어드레스 신호의 최하위 비트(least significant bit) 신호는 상기 스위칭 회로부를 위한 스위칭 제어 신호로서 사용되는 고체 촬상 장치.
제1항에 있어서, 상기 스위칭 회로부의 각각은 열 신호선의 대응하는 쌍을 선택하거나 또는 선택하지 않는 스위칭 회로를 포함하는 고체 촬상 장치.
제5항에 있어서, 상기 열 신호선의 대응하는 쌍을 선택하거나 또는 선택하지 않는 상기 스위칭 회로는 상기 스위칭 회로부에 대응하는 상기 아날로그-대-디지털 변환부에 대해 번갈아(alternately) 선택되는 고체 촬상 장치.
제5항에 있어서, 디코딩 전에, 열 어드레싱 또는 열 스캐닝을 제어하는 상기 열 스캐닝 회로에 제공되는 상기 열 어드레스 신호의 최하위 비트 신호는 열 신호선의 쌍을 선택하거나 또는 선택하지 않는 상기 스위칭 회로 중의 하나에 대한 스위칭 제어 신호로서 사용되고, 상기 최하위 비트 신호의 반전(inversion) 신호는 다른 스위칭 회로에 대한 스위칭 제어 신호로서 사용되는 고체 촬상 장치.
제5항에 있어서, 상기 스위칭 회로부에 접속된 신호선에 대응하는 복수의 전류원 회로와, 상기 스위칭 회로부에 대응하는 아날로그-대-디지털 변환부를 더 포 함하는 고체 촬상 장치.
각각이 입사광량을 전기 신호로 변환하고, 인접 화소들로부터 행 방향 또는 열 방향으로 어긋나도록 복수의 열에 배치되는 복수의 화소와, 각각이 대응하는 화소로부터 얻어지는 아날로그 신호를 디지털 신호로 변환하고, 열을 따라 병렬로 배치되는 복수의 아날로그-대-디지털 변환부와, 상기 복수의 화소 열 각각의 화소들의 아날로그 신호를 출력하고, 상기 화소 열을 따라 배치되는, 쌍의 복수의 열 신호선과, 각각이 열 신호선의 대응하는 쌍의 한 개의 열 신호선을 선택하는 복수의 스위칭 회로부를 포함하는 고체 촬상 장치의 구동 방법으로서,

상기 아날로그-대-디지털 변환부는 상기 스위칭 회로부의 출력 측에 접속되고,

디코딩 전, 행 어드레싱 또는 행 스캐닝을 제어하는 행 스캐닝 회로에 제공되는 행 어드레스 신호의 최하위 비트 신호는 상기 스위칭 회로부의 스위칭 제어 신호로서 사용되는 고체 촬상 장치의 구동 방법.
고체 촬상 장치를 포함하는 카메라로서,

상기 고체 촬상 장치는,

각각이 입사광량을 전기 신호로 변환하고, 인접 화소들로부터 행 방향 또는 열 방향으로 어긋나도록 복수의 열에 배치되는 복수의 화소;

각각이 대응하는 화소로부터 얻어지는 아날로그 신호를 디지털 신호로 변환 하고, 열을 따라 병렬로 배치되는 복수의 아날로그-대-디지털 변환부;

상기 복수의 화소 열 각각의 화소들의 아날로그 신호를 출력하고, 상기 화소 열을 따라 배치되는, 쌍의 복수의 열 신호선; 및

각각이 열 신호선의 대응하는 쌍의 한 개의 열 신호선을 선택하는 복수의 스위칭 회로부를 포함하고,

상기 아날로그-대-디지털 변환부는 상기 스위칭 회로부의 출력 측에 접속되는 고체 촬상 장치를 포함하는 카메라.