KR20070085553A - 열전도도가 개선된 내화금속 기판 - Google Patents

열전도도가 개선된 내화금속 기판 Download PDF

Info

Publication number
KR20070085553A
KR20070085553A KR1020077012164A KR20077012164A KR20070085553A KR 20070085553 A KR20070085553 A KR 20070085553A KR 1020077012164 A KR1020077012164 A KR 1020077012164A KR 20077012164 A KR20077012164 A KR 20077012164A KR 20070085553 A KR20070085553 A KR 20070085553A
Authority
KR
South Korea
Prior art keywords
substrate
group
metal
thermal conductivity
layer
Prior art date
Application number
KR1020077012164A
Other languages
English (en)
Inventor
헨리 에프. 브라이트
롱-첸 리차드 우
프래브햇 쿠마
Original Assignee
에이치. 씨. 스타아크 아이앤씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이치. 씨. 스타아크 아이앤씨 filed Critical 에이치. 씨. 스타아크 아이앤씨
Publication of KR20070085553A publication Critical patent/KR20070085553A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3733—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon having a heterogeneous or anisotropic structure, e.g. powder or fibres in a matrix, wire mesh, porous structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12361—All metal or with adjacent metals having aperture or cut
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12486—Laterally noncoextensive components [e.g., embedded, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12528—Semiconductor component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12535—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.] with additional, spatially distinct nonmetal component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12806—Refractory [Group IVB, VB, or VIB] metal-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12903—Cu-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 및 집적 회로 부품용 기판은 원소 주기율표의 ⅥB족 금속 및/또는 비등방성 재료를 함유하고 제1 주요면 및 제2 주요면과 제1 주요면에서 제2 주요면까지 적어도 부분적으로 연장되는 복수의 개구들을 갖는 코어판과, 적어도 일부 개구들에 의해 에워싸인 공간의 적어도 일부를 충전하는 원소 주기율표의 IB족 금속 또는 열전도도가 높은 그 밖의 재료와, 선택 사항으로, 제1 주요면의 적어도 일부와 제2 주요면의 적어도 일부 위에 배치되는 원소 주기율표의 IB족 금속을 함유하는 층을 포함한다.
내화금속 기판, 코어판, ⅥB족 금속, IB족 금속, 비등방성 재료

Description

열전도도가 개선된 내화금속 기판 {REFRACTORY METAL SUBSTRATE WITH IMPROVED THERMAL CONDUCTIVITY}
본 발명은 일반적으로 전자제품에 사용되는 발열 장치를 위한 직접 장착식 방열판에 관한 것으로, 보다 상세하게는 원소 주기율표에서 VIB족 금속을 함유한 방열판에 관한 것이다.
몰리브덴과 같은 내화금속은 전자제품에 사용되는 발열 장치용 직접 장착식 방열판으로 오랫동안 사용되어 왔다. 이런 내화금속이 갖는 대략 140 W/MoK 정도의 높은 열전도도는 몇몇 경우에 실리콘과 같은 재료에 대해 적절한 열전도성과 근접한 열팽창 적합성(5.1 ppm/℃의 TCE)을 제공한다.
이런 재료는 주로 열악한 납땜성을 갖는데 이런 열악한 납땜성은 재료의 어느 한 표면이나 양 표면에 Ni 박층을 도포함으로써 개선될 수 있다. 또한, 예컨대 GaAs를 함유한 장치(6.5 ppm/℃의 TCE)와 같은 그 밖의 장치와 일치하도록 열팽창 특성을을 변화시키기 위해 주로 Cu층이 클래딩, 용사 등에 의해 표면에 박층으로서 증착된다. 얇은 Cu층(적층재)을 갖는 이런 재료는 주로 표면층 또는 층간의 불균일한 재료 분포로 인해 열 주기 동안 예측할 수 없는 팽창 특성을 갖는다.
일부 경우에, 구리가 용침된 텅스텐이나 몰리브덴의 분말 금속 모재와 같은 금속 모재 복합재는 보다 가까운 TCE 적합성이나 높은 열전도도의 조건을 충족하도록 개선된 열 특성을 제공한다. 이런 유형의 분말 모재는 과도한 열팽창을 일으키지 않으며 첨가될 수 있는 고열전도도 재료의 양과 관련하여 제한되어 있다.
이런 복합 모재 재료는 조직이 일정하지 않으며, 열전도도가 높은 구리 모재가 주로 비제한적인 양식으로 열을 전도하기에 충분히 개방되어 있지 않기 (즉, 좁은 경로, 내화금속 입자를 건드림으로써 차단되는 유동 등) 때문에 혼합물의 법칙에 의해 예측되는 바와 같이 수행하지 않는다. 따라서, 열의 일부는 열전도도가 낮은 내화 금속 모재를 통해 전달되어야 한다. 또한, 모재 조직에는 낮은 수준의 다공도가 존재함으로써 열유동을 제한한다.
많은 경우, Mo-Cu 또는 W-Cu의 적층재 또는 모재 시스템은 완전히 해소될 수 없는 응력을 재료에 유기시키는 톱질, 절삭, 압연, 연마 및/또는 래핑과 같은 표준 야금학적 절차에 의해 얇은 구조로 제조된다. 이런 응력은 얇은 두께의 재료가 고온 납땜 공정에 노출될 때 뒤틀림을 일으킨다.
전자 패키징에 공통적으로 이용되는 재료로는 Al-흑연, Cu-흑연, CuMoCu 적층재, MoCu 분말 금속 코어를 구비한 CuMoCu 적층재, W-Cu 금속 모재 복합재, Mo-Cu 금속 모재 복합재, 실바(등록상표)(SILVAR®)[매사츄세츄 애틀보로 소재, 엔지니어드 머티리얼 솔루션사(Engineered Materials Solutions, Inc.)에서 구입 가능], Al-Si 금속 모재 복합재, Al-SiC 금속 모재 복합재 및 Cu-SiC 금속 모재 복합재가 있다.
미국 특허 제4,996,115호는 복합재 구조와 구리 및 열팽창율이 낮은 니켈-철 합금의 조합으로부터 상기 복합재 구조물을 제조하는 방법을 개시하고 있는데, 이때 구리는 니켈-철 판재를 피복하며 중심에 있는 니켈-철 판재를 사실상 등방성의 열전달 경로를 제공하는 방식으로 관통하여 개재된다. 그러나, 압연 공정을 이용하여 구리 피복 판재를 단조하면 판재에 불균일한 긴 모양의 구멍이 형성될 수 있으며, 이는 결국 불균일한 열전달과 방열을 일으킬 수 있다. 또한, 40 내지 60 밀(mil)의 큰 구멍 크기는 일반적으로 전자제품용으로 적절하지 않다.
미국 특허 제5,011,655호는 얇은 금속체 복합재 구조 제조 방법을 개시한다. 제1 금속의 내층이 산화물을 제거하고 야금학적 접합을 촉진시키기 위해 세척된다. 내층은 내층의 두께를 관통하는 복수의 관통공을 갖는다. 관통공은 제2 금속으로 된 금속 분말로 충전된다. 세척되어 충전된 내층의 양 측면에는 두 개의 제2 금속 외층이 배치되어 샌드위치 구조를 형성한다. 샌드위치 구조는 비산화성 대기에서 재결정이 발생하게 되는 온도까지 가열된다. 그 후, 샌드위치 구조는 열간 가공되어 샌드위치 구조물의 두께를 감소시킴으로써 얇은 금속체 복합재 구조를 형성한다. 불행하게도, 열간 가공 절차를 이용하여 복합재 구조를 단조시키면 불균일한 긴 모양의 구멍이 형성될 수 있으며, 이로 인해 불균일한 열전달과 방열을 가져올 수 있다. 또한, 비록 복합재 구조는 전자제품 용도에 이용되는 것으로 목적으로 하지만, 40 내지 62 밀의 큰 구멍 크기는 일반적으로 이런 용도에 적절하지 않다. 또한, 구멍을 충전시키기 위해 이용되는 분말의 다공도는 열을 전도하는 그 능력을 감소시킨다.
미국 특허 제5,156,923호는 서로 끼워지는 관계로 야금 접합되도록 냉간 가압 압연되어 두께가 감소되는 구리층과 인바(Invar)층을 갖는 금속 복합재를 개시하는데, 접합된 재료들의 스트립은 서로 야금 접합되도록 여러 번에 걸쳐 냉간 가압 압연되어 두께가 감소된다. 최종 금속 복합재는 인바층을 파괴하여 인바 재료의 부분들을 구리 모재 내로 분포시킴으로써 복합재의 열팽창을 제한한다. 그러나, 복합재는 열을 수직 방향, 즉 z-축 방향으로 발산시키는 능력이 제한된다.
복합재 구조의 사용에 대한 특별한 제한은 이들 구조가 통상적으로 다공성이고, 예컨대 위성 용도와 같이 특히 20 밀보다 작은 두께를 갖는 구조에서와 같이 가스나 공기의 누출이 방지되어야 하는 곳에 용도로 사용될 수 없다는 점이다.
미국 특허 제6,555,762호는 유전층으로부터 인접한 전기 회로까지 수직 방향, 즉 Z-연결을 이루기 위해 비아, 즉 관통 구멍을 충전하기 위한 도전성 조성을 갖는 고밀도 전자 패키지를 개시한다. 관통 구멍은 충전되기에 앞서 도금되거나 도금되지 않을 수 있다.
또한, 상술한 모재 재료는 열전도도가 높은 도전성 용침재의 낮은 융점 때문에 열처리에 의해서는 해소될 수 없는 응력을 내화금속에 축적시키는 상당한 공정을 수행하지 않고는 20 밀보다 작은 원하는 두께 범위로 얻어지기 어렵다.
얇은 재료를 얻는 것은 열 관계식 R = Const.L/KA 때문에 아주 중요하다.
이때, R은 내열성, L은 열이 유동하는 거리 또는 스프레더(spreader)의 두께, K는 열 스프레더의 열전도도, A는 면적이다. 내열성이 낮을수록 방열판으로서 의 성능은 더욱 양호하며, 이는 아래와 같은 영향을 받는다.
ㆍ열 유동을 위한 거리가 짧을수록 그리고 스프레더의 두께가 얇을수록 성능은 양호하다.
ㆍ열전도도가 높을수록 내열성은 낮다.
ㆍ열이 확산될 수 있는 면적이 클수록 내열성은 낮다.
어드밴드드 엔지니어링 머티리얼즈(Advanced Engineering Materials), 6, No. 3(2004), 제142면 내지 제144면에 기재된 루드케(Luedtke)의 고성능 용도를 위한 열 관리재(Thermal Management Materials for High-Performance Applications)는 열 스프레더로서 구리 피복 몰리브덴 및 구리 피복 몰리브덴-구리 모재 재료를 설명한다. 그러나, 이들 재료는 190 내지 250 W/MoK 사이의 유효 열전도도만을 제공한다.
일반적으로, 종래 기술은 z축 열전도도를 개선하도록 설계된 비아를 구비한 Ni-Fe 합금과 같이 내화금속의 특성에 근접한 재료를 개시한다. 그러나, 오늘날 특히 전자 산업에서는 내화금속의 특성을 능가하는 재료가 요구된다. 예컨대, 재료에 응력을 주지 않으며 충전될 수 있고 모든 방향으로 열을 발산시킬 수 있는 작고 균일하지만 더 많은 구멍을 가짐으로써 다른 시스템 뿐만 아니라 오늘날 이용되는 내화금속 시스템에 뛰어난 특성을 갖는 재료들이 요구된다.
따라서, 기술분야에서는 치수 안정성을 유지하면서도 충분히 얇은 두께를 갖고 생성된 열을 적절히 전도하고 제거하고 모든 방향으로 발산시킬 수 있는 발열 전자 부품에 유용한 방열재가 요구된다.
본 발명은 전자 패키징 부품 및 집적 회로 부품용 기판에 있어서, 원소 주기율표의 ⅥB족 금속 또는 열전도도가 높은 그 밖의 재료 및/또는 비등방성 재료를 함유하고 제1 주요면 및 제2 주요면과 제1 주요면에서 제2 주요면까지 적어도 부분적으로 연장되는 복수의 개구들을 갖는 코어판과, 적어도 일부 개구들에 의해 에워싸인 공간의 적어도 일부를 충전하는 원소 주기율표의 IB족 금속 또는 열전도도가 높은 그 밖의 재료와, 선택적으로, 제1 주요면의 적어도 일부와 제2 주요면의 적어도 일부 위에 배치되는 원소 주기율표의 IB족 금속을 함유하는 층을 포함하는 것을 특징으로 하는 기판에 관한 것이다.
또한, 본 발명은 반도체 및 집적회로 부품을 위한 상술한 기판을 제조하는 방법에 있어서, 원소 주기율표의 ⅥB족 금속 또는 비등방성 재료를 포함하는 박편이나 판을 제공하는 단계와, 박편이나 판의 제1 주요면에서 제2 주요면까지 적어도 부분적으로 연장되는 복수의 개구들을 형성하는 단계와, 적어도 일부 개구들에 의해 에워싸인 공간을 원소 주기율표의 IB족 금속으로 충전하는 단계와, 선택적으로 제1 주요면의 적어도 일부와 제2 주요면의 적어도 일부 위에 원소 주기율표의 IB족 금속을 포함하는 층을 형성하는 단계를 포함하는 것을 특징으로 하는 기판 제조 방법에 관한 것이다.
또한, 본 발명은 상술한 기판과 하나 이상의 반도체 부품을 포함하는 전자 장치에 관한 것이다.
도1은 본 발명에 따르는 구멍을 구비한 박편이나 판의 평면도이다.
도2는 도1의 박편이나 판의 단면도이다.
도3은 표면이 피복되고 구멍들이 금속으로 충전된 본 발명에 따르는 구멍을 구비한 박편이나 판의 일 예를 도시하 단면도이다.
도4는 본 발명에 따른 샌드위치 기판의 단면도이다.
도5는 본 발명에 따라 구리로 충전되고 피복된 2층 천공 몰리브덴 기판의 단면을 30배율로 촬영한 사진이다.
작업예, 즉 달리 지시되는 경우 이외에 본 명세서와 청구항에 사용되는 성분의 양, 반응 조건 등을 지칭하는 모든 숫자와 식은 모든 경우 "약"이라는 용어에 의해 수식됨을 이해하여야 한다.
본 명세서에서 "혼합물의 법칙"이라 함은 둘 이상의 성분을 함유한 재료가 나타내는 열 반응을 말한다. 혼합물의 법칙에서, 하나 보다 많은 재료를 함유한 기판의 종방향 열특성(평행한, 즉 x-y 평면에서의 특성)은 성분의 체적 분율로 칭량된 복합재 성분의 반응의 합으로서 평가된다.
본 발명은 내화금속 박편 또는 판을 적어도 부분적으로 관통하여 연장되는 정밀 구멍의 반복적 네트워크를 생성하기 위해 에칭, 스탬핑, 드릴링, 레이저 드릴링, 화학적 밀링 또는 이들 공정 중 둘 이상을 이용한다. 구멍의 적어도 일부는 하나 이상의 열전도재를 포함하는 코팅으로 적어도 부분적으로 충전된다. 예컨대, 상술한 바와 같은 적층재 또는 모재 조성과 관련하여 열응력이 보유되는 단점을 일으키지 않고 열전도도가 높은 비아를 갖는, 예컨대 몰리브덴 및/또는 텅스텐으로 된 아주 얇은 스프레더가 형성될 수 있다. 따라서, 공지된 내화금속계 방열판에 이용 가능한 것들보다 내열성이 충분히 낮고 z-축 열전도도가 높은 새로운 계열의 재료가 마련된다.
본 명세서에서 "비등방성 재료"라 함은 x-y 평면에 수직한 z-축을 따라 x-y 평면에서 서로 다른 열전도도를 나타내는 재료를 지칭한다. 본 발명에서 사용될 수 있는 비제한적인 비등방성 재료의 예는 흑연이다.
본 발명은 반도체 및 집적회로 부품을 위한 열 스프레더로서 사용될 수 있는 것으로, 제1 주요면 및 제2 주요면과 제1 주요면에서 제2 주요면까지 적어도 부분적으로 연장되는 복수의 개구들을 갖는 코어판과, 적어도 일부 개구들에 의해 에워싸인 공간의 적어도 일부를 충전하는 금속 또는 열전도도가 높은 그 밖의 재료와, 선택적으로, 제1 주요면의 적어도 일부와 제2 주요면의 적어도 일부 위에 배치되는 금속이나 열전도도가 높은 그 밖의 재료를 함유한 층을 포함하는 기판을 제공한다.
코어판은 원소 주기율표의 ⅥB족 금속 및/또는 비등방성 재료를 포함한다. 본 발명의 일 실시예에서, ⅥB족 금속은 몰리브덴, 텅스텐, 몰리브덴 및 텅스텐 함유 합금, 몰리브덴 합금, 텅스텐 합금 및 이들의 조합 중에서 선택된다.
코어판은 적어도 1, 어떤 경우 적어도 2, 그 밖의 경우 적어도 3, 어떤 상황에서 적어도 4, 그 밖의 상황에서 적어도 5 밀(mil)의 두께를 가질 수 있다. 또한, 코어판은 최고 50, 어떤 경우 최고 40, 그 밖의 경우 최고 30, 어떤 상황에서 최고 25, 그 밖의 상황에서 최고 20, 어떤 경우 최고 15, 그 밖의 경우 최고 10 밀의 두께를 가질 수 있다. 코어판이 너무 두터운 경우, 열이 더 많은 거리를 이동해야 하기 때문에 그 내열성은 너무 높을 수 있다. 코어판은 상술한 값들 중 어느 한 값으로 표현되는 두께를 갖거나 상술한 값들 중 임의의 값 사이에 있는 범위의 두께를 가질 수 있다.
본 발명의 특정 실시예에서, 코어판의 두께는 박편이나 판의 제1 부분에 대한 1 내지 10 밀에서 박편이나 판의 제2 부분 대한 5 내지 50밀까지 변한다.
본 발명의 일 실시예에서, 코어판은 하나 이상의 금속을 포함하며 적어도 50, 어떤 경우 적어도 75, 그 밖의 경우 적어도 100 W/MoK의 열전도도를 갖는다. 또한, 코어판은 최고 200, 어떤 경우 최고 175, 그 밖의 경우 최고 150 W/MoK의 열전도도를 갖는다. 코어판은 상술한 값들 중 어느 한 값으로 표현되는 열전도도를 갖거나 상술한 값들 중 임의의 값 사이에 있는 열전도도를 가질 수 있다.
본 발명의 다른 실시예에서, 코어판은 비등방성 재료를 포함한다. 비등방성 재료는 적어도 50, 어떤 경우 적어도 75, 그 밖의 경우 적어도 100 W/MoK의 열전도도를 가질 수 있다. 또한, 코어판은 x-y 평면에서 최고 2,200, 어떤 경우 1,750, 그 밖의 경우 최고 1,500 W/MoK의 열전도도를 가질 수 있다. 코어판은 상술한 값들 중 어느 한 값으로 표현되는 열전도도를 갖거나 상술한 값들 중 임의의 값 사이에 있는 열전도도를 가질 수 있다.
본 발명에 따르는 코어판은 코어판을 적어도 부분적으로 관통하여 연장되는 구멍들 또는 "비아"들을 갖는다. 구멍은 임의의 적절한 형상을 가질 수 있다. 구멍의 적절한 형상으로는 다음에 제한되지 않지만 원형, 정사각형, 직사각형, 육각형, 팔각형 및 이들의 조합이 있다. 조합 형상은, 예컨대 코어판의 각 표면에 서로 다른 구멍 형성 기술이 이용되고 개개의 구멍들이 만날 때 또는 단지 제조 공정에서의 허용 가능한 공차 변이로 인해 관통 구멍이 형성되는 경우 형성될 수 있다.
또한, 구멍들은 어떤 적절한 단면 형상이라도 가질 수 있다. 구멍의 적절한 단면 형상으로는 다음에 제한되지 않지만 모래시계 형상, 원뿔 형상, 각면(straight sided) 형상 및 이들의 조합이 있다.
도1 및 도2는 본 발명에서 사용되는 코어판의 특정 실시예를 도시한다. 코어판(10)은 코어판(10)의 본체(12)와 본체(12)를 적어도 부분적으로 관통하여 연장되는 구멍(14)을 포함한다. 도2에 도시된 바와 같이, 구멍(14)은 본체(12)를 완전히 관통하여 연장되고 구멍(16)은 본체(12)를 단지 부분적으로 관통하여 연장된다.
본 발명의 일 실시예에서, 코어판에 형성된 개구는 코어판 체적의 적어도 5, 어떤 경우 적어도 10, 그 밖의 경우 적어도 15, 어떤 상황에서 적어도 20, 그 밖의 상황에서 적어도 25 %를 구성할 수 있다. 또한, 코어판에 형성된 개구는 코어판 체적의 최고 90, 어떤 경우 최고 75, 그 밖의 경우 최고 60, 어떤 상황에서 최고 50, 그 밖의 상황에서 최고 40 %까지 마련될 수 있다.
구멍의 직경과 형상은 기술분야에서 일반적으로 허용되는 제조 공차에 따라 달라질 수 있다. 통상적으로, 본 발명에서 구멍은 종래 기술에서 보다 작고 더 많 게혀엉되어 수직 방향, 즉 z-축 방향으로 개선된 방열 작용을 가져오고 전자 및 컴퓨터 관련 용도에도 더 잘 맞는다. 일반적으로, 본 발명의 기판은 텅스텐이나 몰리브덴과 같은 내화금속을 단독을 이용하는 경우에 나타나는 성능보다 뛰어난 성능을 제공한다.
본 발명의 일 실시예에서, 구멍, 즉 개구는 가장 넓은 지점에서 측정한 직경이 적어도 2 밀, 어떤 경우 적어도 3 밀, 그 밖의 경우 적어도 5 밀일 수 있다. 또한, 구멍은 직경이 최고 25 밀, 어떤 경우 최고 20 밀, 그 밖의 경우 최고 15 밀일 수 있다. 구멍의 크기는 최종 제품에서 기대되는 특정 열전도성 외에도 코어판의 면적과 두께에 따른다. 구멍의 직경은 상술한 어떤 값 또는 상술한 값들 중 임의의 값 사이의 범위일 수 있다.
본 발명의 일 실시예에서, 구멍을 최대 지점에서 측정했을 때 코어판 또는 박편의 두께에 대한 구멍의 직경, 즉 개구 직경의 비율은 적어도 0.75, 어떤 경우 적어도 0.8, 그 밖의 경우 적어도 0.9, 그리고 어떤 상황에서 적어도 1일 수 있다. 또한, 코어판 또는 박편의 두께에 대한 구멍의 직경, 즉 개구 직경의 비율은 최고 1.5, 어떤 경우 적어도 1.4, 그 밖의 경우 적어도 1.3, 어떤 상황에서 최고 1.25, 그 밖의 상황에서 최고 1.2일 수 있다. 코어판 또는 박편의 두께에 대한 구멍, 즉 개구 직경의 비율은 상술한 어떤 값 또는 상술한 값들 중 임의의 값 사이의 범위일 수 있다.
본 발명의 기판에서, 층은 코어판의 제1 주요면의 적어도 일부 및 제2 주요면의 적어도 일부 위에 배치되며 원소 주기율표의 IB족 금속을 함유할 수 있다. 또한, 층 재료는 코어판에 형성된 적어도 일부 구멍이나 개구에 의해 에워싸인 공간을 적어도 부분적으로 충전한다.
어떠한 적절한 IB족 금속이라도 층으로 사용될 수 있다. 적절한 IB족 금속으로는 다음에 제한되지 않지만 구리, 구리 합금, 은 또는 은 합금이 있다.
또한, 층은 열전도도가 높은 재료를 포함할 수 있다. 이런 재료는 통상적으로 적어도 200 W/MoK의 열전도도를 갖는다. 열전도도가 높은 적절한 재료로는 다음에 제한되지 않지만 다이아몬드, 합금, 복합재 및 나노튜브가 있다.
본 명세서에서 열전도도가 높은 재료인 "합금"이라 함은 적어도 200 W/MoK의 열전도도를 갖는 하나 이상의 금속을 함유하는 조성물을 말한다.
본 명세서에서 "복합재"라 함은 IB족 금속과 적어도 하나의 다른 재료를 함유하는 조성물을 말한다.
본 명세서에서 "나노튜브"라 함은 원통체에 고르게 감겨 있는 흑연층으로 구성된 시스템을 말한다. 원통체는 통상적으로 직경이 단지 수 나노미터이고 길이가 최고 1 밀리미터 이상일 수 있다. 길이-대-폭 종횡비는 아주 높다.
본 발명의 특정 실시예에서, 층은 적어도 0.001, 어떤 경우 적어도 0.01, 그 밖의 경우 적어도 0.1 중량%의 Ni, 그리고 최고 1, 어떤 경우 0.75, 그 밖의 경우 최고 0.5 중량%의 Ni층을 포함할 수 있다. 본 발명의 일 실시예에서, Ni는 판이나 박편의 표면 위에 박층으로서 도포될 수 있다. Ni를 포함함으로써 IB족 금속층은 코어판의 표면을 보다 잘 습윤시키고 구멍을 원하는 바와 같이 충전시킬 수 있게 된다.
본 발명의 일 실시예에서, IB족 금속층 또는 열전도도가 높은 그 밖의 재료층은 열전도도가 적어도 200, 어떤 경우 적어도 350, 그 밖의 경우 적어도 500, 그리고 최고 2,200, 어떤 상황에서 최고 1,500, 그 밖의 상황에서 최고 1,200, 어떤 경우 최고 1,100 및 그 밖의 경우 최고 1,000 W/MoK인 하나 이상의 재료를 함유한다. 층에 있는 특정 재료의 열전도도는 상술한 어떤 값 또는 상술한 값들 중 임의의 값 사이일 수 있다.
본 발명의 일 실시예에서, 코어판 또는 코어 박편에 형성된 구멍, 즉 개구의 적어도 일부는 하나 이상의 IB족 금속이나 열전도도가 높은 그 밖의 재료로 적어도 부분적으로 충전되며 코어판이나 코어 박편의 어떤 표면에도 층이 배치되지 않는다.
본 발명의 다른 실시예에서, 코어판 또는 코어 박편에 형성된 구멍, 즉 개구의 적어도 일부는 하나 이상의 IB족 금속이나 열전도도가 높은 그 밖의 재료로 적어도 부분적으로 충전되며 코어판이나 코어 박편 표면의 적어도 일부 위에 층이 배치된다. 층이 존재할 경우(즉, 층 두께가 0일 수 있다), 코어판의 각 표면에 있는 층은 적어도 0.001, 어떤 경우 적어도 0.01, 그 밖의 경우 적어도 0.1, 어떤 상황에서 적어도 1, 그 밖의 상황에서 적어도 2, 어떤 경우 적어도 3, 그리고 그 밖의 경우 적어도 5 밀의 두께를 가질 수 있다. 층이 너무 얇은 경우, 층의 열확산 능력은 감소될 것이다. 또한, 층은 최고 50, 어떤 경우 최고 40, 그 밖의 경우 최고 30, 어떤 상황에서 최고 25, 그 밖의 상황에서 최고 20, 어떤 경우 최고 15 그리고 그 밖의 경우 최고 10 밀의 두께를 가질 수 있다. 층은 상술한 값들 중 어느 한 값으로 표현되는 두께를 갖거나 상술한 값들 중 임의의 값 사이에 있는 두께를 가질 수 있다.
본 발명의 일 실시예에서, IB족 금속층은 기판의 일 측면에서 타 측면까지 균일한데, 균일이란 층의 두께가 기판의 일 측면에서 타 측면으로 ±10% 보다 크지 않게, 어떤 경우 ±5% 보다 크지 않게 변하는 것을 의미한다.
본 발명의 특정 실시예에서, 층은 코어판의 표면을 가로질러 균일하지는 않다. 특정 실시예에서, 층의 두께는 코어판의 제1 부분 위에서의 0 또는 0.001 내지 10 밀로부터 코어판의 제2 부분 위에서의 5 내지 50까지 변한다.
층이 존재할 경우, 각 층의 두께에 대한 코어판 두께의 어떠한 적절한 비율이라도 본 발명의 기판에 사용될 수 있다. 본 발명의 일 실시예에서, 제1 주요면 상에서 각 층의 두께에 대한 코어판 두께의 비율은 1:0.1 내지 1:2, 어떤 경우 1:0.5 내지 1:1.5, 그 밖의 경우 1:0.75 내지 1:1.25, 특별한 경우 대략 1:1일 수 있다. 또한, 제2 주요면 상에서 층은 1:0.1 내지 1:2, 어떤 경우 1:0.5 내지 1:1.5, 그 밖의 경우 1:0.75 내지 1:1.25, 특별한 경우 대략 1:1일 수 있다.
층은 열전도도가 적어도 200, 어떤 경우 적어도 250, 그 밖의 경우 적어도 300 W/MoK이다. 또한, 층은 열전도도가 최고 500, 어떤 경우 최고 400, 그 밖의 경우 최고 350 W/MoK이다.
층은 상술한 값들 중 어느 한 값으로 표현되는 열전도도를 갖거나 상술한 값들 중 임의의 값 사이에 있는 열전도도를 가질 수 있다.
본 발명의 일 실시예에서, 본 발명의 기판은 혼합물의 법칙에 기초해서 기대되거나 예측되는 열특성을 나타내지 않는다. 특정 실시예에서, TCE는 기대하거나 예측한 것보다 낮다. 본 발명의 기판의 예측 TCE는 혼합물의 법칙에 의해 예측되는 값들보다 적어도 10% 미만, 어떤 경우 적어도 20%미만, 그리고 그 밖의 경우 적어도 25% 낮을 수 있다.
도3에는 본 발명의 특정 실시예가 도시되어 있다. 본 실시예에서, 기판(20)은 대략 모래시계 형상의 구멍(26)이 관통 연장된 코어판 또는 코어 박편(24)을 포함한다. 코어판(24)은 하나 이상의 VIB족 내화금속을 함유한다. 층(22)은 코어판(24)의 표면 위에 배치되어 구멍(24)을 충전한다. 층(26)은 구리, 구리 합금, 은 또는 은 합금을 함유한다.
본 발명의 일 실시예에서, 기판은 열전도도가 적어도 50, 어떤 경우 적어도 100, 그 밖의 경우 적어도 150, 어떤 상황에서 적어도 200, 그 밖의 상황에서 적어도 250, 일부 경우 적어도 275, 그 밖의 경우 적어도 300 W/MoK일 수 있다. 기판은 상술한 값들 중 어느 한 값으로 표현되는 열전도도를 갖거나 상술한 값들 중 임의의 값 사이에 있는 열전도도를 가질 수 있다.
본 발명의 일 실시예에서, 기판은 적어도 1 밀, 어떤 경우 적어도 2.5 밀, 그 밖의 경우 적어도 5 밀의 두께를 가질 수 있다. 또한, 기판은 최고 100 밀, 어 떤 경우 최고 50 밀, 그 밖의 경우 최고 35 밀, 어떤 상황에서 최고 25 밀의 두께를 가질 수 있다. 기판 두께는 상술한 어떤 값이거나 상술한 값들 중 임의의 값 사이에 있을 수 있다.
본 발명의 특정 실시예에서, 코어판의 ⅥB족 금속과 층의 IB족 금속의 특정 조합들이 이용될 수 있다. 특정예로서, ⅥB족 금속은 몰리브덴일 수 있고 IB족 금속은 구리일 수 있다. 다른 특정예에서, ⅥB족 금속은 텅스텐일 수 있고 IB족 금속은 구리일 수 있다.
통상적으로, 구멍이 적어도 부분적으로 IB족 금속으로 충전되고 선택적으로 IB족 금속으로 피복된 ⅥB족 금속 박편은 밀폐 구조이다. 본 명세서에서 "밀폐 구조"는 본 발명의 충전 모재가 가스가 해당 구조를 쉽게 통과할 수 없는 것을 의미하는 기밀성이라는 것을 의미한다. 비제한적인 예로서, 본 발명의 모재는 1 기압차에서 1×10-5 std cc/sec보다 작은 누출율을 갖는다는 점에서 밀폐되어 있다. 다른 비제한적인 예로서, 본 발명의 모재는 인공위성 용도에 요구되는 누출율 명세 사항을 충족한다는 점에서 기밀성이다.
본 발명의 일 실시예에서, 기판에 형성된 둘 이상의 층은 샌드위치형 구조를 제공하도록 "적층"될 수 있다. 본 실시예에서, 상술한 바와 같이 구멍이 IB족 금속층으로 충전되고 표면이 IB족 금속층으로 피복된 상태에서 제1 주요면에서 제2 주요면까지 적어도 부분적으로 연장되는 복수의 개구를 갖는 ⅥB족 금속 및/또는 비등방성 재료를 함유한 둘 이상의 코어판이 서로의 상부에 배치된다.
적층 기판의 비제한적인 예가 도4에 도시되어 있다. 적층 기판(50)은 제1 기판층(51)과, 제2 기판층(52)과, 제3 기판층(53)을 포함한다. 각각의 기판층(51, 52, 53)은 ⅥB족 금속 및/또는 비등방성 재료를 함유하는 코어판(56)의 상부면 및 하부면 위에 배치되는 IB족 금속층(55)과, 기판층(51, 52, 53)을 관통하여 연장되고 IB족 금속으로 충전된 구멍(54)들을 포함한다. 비록 구멍(54)들은 서로의 상부에 정렬된 것으로 도시되어 있지만, 이런 정렬은 선택적인 것으로서, 구멍들은 오프셋될 수 있으며 이런 오프셋 상태가 어떤 경우에는 방열을 돕기 위해 바람직할 수 있다.
본 발명의 샌드위치 기판에서, 열은 구멍(54)을 충전하는 IB족 금속을 거쳐 층들 사이에서 수직하게 (z-축 방향으로) 전달될 수 있다. 각각의 층에서, 열은 IB족 금속층(55)을 따라 측방으로, 즉 x-y 평면에서 전달된다. 따라서, 이런 구조는 열을 모든 방향으로 효과적으로 전달한다.
본 발명의 샌드위치 기판은 적절한 측면(x-y 평면) 방열이 제공될 수 있기 때문에 단층 기판보다 두터운 기판을 제공할 수 있다. 따라서, 본 발명의 샌드위치 기판은 적어도 2 밀, 어떤 경우 적어도 5 밀, 그 밖의 경우 적어도 10 밀의 두께를 가질 수 있다. 또한, 샌드위치 기판은 최고 1,000 밀, 어떤 경우 최고 500 밀, 그 밖의 경우 최고 250 밀의 두께, 어떤 상황에서 최고 200 밀, 그리고 그 밖의 상황에서 최고 100 밀의 두께를 가질 수 있다. 샌드위치 기판 두께는 상술한 어떤 값이거나 어떤 값들 사이에 있을 수 있다.
본 발명의 특정예에서, 본 발명의 샌드위치 기판은 약 2 내지 약 40 밀의 두 께를 가질 수 있다.
본 발명에 따른 박판의 샌드위치 구조는 종래 방법에 비해 또는 두터운 판재가 기판을 형성하기 위해 이용될 때 보다 많고 보다 균일하고 보다 작은 구멍들이 기판의 상부면와 바닥면을 가로질러 마련될 수 있기 때문에 특히 유리하다. 구멍 직경은 기판 두께에 관련되기 때문에, 아주 얇은 기판에 아주 작은 구멍을 형성하여 충전시킨 후 아주 얇은 기판을 상술한 바와 같이 적층함으로써 기판 표면에 보다 많고 보다 균일하고 보다 작은 구멍들, 따라서 개선된 열전달 성능을 제공한다.
본 발명의 일 실시예에서, 적층 또는 샌드위치 구조 기판은 적층 기판의 두께에 대한 구멍 개구의 직경비가 0.75보다 작도록 일 면 또는 양면을 따라 형성된 구멍을 갖는다.
상술한 바와 같이, 종래의 Mo-Cu 또는 W-Cu의 적층재 또는 모재 시스템은 재료에 완전히 해소될 수 없는 응력을 유기시키는 표준 야금학적 절차에 의해 얇은 기판으로 제조된다. 이런 응력은 얇은 두께의 재료가 고온 납땜 공정에 노출될 때 뒤틀림을 일으킨다. 전자 패키징 부품 및 집적 회로 부품을 위한 본 발명의 기판의 특별한 장점은 코어판의 응력이 IB족 금속을 첨가하기 전에 해소될 수 있다는 점이다. 이는 종래 기술의 재료에서 발견되는 얇은 두께에서의 말림 작용을 방지한다.
또한, 본 발명은 반도체 및 집적회로 부품을 위한 상술한 기판을 제조하는 방법을 제공한다. 본 방법은, 원소 주기율표의 ⅥB족 금속 또는 비등방성 재료를 포함하는 박편이나 판을 제공하는 단계와, 박편이나 판의 제1 주요면에서 제2 주요 면까지 적어도 부분적으로 연장되는 복수의 개구들을 형성하는 단계와, 제1 주요면의 적어도 일부와 제2 주요면의 적어도 일부 위에 원소 주기율표의 IB족 금속을 함유하는 층을 형성하는 단계와, 적어도 일부 개구들에 의해 에워싸인 공간을 원소 주기율표의 IB족 금속으로 충전하는 단계를 포함한다.
본 방법은 IB족 금속이 차례로 첨가되는 표준 공정법을 이용하여 가공되거나 개조되는 코어판이나 코어 박편 재료를 조작하기가 용이하다는 점에서 유리하다. 이는 훨씬 더 복잡하고 고가인 공정 단계들을 필요로 하는 종래의 방열재보다 뛰어난 장점을 제공한다.
본 발명의 일 실시예에서, 개구는 에칭, 스탬핑, 드릴링, 레이저 드릴링, 화학적 밀링 및 이들의 조합 중에서 선택된 방법에 의해 박편이나 판에 형성된다.
본 발명의 다른 실시예에서, 층은 용융, 열용사, 분말 용해, 전기 도금, 용해 및 전기 도금, 스퍼터링, 선택적 도금, 용침, 주조, 가압 주조 및 이들의 조합 중에서 선택되는 하나 이상의 방법을 이용하여 형성된다.
본 발명의 일 실시예에서, 모든 응력 유기 공정 단계(예컨대, 톱질, 절삭, 압연, 연마 및/또는 래핑)들은 박편이나 판에 IB족 금속을 첨가하기 전에 완료된다.
본 발명의 일 실시예에서, IB족 금속의 스트립은 박편이나 판의 표면 상에 배치되고 스트립은 스트립이 용융되어 구멍이나 개구를 충전하고 선택 사항으로 층을 형성하는 온도까지 가열된다. 특정 실시예에서, 둘 이상의 스트립 층이 박편이나 판의 표면에 배치되어 용융된다. 이 경우, 용융 동안 개선된 열 분포와 개선된 구멍 충전이 얻어진다. 어떤 특정 이론에 제한되지는 않지만, 융융되지 않은 상부 스트립과 용융된 하부 스트립 사이에서 얻어지는 능력은 IB족 금속의 개선된 유동성, 분포 및 충전성을 가져오는 것으로 생각된다. 본 방법은 IB족 금속의 개선된 확산 특성으로 인해 판이나 박편에 큰 규모의 피복 구역을 마련할 수 있도록 한다.
본 발명의 일 실시예에서, 최종 압하 단계가 반도체 및 집적회로 부품을 위한 상술한 기판을 제조하는 방법에 이용될 수 있다. 압하 단계는 표면을 보다 균일하게 만들고 기판을 치밀화시키고 기판의 두께를 감소시키고 그리고/또는 기판을 템퍼링하기 위해 수행될 수 있다. 어떠한 적절한 압하 단계라도 이용될 수 있으며, 적절한 압하 단계로는 다음에 제한되지 않지만 압연 및 고온 등방 프레스가 있다.
또한, 본 발명은 상술한 방법에 따라 제조되는 기판을 제공한다.
또한, 본 발명은 상술한 기판과 하나 이상의 반도체 부품을 포함하는 전자 패키징 부품을 제공한다.
여하한 적절한 전자 패키징 부품이라도 본 발명에, 구체적으로 발열 부품을 포함하는 것들에 포함될 수 있다. 적절한 전자 패키징 부품으로는 다음에 제한되지 않지만 무선통신 장치, 광섬유 레이저, 동력 생성 반도체, 레지스터 및 광전(opto-electronic) 장치가 있다.
본 발명의 일 실시예에서, 상술한 기판 또는 적층 기판은 다소의 열팽창성을 갖는 제2 기판에 부착되어 조합 기판을 형성한다. 이런 제2 기판의 비제한적인 예로는 다음에 제한되지 않지만 강, 알루미늄, 구리 또는 세라믹 기판이 있다. 조합 기판은 개선된 열 분포 특성을 갖고 내부 응력이 감소되기 때문에 유리하다.
비제한적인 예로서, 상술한 조합 기판은 스퍼터링 타겟의 배면판으로 사용될 수 있다.
이하, 다음의 예를 참조하여 본 발명을 추가로 설명한다. 다음의 예들은 본 발명을 제한하고자 함이 아닌 단지 본 발명을 예시하기 위한 것이다. 달리 언급하지 않는한, 모든 %는 중량%이다.
예
통상적으로 사용되는 몰리브덴은 140 W/MoK의 열전도도(TC)와 질소 대기, 26 ℃ 내지 400 ℃에서 약 5.1 PPM/℃의 열팽창율(CTE)를 갖는다.
냉간 가공된 순수 몰리브덴 박편이 0.005"(0.0127 ㎝, 5 밀 박편) 내지 0.010"(0.0254 ㎝, 10 밀 박편)의 두께로 압연되었다. 광 화학 마스크가 각 박편의 양 측면에 도포되고 28%의 구멍 체적을 갖는 스태거드(staggered) 구멍 패턴이 보다 양호한 구멍 공차 제어를 위해 양 측면으로부터 광 화학적 밀링 기술에 의해 형성되었다. 통상의 직경 크기는 5 밀 및 10 밀 재료 모두에 대해 포일 두께의 대략 1.2배였다. 구멍은 10 밀 스트립에서 더 컸기 때문에 5밀 스트립보다 적은 수의 단위 면적당 구멍이 있었다.
밀링된 몰리브덴은 27 ℃ 내지 400 ℃에서 약 5.65 ppm/℃의 CTE를 가졌다.
0.028" 무산소 고전도도(OFHC) 구리 박편의 스트립을 갖는 흑연 보트에 샘플들을 배치시키고 이슬점이 -80 ℃인 수소 대기, 1093 ℃(2000 ℉)에서 3 인치/ 분(7.64 ㎝/분)의 속도로 컨베이어로를 통과시켰다.
5 밀 박편은 쉽게 습윤되었지만 0.010" Mo는 불균일하게 습윤되었다. 이는 10 밀의 Mo와 다음의 보다 거친 표면을 통해 에칭시키기 위해 필요한 긴 시간으로 인한 것이다.
구리 박편을 갖지 않는 동일한 흑연 보트에 10 밀 박편을 배치시키고 동일한 노를 통해 3"/분의 속도로 통과시켜서 스트립 표면을 환원시키고 세척시켰다. 동일한 스트립을 Cu 박편을 갖는 상술한 조건과 동일한 조건으로 다시 흑연 보트에 배치했다. 습윤 균일성은 이제 5 밀 스트립과 동등했다.
단층 박편
5 밀 박편
1 조각의 2.8 밀 Cu 포일이 전체 표면을 덮는 5 밀 Mo 박편이 노를 통과했다. 이 포일의 두께는 추가 재료가 Mo 표면을 덮기 위해 이용된 상태에서 40%의 구멍 체적과 대략 동일했다. 표면의 일부 영역에는 Cu가 균일하게 습윤되지 않고 Cu가 상부면에 대략 1 밀까지 쌓인 영역이 형성된다. 일부 샘플은 이런 조건을 나타냈지만 다른 샘플들은 균일하게 습윤되었다. 모든 경우에, 용융 Cu는 구멍을 완전히 충전시키지 않았으며 여하한 함몰부라도 완전히 채워서 평활한 Cu 오버레이를 생성하기 위해 전기 도금이 필요했다. 편차는 정착물과 모세관에 기인했다.
샘플들은 대략 5/8" 제곱으로 절단되었으며 샘플들이 완전히 평활할 때까지 전해액 구리로 도금되었다. 5 밀 박편은 각 측면에 4.5 밀의 구리 오버코트를 가 졌으며 전체 두께는 14 밀이었고 TC는 232 내지 236 W/MoK였다.
10 밀 박편
2 조각의 2.8 밀 Cu 포일이 전체 표면을 덮는 10 밀 Mo 박편이 노를 통과했다. 이 포일의 두께는 추가 재료가 Mo 표면을 덮기 위해 이용된 상태에서 40%의 구멍 체적과 대략 동일했다. 표면의 일부 영역에는 Cu가 균일하게 습윤되지 않고 Cu가 상부면에 대략 1 밀까지 쌓인 영역이 형성된다. 일부 샘플은 이런 조건을 나타냈지만 다른 샘플들은 균일하게 습윤되었다. 모든 경우에, 용융 Cu는 구멍을 완전히 충전시키지 않았으며 여하한 함몰부라도 완전히 채워서 평활한 Cu 오버레이를 생성하기 위해 전기 도금이 필요했다. 편차는 정착물과 모세관에 기인했다.
샘플들은 대략 5/8" 제곱으로 절단되었으며 전체 두께가 12 밀이었고 CTE는 질소 대기, 26 ℃ 내지 400 ℃에서 약 6.36 ppm이었다.
이 결과는 본 발명의 기판이 혼합물의 법칙을 따르지 않음을 보여준다. 본 샘플은 예측 CTE가 10.9 ppm[5.1(Mo의 CTE) + 0.51(Mo의 체적 분율) + 17(Cu의 CTE)×0.49(Cu의 체적 분율) = 10.9 ppm]이었지만 측정된 CTE는 6.3 ppm이었다.
Ni 도금 5 밀 박편
5 밀 박편을 2 밀의 Ni로 도금하여 밀착성을 증진시키기 위해 982 ℃(1800 ℉)로 확산 소성시키고 Cu 습윤성을 개선하기 위해 용융 Cu로 처리하였다.
1 조각의 2.8 밀 Cu 포일이 전체 표면을 덮는 5 밀 Mo 박편이 노를 통과했다. 이 포일의 두께는 추가 재료가 Mo 표면을 덮기 위해 이용된 상태에서 40%의 구멍 체적과 대략 동일했다. 용융 Cu는 구멍을 완전히 충전시켰으며 여하한 함몰부라도 완전히 채워서 평활한 Cu 오버레이를 생성하기 위해 전기 도금이 필요했다. Ni는 몰리브덴 표면의 습윤을 개선시켰다.
Ni 도금된 10 밀 박편
Ni 코팅이 Cu 습윤성을 개선하는지 여부를 판단하기 위해 10 밀 박편을 2 마이크로인치의 Ni로 도금하여 982 ℃(1800 ℉)로 확산 소성시켰다.
2 조각의 2.8 밀 포일이 전체 표면을 덮는 10 밀 Mo 박편이 노를 통과했다. 이 포일의 두께는 추가 재료가 Mo 표면을 덮기 위해 이용된 상태에서 40%의 구멍 체적과 대략 동일했다. 용융 Cu는 구멍을 완전히 충전시켰으며 여하한 함몰부라도 완전히 채워서 평활한 Cu 오버레이를 생성하기 위해 전기 도금이 필요했다. Ni는 몰리브덴 표면의 습윤을 개선시켰지만 습윤은 5 밀 박편 실험에서만큼 양호하지 않았다. 이는 보다 작은 직경의 구멍들로 인한 더 큰 모세관 작용에 기인한 것이었다.
샘플들은 대략 5/8" 제곱으로 절단되었으며 두께가 10 밀이었고 TC는 190 W/MoK였다.
다음에 샘플들은 완전히 평활하게 될 때까지 전해액 구리로 도금되었다. 구 리 오버코트는 두께가 5 밀이었으며 20 밀의 전체 두께를 가졌다. 샘플들은 측정 시간(1.3 내지 28.8 msec)에 따라 185 내지 219 W/MoK의 열전도도를 가졌다.
둘 이상의 포일층
5 밀 박편
두 조각의 5밀 두께 몰리브덴 천공 박편을 흑연 보트에 배치하되 이들 보트 사이에 하나의 2.8 밀 Cu 박편을 두고 다른 것은 그 상면에 배치했다. 샘플들은 동일한 방식으로 처리되었다. Mo 표면의 습윤성은 뛰어났으며 용융 Cu는 스트립의 모서리쪽으로 아주 균일하게 이동되었다. 표면에 Cu가 불균일하게 축적되는 현상은 전혀 없었다. 스트립 표면 사이의 간극은 단일 스트립 실험의 경우보다 Cu를 보다 균일하게 이동시키는 모세관 경로를 제공하는 것처럼 보인다. 양호한 습윤성을 위해 얇은 Ni 표면층을 사용할 필요가 없었다. 이는 Ni가 Mo-Cu 모재의 TC에 영향을 줄 수 있기 때문에 유익하다.
샘플들은 대략 5/8" 제곱으로 절단되었으며 12 밀의 두께와 219 W/MoK의 TC를 가졌다.
5 밀 박편
두 조각의 5밀 두께 몰리브덴 천공 박편을 흑연 보트에 배치하되 이들 보트 사이에 하나의 1 밀 Cu 박편을 두고 5 밀 Cu 박편은 상부면 및 바닥면을 따라 배치 했다. 샘플들은 동일한 방식으로 처리되었다. 최종 기판을 단면으로 만들어 도5에 도시된 바와 같이 30 배율로 촬영하였다. 기판(30)의 사진은 상부 몰리브덴 조각(34)과 바닥 몰리브덴 조각(35)과 상부 조각(34) 및 바닥 조각(35) 사이의 얇은 구리층(36)을 보여준다. 상부 구리층(32)과 바닥 구리층(33)은 바닥 구리 충전 구멍(38) 및 상부 구리 충전 구멍(39)을 거쳐 연결된다.
10 밀 박편
두 조각의 10 밀 두께 Mo 천공 박편을 흑연 보트에 배치하되 이들 보트 사이에 하나의 2.8 밀 Cu 박편을 두고 다른 것은 그 상부에 배치했다. 이 경우, Mo 스트립은 표면을 세척하기 위해 수소 대기의 노를 통과하지 않았다. 샘플들은 동일 방식으로 처리되었다. Mo 표면의 습윤성은 뛰어났으며 용융 Cu는 스트립의 모서리쪽으로 아주 균일하게 이동되었다. 표면에 Cu가 불균일하게 축적되는 현상은 전혀 없었지만 잔류 톱니 형상은 이용 가능한 Cu의 양이 감소하기 때문에 5 밀 박편을 이용하는 경우보다 더 깊었다. 스트립 표면 사이의 간극이 다시 단일 스트립 실험의 경우보다 Cu를 보다 균일하게 이동시키는 모세관 경로를 제공하는 것처럼 보인다. 얇은 Ni 표면층을 사용할 필요가 없었다. 이는 Ni가 Mo-Cu 모재의 TC에 영향을 줄 수 있기 때문에 유익하다. 하나의 10 밀 박편 위에서 10 밀 박편을 가짐으로써 얻어진 개선 정도는 5 밀의 단일 및 복수 포일이 동등한 경우 얻어지는 것보다 뛰어났다.
샘플들은 대략 5/8" 제곱으로 절단되었으며 22 밀의 두께와 273 W/MoK의 TC를 가졌다.
다음에 샘플들은 완전히 평활하게 될 때까지 전해액 구리로 도금되었다. 샘플들은 21 밀의 두께와 질소 대기, 26 ℃ 내지 400 ℃에서 8.13 ppm의 CTE를 가졌다.
데이터는 본 발명에 따르는 기판이 몰리브덴 기판만 이용하는 경우에 비해 열팽창율을 단지 최소로 증가시킴으로써 현저히 개선된 열전도도를 제공함을 보여준다.
비록 본 발명을 위에서 예시를 위해 상세히 설명하였으나, 이런 세부 사항은 단지 예시적인 것이며 특허청구범위에 의해 제한되는 것을 제외하고 본 발명의 정신과 범위를 벗어남이 없이 기술분야의 당업자에 의해 변경이 이루어질 수 있음을 이해해야 한다.

Claims (64)

  1. 전자 패키징 부품 및 집적 회로용 기판에 있어서,
    원소 주기율표의 ⅥB족 금속 및/또는 비등방성 재료를 함유하고 제1 주요면 및 제2 주요면과 제1 주요면에서 제2 주요면까지 적어도 부분적으로 연장되는 복수의 개구들을 갖는 코어판과,
    적어도 일부 개구들에 의해 에워싸인 공간의 적어도 일부를 충전하는 원소 주기율표의 IB족 금속 또는 열전도도가 높은 그 밖의 재료와,
    선택적으로, 제1 주요면의 적어도 일부와 제2 주요면의 적어도 일부 위에 배치되는 원소 주기율표의 IB족 금속 또는 열전도도가 높은 그 밖의 재료를 함유하는 층을 포함하는 기판.
  2. 제1항에 있어서, ⅥB족 금속은 몰리브덴, 텅스텐, 몰리브덴 및 텅스텐 함유 합금, 몰리브덴 합금, 텅스텐 합금 및 이들의 조합으로 구성된 그룹에서 선택되는 기판.
  3. 제1항에 있어서, IB족 금속은 구리, 구리 합금, 은 또는 은 합금인 기판.
  4. 제1항에 있어서, 열전도도가 높은 그 밖의 재료는 다이아몬드, 합금, 복합재 및 나노튜브로 구성된 그룹에서 선택되는 기판.
  5. 제1항에 있어서, 층은 200 내지 2,200 W/MoK의 열전도도를 갖는 하나 이상의 재료를 함유하는 기판.
  6. 제1항에 있어서, 1 내지 100 밀의 두께를 갖는 기판.
  7. 제1항에 있어서, 개구는 최대 치수가 1 내지 25 밀인 기판.
  8. 제1항에 있어서, 판의 두께에 대한 개구 직경의 비율은 0.75 내지 1.5인 기판.
  9. 제1항에 있어서, 층의 두께는 코어판의 제1 부분 상의 0 내지 10 밀로부터 코어판 제2 부분 상의 5 내지 50밀까지 변하는 기판.
  10. 제1항에 있어서, 제1 주요면 상에서 층의 두께에 대한 코어판 두께의 비율은 1:0.1 내지 1:2이고 제2 주요면 상에서의 층은 1:0.1 내지 1:2인 기판.
  11. 제1항에 있어서, 적어도 50 W/MoK의 열전도도를 갖는 기판.
  12. 제1항에 있어서, ⅥB족 금속은 몰리브덴이고 IB족 금속은 구리인 기판.
  13. 제1항에 있어서, ⅥB족 금속은 텅스텐이고 IB족 금속은 구리인 기판.
  14. 제1항에 있어서, 코어판은 금속이고 50 내지 200 W/MoK의 열전도도를 갖는 기판.
  15. 제1항에 있어서, 코어판은 비등방성 재료이고 50 내지 2,200 W/MoK의 열전도도를 갖는 기판.
  16. 제1항에 있어서, 층은 200 내지 500 W/MoK의 열전도도를 갖는 기판.
  17. 제1항에 있어서, 코어판에 형성된 개구는 원형, 정사각형, 직사각형, 육각형, 팔각형 및 이들의 조합에서 선택되는 형상을 갖는 기판.
  18. 제1항에 있어서, 코어판에 형성된 개구는 모래시계 형상, 원뿔 형상, 각면 형상 및 이들의 조합으로 구성된 그룹에서 선택되는 단면 형상을 갖는 기판.
  19. 제1항에 있어서, 코어판에 형성된 구멍은 코어판의 5 내지 90 체적%를 포함 하는 기판.
  20. 제1항에 있어서, 기판의 열팽창율(TCE)은 혼합물의 법칙에 의해 예측된 TCE보다 작은 기판.
  21. 제1항에 따른 기판과 하나 이상의 반도체 부품을 포함하는 전자 패키징 부품.
  22. 제21항에 있어서, 전자 패키징 부품은 무선통신 장치, 광섬유 레이저, 동력 생성 반도체, 레지스터 및 광전 장치로 구성된 그룹에서 선택되는 전자 패키징 부품.
  23. 반도체 및 집적회로 부품을 위한 기판을 제조하는 방법에 있어서,
    원소 주기율표의 ⅥB족 금속 및/또는 비등방성 재료를 포함하는 박편이나 판 또는 판을 제공하는 단계와,
    박편이나 판의 제1 주요면에서 제2 주요면까지 적어도 부분적으로 연장되는 복수의 개구들을 형성하는 단계와,
    적어도 일부 개구들에 의해 에워싸인 공간을 원소 주기율표의 IB족 금속 또는 열전도도가 높은 그 밖의 재료로 충전하는 단계와,
    선택적으로 제1 주요면의 적어도 일부와 제2 주요면의 적어도 일부 위에 원 소 주기율표의 IB족 금속 또는 열전도도가 높은 그 밖의 재료를 함유하는 층을 형성하는 단계를 포함하는 기판 제조 방법.
  24. 제23항에 있어서, ⅥB족 금속은 몰리브덴, 텅스텐, 몰리브덴 및 텅스텐 함유 합금, 몰리브덴 합금, 텅스텐 합금 및 이들의 조합으로 구성된 그룹에서 선택되는 기판 제조 방법.
  25. 제23항에 있어서, IB족 금속은 구리 또는 은인 기판 제조 방법.
  26. 제23항에 있어서, 열전도도가 높은 그 밖의 재료는 다이아몬드, 합금, 복합재 및 나노튜브로 구성된 그룹에서 선택되는 기판 제조 방법.
  27. 제23항에 있어서, 층은 200 내지 2,200 W/MoK의 열전도도를 갖는 하나 이상의 재료를 함유하는 기판 제조 방법.
  28. 제23항에 있어서, 기판은 1 내지 50 밀의 두께를 갖는 기판 제조 방법.
  29. 제23항에 있어서, 박편 또는 판의 두께는 박편 또는 판의 제1 부분에 대한 1 내지 10 밀로부터 박편 또는 판의 제2 부분에 대한 10 내지 50밀까지 변하는 기판 제조 방법.
  30. 제23항에 있어서, 개구는 최대 치수가 1 내지 40 밀인 기판 제조 방법.
  31. 제23항에 있어서, 판의 두께에 대한 개구 직경의 비율은 0.75 내지 1.5인 기판 제조 방법.
  32. 제23항에 있어서, 층의 두께는 박편 또는 판의 제1 부분 상의 0 내지 10 밀로부터 박편 또는 판의 제2 부분 상의 5 내지 50밀까지 변하는 기판 제조 방법.
  33. 제23항에 있어서, 제1 주요면 상에서 층의 두께에 대한 박편 또는 판 두께의 비율은 1:0.1 내지 1:2이고 제2 주요면 상에서의 층은 1:0.1 내지 1:2인 기판 제조 방법.
  34. 제23항에 있어서, 기판은 적어도 50 W/MoK의 열전도도를 갖는 기판 제조 방법.
  35. 제23항에 있어서, ⅥB족 금속은 몰리브덴이고 IB족 금속은 구리인 기판 제조 방법.
  36. 제23항에 있어서, ⅥB족 금속은 텅스텐이고 IB족 금속은 구리인 기판 제조 방법.
  37. 제23항에 있어서, 박편 또는 판은 금속이고 50 내지 200 W/MoK의 열전도도를 갖는 기판 제조 방법.
  38. 제23항에 있어서, 코어판은 비등방성 재료이고 50 내지 2,200 W/MoK의 열전도도를 갖는 기판 제조 방법.
  39. 제23항에 있어서, 층은 200 내지 500 W/MoK의 열전도도를 갖는 기판 제조 방법.
  40. 제23항에 있어서, 박편 또는 판에 형성된 개구는 원형, 정사각형, 직사각형, 육각형 및 팔각형에서 선택되는 형상을 갖는 기판 제조 방법.
  41. 제23항에 있어서, 박편 또는 판에 형성된 개구는 모래시계 형상, 원뿔 형상, 각면 형상 및 이들의 조합으로 구성된 그룹에서 선택되는 단면 형상을 갖는 기판 제조 방법.
  42. 제23항에 있어서, 박편 또는 판에 형성된 개구는 박편 또는 판의 5 내지 90 체적%를 포함하는 기판 제조 방법.
  43. 제23항에 있어서, 개구는 에칭, 스탬핑, 드릴링, 레이저 드릴링, 화학적 밀링, 및 이들의 조합으로 구성된 그룹에서 선택되는 방법에 의해 박편이나 판에 형성되는 기판 제조 방법.
  44. 제23항에 있어서, 층은 용융, 열용사, 분말 용해, 전기 도금, 용해 및 전기 도금, 스퍼터링, 선택적 도금, 용침, 주조, 가압 주조 및 이들의 조합으로 구성된 그룹에서 선택되는 하나 이상의 방법을 이용하여 형성되는 기판 제조 방법.
  45. 제23항에 있어서, 층은 0.001 내지 1 중량%의 Ni 층을 포함하는 기판 제조 방법.
  46. 제23항에 있어서, IB족 금속으로 된 둘 이상의 스트립이 박편이나 판의 표면 위에 배치되어 적어도 일부 개구에 의해 에워싸인 공간을 충전하고 층을 형성하도록 IB족 금속의 용융 온도까지 가열되는 기판 제조 방법.
  47. 제23항에 있어서, 모든 응력 유기 공정 단계와 응력 해소 단계는 박편이나 판에 IB족 금속을 추가하기 전에 완료되는 기판 제조 방법.
  48. 제23항에 있어서, 최종 압하 단계를 추가로 포함하는 기판 제조 방법.
  49. 제23항의 기판 제조 방법에 따라 제조된 기판.
  50. 제49항에 따른 기판과 하나 이상의 반도체 부품을 포함하는 전자 패키징 부품.
  51. 제50항에 있어서, 전자 패키징 부품은 무선통신 장치, 광섬유 레이저, 동력 생성 반도체, 레지스터 및 광전 장치로 구성된 그룹에서 선택되는 전자 패키징 부품.
  52. 제1항에 따른 전자 패키징 부품 및 집적 회로 부품용 기판에 있어서, 기판은 밀폐 구조인 기판.
  53. 어느 하나가 다른 것의 상부에 배치되는 제1항에 따른 둘 이상의 기판을 포함하는 적층 기판.
  54. 제53항에 있어서, 2 밀 내지 1,000 밀의 두께를 갖는 적층 기판.
  55. 제53항에 있어서, ⅥB족 금속은 몰리브덴, 텅스텐, 몰리브덴 및 텅스텐 함유 합금, 몰리브덴 합금, 텅스텐 합금 및 이들의 조합으로 구성된 그룹에서 선택되는 적층 기판.
  56. 제53항에 있어서, IB족 금속은 구리, 구리 합금, 은 또는 은 합금인 적층 기판.
  57. 제53항에 있어서, 제1 기판층 및 제2 기판층 사이에 모세관 경로를 갖는 적층 기판.
  58. 제53항에 있어서, 적층 기판의 두께에 대한 개구 직경의 비율은 0.75보다 작은 적층 기판.
  59. 제2 기판에 부착된 제1항에 따른 기판을 포함하는 조합 기판.
  60. 제59항에 있어서, 제2 기판은 강, 알루미늄, 구리, 세라믹 기판 및 이들의 조합으로 구성된 그룹에서 선택되는 조합 기판.
  61. 제59항에 따른 조합 기판을 포함하는 스퍼터링 타겟용 배면판.
  62. 제2 기판에 부착된 제53항에 따른 적층 기판을 포함하는 조합 기판.
  63. 제62항에 있어서, 제2 기판은 강, 알루미늄, 구리, 세라믹 기판 및 이들의 조합으로 구성된 그룹에서 선택되는 조합 기판.
  64. 제62항에 따른 조합 기판을 포함하는 스퍼터링 타겟용 배면판.
KR1020077012164A 2004-11-01 2005-10-27 열전도도가 개선된 내화금속 기판 KR20070085553A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/978,940 US7416789B2 (en) 2004-11-01 2004-11-01 Refractory metal substrate with improved thermal conductivity
US10/978,940 2004-11-01

Publications (1)

Publication Number Publication Date
KR20070085553A true KR20070085553A (ko) 2007-08-27

Family

ID=36010454

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077012164A KR20070085553A (ko) 2004-11-01 2005-10-27 열전도도가 개선된 내화금속 기판

Country Status (8)

Country Link
US (2) US7416789B2 (ko)
EP (1) EP1810330A2 (ko)
JP (1) JP2008519437A (ko)
KR (1) KR20070085553A (ko)
CN (1) CN101160658A (ko)
AU (1) AU2005302402A1 (ko)
MY (1) MY139827A (ko)
WO (1) WO2006050205A2 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020180149A1 (ko) * 2019-03-07 2020-09-10 에스케이씨 주식회사 패키징 기판 및 이를 포함하는 반도체 장치
WO2020204473A1 (ko) * 2019-03-29 2020-10-08 에스케이씨 주식회사 반도체용 패키징 유리기판, 반도체용 패키징 기판 및 반도체 장치
US11469167B2 (en) 2019-08-23 2022-10-11 Absolics Inc. Packaging substrate having electric power transmitting elements on non-circular core via of core vias and semiconductor device comprising the same
US11652039B2 (en) 2019-03-12 2023-05-16 Absolics Inc. Packaging substrate with core layer and cavity structure and semiconductor device comprising the same
US11967542B2 (en) 2019-03-12 2024-04-23 Absolics Inc. Packaging substrate, and semiconductor device comprising same
US11981501B2 (en) 2019-03-12 2024-05-14 Absolics Inc. Loading cassette for substrate including glass and substrate loading method to which same is applied

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI388042B (zh) * 2004-11-04 2013-03-01 Taiwan Semiconductor Mfg 基於奈米管基板之積體電路
JP3862737B1 (ja) * 2005-10-18 2006-12-27 栄樹 津島 クラッド材およびその製造方法、クラッド材の成型方法、クラッド材を用いた放熱基板
TW200737486A (en) * 2006-03-24 2007-10-01 Lightuning Tech Inc Semiconductor integrated circuit chip with nano-structure-surface resin passivation and method of fabricating the same
US8502373B2 (en) * 2008-05-05 2013-08-06 Qualcomm Incorporated 3-D integrated circuit lateral heat dissipation
US7956446B2 (en) * 2008-05-13 2011-06-07 Infineon Technologies Ag Semiconductor device and method
AT11107U1 (de) 2008-11-20 2010-04-15 Plansee Se Wärmesenke sowie verfahren zu deren herstellung
JP5279639B2 (ja) * 2009-07-08 2013-09-04 京セラ株式会社 グラファイトシート
FR2951020B1 (fr) * 2009-10-01 2012-03-09 Nat De Metrologie Et D Essais Lab Materiau composite multicouche utilise pour la fabrication de substrats de modules electroniques et procede de fabrication correspondant
CN102054804A (zh) * 2009-11-04 2011-05-11 江苏鼎启科技有限公司 铜钼铜热沉材料及制备方法
CN102051498A (zh) * 2009-11-04 2011-05-11 江苏鼎启科技有限公司 钨铜、钼铜合金热沉材料及制备方法
US20110129189A1 (en) * 2009-11-30 2011-06-02 Venkata Adiseshaiah Bhagavatula Clad metal substrates in optical packages
US8563160B2 (en) * 2010-01-29 2013-10-22 GM Global Technology Operations LLC Interconnect member for a battery module
JP6008117B2 (ja) * 2012-02-15 2016-10-19 パナソニックＩｐマネジメント株式会社 グラファイト構造体およびそれを用いた電子デバイス
JP5938577B2 (ja) * 2012-04-19 2016-06-22 パナソニックＩｐマネジメント株式会社 熱伝導シートおよびその製造方法およびこれを用いた熱伝導体
CN103981382A (zh) * 2014-05-22 2014-08-13 武汉理工大学 一种高导热金刚石/铜基复合材料的制备方法
JP6227803B2 (ja) 2014-12-09 2017-11-08 インテル・コーポレーション 銅合金導電性経路構造体を備えるマイクロ電子基板
US20160192488A1 (en) * 2014-12-30 2016-06-30 Samsung Electro-Mechanics Co., Ltd. Circuit board, multilayered substrate having the circuit board and method of manufacturing the circuit board
CN104538836B (zh) * 2014-12-31 2018-02-02 西安炬光科技股份有限公司 一种用于高功率半导体激光器的液体制冷片
WO2017221105A1 (en) 2016-06-23 2017-12-28 Manoj Harilal Akkad Method for enhancing resistance to delamination of a coating layer applied to a rigid, monolithic substrate
JP6304670B1 (ja) * 2017-04-14 2018-04-04 株式会社半導体熱研究所 放熱基板、放熱基板電極、半導体パッケージ、及び半導体モジュール
EP3471138B1 (en) * 2017-10-12 2021-06-16 The Goodsystem Corp. Heat sink plate
JP6544727B2 (ja) * 2017-11-20 2019-07-17 株式会社半導体熱研究所 放熱基板、放熱基板電極、半導体パッケージ、及び半導体モジュール、並びに放熱基板の製造方法
JP2021106202A (ja) * 2019-12-26 2021-07-26 住友電気工業株式会社 板材、放熱材及び板材の製造方法
CN111009496B (zh) * 2019-12-31 2021-07-06 长春理工大学 一种具有高热导率的半导体衬底及其制备方法
CN111261594A (zh) * 2020-03-12 2020-06-09 哈尔滨铸鼎工大新材料科技有限公司 一种带有导热通道的铜钼铜载体基板及其制造方法
US11774190B2 (en) * 2020-04-14 2023-10-03 International Business Machines Corporation Pierced thermal interface constructions
CN112941430B (zh) * 2021-02-01 2022-03-04 吉林大学 一种金刚石复合散热材料的粉末冶金制备方法
WO2023140756A1 (en) * 2022-01-20 2023-07-27 Telefonaktiebolaget Lm Ericsson (Publ) A heat spreader, and an electronic module
WO2023168114A1 (en) * 2022-03-04 2023-09-07 The Regents Of The University Of California Bioinspired coatings, materials, and structures for thermal management

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4325776A (en) * 1977-06-20 1982-04-20 Siemens Aktiengesellschaft Method for preparing coarse-crystal or single-crystal metal films
DE3063506D1 (en) * 1979-08-31 1983-07-07 Fujitsu Ltd A tantalum thin film capacitor and process for producing the same
JPH0759936B2 (ja) * 1987-08-08 1995-06-28 三信工業株式会社 船舶推進機の内燃機関制御装置
CA1316303C (en) 1988-12-23 1993-04-20 Thijs Eerkes Composite structure
US5300809A (en) 1989-12-12 1994-04-05 Sumitomo Special Metals Co., Ltd. Heat-conductive composite material
US5011655A (en) 1989-12-22 1991-04-30 Inco Alloys International, Inc. Process of forming a composite structure
JPH0738428B2 (ja) 1990-01-29 1995-04-26 インコ、リミテッド 複合構造物
DE69217810T2 (de) 1991-10-12 1997-10-09 Sumitomo Spec Metals Verfahren zur Herstellung eines warmleitenden Materials
US5156923A (en) 1992-01-06 1992-10-20 Texas Instruments Incorporated Heat-transferring circuit substrate with limited thermal expansion and method for making
GEP20002074B (en) * 1992-05-19 2000-05-10 Westaim Tech Inc Ca Modified Material and Method for its Production
JP3462308B2 (ja) * 1995-06-16 2003-11-05 住友特殊金属株式会社 熱伝導複合材料の製造方法
JP2765621B2 (ja) 1995-07-31 1998-06-18 日本電気株式会社 半導体装置用パッケージ
JPH09312361A (ja) 1996-05-22 1997-12-02 Hitachi Metals Ltd 電子部品用複合材料およびその製造方法
US6139699A (en) * 1997-05-27 2000-10-31 Applied Materials, Inc. Sputtering methods for depositing stress tunable tantalum and tantalum nitride films
US6555762B2 (en) 1999-07-01 2003-04-29 International Business Machines Corporation Electronic package having substrate with electrically conductive through holes filled with polymer and conductive composition
US20010038140A1 (en) 2000-04-06 2001-11-08 Karker Jeffrey A. High rigidity, multi-layered semiconductor package and method of making the same
JP3841633B2 (ja) 2000-10-16 2006-11-01 ヤマハ株式会社 半導体レーザモジュール
MXPA04007103A (es) * 2002-01-24 2004-10-29 Starck H C Inc Afino de metales refractarios y aleaciones por formacion y fusion por laser.

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020180149A1 (ko) * 2019-03-07 2020-09-10 에스케이씨 주식회사 패키징 기판 및 이를 포함하는 반도체 장치
US11652039B2 (en) 2019-03-12 2023-05-16 Absolics Inc. Packaging substrate with core layer and cavity structure and semiconductor device comprising the same
US11967542B2 (en) 2019-03-12 2024-04-23 Absolics Inc. Packaging substrate, and semiconductor device comprising same
US11981501B2 (en) 2019-03-12 2024-05-14 Absolics Inc. Loading cassette for substrate including glass and substrate loading method to which same is applied
WO2020204473A1 (ko) * 2019-03-29 2020-10-08 에스케이씨 주식회사 반도체용 패키징 유리기판, 반도체용 패키징 기판 및 반도체 장치
KR20210071074A (ko) * 2019-03-29 2021-06-15 에스케이씨 주식회사 반도체용 패키징 유리기판, 반도체용 패키징 기판 및 반도체 장치
US11437308B2 (en) 2019-03-29 2022-09-06 Absolics Inc. Packaging glass substrate for semiconductor, a packaging substrate for semiconductor, and a semiconductor apparatus
US11469167B2 (en) 2019-08-23 2022-10-11 Absolics Inc. Packaging substrate having electric power transmitting elements on non-circular core via of core vias and semiconductor device comprising the same
US11728259B2 (en) 2019-08-23 2023-08-15 Absolics Inc. Packaging substrate having electric power transmitting elements on non-circular core via of core vias and semiconductor device comprising the same

Also Published As

Publication number Publication date
MY139827A (en) 2009-10-30
WO2006050205A2 (en) 2006-05-11
JP2008519437A (ja) 2008-06-05
US20060091552A1 (en) 2006-05-04
EP1810330A2 (en) 2007-07-25
US20080102304A1 (en) 2008-05-01
CN101160658A (zh) 2008-04-09
AU2005302402A1 (en) 2006-05-11
WO2006050205A3 (en) 2006-09-08
US7416789B2 (en) 2008-08-26

Similar Documents

Publication Publication Date Title
KR20070085553A (ko) 열전도도가 개선된 내화금속 기판
US5113315A (en) Heat-conductive metal ceramic composite material panel system for improved heat dissipation
EP3398205B1 (en) Bonded substrate and method for manufacturing bonded substrate
EP0537965B1 (en) Process of manufacturing a heat-conductive material
WO2017002793A1 (ja) 半導体装置および半導体装置の製造方法
DE10320838B4 (de) Faserverstärktes Metall-Keramik/Glas-Verbundmaterial als Substrat für elektrische Anwendungen, Verfahren zum Herstellen eines derartigen Verbundmaterials sowie Verwendung dieses Verbundmaterials
EP2991105A1 (en) Composite laminate and electronic device
US20130004791A1 (en) Laminate and manufacturing method for same
JPH0313331A (ja) 熱膨張係数及び熱伝導率可変複合材料
KR102496716B1 (ko) 세라믹 기판 제조 방법
JP5496081B2 (ja) 金属被覆された構成部分を製造するための方法、金属被覆された構成部分、並びに金属被覆の際に構成部分を支持するための支持体
US6998180B2 (en) Package with a substrate of high thermal conductivity
WO2021040030A1 (ja) 放熱板、半導体パッケージ及び半導体モジュール
JP4416362B2 (ja) 半導体素子用放熱性部品及び半導体装置
JP7440944B2 (ja) 複合材料および放熱部品
EP2294613B1 (de) Planare elektrische leistungselektronik-module für hochtemperatur-anwendungen und entsprechende herstellungsverfahren
JP6317178B2 (ja) 回路基板および電子装置
JPH08274423A (ja) セラミックス回路基板
JPH03227621A (ja) 熱伝導複合材料
JPH03231445A (ja) 複合構造物
JPH0677365A (ja) 放熱基板材料
JP6784863B1 (ja) 放熱板
EP3471138B1 (en) Heat sink plate
KR20230043122A (ko) 복합 재료, 히트 스프레더 및 반도체 패키지
KR20200088606A (ko) 방열판재

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid