KR20070078228A - 표시장치와 이의 제조방법 - Google Patents

표시장치와 이의 제조방법 Download PDF

Info

Publication number
KR20070078228A
KR20070078228A KR1020060008295A KR20060008295A KR20070078228A KR 20070078228 A KR20070078228 A KR 20070078228A KR 1020060008295 A KR1020060008295 A KR 1020060008295A KR 20060008295 A KR20060008295 A KR 20060008295A KR 20070078228 A KR20070078228 A KR 20070078228A
Authority
KR
South Korea
Prior art keywords
electrode
source electrode
drain electrode
layer
pixel
Prior art date
Application number
KR1020060008295A
Other languages
English (en)
Other versions
KR101189279B1 (ko
Inventor
최태영
송근규
조승환
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060008295A priority Critical patent/KR101189279B1/ko
Priority to CNB2006101686979A priority patent/CN100495718C/zh
Priority to JP2007015903A priority patent/JP4719697B2/ja
Priority to US11/698,439 priority patent/US7772598B2/en
Publication of KR20070078228A publication Critical patent/KR20070078228A/ko
Application granted granted Critical
Publication of KR101189279B1 publication Critical patent/KR101189279B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/02—Materials and properties organic material

Landscapes

  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 표시장치와 표시장치의 제조방법에 관한 것으로, 본 발명에 따른 표시장치는, 절연기판과; 절연기판 상에 형성되어 있으며 도전막을 포함하는 데이터 배선과; 도전막과 전기적으로 연결되어 있는 적어도 하나의 소스 전극과, 소스 전극과 이격되게 소스 전극의 둘레를 따라 형성되어 있는 드레인 전극을 포함하는 박막트랜지스터와; 도전막과 전기적으로 연결되어 있는 화소 전극을 포함하는 것을 특징으로 한다. 이에 의해 박막트랜지스터의 특성이 향상된 표시장치가 제공된다.

Description

표시장치와 이의 제조방법{DISPLAY DEVICE AND MANUFACTURING METHOD OF THE SAME}
도 1은 본 발명에 따른 박막트랜지스터 기판의 배치도이고,
도 2는 도1의 Ⅱ-Ⅱ를 따른 단면도이며,
도 3a 내지 도 6b는 본 발명에 따른 박막트랜지스터 기판의 제조방법을 설명하기 위한 도면이다.
* 도면의 주요부분의 부호에 대한 설명 *
100 : 박막트랜지스터 기판 110 : 절연기판
121 : 데이터선 123 : 도전막
130 : 층간절연막 131 : 드레인 접촉구
133 : 소스 접촉구 135 : 화소 접촉구
141 : 드레인 전극 143 : 소스 전극
145 : 화소 전극 150 : 유기반도체층
155 : 게이트 절연막 161 : 게이트선
163 : 게이트 전극 170 : 보호막
본 발명은 표시장치와 이의 제조방법에 관한 것으로서, 더 자세하게는, 박막트랜지스터의 특성이 향상된 표시장치와 이의 제조방법에 관한 것이다.
최근, 표시장치 중에서 소형, 경량화의 장점을 가지는 평판표시장치(flat display device)가 각광을 받고 있다. 이러한 평판표시장치는 액정표시장치(LCD)와 유기전기발광장치(OLED) 등을 포함하며, 상기 표시장치 들은 공통적으로 박막트랜지스터가 마련되어 있는 기판을 포함한다. 예를 들어 액정표시장치는 박막트랜지스터가 형성되어 있는 박막트랜지스터 기판, 컬러필터가 형성되어 있는 컬러필터 기판 및 양 기판 사이에 액정층이 위치하고 있는 액정표시패널을 포함한다.
여기서, 박막트랜지스터(Thin Film Transistor: TFT)는 게이트 전극과, 상기 게이트 전극을 중심으로 상호 분리되어 있는 소스 전극 및 드레인 전극과, 상기 소스 전극과 상기 드레인 전극의 사이공간에 형성되어 있는 반도체층을 포함한다. 그리고, 소스 전극과 드레인 전극 사이의 이격공간은 채널영역으로 정의되며, 일반적으로 박막트랜지스터는 채널영역의 폭(W)이 크고 채널영역의 길이(L)가 짧을수록 온전류(on-current) 값이 상승되어 박막트랜지스터의 특성이 향상된다.
그러나, 종래의 채널영역은 대략 직선 또는 J타입의 형상으로, 적어도 일방향이 오픈된 형상으로 제조되었다. 이러한 채널영역의 형상은 채널영역의 폭(W)/채널영역의 길이(L)의 값을 상대적으로 최대화하지 못하는 문제점이 있다.
따라서 본 발명의 목적은 박막트랜지스터의 특성이 향상된 표시장치와 이의 제조방법을 제공하는 것이다.
상기 목적은, 본 발명에 따라, 절연기판과; 절연기판 상에 형성되어 있으며 도전막을 포함하는 데이터 배선과; 도전막과 전기적으로 연결되어 있는 적어도 하나의 소스 전극과, 소스 전극과 이격되게 소스 전극의 둘레를 따라 형성되어 있는 드레인 전극을 포함하는 박막트랜지스터와; 도전막과 전기적으로 연결되어 있는 화소 전극을 포함하는 것을 특징으로 하는 표시장치에 의하여 달성된다.
여기서, 드레인 전극은 소스전극을 둘러싸고 있을 수 있다.
그리고, 소스 전극과 드레인 전극 사이의 이격공간은 채널영역으로 정의되며, 박막트랜지스터는 채널영역에 형성되어 있는 유기반도체층을 포함할 수 있다.
또한, 채널영역을 둘러싸면서 채널영역의 적어도 일부를 노출시키는 격벽을 더 포함하며, 유기반도체층은 격벽 내부에 위치하고 있을 수 있다.
여기서, 데이터 배선과 절연 교차하여 화소영역을 정의하는 게이트선과, 게이트선으로부터 분지되어 유기반도체층 상에 위치하는 게이트 전극을 포함하는 게이트 배선을 더 포함할 수 있다.
그리고, 소스 전극, 드레인 전극 및 화소 전극은 전극은 ITO(indium tin oxide) 및 IZO(indium zinc oxide) 중 어느 하나를 포함하여 이루어질 수 있다.
또한, 도전막과 소스 전극 사이 및 도전막과 드레인 전극 사이에는 층간절연막이 개재되어 있으며, 층간절연막에는 소스 전극과 도전막을 상호 연결시키는 소스 접촉구와 화소 전극과 도전막을 상호 연결시키는 화소 접촉구가 마련되어 있을 수 있다.
여기서, 데이터 배선은 게이트선과 절연 교차하는 데이터선을 포함하며, 층간절연막에는 데이터선과 드레인 전극을 상호 접촉시키는 드레인 접촉구가 형성되어 있을 수 있다.
그리고, 층간절연막은 1내지 5의 유전율을 가질 수 있다.
또한, 드레인 전극은 원, 타원 및 다각형 중 어느 하나의 고리형상이며, 소스 전극은 섬(island)형상으로 드레인 전극 내부에 위치하고 있을 수 있다.
그리고, 도전막은 채널영역으로 입사되는 광을 차단할 수 있다.
절연기판과; 절연기판 상에 형성되어 있는 데이터 배선과; 데이터 배선과 전기적으로 연결되어 있는 드레인 전극과; 드레인 전극과 이격되게 형성되어 있으며 드레이 전극에 의하여 둘러싸인 섬 형상의 소스 전극과; 소스 전극과 전기적으로 연결되어 있는 도전막과; 도전막과 전기적으로 연결되어 있는 화소 전극을 포함하는 것을 특징으로 하는 표시장치에 의하여 달성된다.
여기서, 드레인 전극은 오픈된 구간이 없는 복수개의 고리상으로 마련되어 있으며, 소스 전극은 각각의 드레인 전극의 내부에 위치하고 있을 수 있다.
그리고, 도전막은 데이터 배선과 동시에 형성되며, 드레인 전극과 소스 전극 사이의 이격공간을 가릴 수 있다.
절연기판 상에 도전막을 포함하는 데이터 배선을 형성하는 단계와; 데이터 배선 상에 소스 접촉구, 드레인 접촉구 및 화소 접촉구를 갖도록 층간절연막을 형성하는 단계와; 층간절연막 상에 상기 소스 접촉구를 통하여 상기 도전막과 연결되 어 있는 적어도 하나의 소스 전극, 소스 전극과 이격되게 소스전극의 둘레를 따라 형성되어 있는 드레인 전극 및 화소 접촉구를 통하여 도전막과 연결되어 있는 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 표시장치의 제조방법에 의하여 달성된다.
여기서, 드레인 전극은 소스 전극을 둘러싸면서 소스 전극을 노출시키도록 형성되어 있을 수 있다.
그리고, 소스 전극, 드레인 전극 및 화소 전극을 형성하는 단계는, 층간절연막 상에 금속층을 형성한 후 금속층을 패터닝 하여 소스 전극과 상기 드레인 전극을 형성하는 단계와; 층간절연막 상에 ITO(indium tin oxide) 및 IZO(indium zinc oxide) 중 어느 하나를 포함하여 이루어진 전극물질층을 형성한 후 전극물질층을 패터닝하여 화소 전극을 형성하는 단계를 포함할 수 있다.
또한, 소스 전극, 드레인 전극 및 상기 화소 전극을 형성하는 단계는, 층간절연막 상에 전극물질층을 형성하는 단계와; 전극물질층을 패터닝하여 소스 전극, 드레인 전극 및 화소 전극을 형성하는 단계를 포함할 수 있다.
여기서, 전극물질층은 ITO(indium tin oxide) 및 IZO(indium zinc oxide) 중 어느 하나를 포함하여 이루어질 수 있다.
그리고, 층간절연막은 1 내지 5의 유전율을 갖는 유기막을 포함할 수 있다.
또한, 데이터 배선과 절연 교차하여 화소영역을 정의하는 게이트선과, 게이트선으로부터 분지되어 유기반도체층 상에 위치하는 게이트 전극을 포함하는 게이트 배선을 형성하는 단계를 더 포함할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명을 더욱 상세하게 설명한다.
설명에 앞서, 본 발명의 설명에서는 여러 종류의 표시장치 중에서 액정표시장치를 일예로 들어 설명하기로 하며, 이하에서 어떤 막(층)이 다른 막(층)의‘상에’형성되어(위치하고) 있다는 것은, 두 막(층)이 접해 있는 경우 뿐만 아니라 두 막(층) 사이에 다른 막(층)이 존재하는 경우도 포함한다. 그리고, 이하의 설명에서는 액정표시장치를 구성하는 여러 가지 구성요소 중에서 종래의 기술과 구별되는 특징인 박막트랜지스터 기판에 대하여 상세히 설명하며, 그 이외의 구성요소는 종래의 기술에 따른다.
도1은 본 발명에 따른 박막트랜지스터 기판의 배치도를 개략적으로 도시한 것이고, 도2는 도1의 Ⅱ-Ⅱ를 따른 단면도이다.
본 발명에 따른 박막트랜지스터 기판(100)은 절연기판(110)과; 절연기판(110) 상에 형성되어 있으며, 일방향으로 연장되어 있는 데이터선(121)과 상기 데이터선(121)으로부터 분리되어 있는 도전막(123)을 포함하는 데이터 배선(121, 123)과; 데이터 배선(121, 123)을 덮고 있는 층간절연막(130)과; 층간절연막(130) 상에 형성되어 있는 드레인 전극(141), 소스 전극(143) 및 화소 전극(145)과; 드레인 전극(141)과 소스 전극(143) 사이의 이격공간에 형성되어 있는 유기반도체층(150)과; 상기 데이터선(121)과 절연 교차하는 게이트선(161)과 상기 게이트선(161)으로부터 분지되어 유기반도체층(150) 상에 형성되어 있는 게이트 전극(163)을 포함하는 게이트 배선(161, 163)을 포함한다.
절연기판(110)은 유리 또는 플라스틱으로 만들어질 수 있다. 절연기판(110) 이 플라스틱으로 만들어질 경우 박막트랜지스터 기판(100)에 유연성을 부여할 수 있는 장점이 있으나, 열에 약한 단점이 있다. 유기반도체층(150)이 적용된 경우에는 반도체층의 형성을 상온 및 상압에서 수행할 수 있기 때문에 플라스틱 소재의 절연기판(110)을 사용하기 용이한 장점이 있다. 여기서, 플라스틱 종류로는 폴리카본(polycarbon), 폴리 이미드(polyimide), 폴리이서설폰(PES), 폴리아릴레이트(PAR), 폴리에틸렌 나프탈레이트(PEN), 폴리에틸렌 테레프탈레이트(PET) 등이 가능하다.
절연기판(110) 상에는 데이터 배선(121, 123)이 형성되어 있다. 데이터 배선(121, 123)은 절연기판(110) 상에 일방향으로 연장되어 있는 데이터선(121)과, 상기 데이터선(121)의 단부에 마련되어 외부로부터 구동 또는 제어신호를 전달 받는 데이터 패드(미도시) 및 후술할 게이트 전극(163)과 대응하는 곳에 형성되어 있는 도전막(123)을 포함한다. 여기서, 도전막(123) 유기반도체층(150)을 가리는 광차단막일 수 있다. 데이터 패드(미도시)는 외부로부터 구동 및 제어신호를 전달 받아 데이터선(121)으로 구동 및 제어신호를 인가한다. 그리고, 도전막(123)은 유기반도체층(150)으로 입사되는 광을 차단하며, 소스 전극(143)과 화소 전극(145)을 상호 연결시키는 역할을 한다. 도전막데이터 배선(121, 123)의 재료로는 저렴하고 전도도가 좋은 Al, Cr, Mo, Nd, Au, Pt, Pd 들 중 적어도 어느 하나를 포함할 수 있다. 그리고, 데이터 배선(121, 123)은 상기 재료 중 적어도 어느 하나를 포함하는 단일층 또는 복수의 층으로 마련될 수 있다.
본 발명의 실시예에서는, 데이터 배선(121, 123) 형성과정에서 사용되는 화 학물질로부터 유기반도체층(150)을 보호하여 유기반도체층(150)의 특성이 열화되는 것을 방지하기 위해 데이터 배선(121, 123)을 먼저 형성하고, 데이터 배선(121, 123) 위에 층간절연막(130)을 형성하는 구조를 택하고 있다.
절연기판(110) 상에는 층간절연막(130)이 데이터 배선(121, 123)을 덮고 있다. 층간절연막(130)에는 데이터선(121)과 드레인 전극(141) 사이, 소스 전극(143)과 도전막(123) 사이 및 화소 전극(145)과 도전막(123) 사이를 각각 연결시키기 위한 드레인 접촉구(131), 소스 접촉구(133) 및 화소 접촉구(135)가 형성되어 있다. 도전막(123) 상에 위치하는 층간절연막(130)은 도전막(123)이 플로팅 전극으로 작용하는 것을 방지하며 도전막(123)을 평탄화시켜 준다. 그리고, 도전막(123)은 소스 전극(143)과 연결되어 소스 전극(143)의 역할을 할 수 있으므로, 상부의 게이트 전극(163)과 도전막(123) 사이에 캐패시턴스(capacitance, C)가 형성될 수 있다. 이러한 캐패시턴스는 기생용량으로 작용하여 박막트랜지스터의 특성을 저하시킬 수 있다. 이를 최소화하기 위해 본 발명에 적용되는 층간절연막(130)은 유전율이 낮은 것을 사용하는 것이 바람직하다. 더 자세하게는 1 내지 5의 유전율을 갖는 층간절연막(130)을 사용할 수 있다.
층간절연막(123)은 광투과율이 좋아야 하며 이후의 공정에서 안정적이어야 한다. 일예로, 층간절연막(123)은 벤조시클로부텐(BCB)과 같은 유기막, 아크릴계의 감광막 또는 유기막과 무기막의 이중층일 수 있다. 유기막과 무기막의 이중층의 경우 무기막으로는 수백 Å두께의 질화 규소층이 사용될 수 있으며, 유기막에서 유기반도체층(150)으로의 불순물 유입을 방지한다.
층간절연막(130) 상에는 드레인 전극(141), 소스 전극(143) 및 화소 전극(145)이 형성되어 있다. 드레인 전극(141)은 드레인 접촉구(131)를 통하여 데이터선(121)과 연결되어 있으며 소스 전극(143)을 둘러싸고 있다. 더 자세하게는, 드레인 전극(141)은 적어도 하나의 소스 전극(143)과 소정간격 이격되어 소스 전극(143)의 둘레를 따라 형성되어 있다. 드레인 전극(141) 오픈된 구간이 없는 고리상으로, 원형, 다각형 및 타원형 등의 형상 또는 대략 폐루프(closed loop)의 형상을 이루고 있을 수 있다. 그리고, 소스 전극(143)은 드레인 전극(141)의 내부에 섬(island) 형상으로 마련되어 있다. 소스 전극(143)은 하나 또는 서로 분리된 복수개로 마련될 수 있으며, 소스 전극(143)이 복수개로 마련된 경우에 드레인 전극(141)은 각각의 소스 전극(143)을 둘러싸고 있다. 일예로, 도1에 도시된 바와 같이, 대략 사각고리 형상을 갖는 두개의 드레인 전극(141)이 상호 연결되어 있고, 두개의 드레인 전극(141) 내부에 소스 전극(143)이 위치하고 있다. 그리고, 소스 전극(143)은 소스 접촉구(133)를 통하여 도전막(123)과 전기적으로 연결되어 있다.
여기서, 드레인 전극(141)과 소스 전극(143) 사이의 이격공간은 채널영역(C)으로 정의되며, 드레인 전극(141)과 소스 전극(143) 사이의 거리는 채널영역(C)의 길이(L)이고 소스 전극(143)과 대응하는 드레인 전극(141)의 내측면을 따르는 길이는 채널영역(C)의 폭(W)이다. 채널영역(C)은 소스 전극(143)을 둘러싸고 있으며, 열린 구간이 없는 고리상으로 대략 원, 다각형 및 타원형 중의 어느 하나로 마련될 수 있다. 일반적으로, 박막트랜지스터의 온전류(on-current)는 채널영역(C)의 폭(W)/채널영역의 거리(L)의 값에 비례한다. 본 발명에 따른 박막트랜지스터는 소스 전극(143)이 드레인 전극(141)에 의하여 둘러싸여 있으므로, 종래의 직선 또는 J타입의 채널영역(C)과 비교하여 상대적으로 채널영역의 폭(W)이 증가되었다. 이에 의하여, 박막트랜지스터의 온전류(on-current) 값이 증가되므로 박막트랜지스터의 특성이 향상된다. 또한, 이러한 구조를 채택함에 의하여, 종래의 채널영역(C)과 비교하여 소스 전극(143)의 면적이 상대적으로 줄어들게 됨으로, 게이트 전극(163)과 소스 전극(143) 사이에 형성 가능한 기생용량 또한 줄어들게 되어 박막트랜지스터의 특성이 향상된다.
화소 전극(145)은 화소 접촉구(135)를 통하여 도전막(123)과 전기적으로 연결되어 있으며, 데이터선(121)과 게이트선(161)에 의하여 정의되는 화소영역의 일부를 채우고 있다. 화소 전극(145)은 도전막(123)을 통하여 소스 전극(143)으로부터 제어 또는 화상신호를 인가 받는다.
드레인 전극(141), 소스 전극(143) 및 화소 전극(145)는 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 따위의 투명한 도전 물질을 포함하여 이루어질 수 있다. 한편, 다른 실시예로, 드레인 전극(141)과 소스 전극(143)은 일함수가 높은 Al, Cr, Mo, Au, Pt, Pd, Cu, AlNd 중 적어도 어느 하나를 이용하여 형성할 수 있으며, 화소 전극(145)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)으로 제조될 수 있다.
한편, 도시되지 않았으나, 다른 실시예로, 채널영역(C)과, 드레인 전극(141) 및 소스 전극(143)의 적어도 일부는 노출시키는 격벽(미도시)을 층간절연막(130) 상에 형성할 수 있다. 격벽은 후술할 유기반도체층(150)을 잉크젯 방법을 통하여 형성할 경우 유기반도체 용액이 채널영역(C)에 위치할 수 있도록 한다.
채널영역(C)에는 유기반도체층(organic semiconductor layer, 150)이 형성되어 있다. 유기반도체층(150)은 노출되어 있는 소스 전극(143)과 드레인 전극(141)도 덮고 있다. 유기반도체층(150)은 테트라센(tetracene) 또는 펜타센(pentacene)의 치환기를 포함하는 유도체이거나, 티오펜링(thiopene ring)의 2, 5위치를 통하여 4 내지 8개가 연결된 올리고티오펜(oligothiopene)일 수 있다. 그리고, 유기반도체층(150)은 페릴렌테트라 카보실릭 디안하이드라이드(perylenetetracarboxlic dianhidride, PTCDA) 또는 그의 이미드(imide) 유도체이거나 나프탈렌테트라 카보실릭 디안하이드라이드(naphthalenetetracarboxlic dianhydride, NTCDA) 또는 그의 이미드(imide) 유도체일 수 있다. 또한, 유기반도체층(150)은 금속화 프타로시아닌(metallized pthalocyanine) 또는 그의 할로겐화 유도체이거나 페릴렌 또는 코로렌과 그의 치환기를 포함하는 유도체일 수 있다. 여기서 금속화 프타로시아닌(metallized pthalocyanine)에 첨가되는 금속으로는 구리, 코발트, 아연 등이 바람직하다. 그리고, 유기반도체층(150)은 티에닐렌(thienylene) 및 비닐렌(vinylene)의 코-올리고머(co-oligomer) 또는 코-폴리머(co-polymer)일 수 있으며, 티에닐렌(thienylene) 또는 코로렌(coroene)과 그들의 치환기를 포함하는 유도체일 수 있고, 이러한 유도체들의 아로마틱(aromatic) 또는 헤테로아로마틱 링(heteroaromatic ring)에 탄소수 1 내지 30개의 하이드로 카본 체인(hydrocarbon chain)을 한 개 이상 포함하는 유도체일 수 있다.
한편, 다른 실시예로 유기반도체층(150) 대신에 비정질 실리콘이나 폴리 실 리콘이 반도체층이 사용될 수도 있다.
유기반도체층(150)의 상부에는 유기물질로 이루어진 게이트 절연막(155)이 형성되어 있다. 유기반도체층(150)과 게이트 전극(163)이 직접 접촉하거나 무기절연막을 사이에 두고 위치하면 유기반도체층(150)의 특성이 열화될 수 있다. 게이트 절연막(155)은 유기반도체층(150)과 게이트 전극(163)의 직접 접촉을 방지하면서 유기반도체층(150)의 특성이 유지될 수 있도록 한다. 게이트 절연막(155)은 유기막의 단일층 이거나 유기막과 무기막을 포함하는 복층구조일 수 있다.
게이트 절연막(155) 상에는 게이트 배선(161, 163)이 형성되어 있다. 게이트 배선(161, 163)은 상술한 데이터선(121)과 절연 교차하여 화소를 정의하는 게이트선(161)과, 상기 게이트선(161)의 단부에 마련되어 외부로부터 구동 또는 제어신호를 인가 받는 게이트 패드(미도시), 및 게이트선(141)의 분지이며 후술할 유기반도체층(150)과 대응되는 곳에 형성되어 있는 게이트 전극(163)을 포함한다. 게이트 패드(미도시)는 외부로부터 박막트랜지스터를 온/오프(ON/OFF)시키기 위한 구동 및 제어신호를 인가 받아 게이트선(161)을 통하여 게이트 전극(163)으로 전달한다. 게이트 배선(161, 163)도 데이터 배선(121, 123)과 같이 Al, Cr, Mo, Nd, Au, Pt, Pd 들 중 적어도 어느 하나를 포함할 수 있으며, 단일층 또는 복수의 층으로 마련될 수 있다.
게이트 배선(161, 163)과 외부로 노출된 드레인 전극(141)의 상부에는 보호막(170)이 형성되어 있다. 보호막(170)은 아크릴계의 감광성 유기막이나 실리콘 질화물막으로 이루어질 수 있으며 게이트 배선(161, 163)과 드레인 전극(141)이 외부 로 노출되어 불량이 발생하는 것을 방지한다.
이하, 도3a 내지 6b을 참조하여 본 발명에 따른 표시장치의 제조방법에 대하여 설명한다. 도3a 내지 도 6b는 본 발명에 따른 박막트랜지스터 기판의 제조방법을 순차적으로 설명하기 위한 평면도와 단면도이다.
먼저, 도 3a 및 도3b에 도시된 바와 같이, 절연기판(10) 상에 데이터 배선물질을 가하여 데이터 배선 물질층을 형성하고, 상기 데이터 배선 물질층을 패터닝하여 데이터선(121), 데이터 패드(미도시) 및 도전막(123)을 형성한다. 절연기판(10)으로는 유리, 실리콘 또는 플라스틱이 가능하며, 데이터선(121), 데이터 패드(미도시) 및 도전막(123)은 Al, Cr, Mo, Nd, Au, Pt, Pd 중 적어도 하나를 포함하는 데이터 배선 물질층을 스퍼터링 등의 방법으로 절연기판(10) 상에 증착한 후 사진식각(photolithography) 공정을 통해 형성될 수 있다.
다음, 도4a 및 도4b에 도시된 바와 같이, 데이터 배선(121, 123)을 덮는 층간절연막(130)을 형성한 후, 층간절연막(130) 상에 드레인 전극(141), 소스 전극143) 및 화소 전극(145)을 형성한다.
층간절연막(130)이 유기막인 경우에는 스핀 코팅 또는 슬릿 코팅 방법으로 형성될 수 있으며, 무기막인 경우에는 화학기상증착(CVD), 플라즈마 강화 화학기상증착 (PECVD)방법으로 형성될 수 있다. 본 발명에서는 도전막(123)과 게이트 전극(163) 사이에 발생하는 기생용량을 최소화하기 위하여 저유전율의 유기막으로 형성되는 것이 바람직하며, 필요에 따라 무기막을 더 포함할 수 있다. 그리고, 본 발명에 따른 층간절연막(130)은 1 내지 5의 유전율을 가질 수 있다. 그리고, 층간절연 막(130) 상에 소정의 패턴을 갖는 감광성 유기막을 형성하고, 상기 감광성 유기막을 차단막으로 이용한 에칭공정을 통하여 데이터선(121)과 도전막(123)의 일부를 노출시키는 드레인 접촉구(131), 소스 접촉구(133) 및 화소 접촉구(135)를 형성한다.
드레인 전극(141), 소스 전극(143) 및 화소 전극(145)의 형성방법은 다음과 같다. 먼저, ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와 같은 투명의 도전성 금속산화물을 스퍼터링(sputtering) 방법을 통하여 층간절연막(130) 상에 전극물질층을 형성한다. 그 후, 사진식각공정 또는 에칭공정을 이용하여 상기 전극물질층을 패터닝하여 소스 접촉구(133)를 통하여 도전막(123)과 연결되어 있는 적어도 하나의 소스 전극(143), 소스 전극(143)과 이격되게 소스 전극(143)을 둘러싸고 있으며 드레인 접촉구(141)를 통하여 데이터선(121)과 연결되어 있는 드레인 전극(141) 및 화소영역의 일부를 채우고 있으며 화소 접촉구(135)를 통하여 도전막(123)과 연결되어 있는 화소 전극(145)을 형성할 수 있다. 여기서, 드레인 전극(141)과 소스 전극(143) 사이의 이격공간은 채널영역(C)으로 정의된다.
다른 실시예로, 스퍼터링 방법을 통하여 층간절연막(130) 상에 금속층을 증착한 후 사진식각 공정으로 상기 금속층을 패터닝하여 드레인 전극(141)과 소스 전극(143)을 먼저 형성한다. 형성되는 소스 전극(143)과 드레인 전극(141)은 상호 분리되어 채널영역(C)을 정의하며, 상기 금속층은 데이터 배선(121, 123) 또는 게이트 배선(161, 163)과 동일한 금속물질을 포함할 수 있다. 그 후, ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와 같은 투명의 도전성 금속산화물을 스퍼터링 (sputtering) 방법을 통하여 금속물질층을 형성한 후, 상기 금속물질층을 패터닝하여 화소 전극(145)을 형성할 수도 있다.
전자의 방법은 하나의 재료 및 하나의 공정으로 전극들(141, 143, 145)을 형성할 수 있어 공정이 용이하며, 유기반도체층(150)이 적용된 경우에 ITO 또는 IZO로 이루어진 드레인 전극(141) 및 소스 전극(143)은 다른 금속메탈로 이루어진 소스 전극(143) 및 드레인 전극(141)에 비하여 유기반도체층(150)과의 일함수가 잘 어울려 박막트랜지스터의 특성이 좋은 장점이 있다. 후자의 방법은, 유기반도체층(150) 대신에 비정질 실리콘이나 폴리 실리콘이 반도체층으로 적용된 경우에, 금속물질들이 ITO 또는 IZO 보다 일함수가 커서 박막트랜지스터의 특성이 좋은 장점이 있다. 그리나, 상술한 공정의 장단점은 공정조건과 다른 부가적인 처리에 의하여 무시될 수 있으며, 드레인 전극(141), 소스 전극(143) 및 화소 전극(145)의 제조방법은 상술한 방법에 한정되지 않는다.
여기서, 드레인 전극(141)과 소스 전극(143) 사이의 이격공간은 채널영역(C)으로 정의되며, 드레인 전극(141)과 소스 전극(143) 사이의 거리는 채널영역(C)의 길이(L)이고 소스 전극(143)과 대응하는 드레인 전극(141)의 내측면을 따르는 길이는 채널영역(C)의 폭(W)이다. 일반적으로, 박막트랜지스터의 온전류(on-current)는 채널영역(C)의 폭(W)/채널영역의 거리(L)의 값에 비례한다. 본 발명에 따른 박막트랜지스터는 소스 전극(143)이 드레인 전극(141)에 의하여 둘러싸여 있으므로, 종래의 직선 또는 J타입의 채널영역(C)과 비교하여 상대적으로 채널영역의 폭(W)이 증가되었다. 이에 의하여, 박막트랜지스터의 온전류(on-current) 값이 증가되므로 박 막트랜지스터의 특성이 향상된다. 또한, 이러한 구조를 채택함에 의하여, 종래의 채널영역(C)과 비교하여 소스 전극(143)의 면적이 상대적으로 줄어들게 됨으로, 게이트 전극(163)과 소스 전극(143) 사이에 형성 가능한 기생용량 또한 줄어들게 되어 박막트랜지스터의 특성이 향상된다.
이후, 도5a 및 도5b에 도시된 바와 같이, 채널영역(C)에 증발법(EVAPORATION)을 통하여 유기반도체층(150)을 형성한다. 다른 방법으로, 채널영역(C)에 유기반도체 용액을 잉크젯 방식으로 드로핑(dropping)하여 유기반도체층(150)을 형성할 수도 있다. 이 경우 드로핑된 유기반도체 용액이 채널영역(C)에 위치하도록 하기 위해 격벽(미도시)이 사용될 수 있다. 이렇게 제조된 유기반도체층(150)은 채널영역(C)을 덮고 있으면서, 소스 전극(143) 및 드레인 전극(141)과 적어도 일부가 접하고 있다. 유기반도체 용액으로는 페릴렌테트라 카보실릭 디안하이드라이드(perylenetetracarboxlic dianhidride, PTCDA) 또는 그의 이미드(imide) 유도체이거나 나프탈렌테트라 카보실릭 디안하이드라이드(naphthalenetetracarboxlic dianhydride, NTCDA) 또는 그의 이미드(imide) 유도체일 수 있다. 또한, 유기반도체층(150)은 금속화 프타로시아닌(metallized pthalocyanine) 또는 그의 할로겐화 유도체이거나 페릴렌 또는 코로렌과 그의 치환기를 포함하는 유도체일 수 있다. 여기서 금속화 프타로시아닌(metallized pthalocyanine)에 첨가되는 금속으로는 구리, 코발트, 아연 등이 바람직하다. 그리고, 유기반도체층(150)은 티에닐렌(thienylene) 및 비닐렌(vinylene)의 코-올리고머(co-oligomer) 또는 코-폴리머(co-polymer)일 수 있으며, 티에닐렌(thienylene) 또는 코로렌(coroene)과 그들의 치환기를 포함하는 유도체일 수 있고, 이러한 유도체들의 아로마틱(aromatic) 또는 헤테로아로마틱 링(heteroaromatic ring)에 탄소수 1 내지 30개의 하이드로 카본 체인(hydrocarbon chain)을 한 개 이상 포함하는 유도체를 포함할 수 있다.
한편, 다른 실시예로, 본 발명은 반도체층이 유기물인 경우 뿐만 아니라 비정질 실리콘 또는 폴리 실리콘인 경우에도 사용될 수 있다.다음, 도6a 및 6b에 도시된 바와 같이, 유기반도체층(150) 상에 게이트 절연막(155)을 형성한 후, 데이터선(121)과 절연 교차하도록 게이트선(161)과 상기 게이트 절연막(155) 상에 위치하도록 게이트 전극(163)을 포함하는 게이트 배선(161, 163)을 형성한다.
게이트 절연막(155)이 감광성 유기막으로 이루어진 경우 경우 게이트 절연막(155)은 코팅, 노광 및 현상을 통해 형성될 수 있으며, 실리콘 질화물과 같은 무기막으로 이루어진 경우 증착과 사진 식각공정을 통해 형성될 수 있다. 게이트 절연막(155)은 유기반도체층(150)과 게이트 전극(163)의 직접 접촉을 방지하면서 유기반도체층(150)의 특성이 유지될 수 있도록 한다.
게이트 배선(161, 163)은 금속물질을 포함하는 게이트 배선 물질층을 스퍼터링 등의 방법으로 게이트 절연막(155) 상에 증착한다. 그 후 사진식각 공정을 통해 데이터선(121)과 절연 교차하는 게이트선(161), 게이트선(161)의 단부에 마련된 게이트 패드(미도시) 및 게이트선(161)으로부터 분지되어 게이트 절연막(155) 상에 위치하는 게이트 전극(163)을 포함하는 게이트 배선(161, 163)으로 형성될 수 있다. 게이트 배선(161, 163)은 Al, Cr, Mo, Nd, Au, Pt, Pd 중 적어도 하나를 포함 할 수 있으며, 금속 단일층 또는 금속 다중층일 수 있다.
이어, 상기 게이트 배선(161, 163)과 외부로 노출된 드레인 전극(141)을 덮도록 보호막(170)을 형성함으로써 박막트랜지스터 기판(100)이 완성된다.
본 발명은 액정표시장치 또는 OLED(organic light emitting diode), 전기영동표시장치(ELECTRO PHORETIC INDICATION DISPLAY) 등의 표시장치에 사용될 수 있다. 아울러 본 발명의 몇몇 실시예에서는 게이트 전극이 반도체 층의 상부에 형성되어 있는 구조에 대하여 설명하였으나, 본 발명은 게이트 전극이 반도체 층의 하부에 형성되어 있는 구조에도 적용가능함은 물론이다. 이 경우, 상술한 도전막의 역할을 하는 별도의 구성요소가 부가될 수 있다.
비록 본 발명의 몇몇 실시예들이 도시되고 설명되었지만, 본 발명이 속하는 기술분야의 통상의 지식을 가진 당업자라면 본 발명의 원칙이나 정신에서 벗어나지 않으면서 본 실시예를 변형할 수 있음을 알 수 있을 것이다. 본 발명의 범위는 첨부된 청구항과 그 균등물에 의해 정해질 것이다.
이상 설명한 바와 같이, 본 발명에 따르면 박막트랜지스터의 특성이 향상된 표시장치와 이의 제조방법이 제공된다.

Claims (21)

  1. 절연기판과;
    상기 절연기판 상에 형성되어 있으며 도전막을 포함하는 데이터 배선과;
    상기 도전막과 전기적으로 연결되어 있는 적어도 하나의 소스 전극과, 상기 소스 전극과 이격되게 상기 소스 전극의 둘레를 따라 형성되어 있는 드레인 전극을 포함하는 박막트랜지스터와;
    상기 도전막과 전기적으로 연결되어 있는 화소 전극을 포함하는 것을 특징으로 하는 표시장치.
  2. 제1항에 있어서,
    상기 드레인 전극은 상기 소스전극을 둘러싸고 있는 것을 특징으로 하는 표시장치.
  3. 제2항에 있어서,
    상기 소스 전극과 상기 드레인 전극 사이의 이격공간은 채널영역으로 정의되며,
    상기 박막트랜지스터는 상기 채널영역에 형성되어 있는 유기반도체층을 포함하는 것을 특징으로 하는 표시장치.
  4. 제3항에 있어서,
    상기 채널영역을 둘러싸면서 상기 채널영역의 적어도 일부를 노출시키는 격벽을 더 포함하며,
    상기 유기반도체층은 상기 격벽 내부에 위치하고 있는 것을 특징으로 하는 표시장치.
  5. 제3항 또는 제4항에 있어서,
    상기 데이터 배선과 절연 교차하여 화소영역을 정의하는 게이트선과, 상기 게이트선으로부터 분지되어 상기 유기반도체층 상에 위치하는 게이트 전극을 포함하는 게이트 배선을 더 포함하는 것을 특징으로 하는 표시장치.
  6. 제5항에 있어서,
    상기 소스 전극, 상기 드레인 전극 및 상기 화소 전극은 전극은 ITO(indium tin oxide) 및 IZO(indium zinc oxide) 중 어느 하나를 포함하여 이루어진 것을 특징으로 하는 표시장치.
  7. 제5항에 있어서,
    상기 도전막과 상기 소스 전극 사이 및 상기 도전막과 상기 드레인 전극 사이에는 층간절연막이 개재되어 있으며,
    상기 층간절연막에는 상기 소스 전극과 상기 도전막을 상호 연결시키는 소스 접촉구와 상기 화소 전극과 상기 도전막을 상호 연결시키는 화소 접촉구가 마련되어 있는 것을 특징으로 하는 표시장치.
  8. 제7항에 있어서,
    상기 데이터 배선은 상기 게이트선과 절연 교차하는 데이터선을 포함하며,
    상기 층간절연막에는 상기 데이터선과 상기 드레인 전극을 상호 접촉시키는 드레인 접촉구가 형성되어 있는 것을 특징으로 하는 표시장치.
  9. 제8항에 있어서,
    상기 층간절연막은 1내지 5의 유전율을 갖는 것을 특징으로 하는 표시장치.
  10. 제2항에 있어서,
    상기 드레인 전극은 원, 타원 및 다각형 중 어느 하나의 고리형상이며, 상기 소스 전극은 섬(island)형상으로 상기 드레인 전극 내부에 위치하고 있는 것을 특징으로 하는 표시장치.
  11. 제3항에 있어서,
    상기 도전막은 상기 채널영역으로 입사되는 광을 차단하는 것을 특징으로 하는 표시장치.
  12. 절연기판과;
    상기 절연기판 상에 형성되어 있는 데이터 배선과;
    상기 데이터 배선과 전기적으로 연결되어 있는 드레인 전극과;
    상기 드레인 전극과 이격되게 형성되어 있으며 상기 드레이 전극에 의하여 둘러싸인 섬 형상의 소스 전극과;
    상기 소스 전극과 전기적으로 연결되어 있는 도전막과;
    상기 도전막과 전기적으로 연결되어 있는 화소 전극을 포함하는 것을 특징으로 하는 표시장치.
  13. 제12항에 있어서,
    상기 드레인 전극은 오픈된 구간이 없는 복수개의 고리상으로 마련되어 있으며, 상기 소스 전극은 각각의 상기 드레인 전극의 내부에 위치하고 있는 것을 특징으로 하는 표시장치.
  14. 제12항에 있어서,
    상기 도전막은 상기 데이터 배선과 동시에 형성되며, 상기 드레인 전극과 상기 소스 전극 사이의 이격공간을 가리는 것을 특징으로 하는 표시장치.
  15. 절연기판 상에 도전막을 포함하는 데이터 배선을 형성하는 단계와;
    상기 데이터 배선 상에 소스 접촉구, 드레인 접촉구 및 화소 접촉구를 갖도 록 층간절연막을 형성하는 단계와;
    상기 층간절연막 상에 상기 소스 접촉구를 통하여 상기 도전막과 연결되어 있는 적어도 하나의 소스 전극, 상기 소스 전극과 이격되게 상기 소스전극의 둘레를 따라 형성되어 있는 드레인 전극 및 상기 화소 접촉구를 통하여 상기 도전막과 연결되어 있는 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 표시장치의 제조방법.
  16. 제15항에 있어서,
    상기 드레인 전극은 상기 소스 전극을 둘러싸면서 상기 소스 전극을 노출시키도록 형성되어 있는 것을 특징으로 하는 표시장치의 제조방법.
  17. 제16항에 있어서,
    상기 소스 전극, 상기 드레인 전극 및 상기 화소 전극을 형성하는 단계는,
    상기 층간절연막 상에 금속층을 형성한 후 상기 금속층을 패터닝 하여 상기 소스 전극과 상기 드레인 전극을 형성하는 단계와;
    상기 층간절연막 상에 ITO(indium tin oxide) 및 IZO(indium zinc oxide) 중 어느 하나를 포함하여 이루어진 전극물질층을 형성한 후 상기 전극물질층을 패터닝하여 상기 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 표시장치의 제조방법.
  18. 제16항에 있어서,
    상기 소스 전극, 상기 드레인 전극 및 상기 화소 전극을 형성하는 단계는,
    상기 층간절연막 상에 전극물질층을 형성하는 단계와;
    상기 전극물질층을 패터닝하여 상기 소스 전극, 상기 드레인 전극 및 상기 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 표시장치의 제조방법.
  19. 제18항에 있어서,
    상기 전극물질층은 ITO(indium tin oxide) 및 IZO(indium zinc oxide) 중 어느 하나를 포함하여 이루어진 것을 특징으로 하는 표시장치의 제조방법.
  20. 제18항에 있어서,
    상기 층간절연막은 1 내지 5의 유전율을 갖는 유기막을 포함하는 것을 특징으로 하는 표시장치의 제조방법.
  21. 제17항 또는 제18항에 있어서,
    상기 데이터 배선과 절연 교차하여 화소영역을 정의하는 게이트선과, 상기 게이트선으로부터 분지되어 상기 유기반도체층 상에 위치하는 게이트 전극을 포함하는 게이트 배선을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시장치의 제조방법.
KR1020060008295A 2006-01-26 2006-01-26 표시장치와 이의 제조방법 KR101189279B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060008295A KR101189279B1 (ko) 2006-01-26 2006-01-26 표시장치와 이의 제조방법
CNB2006101686979A CN100495718C (zh) 2006-01-26 2006-12-22 显示装置及其制造方法
JP2007015903A JP4719697B2 (ja) 2006-01-26 2007-01-26 表示装置とその製造方法
US11/698,439 US7772598B2 (en) 2006-01-26 2007-01-26 Display device and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060008295A KR101189279B1 (ko) 2006-01-26 2006-01-26 표시장치와 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20070078228A true KR20070078228A (ko) 2007-07-31
KR101189279B1 KR101189279B1 (ko) 2012-10-09

Family

ID=38284656

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060008295A KR101189279B1 (ko) 2006-01-26 2006-01-26 표시장치와 이의 제조방법

Country Status (4)

Country Link
US (1) US7772598B2 (ko)
JP (1) JP4719697B2 (ko)
KR (1) KR101189279B1 (ko)
CN (1) CN100495718C (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060073374A (ko) * 2004-12-24 2006-06-28 엘지.필립스 엘시디 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
JP4844767B2 (ja) * 2008-10-03 2011-12-28 ソニー株式会社 薄膜トランジスタ、薄膜トランジスタの製造方法、および電子機器
US9568794B2 (en) 2010-12-20 2017-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device
FR2980040B1 (fr) * 2011-09-14 2016-02-05 Commissariat Energie Atomique Transistor organique a effet de champ
JP6147992B2 (ja) 2011-11-30 2017-06-14 株式会社半導体エネルギー研究所 半導体装置
US8879013B2 (en) * 2011-12-26 2014-11-04 Shenzhen China Star Optoelectronics Technology Co., Ltd. Thin-film transistor liquid crystal display device, substrate, and manufacturing method
US9112037B2 (en) * 2012-02-09 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6175244B2 (ja) * 2012-02-09 2017-08-02 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2016146422A (ja) * 2015-02-09 2016-08-12 株式会社ジャパンディスプレイ 表示装置
CN114326211A (zh) 2015-02-12 2022-04-12 株式会社半导体能源研究所 显示装置
KR102410524B1 (ko) * 2015-07-03 2022-06-20 삼성디스플레이 주식회사 표시 장치
KR102367215B1 (ko) * 2015-08-31 2022-02-24 엘지디스플레이 주식회사 유기발광표시장치
CN105655407A (zh) * 2016-03-11 2016-06-08 京东方科技集团股份有限公司 多晶硅薄膜晶体管及其制备方法、阵列基板、显示装置
WO2018175741A1 (en) 2017-03-22 2018-09-27 The Regents Of The University Of Colorado, A Body Corporate Hydraulically amplified self-healing electrostatic transducers
US11827459B2 (en) * 2020-10-16 2023-11-28 Artimus Robotics Inc. Control of conveyor systems using hydraulically amplified self-healing electrostatic (HASEL) actuators

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5414283A (en) * 1993-11-19 1995-05-09 Ois Optical Imaging Systems, Inc. TFT with reduced parasitic capacitance
JPH08160469A (ja) 1994-08-31 1996-06-21 Semiconductor Energy Lab Co Ltd 液晶表示装置
JP4293434B2 (ja) 1994-08-31 2009-07-08 株式会社半導体エネルギー研究所 液晶表示装置
JP3356429B2 (ja) 2000-04-11 2002-12-16 日本電気株式会社 液晶表示装置および液晶プロジェクタ装置
JP4211250B2 (ja) * 2000-10-12 2009-01-21 セイコーエプソン株式会社 トランジスタ及びそれを備える表示装置
US6639281B2 (en) * 2001-04-10 2003-10-28 Sarnoff Corporation Method and apparatus for providing a high-performance active matrix pixel using organic thin-film transistors
JP2003222906A (ja) 2002-01-30 2003-08-08 Matsushita Electric Ind Co Ltd 液晶表示装置
US7002176B2 (en) * 2002-05-31 2006-02-21 Ricoh Company, Ltd. Vertical organic transistor
JP2004087682A (ja) * 2002-08-26 2004-03-18 Chi Mei Electronics Corp 薄膜トランジスタ、画像表示素子および画像表示装置
JP2005175248A (ja) 2003-12-12 2005-06-30 Sanyo Electric Co Ltd フィールドシーケンシャル方式液晶表示装置
JP4945885B2 (ja) * 2004-03-31 2012-06-06 大日本印刷株式会社 有機半導体材料、有機半導体装置、装置、及び有機半導体構造物の製造方法
US20060131669A1 (en) * 2004-12-22 2006-06-22 Douglas Albagli Thin film transistor for imaging system

Also Published As

Publication number Publication date
US7772598B2 (en) 2010-08-10
CN100495718C (zh) 2009-06-03
JP4719697B2 (ja) 2011-07-06
KR101189279B1 (ko) 2012-10-09
US20070170431A1 (en) 2007-07-26
CN101009297A (zh) 2007-08-01
JP2007201476A (ja) 2007-08-09

Similar Documents

Publication Publication Date Title
KR101189279B1 (ko) 표시장치와 이의 제조방법
KR101219046B1 (ko) 표시장치와 이의 제조방법
KR101219047B1 (ko) 표시장치와 이의 제조방법
US7638358B2 (en) Display device and manufacturing method thereof
US20070109457A1 (en) Organic thin film transistor array panel
US20070024766A1 (en) Organic thin film transistor display panel
CN1983620B (zh) 有机薄膜晶体管阵列面板
KR20070033144A (ko) 표시장치와 표시장치의 제조방법
KR20060033481A (ko) 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법
JP5148086B2 (ja) 有機薄膜トランジスタ表示板
US7863086B2 (en) Thin film transistor substrate and method for fabricating the same
KR20070013132A (ko) 박막트랜지스터 기판과 박막트랜지스터 기판의 제조방법
US20070114525A1 (en) Display device and manufacturing method
US7777220B2 (en) Organic thin film transistor array panel
US7759676B2 (en) Thin film transistor array panel having groups of proximately located thin film transistors and manufacturing method thereof
KR20070109288A (ko) 표시장치 및 그 제조방법
KR101219048B1 (ko) 평판표시장치와 평판표시장치의 제조방법
KR20180094347A (ko) 박막 트랜지스터, 그 제조 방법, 및 박막 트랜지스터를 포함하는 전자 기기
KR20070052514A (ko) 표시장치와 이의 제조방법
JP5116324B2 (ja) 表示装置とその製造方法
KR20070062743A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080040158A (ko) 유기 박막 트랜지스터 기판 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170928

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 7