KR20070055938A - 데이터 스토리지 시스템 및 데이터 스토리지 제어 장치 - Google Patents

데이터 스토리지 시스템 및 데이터 스토리지 제어 장치 Download PDF

Info

Publication number
KR20070055938A
KR20070055938A KR1020060033896A KR20060033896A KR20070055938A KR 20070055938 A KR20070055938 A KR 20070055938A KR 1020060033896 A KR1020060033896 A KR 1020060033896A KR 20060033896 A KR20060033896 A KR 20060033896A KR 20070055938 A KR20070055938 A KR 20070055938A
Authority
KR
South Korea
Prior art keywords
control
data
disk
channel adapter
adapter
Prior art date
Application number
KR1020060033896A
Other languages
English (en)
Other versions
KR100766356B1 (ko
Inventor
시게요시 오하라
가즈노리 마스야마
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20070055938A publication Critical patent/KR20070055938A/ko
Application granted granted Critical
Publication of KR100766356B1 publication Critical patent/KR100766356B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0613—Improving I/O performance in relation to throughput
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/067—Distributed or networked storage systems, e.g. storage area networks [SAN], network attached storage [NAS]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G06F11/2089—Redundant storage control functionality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2097—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements maintaining the standby controller/processing unit updated
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/28—Using a specific disk cache architecture
    • G06F2212/283—Plural cache memories
    • G06F2212/284—Plural cache memories being distributed

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

본 발명은 프로토콜의 다른 메인 프레임계 호스트와 오픈계 호스트의 액세스에 대해 기억 장치를 제어하는 복수의 제어 모듈을 갖는 스토리지 시스템에 관한 것이며, 양 액세스의 고속화를 실현하는 것을 목적으로 한다.
오픈용 채널 어댑터(41)와 메인 프레임용 채널 어댑터(44)를 따로 설치하고, 메인 프레임용 채널 어댑터(44)를 프론트 라우터(6-0, 6-1)를 통해 복수의 컨트롤 매니저(40)에 접속하며, 메인 프레임계 호스트의 기록 액세스에 대해 기록 처리에서의 미러링을 병행되게 실행한다. 처리 완료까지 접속을 계속하는 메인 프레임계 호스트의 기록 처리를 고속화할 수 있고, 특히 기록 미스인 경우에도 디스크 판독 처리를 병렬로 실행할 수 있어 기록 미스 처리의 고속화에 기여한다. 또한, 오픈계 호스트의 액세스에 대해서도 높은 작업 처리량을 실현할 수 있다.

Description

데이터 스토리지 시스템 및 데이터 스토리지 제어 장치{DATA STORAGE SYSTEM AND DATA STORAGE CONTROL APPARATUS}
도 1은 본 발명의 일 실시예의 데이터 스토리지 시스템의 구성도.
도 2는 도 1의 제어 모듈의 구성도.
도 3은 도 1 및 도 2의 백 엔드 라우터와 디스크 인클로저의 구성도.
도 4는 도 1 및 도 3의 디스크 인클로저의 구성도.
도 5는 본 발명의 일 실시예의 제어 모듈의 실장 구성을 도시하는 도면.
도 6은 도 5의 형태의 스토리지 시스템의 블록도.
도 7은 본 발명의 일 실시예의 메인 프레임계 호스트의 판독/기록 처리의 설명도.
도 8은 도 7의 기록 히트 처리의 설명도.
도 9는 도 7의 기록 미스 처리의 설명도.
도 10은 도 9의 판독 처리의 설명도.
도 11은 도 7의 판독 히트 처리의 설명도.
도 12는 도 7의 판독 미스 처리의 설명도.
도 13은 본 발명의 일 실시예의 오픈계 호스트의 판독/기록 처리의 설명도.
도 14는 도 7 및 도 13의 구성의 라이트 백 처리의 설명도.
도 15는 제1의 종래의 스토리지 시스템의 구성도.
도 16은 제2의 종래의 스토리지 시스템의 구성도.
도 17은 도 15의 제1의 종래의 스토리지 시스템의 실장 구성을 도시하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
1 : 스토리지 시스템
2-0 내지 2-n : 디스크 인클로저
4-0 내지 4-7 : 제어 모듈
5-0 내지 5-2 : 백 엔드 라우터
6-0 내지 6-1 : 프론트 엔드 라우터
7 : 백 패널
40 : 컨트롤 매니저
40a : 제어 유닛
40b : 캐시 메모리
41 : 오픈계 호스트용 채널 어댑터
42 : 디스크 어댑터
43 : 통신 유닛(DMA 엔진)
44 : 메인 프레임계 호스트용 채널 어댑터
본 발명은 컴퓨터의 외부 기억 장치로서 이용되는 데이터 스토리지 시스템 및 데이터 스토리지 제어 장치의 구성에 관한 것으로서, 특히 디스크 장치를 다수 접속하는 데이터 스토리지 시스템을 고성능이면서, 유연하게 구성할 수 있는 유닛의 조합과 접속을 갖는 데이터 스토리지 시스템 및 데이터 스토리지 제어 장치에 관한 것이다.
최근, 여러 가지 데이터가 전자화되고, 컴퓨터상에서 다루어짐에 따라 데이터의 처리를 실행하는 호스트 컴퓨터와는 독립하여 대량의 데이터를 효율적이고, 높은 신뢰성으로 저장할 수 있는 데이터 스토리지 장치(외부 기억 장치)의 중요성이 증가하고 있다.
이 데이터 스토리지 장치로서, 대량의 디스크 장치(예컨대, 자기 디스크나 광 디스크)와, 이들 대량의 디스크 장치를 제어하는 디스크 컨트롤러로 구성되는 디스크 어레이 장치가 이용되고 있다. 이 디스크 어레이 장치는 동시에 복수의 호스트 컴퓨터로부터의 디스크 액세스 요구를 접수하고, 대량의 디스크에 대한 제어를 행할 수 있다. 최근에는 디스크 장치가 수 천대 이상, 기억 용량으로는 수 백 테라 바이트 이상의 디스크 장치군을 1 대로 제어할 수 있는 디스크 어레이 장치도 제공되고 있다.
이러한 디스크 어레이 장치는 디스크가 캐시의 역활을 다하는 메모리를 내장한다. 이에 따라, 호스트 컴퓨터로부터 판독 요구 및 기록 요구를 수신하였을 때의 데이터로의 액세스 시간을 단축하고, 고성능화를 실현할 수 있다.
일반적으로, 디스크 어레이 장치는 복수의 주요 유닛, 즉 호스트 컴퓨터와의 접속 부분인 채널 어댑터, 디스크 드라이브와의 접속 부분인 디스크 어댑터, 캐시 메모리, 캐시 메모리 및 전체의 제어를 담당하는 제어 유닛 및 대량의 디스크 드라이브로 구성된다.
도 15는 제1의 종래예의 디스크 어레이 장치(100)의 구성도이다. 도 15에 도시하는 바와 같이, 종래의 디스크 어레이 장치(100)는 주요 유닛인 캐시 메모리와 캐시 제어부를 구비하는 컨트롤 매니저(도면 중 CM으로 표기)(10), 호스트 컴퓨터(도시 생략)와의 인터페이스인 채널 어댑터(도면 중 CA로 표기)(11), 복수의 디스크 드라이브를 구비하는 디스크 인클로저(12) 및 이 디스크 인클로저(12)와의 인터페이스인 디스크 어댑터(도면 중 DA로 표기)(13)를 구비한다.
또한, 컨트롤 매니저(10), 채널 어댑터(11) 및 디스크 어댑터(13)간을 서로 접속하고, 이들 주요 유닛간의 데이터 전송과 통신을 행하기 위한 라우터(Router; 도면 중 RT로 표기)(14)가 구비되어 있다.
이 디스크 어레이 장치(100)에서는 컨트롤 매니저(10)가 4 개가 구비되어 있고, 이들 컨트롤 매니저(10)에 대응하여 4 개의 라우터(14)가 구비되어 있다. 이들 컨트롤 매니저(10)와 라우터(14)는 1대1로 상호 접속되어 있고, 이에 따라, 복수의 컨트롤 매니저(10)간의 접속이 용장화되어 가용성이 높아지고 있다(예컨대, 특허 문헌 1 참조).
즉, 하나의 라우터(14)가 고장난 경우에도 다른 라우터(14)를 경유함으로써 복수의 컨트롤 매니저(10)간의 접속은 확보되어 있고, 이러한 경우에도 디스크 어 레이 장치(100)는 통상의 동작을 계속할 수 있다.
또한, 이 디스크 어레이 장치(100)는 각 라우터(14)에 2 개의 채널 어댑터(11)와 2 개의 디스크 어댑터(13)가 접속되어 있다. 이들 채널 어댑터(11) 및 디스크 어댑터(13)는 컨트롤 매니저(10)와 라우터(14)의 상호 접속에 의해 모든 컨트롤 매니저(10)와의 사이에서 통신이 가능하다.
또한, 채널 어댑터(11)는 예컨대, 파이버 채널이나 Ethernet(등록 상표)에 의해 데이터를 처리 대상으로 하는 호스트 컴퓨터(도시 생략)에 접속되어 있고, 디스크 어댑터(13)는 예컨대, 파이버 채널의 케이블에 의해 디스크 인클로저(12)(구체적으로는 디스크 드라이브군)에 접속된다.
그리고, 채널 어댑터(11)와 컨트롤 매니저(10) 사이, 및 디스크 어댑터(13)와 컨트롤 매니저(10) 사이에서는 호스트 컴퓨터로부터의 사용자 데이터뿐만 아니라, 디스크 어레이 장치(100)의 내부 동작의 일관성을 유지하기 위한 여러 가지 정보의 교환(예컨대, 복수의 캐시 메모리간의 데이터의 미러링 처리)이 이루어진다.
이 디스크 어레이 장치(100)에서는 탑재되어 있는 디스크의 어드레스별로 캐시 기능을 담당하는 컨트롤 매니저가 결정되어 있기 때문에, 호스트로부터 디스크 액세스의 요구를 수취하면 우선 담당 컨트롤 매니저를 결정하는 동작이 필요하게 된다. 또한, 캐시 메모리는 휘발성 메모리로 구성되기 때문에, 어떠한 장해 발생시에도 구비하고, 다른 컨트롤 매니저의 캐시 메모리에도 동일한 데이터를 저장하는 미러링이 필요하게 된다.
즉, 호스트 컴퓨터로부터의 기록 동작의 경우, 호스트 컴퓨터로부터의 데이 터를 우선 채널 어댑터(11)가 수신한다. 채널 어댑터(11)는 하나의 컨트롤 매니저(10)에 대하여 호스트로부터의 요구된 디스크를 어떤 컨트롤 매니저(10)가 담당하고 있는지를 조회한 후, 담당 컨트롤 매니저(10) 내의 캐시 메모리에 데이터를 기록한다. 기록이 정상적으로 종료되면 채널 어댑터(11)가 호스트 컴퓨터에 대하여 완료 통지를 행한다.
또한, 채널 어댑터(11)가 호스트 컴퓨터로부터의 판독 요구를 수취한 경우에도, 마찬가지로 요구된 데이터를 어떤 컨트롤 매니저가 담당하고 있는지를 하나의 컨트롤 매니저(10)에 대하여 조회한 후, 담당 컨트롤 매니저(10)에 대하여 데이터의 요구를 행한다.
요구를 받은 컨트롤 매니저(10)는 캐시 메모리 내에 데이터가 있으면 바로 채널 어댑터(11)에 판독하도록 통지하지만, 캐시 메모리 내에 데이터가 없는 경우, 디스크 어댑터(13)에 대하여 디스크로부터 데이터를 판독하도록 요구한다.
디스크 어댑터(13)는 디스크로부터 데이터를 판독하면 담당 컨트롤 매니저(10)의 캐시 메모리에 기록하고, 데이터를 받아 담당 컨트롤 매니저(10)가 채널 어댑터(11)에 데이터의 판독이 가능하게 된 것을 통지한다. 채널 어댑터(11)는 통지를 받으면 캐시 메모리로부터 데이터를 판독하고, 호스트 컴퓨터로 전송한다.
도 16은 제2의 종래 기술의 설명도이다. 도 16에 도시하는 디스크 어레이 장치(102)는 컨트롤 매니저(캐시 메모리와 제어부)(12)가 4 개가 구비되어 있고, 또한 각 컨트롤 매니저(10)에는 채널 어댑터(11) 및 디스크 어댑터(13)가 접속되어 있다.
또한, 4 개의 컨트롤 매니저(10)는 한 쌍의 라우터(14)에 의해 서로 통신 가능하게 접속되어 있다. 또한, 채널 어댑터(11)는 예컨대, 파이버 채널 또는 Ethernet(등록 상표)에 의해 호스트 컴퓨터(도시 생략)에 접속되고, 디스크 어댑터(13)는 예컨대, 파이버 채널의 케이블에 의해 디스크 인클로저(12)의 각 디스크 드라이브에 접속되어 있다.
또한, 디스크 인클로저(12)는 2 개의 포트(예컨대, 파이버 채널 포트)를 가지며, 이들 2 개의 포트가 다른 디스크 어댑터(13)에 접속되어 있다. 이에 따라, 용장성을 갖게 하고, 내고장성을 높이고 있다.
이 라우터(14)에 의해 디스크 어레이 장치(100)의 내부 동작의 일관성을 유지하기 위한 여러 가지 정보의 교환(예컨대, 복수의 캐시 메모리간 데이터의 미러링 처리)이 이루어진다(예컨대, 특허 문헌 1 참조).
이 제2 종래예에서는 호스트 컴퓨터로부터의 기록 데이터를 채널 어댑터(11)가 수신하고, 접속되어 있는 컨트롤 매니저(10)로 전송한다. 데이터를 수취한 컨트롤 매니저(10)는 담당 컨트롤 매니저(10)를 확인하고, 자신이 담당이면 채널 어댑터(11)에 데이터의 기록 처리가 종료된 것을 통지한다. 담당이 다른 컨트롤 매니저(10)인 경우에는 담당 컨트롤 매니저(10)로 데이터를 전송한 후, 채널 어댑터(11)에 데이터의 처리 종료를 통지한다. 채널 매니저(11)는 컨트롤 매니저(10)로부터의 통지를 받으면 호스트에 대하여 기록 완료 통지를 행한다.
호스트 컴퓨터로부터 판독 요구를 수취한 경우도 채널 어댑터(11)는 우선 접속되어 있는 컨트롤 매니저(10)에 요구를 행하고, 요구를 받은 컨트롤 매니저(10) 가 담당 컨트롤 매니저를 확인한다. 자신이 담당이면 캐시 메모리 내부로부터 데이터를 추출하거나, 디스크 어댑터(13)를 통해 디스크로부터 데이터를 판독하여 채널 어댑터(11)로 송신한다.
한편, 다른 컨트롤 매니저(10)가 담당인 경우에는 담당 컨트롤 매니저(10)에 요구를 행하고, 담당 컨트롤 매니저가 동일한 판독 동작으로, 수신한 데이터를 채널 어댑터(11)로 전송한다. 채널 어댑터(11)는 컨트롤 매니저(10)로부터 수취한 데이터를 호스트 컴퓨터로 전송한다.
[특허 문헌 1] 일본 특허 공개 2001-256003호 공보(도 7, 도 12)
최근 전자화의 추진에 의해, 보다 대용량이고, 고속인 데이터 스토리지 시스템이 요구되고 있다. 상기 2 개의 종래예의 구성 장치는 모두 높은 가용성과 유연성을 실현하고 있지만, 복수 종류의 호스트 인터페이스를 지원하기 위해서는 충분하지 않은 면이 있다.
즉, 호스트 인터페이스의 프로토콜이나 작업 처리량의 차이에 기인하고, 지원하는 형태가 상이하다. 예컨대, UNIX(등록 상표)나 IA(Internet Appliance) 서버와 같이, Open계라고 불리는 호스트 컴퓨터의 인터페이스인 파이버 채널이나 iSCS1(Internet Small Computer System Interface)는 200 MB/s 이상의 높은 작업 처리량을 요구한다. 이것에 대하여, 메인 프레임계의 호스트 컴퓨터의 인터페이스인 FICON(등록 상표)이나 ESCON(등록 상표)은 20 MB/s 내지 200 MB/s 정도의 작업 처리량을 구비하면 충분하다.
또한, 호스트가 기대하는 응답 시간에도 차가 있고, Open 계의 호스트는 요청을 송신한 후, 일단 스토리지 장치와의 접속을 분리하여 다른 처리를 행한다. 한편, 메인 프레임계의 호스트는 최초의 요청 송신으로부터 데이터 전송, 상태의 수신까지를 스토리지 장치와 접속한 상태에서 행하는 경우가 많기 때문에, 메인 프레임계의 호스트는 하나의 데이터 전송에 대하여 짧은 응답 시간을 요구한다.
이러한 복수의 다른 프로토콜이나 작업 처리량의 호스트 인터페이스를 지원하는 경우에는 제1 종래 기술의 구성에서는 채널 어댑터 컨트롤 매니저간, 디스크 어댑터 컨트롤 매니저간, 컨트롤 매니저 컨트롤 매니저간이 모두 라우터를 경유하기 때문에, 작업 처리량 면에서 라우터가 넥으로 되기 쉽다. 즉, 채널 어댑터에 대하여 충분한 작업 처리량을 부여하기 어려운 구성이라고 할 수 있다.
또한, 제2 종래 기술의 구성에서는 채널 어댑터 컨트롤 매니저간, 디스크 어댑터 컨트롤 매니저간, 컨트롤 매니저 컨트롤 매니저간을 접속하는 버스가 모두 독립되어 있기 때문에, 작업 처리량의 문제는 발생하지 않지만, 호스트에 대한 응답 속도를 만족시키기 어려운 경우가 있다.
이것을, 가장 응답 속도가 길어지는 경우를 예로 들어 설명한다. 호스트로부터의 데이터가 디스크의 데이터 일부를 재기록하는 경우를 생각한다. 디스크상의 데이터는 어떤 일정한 단위마다, 체크 코드에 의해 보호되어 있기 때문에, 그 일부를 재기록하는 경우에는 그 부분뿐만 아니라, 데이터 단위의 나머지 부분을 사용하여 체크 코드를 다시 만들 필요가 있다. 나머지 데이터가 캐시 상에 없는 경우에는 기록 처리에도 불구하고, 디스크로부터 판독하는 동작이 필요하게 되어 응답에 시 간이 걸린다.
특히, 제2 종래 기술에서는 호스트로부터 요구된 데이터를 담당하고 있는 컨트롤 매니저가 호스트로부터의 요구를 받은 채널 어댑터와 접속되어 있지 않은 경우가 있으며, 이러한 경우에는 응답 속도가 더 길어진다. 이하에서는 설명을 위해 호스트로부터 요구를 받은 채널 어댑터가 접속되는 컨트롤 매니저를 CM-R(Receive-CM), 데이터를 담당하고 있는 채널 매니저를 CM-M(Master-CM), 캐시 데이터의 미러를 가지고 있는 채널 매니저를 CM-S(Slave-CM)로 부르기로 한다.
(1) 채널 어댑터(11)가 호스트로부터의 기록 데이터를 수신한다.
(2) 디스크 어댑터(13)가 체크 코드 생성을 위해 나머지 데이터를 디스크로부터 판독한다.
(3) 디스크 어댑터(13)가 컨트롤 매니저 CM-M에 데이터를 기록한다.
(4) 컨트롤 매니저 CM-M이 컨트롤 매니저 CM-R에 데이터를 전송한다.
(5) 채널 어댑터(11)가 컨트롤 매니저 CM-R에 데이터를 기록한다.
(6) 컨트롤 매니저 CM-R이 새로운 데이터에 대한 체크 코드를 생성하고, 양 컨트롤 매니저 CM-M, CM-S로 전송한다.
또한, 전술한 제2 종래의 디스크 어레이 장치에서는 대용량, 고속화를 위해 컨트롤 매니저(10)나, 채널 어댑터(11), 디스크 어댑터(13)를 더 증설하는 경우에는 디스크 인클로저(12)의 포트 수를 증가시키면서 디스크 어댑터(13)와 디스크 인클로저(12)의 접속 케이블의 갯수를 증가시킬 필요가 있다.
디스크 인클로저(12)의 포트 수를 증가시키는 것은 하나의 디스크 인클로저 에 접속되는 디스크 어댑터의 수에 따른 케이블수가 증가하고, 실장 공간이 커진다. 즉, 장치의 대형화를 초래한다. 또한, 하나의 디스크 인클로저로는 2 계통의 패스가 있으면 충분한 용장 구성을 취할 수 있기 때문에, 포트 수를 증가시키는 것은 득책이 아니다. 또한, 접속되는 디스크 어댑터의 수는 일정하지 않고, 사용자의 요구에 따라서 변화되기 때문에, 다수의 포트를 증설하면 적은 디스크 어댑터에서는 낭비가 발생하고, 소수의 포트를 증설하면 다수의 디스크 어댑터에 대응할 수 없다. 즉, 범용성을 잃게 된다.
한편, 제1 종래의 디스크 어레이 장치에서는 주요 유닛을 다수 설치한 대규모 디스크 어레이 장치를 구성하는 경우에는 컨트롤 매니저(10)와 라우터(14) 사이의 접속선 수가 급증하기 때문에, 접속 관계가 복잡해져 버리고, 물리적으로도 실장이 곤란해진다.
예컨대, 도 15의 구성으로는 도 17에 도시하는 바와 같이, 4 개(4 장)의 캐시 매니저(10)와, 4 개(4 장)의 라우터(14)가 백 패널(15)을 경유하여 접속되는 실장 구조를 취한다. 이 경우, 전술한 바와 같이, 도 15와 같이 신호 갯수는 4×4×(1 패스당의 신호 갯수)가 된다. 예컨대 전술한 바와 같이, 1 패스를 64 비트의 PCI(병렬 버스)로 접속하는 경우에는 제어선을 포함하고, 백 패널(115)상에서는 100×16=1600 개의 신호선이 된다. 이 신호선을 배선하기 위해서는 백 패널(115)의 프린트 기판은 6 층의 신호층을 필요로 한다.
또한, 대규모 구성인 경우에는 예컨대, 8 개(4 장)의 캐시 매니저(10)와, 8 개(4 장)의 라우터(14)가 백 패널(15)을 경유하여 접속되는 구성에서는 신호 갯수 는 100×8×8 = 약 6400 개나 필요하다. 이를 위한 백 패널(15)의 프린트 기판은 4 배인 24 층이 필요하게 되어 실현이 곤란하다.
임시로, 64 비트의 PCI 버스로 바꾸고, 신호선이 적은 4 레인의 PCI-Express로 접속하면 신호선 수는 16×8×8=1024 개로 된다. 그러나, PCI 버스는 66 MHz인 데 대하여, PCI-Express는 2.5 Gbps의 고속 버스이며, 고속 버스의 신호 품질을 유지하기 위해서는 고가의 기판 재료를 사용할 필요가 있다.
또한, 저속 버스이면 비어(Via)를 사용함으로써, 배선층의 교체가 가능하지만, 고속 버스에서 Via는 신호 품질의 저하를 초래하게 되어 자제할 필요가 있다. 이 때문에 고속 버스에서는 모든 신호선이 교차하지 않도록 배치할 필요가 있고, 동일한 갯수의 저속 버스의 약 2 배인 신호층이 필요해진다. 예컨대, 기판은 12 층의 신호층을 필요로 하고, 또한 비싼 재료로 구성해야 할 필요가 있어 이것도 실현이 곤란하다.
또한, 제1 종래의 디스크 어레이 장치(100)에서는 라우터(14) 중 하나가 고장난 경우에는 상기 라우터(14)의 고장과 동시에, 상기 라우터(14) 배하에 접속된 채널 어댑터(11) 및 디스크 어댑터(13)도 못 쓰게 되어 버린다.
따라서, 본 발명의 목적은 메인 프레임계의 호스트로의 응답 시간을 개선하는 동시에, 오픈계 호스트의 작업 처리량을 개선하기 위한 데이터 스토리지 시스템 및 데이터 스토리지 제어 장치를 제공하는 것에 있다.
또한, 본 발명의 다른 목적은 메인 프레임계 호스트와 오픈계 호스트의 개개의 인터페이스에 적절한 작업 처리량을 실현하기 위한 데이터 스토리지 시스템 및 데이터 스토리지 제어 장치를 제공하는 것에 있다.
또한, 본 발명의 또 다른 목적은 메인 프레임계 호스트와 오픈계 호스트에 대하여, 높은 작업 처리량과 용장성을 보증하면서, 소규모로부터 대규모까지의 구성을 실장상의 문제없이 용이하게 실현하기 위한 데이터 스토리지 시스템 및 데이터 스토리지 제어 장치를 제공하는 것에 있다.
이 목적의 달성을 위해, 본 발명의 데이터 스토리지 시스템은 데이터를 기억하는 복수의 기억 장치와, 메인 프레임계 상위와 오픈계 상위의 액세스 지시에 따라 상기 기억 장치를 액세스하는 복수의 제어 모듈과, 상기 메인 프레임계 상위와의 인터페이스 제어를 행하는 제2 채널 어댑터와, 상기 제2 채널 어댑터와 상기 복수의 제어 모듈에 접속되고, 상기 제2 채널 어댑터와 상기 복수의 제어 모듈의 접속을 선택적으로 전환하는 스위치 유닛을 구비하며, 상기 제어 모듈의 각각은 상기 기억 장치에 기억된 데이터의 일부를 저장하는 캐시 메모리와, 상기 오픈계 상위와의 인터페이스 제어를 행하는 제1 채널 어댑터와, 상기 복수의 기억 장치와의 인터페이스 제어를 행하는 디스크 어댑터와, 상기 액세스에 따라서 캐시 메모리의 제어를 행하는 동시에, 상기 디스크 어댑터를 통해 상기 기억 장치를 액세스하는 제어 유닛을 구비한다.
또한, 본 발명의 데이터 스토리지 제어 장치는 메인 프레임계 상위와 오픈계 상위의 액세스 지시에 따라 데이터를 기억하는 복수의 기억 장치를 액세스하는 복수의 제어 모듈과, 상기 메인 프레임계 상위와의 인터페이스 제어를 행하는 제2 채 널 어댑터와, 상기 제2 채널 어댑터와 상기 복수의 제어 모듈에 접속되고, 상기 제2 채널 어댑터와 상기 복수의 제어 모듈의 접속을 선택적으로 전환하는 스위치 유닛을 구비하며, 상기 제어 모듈의 각각은 상기 기억 장치에 기억된 데이터의 일부를 저장하는 캐시 메모리와, 상기 오픈계 상위와의 인터페이스 제어를 행하는 제1 채널 어댑터와, 상기 복수의 기억 장치와의 인터페이스 제어를 행하는 디스크 어댑터와, 상기 액세스에 따라서 캐시 메모리의 제어를 행하는 동시에, 상기 디스크 어댑터를 통해 상기 기억 장치를 액세스하는 제어 유닛을 구비한다.
또한, 본 발명에서 바람직하게는, 상기 제2 채널 어댑터는 상기 메인 프레임계 상위로부터의 기록 액세스에 따라서 상기 스위치 유닛을 통해 상기 기록 액세스의 대상이 되는 기록 데이터를 담당하는 제어 모듈과, 상기 담당 제어 모듈의 미러 데이터를 갖는 다른 제어 모듈에 병행되게 액세스하여 미러링한다.
또한, 본 발명에서 바람직하게는, 상기 담당 제어 모듈은 상기 제어 모듈 내의 캐시 메모리에 대상이 되는 기록 데이터 블록이 존재하는지를 판정하고, 상기 대상 기록 데이터 블록이 존재하지 않는 기록 미스라고 판정한 경우에 상기 담당 제어 모듈과 상기 다른 제어 모듈이 상기 대상 데이터 블록을 기억하는 기억 장치를 액세스하여 상기 대상 데이터 블록을 판독한다.
또한, 본 발명에서 바람직하게는, 상기 제2의 채널 어댑터는 상기 메인 프레임계 상위의 프로토콜에 따라 상기 메인 프레임계 상위의 액세스 시작부터 액세스 종료까지, 상기 메인 프레임계 상위와 접속하고, 상기 제1 채널 어댑터는 상기 오픈계 상위와의 프토콜에 따라 상기 오픈계 상위의 상기 액세스를 수신하여 상기 오 픈계 상위와의 접속을 분리한다.
또한, 본 발명에서 바람직하게는, 제2 상기 복수의 제어 모듈과 상기 복수의 기억 장치 사이에 설치되고, 각 제어 모듈의 상기 제2 인터페이스부와 상기 복수의 기억 장치를 선택적으로 전환하는 복수의 다른 스위치 유닛을 더 설치하며, 상기 복수의 제어 모듈과 상기 복수의 다른 스위치 유닛을 백 패널에서 접속하였다.
또한, 본 발명에서 바람직하게는, 상기 제어 모듈은 제어 유닛과 상기 제1 채널 어댑터를 짧은 지연 시간의 고속 시리얼 버스로 접속하는 동시에, 상기 제1 채널 어댑터와 상기 복수의 다른 스위치 유닛을 상기 백 패널에서 직렬 버스로 접속하였다.
또한, 본 발명에서 바람직하게는, 상기 각 제어 모듈과 상기 다른 스위치 유닛을 상기 백 패널에서 접속하고, 상기 다른 스위치 유닛과 상기 복수의 기억 장치를 케이블로 접속하였다.
또한, 본 발명에서 바람직하게는, 상기 각 제어 모듈과 상기 스위치 유닛을 상기 백 패널에서 접속하고, 상기 스위치 유닛과 상기 제2 채널 어댑터를 상기 백 패널에서 접속하였다.
또한, 본 발명에서 바람직하게는, 상기 제어 모듈은 상기 캐시 제어 유닛과 상기 제1 채널 어댑터를 짧은 지연 시간의 고속 시리얼 버스로 접속하였다.
또한, 본 발명에서 바람직하게는, 상기 각 제어 모듈의 상기 제어 유닛은 접속된 상기 제1 채널 어댑터로부터의 상기 오픈계 상위의 데이터 액세스가 담당하는 데이터를 대상으로 하는지를 판정하고, 상기 담당하는 데이터를 대상으로 하지 않 는 경우에는 상기 스위치 유닛을 통해 상기 데이터를 담당하는 제어 유닛에 상기 오픈계 상위의 데이터 액세스를 요청한다.
(실시예)
이하, 본 발명의 실시예를 데이터 스토리지 시스템, 실장 구조, 메인 프레임계 호스트의 액세스의 판독/기록 처리, 오픈계 호스트의 액세스 판독/기록 처리, 다른 실시예 순으로 설명한다.
** 데이터 스토리지 시스템**
도 1은 본 발명의 일 실시예의 데이터 스토리지 시스템의 구성도, 도 2는 도 1의 컨트롤 모듈의 구성도, 도 3은 도 1의 백 엔드 라우터와 디스크 인클로저의 구성도, 도 4는 도 1 및 도 3의 디스크 인클로저의 구성도이다.
도 1은 4 대의 컨트롤 모듈을 갖는 중간 규모 스토리지 시스템을 예로 도시한다. 도 1에 도시하는 바와 같이, 스토리지 시스템(1)은 데이터를 유지하는 복수의 디스크 인클로저(2-0 내지 2-n)와, 복수(여기서는 4 개)의 제어 모듈(컨트롤 매니저)(4-1 내지 4-3)과, 이들 복수의 제어 모듈(4-0 내지 4-3)과 복수의 디스크 인클로저(2-0 내지 2-n) 사이에 설치된 복수(여기서는 2 개)의 Back-end Router(제1 스위치 유닛; 도면 중 BRT로 표기하고, 이하, BRT라고 한다)(5-0 내지 5-1)와, 복수(여기서는 2 개)의 Front-end Router(제2 스위치 유닛; 도면 중 FRT로 표기, 이하 FRT라고 한다)(6-0, 6-1)를 갖는다.
제어 모듈(4-0 내지 4-3)의 각각은 컨트롤 매니저(40)와, 채널 어댑터(제1 상위 인터페이스부; 도면 중 CA-O으로 표기)(41)와, 디스크 어댑터(하위 인터페이 스부; 도면 중 DA로 표기)(42)를 갖는다. 이 채널 어댑터(41)는 컨트롤 매니저(40)와 직결되어 있고, 오픈계 호스트(도시 생략)에 접속한다. 한편, 디스크 어댑터(42)는 한 쌍의 포트를 가지며, 각 BRT(5-0, 5-1)에 접속된다.
또한, 각 FRT(6-0, 6-1)는 각 컨트롤 매니저(40)에 접속되는 동시에, 제2 채널 어댑터(제2 상위 인터페이스부: 도면 중 CA-M으로 표기)(44)에 접속된다. 이 제2 채널 어댑터(44)는 메인 프레임계 호스트(도시 생략)에 접속된다.
즉, 본 발명의 형태에서는 메인 프레임계 호스트를 위한 제2 상위 인터페이스부(44)와, 오픈계 호스트를 위한 제1 상위 인터페이스부(41)가 설치되어 있다. 또한, 각 컨트롤 매니저(40)는 FRT(6-0, 6-1)를 통해 제2 상위 인터페이스부(44)에 접속되고, 제1 상위 인터페이스부(41)에는 직접 접속된다.
도 2에 의해 컨트롤 모듈(4-0 내지 4-3)을 설명한다. 컨트롤 매니저(40)는 호스트 컴퓨터로부터의 처리 요구(판독 요구 또는 기록 요구)에 기초하여, 판독/기록 처리를 행하는 것이며, 캐시 메모리(40b)와 캐시 제어부(40a)를 구비한다.
캐시 메모리(40b)는 디스크 인클로저(2-0 내지 2-n)의 복수의 디스크에 유지된 데이터의 일부를 유지하는 소위, 복수의 디스크에 대한 캐시의 역활을 다한다. 캐시 제어부(40a)는 캐시 메모리(40b), 채널 어댑터(41), 장치 어댑터(42), DMA(Direct Memory Access)부(43)의 제어를 행한다. 이 때문에, 하나 또는 복수(도면에서는 2 개)의 CPU(400, 410)와, 메모리 컨트롤러(420)를 갖는다. 메모리 컨트롤러(420)는 각 메모리의 판독/기록을 제어하면서 패스의 전환을 행한다.
메모리 컨트롤러(420)는 메모리 버스(434)를 통해 캐시 메모리(40b)와 접속 하고, CPU 버스(430, 432)를 통해 CPU(400, 410)와 접속하며, 또한 메모리 컨트롤러(420)는 후술하는 4 레인의 고속 직렬 버스(예컨대, PCI-Express)(440, 442)를 통해 디스크 어댑터(42)(42a, 42b)에 접속한다. 이와 마찬가지로, 메모리 컨트롤러(420)는 4 레인의 고속 직렬 버스(예컨대, PCI-Express)(443, 444, 445, 446)를 통해 제1 채널 어댑터(41)(41a, 41b, 41c, 41d)에 접속하고, 4 레인의 고속 직렬 버스(예컨대, PCI-Express)(447, 448)를 통해 DMA 브릿지 회로(43-a, 43-b)에 접속한다.
후술하는 바와 같이, 이 PCI-Expess 등의 고속 직렬 버스는 패킷으로 통신하고, 또한 직렬 버스를 복수 레인 설치함으로써, 신호선 본선을 줄이더라도 지연이 적고, 빠른 응답 속도로 소위 짧은 지연 시간으로 통신할 수 있다.
제1 채널 어댑터(41a 내지 41d)는 오픈계 호스트 컴퓨터에 대한 인터페이스이며, 제1 채널 어댑터(41a 내지 41d)는 각각 다른 호스트 컴퓨터와 접속된다. 또한, 제1 채널 어댑터(41a 내지 41d)는 각각 대응하는 호스트 컴퓨터의 인터페이스부에 버스, 예컨대 파이버 채널(Fiber Channel)이나 iSCACI에 의해 접속되는 것이 바람직하고, 이 경우 버스로서는 광 섬유나 동축 케이블이 이용된다.
또한, 이들 제1 채널 어댑터(41a 내지 41d)의 각각은 각 제어 모듈(4-0 내지 4-3)의 일부로서 구성된다. 또한, 대응하는 호스트 컴퓨터와 제어 모듈(4-0 내지 4-3)의 인터페이스부로서, 복수의 프로토콜을 지원할 필요가 있다. 대응하는 호스트 컴퓨터에 의해 실장해야 하는 프로토콜이 동일하지 않기 때문에, 각 채널 어댑터(41a 내지 41d)를 필요에 따라서 용이하게 교환할 수 있도록, 제어 모듈(4-0 내 지 4-3)의 주요 유닛인 컨트롤 매니저(40)는 도 6에서 후술하는 바와 같이, 다른 프린트 기판에 실장되어 있다.
예컨대, 제1 채널 어댑터(41a 내지 41d)가 지원해야 하는 호스트 컴퓨터 사이의 프로토콜로서는 전술한 바와 같이, 파이버 채널이나, Ethernet(등록 상표)에 대응하는 iSCSI(Internet Small Computer System Interface) 등이 있다. 또한, 각 채널 어댑터(41a 내지 41d)는 전술한 바와 같이, PCI-Express 버스와 같이, LSI(Large Scale Integration)나 프린트 기판 사이를 접속하기 위해 설계된 버스에 의해 컨트롤 매니저(40)와 직접 결합되어 있다. 이에 따라, 각 채널 어댑터(41a 내지 41d)와 컨트롤 매니저(40) 사이에 요구되는 높은 작업 처리량을 실현할 수 있다.
디스크 어댑터(42a, 42b)는 디스크 인클로저(2-0 내지 2-n)의 디스크 드라이브에 대한 인터페이스이며, 디스크 인클로저(2-0 내지 2-n)에 접속된 BRT(5-0 내지 5-1)에 접속되고, 여기서는 4 개의 FC(Fiber Channel) 포트를 갖는다.
또한, 각 디스크 어댑터(42a, 42b)는 전술한 바와 같이, PCI-Express 버스와 같이, LSI(Large Scale Integration)나 프린트 기판 사이를 접속하기 위해 설계된 버스에 의해 컨트롤 매니저(40)와 직접 결합되어 있다. 이에 따라, 각 디스크 어댑터(42a, 42b)와 캐시 매니저(40) 사이에 요구되는 높은 작업 처리량을 실현할 수 있다.
제2 채널 어댑터(44)는 메인 프레임계 호스트 컴퓨터에 대한 인터페이스이며, 각각 다른 호스트 컴퓨터와 접속된다. 또한, 제2 채널 어탭터(44)는 각각 대응 하는 호스트 컴퓨터의 인터페이스부에 버스, 예컨대 FICON(등록 상표)이나 ESCON(등록 상표)에 의해 접속되는 것이 바람직하고, 이 경우, 버스로서는 광 섬유나 동축 케이블이 이용된다.
또한, 이들 제2 채널 어댑터(44)의 각각은 FRT(6-0, 6-1)를 통해 컨트롤 매니저(40)의 DMA 브릿지 회로(43-a, 43-b)에 접속된다. 이 DMA부(43-a, 43-b)는 DMA 회로와 브릿지 회로를 갖는 DMA 브릿지 회로로 구성된다.
또한, 대응하는 메인 프레임계 호스트 컴퓨터와 제어 모듈(4-0 내지 4-3)의 인터페이스부로서, 복수의 프로토콜을 지원할 필요가 있다. 대응하는 메인 프레임계 호스트 컴퓨터에 의해 실장해야 하는 프로토콜이 동일하지 않기 때문에, 제2의 각 채널 어댑터(44)를 필요에 따라 용이하게 교환할 수 있도록, 제어 모듈(4-0 내지 4-3)의 주요 유닛인 컨트롤 매니저(40)는 도 6에서 후술하는 바와 같이, 별도의 프린트 기판에 실장되어 있다.
예컨대, 제2 채널 어댑터(44)가 지원해야 하는 메인 프레임계 호스트 컴퓨터 사이의 프로토콜로서는, 전술한 바와 같이, FICON이나 ESCON 등이 있다. 또한, 도 1 및 도 3에 도시하는 바와 같이, BRT(5-0 내지 5-1)는 각 제어 모듈(4-0 내지 4-3)의 디스크 어댑터(42a, 42b)와 각 디스크 인클로저(2-0 내지 2-n)를 선택적으로 전환하여 통신 가능하게 접속하는 다중 포트 스위치이다.
도 3에 도시하는 바와 같이, 각 디스크 인클로저(2-0 내지 2-n)는 복수(여기서는 2 개)의 BRT(5-0, 5-1)가 접속된다. 도 4에 도시한 바와 같이, 각 디스크 인클로저(2-0)는 각각 2 개의 포트를 갖는 복수 대의 디스크 드라이브(200)를 탑재하 고, 이 디스크 인클로저(2-0)의 구성은 4 개의 접속 포트(210, 212, 214, 216)를 갖는 단위 디스크 인클로저(20-0 내지 23-0)로 구성된다. 이들을 직렬 접속하여 용량의 증대를 실현한다.
그리고, 디스크 인클로저(20-0 내지 23-0) 내에서는 2 개의 포트(210, 212)로부터의 한 쌍의 FC 케이블에 의해 각 디스크 드라이브(200)의 각 포트가 2 개의 포트(210, 212)에 접속된다. 이 2 개의 포트(210, 212)는 도 3에서 설명한 바와 같이, 다른 BRT(5-0, 5-1)에 접속된다.
도 1 및 도 3에 도시하는 바와 같이, 각 제어 모듈(4-0 내지 4-3)의 디스크 어댑터(42a, 42b)의 각각을 모든 디스크 인클로저(2-0 내지 2-n)에 접속한다. 즉, 각 제어 모듈(4-0 내지 4-3)의 디스크 어댑터(42)는 디스크 인클로저(2-0 내지 2-n)에 접속된 BRT(5-0)(도 3 참조)와, 디스크 인클로저(2-0 내지 2-n)에 접속된 BRT(5-1)에 각각 접속된다.
이와 같이, 각 디스크 인클로저(2-0 내지 2-n)는 복수(여기서는 2 개)의 BRT(5-0, 5-1)가 접속되는 동시에, 동일한 디스크 인클로저(2-0 내지 2-n)에 접속된 2 개의 BRT(5-0, 5-1)의 각각에 동일한 제어 모듈(4-0 내지 4-3)에서의 다른 디스크 어댑터(42a, 42b)가 접속된다.
이러한 구성에 의해 각 제어 모듈(4-0 내지 4-3)이 어느 디스크 어댑터(42a, 42b)를 통하더라도 모든 디스크 인클로저(디스크 드라이브)(2-0 내지 2-n)에 액세스할 수 있다.
또한, 이들 디스크 어댑터(42a, 42b)의 각각은 제어 모듈(4-0 내지 4-3)의 일부로서 구성되어 있고, 제어 모듈(4-0 내지 4-3)의 주요 유닛인 컨트롤 매니저(40)의 기판상에 실장되며, 각 디스크 어댑터(42a, 42b)는 예컨대, PCI(Peripheral Component Interconnect) 버스에 의해 캐시 매니저(40)와 직접 결합되어 있고, 이에 따라, 각 디스크 어댑터(42a, 42b)와 컨트롤 매니저(40) 사이에 요구되는 높은 작업 처리량을 실현할 수 있다.
또한, 도 2에 도시하는 것 같이, 각 디스크 어댑터(42a, 42b)는 대응하는 BRT(5-0 내지 5-1)에 버스, 예컨대 파이버 채널(Fiber Channel)이나 Ethernet(등록 상표)에 의해 접속된다. 이 경우, 버스는 후술하는 바와 같이, 백 패널의 프린트 기판에 전기적 배선으로 설치된다.
각 제어 모듈(4-0 내지 4-3)의 디스크 어댑터(42a, 42b)와 BRT(5-0 내지 5-1) 사이에는 전술한 바와 같이, 모든 디스크 인클로저와 접속하기 때문에, 1대1의 메쉬 접속이 되기 때문에, 제어 모듈(4-0 내지 4-3)의 수[즉, 디스크 어댑터(42a, 42b)의 수]가 증대할수록, 접속 수가 증가하여 접속 관계가 복잡해지고, 물리적인 실장이 곤란해진다. 그러나, 디스크 어댑터(42a, 42b)와 BRT(5-0 내지 5-1) 사이의 접속에 인터페이스를 구성하는 신호 수가 적은 파이버 채널을 채용함으로써, 프린트 기판에서의 실장이 가능하게 된다.
또한, 각 디스크 어댑터(42a, 42b)와 대응하는 BRT(5-0 내지 5-1)가 파이버 채널 접속되는 경우, BRT(5-0 내지 5-1)는 파이버 채널의 스위치가 된다. 또한, 각 BRT(5-0 내지 5-1)와 대응하는 디스크 인클로저(2-0 내지 2-n) 사이에도, 예컨대 파이버 채널에 의해 접속되고, 이 경우에는 모듈이 다르기 때문에, 광 케이블(500, 510)(도 3 참조)로 접속된다.
도 1 및 도 2에 도시하는 바와 같이, DMA 브릿지부(43)는 프론트 라우터(6-0, 6-1)를 통해 제2 채널 어댑터(44)나, 다른 제어 모듈(4-0 내지 4-3)과 상호 통신을 행하는 것이며, 채널 어댑터(44)나 다른 제어 모듈(4-0 내지 4-3)간의 통신과 데이터 전송 처리를 담당한다.
각 제어 모듈(4-0 내지 4-3)의 DMA 브릿지부(43)의 각각은 제어 모듈(4-0 내지 4-3)의 일부로서 구성되어 있고, 제어 모듈(4-0 내지 4-3)의 주요 유닛인 컨트롤 매니저(40)의 기판상에 실장된다. 그리고, 전술한 고속 직렬 버스에 의해 컨트롤 매니저(40)와 직접 결합되는 동시에, FRT(6-0, 6-1)를 통해 제2 채널 어댑터(44)나 다른 제어 모듈(4-0 내지 4-3)의 DMA 브릿지부(43)와 서로 통신한다.
FRT(6-0, 6-1)는 복수(특히, 3 이상, 여기서는 4개)의 제어 모듈(4-0 내지 4-3)의 DMA 브릿지부(43)와, 복수의 제2 채널 어댑터(44)에 접속되고, 이들 상호간을 선택적으로 전환하여 통신 가능하게 접속하는 것이다. 이러한 구성에 의해 제2 채널 어댑터(44)의 각각은 FRT(6-0, 6-1)를 통해 복수의 컨트롤 매니저(40) 사이에서, 호스트 컴퓨터로부터의 액세스 요구 등에 따라 발생하는 통신이나 데이터 전송 처리(예컨대, 미러링 처리)를 실행한다.
또한, 도 2에 도시한 바와 같이, 각 제어 모듈(4-0 내지 4-3)의 DMA 브릿지부(43)가 복수(여기서는 2 개)의 DMA 브릿지부(43-a, 43-b)로 구성되고, 이들 2 개의 DMA 브릿지부(43-a, 43-b)의 각각이, 각각 2 개의 FRT(6-0, 6-1)를 사용한다. 또한, DMA 브릿지부(43-a, 43-b)는 전술한 바와 같이, 예컨대 PCI-Express 버스에 의해 캐시 매니저(40)에 접속되어 있고, 짧은 지연 시간을 실현한다.
또한, 제2 채널 어댑터(44)와 각 제어 모듈(4-0 내지 4-3)간[즉, 각 제어 모듈(4-0 내지 4-3)의 컨트롤 매니저(40)간]의 통신이나 데이터 전송 처리로는 데이터 전송량이 많고, 통신에 걸리는 시간을 줄이는 것이 바람직하며, 높은 작업 처리량과 동시에 짧은 지연 시간(빠른 응답 속도)이 요구된다. 이 때문에, 도 1 및 도 2에 도시하는 바와 같이, 각 제어 모듈(4-0 내지 4-3)의 DMA 브릿지부(43)와 FRT(6-0, 6-1)는 높은 작업 처리량과 짧은 지연 시간의 양쪽의 요구를 만족시키도록 설계된 고속 직렬 전송을 이용한 버스(PCI-Express나 Rapid-IO)에 의해 접속된다.
이들 PCI-Express나 Rapid-IO는 2.5 Gbps의 고속 직렬 전송을 이용한 것이며, 이들의 버스 인터페이스에는 LVDS(Low Voltage Differential Signaling)라는 소진폭 차동 인터페이스가 채용된다.
** 실장 구조**
도 5는 본 발명의 일 실시예에 의한 제어 모듈의 실장 구성예를 도시하는 도면, 도 6은 이러한 실장 구성에 의한 데이터 스토리지 시스템의 블록도이다.
도 5는 스토리지 장치의 케이스에서의 반 아래의 실장도를 도시한다. 즉, 스토리지 장치의 케이스 상측에는 복수 대의 디스크 인클로저(2-0 내지 2-3)가 탑재된다. 스토리지 장치의 반 하측에는 제어 회로를 탑재한다. 이 반 하측에는 도 5와 같이, 백 패널(7)에 의해 전후로 분할되어 있다. 백 패널(7)의 전방, 후방에는 각각 슬롯이 설치된다. 도 6의 중간 규모 구성의 스토리지 시스템으로는 전방측 (Front)에는 4 장(4 개)의 CM-0(4-0 내지 4-3)가, 후방에는 2 장(2 개)의 FRT(6-0, 6-1), 4 장(4 개)의 BRT(5-0 내지 5-3) 및, 8 장의 제2 상위 인터페이스부(44)가 배치된다. 또한, 도 5에서는 간단한 설명을 위해 2 개의 BRT(5-0, 5-1)를 도시하고 있지만, 마찬가지로 2 개의 BRT(5-2, 5-3)가 더 설치된다.
도 5에서는 4 장의 CM(4-0 내지 4-3)과 2 장의 FRT(6-0, 6-1)가 백 패널(7)을 경유하여 4 레인의 PCI-Express에서 접속된다. PCI-Expess는 4 개(차동, 양 방향을 위해)의 신호선이며, 4 레인분으로 16 개의 신호선이 되기 때문에, 이 신호 갯수는 16×8 = 128 개가 된다. 또한, 4 장의 CM(4-0 내지 4-3)과 4 장의 BRT(5-0 내지 5-3)가 백 패널(7)을 경유하여 파이버 채널로 접속된다. 파이버 채널은 차동, 양 방향을 위해 1×2×2=4의 신호선이며, 이 신호 갯수는 4×8×4=128 개가 된다.
또한, 8 장의 CA-O(44)와 2 장의 FRT(6-0, 6-1)가 백 패널(7)을 경유하여 4 레인의 PCI-Express에서 접속된다. PCI-Expess는 4 개(차동, 양방향을 의해)의 신호선이며, 4 레인분으로 16 개의 신호선이 되기 때문에, 이 신호 갯수는 16×8=128 개가 된다.
이와 같이, 접속 지점마다 버스를 구별하여 사용함으로써, 도 9와 같은 대규모 구성의 스토리지 시스템에서도 CM(4-0 내지 4-3)의 4 장, FRT(6-0, 6-1)의 2 장, BRT(5-0 내지 5-3)의 4 장, CA-O(44)의 8 장의 접속이 384 개의 신호선에 의해 실현할 수 있다. 이 신호선 수는 백 패널 기판(7)에 충분히 실장 가능한 신호 수이며, 또한 기판의 신호층 수도 6 층으로 충분하고, 비용적으로도 실현 가능한 범위 내에 있다.
또한, 각 제어 모듈(4-0 내지 4-3)의 디스크 어댑터(42a, 42b)의 각각은 BRT(5-0 내지 5-3)에 의해 모든 디스크 드라이브(200)에 접속되고, 각 제어 모듈(4-0 내지 4-3)이 어느 디스크 어댑터(42a, 42b)를 통하더라도 모든 디스크 드라이브에 액세스할 수 있다.
또한, 이들 디스크 어댑터(42a, 42b)의 각각은 제어 모듈(4-0 내지 4-3)의 주요 유닛인 컨트롤 매니저(40)의 기판상에 실장되고, 각 디스크 어댑터(42a, 42b)는 예컨대 PCI-Express 등의 짧은 지연 시간에 의해 컨트롤 매니저(40)와 직접 결합할 수 있으며, 높은 작업 처리량을 실현할 수 있다.
또한, 각 제어 모듈(4-0 내지 4-3)의 디스크 어댑터(42a, 42b)와 BRT(5-0 내지 5-3) 사이는 1대1의 메쉬 접속이 되기 때문에, 시스템이 구비하는 제어 모듈(4-0 내지 4-3)의 수[즉, 디스크 어댑터(42a, 42b)의 수]가 증대하더라도, 디스크 어댑터(42a, 42b)와, BRT(5-0 내지 5-3) 사이의 접속에 인터페이스를 구성하는 신호 수가 적은 파이버 채널을 채용할 수 있고, 실장 과제를 해결할 수 있다.
또한, 각 제어 모듈(4-0 내지 4-3)간[즉, 각 제어 모듈(4-0 내지 4-3)의 컨트롤 매니저(40)간] 및 제2 인터페이스부(44)의 통신이나 데이터 전송 처리로는 데이터 전송량이 많고, 통신에 걸리는 시간을 줄이는 것이 바람직하며, 높은 작업 처리량과 동시에 짧은 지연 시간(빠른 응답 속도)이 요구된다. 이 때문에, 도 2에 도시하는 것과 같이, 각 제어 모듈(4-0 내지 4-3)의 DMA 브릿지부(43)와 FRT(6-0, 6-1)와 제2 인터페이스부(44)는 높은 작업 처리량과 짧은 지연 시간의 양쪽의 요구를 만족시키도록 설계된 고속 직렬 전송을 이용한 버스 PCI-Express에 의해 접속된다.
** 메인 프레임계 호스트의 판독/기록 처리**
다음에, 도 1 내지 도 4의 데이터 스토리지 시스템의 메인 프레임 호스트로부터의 기록 처리를 설명한다. 도 7은 도 1 내지 도 2의 구성의 기록 동작의 설명도, 도 8은 도 7의 기록 히트 동작의 설명도, 도 9는 도 7의 기록 미스 동작의 설명도이다.
이하, 도 8 및 도 9를 참조하여 도 7의 동작을 설명한다. 또한 도면 중, 메인 프레임용 채널 어댑터(44)에서 본 마스터 컨트롤 매니저를 「40-1」, 슬레이브 컨트롤 매니저를 「40-2」로 하고, 마스터 컨트롤 매니저(40-1)의 미러 데이터를 슬레이브 컨트롤 매니저(40-2)가 유지하고 있는 것으로서 설명한다.
(1) 메인 프레임계 호스트로부터의 기록 데이터를 메인 프레임계 채널 어댑터(44)가 수취한다.
(1') 채널 어댑터(44)는 프론트 라우터[6-0(6-1)]를 통해 컨트롤 매니저(40-1)에 대해 기록 데이터를 기록해야 하는 캐시 메모리(40b)의 어드레스를 찾는다. 컨트롤 매니저(40-1)는 그 기록 데이터를 포함하는 대상 블록이 캐시 메모리(40b)에 존재하고 있는지를 판정한다.
(2) 컨트롤 매니저(40-1)는 캐시 메모리(40b)에 대상 데이터가 존재하지 않는 경우(도 9의 기록 미스)에 컨트롤 매니저(40-1)는 디스크 어댑터(42)를 통해 기록 데이터를 포함하는 블록을 디스크(200)로부터 버퍼에 판독한다(도 9 참조).
(2') 이와 함께, 슬레이브 컨트롤 매니저(40-2)도 디스크 어댑터(42)를 통해 기록 데이터를 포함하는 블록을 디스크(200)로부터 버퍼에 판독한다(도 9 참조).
(3) 그리고, 이 채널 어댑터(44)가 컨트롤 매니저(40-1, 40-2)로부터의 응답을 수취하면 프론트 라우터[6-0(6-1)]를 통해 컨트롤 매니저(40-1)의 버퍼에 기록 데이터를 기록한다. 컨트롤 매니저(40-1)가 버퍼(기록 미스인 경우) 또는 캐시 메모리(도 8의 기록 히트인 경우)에 쓰여진 기록 데이터와 캐시상의 나머지 블록 데이터를 사용하여 체크 코드를 다시 만든다(도 8 및 도 9 참조).
(3') 이와 함께, 채널 어댑터(44)는 프론트 라우터[6-0(6-1)]를 통해 슬레이브 컨트롤 매니저(40-2)의 버퍼(기록 미스인 경우) 또는 캐시 메모리(도 8의 기록 히트인 경우)에 기록 데이터를 기록한다. 즉, 상기 컨트롤 매니저(40-1)와는 다른 적어도 하나의 컨트롤 매니저(40-2) 내의 캐시 메모리(40b)에도 기록 데이터를 기록한다. 컨트롤 매니저(40-2)도 버퍼에 쓰여진 기록 데이터와 캐시상의 나머지 블록의 데이터를 사용하여 체크 코드를 다시 만든다.
(4) 컨트롤 매니저(40-1)는 캐시 메모리(40b)에 체크 코드를 부가한 기록 블록을 캐시 메모리(40b)에 기록하고, 기록 처리의 완료를 채널 어댑터(44)에 통지한다.
(4`) 마찬가지로, 컨트롤 매니저(40-2)는 캐시 메모리(40b)에 체크 코드를 부가한 기록 블록을 캐시 메모리(40b)에 기록하고, 기록 처리의 완료를 채널 어댑터(44)에 통지한다.
(5) 채널 어댑터(44)는 호스트에 기록 처리의 완료를 통지한다.
이와 같이, 메인 프레임용 채널 어댑터(44)를 프론트 라우터[6-0(6-1)]를 통해 복수의 컨트롤 매니저(40)에 접속하였기 때문에, 기록 처리에서의 미러링이 병 행되게 실행할 수 있고, 처리 완료까지 접속을 계속하는 메인 프레임계 호스트의 기록 처리를 고속화할 수 있다. 특히, 기록 미스인 경우에도 디스크 판독 처리를 병렬로 실행할 수 있고, 기록 미스 처리의 고속화에 기여한다.
또한, 디스크 어댑터(42)를 컨트롤 매니저(40)에 직결하였기 때문에, 디스크 드라이브의 판독 처리도 고속화할 수 있다. 이 판독 처리를 도 10에서 설명한다.
(1) 컨트롤 매니저(40)의 제어부(40a)(CPU)는 캐시 메모리(40b)의 디스크립터 영역에 FC 헤더와 디스크립터를 작성한다. 디스크립터는 데이터 전송 회로에 대하여 데이터 전송을 요구하는 명령이고, FC 헤더의 캐시 메모리상의 어드레스, 전송하고 싶은 데이터의 캐시 메모리상에서의 어드레스와 데이터 바이트 수, 데이터 전송의 디스크 논리 어드레스를 포함한다.
(2) 디스크 어댑터(42)의 데이터 전송 회로를 기동한다.
(3) 디스크 어댑터(42)의 기동된 데이터 전송 회로는 캐시 메모리(40b)로부터 디스크립터를 판독한다.
(4) 디스크 어댑터(42)의 기동된 데이터 전송 회로는 캐시 메모리(40b)로부터 FC 헤더를 판독한다.
(5) 디스크 어댑터(42)의 기동된 데이터 전송 회로는 디스크립터를 해독하고, 요구 디스크, 선두 어드레스, 바이트 수를 얻어 FC 헤더를 파이버 채널[500(510)]로부터 대상 디스크 드라이브(200)로 전송한다. 디스크 드라이브(200)는 요구된 대상 데이터를 판독하고, 파이버 채널[500(510)]을 통해 디스크 어댑터(42)의 데이터 전송 회로로 송신한다.
(6) 디스크 드라이브(200)는 요구된 대상 데이터를 판독하고, 송신을 완료하면 완료 통지를 파이버 채널[500(510)]을 통해 디스크 어댑터(42)의 데이터 전송 회로로 송신한다.
(7) 디스크 어댑터(42)의 기동된 데이터 전송 회로는 완료 통지를 받으면 디스크 어댑터(42)의 메모리로부터 판독 데이터를 판독하고, 캐시 메모리(40b)에 저장한다.
(8) 디스크 어댑터(42)의 기동된 데이터 전송 회로는 판독 전송이 완료하면 컨트롤 매니저(40)에 인터럽트에 의한 완료 통지를 행한다.
(9) 컨트롤 매니저(40)의 제어부(40a)는 디스크 어댑터(42)의 인터럽트 요인을 얻어 판독 전송을 확인한다.
(10) 컨트롤 매니저(40)의 제어부(40a)는 디스크 어댑터(42)의 종료 포인터를 조사하고, 판독 전송 완료를 확인한다.
이와 같이, 충분한 성능을 얻기 위해서는 모든 접속이 높은 작업 처리량을 구비할 필요가 있지만, 제어부(40a)와 디스크 어댑터(42) 사이에는 신호의 교환이 많고(도면에서는 7 회), 특히 짧은 지연 시간의 버스가 필요하게 된다.
이 실시예에서는 PCI-Express(4 레인)와, 파이버 채널(4G)을 양쪽 다 높은 작업 처리량의 접속으로서 채용하고 있지만, PCI-Express가 짧은 지연 시간의 접속인데 대하여, 파이버 채널은 비교적 지연 시간이 긴(데이터 전송에 시간이 걸리는) 접속이다.
그래서, 제1 종래 기술로는 CM(10)과 DA(13), CA(11) 사이의 RT(14)(도 12 참조)에는 지연 시간이 긴 파이버 채널을 채용할 수 없는 것에 대하여, 본 발명에서는 도 1의 구성을 위해 BRT(5-0 내지 5-1)에 파이버 채널을 채용할 수 있다.
짧은 지연 시간을 실현하기 위해서는 버스의 신호 갯수를 어느 정도 이상 줄일 수 없지만, 본 발명에서는 디스크 어댑터(42)와 BRT(5-0)간의 접속에는 신호선 갯수가 적은 파이버 채널을 채용할 수 있고, 백 패널상의 신호 갯수가 적어져 실장상에서 유효하다.
다음에, 호스트로부터의 판독 처리를 설명한다. 도 11은 판독 히트인 경우의 설명도, 도 12는 판독 미스인 경우의 설명도이다.
(1) 메인 프레임계 호스트로부터의 판독 커맨드를 메인 프레임계 채널 어댑터(44)가 수취한다.
(2) 채널 어댑터(44)는 프론트 라우터[6-0(6-1)]를 통해 컨트롤 매니저(40-1)에 대해 판독 데이터가 존재하는 캐시 메모리(40b)의 어드레스를 찾는다. 컨트롤 매니저(40-1)는 그 판독 데이터를 포함하는 대상 블록이 캐시 메모리(40b)에 존재하고 있는지를 판정한다.
(3) 컨트롤 매니저(40-1)는 캐시 메모리(40b)에 대상 데이터가 존재하지 않는 경우(도 12의 판독 미스인 경우)에 컨트롤 매니저(40-1)는 디스크 어댑터(42)를 통해 상기 판독 데이터를 포함하는 블록을 디스크(200)로부터 버퍼에 판독한다(도 12 참조). 이와 함께, 슬레이브 컨트롤 매니저(40-2)도 디스크 어댑터(42)를 통해 판독 데이터를 포함하는 블록을 디스크(200)로부터 버퍼에 판독한다(도 12 참조).
(4) 컨트롤 매니저(40-1, 40-2)는 캐시 메모리(40b)에 판독 블록을 캐시 메 모리(40b)에 기록하고, 컨트롤 매니저(40-1)는 판독 데이터를 채널 어댑터(44)에 통지한다.
(5) 채널 어댑터(44)는 호스트에 판독 데이터를 전송한다.
** 오픈계 호스트의 판독/기록 처리**
도 13은 본 발명의 일 실시예의 오픈계 호스트의 판독/기록 처리의 설명도이다.
(1) 오픈계 채널 어댑터(41)가 오픈계 호스트로부터의 기록 데이터를 수신한다.
(2) 오픈계 채널 어댑터(41)는 접속된 컨트롤 매니저(40-3)에 통지한다. 접속된 컨트롤 매니저(40-3)가 그 기록 데이터의 처리를 담당하는 컨트롤 매니저인지를 판정한다.
(3) 데이터를 수취한 컨트롤 매니저(40-3)는 담당 컨트롤 매니저를 확인하고, 자신이 담당이 아니면 담당 컨트롤 매니저(40-1)(CM-M)에 기록 히트인지를 조회한다.
(4) 담당 컨트롤 매니저(40-1)(CM-M)는 기록 히트가 아닌 경우에는 디스크 어댑터(42)를 통해 체크 코드 생성을 위해 나머지 데이터를 디스크로부터 판독하고, 디스크 어댑터(42)가 컨트롤 매니저(40-1)(CM-M)에 데이터를 기록한다.
(5) 담당 컨트롤 매니저(40-1)(CM-M)는 수신 컨트롤 매니저(40-3)(CM-R)에 데이터를 전송한다.
(6) 오픈계 채널 어댑터(41)는 수신 컨트롤 매니저(40-3)(CM-R)에 데이터를 기록한다. 수신 컨트롤 매니저(40-3)(CM-R)가 새로운 데이터에 대한 체크 코드를 생성한다.
(6') 수신 컨트롤 매니저(40-3)(CM-M)는 이 체크 코드를 부가한 기록 데이터를 FRT[6-0(또는, 6-1)]를 통해 컨트롤 매니저(40-1)(CM-M)와, 그 미러 데이터를 갖는 컨트롤 매니저(40-2)(CM-S)로 전송한다. 그리고, 채널 어댑터(41)에 데이터의 기록 처리 종료를 통지한다. 채널 매니저(41)는 컨트롤 매니저(40-3)로부터의 통지를 받으면 오픈계 호스트에 대하여 기록 완료 통지를 행한다.
또한, (3)에서 기록 히트인 경우에는 단계 (4), (5), (6), (6') 대신에 수신 컨트롤 매니저(40-3)(CM-R)가 기록 데이터를 FRT[6-0(또는, 6-1)]를 통해 컨트롤 매니저(40-1)(CM-M)와, 그 미러 데이터를 갖는 컨트롤 매니저(40-2)(CM-S)로 전송한다. 체크 코드는 각 컨트롤 매니저(40-1, 40-2)로 작성한다. 그리고, 채널 어댑터(41)에 데이터의 기록 처리 종료를 통지한다. 채널 매니저(41)는 컨트롤 매니저(40-3)로부터의 통지를 받으면 오픈계 호스트에 대해 기록 완료 통지를 행한다.
이 디스크의 판독 동작도 전술한 도 10에서 설명한 바와 같이, 짧은 지연 시간으로 실행할 수 있고, 작업 처리량의 개선에 기여한다.
또한, 호스트 컴퓨터로부터의 판독 요구를 수취한 경우도, 채널 어댑터(41)는 우선 접속되어 있는 컨트롤 매니저(40-3)에 요구를 행하고, 요구를 받은 컨트롤 매니저(40-3)가 담당 컨트롤 매니저를 확인한다. 자신이 담당이면 캐시 메모리 내로부터 데이터를 추출하거나, 디스크 어댑터(42)를 통해 디스크로부터 데이터를 판독하여 채널 어댑터(41)로 송신한다.
한편, 다른 컨트롤 매니저(40-2)가 담당인 경우에는 담당 컨트롤 매니저(40-2)에 요구를 행하고, 담당 컨트롤 매니저(40-2)가 동일한 판독 동작으로, 수신 컨트롤 매니저(40-3)가 수신한 데이터를 채널 어댑터(41)로 전송한다. 채널 어댑터(41)는 컨트롤 매니저(40-3)로부터 수취한 데이터를 오픈계 호스트 컴퓨터로 전송한다.
다음에, 전술한 기록 데이터를 대상으로 하는 디스크 드라이브에 재기록(라이트 백이라고 한다)할 필요가 있다. 캐시 제어부(40a)는 내부 스케줄을 따라 캐시 메모리(40b)의 기록 데이터를 상기 대상 데이터를 유지하는 디스크 드라이브(200)에 라이트 백 한다. 이 디스크 드리이브와의 기록 처리를 도 14에서 설명한다.
(1) 캐시 매니저(40)의 제어부(40a)(CPU)는 캐시 메모리(40b)의 디스크립터 영역에 FC 헤더와 디스크립터를 작성한다. 디스크립터는 데이터 전송 회로에 대하여 데이터 전송을 요구하는 명령이고, FC 헤더의 캐시 메모리상의 어드레스, 전송하고 싶은 데이터의 캐시 메모리상에서의 어드레스와 데이터 바이트 수, 데이터 전송의 디스크의 논리 어드레스를 포함한다.
(2) 디스크 어댑터(42)의 데이터 전송 회로를 기동한다.
(3) 디스크 어댑터(42)의 기동된 데이터 전송 회로는 캐시 메모리(40b)로부터 디스크립터를 판독한다.
(4) 디스크 어댑터(42)의 기동된 데이터 전송 회로는 캐시 메모리(40b)로부터 FC 헤더를 판독한다.
(5) 디스크 어댑터(42)의 기동된 데이터 전송 회로는 디스크립터를 해독하 고, 요구 디스크, 선두 어드레스, 바이트 수를 얻어 캐시 메모리(40b)로부터 데이터를 판독한다.
(6) 판독 완료 후, 디스크 어댑터(42)의 데이터 전송 회로는 FC 헤더와 데이터를 파이버 채널[500(510)]로부터 대상 디스크 드라이브(200)로 전송한다. 디스크 드라이브(200)는 전송된 데이터를 내장하는 디스크에 기록한다.
(7) 디스크 드라이브(200)는 데이터의 기록을 완료하면 완료 통지를 파이버 채널[500(510)]을 통해 디스크 어댑터(42)의 데이터 전송 회로로 송신한다.
(8) 디스크 어댑터(42)의 기동된 데이터 전송 회로는 완료 통지를 받으면 캐시 매니저(40)에 인터럽트에 의한 완료 통지를 행한다.
(9) 캐시 매니저(40)의 제어부(42a)는 디스크 어댑터(42)의 인터럽트 요인을 얻어 기록 동작을 확인한다.
(10) 캐시 매니저(40)의 제어부(42a)는 디스크 어댑터(42)의 종료 포인터를 조사하고, 기록 동작 완료를 확인한다.
이 도 14에서도 도 10과 마찬가지로, 화살표는 데이터 등의 패킷의 전송을 도시하고, "コ"자형 화살표는 데이터의 판독을 나태내며, 한 쪽의 데이터 요구에 대하여 데이터가 되 보내지는 것을 도시한다. 이와 같이, DA 내의 제어 회로의 기동과 종료 상태의 확인이 필요해지기 때문에, 1 회의 데이터 전송을 행하는 데 CM(40)과 DA(42) 사이에서는 7 회의 교환이 행해지고 있다. DA(42)와 디스크(200) 사이에는 2 회이다.
이에 따라, 캐시 제어부(40)와 디스크 어댑터(42) 사이의 접속에 짧은 지연 시간이 요구되고, 한편 디스크 어댑터(42)와 디스크 장치(200)는 신호 갯수가 적은 인터페이스를 이용할 수 있는 것을 이해할 수 있다.
** 다른 실시예**
전술한 실시예에서는 제어 모듈(4-0) 내의 신호선을 PCI-Express로 설명하였지만, Rapid-IO 등의 다른 고속 직렬 버스를 이용할 수 있다. 제어 모듈 내의 채널 어댑터(41, 44)나 디스크 어댑터(42)의 수는 필요에 따라서 증감할 수 있다.
또한, 디스크 드라이브로서는 하드 디스크 드라이브, 광 디스크 드라이브, 광 자기 디스크 드라이브 등의 기억 장치를 적용할 수 있다. 또한, 오픈계 호스트의 프로토콜이나, 메인 프레임계 호스트의 프로토콜은 전술한 것에 한정되지 않고, 다른 프로토콜을 적용할 수 있다.
이상, 본 발명을 실시예에 의해 설명하였지만, 본 발명의 취지 범위 내에서, 본 발명은 여러 가지의 변형이 가능하고, 본 발명의 범위로부터 이들을 배제할만한 것은 아니다.
(부기 1) 데이터를 기억하는 복수의 기억 장치와, 메인 프레임계 상위와 오픈계 상위의 액세스 지시에 따라 상기 기억 장치를 액세스하는 복수의 제어 모듈과, 상기 메인 프레임계 상위와의 인터페이스 제어를 행하는 제2 채널 어댑터와, 상기 제2 채널 어댑터와 상기 복수의 제어 모듈에 접속되고 상기 제2 채널 어댑터와 상기 복수의 제어 모듈의 접속을 선택적으로 전환하는 스위치 유닛을 구비하고, 상기 제어 모듈의 각각은, 상기 기억 장치에 기억된 데이터의 일부를 저장하는 캐시 메모리와, 오픈계 상위와의 인터페이스 제어를 행하는 제1 채널 어댑터와, 상기 복수의 기억 장치와의 인터페이스 제어를 행하는 디스크 어댑터와, 상기 액세스에 따라 캐시 메모리의 제어를 행하는 동시에 상기 디스크 어댑터를 통해 상기 기억 장치를 액세스하는 제어 유닛을 포함하는 것을 특징으로 하는 데이터 스토리지 시스템.
(부기 2) 상기 제2 채널 어댑터는 상기 메인 프레임계 상위로부터의 기록 액세스에 따라서 상기 스위치 유닛을 통해 상기 기록 액세스의 대상이 되는 기록 데이터를 담당하는 제어 모듈과, 상기 담당 제어 모듈의 미러 데이터를 갖는 다른 제어 모듈에 병행되게 액세스하여 미러링하는 것을 특징으로 하는 부기 1의 데이터 스토리지 시스템.
(부기 3) 상기 담당 제어 모듈은 상기 제어 모듈 내의 캐시 메모리에 대상이 되는 기록 데이터 블록이 존재하는지를 판정하고, 상기 대상 기록 데이터 블록이 존재하지 않는 기록 미스라고 판정한 경우에 상기 담당 제어 모듈과 상기 다른 제어 모듈이 상기 대상 데이터 블록을 기억하는 기억 장치를 액세스하여 상기 대상 데이터 블록을 판독하는 것을 특징으로 하는 부기 2의 데이터 스토리지 시스템.
(부기 4) 상기 제2 채널 어댑터는 상기 메인 프레임계 상위의 프로토콜에 따라 상기 메인 프레임계 상위의 액세스 시작부터 액세스 종료까지 상기 메인 프레임계 상위와 접속하고, 상기 제1 채널 어댑터는 상기 오픈계 상위와의 프토콜에 따라 상기 오픈계 상위의 상기 액세스를 수신하여 상기 오픈계 상위와의 접속을 분리하는 것을 특징으로 하는 부기 1의 데이터 스토리지 시스템.
(부기 5) 제2의 상기 복수의 제어 모듈과 상기 복수의 기억 장치 사이에 설 치되고, 각 제어 모듈의 상기 제2 인터페이스부와 상기 복수의 기억 장치를 선택적으로 전환하는 복수의 다른 스위치 유닛을 더 설치하며, 상기 복수의 제어 모듈과 상기 복수의 다른 스위치 유닛을 백 패널에서 접속한 것을 특징으로 하는 부기 1의 데이터 스토리지 시스템.
(부기 6) 상기 제어 모듈은 제어 유닛과 상기 제1 채널 어댑터를 짧은 지연 시간의 고속 시리얼 버스로 접속하는 동시에, 상기 제1 채널 어댑터와 상기 복수의 다른 스위치 유닛을 상기 백 패널에서 직렬 버스로 접속한 것을 특징으로 하는 부기 5의 데이터 스토리지 시스템.
(부기 7) 상기 각 제어 모듈과 상기 다른 스위치 유닛을 상기 백 패널에서 접속하고, 상기 다른 스위치 유닛과 상기 복수의 기억 장치를 케이블로 접속한 것을 특징으로 하는 부기 6의 데이터 스토리지 시스템.
(부기 8) 상기 각 제어 모듈과 상기 스위치 유닛을 상기 백 패널에서 접속하고, 상기 스위치 유닛과 상기 제2 채널 어댑터를 상기 백 패널에서 접속한 것을 특징으로 하는 부기 5의 데이터 스토리지 시스템.
(부기 9) 상기 제어 모듈은 상기 캐시 제어 유닛과 상기 제1 채널 어댑터를 짧은 지연 시간의 고속 시리얼 버스로 접속하는 것을 특징으로 하는 부기 1의 데이터 스토리지 시스템.
(부기 10) 상기 각 제어 모듈의 상기 제어 유닛은 접속된 상기 제1 채널 어댑터로부터의 상기 오픈계 상위의 데이터 액세스가 담당하는 데이터를 대상으로 하는지를 판정하고, 상기 담당하는 데이터를 대상으로 하지 않는 경우에는 상기 스위 치 유닛을 통해 상기 데이터를 담당하는 제어 유닛에 상기 오픈계 상위의 데이터 액세스를 요청하는 것을 특징으로 하는 부기 1의 데이터 스토리지 시스템.
(부기 11) 메인 프레임계 상위와 오픈계 상위의 액세스 지시에 따라 데이터를 기억하는 복수의 기억 장치를 액세스하는 복수의 제어 모듈과, 상기 메인 프레임계 상위와의 인터페이스 제어를 행하는 제2 채널 어댑터와, 상기 제2 채널 어댑터와 상기 복수의 제어 모듈에 접속되고 상기 제2 채널 어댑터와 상기 복수의 제어 모듈의 접속을 선택적으로 전환하는 스위치 유닛을 구비하고, 상기 제어 모듈의 각각은, 상기 기억 장치에 기억된 데이터의 일부를 저장하는 캐시 메모리와, 오픈계 상위와의 인터페이스 제어를 행하는 제1 채널 어댑터와, 상기 복수의 기억 장치와의 인터페이스 제어를 행하는 디스크 어댑터와, 상기 액세스에 따라서 캐시 메모리의 제어를 행하는 동시에 상기 디스크 어댑터를 통해 상기 기억 장치를 액세스하는 제어 유닛을 포함하는 것을 특징으로 하는 데이터 스토리지 제어 장치.
(부기12) 상기 제2 채널 어댑터는 상기 메인 프레임계 상위로부터의 기록 액세스에 따라 상기 스위치 유닛을 통해 상기 기록 액세스의 대상이 되는 기록 데이터를 담당하는 제어 모듈과, 상기 담당 제어 모듈의 미러 데이터를 갖는 다른 제어 모듈에 병행되게 액세스하여 미러링하는 것을 특징으로 하는 부기 11의 데이터 스토리지 제어 장치.
(부기 13) 상기 담당 제어 모듈은 상기 제어 모듈 내의 캐시 메모리에 대상이 되는 기록 데이터 블록이 존재하는지를 판정하고, 상기 대상 기록 데이터 블록이 존재하지 않는 기록 미스라고 판정한 경우에 상기 담당 제어 모듈과 상기 다른 제어 모듈이 상기 대상 데이터 블록을 기억하는 기억 장치를 액세스하여 상기 대상 데이터 블록을 판독하는 것을 특징으로 하는 부기 12의 데이터 스토리지 제어 장치.
(부기 14) 상기 제2 채널 어댑터는 상기 메인 프레임계 상위의 프로토콜에 따라 상기 메인 프레임계 상위의 액세스 시작부터 액세스 종료까지 상기 메인 프레임계 상위와 접속하고, 상기 제1 채널 어댑터는 상기 오픈계 상위와의 프토콜에 따라 상기 오픈계 상위의 상기 액세스를 수신하여 상기 오픈계 상위와의 접속을 분리하는 것을 특징으로 하는 부기 11의 데이터 스토리지 제어 장치.
(부기 15) 제2 상기 복수의 제어 모듈과 상기 복수의 기억 장치 사이에 설치되고, 각 제어 모듈의 상기 제2 인터페이스부와 상기 복수의 기억 장치를 선택적으로 전환하는 복수의 다른 스위치 유닛을 더 설치하며, 상기 복수의 제어 모듈과 상기 복수의 다른 스위치 유닛을 백 패널에서 접속한 것을 특징으로 하는 부기 11의 데이터 스토리지 제어 장치.
(부기 16) 상기 제어 모듈은 제어 유닛과 상기 제1 채널 어댑터를 짧은 지연 시간의 고속 시리얼 버스로 접속하는 동시에, 상기 제1 채널 어댑터와 상기 복수의 다른 스위치 유닛을 상기 백 패널에서 직렬 버스로 접속한 것을 특징으로 하는 부기 15의 데이터 스토리지 제어 장치.
(부기 17) 상기 각 제어 모듈과 상기 다른 스위치 유닛을 상기 백 패널에서 접속하고, 상기 다른 스위치 유닛과 상기 복수의 기억 장치를 케이블로 접속한 것을 특징으로 하는 부기 16의 데이터 스토리지 제어 장치.
(부기 18) 상기 각 제어 모듈과 상기 스위치 유닛을 상기 백 패널에서 접속하고, 상기 스위치 유닛과 상기 제2 채널 어댑터를 상기 백 패널에서 접속한 것을 특징으로 하는 부기 15의 데이터 스토리지 제어 장치.
(부기 19) 상기 제어 모듈은 상기 캐시 제어 유닛과 상기 제1 채널 어댑터를 짧은 지연 시간의 고속 시리얼 버스로 접속하는 것을 특징으로 하는 부기 11의 데이터 스토리지 제어 장치.
(부기 20) 상기 각 제어 모듈의 상기 제어 유닛은 접속된 상기 제1 채널 어댑터로부터의 상기 오픈계 상위의 데이터 액세스가 담당하는 데이터를 대상으로 하는 것인지를 판정하고, 상기 담당하는 데이터를 대상으로 하지 않는 경우에는 상기 스위치 유닛을 통해 상기 데이터를 담당하는 제어 유닛에 상기 오픈계 상위의 데이터 액세스를 요청하는 것을 특징으로 하는 부기 11의 데이터 스토리지 제어 장치.
본 발명에서는, 오픈용 채널 어댑터와 메인 프레임용 채널 어댑터를 별도로 설치하고, 메인 프레임용 채널 어댑터를 프론트 라우터를 통해 복수의 컨트롤 매니저에 접속하였기 때문에, 기록 처리에서의 미러링이 병행되게 실행할 수 있고, 처리 완료까지 접속을 계속하는 메인 프레임계 호스트의 기록 처리를 고속화할 수 있다. 특히, 기록 미스인 경우에도 디스크 판독 처리를 병렬로 실행할 수 있어 기록 미스 처리의 고속화에 기여한다. 또한, 오픈계 호스트의 액세스에 대해서도 높은 작업 처리량을 실현할 수 있다.

Claims (5)

  1. 데이터를 기억하는 복수의 기억 장치와;
    메인 프레임계 상위와 오픈계 상위의 액세스 지시에 따라 상기 기억 장치를 액세스하는 복수의 제어 모듈과;
    상기 메인 프레임계 상위와의 인터페이스 제어를 행하는 제2 채널 어댑터와;
    상기 제2 채널 어댑터와 상기 복수의 제어 모듈에 접속되고, 상기 제2 채널 어댑터와 상기 복수의 제어 모듈의 접속을 선택적으로 전환하는 스위치 유닛
    을 구비하고,
    상기 제어 모듈의 각각은,
    상기 기억 장치에 기억된 데이터의 일부를 저장하는 캐시 메모리와,
    상기 오픈계 상위와의 인터페이스 제어를 행하는 제1 채널 어댑터와,
    상기 복수의 기억 장치와의 인터페이스 제어를 행하는 디스크 어댑터와,
    상기 액세스에 따라서 캐시 메모리의 제어를 행하는 동시에, 상기 디스크 어댑터를 통해 상기 기억 장치를 액세스하는 제어 유닛
    을 포함하는 것을 특징으로 하는 데이터 스토리지 시스템.
  2. 제1항에 있어서, 상기 제2 채널 어댑터는 상기 메인 프레임계 상위로부터의 기록 액세스에 따라서 상기 스위치 유닛을 통해 상기 기록 액세스의 대상이 되는 기록 데이터를 담당하는 제어 모듈과, 상기 담당 제어 모듈의 미러 데이터를 갖는 다른 제어 모듈에 병행되게 액세스하여 미러링하는 것을 특징으로 하는 데이터 스토리지 시스템.
  3. 제2항에 있어서, 상기 담당 제어 모듈은 상기 제어 모듈 내의 캐시 메모리에 대상이 되는 기록 데이터 블록이 존재하는지를 판정하고, 상기 대상 기록 데이터 블록이 존재하지 않는 기록 미스라고 판정한 경우에, 상기 담당 제어 모듈과 상기 다른 제어 모듈이 상기 대상 데이터 블록을 기억하는 기억 장치를 액세스하여 상기 대상 데이터 블록을 판독하는 것을 특징으로 하는 데이터 스토리지 시스템.
  4. 제1항에 있어서, 상기 제2 채널 어댑터는 상기 메인 프레임계 상위의 프로토콜에 따라 상기 메인 프레임계 상위의 액세스 시작부터 액세스 종료까지 상기 메인 프레임계 상위와 접속하고, 상기 제1 채널 어댑터는 상기 오픈계 상위와의 프로토콜에 따라 상기 오픈계 상위의 상기 액세스를 수신하여 상기 오픈계 상위와의 접속을 분리하는 것을 특징으로 하는 데이터 스토리지 시스템.
  5. 메인 프레임계 상위와 오픈계 상위의 액세스 지시에 따라 데이터를 기억하는 복수의 기억 장치를 액세스하는 복수의 제어 모듈과;
    상기 메인 프레임계 상위와의 인터페이스 제어를 행하는 제2 채널 어댑터와;
    상기 제2 채널 어댑터와 상기 복수의 제어 모듈에 접속되고, 상기 제2 채널 어댑터와 상기 복수의 제어 모듈의 접속을 선택적으로 전환하는 스위치 유닛
    을 구비하고,
    상기 제어 모듈의 각각은,
    상기 기억 장치에 기억된 데이터의 일부를 저장하는 캐시 메모리와,
    상기 오픈계 상위와의 인터페이스 제어를 행하는 제1 채널 어댑터와,
    상기 복수의 기억 장치와의 인터페이스 제어를 행하는 디스크 어댑터와,
    상기 액세스에 따라서 캐시 메모리의 제어를 행하는 동시에, 상기 디스크 어댑터를 통해 상기 기억 장치를 액세스하는 제어 유닛
    을 포함하는 것을 특징으로 하는 데이터 스토리지 제어 장치.
KR1020060033896A 2005-11-28 2006-04-14 데이터 스토리지 시스템 및 데이터 스토리지 제어 장치 KR100766356B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00342081 2005-11-28
JP2005342081A JP4413184B2 (ja) 2005-11-28 2005-11-28 データストレージシステム及びデータストレージ制御装置

Publications (2)

Publication Number Publication Date
KR20070055938A true KR20070055938A (ko) 2007-05-31
KR100766356B1 KR100766356B1 (ko) 2007-10-12

Family

ID=37763807

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060033896A KR100766356B1 (ko) 2005-11-28 2006-04-14 데이터 스토리지 시스템 및 데이터 스토리지 제어 장치

Country Status (5)

Country Link
US (1) US7418533B2 (ko)
EP (1) EP1804157B1 (ko)
JP (1) JP4413184B2 (ko)
KR (1) KR100766356B1 (ko)
CN (1) CN100437459C (ko)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8164936B2 (en) * 2009-10-14 2012-04-24 Seagate Technology Llc Switched memory devices
TW201143325A (en) * 2010-05-26 2011-12-01 Accusys Inc Mixed data transmission switch and data transmission method
US9104326B2 (en) 2010-11-15 2015-08-11 Emc Corporation Scalable block data storage using content addressing
EP2690562A4 (en) * 2011-03-22 2017-03-01 Fujitsu Limited Parallel computing system and control method of parallel computing system
CN102263818B (zh) * 2011-07-07 2013-06-05 北京飞杰信息技术有限公司 一种文件数据存放和读取的方法和装置
US10353631B2 (en) * 2013-07-23 2019-07-16 Intel Corporation Techniques for moving data between a network input/output device and a storage device
US9418131B1 (en) 2013-09-24 2016-08-16 Emc Corporation Synchronization of volumes
US9378106B1 (en) 2013-09-26 2016-06-28 Emc Corporation Hash-based replication
US9208162B1 (en) 2013-09-26 2015-12-08 Emc Corporation Generating a short hash handle
US9037822B1 (en) 2013-09-26 2015-05-19 Emc Corporation Hierarchical volume tree
US9367398B1 (en) 2014-03-28 2016-06-14 Emc Corporation Backing up journal data to a memory of another node
US9442941B1 (en) 2014-03-28 2016-09-13 Emc Corporation Data structure for hash digest metadata component
US9342465B1 (en) 2014-03-31 2016-05-17 Emc Corporation Encrypting data in a flash-based contents-addressable block device
US9606870B1 (en) 2014-03-31 2017-03-28 EMC IP Holding Company LLC Data reduction techniques in a flash-based key/value cluster storage
US9396243B1 (en) 2014-06-27 2016-07-19 Emc Corporation Hash-based replication using short hash handle and identity bit
US9910747B2 (en) 2014-09-12 2018-03-06 International Business Machines Corporation Parallel mirrored copying with write consistency
US9304889B1 (en) 2014-09-24 2016-04-05 Emc Corporation Suspending data replication
US10025843B1 (en) 2014-09-24 2018-07-17 EMC IP Holding Company LLC Adjusting consistency groups during asynchronous replication
US9740632B1 (en) 2014-09-25 2017-08-22 EMC IP Holding Company LLC Snapshot efficiency
WO2016101287A1 (zh) 2014-12-27 2016-06-30 华为技术有限公司 一种存储系统数据分发的方法、分发装置与存储系统
US10152527B1 (en) 2015-12-28 2018-12-11 EMC IP Holding Company LLC Increment resynchronization in hash-based replication
US10324635B1 (en) 2016-03-22 2019-06-18 EMC IP Holding Company LLC Adaptive compression for data replication in a storage system
US10310951B1 (en) 2016-03-22 2019-06-04 EMC IP Holding Company LLC Storage system asynchronous data replication cycle trigger with empty cycle detection
US9959063B1 (en) 2016-03-30 2018-05-01 EMC IP Holding Company LLC Parallel migration of multiple consistency groups in a storage system
US10565058B1 (en) 2016-03-30 2020-02-18 EMC IP Holding Company LLC Adaptive hash-based data replication in a storage system
US10095428B1 (en) 2016-03-30 2018-10-09 EMC IP Holding Company LLC Live migration of a tree of replicas in a storage system
US9959073B1 (en) 2016-03-30 2018-05-01 EMC IP Holding Company LLC Detection of host connectivity for data migration in a storage system
US10048874B1 (en) 2016-06-29 2018-08-14 EMC IP Holding Company LLC Flow control with a dynamic window in a storage system with latency guarantees
US10013200B1 (en) 2016-06-29 2018-07-03 EMC IP Holding Company LLC Early compression prediction in a storage system with granular block sizes
US10152232B1 (en) 2016-06-29 2018-12-11 EMC IP Holding Company LLC Low-impact application-level performance monitoring with minimal and automatically upgradable instrumentation in a storage system
US10083067B1 (en) 2016-06-29 2018-09-25 EMC IP Holding Company LLC Thread management in a storage system
US9983937B1 (en) 2016-06-29 2018-05-29 EMC IP Holding Company LLC Smooth restart of storage clusters in a storage system
JP2019057344A (ja) 2017-09-20 2019-04-11 東芝メモリ株式会社 メモリシステム
CN112114744A (zh) * 2020-08-10 2020-12-22 西安交通大学 一种多通道全互联架构的ssd固态盘及其控制方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5768623A (en) * 1995-09-19 1998-06-16 International Business Machines Corporation System and method for sharing multiple storage arrays by dedicating adapters as primary controller and secondary controller for arrays reside in different host computers
JPH1091363A (ja) 1996-09-17 1998-04-10 Hitachi Ltd パリティ生成方式及びそれを用いたディスクアレイ制御装置
JPH11203201A (ja) 1998-01-08 1999-07-30 Hitachi Ltd キャッシュメモリの配置方法およびデータ記憶システム
JP4392877B2 (ja) * 1998-09-18 2010-01-06 株式会社日立製作所 ディスクアレイ制御装置
EP1026575A3 (en) * 1999-02-08 2006-09-06 Hitachi, Ltd. Disk array system and method of changing its configuration
JP3952640B2 (ja) * 1999-09-07 2007-08-01 株式会社日立製作所 データバックアップ方法、メインフレーム系ストレージシステムおよびメインフレームホストコンピュータ
JP2001256003A (ja) * 2000-03-10 2001-09-21 Hitachi Ltd ディスクアレイ制御装置、そのディスクアレイ制御ユニットおよびその増設方法
JP2001297026A (ja) * 2000-04-11 2001-10-26 Hitachi Ltd 複数のデータベースマネージメントシステムを有する計算機システム
JP3997061B2 (ja) * 2001-05-11 2007-10-24 株式会社日立製作所 記憶サブシステムおよび記憶サブシステムの制御方法
US6889294B1 (en) * 2001-10-29 2005-05-03 Lsi Logic Corporation Virtual shared volume via proxy data transfer
JP2003303055A (ja) 2002-04-09 2003-10-24 Hitachi Ltd ディスクアダプタとディスクアレイをスイッチを介して接続したディスク装置
JP2004110367A (ja) * 2002-09-18 2004-04-08 Hitachi Ltd 記憶装置システムの制御方法、記憶制御装置、および記憶装置システム
JP4330889B2 (ja) * 2003-01-20 2009-09-16 株式会社日立製作所 記憶デバイス制御装置にソフトウエアをインストールする方法、記憶デバイス制御装置の制御方法、及び記憶デバイス制御装置
JP2003263278A (ja) * 2003-03-26 2003-09-19 Hitachi Ltd ディスクアレイ制御装置
CN100336050C (zh) * 2003-04-04 2007-09-05 清华大学 海量网络存储器设备及其实现方法
JP4371724B2 (ja) * 2003-07-03 2009-11-25 株式会社日立製作所 記憶システム及び記憶装置システム
JP2005190057A (ja) * 2003-12-25 2005-07-14 Hitachi Ltd ディスクアレイ装置及びディスクアレイ装置のリモートコピー制御方法
JP2005301638A (ja) * 2004-04-12 2005-10-27 Hitachi Ltd ディスクアレイ装置及びディスクアレイ装置のリザーブ解除制御方法
JP2005309818A (ja) * 2004-04-22 2005-11-04 Hitachi Ltd ストレージ装置、そのデータ読出方法、及びそのデータ読出プログラム
JP4451705B2 (ja) * 2004-04-26 2010-04-14 株式会社日立製作所 ストレージ装置、これを備えたストレージシステム、このシステムのデータ管理方法、及びストレージ装置のコントローラ実行プログラム
JP4366298B2 (ja) * 2004-12-02 2009-11-18 富士通株式会社 記憶装置、その制御方法及びプログラム

Also Published As

Publication number Publication date
CN1975654A (zh) 2007-06-06
CN100437459C (zh) 2008-11-26
EP1804157A2 (en) 2007-07-04
JP4413184B2 (ja) 2010-02-10
JP2007148764A (ja) 2007-06-14
KR100766356B1 (ko) 2007-10-12
EP1804157A3 (en) 2009-09-02
EP1804157B1 (en) 2015-12-30
US20070162561A1 (en) 2007-07-12
US7418533B2 (en) 2008-08-26

Similar Documents

Publication Publication Date Title
KR100766356B1 (ko) 데이터 스토리지 시스템 및 데이터 스토리지 제어 장치
KR100740080B1 (ko) 데이터 기억 시스템 및 데이터 기억 제어 장치
CN1955940B (zh) Raid系统、raid控制器及其重建或拷回处理方法
US7353316B2 (en) System and method for re-routing signals between memory system components
US20140223097A1 (en) Data storage system and data storage control device
US20050177681A1 (en) Storage system
US7447834B2 (en) Managing serial attached small computer systems interface communications
KR20070037289A (ko) Ｒａｉｄ 시스템 및 그 리빌드/카피백 처리 방법
CN102081561A (zh) 在存储系统的冗余存储控制器之间镜像数据
US7487293B2 (en) Data storage system and log data output method upon abnormality of storage control apparatus
JP4404754B2 (ja) データストレージ装置及び情報処理システム
US7426658B2 (en) Data storage system and log data equalization control method for storage control apparatus
JP4985750B2 (ja) データストレージシステム
JP4440127B2 (ja) データストレージシステム及びデータストレージ制御装置
US7577775B2 (en) Storage system and configuration-change method thereof
JP2005196331A (ja) ディスクアレイ装置及びディスクアレイ装置の構成変更方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150918

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170919

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180918

Year of fee payment: 12