KR100740080B1 - 데이터 기억 시스템 및 데이터 기억 제어 장치 - Google Patents

데이터 기억 시스템 및 데이터 기억 제어 장치 Download PDF

Info

Publication number
KR100740080B1
KR100740080B1 KR1020050070240A KR20050070240A KR100740080B1 KR 100740080 B1 KR100740080 B1 KR 100740080B1 KR 1020050070240 A KR1020050070240 A KR 1020050070240A KR 20050070240 A KR20050070240 A KR 20050070240A KR 100740080 B1 KR100740080 B1 KR 100740080B1
Authority
KR
South Korea
Prior art keywords
disk
data
unit
control
memory
Prior art date
Application number
KR1020050070240A
Other languages
English (en)
Other versions
KR20060096244A (ko
Inventor
마사히로 요시다
다케시 오바타
다이치 오오노
가즈노리 마스야마
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20060096244A publication Critical patent/KR20060096244A/ko
Application granted granted Critical
Publication of KR100740080B1 publication Critical patent/KR100740080B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0617—Improving the reliability of storage systems in relation to availability
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0626—Reducing size or complexity of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0689—Disk arrays, e.g. RAID, JBOD
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/22—Employing cache memory using specific memory technology
    • G06F2212/222—Non-volatile memory
    • G06F2212/2228—Battery-backed RAM
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/26—Using a specific storage system architecture
    • G06F2212/261—Storage comprising a plurality of storage devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Debugging And Monitoring (AREA)

Abstract

본 발명은 복수의 디스크 기억 장치를 제어하는 제어 모듈을 갖는 기억 시스템에 관한 것으로, 복수의 디스크 장치와의 경로가 문제가 발생하더라도 시스템 정보의 판독/기록을 실현하는 것을 목적으로 한다.
복수의 디스크 기억 장치(2-0∼2-15)를, 제어하는 제어 모듈(4-0∼4-3)에, 시스템 정보를 저장하는 시스템 디스크 장치 유닛(44)을 내장한다. 제어 모듈(4-0∼4-3)은 디스크 기억 장치(2-0∼2-15)에 액세스하지 않더라도 시스템 정보의 판독/기록이 가능하게 된다.

Description

데이터 기억 시스템 및 데이터 기억 제어 장치 {DATA STORAGE SYSTEM AND DATA STORAGE CONTROL APPARATUS}
도 1은 본 발명의 일 실시예의 데이터 기억 시스템의 구성도.
도 2는 도 1의 제어 모듈의 구성도.
도 3은 도 1 및 도 2의 백 엔드 라우터와 디스크 인클로저의 구성도.
도 4는 도 1 및 도 3의 디스크 인클로저의 구성도.
도 5는 도 1 및 도 2 구성의 판독 처리의 설명도.
도 6은 도 1 및 도 2 구성의 기록 처리의 설명도.
도 7은 본 발명의 일 실시예의 제어 모듈의 실장 구성을 도시한 도면.
도 8은 본 발명의 일 실시예의 데이터 기억 시스템의 실장 구성예를 도시한 도면.
도 9는 본 발명의 일 실시예의 대규모 기억 시스템의 블록도.
도 10은 종래의 기억 시스템의 구성도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 기억 시스템
2-0∼2-35 : 디스크 인클로저
4-0∼4-7 : 제어 유닛
5-0∼5-7 : 백 엔드 라우터
6-0∼6-1 : 프론트 엔드 라우터
7 : 백 패널
40 : 제어 모듈
40a : 제어 유닛
40b : 메모리
41 : 채널 어댑터
42 : 장치 어댑터
43 : 통신 유닛(DMA 엔진)
44 : 시스템 디스크 유닛
본 발명은 컴퓨터의 외부 기억 장치로서 이용되는 데이터 기억 시스템 및 데이터 기억 제어 장치의 구성에 관한 것으로서, 특히 다수의 디스크 장치 내에 사용자가 사용하는 디스크 장치와 장치가 사용하는 시스템 디스크 장치를 갖는 데이터 기억 시스템 및 데이터 기억 제어 장치에 관한 것이다.
최근, 여러 가지 데이터가 전자화되고, 컴퓨터 상에서 취급됨에 따라 데이터의 처리를 실행하는 호스트 컴퓨터와는 독립적으로 대량의 데이터를 효율적이고, 높은 신뢰성으로 저장할 수 있는 데이터 기억 장치(외부 기억 장치)의 중요성이 증 가되고 있다.
이 데이터 기억 장치로서, 대량의 디스크 장치(예컨대, 자기 디스크나 광 디스크)와, 이들 대량의 디스크 장치를 제어하는 디스크 컨트롤러로 구성되는 디스크 어레이 장치가 이용되고 있다. 이 디스크 어레이 장치는 동시에 복수의 호스트 컴퓨터로부터의 디스크 액세스 요구를 접수하여 대량의 디스크에 대한 제어를 행할 수 있다.
이러한 디스크 어레이 장치는 디스크의 캐시의 역할을 수행하는 메모리를 내장한다. 이에 따라, 호스트 컴퓨터로부터 판독 요구 및 기록 요구를 수신했을 때의 데이터로의 액세스 시간을 단축하여, 고성능화를 실현할 수 있다.
일반적으로, 디스크 어레이 장치는 복수의 주요 유닛, 즉 호스트 컴퓨터와의 접속 부분인 채널 어댑터, 디스크 드라이브와의 접속 부분인 디스크 어댑터, 캐시 메모리, 캐시 메모리의 제어를 담당하는 캐시 제어부 및 대량의 디스크 드라이브로 구성된다.
도 10은 종래 기술의 설명도이다. 도 10에 도시된 디스크 어레이 장치(102)는 캐시 매니저(캐시 메모리와 캐시 제어부)(10)가 2개 구비되어 있고, 또한 각 캐시 매니저(10)에는 채널 어댑터(11) 및 디스크 어댑터(13)가 접속된다.
또한, 2개의 캐시 매니저(10, 10)는 버스(10c)에 의해 서로 통신 가능하게 직접 접속되어 있다. 이 2개의 캐시 매니저(10, 10) 사이, 캐시 매니저(10)와 채널 어댑터(11) 사이 및 캐시 매니저(10)와 디스크 어댑터(13) 사이에는 낮은 레이턴시가 요구되기 때문에 PCI 버스에 의해 접속된다.
더욱이, 채널 어댑터(11)는 예컨대 파이버 채널 또는 Ethernet(등록 상표)에 의해 호스트 컴퓨터(도시 생략)에 접속된다. 디스크 어댑터(13)는 예컨대 파이버 채널의 케이블에 의해 디스크 인클로저(12)의 각 디스크 드라이브에 접속된다.
또한, 디스크 인클로저(12)는 2개의 포트(예컨대, 파이버 채널 포트)를 가지며, 이들 2개의 포트가 다른 디스크 어댑터(13)에 접속되어 있다. 이에 따라, 용장성을 갖게 하여 고장 내성을 높이고 있다(예컨대, 특허 문헌 1 참조).
이러한 대용량의 데이터 기억 시스템에서는, 컨트롤러(캐시 제어부, 채널 어댑터, 디스크 어댑터 등)의 제어를 위한 대량의 정보(시스템 정보라 함)를 필요로 한다. 예컨대, 컨트롤러를 동작시키기 위한 펌웨어나 장치 구성의 백업 데이터나 각 작업이나 스레드의 로그 데이터 등이다.
펌웨어는 컨트롤러의 제어 프로그램으로서, 특히 디스크 어레이(RAID 구성)에서는, 다수의 제어 프로그램을 필요로 한다. 또한, 장치 구성의 백업 데이터는 호스트 논리 어드레스에서 물리 디스크 어드레스로 변환하기 위한 데이터로서, 디스크 장치의 수나 호스트의 수에 따라 다수의 데이터를 필요로 한다. 로그 데이터는 장해 복구 또는 예방 장해를 위한 각 작업이나 스레드마다의 상태 데이터로서, 이것도 대량의 데이터가 된다.
이러한 시스템 데이터는 일반적으로 비휘발성의 대용량 기억 장치에 저장되고, 종래에는 도 10에 도시한 바와 같이, 디스크 어댑터(13)에 케이블 접속된 디스크 인클로저(12)의 일부 디스크 드라이브(120)를 이 데이터의 저장에 사용하고 있었다. 이 시스템 데이터를 저장하는 디스크 드라이브를 시스템 디스크라고 한다.
즉, 컨트롤러에 접속된 다수의 디스크 드라이브의 일부를, 시스템 디스크로서 사용하고, 다른 디스크 드라이브를 사용자 디스크로서 사용한다. 이 종래 기술은 도 10에 도시한 바와 같이, 어느 쪽의 컨트롤러(10)도 시스템 디스크(120)를 액세스할 수 있다.
[특허 문헌 1] 일본 특허 공개 2001-256003호 공보(도 1)
그러나, 최근의 기억 시스템에는 용장성 이외에 어떠한 부분에서 장해가 발생하더라도 동작을 계속하는 것이 요구되고 있다. 이 종래 기술에서는 컨트롤러와, 디스크 인클로저 사이의 경로에, 예컨대, 디스크 어댑터와 디스크 인클로저 사이의 경로에 문제가 발생하면, 시스템 디스크(120)에 데이터의 판독/기록을 실행할 수 없다.
이 때문에, 컨트롤러나 다른 경로가 정상이더라도 컨트롤러는 시스템 디스크로부터, 펌웨어나 장치 구성의 백업 데이터를 판독할 수 없고, 다른 경로를 이용한 동작이 곤란하게 된다. 또한, 컨트롤러는 시스템 디스크에 로그 데이터의 판독 및 기록을 할 수 없고, 장해시의 해석이나 예방 장해의 진단 등에 지장을 초래한다.
더욱이, 정전 발생시에는 배터리로 전환하여 캐시 메모리의 데이터를 시스템 디스크에 백업할 필요가 있다. 종래 기술에서는, 이 경우에, 디스크 인클로저에도 전력을 공급할 필요가 있어 많은 배터리 용량을 필요로 한다. 또한, 디스크 어댑터, 케이블을 통해 시스템 디스크에 백업 데이터를 기록하기 때문에, 비교적 시간이 걸리고, 캐시 메모리의 용량이 큰 경우에는 많은 배터리 용량이 필요하다.
따라서, 본 발명의 목적은 컨트롤러와 디스크 드라이브군과의 경로에 문제가 발생하여도 시스템 디스크로의 판독/기록을 실행하기 위한 데이터 기억 시스템 및 데이터 기억 제어 장치를 제공하는 데 있다.
또한, 본 발명의 다른 목적은 정전 발생시의 백업을 위한 배터리 용량을 작게 하여 저렴한 구성을 실현하기 위한 데이터 기억 시스템 및 데이터 기억 제어 장치를 제공하는 데 있다.
또한, 본 발명의 또 다른 목적은 컨트롤러와 디스크 드라이브군과의 경로에 문제가 발생하여도 시스템 디스크로의 로그 데이터의 판독/기록을 실현하기 위한 데이터 기억 시스템 및 데이터 기억 제어 장치를 제공하는 데 있다.
또한, 본 발명의 또 다른 목적은 정전 발생시에 작은 배터리 용량으로 캐시 메모리의 데이터를 백업하기 위한 데이터 기억 시스템 및 데이터 기억 제어 장치를 제공하는 데 있다.
이러한 목적 달성을 위해 본 발명의 데이터 기억 시스템은 데이터를 기억하는 복수의 디스크 기억 장치와, 상기 복수의 디스크 기억 장치에 접속되고 상위로부터의 액세스 지시에 따라 상기 디스크 기억 장치를 액세스 제어하는 제어 모듈을 포함하며, 상기 제어 모듈은, 상기 디스크 기억 장치에 기억된 데이터의 일부를 저장하는 캐시 영역을 갖는 메모리와, 상기 액세스 제어를 행하는 제어 유닛과, 상기 상위와의 인터페이스 제어를 행하는 제1 인터페이스부와, 상기 복수의 디스크 기억 장치와의 인터페이스 제어를 행하는 제2 인터페이스부와, 상기 제어 유닛에 접속되 고 상기 제어 유닛을 위한 시스템 정보를 저장하는 시스템 디스크 유닛을 포함한다.
또한, 본 발명의 데이터 기억 제어 장치는 데이터를 기억하는 복수의 디스크 기억 장치에 접속되고, 상위로부터의 액세스 지시에 따라 상기 디스크 기억 장치를 액세스 제어하는 데이터 기억 제어 장치로서, 상기 디스크 기억 장치에 기억된 데이터의 일부를 저장하는 캐시 영역을 갖는 메모리와, 상기 액세스 제어를 행하는 제어 유닛과, 상기 상위와의 인터페이스 제어를 행하는 제1 인터페이스부와, 상기 복수의 디스크 기억 장치와의 인터페이스 제어를 행하는 제2 인터페이스부와, 상기 제어 유닛에 접속되고 상기 제어 유닛을 위한 시스템 정보를 저장하는 시스템 디스크 유닛을 포함한다.
또한, 본 발명에서는, 상기 시스템 디스크 유닛은 적어도 상기 제어 유닛의 로그 데이터를 저장하는 것이 바람직하다.
또한, 본 발명에서는, 상기 제어 유닛은 정전 발생시에 상기 메모리의 상기 캐시 영역의 데이터를 상기 시스템 디스크 유닛에 기록하는 것이 바람직하다.
또한, 본 발명에서는, 상기 제어 유닛은 상기 시스템 디스크 유닛에 상기 로그 데이터를 기록하는 것이 바람직하다.
또한, 본 발명에서는, 상기 시스템 디스크 유닛은 적어도 한 쌍의 시스템 디스크 드라이브로 구성된 것이 바람직하다.
또한, 본 발명에서는, 상기 제어 유닛은 CPU와, 상기 CPU와 상기 메모리와 상기 시스템 디스크 유닛을 접속하는 메모리 컨트롤러를 갖는 것이 바람직하다.
또한, 본 발명에서는, 상기 시스템 디스크 유닛은 상기 제어 유닛의 펌웨어 프로그램을 저장하는 것이 바람직하다.
또한, 본 발명에서는, 상기 제어 모듈을 복수개 설치하고, 상기 복수의 제어 모듈이 상기 복수의 디스크 기억 장치에 접속되는 것이 바람직하다.
또한, 본 발명에서는, 상기 제어 모듈의 각각을 상기 복수의 디스크 기억 유닛에 접속하기 위한 제1 스위치 유닛을 갖는 것이 바람직하다.
또한, 본 발명에서는, 상기 제어 유닛은 상기 상위로부터의 판독 액세스에 따라 상기 메모리의 상기 캐시 영역을 검색하고, 상기 캐시 영역에 해당하는 데이터가 존재할 때에는 상기 캐시 메모리로부터 상기 제1 인터페이스부를 통해 상기 상위로 상기 해당하는 데이터를 전송하며, 상기 캐시 영역에 해당하는 데이터가 존재하지 않을 때에는 상기 제2 인터페이스부를 통해 상기 데이터를 저장하는 상기 디스크 기억 장치를 판독 액세스한다.
본 발명에서는, 제어 모듈에 시스템 디스크를 내장하였기 때문에 제어 모듈과, 디스크 기억 장치와의 경로가 문제가 발생하더라도 제어 모듈이나 다른 경로가 정상이라면 제어 모듈은 시스템 디스크로부터 펌웨어나 장치 구성의 백업 데이터를 판독할 수 있고, 다른 경로를 이용한 동작이 가능하게 된다. 또한, 제어 모듈은 시스템 디스크에 로그 데이터의 판독 및 기록을 할 수 있고, 장해시의 해석이나 예방 장해의 진단 등이 가능하게 된다.
또한, 정전 발생시에는 배터리로 전환하여 캐시 메모리 영역의 데이터를 시스템 디스크에 백업할 때에도 접속된 디스크 기억 장치에 전력을 공급할 필요가 없 기 때문에, 배터리 용량을 작게 할 수 있다. 또한, 디스크 어댑터, 케이블을 통해 시스템 디스크에 백업 데이터를 기록할 필요가 없기 때문에, 기록 시간도 줄일 수 있고, 캐시 메모리의 용량이 크게 되더라도 배터리 용량을 작게 할 수 있다.
(실시예)
이하, 본 발명의 실시예를 데이터 기억 시스템, 판독/기록 처리, 실장 구조, 다른 실시예의 순으로 설명한다.
[데이터 기억 시스템]
도 1은 본 발명의 일 실시예의 데이터 기억 장치의 구성도, 도 2는 도 1의 제어 모듈의 구성도, 도 3은 도 1의 백 엔드 라우터와 디스크 인클로저의 구성도, 도 4는 도 1 및 도 3의 디스크 인클로저의 구성도이다.
도 1은 데이터 기억 장치로서, 4대의 제어 모듈을 갖는 중규모의 디스크 어레이 장치를 예로 도시한다. 도 1에 도시한 바와 같이, 디스크 어레이 장치(1)는 데이터를 유지하는 복수의 디스크 인클로저(2-0∼2-15)와, 도시하지 않은 호스트 컴퓨터(데이터 처리 장치)와, 복수의 디스크 인클로저(2-0∼2-15) 사이에 배치된 복수(여기서는 4개)의 제어 모듈(4-0∼4-3)과, 이들 복수의 제어 모듈(4-0∼4-3)과 복수의 디스크 인클로저(2-0∼2-15) 사이에 설치된 복수(여기서는 4개)의 백 엔드 라우터(제1 스위치 유닛; 이하, BRT라 함)(5-0∼5-3)와, 복수(여기서는 2개)의 프론트 엔드 라우터(제2 스위치 유닛; 이하, FRT라 함)(6-0, 6-1)를 갖는다.
제어 모듈(4-0∼4-3)의 각각은 컨트롤러(40)와, 채널 어댑터(제1 인터페이스부; 이하, CA라 함)(41)와, 디스크 어댑터(제2 인터페이스부; 이하, DA라 함)(42a, 42b)와, DMA(Direct Memory Access) 엔진(통신부; 이하, DMA라 함)(43)을 갖는다.
또한, 도 1에서는 도면의 간략화를 위해 이들 컨트롤러의 부호 "40", 디스크 어댑터의 부호 "42a", "42b", DMA의 부호 "43"을 제어 모듈(4-0)에 대해서만 붙이고 있고, 다른 제어 모듈(4-1∼4-3)에 있어서의 이들 구성 요소의 부호는 생략하고 있다.
도 2에 의해 제어 모듈(4-0∼4-3)을 설명한다. 컨트롤러(40)는 호스트 컴퓨터로부터의 처리 요구(판독 요구 또는 기록 요구)에 기초하여 판독/기록 처리를 행하는 것으로, 메모리(40b)와 제어부(40a) 및 시스템 디스크 드라이브부(40c)를 구비한다.
메모리(40b)는 디스크 인클로저(2-0∼2-15)의 복수의 디스크에 유지된 데이터의 일부를 유지하는 소위 복수의 디스크에 대한 캐시의 역할을 수행하는 캐시 영역과, 구성 정의 저장 영역과, 기타의 작업 영역을 갖는다.
제어부(40a)는 메모리(40b), 채널 어댑터(41), 장치 어댑터(42), DMA(43)의 제어를 행한다. 이 때문에, 하나 또는 복수(도면에서는 2개)의 CPU(400, 410)와, 메모리 컨트롤러(420)를 갖는다. 메모리 컨트롤러(420)는 각 메모리의 판독/기록을 제어하면서 경로의 전환을 행한다.
메모리 컨트롤러(420)는 메모리 버스(434)를 통해 메모리(40b)와 접속하고, CPU 버스(430, 432)를 통해 CPU(400, 410)와 접속하며, 메모리 컨트롤러(420)는 4레인의 고속 직렬 버스(예컨대, PCI-Express)(440, 442)를 통해 디스크 어댑터(42a, 42b)에 더 접속한다.
이와 마찬가지로, 메모리 컨트롤러(420)는 4레인의 고속 직렬 버스(예컨대, PCI-Express)(443, 444, 445, 446)를 통해 채널 어댑터(41)[여기서는 4개의 채널 어댑터(41a, 41b, 41c, 41d)]에 접속하고, 4레인의 고속 직렬 버스(예컨대, PCI-Express)(447, 448)를 통해 DMA(43)[여기서는 2개의 DMA(43-a, 43-b)]에 접속한다.
이 PCI-Express 등의 고속 직렬 버스는 패킷으로 통신하고, 또한 직렬 버스를 복수 레인 설치함으로써, 신호선 본선을 줄이더라도 지연이 적은 빠른 응답 속도로 소위 저레이턴시로 통신할 수 있다.
더욱이, 메모리 컨트롤러(420)는 직렬 버스(436)를 통해 시스템 디스크 드라이브부(40c)와 접속한다. 시스템 디스크 드라이브부(40c)는 브릿지 회로(450)와, 파이버 채널 회로(452)와, 시스템 디스크 드라이브(453, 454)를 갖는다.
브릿지 회로(450)는 메모리 컨트롤러(420)를 파이버 채널 회로(452)와, 제어 모듈(4-0)의 외부에 설치된 서비스 프로세서(44)에 접속한다. 서비스 프로세서(44)는 예컨대 퍼스널 컴퓨터로 구성되고, 시스템의 상태 확인, 진단, 보수에 이용된다.
이 파이버 채널 회로(452)에 시스템 디스크 드라이브(453, 454)(여기서는 2대의 HDD)가 접속된다. 따라서, CPU(400, 410) 등은 메모리 컨트롤러(420)를 통해 시스템 디스크 드라이브(453, 454)에 직접 액세스할 수 있다. 또한, 서비스 프로세서(44)도 브릿지 회로(450)를 통해 시스템 디스크 드라이브(453, 454)에 액세스할 수 있다. 즉, 시스템 디스크 드라이브(453, 454)가 제어 모듈(4-0)에 내장되어 있고, CPU(400, 410)는 시스템 디스크 드라이브(453, 454)를 DA(42a, 42b), BRT(5-0) 를 통하지 않고 액세스할 수 있다.
채널 어댑터(41a∼41d)는 호스트 컴퓨터에 대한 인터페이스로서, 채널 어댑터(41a∼41d)는 각각 다른 호스트 컴퓨터와 접속된다. 또한, 채널 어댑터(41a∼41d)는 각각 대응하는 호스트 컴퓨터의 인터페이스부에 버스, 예컨대 파이버 채널(Fiber Channel)이나 Ethernet(등록 상표)에 의해 접속되는 것이 바람직하고, 이 경우, 버스로서는 광 섬유나 동축 케이블이 이용된다.
또한, 이들 채널 어댑터(41a∼41d)의 각각은 각 제어 모듈(4-0∼4-3)의 일부로서 구성되어 있다. 이 채널 어댑터(41a∼41d)가 대응하는 호스트 컴퓨터와 제어 모듈(4-0∼4-3)과의 인터페이스부로서, 복수의 프로토콜을 지원한다.
또한, 대응하는 호스트 컴퓨터에 의해 실장해야 할 프로토콜이 동일하지 않기 때문에, 각 채널 어댑터(41a∼41d)를 필요에 따라 용이하게 교환할 수 있도록 제어 모듈(4-0∼4-3)의 주요 유닛인 컨트롤러(40)와는 다른 프린트 기판에 실장되어 있다.
예컨대, 채널 어댑터(41a∼41d)가 지원해야 할 호스트 컴퓨터와의 사이의 프로토콜로서는 전술한 바와 같이, 파이버 채널이나 Ethernet(등록 상표)에 대응하는 iSCSI(Internet Small Computer System Interface) 등이 있다.
더욱이, 각 채널 어댑터(41a∼41d)는 전술한 바와 같이 PCI-Express 버스와 같이, LSI(Large Scale Integration)나 프린트 기판 사이를 접속하기 위해서 설계된 버스(443∼446)에 의해 컨트롤러(40)와 직접 결합된다. 이에 따라, 각 채널 어댑터(41a∼41d)와 컨트롤러(40) 사이에 요구되는 높은 처리량을 실현할 수 있다.
다음에, 디스크 어댑터(42a, 42b)는 디스크 인클로저(2-0∼2-15)의 디스크 드라이브에 대한 인터페이스로서, 디스크 인클로저(2-0∼2-15)에 접속된 BRT(5-0∼5-3)에 접속되고, 여기서는 4개의 FC(Fiber Channel) 포트를 갖는다.
또한, 각 디스크 어댑터(42a, 42b)는 전술한 바와 같이 PCI-Express 버스와 같이, LSI(Large Scale Integration)나 프린트 기판 사이를 접속하기 위해서 설계된 버스에 의해 컨트롤러(40)와 직접 결합되어 있다. 이에 따라, 각 디스크 어댑터(42a, 42b)와 컨트롤러(40) 사이에 요구되는 높은 처리량을 실현할 수 있다.
도 1 및 도 3에 도시한 바와 같이, BRT(5-0∼5-3)는 각 제어 모듈(4-0∼4-3)의 디스크 어댑터(42a, 42b)와 각 디스크 인클로저(2-0∼2-15)를 선택적으로 전환하고, 통신 가능하게 접속하는 다중 포트 스위치이다.
도 3에 도시한 바와 같이, 각 디스크 인클로저(2-0∼2-7)는 복수(여기서는 2개)의 BRT(5-0, 5-1)에 접속된다. 도 4에 도시한 바와 같이, 각 디스크 인클로저(2-0)는 각각 2개의 포트를 갖는 복수대(예컨대, 15대)의 디스크 드라이브(200)를 탑재한다. 이 디스크 인클로저(2-0)의 구성은 4개의 접속 포트(210, 212, 214, 216)를 갖는 단위 디스크 인클로저(20-0∼23-0)를 필요한 수만큼 직렬 접속하여 용량의 증대를 실현한다. 여기서는 최대 4대의 단위 디스크 인클로저(20-0∼20-3)를 접속할 수 있다.
그리고, 디스크 인클로저(20-0∼23-0)내에서는 2개의 포트(210, 212)로부터의 한 쌍의 FC 케이블에 의해 각 디스크 드라이브(200)의 각 포트가 2개의 포트(210, 212)에 접속된다. 이 2개의 포트(210, 212)는 도 3에서 설명한 바와 같이, 상이한 BRT(5-0, 5-1)에 접속된다.
도 1에 도시한 바와 같이, 각 제어 모듈(4-0∼4-3)의 디스크 어댑터(42a, 42b) 각각을 모든 디스크 인클로저(2-0∼2-15)에 접속한다. 즉, 각 제어 모듈(4-0∼4-3)의 디스크 어댑터(42a)는 디스크 인클로저(2-0∼2-7)에 접속된 BRT(5-0)(도 3 참조)와, 디스크 인클로저(2-0∼2-7)에 접속된 BRT(5-0)와, 디스크 인클로(2-8∼2-15)에 접속된 BRT(5-2)와, 디스크 인클로저(2-8∼2-15)에 접속된 BRT(5-2)에 각각 접속된다.
또한, 마찬가지로, 각 제어 모듈(4-0∼4-3)의 디스크 어댑터(42b)는 디스크 인클로저(2-0∼2-7)에 접속된 BRT(5-1)(도 3 참조)와, 디스크 인클로저(2-0∼2-7)에 접속된 BRT(5-1)와, 디스크 인클로저(2-8∼2-15)에 접속된 BRT(5-5)와, 디스크 인클로저(2-8∼2-15)에 접속된 BRT(5-7)에 각각 접속된다.
이와 같이, 각 디스크 인클로저(2-0∼2-15)는 복수(여기서는 2개)의 BRT가 접속되는 동시에, 동일한 디스크 인클로저(2-0∼2-15)에 접속된 2개의 BRT의 각각에 동일한 제어 모듈(4-0∼4-3)에 있어서 상이한 디스크 어댑터(42a, 42b)가 접속된다.
이러한 구성에 의해 각 제어 모듈(4-0∼4-3)이 어느 쪽 디스크 어댑터(42a, 42b)를 통하고 또한 어느 경로를 통해서도 모든 디스크 인클로저(디스크 드라이브)(2-0∼2-15)에 액세스할 수 있다.
또한, 도 2에 도시하는 바와 같이, 각 디스크 어댑터(42a, 42b)는 대응하는 BRT(5-0∼5-3)에 버스, 예컨대 파이버 채널(Fiber Channel)이나 Ethernet(등록 상 표)에 의해 접속된다. 이 경우, 버스는 후술하는 바와 같이 백 패널의 프린트 기판에 전기적 배선으로 설치된다.
각 제어 모듈(4-0∼4-3)의 디스크 어댑터(42a, 42b)와 BRT(5-0∼5-3) 사이에는 전술한 바와 같이 모든 디스크 인클로저와 접속하기 때문에 1:1의 메쉬 접속이 되므로, 제어 모듈(4-0∼4-3)의 수[즉, 디스크 어댑터(42a, 42b)의 수]가 증대할수록 접속수가 증가하여 접속 관계가 복잡해지고, 물리적인 실장이 곤란하게 된다. 그러나, 디스크 어댑터(42a, 42b)와 BRT(5-0∼5-3) 사이의 접속에 인터페이스를 구성하는 신호수가 적은 파이버 채널을 채용함으로써, 프린트 기판에서의 실장이 가능하게 된다.
또한, 각 디스크 어댑터(42a, 42b)와 대응하는 BRT(5-0∼5-3)가 파이버 채널 접속되는 경우, BRT(5-0∼5-3)는 파이버 채널의 스위치가 된다. 또한, 각 BRT(5-0∼5-3)와 대응하는 디스크 인클로저(2-0∼2-31) 사이도, 예컨대 파이버 채널에 의해 접속되고, 이 경우에는 모듈이 상이하기 때문에, 광 케이블(500, 510)로 접속된다.
도 1에 도시한 바와 같이, DMA 엔진(43)은 각 제어 모듈(4-0∼4-3)과 서로 통신을 행하는 것으로, 다른 제어 모듈(4-0∼4-3) 사이와의 통신과 데이터 전송 처리를 담당한다. 각 제어 모듈(4-0∼4-3)의 DMA 엔진(43)의 각각은 제어 모듈(4-0∼4-3)의 일부로서 구성되어 있고, 제어 모듈(4-0∼4-3)의 주요 유닛인 컨트롤러(40)의 기판 상에 실장된다. 그리고, 전술한 고속 직렬 버스에 의해 컨트롤러(40)와 직접 결합되는 동시에, FRT(6-0, 6-1)를 통해 다른 제어 모듈(4-0∼4-3)의 DMA 엔진 (43)과 서로 통신한다.
FRT(6-0, 6-1)는 복수(특히 3 이상, 여기서는 4개)의 제어 모듈(4-0∼4-3)의 DMA 엔진(43)에 접속되고, 이들 제어 모듈(4-0∼4-3)의 상호간을 선택적으로 전환하여 통신 가능하게 접속하는 것이다.
이러한 구성에 의해 각 제어 모듈(4-0∼4-3)의 DMA 엔진(43)의 각각은 FRT(6-0, 6-1)를 통해 자신에게 접속된 컨트롤러(40)와 다른 제어 모듈(4-0∼4-3)의 컨트롤러(40) 사이에서 호스트 컴퓨터로부터의 액세스 요구 등에 따라 발생하는 통신이나 데이터 전송 처리(예컨대, 미러링 처리)를 실행한다.
또한, 도 2에 도시한 바와 같이, 각 제어 모듈(4-0∼4-3)의 DMA 엔진(43)이 복수(여기서는 2개)의 DMA 엔진(43-a, 43-b)으로 구성되고, 이들 2개의 DMA 엔진(43-a, 43-b)의 각각이 각각 2개의 FRT(6-0, 6-1)를 사용한다.
더욱이, DMA 엔진(43-a, 43-b)은 도 2에 도시된 바와 같이 예컨대 PCI-Express 버스에 의해 컨트롤러(40)에 접속되어 있다. 즉, 각 제어 모듈(4-0∼4-3) 사이[즉, 각 제어 모듈(4-0∼4-3)의 컨트롤러(40) 사이]의 통신이나 데이터 전송(DMA) 처리에서는, 데이터 전송량이 많아 통신에 걸리는 시간을 짧게 하는 것이 바람직하고, 높은 처리량과 동시에 낮은 레이턴시(빠른 응답 속도)가 요구된다. 이 때문에, 도 1 및 도 2에 도시한 바와 같이, 각 제어 모듈(4-0∼4-3)의 DMA 엔진(43)과 FRT(6-0, 6-1)는 높은 처리량과 낮은 레이턴시의 양쪽 요구를 충족시키도록 설계된 고속 직렬 전송을 이용한 버스(PCI-Express나 Rapid-IO)에 의해 접속된다.
이들 PCI-Express나 Rapid-IO는 2.5 Gbps의 고속 직렬 전송을 이용한 것으 로, 이들 버스 인터페이스에는 LVDS(Low Voltage Differential Signaling)라는 소진폭 차동 인터페이스가 채용된다.
[판독/기록 처리]
다음에, 도 1 내지 도 4의 데이터 기억 시스템의 판독 처리를 설명한다. 도 5는 도 1 내지 도 2의 구성의 판독 동작의 설명도이다.
우선, 제어부(캐시 매니저)(40)는 호스트 컴퓨터 중 어느 하나로부터 대응하는 채널 어댑터(41a∼41d)를 통해 판독 요구를 수신한 경우, 그 판독 요구의 대상 데이터를 캐시 메모리(40b)가 유지하고 있으면, 캐시 메모리(40b)에 유지된 그 대상 데이터를 채널 어댑터(41a∼41d)를 통해 호스트 컴퓨터로 송신한다.
한편, 그 대상 데이터가 캐시 메모리(40b)에 유지되어 있지 않으면, 캐시 매니저(제어부)(40a)가 그 대상 데이터를 유지하고 있는 디스크 드라이브(200)로부터 대상 데이터를 캐시 메모리(40b)상에 판독하고 나서 대상 데이터를 판독 요구를 발행한 호스트 컴퓨터로 송신한다.
이 디스크 드라이브와의 판독 처리를 도 5에 설명한다.
(1) 캐시 매니저(40)의 제어부(40a)(CPU)는 캐시 메모리(40b)의 디스크립터 영역에 FC 헤더와 디스크립터를 작성한다. 디스크립터는 데이터 전송 회로에 대하여 데이터 전송을 요구하는 명령으로서, FC 헤더의 메모리 상의 어드레스, 전송하고자 하는 데이터의 캐시 메모리 상에서의 어드레스와 데이터 바이트수, 데이터 전송 디스크의 논리 어드레스를 포함한다.
(2) 디스크 어댑터(42)의 데이터 전송 회로를 기동한다.
(3) 디스크 어댑터(42)의 기동된 데이터 전송 회로는 캐시 메모리(40b)로부터 디스크립터를 판독한다.
(4) 디스크 어댑터(42)의 기동된 데이터 전송 회로는 캐시 메모리(40b)로부터 FC 헤더를 판독한다.
(5) 디스크 어댑터(42)의 기동된 데이터 전송 회로는 디스크립터를 해독하고, 요구 디스크, 선두 어드레스, 바이트수를 얻어 FC 헤더를 파이버 채널[500(510)]로부터 대상 디스크 드라이브(200)로 전송한다. 디스크 드라이브(200)는 요구된 대상 데이터를 판독하고, 파이버 채널[500(510)]을 통해 디스크 어댑터(42)의 데이터 전송 회로로 송신한다.
(6) 디스크 드라이브(200)는 요구된 대상 데이터를 판독하고, 송신을 완료하면, 완료 통지를 파이버 채널[500(510)]을 통해 디스크 어댑터(42)의 데이터 전송 회로로 송신한다.
(7) 디스크 어댑터(42)의 기동된 데이터 전송 회로는 완료 통지를 받으면, 디스크 어댑터(42)의 메모리로부터 판독 데이터를 판독하고, 캐시 메모리(40b)에 저장한다.
(8) 디스크 어댑터(42)의 기동된 데이터 전송 회로는 판독 전송이 완료되면, 캐시 매니저(40)에 인터럽트에 의한 완료 통지를 행한다.
(9) 캐시 매니저(40)의 제어부(42a)는 디스크 어댑터(42)의 인터럽트 요인을 얻어 판독 전송을 확인한다.
(10) 캐시 매니저(40)의 제어부(42a)는 디스크 어댑터(42)의 종료 포인터를 조사하여 판독 전송 완료를 확인한다.
이와 같이, 충분한 성능을 얻기 위해서는 모든 접속이 높은 처리량을 가질 필요가 있지만, 캐시 제어부(40a)와 디스크 어댑터(42) 사이에는 신호를 주고받는 일이 많아(도면에서는, 7회) 특히 낮은 레이턴시의 버스가 필요하게 된다.
이 실시예에서는, PCI-Express(4 레인)와, 파이버 채널(4G)을 모두 높은 처리량의 접속으로서 채용하고 있지만, PCI-Express가 낮은 레이턴시의 접속인데 반하여 파이버 채널은 비교적 레이턴시가 큰(데이터 전송에 시간이 걸리는) 접속이다.
이 실시예에서는 도 1의 구성을 위해, BRT(5-0∼5-3)에, 파이버 채널을 채용할 수 있다. 또한, 낮은 레이턴시를 실현하기 위해서는 버스의 신호 갯수를 어느 정도 이상 줄일 수 없지만, 이 실시예에서는 디스크 어댑터(42)와 BRT(5-0) 사이의 접속에는 신호선 갯수가 적은 파이버 채널을 채용할 수 있고, 백 패널상의 신호 갯수가 적어져서 실장할 때에도 유효하다.
다음에, 기록 동작을 설명한다. 호스트 컴퓨터 중 어느 것으로부터 대응하는 채널 어댑터(41a∼41d)를 통해 기록 요구를 수신한 경우, 그 기록 요구의 명령과 기록 데이터를 수신한 채널 어댑터(41a∼41d)는 캐시 매니저(40)에 대하여 기록 데이터를 기록해야 되는 캐시 메모리(40b)의 어드레스를 묻는다.
그리고, 이 채널 어댑터(41a∼41d)가 캐시 매니저(40)로부터의 응답을 수신하면, 캐시 매니저(40)의 캐시 메모리(40b)에 기록 데이터를 기록하는 동시에, 그 캐시 매니저(40)와는 상이한 적어도 하나의 캐시 매니저(40)[즉, 다른 제어 모듈 (4-0∼4-3)의 캐시 매니저(40)]내의 캐시 메모리(40b)에도 기록 데이터를 기록한다. 이 때문에, DMA 엔진(43)을 기동하고, FRT(6-0, 6-1)를 통해 다른 제어 모듈(4-0∼4-7)의 캐시 매니저(40)내의 캐시 메모리(40b)에도 기록 데이터를 기록한다.
여기서, 적어도 상이한 2개의 제어 모듈(4-0∼4-3)의 캐시 메모리(40b)에 기록 데이터를 기록하는 것은 데이터를 2중화(미러링)함으로써, 예기치 않은 제어 모듈(4-0∼4-3) 또는 캐시 매니저(40)의 하드 고장의 경우에도 데이터의 상실을 막기 위함이다.
마지막으로, 이들 복수의 캐시 메모리(40b)로의 기록 데이터의 기록이 정상적으로 종료되면, 채널 어댑터(41a∼41d)가 호스트 컴퓨터에 대하여 완료 통지를 행하고, 처리를 종료한다.
더욱이, 이 기록 데이터를 대상으로 하는 디스크 드라이브에 재기록(기록 백이라 함)할 필요가 있다. 캐시 제어부(40a)는 내부 스케줄에 따라 캐시 메모리(40b)의 기록 데이터를, 그 대상 데이터를 유지하고 있는 디스크 드라이브(200)에 기록 백한다. 이 디스크 드라이브와의 기록 처리를 도 6에서 설명한다.
(1) 캐시 매니저(40)의 제어부(40a)(CPU)는 캐시 메모리(40b)의 디스크립터 영역에 FC 헤더와 디스크립터를 작성한다. 디스크립터는 데이터 전송 회로에 대하여 데이터 전송을 요구하는 명령으로서, FC 헤더의 캐시 메모리 상의 어드레스, 전송하고자 하는 데이터의 캐시 메모리 상에서의 어드레스와 데이터 바이트수, 데이터 전송의 디스크의 논리 어드레스를 포함한다.
(2) 디스크 어댑터(42)의 데이터 전송 회로를 기동한다.
(3) 디스크 어댑터(42)의 기동된 데이터 전송 회로는 캐시 메모리(40b)로부터 디스크립터를 판독한다.
(4) 디스크 어댑터(42)의 기동된 데이터 전송 회로는 캐시 메모리(40b)로부터 FC 헤더를 판독한다.
(5) 디스크 어댑터(42)의 기동된 데이터 전송 회로는 디스크립터를 해독하고, 요구 디스크, 선두 어드레스, 바이트수를 얻어 캐시 메모리(40b)로부터 데이터를 판독한다.
(6) 판독 완료후, 디스크 어댑터(42)의 데이터 전송 회로는 FC 헤더와 데이터를 파이버 채널[500(510)]로부터 대상 디스크 드라이브(200)로 전송한다. 디스크 드라이브(200)는 전송된 데이터를 내장하는 디스크에 기록한다.
(7) 디스크 드라이브(200)는 데이터의 기록을 완료하면, 완료 통지를 파이버 채널[500(510)]을 통해 디스크 어댑터(42)의 데이터 전송 회로로 송신한다.
(8) 디스크 어댑터(42)의 기동된 데이터 전송 회로는 완료 통지를 받으면, 캐시 매니저(40)에 인터럽트에 의한 완료 통지를 행한다.
(9) 캐시 매니저(40)의 제어부(42a)는 디스크 어댑터(42)의 인터럽트 요인을 얻어 기록 동작을 확인한다.
(10) 캐시 매니저(40)의 제어부(42a)는 디스크 어댑터(42)의 종료 포인터를 조사하여 기록 동작 완료를 확인한다.
이 도 6 및 도 5에서도 화살표는 데이터 등의 패킷의 전송을 나타내고, コ자형의 화살표는 데이터의 판독을 나타내고 있으며, 한쪽 데이터 요구에 대하여 데이 터가 돌려 보내지고 있는 것을 나타낸다. 이와 같이, DA내의 제어 회로의 기동과 종료 상태의 확인이 필요해지기 때문에, 1회의 데이터 전송을 행하는 데 CM(40)과 DA(42) 사이에서는 7회의 주고받음이 행해지고 있다. DA(42)와 디스크(200) 사이는 2회이다.
이것에 의해, 캐시 제어부(40)와 디스크 어댑터(42) 사이의 접속에 저레이턴시가 요구되고, 한편, 디스크 어댑터(42)와 디스크 장치(200)는 신호 갯수가 적은 인터페이스를 이용할 수 있는 것을 이해할 수 있다.
다음에, 전술한 시스템 디스크 드라이브(453, 454)로의 판독/기록 액세스를 설명한다. 이 CM(CPU)으로부터의 판독/기록 액세스도 도 5 및 도 5과 동일하며, 메모리(40B)와 시스템 디스크 드라이브(453, 454) 사이의 DMA 전송을 행한다. 즉, 도 2의 파이버 채널 회로(452)에 DMA 회로를 설치하고, CPU[400(420)]가 디스크립터를 준비하여 파이버 채널 회로(452)의 DMA 회로를 기동한다.
예컨대, 시스템 디스크 드라이브의 펌웨어, 로그 데이터, 백업 데이터(캐시 영역으로부터의 퇴피 데이터를 포함함)의 판독은 도 5와 마찬가지로 CPU[400(410)]가 FC헤더와 디스크립터를 작성하고, 파이버 채널 회로(452)의 DMA 회로를 기동(판독 기동)함으로써, 시스템 디스크 드라이브(543, 454)로부터 메모리(40b)에 펌웨어, 로그 데이터, 백업 데이터가 DMA 전송된다.
이와 마찬가지로, 로그 데이터, 백업 데이터의 기록은 도 6과 마찬가지로 CPU[400(410)]가 FC 헤더와 디스크립터를 작성하고, 파이버 채널 회로(452)의 DMA 회로를 기동(기록 기동)함으로써, 시스템 디스크 드라이브(453, 454)로 메모리 (40b)로부터 로그 데이터, 백업 데이터가 DMA 전송된다.
이와 같이, 컨트롤러에 시스템 디스크를 내장하였기 때문에, 컨트롤러와 BRT, 디스크 인클로저와의 경로가 문제가 발생하더라도 컨트롤러나 다른 경로가 정상이라면, 컨트롤러는 시스템 디스크로부터 펌웨어나 장치 구성의 백업 데이터를 판독할 수 있고, 다른 경로를 이용한 동작이 가능하게 된다. 또한, 컨트롤러는 시스템 디스크에 로그 데이터의 판독 및 기록을 할 수 있고, 장해시의 해석이나 예방 장해의 진단 등이 가능하게 된다.
더욱이, 정전 발생시에는 배터리로 전환하여 캐시 메모리의 데이터를 시스템 디스크에 백업할 때에도 디스크 인클로저에 전력을 공급할 필요가 없기 때문에, 배터리 용량을 작게 할 수 있다. 또한, 디스크 어댑터, 케이블을 통해 시스템 디스크에 백업 데이터를 기록할 필요가 없기 때문에, 기록 시간도 줄일 수 있고, 캐시 메모리의 용량이 크더라도 배터리 용량을 작게 할 수 있다.
더구나, 시스템 디스크 드라이브를 한 쌍 설치하여 용장화 구성을 채용하고 있기 때문에, 한쪽 시스템 디스크 드라이브에 장해가 발생하더라도 다른 시스템 디스크 드라이브로 백업할 수 있다. 즉, RAID-1의 구성을 채용할 수 있다.
또한, 도 2의 서비스 프로세서(44)도 시스템 디스크 드라이브(453, 454)를 브릿지 회로(450)를 통해 액세스할 수 있다. 서비스 프로세서(44)로부터 펌웨어, 장치 구성 데이터를 시스템 디스크 드라이브(453, 454)로 다운 로드한다. 또한, 제어부(40a)에 이상이 있어도 서비스 프로세서(44)로부터 시스템 디스크의 로그 데이터를 취출하여 장해의 진단 등을 실현할 수 있다.
[실장 구조]
도 7은 본 발명에 따른 제어 모듈의 실장 구성예를 도시한 도면, 도 8은 도 7의 제어 모듈과 디스크 인클로저를 포함하는 실장 구성예를 도시한 도면, 도 9는 이러한 실장 구성에 따른 데이터 기억 시스템의 블록도이다.
도 8에 도시한 바와 같이, 기억 장치의 케이스 상측에는 4대의 디스크 인클로저(2-0, 2-1, 2-8, 2-9)가 탑재된다. 기억 장치의 하측 절반은 제어 회로를 탑재한다. 이 하측 절반은 도 7과 같이 백 패널(7)에 의해 전후로 분할되어 있다. 백 패널(7)의 전방, 후방에는 각각 슬롯이 설치된다. 도 9의 대규모 구성의 기억 시스템 구성의 실장 구조이지만, 도 1의 구성인 것도 CM수는 다르지만 동일하다.
즉, 도 9의 구성은 8대의 제어 모듈(CM)(4-0∼4-7)과, 8대의 BRT(5-0∼5-7)와, 32대의 디스크 인클로저(2-0∼2-31)를 갖는다. 그 이외에는 도 1과 동일하다.
도 7에 도시한 바와 같이, 도 9의 구성에서는, 전방측(Front)에는 8장(8개)의 CM(4-0∼4-7)이, 후방에는 2장(2개)의 FRT(6-0, 6-1), 8장(8개)의 BRT(5-0∼5-7) 및 전원 제어 등을 담당하는 서비스 프로세서 SVC(도 2의 기호 "44")가 배치된다.
더욱이, CM(4-0∼4-7)에는 각각 2대의 시스템 디스크 드라이브(453, 454)가 설치된다. 또한, 도 7에서는 CM(4-0)에 시스템 디스크 드라이브(SD)의 부호 453, 454를 붙이고 있지만, 다른 CM(4-1∼4-7)도 동일하며, 도 7에서는 도면의 번잡을 피하기 위해 생략하고 있다.
도 7에서는, 8장의 CM(4-0∼4-7)과 2장의 FRT(6-0, 6-1)가 백 패널(7)을 경 유하여 4 레인의 PCI-Express로 접속된다. PCI-Expess는 4개(차동, 양방향이기 때문에)의 신호선으로서, 4 레인분이며, 16 라인의 신호선이 되기 때문에, 이 신호 갯수는 16×16 = 256개가 된다. 또한, 8장의 CM(4-0∼4-7)과 8장의 BRT(5-0∼5-7)가 백 패널(7)을 경유하여 파이버 채널로 접속된다. 파이버 채널은 차동, 양방향이기 때문에, 1×2×2 = 4의 신호선으로서, 이 신호 갯수는 8×8×4 = 256개가 된다.
이와 같이, 접속 개소마다 버스를 구별하여 사용함으로써, 도 9와 같은 대규모 구성의 기억 시스템에서도, CM(4-0∼4-7)의 8장, FRT(6-0, 6-1)의 2장, BRT(5-0∼5-7)의 8장의 접속이 512개의 신호선에 의해 실현된다. 이 신호선수는 백 패널 기판(7)에 충분히 실장 가능한 신호수이며, 또한 기판의 신호층수도 6층으로 충분하며, 비용적으로도 실현 가능한 범위 내에 있다.
또한, 도 8에서는 4대의 디스크 인클로저(2-0, 2-1, 2-8, 2-9)(도 9 참조)를 탑재하지만, 다른 디스크 인클로저(2-3∼2-7, 2-10∼2-31)는 다른 케이스에 설치된다.
더욱이, 각 제어 모듈(4-0∼4-7)의 디스크 어댑터(42a, 42b)와 BRT(5-0∼5-7) 사이는 1:1의 메쉬 접속이 되기 때문에, 시스템이 구비하는 제어 모듈(4-0∼4-7)의 수[즉, 디스크 어댑터(42a, 42b)의 수]가 증대하더라도 디스크 어댑터(42a, 42b)와 BRT(5-0∼5-7) 사이의 접속에 인터페이스를 구성하는 신호수가 적은 파이버 채널을 채용할 수 있어, 실장의 과제를 해결할 수 있다.
이와 같이, 예컨대, 2.5 인치 정도의 시스템 디스크 드라이브라면, CM(4-0) 등에 용이하게 실장(내장)할 수 있고, 실장할 때에도 문제는 없다.
[다른 실시예]
전술한 실시예에서는, 제어 모듈 내의 신호선을 PCI-Express로 설명하였지만, Rapid-IO 등의 다른 고속 직렬 버스를 이용할 수 있다. 제어 모듈 내의 채널 어댑터나 디스크 어댑터의 수는 필요에 따라 증감시킬 수 있다.
또한, 디스크 드라이브로서는, 하드 디스크 드라이브, 광 디스크 드라이브, 광 자기 디스크 드라이브 등의 기억 장치를 적용할 수 있다. 또한, 기억 시스템이나 컨트롤러(제어 모듈)의 구성은 도 1 및 도 9의 구성뿐만 아니라, 다른 구성(예컨대, 도 10)에도 적용할 수 있다.
이상, 본 발명을 실시예에 의해 설명하였지만, 본 발명의 취지의 범위 내에서, 본 발명은 여러 가지 변형이 가능하고, 본 발명의 범위에서 이들을 배제하지 않는다.
(부기 1) 데이터를 기억하는 복수의 디스크 기억 장치와, 상기 복수의 디스크 기억 장치에 접속되고 상위로부터의 액세스 지시에 따라 상기 디스크 기억 장치를 액세스 제어하는 제어 모듈을 구비하고, 상기 제어 모듈은, 상기 디스크 기억 장치에 기억된 데이터의 일부를 저장하는 캐시 영역을 갖는 메모리와, 상기 액세스 제어를 행하는 제어 유닛과, 상기 상위와의 인터페이스 제어를 행하는 제1 인터페이스부와, 상기 복수의 디스크 기억 장치와의 인터페이스 제어를 행하는 제2 인터페이스부와, 상기 제어 유닛에 접속되고 상기 제어 유닛을 위한 시스템 정보를 저장하는 시스템 디스크 유닛을 구비하는 것을 특징으로 하는 데이터 기억 시스템.
(부기 2) 부기 1에 있어서, 상기 시스템 디스크 유닛은 적어도 상기 제어 유 닛의 로그 데이터를 저장하는 것을 특징으로 하는 데이터 기억 시스템.
(부기 3) 부기 1에 있어서, 상기 제어 유닛은 정전 발생시에 상기 메모리의 상기 캐시 영역의 데이터를 상기 시스템 디스크 유닛에 기록하는 것을 특징으로 하는 데이터 기억 시스템.
(부기 4) 부기 2에 있어서, 상기 제어 유닛은 상기 시스템 디스크 유닛에 상기 로그 데이터를 기록하는 것을 특징으로 하는 데이터 기억 시스템.
(부기 5) 부기 1에 있어서, 상기 시스템 디스크 유닛은 적어도 한 쌍의 시스템 디스크 드라이브로 구성된 것을 특징으로 하는 데이터 기억 시스템.
(부기 6) 부기 1에 있어서, 상기 제어 유닛은 CPU와, 상기 CPU와 상기 메모리와 상기 시스템 디스크 유닛을 접속하는 메모리 컨트롤러를 갖는 것을 특징으로 하는 데이터 기억 시스템.
(부기 7) 부기 1에 있어서, 상기 시스템 디스크 유닛은 상기 제어 유닛의 펌웨어 프로그램을 저장하는 것을 특징으로 하는 데이터 기억 시스템.
(부기 8) 부기 1에 있어서, 상기 제어 모듈을 복수개 설치하고, 상기 복수의 제어 모듈이 상기 복수의 디스크 기억 장치에 접속되는 것을 특징으로 하는 데이터 기억 시스템.
(부기 9) 부기 1에 있어서, 상기 제어 모듈의 각각을 상기 복수의 디스크 기억 유닛에 접속하기 위한 제1 스위치 유닛을 갖는 것을 특징으로 하는 데이터 기억 시스템.
(부기 10) 부기 1에 있어서, 상기 제어 유닛은 상기 상위로부터의 판독 액세 스에 따라 상기 메모리의 상기 캐시 영역을 검색하고, 상기 캐시 영역에 해당하는 데이터가 존재할 때에는 상기 캐시 메모리로부터 상기 제1 인터페이스부를 통해 상기 상위로 상기 해당하는 데이터를 전송하며, 상기 캐시 영역에 해당하는 데이터가 존재하지 않을 때에는 상기 제2 인터페이스부를 통해 상기 데이터를 저장하는 상기 디스크 기억 장치를 판독 액세스하는 것을 특징으로 하는 데이터 기억 시스템.
(부기 11) 데이터를 기억하는 복수의 디스크 기억 장치에 접속되고, 상위로부터의 액세스 지시에 따라 상기 디스크 기억 장치를 액세스 제어하는 데이터 기억 제어 장치에 있어서, 상기 디스크 기억 장치에 기억된 데이터의 일부를 저장하는 캐시 영역을 갖는 메모리와, 상기 액세스 제어를 행하는 제어 유닛과, 상기 상위와의 인터페이스 제어를 행하는 제1 인터페이스부와, 상기 복수의 디스크 기억 장치와의 인터페이스 제어를 행하는 제2 인터페이스부와, 상기 제어 유닛에 접속되고, 상기 제어 유닛을 위한 시스템 정보를 저장하는 시스템 디스크 유닛을 구비하는 것을 특징으로 하는 데이터 기억 제어 장치.
(부기 12) 부기 11에 있어서, 상기 시스템 디스크 유닛은 적어도 상기 제어 유닛의 로그 데이터를 저장하는 것을 특징으로 하는 데이터 기억 제어 장치.
(부기 13) 부기 11에 있어서, 상기 제어 유닛은 정전 발생시에 상기 메모리의 상기 캐시 영역의 데이터를 상기 시스템 디스크 유닛에 기록하는 것을 특징으로 하는 데이터 기억 제어 장치.
(부기 14) 부기 12에 있어서, 상기 제어 유닛은 상기 시스템 디스크 유닛에 상기 로그 데이터를 기록하는 것을 특징으로 하는 데이터 기억 제어 장치.
(부기 15) 부기 11에 있어서, 상기 시스템 디스크 유닛은 적어도 한 쌍의 시스템 디스크 드라이브로 구성된 것을 특징으로 하는 데이터 기억 제어 장치.
(부기 16) 부기 11에 있어서, 상기 제어 유닛은 CPU와, 상기 CPU와 상기 메모리와 상기 시스템 디스크 유닛을 접속하는 메모리 컨트롤러를 갖는 것을 특징으로 하는 데이터 기억 제어 장치.
(부기 17) 부기 11에 있어서, 상기 시스템 디스크 유닛은 상기 제어 유닛의 펌웨어 프로그램을 저장하는 것을 특징으로 하는 데이터 기억 제어 장치.
(부기 18) 부기 11에 있어서, 상기 메모리와, 상기 제어 유닛과, 상기 제1 인터페이스부와, 상기 제2 인터페이스부와, 상기 시스템 디스크 유닛을 갖는 제어 모듈을 복수개 가지며, 상기 복수의 제어 모듈이 상기 복수의 디스크 기억 장치에 접속되는 것을 특징으로 하는 데이터 기억 제어 장치.
(부기 19) 부기 11에 있어서, 상기 제어 모듈의 상기 제2 인터페이스부의 각각을 상기 복수의 디스크 기억 유닛에 접속하기 위한 제1 스위치 유닛을 갖는 것을 특징으로 하는 데이터 기억 제어 장치.
(부기 20) 부기 11에 있어서, 상기 제어 유닛은 상기 상위로부터의 판독 액세스에 따라 상기 메모리의 상기 캐시 영역을 검색하고, 상기 캐시 영역에 해당하는 데이터가 존재할 때에는 상기 캐시 메모리로부터의 상기 제1 인터페이스부를 통해 상기 상위로 상기 해당하는 데이터를 전송하며, 상기 캐시 영역에 해당하는 데이터가 존재하지 않을 때에는 상기 제2 인터페이스부를 통해 상기 데이터를 저장하는 상기 디스크 기억 장치를 판독 액세스하는 것을 특징으로 하는 데이터 기억 제 어 장치.
이상, 본 발명에 따르면, 제어 모듈에 시스템 디스크를 내장하였기 때문에, 제어 모듈과, 디스크 기억 장치와의 경로가 문제가 발생하더라도 제어 모듈이나 다른 경로가 정상이라면 제어 모듈은 시스템 디스크로부터 펌웨어나 장치 구성의 백업 데이터를 판독할 수 있고, 다른 경로를 이용한 동작이 가능하게 된다. 또한, 제어 모듈은 시스템 디스크에 로그 데이터의 판독 및 기록을 할 수 있고, 장해시의 해석이나 예방 장해의 진단 등이 가능하게 된다.
또한, 정전 발생시에는 배터리로 전환하여 캐시 메모리 영역의 데이터를 시스템 디스크에 백업할 때에도 접속된 디스크 기억 장치에 전력을 공급할 필요가 없기 때문에, 배터리 용량을 작게 할 수 있다. 또한, 디스크 어댑터, 케이블을 통해 시스템 디스크에 백업 데이터를 기록할 필요가 없기 때문에, 기록 시간도 줄일 수 있고, 캐시 메모리의 용량이 크게 되더라도 배터리 용량을 작게 할 수 있으며, 기억 시스템의 비용 절감에 기여할 수 있다.

Claims (5)

  1. 데이터를 기억하는 복수의 디스크 기억 장치와;
    상기 복수의 디스크 기억 장치에 접속되고, 상위로부터의 액세스 지시에 따라 상기 디스크 기억 장치를 액세스 제어하는 제어 모듈
    을 구비하고,
    상기 제어 모듈은,
    상기 디스크 기억 장치에 기억된 데이터의 일부를 저장하는 캐시 영역을 갖는 메모리와;
    상기 액세스 제어를 행하는 제어 유닛과;
    상기 상위와의 인터페이스 제어를 행하는 제1 인터페이스부와;
    상기 복수의 디스크 기억 장치와의 인터페이스 제어를 행하는 제2 인터페이스부와;
    상기 제어 유닛에 접속되고 상기 제어 유닛을 위한 시스템 정보를 저장하는 시스템 디스크 유닛을 구비하며,
    상기 제어 유닛에, 상기 메모리, 상기 제1 인터페이스 부, 상기 제2 인터페이스부, 및 상기 시스템 디스크 유닛을 접속하고,
    상기 제2 인터페이스부는 상기 복수의 디스크 기억 장치에 접속되고,
    상기 시스템 디스크 유닛에 저장되는 시스템 정보는, 상기 제어 유닛의 펌웨어와, 장치 구성의 백업 데이터인 것을 특징으로 하는 데이터 기억 시스템.
  2. 제1항에 있어서, 상기 시스템 디스크 유닛은 적어도 상기 제어 유닛의 로그 데이터를 저장하는 것을 특징으로 하는 데이터 기억 시스템.
  3. 제1항에 있어서, 상기 제어 유닛은 정전 발생시에 상기 메모리의 상기 캐시 영역의 데이터를 상기 시스템 디스크 유닛에 기록하는 것을 특징으로 하는 데이터 기억 시스템.
  4. 데이터를 기억하는 복수의 디스크 기억 장치에 접속되고, 상위로부터의 액세스 지시에 따라 상기 디스크 기억 장치를 액세스 제어하는 데이터 기억 제어 장치에 있어서,
    상기 디스크 기억 장치에 기억된 데이터의 일부를 저장하는 캐시 영역을 갖는 메모리와;
    상기 액세스 제어를 행하는 제어 유닛과;
    상기 상위와의 인터페이스 제어를 행하는 제1 인터페이스부와;
    상기 복수의 디스크 기억 장치와의 인터페이스 제어를 행하는 제2 인터페이스부와;
    상기 제어 유닛에 접속되고, 상기 제어 유닛을 위한 시스템 정보를 저장하는 시스템 디스크 유닛
    을 구비하고,
    상기 제어 유닛에, 상기 메모리, 상기 제1 인터페이스 부, 상기 제2 인터페이스부, 및 상기 시스템 디스크 유닛을 접속하고,
    상기 제2 인터페이스부는 상기 복수의 디스크 기억 장치에 접속되고,
    상기 시스템 디스크 유닛에 저장되는 시스템 정보는, 상기 제어 유닛의 펌웨어와, 장치 구성의 백업 데이터인 것을 특징으로 하는 데이터 기억 제어 장치.
  5. 제4항에 있어서, 상기 시스템 디스크 유닛은 적어도 상기 제어 유닛의 로그 데이터를 저장하는 것을 특징으로 하는 데이터 기억 제어 장치.
KR1020050070240A 2005-03-03 2005-08-01 데이터 기억 시스템 및 데이터 기억 제어 장치 KR100740080B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005058792A JP2006244123A (ja) 2005-03-03 2005-03-03 データストレージシステム及びデータストレージ制御装置
JPJP-P-2005-00058792 2005-03-03

Publications (2)

Publication Number Publication Date
KR20060096244A KR20060096244A (ko) 2006-09-11
KR100740080B1 true KR100740080B1 (ko) 2007-07-18

Family

ID=36945379

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050070240A KR100740080B1 (ko) 2005-03-03 2005-08-01 데이터 기억 시스템 및 데이터 기억 제어 장치

Country Status (4)

Country Link
US (1) US20060200634A1 (ko)
JP (1) JP2006244123A (ko)
KR (1) KR100740080B1 (ko)
CN (1) CN100437457C (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100800484B1 (ko) * 2006-11-03 2008-02-04 삼성전자주식회사 불휘발성 메모리를 위한 버퍼와 디스크를 위한 버퍼를구비하는 데이터 저장 시스템 및 상기 데이터 저장시스템의 데이터 억세스 방법
JP2009151685A (ja) * 2007-12-21 2009-07-09 Fujitsu Ltd ディスクアレイ装置管理システム、ディスクアレイ装置、ディスクアレイ装置の制御方法および管理サーバ
KR101206095B1 (ko) * 2010-11-30 2012-11-28 엘에스산전 주식회사 보호계전기, 상기 보호계전기를 구비하는 네트워크 시스템 및 네트워크 보안방법
CN102231141B (zh) * 2011-06-21 2017-04-05 深圳市中兴微电子技术有限公司 一种数据读、写方法及系统
JP2013229013A (ja) 2012-03-29 2013-11-07 Semiconductor Energy Lab Co Ltd アレイコントローラ及びストレージシステム
CN102981935B (zh) * 2012-11-15 2016-01-20 浪潮电子信息产业股份有限公司 一种加强存储设备系统盘可靠性的方法
US9804996B2 (en) * 2012-12-21 2017-10-31 Advanced Micro Devices, Inc. Computation memory operations in a logic layer of a stacked memory
US9785545B2 (en) * 2013-07-15 2017-10-10 Cnex Labs, Inc. Method and apparatus for providing dual memory access to non-volatile memory
CN107069677B (zh) * 2014-09-04 2019-03-08 国电南瑞科技股份有限公司 一种微电网区域保护控制一体化装置的保护优先级动态分配和无缝切换方法
US20170270044A1 (en) * 2014-10-03 2017-09-21 Agency For Science, Technology And Research Active Storage Unit and Array
CN105260328B (zh) * 2015-10-26 2019-02-12 成都华为技术有限公司 一种设备掉电时的数据保存方法及装置
US9658968B1 (en) * 2015-11-09 2017-05-23 International Business Machines Corporation Implementing hardware accelerator for storage write cache management
US10153251B2 (en) 2016-06-06 2018-12-11 Micron Technology, Inc. Apparatuses and methods for scalable memory
CN107705388A (zh) * 2017-09-13 2018-02-16 陕西千山航空电子有限责任公司 一种基于RapidIO总线的防护记录器
CN111124945B (zh) * 2018-10-30 2023-09-22 伊姆西Ip控股有限责任公司 用于提供高速缓存服务的方法、设备和计算机可读介质
US11023150B2 (en) * 2019-07-01 2021-06-01 International Business Machines Corporation Block mode toggling using hybrid controllers

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003518313A (ja) 1999-12-22 2003-06-03 シーゲイト テクノロジー エルエルシー ディスク駆動機構のバッファとの間のデータの転送を管理するバッファ管理システム
JP2005004791A (ja) 2004-08-23 2005-01-06 Hitachi Ltd ディスク制御装置
JP2005202056A (ja) 2004-01-14 2005-07-28 Konica Minolta Opto Inc 光学樹脂レンズ

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2597060B2 (ja) * 1991-12-13 1997-04-02 富士通株式会社 アレイディスク装置
EP0845738A3 (en) * 1996-11-28 2006-09-20 Hitachi, Ltd. Storage system which transfers a command and data corresponding to said command subsequent to said command
JP2001519563A (ja) * 1997-10-08 2001-10-23 シーゲイト テクノロジー エルエルシー ディスクドライブアレイおよびデータ格納方法
JP4132322B2 (ja) * 1998-12-16 2008-08-13 株式会社日立製作所 記憶制御装置およびその制御方法
US6720240B2 (en) * 2000-03-29 2004-04-13 Georgia Tech Research Corporation Silicon based nanospheres and nanowires
US7834349B2 (en) * 2000-03-29 2010-11-16 Georgia Tech Research Corporation Silicon based nanospheres and nanowires
DE20006458U1 (de) * 2000-04-07 2000-06-15 Key Technology Corp., Hsinchu RAID-Vorrichtung mit anpassungsfähiger Befehlsverarbeitung und Datenübertragung
US7334098B1 (en) * 2000-06-06 2008-02-19 Quantum Corporation Producing a mass storage backup using a log of write commands and time information
US7186669B2 (en) * 2001-03-29 2007-03-06 Georgia Tech Research Corporation Silicon based nanospheres and nanowires
US7340555B2 (en) * 2001-09-28 2008-03-04 Dot Hill Systems Corporation RAID system for performing efficient mirrored posted-write operations
US6940086B2 (en) * 2001-09-28 2005-09-06 Georgia Tech Research Corporation Tin oxide nanostructures
US7243229B2 (en) * 2001-10-02 2007-07-10 Hitachi, Ltd. Exclusive access control apparatus and method
JP3964212B2 (ja) * 2002-01-16 2007-08-22 株式会社日立製作所 記憶装置システム
JP2003303055A (ja) * 2002-04-09 2003-10-24 Hitachi Ltd ディスクアダプタとディスクアレイをスイッチを介して接続したディスク装置
US20040078508A1 (en) * 2002-10-02 2004-04-22 Rivard William G. System and method for high performance data storage and retrieval
JP2004220450A (ja) * 2003-01-16 2004-08-05 Hitachi Ltd ストレージ装置、その導入方法、及びその導入プログラム
CN1296845C (zh) * 2003-01-24 2007-01-24 华为技术有限公司 一种磁盘存储系统
JP4165747B2 (ja) * 2003-03-20 2008-10-15 株式会社日立製作所 記憶システム、制御装置及び制御装置のプログラム
CN1220950C (zh) * 2003-08-08 2005-09-28 华中科技大学 外置式多通道网络磁盘阵列控制装置及其使用的协议适配方法
JP2005309818A (ja) * 2004-04-22 2005-11-04 Hitachi Ltd ストレージ装置、そのデータ読出方法、及びそのデータ読出プログラム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003518313A (ja) 1999-12-22 2003-06-03 シーゲイト テクノロジー エルエルシー ディスク駆動機構のバッファとの間のデータの転送を管理するバッファ管理システム
JP2005202056A (ja) 2004-01-14 2005-07-28 Konica Minolta Opto Inc 光学樹脂レンズ
JP2005004791A (ja) 2004-08-23 2005-01-06 Hitachi Ltd ディスク制御装置

Also Published As

Publication number Publication date
US20060200634A1 (en) 2006-09-07
KR20060096244A (ko) 2006-09-11
JP2006244123A (ja) 2006-09-14
CN100437457C (zh) 2008-11-26
CN1828510A (zh) 2006-09-06

Similar Documents

Publication Publication Date Title
KR100740080B1 (ko) 데이터 기억 시스템 및 데이터 기억 제어 장치
JP4413184B2 (ja) データストレージシステム及びデータストレージ制御装置
US7562249B2 (en) RAID system, RAID controller and rebuilt/copy back processing method thereof
US20070076321A1 (en) Data storage system, data storage control device, and failure location diagnosis method thereof
KR100793531B1 (ko) Ｒａｉｄ 시스템 및 그 리빌드/카피백 처리 방법
US20140223097A1 (en) Data storage system and data storage control device
US7447834B2 (en) Managing serial attached small computer systems interface communications
JP2007206766A (ja) データストレージシステム、データストレージ制御装置及びその障害箇所診断方法。
JP2007122476A (ja) データストレージシステム、データストレージ制御装置及びそのディスクのライト抜け診断方法
US7487293B2 (en) Data storage system and log data output method upon abnormality of storage control apparatus
US7426658B2 (en) Data storage system and log data equalization control method for storage control apparatus
JP4985750B2 (ja) データストレージシステム
JP4440127B2 (ja) データストレージシステム及びデータストレージ制御装置
US7577775B2 (en) Storage system and configuration-change method thereof
JP2005196331A (ja) ディスクアレイ装置及びディスクアレイ装置の構成変更方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100708

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee