JP2005004791A

JP2005004791A - ディスク制御装置

Info

Publication number: JP2005004791A
Application number: JP2004241793A
Authority: JP
Inventors: Nobuyuki Minowa; 信幸箕輪; Akira Fujibayashi; 昭藤林
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2004-08-23
Filing date: 2004-08-23
Publication date: 2005-01-06

Abstract

【課題】ほとんど無制限にチャネルアダプタ、ディスクアダプタを増設可能とし、また高い信頼性、可用性を確保するため、モジュール構造のディスク制御装置を提供する。
【解決手段】ＤＫＣ５は、各々ＡＣ供給元を異にするクラスタＡ（４０）及びクラスタＢ（５０）から構成され、各クラスタは複数のチャネルアダプタモジュール、複数のディスクアダプタモジュール、複数のスイッチモジュール及び１つのキャッシュモジュールで構成できる。各チャネルアダプタモジュール又はディスクアダプタモジュールは、特定のキャッシュモジュールとの間にデータ転送のための複数のパスを設定可能である。
【選択図】図１

Description

本発明は、メインフレーム系のホストコンピュータに接続されるディスクサブシステムに係わり、特にチャネルアダプタ、ディスクアダプタの増設が容易なようにモジュール構造をもつディスク制御装置に関する。

メインフレーム系のホストコンピュータに接続されるディスクサブシステムは
、ディスク制御装置（ＤＫＣ）とディスク装置（ＤＫＵ）から構成される。ディスク制御装置は、チャネルインタフェースを介してホストコンピュータとの間のデータ転送を制御するチャネルアダプタと、ディスクインタフェースを介してディスク装置との間のデータ転送を制御するディスクアダプタとを有する。近年のディスク制御装置は、より高い性能を得るため、複数のチャネルアダプタと複数のディスクアダプタを設け、ホストコンピュータとディスク装置間のデータ転送を並行して実行するディスクサブシステムが主流となっている。

図２は、従来のディスクサブシステムの第１の構成例を示す図である。ＤＫＣ２及びＤＫＵ３は、各々独立してＡＣ電源を供給する電源Ａ（１８）及び電源Ｂ（２８）を有し、各々の電源によって電源供給を受ける構成部分をクラスタと呼ぶ。この例では、チャネルアダプタ１０、ディスクアダプタ１１、キャッシュメモリ１４及びバスアービタ１５，１６はクラスタＡ（１７）に属し、チャネルアダプタ２０、ディスクアダプタ２１、キャッシュメモリ２４及びバスアービタ２５，２６はクラスタＢ（２７）に属する。１つのクラスタについて複数のチャネルアダプタおよび複数のディスクアダプタを設けることが可能である。各クラスタについて１台のキャッシュメモリは、これら複数のチャネルアダプタおよびディスクアダプタによって共有され、ホストプロセッサ１とＤＫＵ３の間に転送されるデータを一時的に格納する。ＤＫＵ３は、複数のディスクドライブ３０を有し、各々ディスクインタフェースを介してディスクアダプタ１１，２１と接続される。ＤＫＵ３がディスクアレイの構成であってもよい。

各アダプタは２組の共通バス１２，２２に接続され、キャッシュメモリ１４，２４はすべてのアダプタからアクセス可能である。共通バス１２は電源Ａ（１８
）によって電源供給を受け、ターミネータ１３によってバス終端される。また共通バス２２は電源Ｂ（２８）によって電源供給を受け、ターミネータ２３によってバス終端される。共通バス１２にはバスアービタ１５及びバスアービタ２５が接続され、共通バス１２のバスアクセス権の調停を行う。また共通バス２２にはバスアービタ１６及びバスアービタ２６が接続され、共通バス２２のバスアクセス権の調停を行う。この構成例ではバスアービタが２重化され、一方の障害時に備えている。共通バス１２及び共通バス２２は、１つのプラッタ（マザーボード
）上に実装される。

図３は、従来のディスクサブシステムの第２の構成例を示す図である。この構成例のディスクサブシステムは、電源Ａ（１８）の供給を受けるクラスタＡ（１７）と、電源Ｂ（２８）の供給を受けるクラスタＢ（２７）から構成される。チャネルアダプタ１０、キャッシュメモリ１４及びディスクアダプタ１１は、クラスタＡ（１７）に属し、チャネルアダプタ２０、キャッシュメモリ２４及びディスクアダプタ２１は、クラスタＢ（２７）に属する。キャッシュメモリ１４，２４は、図示するように、それぞれチャネルアダプタ１０，２０の両方に接続され
、またディスクアダプタ１１，２１の両方に接続される。すなわちキャッシュメモリ１４，２４を介して各チャネルアダプタ１０，２０と各ディスクアダプタ１１，２１間には２つのデータ転送パスが利用可能である。

上記した従来の構成例は、いずれも各チャネルアダプタ、ディスクアダプタ、キャッシュメモリ及び共通バスが物理的に独立しており、いずれかのモジュール又は共通バスに障害が発生しても、故障部位を閉塞して部品交換などの障害回復処置と並行してホストプロセッサ１とＤＫＵ３間のデータ転送を継続できる。

従来ディスクサブシステムの高性能化および記憶容量の増大の要求に対して、ＤＫＣではキャッシュメモリの記憶容量の増大およびアダプタの増設によって対応してきた。しかしながら上記第１の構成例に示す構成では、以下の理由によってアダプタの増設は制限を受ける。まずアダプタを増設するには、アダプタ実装エリアを確保するためにプラッタのサイズを大きくして共通バスの配線を長くする必要があるが、それによってバスの総配線長が長くなり、バス信号の伝送特性が劣化して高速伝送ができなくなる。また最大構成に合わせたプラッタをディスク制御装置に実装するため、装置床面積が大きくなる欠点もある。

さらに同一バス上に多くのアダプタが接続されるため、バスの故障率は増大する。また共通バスの構造上、データ転送していない接続アダプタの故障が実際にデータ転送しているアダプタに伝搬するため、故障部位の特定は非常に困難である。またディスク制御装置に複数のクラスタを設ける場合に、いずれかの電源の障害によってその電源の供給を受けるモジュール及び共通バスが使用不能になるほかに、その共通バスのバスアクセス権を調停するバスアービタも使用不能となる。例えば電源Ｂ（２８）の電源断によってバスアービタ２５，２６のほかに共通バス２２が使用不能となるため、バスアービタ１６も使用不能となる。

また上記第２の構成例に示す構成では、クラスタ当りのアダプタ数を増加するためには、チャネルアダプタ−キャッシュメモリ間の接続線とディスクアダプタ−キャッシュメモリ間の接続線を増設しなければならないが、キャッシュメモリに入線する信号線が増加し、ＬＳＩのピンネック、パッケージコネクタのピンネックの制約からアダプタ数の増加は制限される。またいずれかの電源の電源断によって、チャネルアダプタとディスクアダプタ間に利用可能なデータ転送パスは１パスのみとなる。より高い信頼性を求めるならば、チャネルアダプタ−キャッシュメモリ間の接続線とディスクアダプタ−キャッシュメモリ間の接続線を２倍以上に増設しなければならないが、上記のピンネックの制約から同様にパスの拡張は制限される。さらに一方の電源が電力供給できるアダプタ数には限度があるため、最大構成を想定したときの消費電力、総電流を供給できる電源を設けなければならず、電源能力の面でもアダプタ数の増加は制限される。

本発明の目的は、チャネルアダプタ及びディスクアダプタをほとんど無制限に増設可能で信頼性、可用性及び保守性の高いディスク制御装置を提供することにある。

本発明は、外部チャネルとの間のデータ転送を制御する複数のチャネルアダプタモジュールと、ディスクとの間のデータ転送を制御する複数のディスクアダプタモジュールと、キャッシュメモリを有し該チャネルアダプタモジュール及び該ディスクアダプタモジュールからアクセスされる少なくとも１つのキャッシュモジュールと、接続線によって該チャネルアダプタモジュール及び該ディスクアダプタモジュールと接続するとともに、該キャッシュモジュールと接続しいずれかのアダプタモジュールと該キャッシュモジュールとの間の伝送路を設定する少なくとも１つのスイッチモジュールとを有するディスク制御装置であって、該チャネルアダプタモジュールと該ディスクアダプタモジュールのうちのいずれか１つは、特定の該キャッシュモジュールとの間にデータ転送のための複数のパスを設定可能に構成したディスク制御装置を特徴とする。

また本発明は、外部チャネルとの間のデータ転送を制御し各々独立電源を有する複数のチャネルアダプタモジュールと、ディスクとの間のデータ転送を制御し各々独立電源を有する複数のディスクアダプタモジュールと、キャッシュメモリを有し該チャネルアダプタモジュール及び該ディスクアダプタモジュールからアクセスされ独立電源を有するキャッシュモジュールと、接続線によって該チャネルアダプタモジュール及び該ディスクアダプタモジュールと接続するとともに、該キャッシュモジュールと接続しいずれかのアダプタモジュールと該キャッシュモジュールとの間の伝送路を設定し各々独立電源を有する少なくとも１つのスイッチモジュールとを有し、独立のＡＣ供給元からＡＣ供給を受けるモジュールの集合を１つのクラスタとして複数のクラスタで構成し、１つのクラスタに属する該スイッチモジュールとその属するクラスタ内のキャッシュモジュール及び他クラスタに属するキャッシュモジュールとを接続線によって接続した構成を有するディスク制御装置を特徴とする。

以上述べたように本発明のディスク制御装置によれば、チャネルアダプタモジュール及びディスクアダプタモジュールとキャッシュモジュールとの間に複数のスイッチモジュールを介入させて接続し、しかも複数段のスイッチモジュールを介入させて接続可能な構成としたので、従来の共通バスやピンネックの問題を回避でき、チャネルアダプタ及びディスクアダプタをほとんど無制限に増設可能である。このとき各モジュールに独立電源を設けたので、従来の供給電源能力の問題を回避できる。またモジュール間に転送するデータをモジュール間のケーブルアセンブリごと、データの転送方向ごとにチェックする障害検出機構を設けたこと、モジュール間のケーブル接続を監視する機構を設けたこと、および故障したモジュール及びそのモジュールへの接続線を閉塞し、他のモジュールの稼動を継続したまま部品交換ができることによって、信頼性、可用性、保守性のよいディスク制御装置を提供できる。

以下本発明の実施形態について図面を用いて説明する。

図１は、本実施形態のＤＫＣ５の構成を示す図である。ＤＫＣ５は、ＡＣ供給元４９，５９により電源分離されたクラスタＡ（４０）とクラスタＢ（５０）から構成される。クラスタＡ（４０）は、チャネルアダプタモジュール４１、ディスクアダプタモジュール４２、スイッチモジュール４３，４４及びキャッシュモジュール４５を有する。またクラスタＢ（５０）は、チャネルアダプタモジュール５１、ディスクアダプタモジュール５２、スイッチモジュール５３，５４及びキャッシュモジュール５５を有する。クラスタＡ（４０）のチャネルアダプタモジュール４１とスイッチモジュール４３は、各チャネルアダプタモジュール４１について１本ずつ最大４本までのケーブルアセンブリ４７によって接続され、スイッチモジュール４３とキャッシュモジュール４５は１本のケーブルアセンブリ４８によって接続される。またチャネルアダプタモジュール４１、ディスクアダプタモジュール４２は、各々スイッチモジュール４３とスイッチモジュール４４に接続し、キャッシュモジュール４５はスイッチモジュール４３，４４，５３，５４に接続する。クラスタＢ（５０）についても同様である。チャネルアダプタモジュール４１，５１及びディスクアダプタモジュール４２，５２は、スイッチモジュール１台について各々４台まで実装可能である。スイッチモジュール４３
，４４，５３，５４は、各々入力側と出力側にセレクタを有しており、８本の入力線のいずれかと、２本の出力線のいずれかを選択することによってチャネルアダプタとキャッシュモジュールとの間にデータ転送パスを形成する。また各モジュールは個別電源４６を実装している。各モジュール間を接続する共通バスがないためプラッタが存在しないことと、モジュール間に共通の電源をもたないため消費電力、総電流の制約を受けないことによって、スイッチモジュールの増設とともにチャネルアダプタモジュール４１，５１及びディスクアダプタモジュール４２，５２をほとんど無制限に増設できる。

以下ホストプロセッサ１からキャッシュメモリまでデータ転送し、キャッシュモジュール４５，５５に２重書き込みするときのＤＫＣ５の動作について説明する。チャネルアダプタモジュール４１は、ホストプロセッサ１から転送されるデータを受信し、一旦内蔵バッファに蓄えるとともに、スイッチモジュール４３に転送要求を発行する。スイッチモジュール４３は、他のチャネルアダプタモジュール４１およびディスクアダプタモジュール４２からの転送要求を調停する。スイッチモジュール４３は、チャネルアダプタモジュール４１とスイッチモジュール４３間、スイッチモジュール４３とキャッシュモジュール４５間およびスイッチモジュール４３とキャッシュモジュール５５間のデータ転送パスが確保された時点でチャネルアダプタモジュール４１に転送許可を発行する。チャネルアダプタモジュール４１はすぐにケーブルアセンブリ４７を介してスイッチモジュール４３へデータを転送する。スイッチモジュール４３内部で転送データをバッファリングすることなく、キャッシュモジュール４５及びキャッシュモジュール５５へデータを転送できる。キャッシュモジュール４５及びキャッシュモジュール５５は、それぞれ転送すべきデータをすべて受信したとき、スイッチモジュール４３にデータ転送終了の信号を送る。スイッチモジュール４３は、これらの通知に従ってチャネルアダプタモジュール４１に対するデータ転送パスの使用を終了させる。

例えばＡＣ供給元５９からの電力供給が停止した場合、クラスタＢ（５０）に属するチャネルアダプタモジュール５１、ディスクアダプタモジュール５２、スイッチモジュール５３，５４及びキャッシュモジュール５５は動作停止する。一方ＡＣ供給元４９から電力供給を受けているクラスタＡ（４０）に属するモジュールは、キャッシュモジュール４５のみのデータ読み書きモードによって動作を継続する。またケーブルアセンブリ４７、スイッチモジュール４３又はケーブルアセンブリ４８に故障が発生しても、チャネルアダプタモジュール４１はスイッチモジュール４４を介してキャッシュモジュール４５にアクセス可能である。

表１は、図１に実施例を示す本発明の方式、図２に示す従来の第１の構成例及び図３に示す第２の構成例について、接続アダプタ数及びクラスタダウン時のチャネルアダプタ−キャッシュメモリ間の利用可能パス数を比較する表である。この表から分かるように本発明になるＤＫＣは、アダプタの拡張性と信頼性に優れていることを示している。

図４は、チャネルアダプタモジュール４１、スイッチモジュール４３及びキャッシュモジュール４５の障害検出、データ保護関係について内部構成を示す図である。

スイッチモジュール４３は、セレクタ６１、セレクタ６２、障害検出器６３、障害検出器６４及び調停部６８を有する。スイッチモジュール４４，５３，５４も同じである。キャッシュモジュール４５は、障害検出器６５、障害検出器６６
、データライト保護部６９及びキャッシュメモリ７０を有する。キャッシュモジュール５５も同じである。またチャネルアダプタモジュール４１は障害検出器６７を有する。チャネルアダプタモジュール５１、ディスクアダプタモジュール４２，５２についても同様である。ケーブルアセンブリ４７のうちの１本のケーブルは、データ線９０、制御線８１，８３，８４，９１，９２を収容する。またケーブルアセンブリ４８は、データ線９０、制御線８２，８４を収容する。障害検出器６４はチャネルアダプタモジュール４１からキャッシュモジュール４５へ転送されるデータ、障害検出器６５はキャッシュモジュール４５へ転送されるデータ、障害検出器６３はキャッシュモジュール４５からチャネルアダプタモジュール４１へ転送されるデータ、障害検出器６７はチャネルアダプタモジュール４１へ転送されるデータのチェックを行う。チャネルアダプタモジュール４１は、マイクロプロセッサを内蔵し、チャネルアダプタモジュール４１が検出した障害の割込み信号を受けて障害個所の特定を行う。

チャネルアダプタモジュール４１は、ホストプロセッサ１からデータを受信すると、受信したデータに水平パリティ、垂直パリティなどのデータ保証コードを付加して内蔵バッファに格納するとともに、制御線９１を介してスイッチモジュール４３へ転送要求を発行する。スイッチモジュール４３の調停部６８は、キャッシュモジュール４５へのデータ転送パスが確保された段階で制御線９２を介して転送許可を発行する。チャネルアダプタモジュール４１は、すぐにデータ線９０を介してスイッチモジュール４３へデータを転送する。セレクタ６１，６２はこのデータ線９０を選択しており、データはセレクタ６１、セレクタ６２を通過し、キャッシュモジュール４５へ転送される。データはセレクタ６１、セレクタ６２間で障害検出器６４によるデータ保証コードのチェックを受ける。キャッシュモジュール４５の障害検出器６５は、転送されるデータのデータ保証コードをチェックし、障害がなければキャッシュメモリ７０にライトされる。

ケーブルアセンブリ４７の障害により、チャネルアダプタモジュール４１からスイッチモジュール４３へ転送されるデータに誤りが生じた場合、障害検出器６４は、転送されるデータのデータ保証コードをチェックして障害を検出し、制御線８２を介してキャッシュモジュール４５の障害検出器６５に障害検出を報告する。障害検出器６５は、スイッチモジュール４３から転送されるデータのデータ保証コードをチェックするが、障害の検出有無にかかわらず、データライト保護部６９に対してデータライトの抑止を要求する。データライト保護部６９は、誤りの生じている可能性のあるデータのライトを抑止する。

例えばケーブルアセンブリ４７だけでなくケーブルアセンブリ４８も故障している場合には、転送データにデータ保証コードによる検出能力を超えるような多ビット誤りが発生し、障害検出器６５がこの誤りを検出できないことがある。この障害検出機能によって、誤ったデータをキャッシュメモリ７０に書き込むことを防止できる。このようにスイッチモジュール４３内に障害検出器６４を設け、ケーブルアセンブリ４７、スイッチモジュール４３及びケーブルアセンブリ４８を介してチャネルアダプタモジュール４１からキャッシュモジュール４５へ転送するデータの誤りをチェックし、障害検出されたデータの書き込み保護を行うことは、信頼度の面から重要である。

チャネルアダプタモジュール４１がキャッシュモジュール４５にアクセスしデータを転送すると、キャッシュモジュール４５は、データ線９０を介してチャネルアダプタモジュール４１へ応答を返す。チャネルアダプタモジュール４１は、所定時間内にキャッシュモジュール４５から応答がないとき、無応答とみなしてそのマイクロプロセッサに割込み信号を送る。無応答の原因となった故障部位は
、キャッシュモジュール４５までのアクセス経路上にあるケーブルアセンブリ４７、スイッチモジュール４３、ケーブルアセンブリ４８又はキャッシュモジュール４５が考えられる。

スイッチモジュール４４が存在するＤＫＣ構成では、次のような手順で故障部位を特定することができる。チャネルアダプタモジュール４１のマイクロプロセッサは、障害割り込み信号によってアクセス無応答を知ると、スイッチモジュール４４を経由する経路によってスイッチモジュール４３内の障害検出器６４、キャッシュモジュール４５内の障害検出器６５及び障害検出器６３の検出情報を採取し、また障害検出器６７の検出情報を得る。データとその応答信号は、チャネルアダプタモジュール４１からスイッチモジュール４３、キャッシュモジュール４５、スイッチモジュール４３、チャネルアダプタモジュール４１の順で流れるから、データの障害検出は障害検出器６４、障害検出器６５、障害検出器６３、障害検出器６７の順に行われる。従って最初に障害を検出した検出器の手前の部位が故障していることが分かる。

またチャネルアダプタモジュール４１は、障害検出器６３、障害検出器６４、障害検出器６５とそれぞれ制御線８１、制御線８３，８４によって接続されているので、スイッチモジュール４４が存在しないＤＫＣ構成またはスイッチモジュール４４経由で検出器の障害情報を採取できない場合には、障害検出器６４、障害検出器６５、障害検出器６３、障害検出器６７から得た障害情報から故障部位を特定できる。
図５は、各モジュールを接続するケーブルとケーブル接続を監視する機構を示す図である。チャネルアダプタモジュール４１は、スイッチモジュール４３，４４とのケーブル接続に対応してそれぞれ接続確認部１０１を有する。またスイッチモジュール４３は、各チャネルアダプタモジュール４１、ディスクアダプタモジュール４２とのケーブル接続に対応してケーブルイネーブル出力部１０２を有する。さらにスイッチモジュール４３は、キャッシュモジュール４５，５５とのケーブル接続に対応して接続確認部１０３を有する。キャッシュモジュール４５は、各スイッチモジュール４３，４４，５３，５４とのケーブル接続に対応してケーブルイネーブル出力部１０２を有する。接続確認部１０１は、構成情報チェック１１３、信号チェック１１４及びプルアップ抵抗１１５を有する。またケーブルイネーブル出力部１０２は、出力ドライバ１１１及びケーブルイネーブル制御１１２を有する。制御線１１６は、接続確認部１０１とケーブルイネーブル出力部１０２を接続する信号線である。

スイッチモジュール４３の電源がオンになると、ケーブルイネーブル出力部１０２のケーブルイネーブル制御１１２は、制御線１１６上のケーブルイネーブル信号をＬＯＷレベルに固定する。チャネルアダプタモジュール４１の接続確認部１０１は、信号チェック１１４により信号レベルを監視する。ケーブルアセンブリ４７の障害またはコネクタ２０が外れた場合、ケーブルイネーブル信号はドライブ元のケーブルイネーブル制御１１２から切り離され、接続確認部１０１のプルアップ抵抗１１５によりＨＩＧＨレベルに固定される。信号チェック１１４は信号がＨＩＧＨレベルになったことを検出し、構成情報チェック１１３に報告する。構成情報チェック１１３は、あらかじめ設定されているＬＯＷデータと比較し、期待されるＬＯＷデータと不一致であることから繋がっているはずの当該パスが開放されたことを検出し、チャネルアダプタモジュール４１内の障害処理部１３０に報告する。障害処理部１３０は、チャネルアダプタモジュール４１の制御を行うマイクロプロセッサに障害報告をする。マイクロプロセッサは、その制御プログラムの実行によって異常が発生している当該ケーブルアセンブリ４７のパスを論理的に閉塞する。

スイッチモジュール４３の接続確認部１０３は、構成情報チェック１１３、信号チェック１１４、プルアップ抵抗１１５の他に障害処理部１３０を含んでおり
、キャッシュモジュール４５のケーブルイネーブル出力部１０２との間で同様のケーブル接続監視を行う。接続確認部１０３がケーブルアセンブリ４８の開放を検出したとき、チャネルアダプタモジュール４１のマイクロプロセッサに障害報告をする。チャネルアダプタモジュール４１は障害の生じている当該ケーブルアセンブリ４８のパスを論理的に閉塞する。

なおケーブルイネーブル出力部１０２をスイッチモジュール４３内に設け、対向する接続確認部１０３をキャッシュモジュール４５内に設けても同様のケーブル接続監視が可能である。

ＤＫＣ５は、装置稼動中に上記のケーブル接続監視を常に行っており、データ転送中に発生する障害及び障害によるデータ化けを未然に防いでいる。

ＤＫＣ５は、設置されるモジュールの数とその組み合わせによって小規模構成から大規模構成まで多くの構成パターンをとり得る。そこでＤＫＣ５内に装置の構成を管理するためのテーブルを設けて、設置されているモジュールとモジュール間のパスを設定しておき、ＤＫＣ５の電源オン後の装置立上げ時に各パスの接続状態をチェックすることによって、稼動する装置構成が構成管理テーブルに設定されている構成と一致するか否かをチェックできる。

図６は、ＤＫＣ５の他の構成を示す図であり、図１に示す構成に対してさらにモジュールを増設したときの構成図である。この例は図１に示すＤＫＣ５に対してチャネルアダプタモジュール１５１を４台、ディスクアダプタモジュール１５２を４台、およびスイッチモジュール１５３，１５４を増設した構成である。以下にその増設手順について説明する。

クラスタＢ（５０）のチャネルアダプタモジュール５１及びディスクアダプタモジュール５２は、スイッチモジュール５３及びスイッチモジュール５４を経由してキャッシュモジュール４５とキャッシュモジュール５５へのアクセスを行っている。まず増設するチャネルアダプタモジュール１５１、ディスクアダプタモジュール１５２、スイッチモジュール１５３及びスイッチモジュール１５４をＤＫＣ６の装置に実装し、増設した各モジュール間をケーブルアセンブリ４７で接続し、各モジュールの個別電源をオンにする。増設したモジュール内のマイクロプロセッサは、すでに稼動しているモジュールからのパス診断要求が来るまで待機する。

チャネルアダプタモジュール５１又はディスクアダプタモジュール５２内のマイクロプロセッサの指示により、スイッチモジュール５３を使用可能な他のチャネルアダプタモジュール５１、ディスクアダプタモジュール５２、キャッシュモジュール４５及びキャッシュモジュール５５に対してスイッチモジュール５３の論理閉塞命令を発行し、スイッチモジュール５３を経由するキャッシュモジュール４５，５５へのアクセスを禁止する。この論理閉塞命令によって、各モジュールはスイッチモジュール５３との間のケーブル接続を監視する接続確認機構の機能を抑止し、転送データのチェックを行う障害検出機構の機能を抑止する。次にスイッチモジュール５３とキャッシュモジュール４５間のケーブルアセンブリのスイッチモジュール５３側のコネクタを引き抜き、増設するスイッチモジュール１５３に接続する。同様にしてスイッチモジュール５３とキャッシュモジュール５５間のケーブルアセンブリのスイッチモジュール５３側のコネクタを引き抜き
、増設するスイッチモジュール１５４に接続する。またスイッチモジュール５３とスイッチモジュール１５３間、スイッチモジュール５３とスイッチモジュール１５４間をそれぞれケーブルアセンブリによって接続する。これによってチャネルアダプタモジュール５１およびディスクアダプタモジュール５２は、スイッチモジュール５３、スイッチモジュール１５３及びスイッチモジュール１５４を介したキャッシュモジュール４５とキャッシュモジュール５５への物理パスが形成された。チャネルアダプタモジュール５１またはディスクアダプタモジュール５２のマイクロプロセッサは、増設されたパスの診断を行い、論理的にパスが接続されていることを確認した後、パスの開通を他チャネルアダプタモジュール５１
、ディスクアダプタモジュール５２、スイッチモジュール５３、スイッチモジュール１５３、スイッチモジュール１５４、キャッシュモジュール４５、キャッシュモジュール５５に通知し、増設したパスを経由するキャッシュモジュール４５
，５５へのアクセスが可能になる。同様の手順でスイッチモジュール５４を閉塞し、ケーブルの張替え、ケーブル追加を行って物理パス増設とそのパス診断を行う。以上の増設処理及び増設作業は、キャッシュモジュール４５，５５へのアクセスを継続しながら行うことができる。

以上の実施形態は、チャネルアダプタモジュール１５１、ディスクアダプタモジュール１５２の増設に伴なうものであったが、故障したモジュール及び接続するケーブルアセンブリの閉塞、交換、回復後のパス診断にも適用され、一連の処理と作業はキャッシュモジュールへのアクセスを継続しながら実行することができる。またＡＣ給電系が停止した場合に起こるクラスタ動作停止の際の障害回復にも適用される。

図７は、ＤＫＣ５の他の構成を示す図である。システムは各々独立したディスク制御装置であるＤＫＣ５−１とＤＫＣ５−２から成り、これら装置筐体間はケーブルアセンブリ２００によつて接続されている。ＤＫＣ５−１のクラスタＢ（
５０）にあるスイッチモジュール５３，５４がＤＫＣ５−２のクラスタＢ（５０
）にあるキャッシュモジュール５５と接続される。またＤＫＣ５−２のクラスタＢ（５０）にあるスイッチモジュール５３，５４がＤＫＣ５−１のクラスタＢ（
５０）にあるキャッシュモジュール５５と接続される。この構成によってＤＫＣ５−２のチャネルアダプタモジュール５１とディスクアダプタモジュール５２、ＤＫＣ５−１のチャネルアダプタモジュール５１とディスクアダプタモジュール５２は、異なる装置のキャッシュモジュール５５にアクセスが可能になる。この構成の利点は、ＤＫＣ５−１，５−２の一方が稼動停止したとき他方のＤＫＣによって動作継続できることと、ＤＫＣ５−１のクラスタＡ（４０）とＤＫＣ５−２のクラスタＡ（４０）のＡＣ供給が停止してもＤＫＣ５−１のクラスタＢ（５０）とＤＫＣ５−２のクラスタＢ（５０）によって動作継続できる点である。さらにＤＫＣ５−１のクラスタＡ（４０）のスイッチモジュール４３，４４とＤＫＣ５−２のクラスタＡ（４０）のキャッシュモジュール４５とを接続し、ＤＫＣ５−２のクラスタＡ（４０）のスイッチモジュール４３，４４とＤＫＣ５−１のクラスタＡ（４０）のキャッシュモジュール４５とを相互に接続することも可能である。

実施形態のディスク制御装置の構成を示す図である。従来のディスクサブシステムの第１の構成例を示す図である。従来のディスクサブシステムの第２の構成例を示す図である。実施形態の障害検出関係についての装置の内部構成を示す図である。実施形態のケーブル接続を監視する機構の構成を示す図である。実施形態の他のディスク制御装置の構成図であり、モジュール増設の様子を示す図である。実施形態のさらに他のディスク制御装置の構成を示す図である。

符号の説明

５：ＤＫＣ、４０：クラスタＡ、５０：クラスタＢ、４１，５１：チャネルアダプタモジュール、４２，５２：ディスクアダプタモジュール、、４３，４４，
５３，５４：スイッチモジュール、４５，５５：キャッシュモジュール、４７，４８：ケーブルアセンブリ

Claims

外部チャネルとの間のデータ転送を制御する複数のチャネルアダプタモジュールと、ディスクとの間のデータ転送を制御する複数のディスクアダプタモジュールと、キャッシュメモリを有し該チャネルアダプタモジュール及び該ディスクアダプタモジュールからアクセスされる少なくとも１つのキャッシュモジュールと
、接続線によって該チャネルアダプタモジュール及び該ディスクアダプタモジュールと接続するとともに、該キャッシュモジュールと接続しいずれかのアダプタモジュールと該キャッシュモジュールとの間の伝送路を設定する少なくとも１つのスイッチモジュールとを有するディスク制御装置であって、該チャネルアダプタモジュールと該ディスクアダプタモジュールのうちのいずれか１つは、特定の該キャッシュモジュールとの間にデータ転送のための複数のパスを設定可能に構成したことを特徴とするディスク制御装置。
外部チャネルとの間のデータ転送を制御し各々独立電源を有する複数のチャネルアダプタモジュールと、ディスクとの間のデータ転送を制御し各々独立電源を有する複数のディスクアダプタモジュールと、キャッシュメモリを有し該チャネルアダプタモジュール及び該ディスクアダプタモジュールからアクセスされ独立電源を有するキャッシュモジュールと、接続線によって該チャネルアダプタモジュール及び該ディスクアダプタモジュールと接続するとともに、該キャッシュモジュールと接続しいずれかのアダプタモジュールと該キャッシュモジュールとの間の伝送路を設定し各々独立電源を有する少なくとも１つのスイッチモジュールとを有し、独立のＡＣ供給元からＡＣ供給を受けるモジュールの集合を１つのクラスタとして複数のクラスタで構成し、１つのクラスタに属する該スイッチモジュールとその属するクラスタ内のキャッシュモジュール及び他クラスタに属するキャッシュモジュールとを接続線によって接続した構成を有するディスク制御装置。
該スイッチモジュール内に該チャネルアダプタモジュール及び該ディスクアダプタモジュールの１つから当該スイッチモジュールに転送されるデータの誤りを検出する第１の障害検出器と、該キャッシュモジュールから当該スイッチモジュールに転送されるデータの誤りを検出する第２の障害検出器とを設け、該キャッシュモジュール内に該スイッチモジュールから該キャッシュモジュールに転送されるデータの誤りを検出する第３の障害検出器を設け、該チャネルアダプタモジュール及び該ディスクアダプタモジュールの１つに該スイッチモジュールから当該のチャネルアダプタモジュール及びディスクアダプタモジュールの１つに転送されるデータの誤りを検出する第４の障害検出器を設けたことを特徴とする請求項１又は請求項２記載のディスク制御装置。
該スイッチモジュール内にケーブル接続確認のための第１の信号を出力する機構を設け、接続線を介して該チャネルアダプタモジュール及び該ディスクアダプタモジュールの１つに第１の信号を検出する機構を設け、該キャッシュモジュールと該スイッチモジュールの一方にケーブル接続確認のための第２の信号を出力する機構を設け、接続線を介して該キャッシュモジュールと該スイッチモジュールの他方に第２の信号を検出する機構を設けたことを特徴とする請求項１又は請求項２記載のディスク制御装置。
前記ディスク制御装置中に閉塞すべきモジュールが生じたとき、前記チャネルアダプタモジュール及びディスクアダプタモジュールの１つから接続線によって該モジュールと接続する他のすべてのモジュールへ該モジュールの閉塞指令を発行し、該モジュール及び該モジュールから他モジュールへの伝送路を閉塞することを特徴とする請求項１又は請求項２記載のディスク制御装置。