JPH11353776A - ディスクアレイ制御装置 - Google Patents

Abstract

(57)【要約】 【課題】増加するホストインタフェース、ディスクイン
タフェースの増設要求に対応し、故障部位の交換を無停
止で実施する。 【解決手段】アービタは、データ転送時間オーバーヘッ
ドを最小限に抑える為、転送先に対し、転送データ及び
転送データ保証コードを修正せずに垂れ流しながら故障
検出をする故障検出器と、転送先に故障を知らせるを専
用信号を持ち、システム内のデータ保護を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はメモリを共有するマ
ルチプロセッサで構成され、ホストインタフェース及び
ディスクインタフェースの拡張、故障部位の特定、閉
塞、交換、回復を無停止で要求されるディスクアレイ制
御装置に関する。

【０００２】

【従来の技術】近年のディスクアレイ制御装置では、よ
り高い性能を得るため、複数のチャネルアダプタと複数
のディスクアダプタで並行して、データ転送処理を実行
するシステムが主流になっている。

【０００３】例えば、「ＨＩＴＡＣ−Ｈ６５９１形ディ
スク制御装置」に示されている従来技術では、図２で示
すようにＡＣ供給系の独立した共通電源１０６，１０７
を持つクラスタ１０２，１０３の２つのクラスタで構成
され、ホストコンピュータと制御装置間のデータ転送制
御を実行する複数のチャネルアダプタ２０，３０と、デ
ィスク装置と制御装置間のデータ転送制御を実行する複
数のディスクアダプタ１１，２１と、各アダプタとディ
スク装置のデータを一時的に格納するキャッシュ機能と
複数チャネルアダプタ及びディスクアダプタ間の制御情
報を格納するシェアードメモリ機能を持つキャッシュメ
モリ１４，２４を備え、各アダプタ間は２本の共通バス
ＢＵＳ４６，４７で接続され、キャッシュメモリは全ア
ダプタからアクセス可能な共有メモリ構成になってい
る。

【０００４】共通バス４６は、クラスタ１０３の共通電
源１０７系のターミネータ４５でバス終端され、共通バ
ス４７は、クラスタ１０２の共通電源１０６系のターミ
ネータ４５でバス終端され、一つのプラッタ４８に実装
される。ディスクアダプタ１１，２１は、ＨＤＤドライ
ブ５０，５１，５２，５３の格納されるＤＫＵ１０８と
ドライブインタフェース１１２，１１３，１１４，１１
５によりデュアルパスで接続される。

【０００５】一方、「ＨＩＴＡＣ−Ｈ６５８１−Ｃ３形
ディスク制御装置」に示されている従来の技術では、図
３に示すように２つのクラスタ１０２，１０３を持ち、
チャネルアダプタ１０，２０と、ディスクアダプタ１
１，２１とキャッシュメモリ１４，２４は１：１で接続
されている。

【０００６】以上説明した従来技術では、各チャネルア
ダプタ、ディスアダプタ、キャッシュメモリは物理的に
独立していて、障害発生時には、データ転送元プロセッ
サの診断処理により障害発生部位を特定し、故障部位を
閉塞した後で故障部位を用意している保守交換部品と交
換する。この時、障害発生時の障害回復動作と並行し
て、交替バスによりデータ転送は継続され、システム無
停止で並行保守を行なっている。

【０００７】

【発明が解決しようとする課題】ディスクアレイサブシ
ステムに対する高性能化、記憶容量の大容量化要求に対
して、例えばホストインタフェースのチャネル数の拡
張、ディスク装置のデータを一時的に格納するキャッシ
ュメモリの容量の増大、ディスク装置のインタフェース
数の拡張などで対応してきた。

【０００８】しかしながら、「ＨＩＴＡＣ−Ｈ６５９１
形ディスク制御装置」に開示されている従来技術では、
共通バス上に接続されるアダプタ数の増加により、共通
バスの障害発生率の増加を引き起こす。

【０００９】図２は従来のコモンバスを用いたディスク
アレイ装置を示しているが、共通バスの故障の他にも、
クラスタ１０３の共通電源１０７がダウンするような障
害の場合、ＢＵＳ４６は共通電源１０７でバス終端して
いる為、ＢＵＳ４６も一緒にダウンしてしまう。従って
この時クラスタ１０２内で使用可能なバスは唯一アービ
タ４２だけを残したＢＵＳ４７だけであり、次にＢＵＳ
４７またはアービタ１４２が故障すれば、システムダウ
ンとなってしまう。図２の装置でより高い信頼度を求め
るならば、コモンバスを２倍３倍に増設しなければなら
ないが、共通バスの伝送路特性から高速化することも困
難であり、バス一本の信号数はそのままでバス数が倍に
なり、各アダプタに入線する信号が倍になるため、ＬＳ
Ｉのピンネック、パッケージのコネクタピンネックの面
で実現性が低いといえる。

【００１０】更に共通バスの障害は、共通バスの構造上
データ転送していない接続アダプタの故障が、実際デー
タ転送しているアダプタに伝搬する為、故障部位の特定
は非常に困難で、故障バスに接続されている全アダプ
タ、共通バスを実装したプラッタの交換が要求されてし
まう。このような交替共通パスがない状態での、複数ア
ダプタの引き抜きは、保守回復時間の増大と、保守ミス
によるシステムダウンの可能性が高くなってしまう。

【００１１】そこで高信頼性、故障分解性能を得るため
に、図３の「ＨＩＴＡＣ−Ｈ６５８１−Ｃ３形ディスク
制御装置」で示した従来システムのようにチャネルアダ
プタ及びディスクアダプタとキャッシュ間を１：１で接
続し、アクセスパスを独立化する方法が考えられる。

【００１２】しかしながら、クラスタ１０３がダウンし
た場合、クラスタ１０２内のチャネルアダプタ（ＣＨ
Ａ）１０とディスクアダプタ（ＤＫＡ）１１とキャッシ
ュメモリ（ＣＡＣＨＥ）１４は動作継続可能だが、ＣＨ
Ａ１０またはＤＫＡ１１とＣＡＣＨＥ１４間のパスは１
パスしか残らない。

【００１３】より高い信頼度を求めるならば、ＣＨＡ１
０とＣＡＣＨＥ１４間のパスと、ＤＫＡ１１とＣＡＣＨ
Ｅ１４間のパスを２倍３倍に増設しなければならない
が、ＣＡＣＨＥ１４に入線する信号が倍増し、ＬＳＩの
ピンネック、パッケージコネクタのピンネックの制約か
ら、当初の半分のＣＨＡとＤＫＡしか接続することがで
きなくなり、接続ホストインタフェース数と接続ドライ
ブインタフェース数が半減してしまい、大規模な装置構
成がとれなくなる問題が発生する。

【００１４】

【課題を解決するための手段】本発明によるディスクア
レイ制御装置は、第一の課題である装置の拡張性を限定
する要因である共有メモリ部の入線信号の増加を食い止
める手段として、データ転送元アダプタと共有メモリの
間に複数のアダプタからのパスをセレクトし共有メモリ
部へデータを転送するアービタを備える。本アービタ
は、データ転送時間オーバーヘッドを最小限に抑える
為、転送先に対し、転送データ及び転送データ保証コー
ドを修正せずに垂れ流しながら故障検出をする故障検出
器と、転送先に故障を知らせるをアービタエラー検出信
号を持ち、システム内のデータ保護を行う。更に、各ア
ダプタは全て、独立した個別電源を実装したモジュール
になっており、消費電流増加による拡張性の制限を受け
ない。また、装置原価構造においても、最初から再大規
模を想定した共通電源より、最少構成から最大構成ま
で、スケーラブルな原価構造になる。

【００１５】次の課題である故障分解性能を得る手段と
して、アービタにチャネルアダプタ、もしくはディスク
アダプタからの転送データ故障検出器と共有メモリ部か
らの転送データ故障検出器を備え、共有メモリ部と転送
元のアダプタに故障検出器を備え、各検出器から転送元
の制御論理部に専用の障害報告信号を備えることによ
り、診断処理をせずに故障部位の特定ができる。

【００１６】最後の課題である信頼性を得る手段とし
て、ＡＣ電源供給元で分離されるクラスタ内に２つ以上
の前記アービタを持つことで、片クラスタダウン時に
も、交替アービタを有し、共有部には２つのパスからア
クセスすることができる為、システムダウンに至る確立
は低くなる。また、各アダプタ及び接続部位が完全に独
立していて、かつ前記故障部位の特定手段を用いること
により、他のアダプタが影響を受けることなく、短時間
で故障部位の交換が可能になる。更に、接続部の確認機
能を用いることで、パス系障害を未然に防止することが
可能になる。

【００１７】

【発明の実施の形態】図１に本発明の一実施例を示す。

【００１８】ディスクアレイ制御装置ＤＫＣ１０１は、
２つのＡＣ供給元により電源分離されたクラスタ１０２
とクラスタ１０３の２つのクラスタから成り、クラスタ
はチャネルアダプタモジュールＣＨＭ１１０，１２０と
ディスクアダプタモジュールＤＫＭ１１１，１２１と、
２つ以上のアービターモジュールＡＲＢＭ１１２，１１
３とキャッシュメモリモジュールＣＭ１１４，１２４と
ＣＨＭまたはＤＫＭと、ＡＲＢＭを接続するケーブルＡ
ＳＳＹ１１５とＡＲＢＭとＣＭを接続するケーブル１１
６から構成される。各モジュールには、個別電源１１７
が実装されており、モジュール間に共通の電源を持たな
いことが消費電流制約を受けない高い拡張性と、小構成
から大規模構成までスケーラブルな原価構造を実現す
る。

【００１９】上位コンピューターからキャッシュメモリ
までのデータ転送について、キャッシュメモリ２重ライ
トを例に以下に説明する。ＣＨＭ１１０は上位コンピュ
ータから転送されるデータを受信し、一旦内蔵バッファ
に蓄えながら、ＡＲＢＭ１１２に対し転送要求を出す。
ＡＲＢＭ１１２はＣＨＭ１１０からの転送要求に対し、
他ＣＨＭと他ＤＫＭからの転送許可要求を調停し、ＡＲ
ＢＭ１１２とＣＭ１１４間及び、ＡＲＢＭ１１２とＣＭ
１２４間の論理パスが確保された段階でＣＨＭ１１０に
転送許可を発行する。

【００２０】ＣＨＭ１１０はすぐにケーブルＡＳＳＹ１
１５を使用してＡＲＢＭ１１２へデータを転送する。す
でにＣＨＭ１１２からＣＭ１１４とＳＭＭ１２４まで論
理パスが確保されており、ＡＲＢＭ１１２内部では転送
データをバッファリングせずにスルーでＣＭ１１４とＣ
Ｍ１２４に対しデータを転送できる為、ＡＲＢＭ１１２
内データ転送オーバーヘッドは大幅に削減できる。

【００２１】また、ＡＲＢＭは内蔵メモリを持つ必要が
ない為、少論理規模の低価格ＬＳＩを採用可能である。
ＣＭ１１４とＣＭ１２４は転送されてきたデータを全て
受信したら、ＡＲＢＭ１１２に終了コマンドを転送す
る。ＡＲＢＭ１１２は受信した終了コマンドがＣＭ１１
４からの場合はＣＭ１１４との論理パスをクローズし、
終了コマンドがＣＭ１２４からの場合はＣＭ１２４との
論理パスをクローズする。ＡＲＢＭ１１２はＣＨＭ１１
０に終了コマンドを転送し、ＣＨＭ１１０が終了コマン
ドを受信したら一連のデータ転送プロトコルは終了す
る。

【００２２】ここで、クラスタ１０３のＡＣ供給元から
の電源供給がストップした障害を想定する。クラスタ１
０３内のＣＨＭ１２０とＤＫＭ１２１とＡＲＢＭ１２２
とＡＲＢＭ１２３とＣＭ１２４は電源供給がストップし
た為、動作停止する。

【００２３】一方、クラスタ１０２は別のＡＣ供給元か
ら電源供給を受けている為、ＣＭ１１４のメモリ１面モ
ードで動作継続している。更にケーブルＡＳＳＹ１１５
とＡＲＢＭ１１２及びケーブルＡＳＳＹ１１６に故障が
発生しても、交替ＡＲＢＭ１１３を使用してＣＭ１１４
へアクセス可能である。

【００２４】

【表１】

【００２５】表１に本発明の一実施例である図１と、従
来装置である図２、図３についての性能を比較してみた
が、図１の装置が拡張性と信頼性に優れていることが分
かる。

【００２６】次に図４を用いて本実施例における故障発
生時のエラー検出、データ保護について説明する。

【００２７】ＣＨＭ１１０内のチャネルコントローラ
（ＣＨＣ）１４１は、ホストコンピュータ１００からの
転送データを受信すると、アービタ１９１に対して転送
許可要求ＲＥＱ１８３を出力しながら、受信データに水
平パリティや垂直パリティなどのデータ保証コードを付
加して内蔵バッファに格納しておく。アービタ１９１の
調停部１７７は、ＣＨＣ１４１からの転送要求に対し、
他ＣＨＭや他ＤＫＭからの転送許可要求を調停し、アー
ビタ１９１とＣＭ１１４内のキャッシュコントローラ
（ＣＭＣ）１６７間の論理パスが確保された段階でＣＨ
Ｃ１４１に転送許可ＡＣＫ１８４を発行する。

【００２８】ＣＨＣ１４１はＡＣＫ１８４を受信する
と、すぐにケーブルＡＳＳＹ１１５を使用してアービタ
１９１へデータ転送を実施する。アービタ１９１は、セ
レクタ１７０と障害検出器１７２，１７３とセレクタ１
７１で単純に構成されていて、転送データをバッファリ
ングせずにスルーでＣＭ１１４に対しデータを転送でき
る点が性能面で優れている。転送データは、インタフェ
ースケーブル１１６を通過し、ＣＭ１１４内のＣＭＣ１
６７に転送され、障害検出器１７４で転送データと保証
コードをチェックした後、障害がなければキャッシュメ
モリー１７９にライトされる。

【００２９】ＣＨＣ１４１とアービタ１９１間のケーブ
ルＡＳＳＹ１１５のデータ信号が故障している場合、ア
ービタ１９１内の障害検出器１７３は、転送データとデ
ータ補償コードを比較して転送データに障害があること
を検出し、アービタエラー検出信号１８１によりＣＭＣ
１６７にアービタ１９１で障害検出したことを報告す
る。アービタエラー検出信号１８１を受けたＣＭＣ１６
７内部の障害検出器１７４は、アービタ１９１から送ら
れてくる入力転送データと保証コードの比較チェックを
行うが、障害を検出しなくても必ずデータライト保護１
７８に対し、データライトの抑止を要求する。

【００３０】本機能は例えば、ケーブルＡＳＳＹ１１５
だけでなくケーブルＡＳＳＹ１１６も故障している場合
などは、ＡＲＢＭ１１２から垂れ流されたすでにビット
故障している転送データが更に故障しているケーブルＡ
ＳＳＹ１１６を通ることで、転送データが保証コードの
検出能力を超えるような多ビット故障が発生してしま
い、ＣＭＣ１６７の障害検出器で転送データの故障を検
出できず、誤ったデータをライトしてしまうことを防止
できる。

【００３１】本実施例で示されるような転送データ及び
保証コードを修正せず、データを垂れ流すことで性能向
上を図るアービタを用いるディスクアレイ制御装置にお
いて、アービタエラー検出信号１８１のように、データ
転送の下流方向へ障害検出報告信号を設け、データライ
ト保護を行うことは、信頼度の面から必須である。

【００３２】データ転送障害が発生した場合、一番故障
部位の特定が難しいのがアクセス無応答である。ＣＨＣ
１４１からキャッシュメモリー１７９へのアクセスが無
応答の場合、障害情報の刈り取りを同一パスでできない
為、故障部位はアクセス経路上にあるケーブルＡＳＳＹ
１１５、ＡＲＢＭ１１２、ケーブルＡＳＳＹ１１６、Ｃ
Ｍ１１４が考えられる。

【００３３】交替アービタ１９２が存在するケースにお
いては次のような故障部位特定方式がある。障害割り込
み信号１９１で、アクセス無応答を検出したＣＨＣ１４
１のＭＰ１９０は、交替アービタ１９２経由でＣＭＣ１
６７の障害検出器１７４の情報を採取し、更に交替アー
ビタ１９２経由でアービタ１９１の中のＣＨＣ１４１か
らの転送データ故障検出を障害検出器１７２と、ＣＭＣ
１６７からの転送データ故障検出を行う障害検出器１７
３の情報も採取する。検出器１７２，１７３，１７４，
１７６の各モジュールの検出器の情報を採取し、データ
の流れから一番上流で障害を検出した検出器の手前が故
障していることが分かる。

【００３４】また、交替アービタ１９２が存在しないケ
ース、または検出器の障害情報が採取できないケースに
おいては次のような故障部位特定機能が用意されてい
る。アービタ１９１の障害検出器１７２，１７３とＣＭ
Ｃ１６７の障害検出器１７４からアクセス元のＣＨＣ１
４１に直結した専用線を設け、ＭＰ１９０は受信したア
ービタエラー検出信号１８０、アービタエラー検出信号
１８８、ＣＭエラー検出信号１８２、ＣＨＣの障害検出
器１７６から得た情報から、一番上流で障害が発生した
部位、つまり故障部位を特定できる。

【００３５】次に図５は、各モジュールを接続するケー
ブルとケーブル接続を監視する機構についてＣＨＭとＡ
ＲＢＭとＣＭを例に示したものである。尚、ＤＫＭとＡ
ＲＢＭとＣＭの場合も同様である。ＣＨＭ１１０内のチ
ャネルコントローラＣＨＣ１４１は、アービタとのイン
タフェースパス毎に接続確認部１６２と接続確認部１６
６を持つ。またＡＲＢＭ１２１内アービタ１９１には上
位インタフェースであるＣＨＭまたはＤＫＭインタフェ
ースパス毎にケーブルイネーブル出力部１５６を持つ。
アービタ１９１のケーブルイネーブル出力部１５６は、
ケーブルイネーブル制御部１５７と出力ドライバ１５９
から成り、ＡＲＢＭ１２１の電源オンによりケーブルイ
ネーブル信号１２５をＬＯＷレベルに固定する。ケーブ
ルイネーブル信号１２５は、ＣＨＣ１４１内の接続確認
部１６２に繋がっていて、信号チェック部１６４により
信号レベルを監視されている。

【００３６】ケーブルＡＳＳＹ１１５のコネクタ１２７
が外れた場合、ケーブルイネーブル信号１２５は、ドラ
イブ元のケーブルイネーブル制御部１５７から切り離さ
れ、ＣＨＣ１４１の接続確認部１６２のプルアップ抵抗
１６５によりＨＩＧＨレベルに固定される。信号チェッ
ク部１６４は信号がＨＩＧＨレベルになったことを検出
し、構成情報チェック部１６３へ報告する。

【００３７】構成情報チェック部１６３はあらかじめマ
イクロ設定されているデータと比較し、期待しているＬ
ＯＷデータと不一致していることから、繋がっているは
ずの当該パスが開放されたことを検出し、障害処理部１
６１に報告する。障害処理部１６１は、ケーブルＡＳＳ
Ｙ１１５を管理しているＭＰ１９０に障害報告をする。

【００３８】ＭＰ１９０はディスクアレイ制御装置の構
成に異常が発生していることを他のＭＰにも通報し、ケ
ーブルＡＳＳＹ１１５のパスを論理的に閉塞する。ま
た、ＣＭ１１４とアービタ１９１との接続確認も同様に
して行う。本監視は、システム稼動中に常に行っている
ものであり、データ転送中に発生する障害を未然に防
ぎ、障害によるデータ化けの危険、ＭＰの障害処理負担
によるシステム性能劣化を防止するものである。

【００３９】また、本実施例の図１で示される装置は大
規模な装置構成で、かつ、多様な装置構成に対応できる
為、ケーブルＡＳＳＹと接続される各モジュールの組み
合わせパターンも膨大になり、装置構成の管理が重要な
課題になる。本実施例のケーブル接続確認機能は、確実
に接続してないパスと接続しているパスを明確に切り分
けることができる。そこで、装置立上げ時に本接続確認
機能を用いて各パスの接続状態を確認することで、確実
に求める装置構成が実現可能である。

【００４０】図６は、装置大規模化に対応するべくモジ
ュールの増設について示す。ホストインタフェース数の
追加要求と、ディスク装置の増設要求に対し、クラスタ
１０３にチャネルアダプタモジュール（ＣＨＭ）１３０
を４個、ディスクアダプタモジュール（ＤＫＭ）１３１
を４個及び、アービタモジュール（ＡＲＢＭ）１３２と
１３３を増設した例を示す。以下に図６を用いて増設手
順を説明する。

【００４１】クラスタ１０３のＣＨＭ１２０とＤＫＭ１
２１は、２つのＡＲＢＭ１２２とＡＲＢＭ１２３を経由
してキャッシュモジュールＣＭ１１４とＣＭ１２４へア
クセスを実行している。まず増設するＣＨＭ１３０、Ｄ
ＫＭ１３１、ＡＲＢＭ１３２及びＡＲＢＭ１３３を装置
に実装し、増設した各モジュール間をケーブルで接続
し、各モジュールの個別電源をオンし、増設したモジュ
ール内のＭＰは、すでに稼動しているＭＰからパス診断
要求が来るまで待機する。ＣＨＭ１２０またはＤＫＭ１
２１内のＭＰの指示により、ＡＲＢＭ１２２を使用可能
な他ＭＰとＡＲＢＭ１２２及びＣＭ１１４とＣＭ１２４
に対し、ＡＲＢＭ１２２の論理閉塞命令を通知し、ＡＲ
ＢＭ１２２経由でのアクセスを禁止する。論理閉塞命令
とは、接続確認機能の抑止や、パス系エラー検出機能の
抑止を示す。

【００４２】ここで、ＡＲＢＭ１２２とＣＭ１１４間の
ケーブルＡＳＳＹ１１８のＡＲＢＭ１２２側のコネクタ
を引き抜き、増設するＡＲＢＭ１３２に接続する。同様
にしてＡＲＢＭ１２２とＣＭ１２４間のケーブルＡＳＳ
Ｙ１１９のＡＲＢＭ１２２側のコネクタを引き抜き、増
設するＡＲＢＭ１３３に接続する。これにより、ＣＨＭ
１２０及びＤＫＭ１２１は、ＡＲＢＭ１２２とＡＲＢＭ
１３２とＡＲＢＭ１３３を介したＣＭ１１４とＣＭ１２
４への物理パスを手に入れることができた。

【００４３】ＣＨＭ１２０またはＤＫＭ１２１内のＭＰ
は、増設パスの診断を行い、論理的にパスが接続されて
いることを確認したらパス開放を他ＭＰ、ＡＲＢＭ１２
２、ＡＲＢＭ１３２、ＡＲＢＭ１３３，ＣＭ１１４，Ｃ
Ｍ１２４に通知し、新規増設パスからのキャッシュメモ
リーアクセスが可能になる。同様の手順で、ＡＲＢＭ１
２３を閉塞し、ケーブルの張替え、ケーブル追加を行
い、物理パス及び論理パスを増設する。待機していたＣ
ＨＭ１３０及びＤＫＭ１３１のＭＰはパス診断許可が降
りると、ＣＭ１１４とＣＭ１２４へのパス診断を実施
し、一連の増設処理は終了する。以上説明した増設処理
は、キャッシュメモリーアクセスを継続しながら増設が
可能である。

【００４４】ここで説明した実施例は、ＣＨＭとＤＫＭ
の増設に伴なう処理を説明したが、故障した各モジュー
ル及びケーブルＡＳＳＹの閉塞、交換、回復にも適用さ
れ、一連の処理はキャッシュメモリーアクセスを継続し
ながら、無停止で行われる。また、ＡＣ給電系がストッ
プした場合などで起こる片クラスタダウン時のシステム
回復にも適用される。

【００４５】

【発明の効果】本発明によると、ホストインタフェー
ス、ディスクインタフェースの増設要求に伴うチャネル
アダプタ、ディスクアダプタの増設に対し、各アダプタ
を個別電源を実装した独立モジュール構成とし、チャネ
ルアダプタモジュール、ディスクアダプタモジュールと
共有メモリ部間のパスに、転送データを修正せずに転送
データを垂れ流しながら故障を検出する検出部を持つこ
とを特徴とするアービタモジュールを配置し、接続ケー
ブルを張り替えていくことでＩ／Ｏレスポンス性能を落
とさずに制限なく、ホストアダプタインタフェース、デ
ィスクアダプタインタフェースを増設できる。

【００４６】また、多用な接続パス接続形態に対応した
故障検出機能を備え、アクセス無応答でも故障部位の特
定ができることにより、故障部位の交換が短時間で実施
できる。また、クラスタ障害などの重大障害が発生した
場合でも共有メモリ部へのアクセスパスが２つ残る為、
システムダウンに至ることが少なくなる。

【図面の簡単な説明】

【図１】本発明におけるディスクアレイ制御装置の構成
図。

【図２】従来のコモンバス型ディスクアレイ制御装置の
構成図。

【図３】従来のスター接続型ディスクアレイ制御装置の
構成図。

【図４】障害処理機能の構成図。

【図５】接続確認機能の構成図。

【図６】本発明の別の一実施例であるディスクアレイ制
御装置の構成図。

【符号の説明】

１１，２１…ディスクアダプタ、１４，２４…キャッシ
ュメモリ、２０，３０…チャネルアダプタ、４０，４
１，４２，４３…バスアービタ、４４，４５…ターミネ
ータ、 ４６，４７…共通バス、４８…プラッタ、５
０，５１，５２，５３…ＨＤＤドライブ、６０，６１，
６２，６３…ドライブインタフェース、１００…ホスト
コンピュータ、 １０１…ディスクアレイ制御装置、１
０２，１０３…クラスタ、 １０６，１０７…共通電
源、１０８…ＤＫＵ、１１０，１２０，１３０…チャネ
ルアダプタモジュール、１１１，１２１，１３１…ディ
スクアダプタモジュール、１１２，１１３，１２２，１
２３，１３２，１３３…アービタモジュール、１１４，
１２４…キャッシュモジュール、１１５，１１６，１１
８，１１９…ケーブルＡＳＳＹ、 １１７…個別電源、
１２５…ケーブルイネーブル信号、 １２７…コネク
タ、１４１…チャネルコントローラ、 １５７…ケー
ブルイネーブル制御部、１５８…ケーブルイネーブル出
力部、１５９…出力ドライバ、１６１…障害処理部、
１６２…接続確認部、１６３…構成情報チェック部、１
６４…信号チェック、１６５…プルアップ抵抗、１６７
…キャッシュメモリコントローラ、 １７０，１７１
…セレクタ、１７２，１７３，１７４，１７５，１７６
…障害検出器、１７８…データライト保護部、
１７９…キャッシュメモリ、１８１，１８５…アー
ビタエラー検出信号、１８２…ＣＭエラー検出信号、１
８３…ＲＥＱ信号、１８４…ＡＣＫ信号、１９０…Ｍ
Ｐ、１９１，１９２…アービタ、２７７…調停部。

Claims (5)

【特許請求の範囲】
1. 【請求項１】一つ以上のホストコンピュータから転送さ
   れる入出力データを処理する物理的に独立した２つ以上
   のチャネルアダプタ部と、一つ以上の磁気ディスク装置
   から転送される入出力データを処理する物理的に独立し
   た２つ以上のディスクアダプタ部と、前記磁気ディスク
   装置のデータ及び磁気ディスク装置に関する制御情報を
   格納する物理的に独立した共有メモリ部から成るディス
   ク制御装置において、前記チャネルアダプタ部及びディ
   スクアダプタ部と共有メモリ部との間に物理的に独立し
   た２つ以上の交替可能なアービタ部を介在させ、各々を
   物理的に独立した接続部で結線する構造を持ち、前記チ
   ャネルアダプタ部、ディスクアダプタ部、共有メモリ
   部、アービタ部には各々独立した電源を実装したことを
   特徴とするディスクアレイ制御装置。
2. 【請求項２】２つ以上のＡＣ電源を持ち、ＡＣ電源境界
   毎に前記チャネルアダプタ部、ディスクアダプタ部及び
   共有メモリ部を持つディスク制御装置において、同一Ａ
   Ｃ電源境界毎に２つ以上の前記アービタを持ち、各々の
   チャネルアダプタとディスクアダプタとアービタ部と接
   続部が閉塞可能で、閉塞部からなるパスとは別の交替パ
   スから共有メモリアクセスを継続しながら、閉塞した部
   位を交換できることを特徴とする請求項１記載のディス
   クアレイ制御装置。
3. 【請求項３】前記アービタは、入力する転送データの故
   障を検出する故障検出器を持ち、アービタ内で転送デー
   タ及び故障検出コードの修正をしないアービタにおい
   て、アービタを通過して前記共有メモリアクセスできる
   転送元部位である前記チャネルアダプタまたはディスク
   アダプタに直結された故障報告ラインと、最終的な転送
   先である前記共有メモリに直結された故障報告ラインを
   持ち、故障検出時には転送しているチャネルアダプタ、
   またはディスクアダプタに直結された報告ラインを有効
   にすることで故障の発生した部位を特定し、前記共有メ
   モリに直結された故障報告ラインを有効にすることで前
   記共有メモリに故障データを書込むことを抑止すること
   を特徴とする請求項１又は２記載のディスクアレイ制御
   装置。
4. 【請求項４】請求項１から３のいずれか１項記載のディ
   スク制御装置において、前記接続部が、接続している転
   送元部位から専用ラインを常に有効にし接続の確認をす
   る接続確認機能を持ち、アービタに入出力するパスの増
   減設を無停止で実施及び、接続部に使用される接合部品
   であるコネクタなどの勘合不良を検出することを特徴と
   するディスクアレイ制御装置。
5. 【請求項５】前記アービタと共有メモリ間に更にアービ
   タを持ち、更にそのアービタと共有メモリの間にアービ
   タを接続して、アービタの階層を拡張していくことで、
   より多くの前記チャネルアダプタ及びディスクアダプタ
   を拡張接続できることを特徴とする請求項１又は２記載
   のディスクアレイ制御装置。