KR20070047679A - 리플로우 장치, 리플로우 방법, 및 반도체 장치의 제조방법 - Google Patents

리플로우 장치, 리플로우 방법, 및 반도체 장치의 제조방법 Download PDF

Info

Publication number
KR20070047679A
KR20070047679A KR1020060025226A KR20060025226A KR20070047679A KR 20070047679 A KR20070047679 A KR 20070047679A KR 1020060025226 A KR1020060025226 A KR 1020060025226A KR 20060025226 A KR20060025226 A KR 20060025226A KR 20070047679 A KR20070047679 A KR 20070047679A
Authority
KR
South Korea
Prior art keywords
formic acid
processing chamber
reflow
substrate
solder
Prior art date
Application number
KR1020060025226A
Other languages
English (en)
Other versions
KR100739089B1 (ko
Inventor
히로유키 마츠이
히로히사 마츠키
고키 오타케
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20070047679A publication Critical patent/KR20070047679A/ko
Application granted granted Critical
Publication of KR100739089B1 publication Critical patent/KR100739089B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

땜납 전극 표면의 청정화에 포름산을 사용하는 리플로우 장치에 있어서, 포름산의 부식 작용에 의한 반응 생성물의 생성, 비산을 방지한다.
피처리 기판 위에 형성된 땜납 부재에 리플로우 처리를 행하는 장치는, 처리 챔버와, 상기 처리 챔버 내에 포름산을 포함하는 분위기 가스를 도입하는 포름산 도입 기구를 구비하고, 상기 처리 챔버의 리플로우 처리부와 처리 챔버 내벽의 사이에, 포름산에 대한 내식성을 갖는 부재로 이루어지는 쉴드재가 배열 설치되어 있다.
포름산, 내식성, 쉴드재, 리플로우 장치

Description

리플로우 장치, 리플로우 방법, 및 반도체 장치의 제조 방법{A REFLOW APPARATUS, A REFLOW METHOD, AND A MANUFACTURING METHOD OF A SEMICONDUCTOR DEVICE}
도 1은 종래의 리플로우 장치의 개략구성도.
도 2는 본 발명의 제1 실시예에 따른 리플로우 장치의 개략구성도.
도 3은 도 2의 리플로우 장치에 사용하는 쉴드재로 금속 소재를 사용했을 경우의 내식성 검사 결과를 나타내는 표.
도 4는 본 발명의 제2 실시예에 따른 리플로우 장치의 개략구성도.
도 5는 본 발명의 제3 실시예에 따른 리플로우 장치의 개략구성도.
도 6은 본 발명의 제1∼제3 실시예의 리플로우 장치의 분해 사시도.
도 7은 본 발명의 제4 실시예에 따른 리플로우 장치의 개략구성도.
도 8은 도 7의 배치 처리(batch processing)형의 리플로우 장치에 사용하는 처리 매거진(processing magazine)의 개략구성도.
도 9는 제2 또는 제3 실시예의 리플로우 장치에 있어서의 처리 타이밍을 나타내는 도면.
도 10은 도 9의 처리 타이밍에 따른 가열 용융 리플로우 처리의 플로우 차트.
[도면의 주요 부분에 대한 부호의 설명]
1 처리 챔버
2 포름산 도입관
3 불활성 가스 도입관
4 포름산 분무 기구
5 분무 노즐
6a 포름산 분위기 미스트(mist-like formic acid atmosphere gas)
6b 포름산 분위기 가스
7 보조 히터
8 웨이퍼 압압 기구
9 반도체 웨이퍼
10 웨이퍼 가열 히터
11 쉴드판
12 포름산 분해 히터
15 처리 매거진(processing magazine)
본 발명은, 반도체 웨이퍼 등에 형성된 땜납 전극을 용융·성형하는 리플로우 장치에 관한 것으로서, 특히, 플럭스를 사용하지 않고 땜납 전극의 용융·성형 을 행하는 플럭스리스(fluxless) 리플로우 장치에 있어서의 챔버재의 부식 방지 기술에 관한 것이다.
플립 칩(flip chip) LSI의 제조에 있어서, 플럭스를 사용하지 않고, 포름산의 환원력을 이용하여 땜납 전극의 표면 산화막을 제거하여, 땜납 범프(bump)의 형상을 가다듬는 플럭스리스 리플로우 장치가 제안되어 있다(예를 들면, 특허문헌 1 참조).
플럭스리스 리플로우 장치에서는, 땜납 범프 표면의 청정화에 플럭스를 사용하지 않으므로, 리플로우 후에 유기 용제를 사용한 플럭스의 세정이 불필요해져, 공정을 단축할 수 있다. 또한 대량의 유기 용제를 사용하여 행해지고 있었던 플럭스 세정을 생략함으로써, 환경에의 악영향, 특히 이산화탄소의 발생을 억제할 수 있다.
상기 특허문헌 1의 장치에서는, 감압 하에서 가열 리플로우를 행하기 때문에, 땜납 범프 중으로의 가스의 들어감이 거의 없어, 보이드의 발생을 방지할 수 있다. 따라서 땜납 범프의 신뢰성도 향상한다.
도 1은 종래의 리플로우 장치의 개략구성도이다.
리플로우 장치는 가열 용융 리플로우 처리를 행하는 처리 챔버(1)와, 포름산 분무 기구(4)를 갖는다.
포름산 분무 기구(4)에는, 포름산 도입관(2)으로부터 액체 포름산이 도입되며, 불활성 가스 도입관(3)으로부터, 질소(N), 아르곤(Ar) 등의 불활성 가스가 도입된다.
도입된 포름산 용액과 불활성 가스는 분무 노즐(5) 내에서 혼합되고, 분무 노즐(5)로부터 포름산 분위기 미스트(6a)가 분무된다. 분무된 포름산 분위기 미스트(6a)는 보조 히터(7)에 의해 미스트 상태가 유지되어, 또는 기화(氣化)가 조장되어서, 처리 챔버(1) 내로 도입된다.
처리 챔버(1) 내에는, 표면에 소정의 땜납 전극이 형성된 반도체 웨이퍼(9)가 배치된다. 반도체 웨이퍼(9)는 가열 히터(10)의 윗쪽에 보유 유지되어, 웨이퍼 압압 기구(8)에 의해 고정된다. 처리 챔버(1) 내는 가열 히터(10)에 의해 가열되고, 또한 배기 장치(도시하지 않음)에 의해 감압되어 있기 때문에, 도입된 포름산 분위기 미스트(6a)는 포름산 분위기 가스(6b)로서 반도체 웨이퍼(9) 위로 확산한다.
[특허문헌 1] 일본국 특개2001-244618호 공보
처리 챔버(1)는 일반적으로, 철(Fe), 니켈(Ni), 크롬(Cr)을 주성분으로 하는 스테인레스강 SUS304로 구성되어 있지만, SUS304는 포름산에 대한 장기 내구성이 부족하다. 특히 리플로우 등의 가열 용융 처리의 경우, SUS304로 구성되는 챔버 내벽에 부착하는 포름산 액적 중, 휘발하지 않은 성분이 챔버재(chamber material)를 부식시켜서 고체화하여, 잔류가 현저해진다.
잔류물이 축적하면, 금속성 이물(異物)로서 챔버 내의 오염원으로 된다. 이와 같은 금속성 이물은 반도체 웨이퍼 위에 형성된 집적 회로(LSI) 소자부, 또는 회로 기판 위에 탑재된 전자 부품 등의 피처리물에 비산, 부착하는 일이 있어, 피 처리물의 품질의 저하를 초래하는 동시에, 리플로우 장치의 장기 안정성이 저하한다.
이 문제를 회피하기 위해서는, 챔버 내부의 정기적인 클리닝을 행하거나, 액적의 분무를 행하지 않고, 포름산이 든 용기 내에서 증발시키는 방식을 취하는 것이 바람직하나, 항구적인 것은 아니다.
그래서, 본 발명은 장기 사용 상황 하에서, 포름산을 사용한 가열 용융 처리에 대한 내구성을 확보하여, 고품질로 안정한 제품을 공급할 수 있는 리플로우 장치를 제공하는 것을 목적으로 한다.
본 발명은 또, 그와 같은 리플로우 장치를 사용한 반도체 장치의 제조 방법의 제공을 목적으로 한다.
상기 과제를 해결하기 위해, 본 발명에서는, 포름산을 포함하는 분위기 가스를 도입하면서 땜납을 용융시키는 리플로우 장치의 처리 챔버 내에, 포름산에 대한 내성이 뛰어난 쉴드재를 설치한다. 또는, 처리 챔버 내벽의 근방에 포름산의 가열 분해 수단을 설치하여, 챔버 내에 잔존하는 포름산의 분해 처리를 행한다. 이들의 적어도 하나를 채용함으로써, 챔버 내의 부식을 방지하여, 기판 위로 금속성 이물의 비산, 부착을 방지한다.
구체적으로는, 본 발명의 제1 측면에서는, 피처리 기판 위에 형성된 땜납 부재에 리플로우 처리를 행하는 리플로우 장치는, 처리 챔버와, 상기 처리 챔버 내에 포름산을 포함하는 분위기 가스를 도입하는 포름산 도입 기구를 구비하고, 상기 처 리 챔버의 리플로우 처리부와 처리 챔버 내벽의 사이에, 포름산에 대한 내식성을 갖는 부재로 이루어지는 쉴드재가 배열 설치되어 이루어지는 것을 특징으로 한다.
본 발명의 제2 측면에서는, 피처리 기판 위에 형성된 땜납 부재에 리플로우 처리를 행하는 리플로우 장치는,
처리 챔버와, 상기 처리 챔버 내에 포름산을 포함하는 분위기 가스를 도입하는 포름산 도입 기구를 구비하고, 상기 처리 챔버의 리플로우 처리부와 처리 챔버 내벽의 사이에, 포름산을 가열 분해하기 위한 포름산 분해 수단이 배열 설치되어 이루어지는 것을 특징으로 한다.
어느 장치에 의해서도, 포름산에 의한 챔버재의 부식을 방지하여, 반응 생성물(금속성 이물)이 기판 위의 회로부나, 전자 부품 위로 비산하는 것을 회피할 수 있다.
양호한 구성예로서, 리플로우 장치는, 포름산에 대한 내식성을 갖는 쉴드재와, 포름산을 가열 분해하기 위한 포름산 분해 수단 둘다를 구비해도 좋다. 이 경우, 포름산 분해 수단은 예를 들면, 쉴드재와 처리 챔버 내벽의 사이에 배치된다.
쉴드재는 예를 들면, 하스텔로이(Hastelloy) 또는 SUS316L을 포함하는 금속 재료, 에폭시 수지 또는 폴리이미드 수지를 포함하는 수지 재료, 폴리올레핀 또는 내열성이 있는 테플론(Teflon: 등록상표)으로 코팅된 재료 등으로 구성된다.
본 발명의 제3 측면에서는, 땜납 부재의 리플로우 방법을 제공한다. 리플로우 방법은,
(a) 땜납 부재가 탑재된 피처리 기판을 가온하고,
(b) 상기 피처리 기판이 제1 온도에 도달한 때에, 상기 피처리 기판 위에 포름산을 포함하는 분위기 가스를 도입하고,
(c) 상기 피처리 기판이 제2 온도에 도달한 때에, 당해 제2 온도를 유지하여, 상기 땜납 부재를 용융 처리하고,
(d) 상기 땜납 부재의 용융이 완료한 때에, 상기 포름산의 가열 분해를 개시하는 공정을 포함한다.
본 발명의 제4 측면에서는, 리플로우 처리를 포함하는 반도체 장치의 제조 방법을 제공한다. 반도체 장치의 제조 방법은,
(a) 소정 위치에 땜납 전극을 갖는 피처리 기판을 처리 챔버에 설치하여 가열하고,
(b) 상기 피처리 기판이 제1 온도에 도달한 때에, 상기 처리 챔버 내에 포름산을 포함하는 분위기 가스를 도입하고,
(c) 상기 피처리 기판이 제2 온도에 도달한 때에, 당해 제2 온도를 유지하여, 가열 용융에 의해 상기 땜납 전극을 성형하여 땜납 범프를 형성하고,
(d) 상기 땜납 범프의 형성 후에, 상기 포름산의 가열 분해를 개시하는 동시에, 상기 피처리 기판을 상기 제1 온도로 강온하는
공정을 포함한다.
[발명을 실시하기 위한 최량의 형태]
도 2는 본 발명의 제1 실시예에 따른 리플로우 장치의 개략구성도이다.
제1 실시예에 있어서는, 리플로우 장치는, 리플로우 처리를 행하는 처리 챔 버(1)와, 처리 챔버(1) 내에 포름산을 포함하는 분위기 가스를 도입하는 포름산 분무 기구(포름산 도입 기구)(4)와, 당해 처리 챔버(1)의 내벽면(내측 표면) 근방에 설치된 쉴드재(11)를 갖는다.
본 실시예에 있어서 쉴드재(11)는 포름산의 강력한 부식력에 대하여 내식성을 갖는 재료에 의해 형성된다.
후술하는 바와 같이, 쉴드재(11)는 예를 들면, 하스텔로이, SUS316L 등의 금속 재료, 또는 에폭시 수지, 폴리이미드 수지 등의 내열성 수지로 형성된다. 또는, 폴리올레핀 또는 내열성을 갖는 테플론으로 코팅된 SUS304 등의 금속판으로 구성되어도 좋다.
포름산 분무 기구(4)에는, 포름산 도입관(2)으로부터 액체 포름산이 도입되며, 한편 불활성 가스 도입관(3)으로부터는 질소(N), 아르곤(Ar) 등의 불활성 가스가 도입된다.
도입된 포름산 용액과 불활성 가스는 분무 노즐(5) 내에서 혼합되고, 분무 노즐(5)로부터 미스트 형상의 포름산 분위기 가스(6a)가 분무된다. 분무된 포름산 분위기 미스트(6a)는 보조 히터(7)에 의해, 미스트 상태가 유지되어, 또는 기화가 조장되어, 처리 챔버(1) 내의 피처리물 위에 도입된다.
처리 챔버(1) 내에는, 표면에 소정의 땜납 전극이 형성된 피처리 반도체 웨이퍼(9)가 배치된다. 반도체 웨이퍼(9)는, 가열 히터(10)의 윗쪽에 보유 유지되어, 웨이퍼 압압 기구(8)에 의해 고정된다. 처리 챔버(1) 내는 가열 히터(10)에 의해 가열되고, 또, 도시하지 않은 배기 장치에 의해 감압되어 있기 때문에, 도입 된 포름산 미스트(6a)는 포름산 분위기 가스(6b)로서 반도체 웨이퍼(9) 위로 확산한다.
상기 웨이퍼 압압 기구(8)는 처리 챔버의 상부에 지지된 복수 개의 지지봉(8a), 당해 지지봉(8a)에 지지된 틀(8b), 및 당해 틀(8b)로부터 뻗은 복수 개의 압압봉(8c)을 구비한다. 지지봉(8a)은 에어 실린더 기구(도시 생략)에 의해 상하 이동이 가능하게 되며, 또 압압봉(8c)도 스프링 기구를 내장하여(도시 생략), 반도체 웨이퍼(9)를 탄성적으로 압압한다. 한편, 틀(8b)은 직사각형 모양 또는 링 모양으로 하고, 포름산 미스트(6a)는 당해 틀(8b)의 중앙부 개구를 통하여 반도체 웨이퍼(9) 위에 이른다.
또, 도시는 하지 않지만, 리플로우 장치에는, 일반적인 구성으로서, 반도체 웨이퍼를 미리 소정의 온도로 가온하는 예열실, 리플로우 처리 후의 반도체 웨이퍼 온도를 강온시키는 냉각실이 설치되어 있다. 또한 처리 챔버(1) 내로의 반도체 웨이퍼의 반송, 꺼냄을 행하는 로봇 암(arm)이 배열 설치된 반송 챔버, 처리해야 할 반도체 웨이퍼를 보유 유지한 카세트를 수용해 두는 로드 록(L/L: load lock) 챔버 등도 설치되어 있다. 이것들에 대해서는, 본 발명과 직접 관계되지 않으므로 설명을 생략한다.
이와 같은 구성을 갖는 본 발명의 제1 실시예에 따른 리플로우 장치에 있어서는, 쉴드재(11)가 처리 챔버(1)의 내벽면 근방에 배치되어 있으므로, 확산된 포름산 분위기 가스(6b)가 직접 처리 챔버(1)의 내벽 표면에 부착하는 일이 없다. 또한 쉴드재 자체는 내식성이 높으므로, 쉴드재(11) 위에, 기화하지 않고 포름산이 남았다고 해도, 부식에 기인하는 금속성 이물의 생성을 억제할 수 있다.
도 3은 쉴드재(11)에 알맞는 금속 재료를 결정하기 위해서, 여러 금속 재료에 대하여 행한 내식성 검사의 결과를 나타내는 표이다.
내식성 검사 1로서, 이들 금속편을 85% 포름산에 침지하고, 침지 전후에서의 질량 변화의 비율 측정과, 외관 관찰을 행했다. 이 때의 침지 조건은 포름산 온도가 실온, 침지 시간은 48시간, 침지 후의 건조가 24시간이다. 검사 1의 결과는 이하와 같다.
(1) Cu/Ni 도금: 부식에 의한 질량감소율은 0.085%, Ni 도금의 박리에 의해, Cu와의 반응(녹청)이 일어나, 판정은 NG.
(2) SUS304: 질량 변화 없슴, 외관 변화 없슴으로, 판정은 OK.
(3) SUS316L: 질량 변화 없슴, 외관 변화 없슴으로, 판정은 OK.
(4) 하스텔로이 C-22: 질량 변화 없슴, 외관 변화 없슴으로, 판정은 OK.
또한 조건을 바꾸어, Cu/Ni 도금 이외의 금속편에 대하여, 내식성 검사 2를 행했다. 85% 포름산에 침지하고, 침지 전후에서의 질량 변화의 비율 측정과, 외관 관찰을 행했다. 침지 조건은 포름산 온도가 80℃, 침지 시간이 45시간, 침지 후 건조 시간이 24시간이다. 검사 2의 결과는 이하와 같다.
(1) SUS303: 질량증가율이 1.97%로 감소하고, 금속편의 표면에 백색 개체의 이물이 생성되어, 판정은 NG.
(2) SUS316L: 질량 변화 없슴, 외관 변화 없슴으로, 판정은 OK.
(3) 하스텔로이 C-22: 질량 변화 없슴, 외관 변화 없슴으로, 판정은 OK.
이상의 결과를 합하면, 도 3에 나타내는 바와 같이, 하스텔로이 C-22와 SUS316L에 대해서는, 내식성이 우수하고, 쉴드재(11)에 적합함을 알 수 있다. SUS304는 쉴드재(11)로서 사용할 수 있지만, 장기에 걸쳐 가열 용융 리플로우 장치에서 사용하는 경우는, 내식성이 열화할 가능성도 있다.
이와 같이, 쉴드재로서 금속 재료를 사용하는 경우는, 하스텔로이 C-22 또는 SUS316L이 바람직하다. 하스텔로이 C-22는 고가의 재료이며, 처리 챔버(1)의 전체를 이 재료로 구성하면, 장치 전체의 코스트가 증대하지만, 쉴드재(11)로서 내벽에 둘러침으로써, 코스트의 상승을 억제하는 동시에, 종래의 처리 챔버의 구성 및/또는 제조 과정을 크게 바꾸는 일 없이, 포름산에 대한 내식성을 향상할 수 있다.
한편, 이들 금속재에 비해서 저렴하고 가공하기 쉬운 수지 재료, 예를 들면, 에폭시 수지 또는 폴리이미드 수지로 쉴드재(11)를 구성해도 좋다. 또한 SUS304 등 임의의 금속으로 형성한 판자 모양 부재에, 폴리올레핀 코팅 또는 내열성이 있는 테플론 코팅을 실시한 것을 쉴드재(11)로서 사용해도 좋다.
챔버 내에 분위기 가스(또는 미스트)(6)를 도입하는 도입관(2a) 및 웨이퍼 압압 기구(8) 등, 처리 챔버(1) 내에 배치하는 것에 관해서도, 하스텔로이, SUS316L 등 포름산에 대한 내식성이 우수한 재료로 구성하는 것이 바람직하다.
쉴드재(11)를 떼어낼 수 있게 설치해도 좋다. 이 경우, 쉴드재(11)의 교환이 가능하게 되어, 리플로우 장치의 내구성을 더 향상한다. 동시에, 반도체 웨이퍼 위의 집적 회로 소자부, 또는 회로 기판 위의 전자 부품에의 금속성 이물의 비산, 부착을 확실하게 방지하여, 제품의 품질 및 신뢰성을 향상할 수 있다.
도 4는 본 발명의 제2 실시예에 따른 리플로우 장치의 개략구성도이다. 제2 실시예에서는, 쉴드판(11) 대신에, 처리 챔버(1)의 내벽면을 덮어, 포름산 분해용 히터(12)를 설치한다. 포름산 분해용 히터(12)는 쉬이쓰(sheath) 히터 또는 마이크로 히터 등의 좁고 플렉서블한 둘러치기(引回) 가능한 것이 적합하다.
처리 챔버(1)의 내벽면을 덮어서 포름산 분해용 히터(12)를 설치함으로써, 내벽에 부착한 포름산을 포함하는 분위기 가스(6b)를 분해 처리할 수 있다. 포름산을 포함하는 분위기 가스(6b)는, 200℃ 이상에서 가열함으로써 분해 가능하며, 이에 의해, 포름산과 챔버재와의 반응 생성물의 석출을 억제할 수 있다.
후술하는 바와 같이, 포름산 분해 히터(12)의 온/오프 동작은, 리플로우 처리의 완료시, 즉, 포름산 분위기 가스의 분무 하에서, 반도체 웨이퍼(9) 위의 땜납 전극 표면의 산화막을 제거하면서, 가열 용융에 의한 범프 전극의 형상 성형이 완료한 시점에서, 포름산 분해 히터(12)를 온으로 하는 것이 바람직하다. 리플로우 중에는, 포름산에 의한 환원 작용을 이용하여, 땜납 표면의 청정화를 행할 필요가 있으므로, 리플로우 완료 후에, 쉴드재 또는 챔버재에 부착한 포름산을 200℃ 이상에서 가열 분해하여, 부식을 방지한다.
제2 실시예에서도, 종래의 처리 챔버의 구성을 크게 바꾸는 일 없이, 포름산에 의한 부식을 효과적으로 방지하고, 반도체 웨이퍼 위의 집적 회로 소자 또는 회로 기판 위의 전자 부품 등의 피처리물에의 이물의 부착을 방지할 수 있다. 그 밖의 구성은, 상기 도 2에 나타내는 제1 실시예와 같으므로 설명을 생략한다.
도 5는 본 발명의 제3 실시예에 따른 리플로우 장치의 개략구성도이다. 제3 실시예에서는, 상기 쉴드재(11)와 포름산 분해 히터(12) 둘다를 사용한다.
포름산 분해 히터(12)는 처리 챔버(1)의 내벽과, 쉴드재(11)의 사이에 삽입하는 것이 바람직하다. 포름산 분해 히터(12)에 의해, 쉴드재(11) 자체가 200℃ 이상으로 가열되어, 쉴드재(11)에 부착한 포름산 분위기 가스(6b)를 분해할 수 있다. 이에 의해, 원래 내식성이 뛰어난 쉴드재의 부식을, 더 확실히 억제할 수 있다.
제1 실시예 및 제2 실시예와 같이, 쉴드재(11)와 포름산 분해 히터(12)의 어느 하나를 사용하는 것만으로도 처리 챔버(1)의 내벽의 부식을 방지하고, 반도체 웨이퍼 위의 집적 회로 소자부의 동작의 신뢰성을 유지할 수 있지만, 이것들을 조합시킴으로써 리플로우 장치의 내구성을 더 향상하고, 제품의 품질 향상에 크게 기여할 수 있다.
도 6은 상술한 제1∼제3 실시예에 따른 리플로우 장치의 분해 사시도이다. 도 6의 (a)는 제1 실시예의 리플로우 장치이며, 처리 챔버(1)의 내벽면 근방에, 전체 면에 걸쳐 쉴드재(11)가 배치되어 있다. 쉴드재(11)로 둘러싸인 공간에, 반도체 웨이퍼 가열 히터(10)가 배치되며, 반도체 웨이퍼 가열 히터(10)의 윗쪽에, 반도체 웨이퍼(9)가 보유 유지된다. 반도체 웨이퍼(9) 위에는, 포름산 분무 기구(4)에 의해 포름산 분위기 가스가 도입된다.
도 6의 (b)는 제2 실시예의 리플로우 장치이며, 처리 챔버(1)의 내벽 표면을 덮어, 포름산 분해 히터(12)가 배열 설치되어 있다.
도 6의 (c)는 제3 실시예의 리플로우 장치이며, 처리 챔버(1)를 구성하는 챔 버재와 쉴드재(11)의 사이에, 포름산 분해 히터(12)가 샌드위치 상태로 배열 설치되어 있다.
어느 구성에 의해도, 부착한 포름산 성분을 가열 분해할 수 있으므로, 당해 포름산과 챔버재 또는 쉴드재(11)와의 반응이 억제된다.
도 7은 본 발명의 제4 실시예에 따른 리플로우 장치의 개략구성도이다. 제4 실시예는, 복수의 반도체 웨이퍼를 배치 처리하는 리플로우 장치에 관한 것이다. 처리 매거진(15)에 지지된 복수의 반도체 웨이퍼가, 처리 매거진(15)째로 로(爐) 내로 반송된다. 노(爐) 내는 반도체 웨이퍼 수취 에리어(A)와, 리플로우 처리 에리어(B)와, 반도체 웨이퍼 반출 에리어(C)로 나뉘어진다. 리플로우 처리 에리어(B)가 처리 챔버에 대응하고, 반도체 웨이퍼 수취 에리어(A)와 반출 에리어(C)가 메인 챔버에 대응한다.
노 내는 질소(N2) 분위기로 되어 있다. 노의 내벽 전체 면이 쉴드재(11)로 덮어지며, 또한, 내벽과 쉴드재(11)의 사이에, 포름산 분해 히터(12)가 전체에 둘러쳐져 있다. 복수의 반도체 웨이퍼를 탑재한 처리 매거진(15)은, 로더(21)의 셔터(24a)로부터, 웨이퍼 수취 에리어(A)로 반송된다.
처리 에리어(B)에는, 포름산 분무 노즐(25)이 설치되어 있다. 처리 매거진(15)이 에리어(B)에 설치되면, 히터(20)가 윗쪽으로부터 하강하여, 처리 매거진(15)에 탑재된 복수의 반도체 웨이퍼를 일괄하여 가열한다. 소정의 온도에 도달하면, 가열 하에서 포름산 분무 노즐(25)로부터 포름산 미스트가 분무되어, 반도체 웨이퍼 위에 형성된 땜납 전극의 표면 청정화(환원 처리)와 범프 성형(가열 용융 처리)이 행하여진다.
리플로우 처리가 끝나면, 처리 매거진(15)은 반도체 웨이퍼 배출 에리어(C)로부터 셔터(24b)를 거쳐서 언로더(unloader)(22)로 배출된다. 로더(loader)(21) 및 언로더(22)의 셔터부(24a, 24b)의 근방에는, 질소 가스에 의한 에어 커튼이 사용되어, 노 내의 N2 분위기를 유지한다. 사용한 포름산은, 포름산 회수 박스(31)로 회수된다.
로의 상부의 시로코 팬(sirocco fan)(29a)은 상시 동작하고, 처리 매거진(15)의 하부에 위치하는 시로코 팬(29b) 또는 드라이 펌프(30)는 특정 시에 동작한다.
모든 처리가 완료하면, 퍼지 노즐(32)로부터 질소 가스가 퍼지된다.
도 8은 도 7의 리플로우 장치에 사용되는 처리 매거진(15)의 개략구성도이다. 복수매의 반도체 웨이퍼(도시하지 않음)는, 서로 평행하게 처리 매거진(15)으로 보유 유지된다. 처리 매거진(15)은 반도체 웨이퍼가 횡으로(노 바닥면과 평행하게) 나란하도록, 처리 챔버 내에 삽입된다.
포름산 가스는 포름산 분무 노즐(25)측으로부터 슬릿(27)을 통하여 반도체 웨이퍼의 사이로 들어와, 환원 작용에 의해, 각 반도체 웨이퍼에 형성된 땜납 전극 표면의 산화막을 제거한다.
제4 실시예와 같이 배치 처리하는 경우에서도, 노 내의 내벽이 쉴드재(11)로 덮어지며, 쉴드재와 내벽의 사이에 포름산 분해 히터(12)가 삽입되어 있기 때문에, 분무된 포름산 가스가 쉴드재(11)에 부착해도 가열 분해된다. 이에 의해, 포름산에 의한 노 내의 부식을 방지하고, 반도체 웨이퍼 위에의 금속성 이물(반응 생성물)의 비산을 방지할 수 있다. 또, 도 7의 예에서는, 쉴드재(11)와 포름산 분해 히터(12) 둘다를 사용하고 있지만, 어느 하나를 사용함으로써도, 충분한 부식 방지 효과를 달성할 수 있다.
도 9는 제2 실시예 또는 제3 실시예와 같이, 감압(배기)형의 리플로우 장치에서 포름산 분해 히터(12)를 사용할 경우의 처리 타이밍을 나타내는 그래프이다. 그래프 상부는, 반도체 웨이퍼의 온도 프로파일, 그래프 하부는, 처리 챔버(1) 내의 압력 프로파일이다. 가로축은 시간(분)을 나타낸다.
타이밍(A)에 있어서, 처리 챔버(1) 내를 소정의 압력으로 배기, 감압하고, 반도체 웨이퍼(9)를 감압된 처리 챔버(1) 내에 배치한다. 반도체 웨이퍼(9)는 웨이퍼 가열 히터(10) 위에 보유 유지된다.
타이밍(B)에서, 반도체 웨이퍼의 온도가 설정 온도(1)에 도달하면, 포름산과 질소(N2)의 혼합 가스(포름산 분위기 가스)를 분무하여, 반도체 웨이퍼(9) 위에 형성된 땜납 전극 표면의 산화막의 제거를 개시한다. 이 사이, 가열 히터(10)에 의한 반도체 웨이퍼의 가열을 계속한다. 가열과 포름산 분위기 가스의 분무에 의해, 처리 챔버(1) 내의 압력은 급격히 상승한다.
타이밍(C)에서, 반도체 웨이퍼 온도가 설정 온도(2)에 도달하면, 땜납 전극 의 용융이 개시된다. 설정 온도(2)에서 수 분간 유지하여, 포름산 분위기 가스의 분무 하에서의 가열 용융 처리(리플로우)를 행한다.
타이밍(D)에서, 땜납 범프의 성형(리플로우)이 완료하면, 포름산 분해 히터(12)를 온(ON)으로 한다. 또한 배기 밸브를 열어서 배기하면서, 설정 온도(1)까지 반도체 웨이퍼 온도를 내린다. 이에 의해, 처리 챔버(1) 내의 압력은 급격히 저하한다.
타이밍(E)에서, 소정의 압력까지 처리 챔버(1)의 배기를 계속한다. 그 후에 반도체 웨이퍼를 냉각실로 이동하면, 반도체 웨이퍼 온도는 실온으로 강하한다.
도 10은 도 4(제2 실시예) 또는 도 5(제3 실시예)의 리플로우 장치에 있어서, 도 9의 처리 타이밍에 따른 리플로우 처리를 행할 경우의 처리 순서를 나타내는 플로우 차트이다.
우선, 스텝 S101에서, 예열실과 냉각실을 각각 소정의 온도로 가온해 둔다.또한 웨이퍼 반송, 배출용의 메인 챔버의 압력을 20 Pa 정도, 처리 챔버(1)의 압력을 10 Pa 이하로 배기해 둔다.
다음에 스텝 S102에서, 웨이퍼 캐리어(도시하지 않음)를 세트하고, 로드 록(L/L) 챔버의 압력을 10 Pa 이하로 배기한다.
다음에 스텝 S103에서, 로봇에 의해 반도체 웨이퍼를 카세트로부터 처리 챔버(1)로 옮겨 놓는다. 이 스텝은 도 9의 타이밍(A)에 상당한다.
다음에 스텝 S104에서, 반도체 웨이퍼 온도가 설정 온도 1에 도달하면, 포름 산과 질소(N2)의 혼합 가스를 분무하여, 반도체 웨이퍼(9) 위의 땜납 전극 표면의 산화막 제거를 개시한다. 이 스텝은 도 9의 타이밍(B)에 상당한다.
다음에 스텝 S105에서, 반도체 웨이퍼 온도가 설정 온도 2에 도달하면, 그 온도에서 수 분간 유지하여, 가열 용융에 의한 땜납 전극의 성형을 행한다. 이 스텝은 도 9의 타이밍(C)에 상당한다.
다음에 스텝 S106에서, 포름산 분위기 가스 분무 하에서의 땜납 전극의 성형이 완료하면, 포름산 분해 히터(12)를 온(ON)으로 하여, 처리 챔버(1) 내에 부착, 잔존하는 포름산의 분해 처리를 개시한다. 동시에, 배기 밸브(도시하지 않음)를 열어, 배기하면서 설정 온도(1)까지 강온한다. 이 스텝은 도 9의 타이밍(D)에 상당한다.
다음에 스텝 S107에서, 처리 챔버(1) 내가 10 Pa 이하로 될 때까지 배기를 계속한다. 이 스텝은 도 9의 타이밍(E)에 상당한다.
다음에 스텝 S108에서, 반도체 웨이퍼(9)를 꺼내어, 냉각실로 이동한다. 이 때, 메인 챔버로부터 다음 반도체 웨이퍼가, 처리 챔버(1) 내로 옮겨 놓여진다.
스텝 S109에서, 실온까지 냉각된 반도체 웨이퍼가 카세트로 반송된다.
스텝 S110에서, 카세트에 지지되는 모든 반도체 웨이퍼의 처리가 완료했는가 아닌가를 판단한다. 모든 반도체 웨이퍼의 처리가 완료했다면(S110에서 예), 스텝 S111에서 로드 록 챔버를 리크(leak)하여, 처리를 종료한다. 카세트 내에 미처리의 반도체 웨이퍼가 남아 있는 경우는(S110에서 아니오), 스텝 S103으로 되돌아가 서, S103∼S108을 되풀이한다.
이와 같이, 포름산 분위기에서의 땜납 전극의 용융 성형 후에, 포름산 분해 히터를 온(ON) 하여, 챔버 내에 부착하는 포름산을 분해 처리한다. 이에 의해 포름산에 의한 반응 생성물의 생성, 비산을 효과적으로 방지할 수 있다.
이상, 특정 실시예에 의거하여 본 발명을 설명했지만, 본 발명은 이들 실시예에 한정되지 않는다. 상기 실시예에서는, 반도체 웨이퍼 위의 땜납 범프 전극 성형 공정에 리플로우 장치를 사용했지만, 임의의 기판 위에 형성된 땜납 범프를, 배선 회로 기판의 단자 또는 패드 위에 접합할 때에도 사용할 수 있다.
즉, 예를 들면, 유리 에폭시 등의 절연성 수지 또는 세라믹 등을 주체로 하고, 적어도 그 표면에 배선·전극이 배열 설치된 회로 기판 또는 인터포우저(interposer)에 있어서, 그 전극부에 형성된 땜납부에 대한 리플로우 처리에 대해서도, 본 발명은 적용할 수 있다.
또한 당해 회로 기판 또는 인터포우저 위의 전극에, 상기 반도체 집적 회로 소자 또는 다른 전자 부품을, 땜납을 사용하여 고정할 때에도, 본 발명을 적용할 수 있다.
(부기 1) 피처리 기판 위에 형성된 땜납 부재에 리플로우 처리를 행하는 장치로서, 처리 챔버와, 상기 처리 챔버 내에 포름산을 포함하는 분위기 가스를 도입하는 포름산 도입 기구를 구비하고,
상기 처리 챔버의 리플로우 처리부와 처리 챔버 내벽의 사이에, 포름산에 대한 내식성을 갖는 부재로 이루어지는 쉴드재가 배열 설치되어 이루어지는 것을 특 징으로 하는 리플로우 장치.
(부기 2) 피처리 기판 위에 형성된 땜납 부재에 리플로우 처리를 행하는 장치로서, 처리 챔버와, 상기 처리 챔버 내에 포름산을 포함하는 분위기 가스를 도입하는 포름산 도입 기구를 구비하고,
상기 처리 챔버의 리플로우 처리부와 처리 챔버 내벽의 사이에, 포름산을 가열 분해하기 위한 포름산 분해 수단이 배열 설치되어 이루어지는 것을 특징으로 하는 리플로우 장치.
(부기 3) 상기 포름산을 가열 분해하기 위한 포름산 분해 수단을 더 구비하는 것을 특징으로 하는 부기 1에 기재된 리플로우 장치.
(부기 4) 상기 포름산 분해 수단은, 상기 쉴드재와, 상기 처리 챔버 내벽의 사이에 배치되는 것을 특징으로 하는 부기 3에 기재된 리플로우 장치.
(부기 5) 상기 포름산 분해 수단은, 상기 땜납 부재의 용융 성형 후에 동작하는 것을 특징으로 하는 부기 2∼4의 어느 하나에 기재된 리플로우 장치.
(부기 6) 상기 포름산 분해 수단은, 플렉시블 배치가능한 가열 분해 히터인 것을 특징으로 하는 부기 2∼5의 어느 하나에 기재된 리플로우 장치.
(부기 7) 상기 포름산 분해 수단은, 상기 포름산을 200℃ 이상에서 가열 분해하는 것을 특징으로 하는 부기 1∼6의 어느 하나에 기재된 리플로우 장치.
(부기 8) 상기 쉴드재는 하스텔로이 또는 SUS316L을 포함하는 금속 재료로 구성되는 것을 특징으로 하는 부기 1에 기재된 리플로우 장치.
(부기 9) 상기 쉴드재는 에폭시 수지 또는 폴리이미드 수지로 구성되는 것을 특징으로 하는 부기 1에 기재된 리플로우 장치.
(부기 10) 상기 쉴드재는 폴리올레핀 또는 내열성이 있는 테플론으로 코팅되어 있는 것을 특징으로 하는 부기 1에 기재된 리플로우 장치.
(부기 11) 상기 처리 챔버 내에서, 복수의 처리 대상 기판을 일괄하여 보유 유지하는 보유 유지 부재를 더 구비하는 것을 특징으로 하는 부기 1∼3의 어느 하나에 기재된 리플로우 장치.
(부기 12) 땜납 부재가 탑재된 피처리 기판을 가온하고,
상기 피처리 기판이 제1 온도에 도달한 때에, 상기 피처리 기판 위에 포름산을 포함하는 분위기 가스를 도입하고,
상기 피처리 기판이 제2 온도에 도달한 때에, 당해 제2 온도를 유지하여, 상기 땜납 부재를 용융 처리하고,
상기 땜납 부재의 용융이 완료한 때에, 상기 포름산의 가열 분해를 개시하는 것을 특징으로 하는 리플로우 방법.
(부기 13) 소정 위치에 땜납 전극을 갖는 피처리 기판을 처리 챔버에 설치하여 가열하고,
상기 피처리 기판이 제1 온도에 도달한 때에, 상기 처리 챔버 내에 포름산을 포함하는 분위기 가스를 도입하고,
상기 피처리 기판이 제2 온도에 도달한 때에, 당해 제2 온도를 유지하여, 가열 용융에 의해 상기 땜납 전극을 성형하여 땜납 범프를 형성하고,
상기 땜납 범프의 형성 후에, 상기 포름산의 가열 분해를 개시하는 동시에, 상기 피처리 기판을 상기 제1 온도로 강온하는 것을 특징으로 하는 반도체 장치의 제조 방법.
(부기 14) 상기 포름산의 가열 분해는, 200℃ 이상에서 행하는 것을 특징으로 하는 부기 12 또는 13 기재의 방법.
포름산의 부식 작용에 의한 금속성 이물의 생성, 비산을 방지하고, 고품질로 안정한 제품을 공급할 수 있다.

Claims (10)

  1. 피처리 기판 위에 형성된 땜납 부재에 리플로우(reflow) 처리를 행하는 장치로서,
    처리 챔버와, 상기 처리 챔버 내에 포름산을 포함하는 분위기 가스를 도입하는 포름산 도입 기구를 구비하고,
    상기 처리 챔버의 리플로우 처리부와 처리 챔버 내벽의 사이에, 포름산에 대한 내식성을 갖는 부재로 이루어지는 쉴드재(shielding member)가 배열 설치되어 이루어지는 것을 특징으로 하는 리플로우 장치.
  2. 피처리 기판 위에 형성된 땜납 부재에 리플로우 처리를 행하는 장치로서,
    처리 챔버와, 상기 처리 챔버 내에 포름산을 포함하는 분위기 가스를 도입하는 포름산 도입 기구를 구비하고,
    상기 처리 챔버의 리플로우 처리부와 처리 챔버 내벽의 사이에, 포름산을 가열 분해하기 위한 포름산 분해 수단이 배열 설치되어 이루어지는
    것을 특징으로 하는 리플로우 장치.
  3. 제1항에 있어서,
    상기 포름산을 가열 분해하기 위한 포름산 분해 수단을 더 구비하는 것을 특징으로 하는 리플로우 장치.
  4. 제3항에 있어서,
    상기 포름산 분해 수단은 상기 쉴드재와, 상기 처리 챔버 내벽의 사이에 배치되는 것을 특징으로 하는 리플로우 장치.
  5. 제2항 내지 제4항 중 어느 한 항에 있어서,
    상기 포름산 분해 수단은 상기 땜납 부재의 리플로우 처리 후에 동작하는 것을 특징으로 하는 리플로우 장치.
  6. 제2항 내지 제4항 중 어느 한 항에 있어서,
    상기 포름산 분해 수단은 플렉시블(flexible) 배치가능한 가열 분해 히터인 것을 특징으로 하는 리플로우 장치.
  7. 제2항 내지 제4항 중 어느 한 항에 있어서,
    상기 포름산 분해 수단은 상기 포름산을 200℃ 이상에서 가열 분해하는 것을 특징으로 하는 리플로우 장치.
  8. 제1항에 있어서,
    상기 쉴드재는 하스텔로이(Hastelloy) 또는 SUS316L을 포함하는 금속 재료, 에폭시 수지 또는 폴리이미드 수지를 포함하는 수지 재료, 폴리올레핀 또는 내열성 이 있는 테플론으로 코팅된 재료의 어느 하나로 구성되는 것을 특징으로 하는 리플로우 장치.
  9. 땜납 부재가 탑재된 피처리 기판을 가온하고,
    상기 피처리 기판이 제1 온도에 도달한 때에, 상기 피처리 기판 위에 포름산을 포함하는 분위기 가스를 도입하고,
    상기 피처리 기판이 제2 온도에 도달한 때에, 당해 제2 온도를 유지하여, 상기 땜납 부재를 용융 처리하고,
    상기 땜납 부재의 용융이 완료한 때에, 상기 포름산의 가열 분해를 개시하는 것을 특징으로 하는 리플로우 방법.
  10. 소정 위치에 땜납 전극을 갖는 피처리 기판을 처리 챔버에 설치하여 가열하고,
    상기 피처리 기판이 제1 온도에 도달한 때에, 상기 처리 챔버 내에 포름산을 포함하는 분위기 가스를 도입하고,
    상기 피처리 기판이 제2 온도에 도달한 때에, 당해 제2 온도를 유지하여, 가열 용융에 의해 상기 땜납 전극을 성형하여 땜납 범프를 형성하고,
    상기 땜납 범프의 형성 후에, 상기 포름산의 가열 분해를 개시하는 동시에, 상기 피처리 기판을 상기 제1 온도로 강온하는
    것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020060025226A 2005-11-02 2006-03-20 리플로우 장치, 리플로우 방법, 및 반도체 장치의 제조방법 KR100739089B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005319819A JP4956963B2 (ja) 2005-11-02 2005-11-02 リフロー装置、リフロー方法、および半導体装置の製造方法
JPJP-P-2005-00319819 2005-11-02

Publications (2)

Publication Number Publication Date
KR20070047679A true KR20070047679A (ko) 2007-05-07
KR100739089B1 KR100739089B1 (ko) 2007-07-13

Family

ID=37996968

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060025226A KR100739089B1 (ko) 2005-11-02 2006-03-20 리플로우 장치, 리플로우 방법, 및 반도체 장치의 제조방법

Country Status (5)

Country Link
US (2) US8336756B2 (ko)
JP (1) JP4956963B2 (ko)
KR (1) KR100739089B1 (ko)
CN (2) CN102825356B (ko)
TW (1) TWI314429B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12068176B2 (en) 2019-09-06 2024-08-20 Samsung Electronics Co., Ltd. Apparatus and method of manufacturing solder bump

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8088684B2 (en) * 2007-02-05 2012-01-03 Suss Microtec Ag Apparatus and method for semiconductor wafer bumping via injection molded solder
MX2009009394A (es) 2007-03-15 2009-09-11 Basf Se Composiciones de revestimiento sensibles al calor a base de derivados de resorcinil triazina.
JP5262045B2 (ja) * 2007-09-27 2013-08-14 富士通セミコンダクター株式会社 電極の形成方法及び半導体装置の製造方法
CA2702732A1 (en) 2007-11-07 2009-05-14 Basf Se New fiber products
US7780063B2 (en) * 2008-05-15 2010-08-24 International Business Machines Corporation Techniques for arranging solder balls and forming bumps
EP2349734B1 (en) 2008-10-27 2018-03-28 DataLase Ltd Aqueous laser-sensitive composition for marking substrates
KR101036131B1 (ko) 2009-02-18 2011-05-23 (주)나노솔루션테크 진공 리플로우 장치
JP5424201B2 (ja) * 2009-08-27 2014-02-26 アユミ工業株式会社 加熱溶融処理装置および加熱溶融処理方法
CN102371410A (zh) * 2011-09-07 2012-03-14 中国航天科技集团公司第九研究院第七七一研究所 一种在晶圆上真空钎焊制作无空洞高可靠凸点的工艺
JP5884448B2 (ja) * 2011-12-01 2016-03-15 富士電機株式会社 はんだ接合装置およびはんだ接合方法
US20130146647A1 (en) * 2011-12-07 2013-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated Reflow and Cleaning Process and Apparatus for Performing the Same
US10722965B2 (en) 2013-06-26 2020-07-28 Senju Metal Industry Co., Ltd. Solder ball supplying method, solder ball supplying device, and solder bump forming method
KR101433594B1 (ko) * 2013-08-27 2014-08-26 주식회사 나인벨 리플로우 처리방법
JP5548813B1 (ja) 2013-09-30 2014-07-16 オリジン電気株式会社 ギ酸分解用装置、半田付け装置、ギ酸の分解方法
JP6058523B2 (ja) * 2013-11-28 2017-01-11 オリジン電気株式会社 半田付け方法及び半田付け装置
JP5661957B1 (ja) 2014-01-22 2015-01-28 オリジン電気株式会社 カルボン酸ガス濃度の推定方法及び半田付け装置
JP5946488B2 (ja) * 2014-04-10 2016-07-06 オリジン電気株式会社 ギ酸分解用装置における触媒活性診断方法
CN105562870A (zh) * 2015-12-23 2016-05-11 南通富士通微电子股份有限公司 使用甲酸的无助焊剂回流方法及甲酸回流装置
US10361140B2 (en) 2016-06-10 2019-07-23 International Business Machines Corporation Wafer stacking for integrated circuit manufacturing
EP3665718B1 (en) * 2017-08-07 2024-04-24 Sharpack Technology Pte. Ltd. Hot wall flux free solder ball treatment arrangement
JP6709944B2 (ja) * 2018-10-01 2020-06-17 株式会社弘輝 接合構造体の製造方法
CN111112787A (zh) * 2019-12-13 2020-05-08 深圳市振华微电子有限公司 一种去除外壳镀镍层氧化物的方法
JP6879482B1 (ja) * 2020-01-09 2021-06-02 株式会社オリジン 酸化物除去済部材の製造方法及び酸化物除去装置
KR20220018896A (ko) 2020-08-07 2022-02-15 주식회사 위츠 리플로우 솔더링 공정을 위한 지그, 이를 포함하는 솔더링 공정 장치 및 솔더링 공정 방법
KR20220018902A (ko) 2020-08-07 2022-02-15 주식회사 위츠 초음파 솔더링 공정 장치 및 공정 방법
CN112719508B (zh) * 2021-01-26 2022-10-18 内蒙古崇正科技有限公司 一种电子制造业用回流焊接机及其使用方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3839051A (en) * 1972-04-26 1974-10-01 Inst Manipulacnich Dopravnich Removable or stripable anti corrosive coating composition
JPH0773790B2 (ja) 1985-10-11 1995-08-09 ソニー株式会社 リフロー半田付装置
JPH0791446B2 (ja) 1987-03-31 1995-10-04 株式会社東芝 樹脂封止半導体装置
US5048746A (en) * 1989-12-08 1991-09-17 Electrovert Ltd. Tunnel for fluxless soldering
JPH0856071A (ja) * 1994-08-11 1996-02-27 Senju Metal Ind Co Ltd はんだバンプ形成方法
GB2302901B (en) * 1995-07-06 1999-06-02 Showa Entetsu Co Ltd Cladding material
JPH1154903A (ja) * 1997-07-31 1999-02-26 Fujitsu Ltd リフローソルダリング方法及びリフロー炉
US6227437B1 (en) 1999-08-24 2001-05-08 Kulicke & Soffa Industries Inc. Solder ball delivery and reflow apparatus and method of using the same
US6386433B1 (en) * 1999-08-24 2002-05-14 Kulicke & Soffa Investments, Inc. Solder ball delivery and reflow apparatus and method
JP2001102158A (ja) * 1999-09-30 2001-04-13 Miyoshi Electronics Corp ヒータの構造
JP3378852B2 (ja) * 1999-12-20 2003-02-17 富士通株式会社 加熱溶融処理装置
JP3397313B2 (ja) * 1999-12-20 2003-04-14 富士通株式会社 半導体装置の製造方法及び電子部品の実装方法
JP2001176645A (ja) * 1999-12-21 2001-06-29 Keihin Sokki Kk ヒータープレート及びその製造方法
US6331212B1 (en) * 2000-04-17 2001-12-18 Avansys, Llc Methods and apparatus for thermally processing wafers
DE10043315C1 (de) * 2000-09-02 2002-06-20 Zeiss Carl Projektionsbelichtungsanlage
CN100488337C (zh) * 2001-04-10 2009-05-13 日本电气株式会社 电路基板及其安装方法、以及使用该电路基板的电子设备
JP4355836B2 (ja) * 2002-02-18 2009-11-04 株式会社アルバック Ｃｕ膜とＣｕバンプの接続方法、Ｃｕ膜とＣｕバンプの接続装置
JP3770237B2 (ja) * 2002-03-22 2006-04-26 セイコーエプソン株式会社 電子デバイス製造装置および電子デバイスの製造方法
US7416969B2 (en) * 2002-07-01 2008-08-26 Jian Zhang Void free solder arrangement for screen printing semiconductor wafers
TW200412641A (en) * 2003-01-02 2004-07-16 D Tek Semicon Technology Co Ltd Apparatus for transferring wafer
CN2663069Y (zh) * 2003-10-31 2004-12-15 德迈科技有限公司 印刷电路板回焊机的加热装置
JP2005236071A (ja) * 2004-02-20 2005-09-02 Koki Tec Corp リフロー半田付装置
CN2753104Y (zh) * 2004-11-23 2006-01-18 深圳市易迈克实业有限公司 回流焊接机

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12068176B2 (en) 2019-09-06 2024-08-20 Samsung Electronics Co., Ltd. Apparatus and method of manufacturing solder bump

Also Published As

Publication number Publication date
CN102825356A (zh) 2012-12-19
TWI314429B (en) 2009-09-01
KR100739089B1 (ko) 2007-07-13
US20070099411A1 (en) 2007-05-03
CN102825356B (zh) 2015-06-10
TW200719785A (en) 2007-05-16
JP2007125578A (ja) 2007-05-24
US20120187181A1 (en) 2012-07-26
US8336756B2 (en) 2012-12-25
JP4956963B2 (ja) 2012-06-20
CN1958207A (zh) 2007-05-09
US8490857B2 (en) 2013-07-23

Similar Documents

Publication Publication Date Title
KR100739089B1 (ko) 리플로우 장치, 리플로우 방법, 및 반도체 장치의 제조방법
KR100540868B1 (ko) 땜납 접합 장치 및 땜납 접합 방법
KR100483485B1 (ko) 반도체 장치의 제조방법 및 전자부품의 실장방법
JP3809806B2 (ja) 半導体装置の製造方法
US5192582A (en) Procedure for processing joints to be soldered
KR101061926B1 (ko) 건조 장치, 건조 방법, 기판 처리 장치, 기판 처리 방법,프로그램이 기록된 컴퓨터 판독가능한 기록 매체
US8318585B2 (en) Bonding method and bonding apparatus
US20070170227A1 (en) Soldering method
KR100669061B1 (ko) 리플로 납땜 방법
US4801069A (en) Method and apparatus for solder deposition
US4909429A (en) Method and apparatus for solder deposition
EP2671661B1 (en) Soldering device and method, and manufactured substrate and electronic component
US7416969B2 (en) Void free solder arrangement for screen printing semiconductor wafers
JP3350529B1 (ja) はんだ接合装置及びはんだ接合方法
JP5210496B2 (ja) 半導体装置の製造方法
US7159758B1 (en) Circuit board processing techniques using solder fusing
US7723158B2 (en) Method for producing and cleaning surface-mountable bases with external contacts
JP2012121046A (ja) はんだ接合方法及びはんだ接合装置
JP2001267729A (ja) 電子部品の実装方法及び電子部品用実装装置
JPWO2007123195A1 (ja) はんだバンプ転写用治具およびはんだバンプの形成方法
JPH11330122A (ja) バンプ製造方法
JP2008270620A (ja) はんだバンプ形成装置及びはんだバンプ形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130621

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140626

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150618

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160616

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190627

Year of fee payment: 13