KR20070044751A - 플라즈마 표시 장치 및 그 구동 장치와 구동 방법 - Google Patents

플라즈마 표시 장치 및 그 구동 장치와 구동 방법 Download PDF

Info

Publication number
KR20070044751A
KR20070044751A KR1020050119491A KR20050119491A KR20070044751A KR 20070044751 A KR20070044751 A KR 20070044751A KR 1020050119491 A KR1020050119491 A KR 1020050119491A KR 20050119491 A KR20050119491 A KR 20050119491A KR 20070044751 A KR20070044751 A KR 20070044751A
Authority
KR
South Korea
Prior art keywords
voltage
capacitor
electrode
transistor
electrically connected
Prior art date
Application number
KR1020050119491A
Other languages
English (en)
Other versions
KR100739041B1 (ko
Inventor
곽상신
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050119491A priority Critical patent/KR100739041B1/ko
Priority to JP2006278984A priority patent/JP2007122049A/ja
Priority to EP06122416A priority patent/EP1780691B1/en
Priority to DE602006004288T priority patent/DE602006004288D1/de
Priority to US11/583,393 priority patent/US20070091027A1/en
Priority to CNB2006101507254A priority patent/CN100492454C/zh
Publication of KR20070044751A publication Critical patent/KR20070044751A/ko
Application granted granted Critical
Publication of KR100739041B1 publication Critical patent/KR100739041B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Gas-Filled Discharge Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Electronic Switches (AREA)

Abstract

플라즈마 표시 장치는 복수의 제1 전극을 포함하며, 제1 트랜지스터의 드레인이 Vs/2 전압을 공급하는 전원에 연결되고, 제1 트랜지스터의 소스와 접지단 사이에 제2 트랜지스터가 연결되어 있다. 제1 커패시터의 제1 단이 제1 트랜지스터와 제2 트랜지스터의 접점에 연결되어 있고, 제2 커패시터의 제1 단이 제1 커패시터의 제2 단에 연결되어 있으며, Vs/2 전원과 제2 커패시터의 제2 단 사이에 다이오드가 연결되어 있다. 제3 트랜지스터와 제4 트랜지스터는 서로 백투백으로 연결되어 있고, 제3 트랜지스터, 제4 트랜지스터 및 인덕터는 제1 커패시터의 제2 단과 복수의 제1 전극 사이에 서로 직렬로 연결되어 있다. 그리고 제5 트랜지스터는 제2 커패시터의 제2 단과 복수의 제1 전극 사이에 연결되고, 제6 트랜지스터는 제1 커패시터의 제1 단과 복수의 제1 전극 사이에 연결되어 있다.
PDP, 에너지 회수, 인덕터, 공진

Description

플라즈마 표시 장치 및 그 구동 장치와 구동 방법 {PLASMA DISPLAY, AND DRIVING DEVICE AND METHOD THEREOF}
도 1은 본 발명의 실시예에 따른 플라즈마 표시 장치의 개략적인 개념도이다.
도 2는 본 발명의 제1 실시예에 따른 유지 방전 펄스를 나타내는 도면이다.
도 3은 본 발명의 제1 실시예에 따른 유지 방전 회로의 개략적인 회로도이다.
도 4는 본 발명의 제1 실시예에 따른 유지 방전 회로의 신호 타이밍도이다.
도 5 a 내지 도 5h는 각각 도 4의 신호 타이밍에 따른 도 3의 유지 방전 회로의 동작을 나타내는 도면이다.
도 6은 본 발명의 제2 실시예에 따른 유지 방전 펄스를 나타내는 도면이다.
도 7은 본 발명의 제2 실시예에 따른 유지 방전 회로의 개략적인 회로도이다.
본 발명은 플라즈마 표시 장치 및 그 구동 장치와 구동 방법에 관한 것으로, 특히 플라즈마 표시 장치의 에너지 회수 회로에 관한 것이다.
플라즈마 표시 장치는 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 장치이다. 일반적으로 플라즈마 표시 장치는 한 프레임이 복수의 서브필드로 분할되어 구동된다. 각 서브필드의 어드레스 기간 동안 켜질 셀과 켜지지 않을 셀이 선택되고, 유지 기간 동안 실제로 영상을 표시하기 위해 켜질 셀에 대하여 유지 방전이 수행된다.
특히, 유지 기간 동안 유지 방전을 수행하는 전극에 하이 레벨 전압과 로우 레벨 전압이 교대로 인가되므로, 하이 레벨 전압과 로우 레벨 전압을 인가하기 위한 트랜지스터는 최소한 하이 레벨 전압과 로우 레벨 전압의 차이에 해당하는 전압을 내압으로 가져야 한다. 이와 같이 높은 내압을 가지는 트랜지스터로 인해 유지 방전 회로의 단가가 증가한다.
본 발명이 이루고자 하는 기술적 과제는 유지 방전 회로에서 낮은 내압의 트랜지스터를 사용할 수 있는 플라즈마 표시 장치 및 그 구동 장치와 구동 방법을 제공하는 것이다.
상기한 목적을 달성하기 위한 본 발명의 특징에 따르면 플라즈마 표시 장치가 제공된다. 이 플라즈마 표시 장치는 복수의 제1 전극; 제1 전압을 공급하는 제1 전원에 제1 단이 전기적으로 연결되는 제1 트랜지스터; 상기 제1 트랜지스터의 제2 단에 제1 단이 전기적으로 연결되고 제2 전압을 공급하는 제2 전원에 제2 단이 전기적으로 연결되어 있는 제2 트랜지스터; 제3 전압을 충전하고 있으며, 제1 단이 상기 제1 트랜지스터와 상기 제2 트랜지스터의 접점에 전기적으로 연결되어 있는 제1 커패시터; 제4 전압을 충전하고 있으며, 제1 단이 상기 제1 커패시터의 제2 단에 전기적으로 연결되어 있는 제2 커패시터; 상기 제1 전원과 상기 제2 커패시터의 제2 단 사이에 전기적으로 연결되어 있는 충전 경로; 상기 제1 커패시터의 제2 단과 상기 복수의 제1 전극 사이에 서로 전기적으로 직렬로 연결되어 있는 인덕터, 제3 및 제4 트랜지스터; 상기 제2 커패시터의 제2 단과 상기 복수의 제1 전극 사이에 전기적으로 연결되어 있는 제5 트랜지스터; 및 상기 복수의 제1 전극과 상기 제1 커패시터의 제1 단 사이에 전기적으로 연결되어 있는 제6 트랜지스터를 포함한다. 여기서, 제1 기간 동안 상기 제2 및 제6 트랜지스터를 턴온 상태로 설정하고, 제2 기간 동안 상기 제2 및 제3 트랜지스터를 턴온 상태로 설정하고, 제3 기간 동안 상기 제2 및 제5 트랜지스터를 턴온 상태로 설정하고, 제4 기간 동안 상기 제1 및 제3 트랜지스터를 턴온 상태로 설정하고, 제5 기간 동안 상기 제1 및 제5 트랜지스터를 턴온 상태로 설정하고, 제6 기간 동안 상기 제1 및 제4 트랜지스터를 턴온 상태로 설정하고, 제7 기간 동안 상기 제2 및 제5 트랜지스터를 턴온 상태로 설정하며, 제8 기간 동안 상기 제2 및 제4 트랜지스터를 턴온 상태로 설정하는 제어부를 더 포함한다.
본 발명의 다른 특징에 따르면 제1 전극과 제2 전극을 포함하는 플라즈마 표시 장치를 구동하는 방법이 제공된다. 이 구동 방법은, 제1 전압을 충전하고 있는 제1 커패시터에 저장된 에너지를 상기 제1 전극에 전기적으로 연결된 인덕터를 통하여 상기 제1 전극에 주입하여, 상기 제1 전극의 전압을 증가시키는 단계; 상기 제1 커패시터와 제2 전압을 충전하고 있는 제2 커패시터를 통하여, 상기 제1 전극에 상기 제1 전압과 상기 제2 전압의 합에 해당하는 제3 전압을 인가하는 단계; 제4 전압을 공급하는 제1 전원과 상기 제1 커패시터에 저장된 에너지를 상기 인덕터를 통하여 상기 제1 전극에 주입하여, 상기 제1 전극의 전압을 증가시키는 단계; 상기 제1 전원과 상기 제1 및 제2 커패시터를 통하여, 상기 제1 전극에 상기 제3 전압과 상기 제4 전압의 합에 해당하는 제5 전압을 인가하는 단계; 상기 제1 전극에 저장된 에너지를 상기 인덕터를 통하여 상기 제1 커패시터 및 상기 제1 전원으로 회수하여, 상기 제1 전극의 전압을 감소시키는 단계; 상기 제1 및 제2 커패시터를 통하여, 상기 제1 전극에 상기 제3 전압을 인가하는 단계; 상기 제1 전극에 저장된 에너지를 상기 인덕터를 통하여 상기 제1 커패시터로 회수하여, 상기 제1 전극의 전압을 감소시키는 단계; 및 상기 제1 전극에 상기 제4 전압보다 낮은 제6 전압을 인가하는 단계를 포함한다.
본 발명의 또 다른 특징에 따르면, 제1 전극과 제2 전극을 포함하는 플라즈마 표시 장치를 구동하는 구동 장치가 제공된다. 이 구동 장치는 제1 전압을 충전하고 있는 제1 커패시터; 제2 전압을 충전하고 있으며, 상기 제1 커패시터의 제1 단에 제1 단이 전기적으로 연결되어 있는 제2 커패시터; 상기 제1 커패시터의 제2 단과 상기 제1 전극 사이에 전기적으로 연결되어 있는 제1 트랜지스터; 상기 제2 커패시터의 제2 단과 상기 제1 전극 사이에 전기적으로 연결되어 있는 제2 트랜지스터; 상기 제1 커패시터와 상기 제2 커패시터의 접점과 상기 복수의 제1 전극 사이에 전기적으로 연결되어 있는 인덕터; 상기 접점과 상기 복수의 제1 전극 사이에 형성되어 있으며, 공진을 통해 상기 제1 전극의 전압을 상승시키는 제1 공진 경로; 상기 접점과 상기 복수의 제1 전극 사이에 형성되어 있으며, 공진을 통해 상기 제1 전극의 전압을 하강시키는 제2 공진 경로; 및 상기 제2 커패시터의 제2 단에 제3 전압과 상기 제3 전압보다 낮은 제4 전압을 선택적으로 인가하는 스위칭부를 포함한다. 여기서, 상기 제2 커패시터의 제2 단에 상기 제4 전압을 인가한 상태에서 상기 제1 공진 경로를 통해 상기 제1 전극의 전압을 상승시키고, 상기 제2 커패시터의 제2 단에 상기 제4 전압을 인가한 상태에서 상기 제1 트랜지스터를 턴온하여, 상기 제1 전극에 상기 제4 전압, 상기 제1 전압, 상기 제2 전압의 합에 해당하는 제5 전압을 인가하고, 상기 제2 커패시터의 제2 단에 상기 제3 전압을 인가한 상태에서 상기 제1 공진 경로를 통해 상기 제1 전극의 전압을 상승시키고, 상기 제2 커패시터의 제2 단에 상기 제3 전압을 인가한 상태에서 상기 제1 트랜지스터를 턴온하여, 상기 제1 전극에 상기 제3 전압, 상기 제1 전압, 상기 제2 전압의 합에 해당하는 제6 전압을 인가하고, 상기 제2 커패시터의 제2 단에 상기 제3 전압을 인가한 상태에서 상기 제2 공진 경로를 통해 상기 제1 전극의 전압을 하강시키고, 상기 제2 커패시터의 제2 단에 상기 제4 전압을 인가한 상태에서 상기 제1 트랜지스터를 턴온하여, 상기 제1 전극에 상기 제5 전압을 인가하고, 상기 제2 커패시터의 제2 단에 상기 제4 전압을 인가한 상태에서 상기 제2 공진 경로를 통해 상기 제1 전극의 전압을 하강시키고, 상기 제2 커패시터의 제2 단에 상기 제4 전압을 인가한 상태에서 상기 제2 트랜지스터를 턴온하여, 상기 제1 전극에 상기 제4 전압을 인가한다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
그리고 명세서 전체에서 전압을 유지한다는 표현은 특정 2점간의 전위차가 시간 경과에 따라 변화하여도 그 변화가 설계상 허용될 수 있는 범위 내이거나 변화의 원인이 당업자의 설계 관행에서는 무시되고 있는 기생 성분에 의한 경우를 포함한다. 또한, 방전 전압에 비해 반도체 소자(트랜지스터, 다이오드 등)의 문턱 전압이 매우 낮으므로 문턱 전압을 0V로 간주하고 근사 처리한다.
이제 본 발명의 실시예에 따른 플라즈마 표시 장치 및 그 구동 장치와 구동 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 1은 본 발명의 실시예에 따른 플라즈마 표시 장치의 개략적인 개념도이며, 도 2는 본 발명의 제1 실시예에 따른 유지 방전 펄스를 나타내는 도면이다.
도 1에 나타낸 바와 같이, 본 발명의 실시예에 따른 플라즈마 표시 장치는 플라즈마 표시 패널(100), 제어부(200), 어드레스 전극 구동부(300), 유지 전극 구동부(400) 및 주사 전극 구동부(500)를 포함한다.
플라즈마 표시 패널(100)은 열 방향으로 뻗어 있는 복수의 어드레스 전극(이하 "A 전극"이라 함)(A1~Am), 그리고 행 방향으로 서로 쌍을 이루면서 뻗어 있는 복수의 유지 전극(이하, "X 전극"이라 함)(X1~Xn) 및 주사 전극(이하, "Y 전극"이라 함)(Y1~Yn)을 포함한다. 일반적으로 X 전극(X1~Xn)은 각 Y 전극(Y1~Yn)에 대응해서 형성되어 있으며, Y 전극(Y1~Yn)과 X 전극(X1~Xn)은 A 전극(A1~Am)과 직교하도록 배치된다. 이때, A 전극(A1~Am)과 X 및 Y 전극(X1~Xn, Y1~Yn)의 교차부에 있는 방전 공간이 방전 셀(110)을 형성한다.
제어부(200)는 외부로부터 영상 신호를 수신하여 구동 제어 신호를 출력하며, 한 프레임을 각각의 휘도 가중치를 가지는 복수의 서브필드로 분할하여 구동한다. 그리고 각 서브필드는 어드레스 기간 및 유지 기간을 포함한다. A 전극, X 전극 및 Y 전극 구동부(300, 400, 500)는 제어부(200)로부터의 구동 제어 신호에 따라 각각 A 전극(A1~Am), X 전극(X1~Xn) 및 Y 전극(Y1~Yn)에 구동 전압을 인가한다.
구체적으로, 각 서브필드의 어드레스 기간 동안 A 전극, X 전극 및 Y 전극 구동부(300, 400, 500)는 복수의 방전 셀(110) 중에서 해당 서브필드에서 켜질 방전 셀과 켜지지 않을 방전 셀을 선택한다. 각 서브필드의 유지 기간 동안, 도 2에 나타낸 바와 같이 X 전극 구동부(400)는 복수의 X 전극(X1~Xn)에 하이 레벨 전압 (Vs) 및 로우 레벨 전압(0V)을 교대로 가지는 유지 방전 펄스를 해당 서브필드의 가중치에 해당하는 횟수만큼 인가한다. 그리고 Y 전극 구동부(500)는 복수의 Y 전극(Y1~Yn)에 유지 방전 펄스를 X 전극(X1~Xn)에 인가되는 유지 방전 펄스와 반대 위상으로 인가한다. 이와 같이 하면, 각 Y 전극과 각 X 전극의 전압차가 Vs 전압과 -Vs 전압을 교대로 가지며, 이에 따라 켜질 방전 셀에서 유지 방전이 소정 횟수만큼 반복하여 일어난다. 한편, 도 2에 나타낸 바와 같이 본 발명의 제1 실시예에 따른 유지 방전 펄스는 로우 레벨 전압(0V)에서 하이 레벨 전압(Vs)로 상승할 때와 하이 레벨 전압(Vs)에서 로우 레벨 전압(0V)로 하강할 때에 중간 레벨 전압(Vs/2)에서 소정의 시간동안 멈춘다.
다음, 도 2의 유지 방전 펄스를 공급하는 유지 방전 회로에 대해서 도 3, 도 4 및 도 5a 내지 도 5h를 참조하여 상세하게 설명한다.
도 3은 본 발명의 제1 실시예에 따른 유지 방전 회로(410)의 개략적인 회로도이다. 도 3에서 설명의 편의상 복수의 X 전극(X1~Xn)에 연결되어 있는 유지 방전 회로(410)만을 도시하였으며, 이러한 유지 방전 회로(410)는 도 1의 X 전극 구동부(400)에 형성될 수 있다. 그리고 복수의 Y 전극(Y1~Yn)에 연결된 유지 방전 회로(510)도 도 3의 유지 방전 회로(410)와 동일한 구조를 가질 수 있으며, 도 3의 유지 방전 회로(410)와 다른 구조를 가질 수 있다.
이러한 유지 방전 회로(410)은 복수의 X 전극(X1~Xn)에 공통으로 연결될 수 있으며, 또는 복수의 X 전극(X1~Xn) 중 일부 전극에만 연결될 수 있다. 그리고 유지 방전 회로(410)에서는 설명의 편의상 하나의 X 전극(X)과 하나의 Y 전극(Y)만을 도시하였으며, X 전극(X)와 Y 전극(Y)에 의해 형성되는 용량성 성분을 패널 커패시터(Cp)로 도시하였다.
도 3에 나타낸 바와 같이, 제1 실시예에 따른 유지 방전 회로(410)는 트랜지스터(S1, S2, S3, S4, S5, S6), 다이오드(D1, D2, D3), 인덕터(L) 및 커패시터(C1, C2)를 포함한다. 도 3에서는 트랜지스터(S1~S6)를 n채널 전계 효과 트랜지스터, 특히 NMOS(n-channel metal oxide semiconductor) 트랜지스터로 나타내었으며, 이들 트랜지스터(S1~S6)에는 소스에서 드레인 방향으로 바디 다이오드가 형성되어 있다. 그리고 NMOS 트랜지스터 대신에 유사한 기능을 하는 다른 트랜지스터가 이들 트랜지스터(S1~S6)로 사용될 수도 있다. 또한, 도 3에서는 트랜지스터(S1~S6)를 각각 하나의 트랜지스터로 나타내었지만, 트랜지스터(S1~S6)는 각각 병렬로 연결된 복수의 트랜지스터로 형성될 수도 있다.
도 3을 보면, 트랜지스터(S1)의 드레인은 유지 방전 펄스의 하이 레벨 전압(Vs)와 로우 레벨 전압(0V)의 절반에 해당하는 Vs/2 전압을 공급하는 전원(Vs/2)에 연결되어 있다. 이때, 전원(Vs/2)은 스위칭 모드 전원 공급 장치(switching mod e power supply, SMPS)(도시하지 않았음)의 출력단에 연결된 커패시터에 의해 제공될 수 있다. 트랜지스터(S1)의 소스에 트랜지스터(S1)의 드레인이 연결되어 있으며, 트랜지스터(S2)의 소스는 로우 레벨 전압, 즉 접지 전압(0V)을 공급하는 접지단에 연결되어 있다. 커패시터(C2)의 제1 단은 트랜지스터(S1)의 소스와 트랜지스터(S2)의 드레인에 연결되며, 커패시터(C2)의 제2 단은 커패시터(C1)의 제1 단에 연결되어 있다. 커패시터(C1)의 제2 단에 다이오드(D1)의 캐소드가 연결되고 다이오드(D1)의 애노드는 전원(Vs/2)에 연결되어 있다. 여기서, 다이오드(D1)는 트랜지스터(S2)의 턴온 시에 커패시터(C1, C2)를 각각 Vs/4 전압으로 충전하는 충전 경로를 형성하며, 이 충전 경로에 의해 커패시터(C1, C2)는 각각 Vs/4 전압으로 충전된다. 다이오드(D1) 대신에 충전 경로를 형성할 수 있는 다른 소자(예를 들어, 트랜지스터)를 사용할 수 도 있다. 한편, 커패시터(C1, C2)를 각각 Vs/4 전압으로 충전시키기 위해서는 커패시터(C1, C2)의 용량을 동일하게 선택한다. 그리고 두 트랜지스터(S1, S2)는 커패시터(C2)의 제1 단에 Vs/2 전압과 0V 전압을 선택적으로 인가하는 스위칭 수단(스위칭부)으로 동작한다.
X 전극에 트랜지스터(S5)의 소스, 트랜지스터(S6)의 드레인 및 트랜지스터(S4)의 드레인이 연결되어 있고, 트랜지스터(S5)의 드레인은 커패시터(C1)의 제2 단에 연결되어 있으며, 트랜지스터(S6)의 소스는 트랜지스터(S1, S2)와 커패시터(C2)의 접점에 연결되어 있다. 인덕터(L)의 제1 단은 커패시터(C2)의 제2 단에 연결되어 있고, 트랜지스터(S3)의 드레인은 인덕터(L)의 제2 단에 연결되어 있고, 트랜지스터(S3)의 소스는 트랜지스터(S4)의 소스에 연결되어 있으며, 트랜지스터(S4)의 드레인은 X 전극에 연결되어 있다. 여기서, 트랜지스터(S3, S4)는 소스가 서로 연결되어 트랜지스터(S3, S4)가 모두 턴오프된 경우 바디 다이오드를 통해 전류 경로가 형성되는 것을 차단한다. 즉, 트랜지스터(S3, S4)는 서로 백투백으로 연결되어 있다. 한편, 도 3에서 인덕터(L) 및 트랜지스터(S3, S4)가 커패시터(C2)의 제2 단과 X 전극 사이에 서로 직렬로 연결되어 있는 한 충방전 공진 경로가 형성될 수 있으므로, 이들의 위치는 서로 간에 바뀌어도 무방하다.
다이오드(D2)의 애노드와 캐소드는 각각 인덕터(L)의 제2 단과 커패시터(C1)의 제2단에 연결되어 있으며, 다이오드(D3)의 애노드와 캐소드는 각각 커패시터(C2)의 제1 단과 인덕터(L)의 제2 단에 연결되어 있다. 다이오드(D2, D3)는 각각 인덕터(L)에 남아 있는 전류를 프리 휠링(free wheeling)시켜 남아 있는 에너지를 커패시터(C1, C2)로 회수시킨다.
다음, 도 3의 유지 방전 회로(410)의 동작에 대해서 도 4, 도 5a 내지 도 5h를 참조하여 상세하게 설명한다.
도 4는 본 발명의 제1 실시예에 따른 유지 방전 회로(410)의 신호 타이밍도이며, 도 5a 내지 도 5h는 각각 도 4의 신호 타이밍에 따른 도 3의 유지 방전 회로(410)의 동작을 나타내는 도면이다.
먼저, 도 4 및 도 5a를 보면, 모드 1(M1)에서 트랜지스터(S2, S6)가 턴온되어, 도 5a에 나타낸 바와 같이 X 전극, 트랜지스터(S6), 트랜지스터(S2) 및 접지단의 경로를 통해 X 전극에 0V 전압이 인가된다. 또한, 도 5a에 나타낸 바와 같이 전원(Vs/2), 다이오드(D1), 커패시터(C1, C2), 트랜지스터(S2) 및 접지단의 경로를 통해 커패시터(C1, C2)에 각각 Vs/4 전압이 충전된다. 이때, 트랜지스터(S2, S6)의 드레인 전압이 0V 전압이고 트랜지스터(S1, S5)의 드레인 전압이 Vs/2 전압이므로, 턴오프된 트랜지스터(S1, S3, S4, S5)의 드레인 소스 사이에는 Vs/2 이하의 전압이 걸린다. 즉, Vs/2 전압을 내압으로 가지는 트랜지스터(S1, S3, S4, S5)를 사용할 수 있다.
모드 2(M2)에서는 트랜지스터(S2)가 턴온된 상태에서 트랜지스터( S6)가 턴 오프되고 트랜지스터(S3)가 턴온되어, 도 5b에 나타낸 바와 같이 접지단, 트랜지스터(S2), 커패시터(C2), 인덕터(L), 트랜지스터(S3), 트랜지스터(S4)의 바디 다이오드 및 패널 커패시터(Cp)의 경로로 공진이 발생한다. 이 공진에 의해 커패시터(C2)에 충전된 에너지가 인덕터(L)을 통하여 X 전극에 주입되어 X 전극의 전압(Vx)이 0V 전압에서 Vs/2 전압까지 증가한다.
모드 3(M3)에서는 트랜지스터(S2)가 턴온된 상태에서 트랜지스터(S5)가 턴온되고 트랜지스터(S3)가 턴오프되어, 도 5c에 나타낸 바와 같이, 접지단, 트랜지스터(S2), 커패시터(C2, C1) 및 트랜지스터(S5)의 경로를 통하여 X 전극(X)에 Vs/2 전압이 인가된다. 여기서, 커패시터(C1)과 커패시터(C2)가 직렬로 연결되고 커패시터(C2)의 제1 단에 0V 전압이 인가되어 커패시터(C1)의 제2 단의 전압이 Vs/2 전압이 됨으로써 X 전극에 Vs/2 전압이 인가된다. 그리고 도 5c에 나타낸 바와 같이 모드 2(M2)에서 X 전극의 전압을 Vs/2 전압까지 증가시킨 후에 인덕터(L)에 전류(IL)가 남아 있다면, 남아 있는 전류(IL)는 인덕터(L), 다이오드(D2) 및 커패시터(C1)를 통하여 프리휠링된다. 즉, 인덕터(L)에 남아 있는 에너지가 커패시터(C1)로 회수된다. 이때, 트랜지스터(S2)의 드레인 전압이 0V 전압이고 트랜지스터(S5)의 드레인 전압이 Vs/2 전압이므로, 턴오프된 트랜지스터(S1, S3, S4, S6)의 드레인과 소스 사이에는 Vs/2 전압이하가 걸린다. 즉, Vs/2 전압을 내압으로 가지는 트랜지스터(S1, S3, S4, S6)을 사용할 수 있다.
모드 4(M4)에서는 트랜지스터(S2, S5)가 턴오프되고 트랜지스터(S1, S3)가 턴온되어, 도 5d에 나타낸 바와 같이 전원(Vs/2), 트랜지스터(S1), 커패시터(C2), 인덕터(L), 트랜지스터(S3), 트랜지스터(S4)의 바디 다이오드 및 패널 커패시터(Cp)의 경로로 공진이 발생한다. 이 공진에 의해 전원(Vs/2) 및 커패시터(C1)에 충전된 에너지가 인덕터(L)를 통하여 X 전극에 주입되어 X 전극의 전압(Vx)이 증가한다. 이때, 전원(Vs/2)와 커패시터(C2)는 직렬로 연결되어 3Vs/4 전압을 공급하므로, X 전극의 전압(Vx)이 Vs/2 전압에서 Vs 전압까지 증가한다.
모드 5에서는 트랜지스터(S1)가 턴온된 상태에서 트랜지스터(S5)가 턴온되고 트랜지스터(S3)가 턴오프되어, 도 5e에 나타낸 바와 같이 전원(Vs/2), 트랜지스터(S1), 커패시터(C2, C1) 및 트랜지스터(S5)의 경로를 통하여 X 전극(X)에 Vs 전압이 인가된다. 여기서, 전원(Vs)과 커패시터(C1, C2)가 직렬로 연결되어 커패시터(C1)의 제2 단의 전압이 Vs 전압이 되므로, X 전극에 Vs 전압이 인가된다. 그리고 도 5e에 나타낸 바와 같이 모드 4(M4)에서 X 전극의 전압을 Vs 전압까지 증가시킨 후에 인덕터(L)에 전류(IL)가 남아 있다면, 남아 있는 전류(IL)는 인덕터(L), 다이오드(D2) 및 커패시터(C1)를 통하여 프리휠링된다. 즉, 인덕터(L)에 남아 있는 에너지가 커패시터(C1)로 회수된다. 이때, 트랜지스터(S2)의 드레인 전압이 Vs/2 전압이고 트랜지스터(S6)의 드레인 전압이 Vs 전압이므로, 턴오프된 트랜지스터(S2, S3, S4, S6)의 드레인과 소스 사이에는 Vs/2 전압이하가 걸린다. 즉, Vs/2 전압을 내압으로 가지는 트랜지스터(S2, S3, S4, S6)을 사용할 수 있다.
모드 6(M6)에서는 트랜지스터(S1)은 턴온상태를 유지한 상태에서 트랜지스터 (S5)가 턴오프되고 트랜지스터(S4)가 턴온되어, 도 5f에 나타낸 바와 같이 패널 커패시터(Cp), 트랜지스터(S4), 트랜지스터(S3)의 바디 다이오드, 인덕터(L), 커패시터(C2), 트랜지스터(S1) 및 전원(Vs/2)의 경로로 공진이 발생한다. 이 공진에 의해 패널 커패시터(Cp)에 저장된 에너지가 인덕터(L)를 통하여 커패시터(C2) 및 전원(Vs/2)으로 회수되면서, X 전극의 전압이 Vs 전압에서 Vs/2 전압까지 감소한다. 이때, 전원(Vs/2)와 커패시터(C2)는 직렬로 연결되어 3Vs/4 전압을 공급하므로, X 전극의 전압(Vx)이 Vs 전압에서 Vs/2 전압까지 감소한다.
모드 7(M7)에서는 트랜지스터(S2, S5)가 턴온되고 트랜지스터(S1, S4)가 턴오프되어, 도 5g에 나타낸 바와 같이 X 전극, 트랜지스터(S5), 커패시터(C1, C2), 트랜지스터(S2) 및 접지단의 경로를 통하여 X 전극(X)에 Vs/2 전압이 인가된다. 여기서, 커패시터(C1)과 커패시터(C2)가 직렬로 연결되어 커패시터(C1)의 제2 단의 전압이 Vs/2 전압이 되므로, X 전극에 Vs/2 전압이 인가된다. 그리고 도 5g에 나타낸 바와 같이 모드 6(M6)에서 X 전극의 전압을 Vs/2 전압까지 감소시킨 후에 인덕터(L)에 전류(IL)가 남아 있다면, 남아 있는 전류(IL)는 인덕터(L), 커패시터(C2) 및 다이오드(D3)를 통하여 프리휠링된다. 즉, 인덕터(L)에 남아 있는 에너지가 커패시터(C2)로 회수된다. 이때, 트랜지스터(S2)의 드레인 전압이 0V 전압이고 트랜지스터(S6)의 드레인 전압이 Vs/2 전압이므로, 턴오프된 트랜지스터(S1, S3, S4, S6)의 드레인과 소스 사이에는 Vs/2 전압이하가 걸린다. 즉, Vs/2 전압을 내압으로 가지는 트랜지스터(S1, S3, S4, S6)을 사용할 수 있다.
모드 8(M8)에서는 트랜지스터(S2)가 턴온된 상태에서 트랜지스터(S5)가 턴오프되고 트랜지스터(S4)가 턴온되어, 도 5h에 나타낸 바와 같이 패널 커패시터(Cp), 트랜지스터(S4), 트랜지스터(S3)의 바디 다이오드, 인덕터(L), 커패시터(C2), 트랜지스터(S2) 및 접지단의 경로로 공진이 발생한다. 이 공진에 의해 패널 커패시터(Cp)에 저장된 에너지가 인덕터(L)를 통하여 커패시터(C2)로 회수되면서, X 전극의 전압이 Vs/2 전압에서 0V 전압까지 감소한다. 이때, 커패시터(C2)의 제1 단이 접지에 연결되어 커패시터(C2)가 Vs/4 전압을 공급하므로, X 전극의 전압(Vx)이 Vs/2 전압에서 0V 전압까지 감소한다.
이와 같이, 본 발명의 제1 실시예에서는 유지 기간 동안 모드 1 내지 모드 8(M1~M8)가 해당 서브필드의 가중치에 해당하는 회수 만큼 반복되어 X 전극에 Vs 전압과 0V 전압이 교대로 인가될 수 있다. 한편, X 전극의 전압(Vx)을 0V 전압에서 Vs/2 전압까지 증가시킨 후 Vs/2 전압에서 Vs 전압까지 상승시키고 X 전극의 전압(Vx)을 Vs 전압에서 Vs/2 전압으로 하강시킨 후 Vs/2 전압에서 0V 전압까지 하강시키므로, 0V 전압에서 Vs 전압까지 바로 증가시키고 Vs 전압에서 0V 전압으로 바로 하강시키는 경우에 비해 전자파 간섭(electro-magnetic interference, EMI)을 줄일 수 있다.
이상, 본 발명의 제1 실시예에서는 X 전극과 Y 전극에 하이 레벨 전압과 로우 레벨 전압을 교대로 가지는 유지 방전 펄스를 반대 위상으로 인가하는 경우에 대해서 설명하였지만, 이와 달리 X 전극과 Y 전극 중 하나의 전극에만 유지 방전 펄스가 인가될 수 있다. 이하에서는 이러한 실시예에 대해서 도 6 및 도 7을 참조 하여 상세하게 설명한다.
도 6은 본 발명의 제2 실시예에 따른 유지 방전 펄스를 나타내는 도면이며, 도 7은 본 발명의 제2 실시예에 따른 유지 방전 회로(410')의 개략적인 회로도이다.
도 6에 도시한 바와 같이, 본 발명의 제2 실시예에서는 유지 기간 동안 복수의 X 전극(X1~Xn)에 Vs 전압과 -Vs 전압을 교대로 가지는 유지 방전 펄스가 인가되고, 복수의 Y 전극(Y1~Yn)에는 0V 전압이 인가된다. 그리고 -Vs 전압에서 Vs 전압까지 상승하고 Vs 전압에서 -Vs 전압으로 하강할 때, Vs 전압과 -Vs 전압의 중간 레벨 전압인 0V 전압에서 소정의 시간 멈춘다. 이와 같이 하면, 도 2의 유지 방전 펄스와 동일하게 X 전극과 Y 전극의 전압차가 Vs 전압과 -Vs 전압을 교대로 가질 수 있다.
도 7을 보면, 제2 실시예에 따른 유지 방전 회로(410')는 전원에서 공급하는 전압과 커패시터(C1, C2)에 충전되는 전압을 제외하면 제1 실시예와 동일하다. 구체적으로, 트랜지스터(S1)의 드레인이 접지단에 연결되고 트랜지스터(S2)의 소스가 -Vs 전압을 공급하는 전원(-Vs)에 연결되어 있다. 따라서, 트랜지스터(S1, S2)의 동작에 의해 커패시터(C2)의 제1 단에는 -Vs 전압과 0V 전압이 선택적으로 인가될 수 있다. 그리고 트랜지스터(S2)가 턴온되는 경우에 다이오드(D1)에 의해 커패시터(C1, C2) 각각에는 Vs/2 전압이 충전될 수 있다.
그리고 이 경우에도 턴오프된 트랜지스터의 드레인과 소스 사이에는 하이 레벨 전압(Vs)과 로우 레벨 전압(-Vs)의 차이에 절반에 해당하는 전압(Vs) 이하의 전 압이 걸린다. 따라서 제2 실시예에 따른 유지 방전 회로(410')는 X 전극에 Vs 전압과 -Vs 전압을 교대로 인가하고, 낮은 내압을 가지는 트랜지스터를 사용할 수 있다.
그리고 도 6 및 도 7에서는 X 전극에 유지 방전 회로(410')가 연결되고 Y 전극에는 0V 전압이 인가되는 것으로 가정하였지만, Y 전극에 유지 방전 회로가 연결되고 X 전극에 0V 전압이 인가될 수도 있다.
또한, 도 7의 회로에서 트랜지스터(S2)의 소스를 -Vs/2 전압을 공급하는 전원에 연결하면, X 전극에 Vs/2 전압과 -Vs/2 전압을 교대로 가지는 유지 방전 펄스가 인가될 수도 있다. 이 경우에는 Y 전극에 Vs/2 전압과 -Vs/2 전압을 교대로 가지는 유지 방전 펄스를 X 전극에 인가되는 유지 방전 펄스와 반대 위상으로 인가할 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이와 같이 본 발명의 실시예에 따르면, 낮은 내압을 가지는 트랜지스터를 사용할 수 있어 유지 방전 회로의 단가를 감소시킨다.

Claims (22)

  1. 복수의 제1 전극;
    제1 전압을 공급하는 제1 전원에 제1 단이 전기적으로 연결되는 제1 트랜지스터;
    상기 제1 트랜지스터의 제2 단에 제1 단이 전기적으로 연결되고 제2 전압을 공급하는 제2 전원에 제2 단이 전기적으로 연결되어 있는 제2 트랜지스터;
    제3 전압을 충전하고 있으며, 제1 단이 상기 제1 트랜지스터와 상기 제2 트랜지스터의 접점에 전기적으로 연결되어 있는 제1 커패시터;
    제4 전압을 충전하고 있으며, 제1 단이 상기 제1 커패시터의 제2 단에 전기적으로 연결되어 있는 제2 커패시터;
    상기 제1 전원과 상기 제2 커패시터의 제2 단 사이에 전기적으로 연결되어 있는 충전 경로;
    상기 제1 커패시터의 제2 단과 상기 복수의 제1 전극 사이에 서로 전기적으로 직렬로 연결되어 있는 인덕터, 제3 및 제4 트랜지스터;
    상기 제2 커패시터의 제2 단과 상기 복수의 제1 전극 사이에 전기적으로 연결되어 있는 제5 트랜지스터; 및
    상기 복수의 제1 전극과 상기 제1 커패시터의 제1 단 사이에 전기적으로 연결되어 있는 제6 트랜지스터를 포함하는 플라즈마 표시 장치.
  2. 제1항에 있어서,
    상기 제3 및 제4 트랜지스터는 서로 백투백으로 전기적으로 연결되어 있는 플라즈마 표시 장치.
  3. 제2항에 있어서,
    상기 인덕터의 제1 단은 상기 제1 커패시터의 제2 단에 전기적으로 연결되며, 상기 제3 및 제4 트랜지스터는 상기 인덕터의 제2 단과 상기 복수의 제1 전극 사이에 전기적으로 연결되어 있는 플라즈마 표시 장치.
  4. 제1항에 있어서,
    상기 충전 경로는 상기 제1 전원에 애노드가 전기적으로 연결되어 있고 상기 제2 커패시터의 제2 단에 캐소드가 전기적으로 연결되어 있는 제1 다이오드를 포함하는 플라즈마 표시 장치.
  5. 제3항에 있어서,
    상기 인덕터의 제2 단에 애노드가 전기적으로 연결되어 있으며 상기 제2 커패시터의 제2 단에 캐소드가 전기적으로 연결되어 있는 제2 다이오드; 및
    상기 인덕터의 제2 단에 캐소드가 전기적으로 연결되어 있으며 상기 제1 커패시터의 제1 단에 애노드가 전기적으로 연결되어 있는 제3 다이오드를 더 포함하는 플라즈마 표시 장치.
  6. 제1항에 있어서,
    상기 제3 전압과 상기 제4 전압은 동일한 전압인 플라즈마 표시 장치.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 제2 트랜지스터의 턴온 시에 상기 제1 커패시터 및 상기 제2 커패시터가 각각 상기 제3 전압 및 상기 제4 전압으로 충전되며, 상기 제3 전압과 상기 제4 전압의 합은 상기 제1 전압과 상기 제2 전압의 차에 해당하는 플라즈마 표시 장치.
  8. 제1항 내지 제6항 중 어느 한 항에 있어서,
    제1 기간 동안 상기 제2 및 제6 트랜지스터를 턴온 상태로 설정하고, 제2 기간 동안 상기 제2 및 제3 트랜지스터를 턴온 상태로 설정하고, 제3 기간 동안 상기 제2 및 제5 트랜지스터를 턴온 상태로 설정하고, 제4 기간 동안 상기 제1 및 제3 트랜지스터를 턴온 상태로 설정하고, 제5 기간 동안 상기 제1 및 제5 트랜지스터를 턴온 상태로 설정하고, 제6 기간 동안 상기 제1 및 제4 트랜지스터를 턴온 상태로 설정하고, 제7 기간 동안 상기 제2 및 제5 트랜지스터를 턴온 상태로 설정하며, 제8 기간 동안 상기 제2 및 제4 트랜지스터를 턴온 상태로 설정하는 제어부를 더 포함하는 플라즈마 표시 장치.
  9. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 제2 전압은 접지 전압이며, 상기 제1 전압은 양의 전압인 플라즈마 표시 장치.
  10. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 제1 전압은 접지 전압이며, 상기 제2 전압은 음의 전압인 플라즈마 표시 장치.
  11. 제1 전극과 제2 전극을 포함하는 플라즈마 표시 장치를 구동하는 방법에 있어서,
    제1 전압을 충전하고 있는 제1 커패시터에 저장된 에너지를 상기 제1 전극에 전기적으로 연결된 인덕터를 통하여 상기 제1 전극에 주입하여, 상기 제1 전극의 전압을 증가시키는 단계;
    상기 제1 커패시터와 제2 전압을 충전하고 있는 제2 커패시터를 통하여, 상기 제1 전극에 상기 제1 전압과 상기 제2 전압의 합에 해당하는 제3 전압을 인가하는 단계;
    제4 전압을 공급하는 제1 전원과 상기 제1 커패시터에 저장된 에너지를 상기 인덕터를 통하여 상기 제1 전극에 주입하여, 상기 제1 전극의 전압을 증가시키는 단계;
    상기 제1 전원과 상기 제1 및 제2 커패시터를 통하여, 상기 제1 전극에 상기 제3 전압과 상기 제4 전압의 합에 해당하는 제5 전압을 인가하는 단계;
    상기 제1 전극에 저장된 에너지를 상기 인덕터를 통하여 상기 제1 커패시터 및 상기 제1 전원으로 회수하여, 상기 제1 전극의 전압을 감소시키는 단계;
    상기 제1 및 제2 커패시터를 통하여, 상기 제1 전극에 상기 제3 전압을 인가하는 단계;
    상기 제1 전극에 저장된 에너지를 상기 인덕터를 통하여 상기 제1 커패시터로 회수하여, 상기 제1 전극의 전압을 감소시키는 단계; 및
    상기 제1 전극에 상기 제4 전압보다 낮은 제6 전압을 인가하는 단계를 포함하는 플라즈마 표시 장치의 구동 방법.
  12. 제11항에 있어서,
    상기 제1 전극에 상기 제6 전압을 인가하는 단계는 상기 제1 전원을 통하여 상기 제1 및 제2 커패시터를 각각 상기 제1 전압 및 상기 제2 전압으로 충전하는 단계를 더 포함하는 플라즈마 표시 장치의 구동 방법.
  13. 제11항에 있어서,
    상기 제1 전극에 상기 제3 전압을 인가하는 단계는 상기 인덕터에 남아 있는 에너지를 상기 제1 및 제2 커패시터로 회수하는 단계를 더 포함하는 플라즈마 표시 장치의 구동 방법.
  14. 제11항 내지 제13항 중 어느 한 항에 있어서,
    상기 제1 전극에 상기 제5 전압을 인가하는 단계는 상기 제2 전극에 상기 제6 전압을 인가하는 단계를 포함하며,
    상기 제1 전극에 상기 제6 전압을 인가하는 단계는 상기 제2 전극에 상기 제5 전압을 인가하는 단계를 포함하는 플라즈마 표시 장치의 구동 방법.
  15. 제14항에 있어서,
    상기 제3 전압과 상기 제4 전압은 동일하며, 상기 제6 전압은 접지 전압인 플라즈마 표시 장치의 구동 방법.
  16. 제11항 내지 제13항 중 어느 한 항에 있어서,
    상기 제1 전압과 상기 제2 전압은 동일하며, 상기 제3 전압과 상기 제4 전압은 동일한 플라즈마 표시 장치의 구동 방법.
  17. 제11항 내지 제13항 중 어느 한 항에 있어서,
    상기 제4 전압과 상기 제6 전압의 차는 상기 제5 전압과 상기 제6 전압의 차의 절반에 해당하는 플라즈마 표시 장치의 구동 방법.
  18. 제1 전극과 제2 전극을 포함하는 플라즈마 표시 장치를 구동하는 구동 장치에 있어서,
    제1 전압을 충전하고 있는 제1 커패시터;
    제2 전압을 충전하고 있으며, 상기 제1 커패시터의 제1 단에 제1 단이 전기적으로 연결되어 있는 제2 커패시터;
    상기 제1 커패시터의 제2 단과 상기 제1 전극 사이에 전기적으로 연결되어 있는 제1 트랜지스터;
    상기 제2 커패시터의 제2 단과 상기 제1 전극 사이에 전기적으로 연결되어 있는 제2 트랜지스터;
    상기 제1 커패시터와 상기 제2 커패시터의 접점과 상기 복수의 제1 전극 사이에 전기적으로 연결되어 있는 인덕터;
    상기 접점과 상기 복수의 제1 전극 사이에 형성되어 있으며, 공진을 통해 상기 제1 전극의 전압을 상승시키는 제1 공진 경로;
    상기 접점과 상기 복수의 제1 전극 사이에 형성되어 있으며, 공진을 통해 상기 제1 전극의 전압을 하강시키는 제2 공진 경로; 및
    상기 제2 커패시터의 제2 단에 제3 전압과 상기 제3 전압보다 낮은 제4 전압을 선택적으로 인가하는 스위칭부를 포함하는 플라즈마 표시 장치의 구동 장치.
  19. 제18항에 있어서,
    상기 제1 공진 경로는 상기 인덕터에 전기적으로 직렬로 연결되어 있는 제3 트랜지스터를 포함하며,
    상기 제2 공진 경로는 상기 인덕터 및 상기 제3 트랜지스터와 전기적으로 직렬로 연결되어 있는 제4 트랜지스터를 포함하며,
    상기 제3 트랜지스터와 상기 제4 트랜지스터는 소스가 서로 전기적으로 연결되어 있는 플라즈마 표시 장치의 구동 장치.
  20. 제19항에 있어서,
    상기 제1 공진 경로는 상기 제3 트랜지스터와 상기 제4 트랜지스터의 바디 다이오드를 통해 형성되며,
    상기 제2 공진 경로는 상기 제4 트랜지스터와 상기 제3 트랜지스터의 바디 다이오드를 통해 형성되는 플라즈마 표시 장치의 구동 장치.
  21. 제18항에 있어서,
    상기 제2 커패시터의 제2 단에 상기 제4 전압을 인가한 상태에서 상기 제1 공진 경로를 통해 상기 제1 전극의 전압을 상승시키고,
    상기 제2 커패시터의 제2 단에 상기 제4 전압을 인가한 상태에서 상기 제1 트랜지스터를 턴온하여, 상기 제1 전극에 상기 제4 전압, 상기 제1 전압, 상기 제2 전압의 합에 해당하는 제5 전압을 인가하고,
    상기 제2 커패시터의 제2 단에 상기 제3 전압을 인가한 상태에서 상기 제1 공진 경로를 통해 상기 제1 전극의 전압을 상승시키고,
    상기 제2 커패시터의 제2 단에 상기 제3 전압을 인가한 상태에서 상기 제1 트랜지스터를 턴온하여, 상기 제1 전극에 상기 제3 전압, 상기 제1 전압, 상기 제2 전압의 합에 해당하는 제6 전압을 인가하고,
    상기 제2 커패시터의 제2 단에 상기 제3 전압을 인가한 상태에서 상기 제2 공진 경로를 통해 상기 제1 전극의 전압을 하강시키고,
    상기 제2 커패시터의 제2 단에 상기 제4 전압을 인가한 상태에서 상기 제1 트랜지스터를 턴온하여, 상기 제1 전극에 상기 제5 전압을 인가하고,
    상기 제2 커패시터의 제2 단에 상기 제4 전압을 인가한 상태에서 상기 제2 공진 경로를 통해 상기 제1 전극의 전압을 하강시키고,
    상기 제2 커패시터의 제2 단에 상기 제4 전압을 인가한 상태에서 상기 제2 트랜지스터를 턴온하여, 상기 제1 전극에 상기 제4 전압을 인가하는 플라즈마 표시 장치의 구동 장치.
  22. 제18항 내지 제21항 중 어느 한 항에 있어서,
    상기 제1 전압과 상기 제2 전압은 동일하며, 상기 제1 전압과 상기 제2 전압의 합은 상기 제3 전압과 상기 제4 전압의 차와 동일한 플라즈마 표시 장치의 구동 장치.
KR1020050119491A 2005-10-25 2005-12-08 플라즈마 표시 장치 및 그 구동 장치와 구동 방법 KR100739041B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020050119491A KR100739041B1 (ko) 2005-10-25 2005-12-08 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
JP2006278984A JP2007122049A (ja) 2005-10-25 2006-10-12 プラズマ表示装置及びその駆動装置と駆動方法
EP06122416A EP1780691B1 (en) 2005-10-25 2006-10-17 Plasma display device, driving apparatus and driving method thereof
DE602006004288T DE602006004288D1 (de) 2005-10-25 2006-10-17 Plasmaanzeigetafel, Treiberschaltung und Verfahren zu ihrer Ansteuerung
US11/583,393 US20070091027A1 (en) 2005-10-25 2006-10-18 Plasma display device, driving apparatus and driving method thereof
CNB2006101507254A CN100492454C (zh) 2005-10-25 2006-10-24 等离子体显示设备及其驱动装置和驱动方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR20050100681 2005-10-25
KR1020050100681 2005-10-25
KR1020050119491A KR100739041B1 (ko) 2005-10-25 2005-12-08 플라즈마 표시 장치 및 그 구동 장치와 구동 방법

Publications (2)

Publication Number Publication Date
KR20070044751A true KR20070044751A (ko) 2007-04-30
KR100739041B1 KR100739041B1 (ko) 2007-07-12

Family

ID=37488438

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050119491A KR100739041B1 (ko) 2005-10-25 2005-12-08 플라즈마 표시 장치 및 그 구동 장치와 구동 방법

Country Status (6)

Country Link
US (1) US20070091027A1 (ko)
EP (1) EP1780691B1 (ko)
JP (1) JP2007122049A (ko)
KR (1) KR100739041B1 (ko)
CN (1) CN100492454C (ko)
DE (1) DE602006004288D1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100937966B1 (ko) * 2007-06-29 2010-01-21 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
KR101009509B1 (ko) * 2009-08-17 2011-01-18 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그의 구동방법
CN112002356B (zh) * 2019-05-27 2022-12-09 Tcl科技集团股份有限公司 一种信息存储组件、电路以及显示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5081400A (en) * 1986-09-25 1992-01-14 The Board Of Trustees Of The University Of Illinois Power efficient sustain drivers and address drivers for plasma panel
US4866349A (en) * 1986-09-25 1989-09-12 The Board Of Trustees Of The University Of Illinois Power efficient sustain drivers and address drivers for plasma panel
JP2772753B2 (ja) * 1993-12-10 1998-07-09 富士通株式会社 プラズマディスプレイパネル並びにその駆動方法及び駆動回路
JP3263310B2 (ja) * 1996-05-17 2002-03-04 富士通株式会社 プラズマディスプレイパネル駆動方法及びこの駆動方法を用いたプラズマディスプレイ装置
KR100222203B1 (ko) * 1997-03-17 1999-10-01 구자홍 AC 플라즈마 디스플레이 패널을 위한 에너지 리커버리(recovery) 서스테인 회로
KR100463185B1 (ko) * 2001-10-15 2004-12-23 삼성에스디아이 주식회사 플라즈마 디스플레이 패널, 그의 구동 장치 및 그의 구동방법
CN1630893A (zh) * 2001-11-06 2005-06-22 先锋株式会社 具有可降低功耗结构的显示板驱动设备
JP2003233343A (ja) * 2002-02-08 2003-08-22 Pioneer Electronic Corp 表示パネル駆動回路
JP2003140602A (ja) * 2001-11-06 2003-05-16 Pioneer Electronic Corp 表示パネル駆動装置
KR100425314B1 (ko) * 2001-12-11 2004-03-30 삼성전자주식회사 전압 스트레스를 개선한 고효율 플라즈마 디스플레이 패널구동 장치 및 방법
KR100463187B1 (ko) * 2002-04-15 2004-12-23 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 그 구동 장치와 구동 방법
KR100484175B1 (ko) * 2002-11-08 2005-04-18 삼성전자주식회사 고효율 플라즈마 디스플레이 패널 구동 장치 및 방법

Also Published As

Publication number Publication date
KR100739041B1 (ko) 2007-07-12
EP1780691A1 (en) 2007-05-02
US20070091027A1 (en) 2007-04-26
CN1956027A (zh) 2007-05-02
EP1780691B1 (en) 2008-12-17
DE602006004288D1 (de) 2009-01-29
CN100492454C (zh) 2009-05-27
JP2007122049A (ja) 2007-05-17

Similar Documents

Publication Publication Date Title
KR100739041B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
KR100740093B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
KR100740112B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
KR100739626B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100739625B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
KR100739074B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
KR100648685B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
KR100658636B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100786872B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100796694B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100778444B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR20080026364A (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
KR100805113B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100869794B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100739575B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
KR100805112B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100778446B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
KR100658634B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100684856B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
KR100649240B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR20080044703A (ko) 플라즈마 표시 장치 및 그 구동 방법
KR20080034624A (ko) 플라즈마 표시 장치 및 그 구동 방법
KR20080043091A (ko) 플라즈마 표시 장치 및 그 구동 방법
KR20080030797A (ko) 플라즈마 표시 장치 및 그 구동 방법
KR20080033626A (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
LAPS Lapse due to unpaid annual fee