KR20070037311A

KR20070037311A - 휴대 가능 전자 장치 및 ｉｃ 카드

Info

Publication number: KR20070037311A
Application number: KR1020060086034A
Authority: KR
Inventors: 마사루 야나기다
Original assignee: 가부시끼가이샤 도시바
Priority date: 2005-09-30
Filing date: 2006-09-07
Publication date: 2007-04-04
Also published as: EP1770659A1; JP4891587B2; SG131027A1; CN1940974A; EP1770659B1; JP2007102312A; US20070075149A1

Abstract

휴대 가능 전자 장치로서의 IC 카드(11)는, 친데이터의 데이터부(203)에 자데이터(207, 211, 215, 219)가 저장되어 있는 상자 구조의 데이터를 지정한 판독 커맨드를 수신한 경우, 해당 판독 커맨드로 지정된 상기 상자 구조의 데이터에서, 친데이터의 데이터부(203)에 저장되어 있는 각 자데이터(207∼211, 215, 219)의 식별자(204, 208, 212, 216)가 해당 자데이터의 무효를 나타내는 특정한 값인지의 여부를 판단하고, 식별자가 특정한 값인 자데이터가 존재하고 있었던 경우, 식별자가 특정한 값인 자데이터를 제외하고, 식별자가 특정한 값이 아닌 자데이터를 순서대로 연결한 데이터를 데이터부에 저장한 출력 데이터를 출력하도록 하고 있는 것이다.

자데이터, 친데이터, 식별자, 출력 카운터, 판독 포인터, 출력 버퍼

Description

휴대 가능 전자 장치 및 ＩＣ 카드{PORTABLE ELECTRONIC DEVICE AND IC CARD}

도 1은 본 발명의 실시예에 따른 휴대 가능 전자 장치로서의 IC 카드를 포함하는 IC 카드 시스템의 구성을 개략적으로 도시하는 블록도.

도 2는 IC 카드의 구성예를 개략적으로 도시하는 도면.

도 3은 메모리에 저장되는 상자 구조 데이터의 일례를 모식적으로 도시하는 도면.

도 4는 상자 구조로 되어 있는 데이터의 구체예를 모식적으로 도시하는 도면.

도 5는 데이터 판독 커맨드에 대한 상자 구조 데이터의 판독 처리에 대해서 설명하기 위한 플로우차트.

도 6은 데이터 판독 커맨드에 대한 상자 구조 데이터의 판독 처리에 대해서 설명하기 위한 플로우차트.

도 7은 상자 구조로 되어 있는 데이터의 판독 처리에서의 출력 카운터, 판독 포인터, 출력 버퍼의 관계를 설명하기 위한 도면.

도 8은 상자 구조로 되어 있는 데이터의 판독 처리에서의 출력 카운터, 판독 포인터, 출력 버퍼의 관계를 설명하기 위한 도면.

도 9는 상자 구조로 되어 있는 데이터의 판독 처리에서의 출력 카운터, 판독 포인터, 출력 버퍼의 관계를 설명하기 위한 도면.

도 10은 상자 구조로 되어 있는 데이터의 판독 처리에서의 출력 카운터, 판독 포인터, 출력 버퍼의 관계를 설명하기 위한 도면.

<도면의 주요 부분에 대한 부호의 설명>

11 : IC 카드

12 : 카드 리더 라이터

13 : 단말 장치

14 : 키보드

15 : CRT

16 : 프린터

102 : 통신부

105 : 데이터 메모리

106 : 워킹 메모리

107 : 프로그램 메모리

본 발명은, 예를 들면, 기입, 재기입 가능한 불휘발성 메모리 및 CPU(센트럴 프로세싱 유닛) 등의 제어 소자를 갖고, 외부로부터 공급되는 명령 데이터에 기초 하여 각종 처리를 실행하는 휴대 가능 전자 장치 및 IC 카드에 관한 것이다.

종래, 휴대 가능 전자 장치로서는, 예를 들면, 메모리나 CPU 등의 기능을 가진 IC 모듈이 플라스틱판 등으로 구성되는 케이스 내에 매설되어 있는 IC 카드가 있다. 이러한 IC 카드에서는, 외부 장치로부터의 커맨드에 따라서 재기입 가능한 불휘발성 메모리에 데이터를 기입하거나, 불휘발성 메모리로부터 데이터를 판독하거나 하도록 되어 있다.

또한, 예를 들면, IC 카드의 표준 사양인 ISO7816에서는, 식별자와 길이 정보와 데이터부로 이루어지는 데이터가 정의되어 있다. 상기 식별자는, 해당 데이터의 종별을 나타내는 것이다. 상기 길이 정보는, 해당 데이터의 길이를 나타내는 것이다. 상기 데이터부는, 해당 데이터 그 자체를 저장하는 것이다. 또한, IC 카드에 이용되는 데이터에는, 소위 상자 구조로 되어 있는 것도 있다. 상자 구조의 데이터는, 예를 들면, 식별자에 의해 식별된다. 또한, 상자 구조의 데이터에 대해서는, 예를 들면, ISO/IEC7816-4의 Annex. D로 구조화된 태그 필드(Tag field)가 정의되어 있다.

상기한 바와 같은 종래의 IC 카드에서는, 상자 구조의 데이터이어도, 커맨드로 지정된 범위의 모든 데이터를 판독하고 있다. 즉, 종래의 IC 카드에서는, 상자 구조의 데이터에서 불필요한 데이터가 포함되어 있어도, 지정된 범위의 모든 데이터를 판독하고 있다.

본 발명의 일 형태는, 데이터 처리의 효율화를 도모할 수 있는 휴대 가능 전 자 장치 및 IC 카드를 제공하는 것을 목적으로 한다.

본 발명의 일 형태로서의 휴대 가능 전자 장치는, 친데이터의 데이터가 복수의 자데이터에 의해 구성되는 상자 구조의 데이터를 기억하는 메모리와, 상기 메모리에 기억되어 있는 상기 상자 구조의 데이터의 판독을 요구하는 명령이 외부 장치로부터 부여된 경우에, 해당 상자 구조의 데이터에서의 각 자데이터 중 유효한 자데이터만을 판독하는 처리부를 갖는다.

본 발명의 일 형태로서의 IC 카드는, 친데이터의 데이터가 복수의 자데이터에 의해 구성되는 상자 구조의 데이터를 기억하는 메모리와, 상기 메모리에 기억되어 있는 상기 상자 구조의 데이터의 판독을 요구하는 명령이 외부 장치로부터 부여된 경우에, 해당 상자 구조의 데이터에서의 각 자데이터 중 유효한 자데이터만을 판독하는 처리부를 갖는 모듈과, 상기 모듈이 내장된 본체를 갖는다.

본원 발명의 추가의 목적 및 장점은, 이하의 상세한 설명에서 제시될 것이고, 부분적으로는 상세한 설명으로부터 명백해지거나 또는 본 발명을 실시해 봄으로써 알 수 있을 것이다.

명세서에 포함되고 명세서의 부분을 이루는 첨부 도면들은, 본 발명의 실시예들을 예시하기 위한 것이고, 앞서 주어진 일반적 설명과 이하에 주어지는 실시예들에 대한 상세한 설명과 함께 본 발명의 원리를 설명해줄 것이다.

<실시예>

이하, 본 발명의 실시예에 대해서 도면을 참조하여 설명한다.

도 1은, 본 발명에 따른 휴대 가능 전자 장치로서의 IC 카드를 포함하는 IC 카드 시스템의 구성예를 도시하는 것이다. 이 IC 카드 시스템은, IC 카드(11), 카드 리더 라이터(card reader/writer)(12), 단말 장치(13), 키보드(14), 표시 장치(CRT)(15), 프린터(16) 등에 의해 구성된다.

도 1에 도시하는 바와 같이, 이 IC 카드 시스템에서는, IC 카드(11)가 카드 리더 라이터(12)를 통해서 단말 장치(13)와 통신 가능하게 되어 있다. 상기 카드 리더 라이터(12)는, 상기 IC 카드(11)에 대응하는 통신 방식의 통신 유닛을 갖고 있다.

상기 단말 장치(13)는, 제어부, 메모리, 각종 인터페이스 등을 갖는 퍼스널 컴퓨터 등에 의해 구성된다. 상기 단말 장치(13)에서는, 제어부가 메모리에 기억된 제어 프로그램을 실행함으로써 다양한 기능을 실현하고 있다. 상기 단말 장치(13)에는, 상기 카드 리더 라이터(12), 키보드(14), 표시 장치(15), 프린터(16) 등이 접속되어 있다. 상기 키보드(14)는, 조작부로서 기능한다.

상기 키보드(14)는, 입력된 키를 나타내는 신호를 상기 단말 장치(13)에 공급하는 것이다. 상기 표시 장치(15)는, 상기 단말 장치(13)에 의한 표시 제어에 기초하여 다양한 표시를 행한다. 상기 표시 장치(15)는, CRT 혹은 액정 표시기 등에 의해 구성된다. 상기 프린터(16)는, 상기 단말 장치(13)로부터 공급되는 프린트 데이터 등을 프린트하는 것이다.

다음으로, 상기 IC 카드(11)의 구성예에 대해서 설명한다.

도 2는, IC 카드(11)의 구성예를 설명하기 위한 도면이다.

상기 IC 카드(11)는, 본체(11a)를 구성하는 케이스 내에 모듈(11b)이 내장되어 있다. 또한, 상기 IC 카드(11)의 본체(11a)의 표면에는, 자기 스트라이프부(101)가 설치되어 있다.

상기 자기 스트라이프부(101)는, 카드 본체(11a)의 표면에 설치된다. 상기 자기 스트라이프부(101)는, 자기 기억부에 의해 구성되어 있다.

상기 모듈(11b)은, 통신부(102), CPU(104), 데이터 메모리(105), 워킹 메모리(106), 프로그램 메모리(107) 등을 갖고 있다. 상기 모듈(11b)은, IC 칩과 인터페이스부가 접속된 상태에서 일체적으로 IC 모듈화된 것이다. 상기 모듈(11b)은, IC 카드의 본체(11a) 내에 매설된다.

상기 통신부(102)는, 리더 라이터(12)와의 데이터 통신을 행하는 것이다. 상기 통신부(102)는, 통신 제어부 및 인터페이스부에 의해 구성된다. 또한, 상기 통신부(102)는, 해당 IC 카드(11)의 통신 방식에 따른 구성을 갖고 있다. 예를 들면, 상기 통신부(102)는, 비접촉식(무선식) IC 카드 혹은 접촉식 IC 카드 등의 통신 방식이 실현된다.

해당 IC 카드(11)가 비접촉식(무선식) IC 카드로서의 통신 방식을 갖고 있는 경우, 상기 통신부(102)는, 인터페이스부로서의 안테나 및 통신 제어부에 의해 구성된다. 이 경우, 상기 통신부(102)는, 리더 라이터(12)로부터 송신된 변조파를 안테나에서 수신하고, 수신한 변조파를 통신 제어부에 의해 복조한다. 상기 통신부(102)는, 외부에 발신하는 데이터를 통신 제어부에 의해 변조하고, 변조한 신호를 변조파로서 상기 안테나에 의해 발신한다. 또한, 상기 통신부(102)는, 상기 안 테나에서 수신한 변조파로부터 내부 회로에 공급하기 위한 전원이나 클럭을 생성하도록 되어 있다.

또한, 해당 IC 카드(11)가 접촉식 IC 카드로서의 통신 방식을 갖고 있는 경우, 상기 통신부(102)는, 컨택트부에 의해 구성된다. 이 경우, 상기 컨택트부는, 리더 라이터(12)에 설치된 IC 카드 단자부(도시 생략)와 접촉한다. 상기 컨택트부는, 상기 리더 라이터와의 데이터의 송수신을 행한다. 또한, 상기 컨택트부를 통해서 상기 리더 라이터(12)로부터 얻어지는 전원 및 클럭은, 해당 IC 카드(11) 내의 각 부에 공급되도록 되어 있다.

상기 통신부(102)의 통신 제어부, CPU(104), 데이터 메모리(105), 워킹 메모리(106), 및, 프로그램 메모리(107)는, 1개 혹은 복수의 IC 칩(103)에 의해 구성된다. 상기 IC 칩(103)은, 통신부(102)의 인터페이스와 접속된 상태에서 일체적으로 상기 모듈(11b)을 구성하고 있다.

상기 CPU(104)는, 상기 프로그램 메모리(107) 혹은 데이터 메모리(105)에 기억되어 있는 제어 프로그램 및 제어 데이터에 기초하여 다양한 처리를 실현하는 제어부이다. 예를 들면, 상기 CPU(104)는, 각종 판정 처리, 판단 처리, 데이터 처리(데이터의 기입, 데이터의 판독) 등을 행한다.

상기 데이터 메모리(105)는, EEPROM(electrical erasable and programmable read only memory) 등의 데이터의 소거 혹은 재기입이 가능한 불휘발성 메모리로 구성되어 있다. 상기 데이터 메모리(105)에는, 예를 들면, 해당 IC 카드(11)가 실현하는 기능으로서의 어플리케이션의 데이터 등이 기억된다. 또한, 예를 들면, 상 기 데이터 메모리(105)에는, 해당 IC 카드(11)가 실현하는 기능으로서, 예를 들면, 크레디트 카드 기능, 포인트 시스템의 카드 기능, ID 카드 기능 등의 기능을 실현하기 위한 어플리케이션의 데이터가 기억된다.

상기 워킹 메모리(106)는, RAM(random access memory) 등의 휘발성 메모리로 구성되어 있다. 상기 워킹 메모리(106)는, 예를 들면, 처리 데이터를 일시적으로 보유하기 위한 작업용의 메모리로서 기능한다. 상기 워킹 메모리(106)에는, 예를 들면, CPU(104)가 실행 중인 처리 데이터, 상기 통신부(102)에 의해 송신하는 송신 데이터, 혹은, 상기 통신부(102)에 의해 수신된 수신 데이터 등이 일시적으로 기억된다. 또한, 상기 워킹 메모리(106)에는, 출력 카운터(106a), 판독 포인터(106b), 출력 버퍼(106c), 판독 범위 카운터(106d) 등이 설치된다. 상기 출력 카운터(106a), 판독 포인터(106b), 출력 버퍼(106c) 및, 판독 범위 카운터(106d)에 대해서는, 나중에 상세하게 설명한다.

상기 프로그램 메모리(107)는, 마스크 ROM (read only memory) 등의 재기입이 불가능한 고정 메모리로 구성되어 있다. 상기 프로그램 메모리(107)에는, 예를 들면, CPU(104)의 제어 프로그램등이 기억된다.

다음으로, 상기 데이터 메모리(105)의 구성예에 대해서 설명한다.

도 3은, 데이터 메모리(105)에 기억되는 데이터의 구성예를 도시하는 것이다.

도 3에 도시하는 데이터는, 상자 구조의 데이터이다. 또한, 여기서는, 도 3에 도시하는 데이터를 엘리먼터리 파일(Elementary File;EF)로서 상기 데이터 메모 리(105) 내에 저장되는 것으로 한다.

도 3에 도시하는 예에서는, 해당 데이터 전체의 종별을 나타내는 식별자(TAG)(201)와, 해당 데이터(데이터부(203))의 길이를 나타내는 길이 정보(LEN)(202)와, 해당 데이터 그 자체가 저장되는 데이터부(VALUE)(203)로 구성된다.

또한, 여기서는, 식별자(201)는 친식별자, 길이 정보(202)는 친길이 정보, 데이터부(203)는 친데이터부로도 칭하며, 식별자(201), 길이 정보(202), 및, 데이터부(203)로 이루어지는 데이터 전체를 친데이터로도 칭하는 것으로 한다.

상기 친식별자(TAG)(201)는, 해당 친데이터의 종별을 나타내는 것이다. 상기 친길이 정보(202)는, 해당 친데이터부(203)의 길이를 나타내는 것이다. 상기 친데이터부(203)는, 해당 친데이터 그 자체(여기서는, 후술하는 자데이터)가 저장되는 것이다.

또한, 해당 친데이터를 무효화하는 경우, 상기 친식별자(201)에는, 해당 친데이터가 무효인 것을 나타내는 특정한 값(예를 들면, 「00」)이 설정된다.

도 3에 도시하는 예에서는, 상기 친데이터부(203)에는, 또한, 복수의 데이터(207, 211, 215, 219)가 저장되어 있다. 각 데이터(207, 211, 215, 219)는, 각각, 식별자(T1, T2, T3, T4)(204, 208, 212, 216), 길이 정보(L1, L2, L3, L4)(205, 209, 213, 217), 및, 데이터부(V1, V2, V3, V4)(206, 210, 214, 218)로 구성되어 있다.

또한, 여기서는, 각 데이터(207, 211, 215, 219)는, 각각 자데이터(제1, 제 2, 제3, 제4 자데이터)로도 칭한다. 식별자(T1, T2, T3, T4)(204, 208, 212, 216)는, 각각 자식별자(제1, 제2, 제3, 제4 자식별자)로도 칭한다. 길이 정보(L1, L2, L3, L4)(205, 209, 213, 217)는, 각각 자길이 정보(제1, 제2, 제3, 제4 자길이 정보)로도 칭한다. 상기 데이터부(V1, V2, V3, V4)(206, 210, 214, 218)는, 각각 자데이터부(제1, 제2, 제3, 제4 자데이터부)로도 칭한다.

즉, 도 3에 도시하는 친데이터의 데이터부(203)에는, 제1 자식별자(T1)(204)와 제1 자길이 정보(L1)(205)와 제1 자데이터부(V1)(206)로 구성되는 제1 자데이터(207), 제2 자식별자(T2)(208)와 제2 자길이 정보(L2)(209)와 제2 자데이터부(V2)(210)로 구성되는 제2 자데이터(211), 제3 자식별자(T3)(212)와 제3 자길이 정보(L3)(213)와 제3 자데이터부(V3)(214)로 구성되는 제3 자데이터(215), 제4 자식별자(T4)(216)와 제4 자길이 정보(L4)(217)와 제4 자데이터부(V4)(218)로 구성되는 제4 자데이터(219)가 저장되어 있다.

또한, 상기 제1, 제2, 제3, 제4 자데이터(207, 211, 215, 219)는, 연결된 상태로 친데이터부(203) 내에 저장되어 있다.

또한, 특정한 자데이터(207)(혹은, 211, 215, 219)를 무효화하는 경우, 해당 자데이터의 자식별자(204)(혹은, 208, 212, 216)에는, 해당 자데이터가 무효인 것을 나타내는 특정한 값(예를 들면, 「00」)이 설정된다.

또한, 상기한 바와 같은 데이터 구조는 TLV 구조로도 칭하는 것으로 한다.

또한, 도 4는, 상자 구조로 되어 있는 데이터의 구체예를 도시하는 도면이다.

또한, 도 4에 도시하는 예에서는, 도 3에 도시하는 바와 같은 구성의 데이터에 구체적인 데이터가 저장된 예를 도시하고 있다. 또한, 도 4에 도시하는 예에서는, 특별히 명기하지 않는 한 16진수를 표현하고 있는 것으로 한다(예:AA→0xAA).

도 4에 도시하는 예에서, 친식별자(201), 제1 자식별자(204), 제2 자식별자(208), 제3 자식별자(212), 친길이 정보(202), 제1 자길이 정보(205), 제2 자길이 정보(209), 및, 제3 자식별자(213)는, 각각 1바이트(8비트)의 데이터이다. 또한, 도 4에 도시하는 예에서, 친데이터부(203) 및 제1 자데이터부(206)는, 1바이트(8비트)의 데이터이고, 제2 자데이터부(210)(210a, 210b)는, 2바이트(16비트)의 데이터이며, 제3 자데이터부(214)(214a, 214b, 214c)는, 3바이트(24비트)의 데이터이다.

다음으로, 상기한 바와 같이 구성되는 상자 구조로 되어 있는 데이터의 판독 처리에 대해서 설명한다.

도 5 및 도 6은, 데이터 판독 커맨드에 대한 상자 구조로 되어 있는 데이터의 판독 처리를 설명하기 위한 플로우차트이다. 또한, 도 7, 도 8, 도 9, 도 10은, 각각, 도 4에 도시하는 상자 구조의 데이터를 판독 대상으로 하는 판독 처리에서의 출력 카운터(106a)의 값, 판독 포인터(106b)의 값 및 출력 버퍼(106c)에 저장되는 데이터 등의 관계를 설명하기 위한 도면이다.

또한, 여기서는, 도 5 및 도 6에 도시하는 플로우차트 외에, 도 4, 도 7, 도 8, 도 9 및 도 10을 적절히 참조하면서, 상자 구조로 되어 있는 데이터의 판독 처리에 대해서 설명하는 것으로 한다.

우선, 외부 장치로서의 카드 리더 라이터(12)가 IC 카드(11)에 대하여 데이터 판독 커맨드를 송신한 것으로 한다. 또한, 여기서는, 상기 데이터 판독 커맨드는, 식별자에 의해 상자 구조의 데이터를 지정한 판독 커맨드(상자 구조의 데이터의 판독을 요구하는 명령)인 것으로 한다.

상기 카드 리더 라이터(12)로부터 송신된 데이터 판독 커맨드는, 상기 IC 카드(11)의 통신부(102)에 의해 수신된다(스텝 S1). 상기 통신부(102)에서 수신된 데이터 판독 커맨드는, 상기 통신부(102)로부터 CPU(104)에 공급된다.

상기 CPU(104)에 데이터 판독 커맨드가 공급되면, 상기 IC 카드(11)의 CPU(104)는, 해당 커맨드로 지정되는 판독 대상으로 되는 데이터(친데이터)가 데이터 메모리(105) 내에 존재하는지의 여부를 판단한다(스텝 S2).

이 판단에 의해 해당 커맨드로 지정된 판독 대상으로 되는 데이터가 존재하지 않는다고 판단한 경우, 상기 CPU(104)는, 상기 카드 리더 라이터(12)에 에러라는 취지의 레스펀스를 회신하고, 해당 처리를 종료한다.

상기 판단에 의해 수신한 커맨드로 지정된 판독 대상으로 되는 데이터가 존재한다고 판단한 경우, 상기 CPU(104)는, 해당 데이터(친데이터)의 선두의 1바이트분을 워킹 메모리(106) 내에 설치된 출력 버퍼(106c)의 선두의 1바이트째에 카피한다(스텝 S3). 예를 들면, 도 4에 도시하는 구성의 데이터에서는, 선두의 1바이트가, 친식별자(201)이다. 이 때문에, 상기 친식별자(201)에 저장되어 있는 「97」이라고 하는 데이터가 상기 워킹 메모리(106) 내의 출력 버퍼(106c)의 선두(1바이트째)에 카피된다.

상기 출력 버퍼(106c)의 1바이트째에 해당 데이터에서의 선두의 1바이트분의 데이터를 카피하면, 상기 CPU(104)는, 워킹 메모리(106) 내에 설치된 출력 카운터(106a)에 수치 「2」를 세트하고, 판독 포인터(106b)에 친데이터의 데이터부(203)의 선두 위치를 나타내는 「2」를 세트하며, 또한, 판독 범위 카운터(106d)에 친길이 정보(202)의 값을 세트한다(스텝 S4).

상기 출력 카운터(106a)는, 출력 버퍼(106c)에 기입된 바이트수를 나타내는 것이다. 따라서, 출력 카운터(106a)에 「2」가 세트된 상태에서는, 출력 버퍼(106c)의 2바이트째가 빈 상태로 되어 있다. 상기 출력 버퍼(106c)의 2바이트째에는, 후술하는 처리에서 최종적으로 출력하는 데이터 전체의 길이를 나타내는 데이터가 저장되도록 되어 있다.

또한, 상기 판독 포인터(106b)에는, 해당 데이터에서의 판독 위치를 나타내는 데이터가 저장된다. 따라서, 예를 들면, 도 4에 도시하는 예에서는, 판독 포인터(106b)가 「2」로 설정되어 있는 경우, 해당 판독 포인터(106b)는, 「11」이 저장되어 있는 제1 자식별자(204)를 나타내고 있다.

또한, 상기 판독 범위 카운터(106d)는, 판독 대상으로 되는 남은 데이터의 길이를 나타내는 값이 저장된다. 따라서, 초기 상태에서는, 상기 판독 범위 카운터(106d)에는, 친데이터에서의 친길이 정보의 값이 설정된다. 또한, 상기 판독 범위 카운터(106d)가 「0」으로 된 경우, 판독 대상으로 되는 데이터가 남아 있지 않은 것을 나타내고 있다.

도 7은, 도 4에 도시하는 데이터의 판독 처리에서 상기 스텝 S4의 처리까지 가 완료된 상태에서의, 출력 카운터(106a)의 값, 판독 포인터의 값, 출력 버퍼(106c)에 저장되어 있는 데이터를 나타내고 있다. 도 7에 도시하는 예에서는, 출력 카운터(106a)에 「2」가 저장되고, 판독 포인터(106b)에 「2」가 저장되며, 출력 버퍼(106c)에는, 1바이트째에 해당 데이터의 선두로부터 판독한 1바이트분의 데이터(즉, 지정된 친데이터의 친식별자 「97」)가 저장되어 있다.

다음으로, 상기 CPU(104)는, 각 자데이터에 대한 판독 처리를 행한다. 즉, 상기 CPU(104)는, 우선, 상기 판독 포인터(106b)의 값이 나타내는 위치의 데이터(여기서는, 자식별자(204)의 「11」)를 판독하여, 워킹 메모리(106)에 일시 저장한다(스텝 S5). 상기 판독 포인터(106b)의 값이 나타내는 위치의 데이터를 판독하면, 상기 CPU(104)는, 해당 판독 포인터(106b)의 값을 1개 가산한다(스텝 S6). 예를 들면, 상기 판독 포인터(106b)가 「2」이었던 경우, 상기 CPU(104)는, 상기 판독 포인터(106b)의 값을 2+1=「3」으로 갱신한다. 또한, 예를 들면, 도 4에 도시하는 데이터의 예에서는, 판독 포인터(106b)의 값이 「3」인 경우, 데이터 값이 「01」로 되어 있는 제1 자길이 정보(205)가 판독 위치로서 나타내어져 있다.

또한, 상기 스텝 S6에서 판독 포인터(106b)를 갱신하면, 상기 CPU(104)는, 상기 판독 범위 카운터(106d)의 값으로부터 「해당 자데이터의 자길이 정보의 값+2」를 감산한다(스텝 S7). 예를 들면, 제1 자데이터의 식별자를 판독하였을 때, 상기 CPU(104)는, 상기 판독 범위 카운터(106d)에 [친데이터의 길이 정보-(자길이 정보+2)]의 값을 세트한다.

상기 스텝 S7에서 판독 범위 카운터(106d)를 갱신하면, 상기 CPU(104)는, 상 기 스텝 S5에서 판독한 자식별자(예를 들면, 제1 자식별자(204))가 무효인 것을 나타내는 특정한 값(예를 들면 「00」)인지의 여부를 판단한다(스텝 S8).

이 판단에 의해 판독한 자식별자가 무효인 것을 나타내는 특정한 값이 아니라고 판단한 경우, 즉, 해당 자식별자가 나타내는 자데이터가 유효하다고 판단한 경우, 상기 CPU(104)는, 상기 판독 포인터(106b)의 값이 나타내는 위치의 데이터로서의 자길이 정보를 판독하고, 판독한 자길이 정보를 워킹 메모리(106)에 일시적으로 저장한다(스텝 S9). 예를 들면, 도 4에 도시하는 데이터에서는, 상기 판독 포인터부(106b)의 값이 「3」인 경우, 상기 CPU(104)는, 데이터 값이 「01」인 자길이 정보(205)를 판독하여, 워킹 메모리(106)에 일시 저장한다.

상기 스텝 S9에서 자길이 정보를 판독하면, 상기 CPU(104)는 워킹 메모리(106)에 일시 저장한 자식별자의 데이터 및, 자길이 정보의 데이터(예를 들면, 제1 자식별자(204)의 데이터로서의 「11」 및 제1 자길이 정보(205)로서의 「01」)를 각각 출력 버퍼(106c)에 카피한다(스텝 S10). 이 때, 상기 CPU(104)는, 출력 버퍼(106c)에서 출력 카운터(106a)의 값이 나타내는 위치에 기초하여 데이터의 기입 위치를 결정한다. 예를 들면, 출력 카운터(106a)의 값이 「2」인 경우, 즉, 출력 카운터(106a)가 2바이트분의 데이터가 저장된 것을 나타내고 있는 경우, 상기 CPU(104)는, 상기 출력 버퍼(106c)의 3바이트째에 자식별자의 데이터(예를 들면, 제1 자식별자의 데이터)를 카피하고, 4바이트째에 자식별자의 데이터(예를 들면, 제1 자길이 정보의 데이터)를 카피한다.

상기 스텝 S10에서 자식별자 및 자길이 정보의 데이터를 출력 버퍼(106c)에 저장하면, 상기 CPU(104)는, 워킹 메모리(106) 내의 출력 카운터(106a)의 값을 「+2」함과 함께, 판독 포인터(106b)의 값을 1개 가산한다(스텝 S11). 이것은, 판독 포인터(106b)의 값이 자데이터부의 선두 위치를 나타내고, 출력 카운터(106a)의 값이 해당 자데이터의 자길이 정보까지의 데이터가 저장된 출력 버퍼(106c)의 위치를 나타내는 것으로 설정하는 처리이다.

상기 스텝 S11에서 출력 카운터(106a) 및 판독 포인터(106b)의 값을 갱신하면, 상기 CPU(104)는, 상기 판독 포인터(106b)의 값이 나타내는 위치로부터 최초의 1바이트째(즉, 자데이터부에서의 최초의 1바이트째)의 데이터를 판독하고(스텝 S12), 판독한 데이터를 워킹 메모리(106) 내의 출력 버퍼(106c)에 카피한다(스텝 S13). 이 때, 상기 CPU(104)는, 판독한 1바이트분의 데이터를 출력 버퍼(106c)에 카피한다. 또한, 상기 CPU(104)는, 판독한 1바이트분의 데이터를 저장하는 출력 버퍼(106c)에서의 위치를 상기 출력 카운터(106a)의 값에 기초하여 판단하도록 하면 된다.

해당 자데이터부로부터 판독한 1바이트분의 데이터를 출력 버퍼(106c)에 카피하면, 상기 CPU(104)는, 출력 카운터(106a)의 값을 「+1」하고, 판독 포인터(106b)를 「+1」하여, 「해당 자길이 정보의 값」으로부터 「해당 자데이터부로부터 판독한 바이트수」를 감산하는 처리를 행한다(스텝 S14). 예를 들면, 해당 자데이터부로부터 최초의 1바이트분의 데이터를 판독한 경우, 상기 CPU(104)는, 「(해당 자길이 정보의 값)-1」의 값을 산출한다. 또한, 해당 자데이터부로부터 2바이트분의 데이터를 판독한 경우, 상기 CPU(104)는, 「(해당 자길이 정보의 값)-2 」의 값을 산출한다.

「(해당 자길이 정보의 값)-(해당 자데이터부로부터 판독한 바이트수)」의 값을 산출하면, 상기 CPU(104)는, 산출한 「(해당 자길이 정보의 값)-(해당 자데이터부로부터 판독한 바이트수)」가 「0」인지의 여부를 판단한다(스텝 S15). 이것은, 판독한 바이트의 다음 바이트가 해당 자데이터부의 데이터인지의 여부를 판단하는 것이다. 바꿔 말하면, 상기 스텝 S15에서는, 해당 자데이터부의 데이터를 모두 판독하였는지의 여부를 판단하고 있다.

상기 판단에 의해 「(해당 자길이 정보의 값)-(해당 자데이터부로부터 판독한 바이트수)」의 값이 「0」이 아니라고 판단한 경우, 즉, 해당 자데이터부에 판독하지 않은 데이터가 존재한다고 판단한 경우(스텝 S15, 아니오), 상기 CPU(104)는, 상기 스텝 S12로 진행하여, 해당 자데이터부의 데이터로서의 다음 바이트의 데이터를 판독하고, 출력 버퍼(106c)에 카피하는 처리를 행한다. 따라서, 상기 스텝 S12∼S14의 처리는, 해당 자데이터부의 모든 데이터가 판독될 때까지, 반복하여 실행된다.

상기 판단에 의해 「(해당 자길이 정보의 값)-(해당 자데이터부로부터 판독한 바이트수)」의 값이 「0」이라고 판단한 경우(스텝 S15, 예), 상기 CPU(104)는, 해당 자데이터부에는 다음 바이트의 데이터가 존재하지 않는다(해당 자데이터부의 모든 데이터가 판독됨)고 판단한다.

도 8은, 도 4에 도시하는 데이터의 판독 처리에서, 제1 자데이터(207)에 대한 상기 스텝 S15의 처리까지가 완료된 상태에서의, 출력 카운터(106a)의 값, 판독 포인터의 값, 및, 출력 버퍼(106c)에 저장되어 있는 데이터를 나타내고 있다. 도 8에 도시하는 예에서는, 출력 카운터(106a)에 「5」가 저장되고, 판독 포인터(106b)에 「5」가 저장되어 있다. 또한, 도 8에 도시하는 예에서는, 출력 버퍼(106c)에는, 1바이트째에 친데이터의 친식별자 「97」이 저장되고, 3바이트째부터 5바이트째까지 제1 자데이터(207) 전체(「11」, 「01」, 「12」)가 저장되어 있다.

또한, 해당 자데이터부의 모든 데이터가 판독되었다고 판단한 경우(스텝 S15, 예), 상기 CPU(104)는, 판독 범위 카운터(106d)의 값이 「0」인지의 여부를 판단한다(스텝 S16). 상기 판단에 의해 판독 범위 카운터(106d)의 값이 「0」이 아니라고 판단한 경우(스텝 S16, 아니오), 상기 CPU(104)는, 판독한 자데이터에 계속되는 다음 자데이터가 존재한다고 판단한다. 이 때문에, 상기 CPU(104)는, 상기 스텝 S5로 되돌아가서 상기 마찬가지의 처리를 행한다. 따라서, 상기 스텝 S5∼S16의 처리는, 해당 친데이터의 데이터부에 저장되어 있는 모든 자데이터에 대하여 실행된다.

또한, 상기 스텝 S8에서, 판독한 자식별자가 특정한 값(「00」)이라고 판단한 경우(스텝 S8, 예), 상기 CPU(104)는, 판독 포인터의 값을 「해당 자데이터의 자길이 정보의 값+2」를 가산한 값으로 갱신하고(스텝 S17), 스텝 S16으로 진행한다.

예를 들면, 도 4에 도시하는 데이터의 예에서는, 자식별자(208)가 특정한 값(「00」)이다. 이 때문에, 해당 자식별자(208)를 판독한 경우, 상기 CPU(104) 는, 판독 포인터(106b)의 값(여기서는, 「5」)에 「해당 자길이 정보(209)의 값으로서의 「02」+2=4」만큼 가산해서 「5+4=9」로 하고(스텝 S17), 스텝 S16으로 진행한다. 즉, 도 4에 도시하는 데이터의 예에서는, 제2 자데이터(211)의 제2 자식별자(208)가 특정한 값(「00」)이다. 이 때문에, 제2 자데이터(211)는, 무효한 데이터로서 처리된다. 이에 의해, 해당 자식별자(208)의 자데이터(211)는, 출력 버퍼(106c)에 카피되지 않도록 되어 있다.

도 9는, 도 4에 도시하는 데이터의 판독 처리에서, 제2 자데이터(211)에 대한 상기 스텝 S17의 처리까지가 완료된 상태에서의, 출력 카운터(106a)의 값, 판독 포인터의 값, 및, 출력 버퍼(106c)에 저장되어 있는 데이터를 나타내고 있다. 도 9에 도시하는 예에서는, 출력 카운터(106a)에 「5」가 저장되고, 판독 포인터(106b)에 「9」가 저장되어 있다. 또한, 도 9에 도시하는 예에서는, 도 8에 도시하는 예와 마찬가지로, 출력 버퍼(106c)에는, 1바이트째에 친데이터의 친식별자 「97」가 저장되고, 3바이트째부터 5바이트째까지 제1 자데이터(207) 전체(「11」, 「01」, 「12」)가 저장되어 있다. 또한, 도 9에 도시하는 예에서는, 판독 포인터의 값이 제3 자데이터의 식별자의 위치를 나타내고 있지만, 제2 자데이터(211)는, 출력 버퍼(106c)에 저장되어 있지 않다. 이것은, 식별자가 「00」인 제2 자데이터(211)가 출력 데이터로부터 생략된 것을 나타내고 있다.

또한, 상기 스텝 S16에서, 상기 판독 범위 카운터(106d)의 값이 「0」이라고 판단한 경우, 상기 CPU(104)는, 해당 데이터에 계속되는 다음 데이터가 존재하지 않는다고 판별한다. 이 경우, 상기 CPU(104)는, 출력 카운터(106a)의 값(도 10에 도시하는 예에서는 「10」으로 되어 있음)에 기초하여 출력 버퍼(106c)에 저장된 데이터(출력 데이터)의 길이 정보를 설정한다(스텝 S18). 여기서, 상기 출력 카운터(106a)의 값이, 상기 출력 버퍼(106c)에 저장되는 모든 데이터의 길이로 되어 있다. 또한, 상기 출력 버퍼(106c)의 1바이트째의 데이터는, 친데이터의 식별자이며, 2바이트째는 출력 데이터의 길이 정보를 저장하기 위한 장소이다. 이 때문에, 3바이트째 이후의 길이를 나타내는 정보가 1바이트째에 저장된다. 따라서, 길이 정보로서는, 「출력 버퍼(106c)의 값-2」가 출력 버퍼(106c)의 2바이트째에 저장된다(스텝 S18).

도 10은, 도 4에 도시하는 데이터의 판독 처리에서, 상기 스텝 S18까지의 처리가 완료된 상태에서의, 출력 카운터(106a)의 값, 판독 포인터의 값, 및, 출력 버퍼(106c)에 저장되어 있는 데이터를 나타내고 있다. 도 10에 도시하는 예에서는, 출력 카운터(106a)에 「10」이 저장되고, 판독 포인터(106b)에 「9」가 저장되어 있다. 또한, 도 10에 도시하는 예에서는, 출력 버퍼(106c)에는, 1바이트째에 친데이터의 친식별자 「97」가 저장되고, 3바이트째부터 5바이트째까지 제1 자데이터(207) 전체(「11」, 「01」, 「12」)가 저장되며, 6바이트째부터 10바이트째까지 제3 자데이터(215) 전체(「22」, 「03」, 「78」, 「90」, 「12」)가 저장되어 있다. 또한, 도 10에 도시하는 예에서는, 출력 버퍼(106c)의 2바이트째에는, 데이터의 길이 정보로서, 「출력 카운터의 값(10)-2=8」이 저장되어 있다.

도 10에 도시하는 예에서는, 무효한 자데이터(제2 자데이터)를 제외하고 유효한 자데이터(제1 자데이터와 제3 자데이터)만을 왼쪽 정렬로 연결하고, 그들 데 이터의 길이를 나타내는 값(출력 버퍼(106c)의 값-2)이 길이 정보로서 설정된 출력 데이터(판독한 데이터)가 구성되어 있다. 즉, 도 10에 도시하는 예에서는, 식별자로서 친데이터의 식별자, 길이 정보로서 출력 카운터(106a)의 값에 기초하는 길이 정보, 데이터부로서 제1 자데이터와 제3 데이터를 연결한 데이터가 출력 데이터로서 얻어져 있다. 또한, 도 10에 도시하는 예에서는, 판독한 데이터(출력 버퍼(106c)에 저장되는 데이터)에는, 식별자가 「00」으로 설정되어 있는 제2 자데이터가 포함되지 않도록 되어 있다.

상기 스텝 S18에서, 출력 버퍼(106c)에 저장한 데이터의 길이 정보를 저장하면, 상기 CPU(104)는, 상기 출력 버퍼(106c)에 저장된 데이터를 상기 데이터의 판독 커맨드에 대한 응답으로서 카드 리더 라이터(12)에 출력한다. 즉, 상기 CPU(104)는, 지정된 친데이터에서, 유효한 자데이터만을 연결한 데이터에 출력 카운터(106a)의 값에 기초하는 길이 정보를 설정한 출력 데이터를 카드 리더 라이터(12)에 출력한다(스텝 S19).

상기한 바와 같이, 상기 실시예에서는, 상자 구조의 데이터를 지정한 판독 커맨드를 수신한 경우, 해당 친데이터에서, 각 자데이터의 식별자가 해당 데이터의 무효를 나타내는 특정한 값(「00」)인지의 여부를 체크하여, 식별자가 특정한 값인 자데이터를 생략하고, 유효한 자데이터만으로 이루어지는 데이터를 출력 데이터로 하는 것이다.

이에 의해, IC 카드는, 무효한 데이터를 출력하지 않고, 유효한 데이터만을 출력할 수 있어, 효율적인 데이터 처리가 가능하게 된다. 또한, 상위 장치(단말 장치)측에서는, IC 카드로부터 수신한 데이터에서의 유효성을 판별하는 것이 불필요하게 되기 때문에, 데이터의 취급이 용이하게 된다. 또한, 출력 데이터에는 무효한 데이터가 포함되지 않기 때문에, IC 카드와 카드 리더 라이터와의 통신 속도를 현저하게 향상시키는 것이 가능하게 된다. 또한, 데이터 전체를 다시 기입하지 않고, 불필요한 자데이터의 식별자를 재기입함으로써, 불필요한 자데이터를 간단히 무효화할 수 있다.

또한, 상기한 바와 같은 실시예가 적용된 IC 카드의 운용예에서는, 예를 들면, 여권 카드(패스포트용 IC 카드) 등이 있다. 이러한 IC 카드에 지문 혹은 홍채 등의 생체 인증용의 데이터(생체 정보)를 상자 구조의 데이터로서 보존하고 있었던 경우, 불필요하게 된 데이터는, 해당 데이터 전체를 재기입하지 않고, 식별자를 무효를 나타내는 특정한 값으로 변경함으로써 용이하게 무효로 할 수 있다. 예를 들면, 상자 구조 데이터 내에 해당 카드의 소유자의 생체 정보를 기록하도록 해 두고, 적절하게, 사용하지 않는 생체 정보의 식별자를 무효를 나타내는 특정한 값으로 함으로써, 특정한 생체 정보만을 간단히 무효로 할 수 있다.

또한, 금융 카드(크레디트 카드용 IC 카드) 등에의 응용도 생각된다. 예를 들면, 금융 카드에서는, 해당 카드를 사용할 수 있는 국가 코드 등을 한정하는 데에 응용하는 것이 가능하다. 이 경우, 상자 구조 데이터 내에 해당 카드를 사용할 수 있는 국가 코드를 기록하도록 해 두고, 적절하게, 사용하지 않는 국가의 코드의 식별자를 무효를 나타내는 특정한 값으로 함으로써, 특정한 국가에서의 사용을 용이하게 금지하는 것이 가능하다.

또한, 예를 들면, 시큐리티 카드(입퇴실용 IC 카드) 등에의 응용도 생각된다. 예를 들면, 시큐러티 카드에서는, 입실할 수 있는 장소를 제한하는 데에 응용하는 것이 가능하다. 이 경우, 상자 구조 데이터 내에 입실이 허가된 에리어 코드를 기록하도록 해 두고, 적절하게, 입실을 불허가로 하는 에리어의 코드의 식별자를 무효를 나타내는 특정한 값으로 변경함으로써, 특정한 에리어에의 입실을 용이하게 한정하는 것이 가능하게 된다.

또한, 상기 실시예는, IC 카드 이외의 휴대 가능 전자 장치에도 적용할 수 있다. 예를 들면, 상기 실시예는, PDA로 불리우는 휴대 단말 장치, 혹은, 휴대 전화기 등에도 적용할 수 있다. 또한, 상기 실시예는, 책자형, 블록형 혹은 태그형의 IC 태그 등에도 적용할 수 있다.

당 분야의 업자라면 부가적인 장점 및 변경들을 용이하게 만들어낼 수 있다. 따라서, 광의의 관점에서의 본 발명은 본 명세서에 예시되고 기술된 상세한 설명 및 대표 실시예들에만 한정되는 것은 아니다. 그이 따라, 첨부된 청구 범위들 및 그 균등물들에 의해 정의된 대로의 일반적인 발명적 개념의 사상 또는 범위로부터 벗어나지 않고 다양한 변경이 가능하다.

본 발명에 따르면, 데이터 처리의 효율화를 도모할 수 있는 휴대 가능 전자 장치 및 IC 카드를 제공할 수 있다.

Claims

휴대 가능 전자 장치로서,

친데이터의 데이터가 복수의 자데이터에 의해 구성되는 상자 구조의 데이터를 기억하는 메모리와,

상기 메모리에 기억되어 있는 상기 상자 구조의 데이터의 판독을 요구하는 명령이 외부 장치로부터 부여된 경우에, 해당 상자 구조의 데이터에서의 각 자데이터 중 유효한 자데이터만을 판독하는 처리부

를 갖는 휴대 가능 전자 장치.
제1항에 있어서,

상기 친데이터 및 각 자데이터는, 각각, 식별자와 데이터부를 갖고,

각 자데이터는, 상기 친데이터의 데이터부에 저장되는 휴대 가능 전자 장치.
제2항에 있어서,

상기 처리부는, 각 자데이터의 식별자에 기초하여 각 자데이터가 무효인지의 여부를 판별하는 휴대 가능 전자 장치.
제3항에 있어서,

상기 식별자는, 해당 데이터가 무효한 데이터인 경우에 무효인 것을 나타내 는 특정한 값으로 설정되며,

상기 처리부는, 각 자데이터의 식별자가 무효인 것을 나타내는 특정한 값인지의 여부에 의해 각 자데이터가 무효인지의 여부를 판별하는 휴대 가능 전자 장치.
제1항에 있어서,

상기 처리부는, 해당 상자 구조의 데이터에서 유효한 자데이터를 연결한 데이터를 상기 외부 장치에 출력하는 휴대 가능 전자 장치.
제5항에 있어서,

상기 친데이터 및 각 자데이터는, 각각, 식별자와 데이터부를 갖고,

각 자데이터는, 상기 친데이터의 데이터부에 저장되며,

상기 처리부는, 해당 친데이터의 식별자와, 해당 상자 구조의 데이터에서 유효한 자데이터를 연결한 데이터를 갖는 데이터를 상기 외부 장치에 출력하는 휴대 가능 전자 장치.
제6항에 있어서,

상기 처리부는, 해당 친데이터의 식별자와, 해당 상자 구조의 데이터에서 유효한 자데이터를 연결한 데이터와, 상기 유효한 자데이터를 연결한 데이터의 길이를 나타내는 데이터를 갖는 데이터를 상기 외부 장치에 출력하는 휴대 가능 전자 장치.
IC 카드로서,

친데이터의 데이터가 복수의 자데이터에 의해 구성되는 상자 구조의 데이터를 기억하는 메모리와, 상기 메모리에 기억되어 있는 상기 상자 구조의 데이터의 판독을 요구하는 명령이 외부 장치로부터 부여된 경우에, 해당 상자 구조의 데이터에서의 각 자데이터 중 유효한 자데이터만을 판독하는 처리부를 갖는 모듈과,

상기 모듈이 내장된 본체

를 갖는 IC 카드.
제8항에 있어서,

상기 친데이터 및 각 자데이터는, 각각, 식별자와 데이터부를 갖고,

각 자데이터는, 상기 친데이터의 데이터부에 저장되는 IC 카드.
제9항에 있어서,

상기 처리부는, 각 자데이터의 식별자에 기초하여 각 자데이터가 무효인지의 여부를 판별하는 IC 카드.
제10항에 있어서,

상기 식별자는, 해당 데이터가 무효한 데이터인 경우에 무효인 것을 나타내 는 특정한 값으로 설정되며,

상기 처리부는, 각 자데이터의 식별자가 무효인 것을 나타내는 특정한 값인지의 여부에 의해 각 자데이터가 무효인지의 여부를 판별하는 IC 카드.
제8항에 있어서,

상기 처리부는, 해당 상자 구조의 데이터에서 유효한 자데이터를 연결한 데이터를 상기 외부 장치에 출력하는 IC 카드.
제12항에 있어서,

상기 친데이터 및 각 자데이터는, 각각, 식별자와 데이터부를 갖고,

각 자데이터는, 상기 친데이터의 데이터부에 저장되며,

상기 처리부는, 해당 친데이터의 식별자와, 해당 상자 구조의 데이터에서 유효한 자데이터를 연결한 데이터를 갖는 데이터를 상기 외부 장치에 출력하는 IC 카드.
제13항에 있어서,

상기 처리부는, 해당 친데이터의 식별자와, 해당 상자 구조의 데이터에서 유효한 자데이터를 연결한 데이터와, 상기 유효한 자데이터를 연결한 데이터의 길이를 나타내는 데이터를 갖는 데이터를 상기 외부 장치에 출력하는 IC 카드.