KR20070036709A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20070036709A
KR20070036709A KR1020060094826A KR20060094826A KR20070036709A KR 20070036709 A KR20070036709 A KR 20070036709A KR 1020060094826 A KR1020060094826 A KR 1020060094826A KR 20060094826 A KR20060094826 A KR 20060094826A KR 20070036709 A KR20070036709 A KR 20070036709A
Authority
KR
South Korea
Prior art keywords
conductive layer
layer
substrate
conductive
insulating layer
Prior art date
Application number
KR1020060094826A
Other languages
English (en)
Other versions
KR101298950B1 (ko
Inventor
나오토 구수모토
히데카주 다카하시
유카 고바야시
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20070036709A publication Critical patent/KR20070036709A/ko
Application granted granted Critical
Publication of KR101298950B1 publication Critical patent/KR101298950B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Abstract

본 발명은, 대량생산이 가능하고, 또한 종래의 소형소자와는 다른 구조를 가지는 반도체 장치를 제공한다. 또한, 강도를 향상시키는 것이 가능하고, 제작 단계에 있어서의 소자의 파괴를 억제할 수 있고, 신뢰성 및 수율이 높은 반도체 장치의 구조, 및 반도체 장치의 제작 방법을 제공하는 것을 목적으로 한다.
집적회로를 가지는 층과, 집적회로를 가지는 층 위에 형성되고, 집적회로를 가지는 층과 전기적으로 접속된 제 1 단자와, 제 1 단자 위에 형성되고, 제 1 단자와 전기적으로 접속된 안테나로서 기능하는 도전층과, 집적회로를 가지는 층 위에 형성되고, 집적회로를 가지는 층과, 안테나로서 기능하는 도전층과, 제 1 단자와 전기적으로 접속되지 않는 제 2 단자를 가진다.
RFID, 안테나, 집적 회로, 트랜지스터, 단자

Description

반도체 장치{Semiconductor device}
도 1a 내지 도 1b는 본 발명의 반도체 장치에 대해서 설명하는 도면.
도 2a 내지 도 2b는 본 발명의 반도체 장치에 대해서 설명하는 도면.
도 3a 내지 도 3b는 본 발명의 반도체 장치에 대해서 설명하는 도면.
도 4a 내지 도 4b는 본 발명의 반도체 장치에 대해서 설명하는 도면.
도 5a 내지 도 5b는 본 발명의 반도체 장치에 대해서 설명하는 도면.
도 6a 내지 도 6b는 본 발명의 반도체 장치에 대해서 설명하는 도면.
도 7a 내지 도 7b는 본 발명의 반도체 장치에 대해서 설명하는 도면.
도 8a 내지 도 8b는 본 발명의 반도체 장치에 대해서 설명하는 도면.
도 9a 내지 도 9c는 본 발명의 반도체 장치의 제작 방법에 대해서 설명하는 도면.
도 10a 내지 도 10b는 본 발명의 반도체 장치의 제작 방법에 대해서 설명하는 도면.
도 11a 내지 도 11b는 본 발명의 반도체 장치의 제작 방법에 대해서 설명하는 도면.
도 12a 내지 도 12b는 본 발명의 반도체 장치의 제작 방법에 대해서 설명하는 도면.
도 13a 내지 도 13b는 본 발명의 반도체 장치의 제작 방법에 대해서 설명하는 도면.
도 14a 내지 도 14b는 본 발명의 반도체 장치의 제작 방법에 대해서 설명하는 도면.
도 15a 내지 도 15b는 본 발명의 반도체 장치에 대해서 설명하는 도면.
도 16a 내지 도 16b는 본 발명의 반도체 장치에 대해서 설명하는 도면.
도 17a 내지 도 17c는 본 발명의 반도체 장치의 제작 방법에 대해서 설명하는 도면.
도 18A 내지 도 18b는 본 발명의 반도체 장치의 제작 방법에 대해서 설명하는 도면.
도 19a 내지 도 19b는 본 발명의 반도체 장치의 제작 방법에 대해서 설명하는 도면.
도 20은 본 발명의 반도체 장치의 제작 방법에 대해서 설명하는 도면.
도 21a 내지 도 21e는 대전방지형의 기판에 대해서 설명하는 도면.
도 22는 본 발명의 반도체 장치에 대해서 설명하는 도면.
도 23a 내지 도 23e는 본 발명의 반도체 장치에 대해서 설명하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
10: 도전성 입자 11: 층
12: 단자 13: 의사 단자
14: 수지 층 19: 도전층
20: 기판 21: 의사 단자
22: 의사 도전층 23: 도전층
24: 보조 단자 25: 도전층
26: 의사 도전층 27: 보조 단자
29: 단자 30: 층
31: 의사 단자 32: 절연층
33: 도전층 34: 의사 도전층
35: 절연층 36: 보조 도전층
39: 도전층 49: 기판
50: 기판 51: 절연층
52: 박리층 53: 절연층
54: 트랜지스터 55: 절연층
57: 절연층 59: 도전층
66: 도전층 68: 절연층
69: 개구부 71: 개구부
72: 절연층 73: 절연층
76: 개구부 81: 기판
82: 기판 83: 접착층
84: 접착층 86: 용량소자
88: 기판 89: 기판
90: 반도체 층 91: 게이트 절연막
92: 도전층 93: 불순물 영역
94: 불순물 영역 95: 채널 형성 영역
100: 반도체 장치 101: 연산처리회로
103: 기억회로 104: 안테나
109: 전원회로 110: 복조회로
111: 변조회로 112: 리더/라이터
121: 리더/라이터 122: 컴퓨터
251: 절연층 252: 층
253: 절연층 254: 층
255: 절연층 256: 절연층
257: 층 258: 절연층
520: 반도체 장치
본 발명은, 메모리나 마이크로 프로세서(중앙연산부, MPU) 등을 가지고, 종이와 같이 얇고 가요성이 있는 박막 집적 회로를 탑재한 반도체 장치에 관한 것이다. 또한, 그 박막 집적 회로 및 안테나를 가지고, 주로 사람, 동식물, 상품, 지폐 등을 식별하기 위한 카드, 태그, 라벨 등에 이용되는 비접촉형의 반도체 장치에 관한 것이다.
근년, 데이터를 송수신하는 것이 가능한 반도체 장치의 개발이 활발히 진행되고, 이러한 반도체 장치는, IC 칩, RF 태그, 무선 태그, 전자 태그, 무선 프로세서, 무선 메모리 등으로 불린다. 현재 실용화되고 있는 반도체 장치는, 단결정 실리콘 기판을 이용하는 것이 주류이지만, 유리 기판 위에 형성된 박막 트랜지스터 회로나 그들을 유기 수지 필름 등에 전치(轉置)한 극히 얇은 반도체 장치도 제품화되고 있다.
이들의 반도체 장치는, 그 다양한 용도 때문에, 시트형, 카드형 등의 제품 상태로 이용되는 경우가 많다. 그렇기 때문에, 얇은 형상이나 가요성을 가지는 것이 요구되고, 실리콘 기판이나 유리 기판의 기재 이면을 연삭 및 연마하는 것에 의해서 반도체 소자를 박형화(薄型化)하는 수법이나, 소자를 극소(極小)로 해서 휨 파괴가 생기지 않는 구조가 취해지고 있다. 유기 수지 필름 등에 전치할 때는, 피(被)전치쪽의 기판의 재질이나 두께를 선택하는 것에 의해서 가요성을 제어할 수 있다.
반도체 소자에 안테나를 외장하는 반도체 장치에서는, 박형화된 소자에 전기적으로 접속한 단자와 외부 안테나를 ACP(Anisotropic Conductive Paste), ACF(Anisotropic Conductive Film), NCP(Non Conductive Paste), NCF(Non Conductive Film) 등을 개재하여 접합하고, 필름이나 수지로 밀봉하고 카드나 태그 등의 박형의 제품을 제작할 수 있다. 또는, 소자 위에 직접 안테나를 형성된 안테나 내장형의 반도체 장치에서는, 직접 필름이나 수지로 안테나 및 반도체 소자를 밀봉하는 것에 의해서, 안테나를 외장한 반도체 장치와 같은 제품을 제작할 수 있다. 안테나는 수지 필름 위에 도전성 수지를 스크린 인쇄법 등을 이용해서 제작되고, 가요성을 가지는 것을 이용한다.
일반적으로 반도체 소자와 안테나는 외장, 내장을 불문하고, 전기적으로 최저한의 수의 단자를 이용해서 접속되고, 전력 및 신호의 수수를 실시하는 구성으로 된다. 예를 들면, 주파수대에 13.56 MHz를 이용하는 경우는, 루프 안테나를 이용하고, 그 최내주와 최외주를 끝으로 하는 접속 단자와 소자의 전력 공급계겸 신호입출력 단자를 각각 접합한다. 또한, 보다 고주파수대가 되는 UHF대를 이용하는 경우는, 소자를 중심으로 하여 좌우에 폴 상태의 안테나를 배치하고, 폴의 각각의 내측 끝과 소자의 전력 공급계겸 신호 입출력 단자를 각각 접합한 구조로 되어 있다.(예를 들면, 특허문헌 1 참조).
[특허 문헌 1] 특개2005-202947호 공보
그렇지만, 소자와 안테나 재료를 접합해서 제작된 가요성이 있는 제품은, 구부림이나 비틂 등의 동작 스트레스에 대해서 약하고, 고장나기 쉬운 등의 문제가 있었다. 이것은 구부림 스트레스를 가한 경우에 소자 기판이 파괴되거나, 일부의 접합 개소가 지점으로 되어서, 접합부가 파괴되는 것에 의해서 발생되고 있었다.
이 문제를 방지하는 방법으로서 종래 소자 자체의 사이즈를 작게 하고, 소자 자체가 구부러지지 않게 할 필요가 있었다. 그렇기 때문에, 안테나 내장 형태의 반도체 장치에서는 안테나의 크기가 제한되고, 통신거리가 짧아지는 성질 등이 있 는 문제가 있었다. 또, 소자 면적이 제한되기 때문에, 기억용량 등의 사이즈나 종류가 한정되어 버리는 문제도 있었다.
또한 소자 면적이 작은 경우에는, 단자를 형성하기 위한 면적을 넓게 확보할 수 없기 때문에, 상술한 바와 같은 한정 이외에, 소자 위에 절연층을 개재하여 단자를 형성하는 등의 연구가 필요하다. 그것에 의해서 소자를 제작하는 공정수가 증가하고, 수율의 저하나 비용의 증가의 한 요인이 되는 문제가 있었다.
또, 단자의 수가 적은 경우는, 안테나 재료와 단자를 압착했을 때의 하중이 단자 부분에 집중하고, 소자 자체를 파괴하거나, 각각의 단자에 가해지는 하중이 불규칙하게 분포하는 것이, 수율을 저하시키는 한 요인이 되고 있었다.
본 발명에서는, 대량생산이 가능하고, 또한 종래의 소형소자와는 다른 구조를 가지는 반도체 장치를 제공한다. 또, 강도를 향상시키는 것이 가능하고, 제작 단계에 있어서의 소자의 파괴를 억제할 수 있고, 신뢰성 및 수율이 높은 반도체 장치의 구조, 및 반도체 장치의 제작 방법을 제공하는 것을 목적으로 한다.
본 발명의 반도체 장치는, 유리 기판 등의 경질 표면 기판위에 형성된 트랜지스터를 가지고, 상기 경질 표면 기판의 이면을 연삭 연마하여 가요성을 부가한 소자, 혹은 가요성이 있는 수지 기판 등에 트랜지스터를 가지는 소자영역을 전치하여 제작한 소자를 가진다. 보다 자세하게 말하면, 경질 평면 기판의 이면을 연삭 연마해서 박형화한 소자나 소자 영역을 가요성이 있는 다른 수지 기판 등에 전치해서 제작한 소자에 안테나를 접합한 구조를 가지고, 배선의 위, 및 안테나 쪽에 복 수의 단자를 형성하는 것에 의해서, 소자면내의 다른 위치에 있어서 복수의 전기적으로 접합된 개소를 설치한다. 또한, 본 발명에 있어서, 복수의 단자와는 전기적 혹은 신호적으로 각각 모두가 독립된 것이 아니고, 배선의 어느 한 쪽에 접속되는 단자를 나타낸다. 이 복수의 단자를 최저한 필요한 단자수보다 많게 형성하는 것에 의해서, 구부림에 대해서 지점으로 되는 영역이 분산되어, 하나의 단자에 걸리는 스트레스를 분산시킬 수 있다.
또한 본 발명의 반도체 장치의 구성의 하나로서, 안테나로서 기능하는 도전층과 단자 또는 배선의 접합개소를 3개소 이상으로 하는 것에 의해서, 서로의 위치관계에 의해서 2차원적으로는 면을 형성하고, 한 쌍의 단자에 평행한 구부림 스트레스가 가해져도, 다른쪽의 단자에 같은 스트레스가 가해지지 않는다. 그렇기 때문에, 만일 스트레스에 대해서 접합단자에 파괴가 일어나도, 동일 배선 위의 다른쪽의 단자 접합에 문제가 없으면, 소자의 신뢰성을 손상하지 않고, 용장 설계로 할 수 있다. 또 상기의 구성에 더하고, 전기적으로 관여하지 않는 단자(이하, 의사 단자라고도 기재한다)를 복수 더하여 형성하여도 좋다. 이 의사 단자는, 용장성에는 기여하지 않지만, 배선 위치가 소자 면내에 있어서 쏠리는 경우에 유효하고, 소자내의 임의의 위치에 형성할 수 있다. 또한 본 발명에 있어서 의사 단자는, 안테나 및 트랜지스터에 전기적으로 접합된 단자의 위치에 대해서 대칭으로 되는 위치에 형성할 수 있다. 이하에, 본 발명의 반도체 장치의 자세한 구성에 대해서 설명한다.
집적회로 위에 형성되는 절연층과, 절연층의 표면에 형성된 제 1 단자, 및 제 2 단자와, 제 1 단자 위에 형성되고, 제 1 단자와 전기적으로 접속된 안테나로서 기능하는 도전층을 가지고, 제 2 단자는, 도전층과 전기적으로 유리(遊離)하는 것을 특징으로 한다.
집적회로 위에 형성되는 절연층과, 절연층의 표면에 형성된 제 1 단자와, 제 1 단자 위에 형성되고, 제 1 단자와 전기적으로 접속된 안테나로서 기능하는 도전층과, 안테나로서 기능하는 도전층과, 안테나로서 기능하는 도전층 위에 형성하는 기판과, 제 1 단자와 같은 표면에 같은 층으로 형성되고, 도전층과 전기적으로 유리하는 제 2 단자를 가지고, 제 1 단자와 안테나로서 기능하는 도전층과의 사이의 거리와, 제 2 단자와 기판 사이의 거리는 대략 동일한 것을 특징으로 한다.
집적회로 위에 형성된 절연층과, 절연층의 표면에 형성된 제 1 단자와, 제 1 단자 위에 형성되고, 제 1 단자와 전기적으로 접속된 안테나로서 기능하는 도전층과, 제 1 단자와 같은 표면에 같은 층으로 형성되고, 도전층과 전기적으로 유리하는 제 2 단자와, 안테나로서 기능하는 도전층과 같은 표면에 같은 층으로 형성되고, 안테나로서 기능하는 도전층과 전기적으로 유리하는 도전재료로 이루어지는 층을 가지는 것을 특징으로 한다.
집적회로 위에 형성된 절연층과, 절연층의 표면에 형성된 2개의 제 1 단자와, 제 1 단자 위에 형성되고, 제 1 단자와 전기적으로 접속된 안테나로서 기능하는 도전층과, 제 1 단자와 같은 표면에 같은 층으로 형성되고, 도전층과 전기적으로 접속된 1개 이상의 제 2 단자를 가지는 것을 특징으로 한다.
집적회로는, 트랜지스터를 가지는 것을 특징으로 한다.
기판 위에 형성된 트랜지스터와, 트랜지스터 위에 형성된 제 1 절연층과, 제 1 절연층에 형성된 개구부를 통해서, 트랜지스터의 소스 및 드레인에 접속된 제 1 도전층과, 제 1 절연층 위에 형성된 제 2 도전층과, 제 1 절연층, 제 1 도전층 및 제 2 도전층 위에 형성된 제 2 절연층과, 제 2 절연층에 형성된 개구부를 충전하도록 형성되고, 제 2 도전층에 접하는 제 3 도전층과, 제 2 절연층 위에 형성된 도전재료로 이루어지는 층과, 제 3 도전층과 도전성 물질을 통해서 전기적으로 접속된 제 4 도전층을 가지고, 도전재료로 이루어지는 층은 제 1 도전층, 제 2 도전층, 제 3 도전층, 및 제 4 도전층을 가지고, 전기적으로 유리하는 것을 특징으로 한다.
기판 위에 형성된 트랜지스터와, 트랜지스터 위에 형성된 제 1 절연층과, 제 1 절연층에 형성된 개구부를 통해서, 트랜지스터의 소스 또는 드레인에 접속된 제 1 도전층과, 제 1 절연층 위에 형성된 제 2 도전층과, 제 1 절연층, 제 1 도전층 및 제 2 도전층 위에 형성된 제 2 절연층과, 제 2 절연층에 형성된 개구부를 충전하도록 형성되고, 제 2 도전층에 접하는 제 3 도전층과, 제 2 절연층 위에 형성한 도전재료로 이루어지는 층과, 제 3 도전층과 도전성 물질을 통해서 전기적으로 접속된 제 4 도전층과, 제 4 도전층 위에 형성된 기판을 가지고, 도전재료로 이루어지는 층은 제 1 도전층, 제 2 도전층, 제 3 도전층, 및 제 4 도전층과 전기적으로 유리하고, 제 3 도전층으로부터 제 4 도전층의 사이의 거리와, 제 1 도전재료로 이루어지는 층과 기판의 사이의 거리는 대략 동일한 것을 특징으로 한다.
기판 위에 형성된 트랜지스터와, 트랜지스터 위에 형성된 제 1 절연층과, 제 1 절연층에 형성된 개구부를 통해서, 트랜지스터의 소스 또는 드레인에 접속된 제 1 도전층과, 제 1 절연층 위에 형성된 제 2 도전층과, 제 1 절연층, 제 1 도전층 및 제 2 도전층 위에 형성된 제 2 절연층과, 제 2 절연층에 형성된 개구부를 충전하도록 형성되고, 제 2 도전층에 접하는 제 3 도전층과, 도전성 물질을 통해서 전기적으로 접속된 제 4 도전층과, 제 1 도전층, 제 2 도전층, 제 3 도전층, 및 제 4 도전층과 전기적으로 유리하고, 제 4 도전층과 동일 층, 동일 표면에 형성된 도전재료로 이루어지는 층을 가지는 것을 특징으로 한다.
기판 위에 형성된 트래지스터와, 트랜지스터 위에 형성된 제 1 절연층과, 제 1 절연층에 형성된 개구부를 통해서, 트랜지스터의 소스 또는 드레인에 접속된 제 1 도전층과, 제 1 절연층 위에 형성된 제 2 도전층과, 제 1 절연층, 제 1 도전층 및 제 2 도전층 위에 형성된 제 2 절연층과, 제 2 절연층에 형성된 개구부를 충전하도록 형성되고, 제 2 도전층에 접하는 제 3 도전층과, 제 2 절연층 위에 형성된 제 1 도전재료로 이루어지는 층과, 제 3 도전층과 도전성 물질을 통해서 전기적으로 접속된 제 4 도전층과, 제 4 도전층과 동일 층, 동일 표면에 형성된 제 2 도전재료로 이루어지는 층을 가지고, 제 1 도전재료로 이루어지는 층은 제 1 도전층, 제 2 도전층, 제 3 도전층, 및 제 4 도전층과 전기적으로 유리하고, 제 2 도전재료로 이루어지는 층은 제 1 도전층, 제 2 도전층, 제 3 도전층, 및 제 4 도전층과 전기적으로 유리하는 것을 특징으로 한다.
기판 위에 형성된 트래지스터와, 트랜지스터 위에 형성된 제 1 절연층과, 제 1 절연층에 형성된 개구부를 통해서, 트랜지스터의 소스 또는 드레인에 접속된 제 1 도전층과, 제 1 절연층 위에 형성된 제 2 도전층과, 제 1 절연층, 제 1 도전층 및 제 2 도전층 위에 형성된 제 2 절연층과, 제 2 절연층에 형성된 개구부를 충전하도록 형성되고, 제 2 도전층에 접하는 3개 이상의 제 3 도전층과, 제 3 도전층과, 제 3 도전층과 도전성 물질을 통해서 전기적으로 접속된 제 4 도전층을 가지는 것을 특징으로 한다.
본 발명의 실시형태에 대해서, 도면을 사용해서 상세하게 설명한다. 단, 본 발명은 이하의 설명에 한정되지 않고, 본 발명의 취지 및 그 범위에서 일탈하는 않게 그 형태 및 상세를 다양하게 변경할 수 있는 것은 당업자라면 용이하게 이해된다. 따라서, 본 발명은 이하에 나타내는 실시형태의 기재 내용에 한정해서 해석되는 것은 아니다. 또한, 이하에 설명하는 본 발명의 구성에 있어서, 동일 부호는 다른 도면의 동일 부분에 공통으로 사용한다.
(실시형태 1)
본 실시형태에 있어서의 반도체 장치의 구성에 대해서, 도 1, 도 2를 참조하여 설명한다. 도 1b는 도 1a의 상면도의 점 A로부터 점 B의 단면도이다.
기판(89)과 기판(20)은, 기판(89)의 한쪽의 면과, 기판(20)의 한쪽의 면이 대향하도록 형성된다. 기판(89)의 한쪽의 면에는, 집적회로를 가지는 층(11)이 형성된다(도 1b, 도 2b 참조). 또, 집적회로를 가지는 층(11)의 위에는, 집적회로를 가지는 층(11)이 가지는 배선과 전기적으로 접속된 단자(12)가 형성된다. 또한, 집적회로를 가지는 층(11)은, 복수의 트랜지스터를 가진다. 또, 단자(12)는, 도전성 물질(여기에서는, 도전성 입자(10)를 가지는 수지층(14))을 사이에 두고, 기판(20)의 한쪽의 면에 형성된 안테나로서 기능하는 도전층(19)과, 전기적으로 접속 한다. 또한, 여기에서는 안테나로서 기능하는 도전층(19)은 다이폴 안테나를 예로서 설명한다.
또한, 도 1a 및 도 1b로 도시하는 바와 같이, 집적회로를 가지는 층(11)의 위에, 집적회로를 가지는 층(11)이 가지는 배선 및 안테나로서 기능하는 도전층(19)에 전기적으로 접속되지 않는(유리한) 단자(13; 이하, 의사 단자라고도 기재한다)를 가진다. 또한, 의사 단자의 수 및 형성하는 위치는, 본 발명을 도면에 기재된 구성에 한정되지 않는다. 즉, 의사 단자(13)는 1개 이상 형성되어 있으면 좋고, 의사 단자를 형성하는 개소 및 의사 단자의 수는, 자유롭게 변경할 수 있다.
이 의사 단자(13)를 형성하는 것에 의해서, 하나의 단자(12)에 가해지는 스트레스를 완화할 수 있다. 즉, 의사 단자를 형성하지 않는 종래 구조에서는, 반도체 장치에 가해지는 스트레스가 단자(12)가 접속된 개소에 집중하고, 그 결과, 접합부(단자(12)와 안테나로서 기능하는 도전층(19)이 전기적으로 접속되는 개소)가 파괴되고 있었다. 그러나, 본 발명의 구성을 이용하는 것으로, 접합부의 파괴를 억제할 수 있다. 그 결과는, 종래의 반도체 장치와 비교해서 내구성을 향상시킬 수 있다. 또한, 상기 구성으로 하는 것에 의해서, 접합부를 접착할 때에 가해지는 압력에 의해서, 반도체 장치가 파괴되는 것을 방지할 수 있기 때문에, 수율을 양호하게 할 수 있다.
또, 의사 단자는 도 2b로 도시하는 바와 같이, 의사 단자(21)의 두께를 집적회로를 가지는 층(11)과 기판(20)의 사이에 있어서의 단자(12)의 두께, 및 안테나로서 기능하는 도전층(19)의 두께의 합과 동일하게 하여도 좋다. 즉, 단자(12) 및 안테나로서 기능하는 도전층(19)의 사이의 거리(간격) d1과 의사 단자(21) 및 안테나로서 기능하는 도전층(19)이 한쪽의 면에 형성된 기판(20)의 사이의 거리(간격) d2를 대략 동일하게 하여도 좋다. 또한, 단자(12) 및 안테나로서 기능하는 도전층(19)이 형성된 영역에 있어서의 박막 집적회로를 가지는 층(11)과 기판(20) 사이의 거리(간격) D1과, 의사 단자(21)가 형성된 영역에 있어서의 박막 집적회로를 가지는 층(11)과 기판(20)의 사이의 거리(간격) D2는 대략 동일하게 되도록 형성한다.
이렇게 구성으로 하는 것에 의해서, 하나의 단자에 가해지는 외력을 보다 분산시킬 수 있기 때문에, 도 1에서 도시한 구성보다도 전기적으로 접합하는 단자에 가해지는 외력을 완화할 수 있다. 즉, 접합부의 파괴를 억제할 수 있고, 강도를 높일 수 있기 때문에, 수율을 양호하게 할 수 있다.
(실시형태 2)
본 실시형태에서는, 실시형태 1에서 나타낸 반도체 장치와 다른 형상을 가지는 반도체 장치의 구성에 대해서 도 3을 이용해서 설명한다. 본 실시형태에서는, 안테나로서 기능하는 도전층을 한쪽의 면에 가지는 기판에, 안테나로서 기능하는 도전층 이외에 도전재료로 이루어지는 층을 형성하는 점에서 실시형태 1에서 나타낸 구성과 다르다. 또한, 실시형태 1과 같은 개소에 대해서는, 설명을 생략한다.
도 3a 및 도 3b에 도시하는 바와 같이, 본 발명의 소자는, 집적회로를 가지는 층(11) 위에 의사 단자(13)를 가진다. 또한, 의사 단자의 수 및 형성하는 위치는, 본 발명은 도면에 기재된 구성에 한정되지 않는다. 즉, 의사 단자(13)는 1개 이상 형성되어 있으면 좋고, 의사 단자를 형성하는 개소 및 의사 단자의 수는, 자유롭게 변경할 수 있다. 여기에서는, 안테나로서 기능하는 도전층(19)은, 다이폴 안테나를 예로서 설명한다.
또한, 기판(20)의 안테나로서 기능하는 도전층(19)이 형성된 면에, 안테나로서 기능하는 도전층(19), 및 집적회로를 가지는 층(11)이 가지는 배선과, 전기적으로 접속되지 않는(유리한) 도전 재료로 이루어지는 층(이하, 의사 도전층(22)이라고 생략한다.)을 형성한다. 의사 도전층의 수 및 형성하는 위치 및 형상은, 본 발명은 도면에 기재된 구성에 한정되지 않는다. 여기에서는, 의사 단자(13)와 대향하는 위치에 의사 도전층(22)을 가진다.
이 의사 단자(13) 및 의사 도전층(22)을 형성하는 것에 의해서, 하나의 단자(12)에 가해지는 스트레스를 완화할 수 있다. 즉, 의사 단자 및 의사 도전층을 형성하지 않는 종래 구성에서는, 반도체 장치에 가해지는 스트레스가 단자(12)가 접속된 개소에 집중하고, 그 결과 접합부(단자(12)와 안테나로서 기능하는 도전층(19)이 전기적으로 접속되는 개소)가 파괴되고 있었다. 그러나, 본 발명의 구성을 이용하는 것에 의해서, 접합부의 파괴를 억제할 수 있다. 그 결과, 종래의 반도체 장치와 비교해서, 강도를 높일 수 있고, 수율을 양호하게 할 수 있다.
이와 같은 구성으로 하는 것에 의해서, 단자(12)에 가해지는 스트레스를 의사 단자(13) 및 의사 도전층(22)에 의해서, 많이 분산시킬 수 있기 때문에, 실시형태 1에서 나타낸 구성보다도 전기적으로 접합하는 단자에 가해지는 스트레스를 완화할 수 있다. 즉, 접합부의 파괴를 억제하는 것이 가능하고, 강도를 향상시킬 수 있다. 또, 상기 구성으로 하는 것에 의해서, 접합부를 접착할 때에, 반도체 장치에 가해지는 압력에 의해서, 반도체 장치가 파괴되는 것을 방지할 수 있기 때문에, 수율을 양호하게 할 수 있다.
또한, 의사 단자, 및 의사 도전층을 형성하는 구성에 대해서 설명했지만, 의사 도전층만을 형성하는 구성으로 하여도 좋다.
(실시형태 3)
본 실시형태에 대해서 도 4를 이용해서 설명한다. 본 실시형태는, 실시형태 1 및 실시형태 2와 다른 형상을 가지는 반도체 장치의 구성을 설명한다. 본 실시형태에서는, 안테나로서 기능하는 도전층의 형상과, 안테나로서 기능하는 도전층과 전기적으로 접속된 단자 이외에도 안테나로서 기능하는 도전층과 전기적으로 접속된 단자(이하 보조 단자라고 생략한다)를 복수 가지는 점에서 실시형태 1 및 실시형태 2와 다르다. 실시형태 1과 동일한 개소에 대해서는, 설명을 생략한다.
도 4a 및 도 4b에 도시하는 바와 같이, 집적회로를 가지는 층(11) 위에, 집적회로를 가지는 층(11)이 가지는 배선 및 안테나로서 기능하는 도전층의 일부인 23에 전기적으로 접속하는 보조단자(24)를 가진다. 보조 단자의 수는, 본 발명은 도면에 기재된 구성에 한정되지 않는다. 즉, 보조 단자(24)는, 1개 이상 형성되어 있으면 좋고, 보조 단자를 형성하는 개소 및 보조 단자의 수는, 자유롭게 변경할 수 있다. 바꾸어 말하면, 단자(12)와 보조 단자(24)를 합해서 3개 이상 가지면 좋다. 여기에서는 안테나로서 기능하는 도전층(23)은, 다이폴 안테나를 예로서 설명한다.
이 보조 단자(24)를 형성하는 것에 의해서, 1개의 단자(12)에 가해지는 스트레스를 완화할 수 있다. 즉, 보조 단자를 형성하지 않는 종래의 구조에서는, 반도체 장치에 가해지는 스트레스가 단자(12)가 접속된 개소에 집중하고, 그 결과 접합부(단자(12)와 도전층(23)이 전기적으로 접속되는 개소)가 파괴되고 있었다. 그러나, 본 발명의 구성을 이용하는 것으로, 접합부의 파괴를 억제할 수 있고, 강도를 높일 수 있다.
또한 본 발명의 구성의 반도체 장치를 이용하면, 만약 단자(12)와 도전층(23)의 접합부가 파괴되었다고 해도, 보조 단자(24)와 도전층(23)이 전기적으로 접합된 개소가 파괴되어 있지 않으면, 반도체 장치는 동작할 수 있다. 그 결과, 종래의 반도체 장치와 비교해서, 수율을 양호하게 할 수 있다. 또, 상기 구성으로 하는 것에 의해서, 접합부를 접착할 때에, 반도체 장치에 가해지는 압력에 의해서, 반도체 장치가 파괴되는 것을 방지할 수 있기 때문에, 수율을 양호하게 할 수 있다.
(실시형태 4)
본 실시형태에서는, 실시형태 1 내지 실시형태 3에서 나타낸 반도체 장치와 다른 안테나로서 기능하는 도전층을 가지는 반도체 장치의 구성에 대해서 도 5 및 도 6을 참조해서 설명한다. 도 5a 및 도 6a는, 반도체 장치의 상면도이며, 도 5b는 도 5a에 있어서, A-B간에서 절단했을 때의 단면도이다. 또, 도 6B는 도 6a의 상면도의 점 A로부터 점 B의 단면도에 대응한다.
기판(89)과 기판(20)은, 기판(89)의 한쪽의 면과, 기판(20)의 한쪽의 면이 대향하도록 설치되어 있다. 기판(89)의 한쪽의 면에는, 집적회로를 가지는 층(11)이 형성된다(도 5b, 도 6b 참조). 또, 집적회로를 가지는 층(11) 위에는, 집적회로를 가지는 층(11)이 가지는 층(11)이 가지는 배선과 전기적으로 접속된 단자(12) 및 단자(29)가 형성된다. 또한, 집적회로를 가지는 층(11)은, 복수의 트랜지스터를 가진다. 또, 단자(12)는, 도전성 물질(도전성 입자(10)를 가지는 수지층(14))을 통해서 기판(20)의 한쪽의 면에 형성된 안테나로서 기능하는 도전층(25)과 전기적으로 접속한다. 여기에서는, 안테나로서 기능하는 도전층(25)으로서, 루프 안테나를 예로서 설명한다.
또한, 도 5a 및 도 5b로 도시하는 바와 같이 집적회로를 가지는 층(11) 위에, 집적회로를 가지는 층(11)이 가지는 배선 및 안테나로서 기능하는 도전층(25)에 전기적으로 접속되지 않는(유리한) 의사 단자(13)를 가진다. 본 발명은 도면에 기재한 구성에 한정되지 않는다. 즉, 의사 단자(13)는 1개 이상 형성되어 있으면 좋고, 의사 단자를 형성하는 개소 및 의사 단자의 수는, 자유롭게 변경할 수 있다.
이 의사 단자(13)를 형성하는 것에 의해서, 하나의 단자(12)에 가해지는 스트레스를 완화할 수 있다. 즉, 의사 단자를 형성하지 않는 구조로는, 종래의 반도체 장치에 가해지는 스트레스가 단자(12)가 접속된 개소에 집중하고, 그 결과, 접합부(단자(12)와 안테나로서 기능하는 도전층(25)이 전기적으로 접속되는 개소)가 파괴되고 있었다. 그러나, 본 발명의 구성을 이용하는 것으로, 접합부의 파괴를 억제할 수 있다. 그 결과, 종래 반도체 장치와 비교해서, 수율을 양호하게 할 수 있다.
또, 의사 단자는 도 6b로 도시하는 바와 같이, 의사 단자(21)의 두께를 집적회로를 가지는 층(11)과 기판(20)의 사이에 있어서의 단자(12)의 두께와, 안테나로서 기능하는 도전층(25)의 두께의 합을 동일하게 하여도 좋다. 즉, 단자(12)와 안테나로서 기능하는 도전층(25)의 사이의 거리(간격) d3과, 의사 단자(21)와 안테나로서 기능하는 도전층(25)이 한쪽 면에 형성된 기판(20)의 사이의 거리(간격) d4를 대략 같게 하여도 좋다. 또한, 단자(12) 및 안테나로서 기능하는 도전층(25)이 형성된 영역에 있어서의 박막 집적회로를 가지는 층(11)과 기판(20)의 사이의 거리(간격) D3과, 의사 단자(13)가 형성된 영역에 있어서의 박막 집적 회로를 가지는 층(11)과 기판(20) 사이의 거리(간격) D4는 대략 동일하게 되도록 형성된다.
이와 같은 구성으로 하는 것에 의해서, 도 5에서 도시한 구성보다 하나의 단자(12)에 가해지는 스트레스를 완화할 수 있다. 즉, 접합부의 파괴를 억제할 수 있고, 강도를 높일 수 있기 때문에, 수율을 양호하게 할 수 있다. 또, 상기 구성으로 하는 것에 의해서, 접합부를 접착할 때에 반도체 장치에 가해지는 압력에 의해서, 반도체 장치가 파괴되는 것을 방지할 수 있기 때문에, 수율을 양호하게 할 수 있다.
안테나의 형상은 이것으로 한정되지 않고, 안테나로서 기능하는 도전층(25)에 배선을 접속하고, 단자(12) 및 단자(29)를 나란히 하여 형성하여도 좋다.
(실시형태 5)
본 실시형태에서는, 안테나로서 기능하는 도전층을 한쪽의 면에 가지는 기판에, 안테나로서 기능하는 도전층 이외의 도전 재료를 형성한 반도체 장치의 구성에 대해서 도 7을 참조하여 설명한다. 실시형태 1 내지 실시형태 4와 같은 개소에 대해서는, 설명을 생략한다.
도 7a는 반도체 장치의 상면도이며, 도 7b는 도 7a에 있어서, A-B간에서 절단했을 때의 단면도이다. 도 7a 및 도 7b에 도시하는 바와 같이, 집적회로를 가지는 층(11) 위에 의사 단자(13)를 가진다. 의사 단자의 수 및 형성하는 위치는, 본 발명은 도면에 기재된 구성에 한정되지 않는다. 즉, 의사 단자(13)는, 하나 이상 형성되어 있으면 좋고, 의사 단자를 형성하는 개소 및 의사 단자의 수는, 자유롭게 변경할 수 있다. 여기에서는 안테나로서 기능하는 도전층(25)은, 루프 안테나를 예로서 설명한다.
또한, 기판(20)의 안테나로서 기능하는 도전층(25)이 형성된 면에 의사 도전층(26)을 형성한다. 의사 도전층의 수 및 형성하는 위치 및 형상은, 본 발명은 도면에 기재한 구성에 한정되지 않는다. 여기에서는, 의사 단자(13)와 대향하는 위치에 의사 도전층(26)을 가진다.
이 의사 단자(13) 및 의사 도전층(26)을 형성하는 것에 의해서, 도전층(25)과 단자(12)의 접합부의 파괴를 억제할 수 있다. 그 결과, 종래의 반도체 장치와 비교해서, 강도를 높일 수 있고, 수율을 양호하게 할 수 있다.
이와 같은 구성으로 하는 것에 의해서, 실시형태 4에서 나타낸 구성보다도 전기적으로 접합하는 단자에 가해지는 스트레스를 완화할 수 있다. 즉, 접합부의 파괴를 억제할 수 있고, 수율을 양호하게 할 수 있다. 또, 상기 구성으로 하는 것에 의해서, 접합부를 접착할 때에 반도체 장치에 가해지는 압력에 의해서, 반도체 장치가 파괴되는 것을 방지할 수 있고, 수율을 양호하게 할 수 있다.
또한, 안테나의 형상은 이것에 한정되지 않고, 배선을 접속하여 단자(12) 및 단자(29)를 나란히 하여 형성하여도 좋다.
(실시형태 6)
본 발명의 실시형태에 대해서 도 8을 이용해서 설명한다. 본 실시형태에서는, 안테나로서 기능하는 도전층의 형상과, 안테나로서 기능하는 도전층과 전기적으로 접속된 단자 이외에도 보조 단자를 복수 가지는 반도체 장치의 구성에 대해서 설명한다. 실시형태 1 내지 실시형태 5와 같은 개소에 대해서는, 설명을 생략한다.
도 8a는 반도체 장치의 상면도이며, 도 8b는 도 8a에 있어서 A-B간에서 절단했을 때의 단면도이다. 도 8a 및 도 8b에 도시한 바와 같이, 집적회로를 가지는 층(11) 위에, 집적회로를 가지는 층(11)이 가지는 배선 및 안테나로서 기능하는 도전층(25)에 전기적으로 접속하는 보조 단자(27)를 가진다. 보조 단자의 수는, 본 발명의 도면에 기재된 구성에 한정되지 않는다. 즉, 보조 단자(27)는 1개 이상 형성되어 있으면 좋고, 보조 단자를 형성되는 개소 및 수는, 자유롭게 변경할 수 있다. 바꾸어 말하면, 단자와 보조 단자를 합해서 3개 이상 가지면 좋다.
이 보조 단자(27)를 형성하는 것에 의해서, 도전층(25)과 단자(12)의 접합부의 파괴를 억제할 수 있다. 그 결과, 종래 반도체 장치와 비교해서, 강도를 높일 수 있고, 수율을 양호하게 할 수 있다.
또한 본 발명의 구성의 반도체 장치를 이용하면, 만약 단자(12)의 접합부가 파괴되었다고 해도, 보조 단자(27)와 안테나로서 기능하는 도전층(25)이 전기적으로 접합된 개소가 파괴되지 않으면, 반도체 장치는 동작할 수 있다. 그 결과, 종래의 반도체 장치와 비교해서, 수율을 양호하게 할 수 있다.
안테나의 형상은 이것에 한정되지 않고, 배선을 접속하고 단자(12) 및 단자(29)를 나란히 하여 형성하여도 좋다.
또한, 안테나의 종류는 실시형태 1 내지 실시형태 6에서 나타낸 형상(종류)에 한정되지 않는다. 예를 들면, 나선형, 직방체의, 평탄한 것(예를 들면, 패치 안테나) 등을 들 수 있다. 또, 안테나는 적층구조를 가져도 좋다. 다만, 이들의 형상 이외에 변경할 수 있는 것은 당업자라면 용이하게 이해할 수 있다.
(실시형태 7)
본 발명의 반도체 장치의 제작 방법에 대해서, 도 9 내지 도 13의 단면도와 도 14의 상면도를 참조하여 설명한다. 여기에서는, 도 1에서 도시하는 바와 같은 반도체 장치의 제작 방법에 대해서 설명한다.
먼저, 기판(50)의 한쪽의 면 위에, 절연층(51)을 형성한다(도 9a 참조). 다음에, 절연층(51) 위에 박리층(52)을 형성한다. 계속해서, 박리층(52) 위에 절연층(53)을 형성한다.
기판(50)은, 절연표면을 가지는 기판이며, 예를 들면, 유리 기판, 플라스틱 기판, 석영 기판 등이다. 바람직하게는, 기판(50)으로서, 유리 기판 또는 플라스틱 기판을 이용하면 좋다. 유리 기판과 플라스틱 기판은, 한 변이 1미터 이상인 것을 제작하는 것이 용이하며, 또, 사각형상 등의 소망한 형상의 것을 제작하는 것 이 용이하기 때문이다. 그렇다면, 예를 들면, 사각형상으로 한 변이 1미터 이상의 유리 기판이나 플라스틱 기판을 이용하면, 생산성을 대폭적으로 향상시킬 수 있다. 이러한 이점은, 원형이며, 최대 직경이 30센치 정도인 실리콘 기판을 이용할 경우와 비교하면, 큰 장점이 된다.
절연층(51, 53)은, 기상성장법(CVD법)이나 스퍼터링법 등에 의해서, 규소의 산화물, 규소의 질화물, 질소를 포함하는 규소의 산화물, 산소를 포함하는 규소의 질화물 등을 형성한다. 절연층(51)은, 기판(50)으로부터의 불순물 원소가 상층에 침입해 버리는 것은 방지하는 역할을 담당한다. 다만, 절연층(51)은, 필요가 없으면, 형성하지 않아도 좋다.
박리층(52)은, 스퍼터링법 등에 의해서, 텅스텐(W), 몰리브덴(Mo), 티탄(Ti), 탄탈(Ta), 니오브(Nb), 니켈(Ni), 코발트(Co), 지르코늄(Zr), 아연(Zn), 루테늄(Ru), 로듐(Rh), 팔라듐(Pd), 오스뮴(Os), 이리듐(Ir), 규소(Si) 등으로부터 선택된 원소 또는 상기 원소를 주성분으로 하는 합금 재료 또는 화합물 재료를 포함하는 층을, 단층 또는 적층하여 형성한다. 규소를 포함하는 층은, 비정질, 미결정, 다결정의 어느 것이라도 좋다.
박리층(52)이 단층구조인 경우, 바람직하게는, 텅스텐, 몰리브덴, 텅스텐과 몰리브덴의 혼합물, 텅스텐의 산화물, 텅스텐의 산화질화물, 텅스텐의 질화산화물, 몰리브덴의 산화물, 몰리브덴의 산화질화물, 몰리브덴의 질화산화물, 텅스텐과 몰리브덴의 혼합물의 산화물, 텅스텐과 몰리브덴의 혼합물의 산화질화물, 텅스텐과 몰리브덴의 혼합물의 질화산화물의 어느 하나를 포함하는 층을 형성한다.
박리층(52)이 적층구조인 경우, 바람직하게는, 1층째로서, 텅스텐, 몰리브덴, 텅스텐과 몰리브덴의 혼합물을 포함하는 층을 형성하고, 2층째로서, 텅스텐의 산화물, 몰리브덴의 산화물, 텅스텐과 몰리브덴의 혼합물의 산화물, 텅스텐의 산화질화물, 몰리브덴의 산화질화물, 텅스텐과 몰리브덴의 혼합물의 산화질화물을 형성한다.
박리층(52)으로서, 텅스텐과 텅스텐의 산화물의 적층구조를 형성하는 경우, 먼저, 박리층(52)으로서 텅스텐을 포함하는 층을 형성하고, 그 상층의 절연층(53)으로서, 규소의 산화물을 포함하는 층을 형성하는 것에 의해서, 텅스텐을 포함하는 층과 규소의 산화물을 포함하는 층의 사이에, 텅스텐의 산화물을 포함하는 층이 형성되는 것을 활용하여도 좋다. 텅스텐의 질화물, 텅스텐의 산화질화물, 텅스텐의 질화산화물을 포함하는 층 등을 형성하는 경우도 동일하며, 텅스텐을 포함하는 층을 형성한 후, 그 상층에 규소의 질화물을 포함하는 층, 산소를 포함하는 질화규소층, 질소를 포함하는 산화규소막을 형성하여도 좋다.
다음에, 절연층(53)위에 복수의 트랜지스터(54)를 형성한다. 이 공정에서는, 복수의 트랜지스터(54)로서, 박막 트랜지스터(Thin Film Transistor)를 형성한다.
복수의 트랜지스터(54)의 각각은, 반도체 층(90), 게이트 절연층(간단히 절연층이라고도 한다; 91), 게이트(게이트 전극이라고도 한다)인 도전층(92)을 가진다. 반도체 층(90)은, 소스 또 드레인으로서 기능하는 불순물영역(93, 94), 채널형성영역(95)을 가진다. 불순물영역(93, 94)에는, N형을 부여하는 불순물 원소(예 를 들면, 인(P), 비소(As)), 또는 P형을 부여하는 불순물 원소(예를 들면 붕소(B))가 첨가된다. 불순물영역(94)은, LDD(Lightly Doped Drain) 영역이다.
복수의 트랜지스터(54)의 각각은, 반도체 층(90) 위에 게이트 절연층(91)이 형성되고, 게이트 절연층(91) 위에 도전층(92)이 형성된 톱 게이트형, 도전층(92) 위에 게이트 절연층(91)이 형성되고, 게이트 절연층(91) 위에 반도체 층(90)이 형성된 보텀 게이트형의 어느 쪽의 타입이어도 좋다. 또, 복수의 트랜지스터(54)로부터 선택된 하나 또는 복수의 트랜지스터는, 게이트 전극이 2개 이상, 채널형성영역이 2개 이상 있는 멀티 게이트형의 트랜지스터이어도 좋다.
또, 기판(50) 위에 복수의 트랜지스터(54)만 형성하지만, 본 발명은 이 구성에 제약받지 않는다. 기판(50) 위에 형성하는 소자는, 반도체 장치의 용도에 의해서 적절히 조정된다. 예를 들면, 비접촉으로 데이터의 송신과 수신을 행하는 기능을 가지는 경우, 기판(50) 위에 복수의 트랜지스터만, 또는 기판(50) 위에 복수의 트랜지스터와 안테나로서 기능하는 도전층을 형성하여도 좋다. 또, 데이터를 기억하는 기능을 가지는 경우, 기판(50) 위에 복수의 트랜지스터와 기억소자(예를 들면, 트랜지스터, 메모리 트랜지스터 등)를 형성하여도 좋다. 또, 회로를 제어하는 기능이나 신호를 생성하는 기능 등을 가지는 경우(예를 들면, CPU, 신호생성회로 등), 기판(50) 위에 트랜지스터를 형성하여도 좋다. 또, 상기 이외에도, 필요에 따라서, 저항소자나 용량소자 등의 다른 소자를 형성하여도 좋다.
다음에, 복수의 트랜지스터(54) 위에, 절연층(55 내지 57)을 형성한다. 절연층(55 내지 57)은, 기상성장법, 스퍼터링법, SOG(스핀온 글래스)법, 액적토출법 (예를 들면, 잉크 제트법) 등을 이용하고, 규소의 산화물, 규소의 질화물, 폴리이미드, 아크릴, 실록산, 옥사졸 수지 등을 이용하여 형성한다. 실록산은, 예를 들면, 실리콘과 산소의 결합에 의해서, 골격 구조가 구성되고, 치환기에, 적어도 수소를 포함하는 유기기(예를 들면, 알킬기, 방향족 탄화 수소), 플루오로기, 또는 적어도 수소를 포함하는 유기기와 플루오로기를 이용한 것이다. 옥사졸 수지는, 예를 들면, 감광성 폴리벤조옥사졸 등이다. 옥사졸 수지는, 예를 들면, 감광성 폴리벤조옥사졸 등이다. 옥사졸 수지는, 폴리이미드 등의 비유전률(3.2 내지 3.4 정도)과 비교하면, 비유전률이 낮기 때문에(2.9 정도), 기생용량의 발생을 억제하고, 고속 동작을 할 수 있다.
또, 상기의 구성에서는, 복수의 트랜지스터(54) 위에 3층의 절연층(절연층(55 내지 57))을 형성하지만, 본 발명은 이 구성에 제약받지 않는다. 복수의 트랜지스터(54) 위에 형성되는 절연층의 수는 제약받지 않는다.
다음에, 절연층(55 내지 57)에 개구부를 형성하고, 복수의 트랜지스터(54)의 각각의 소스(소스 영역, 소스 전극이라고도 한다) 또는 드레인(드레인 영역, 드레인 전극이라고도 한다)에 접속한 도전층(59 내지 64)을 형성한다(도 9a 참조). 도전층(59 내지 64)은 같은 층에 형성된다. 또, 도전층(59 내지 64)은 소스 배선 또는 드레인 배선이다. 외부로부터 공급되는 신호는, 도전층(59 내지 64)을 통해서, 복수의 트랜지스터(54)에 공급된다.
도전층(59 내지 64)은, 스퍼터링법 등에 의해서, 티탄, 텅스텐, 크롬, 알루미늄, 탄탈, 니켈, 지르코늄, 하프늄, 바나듐, 이리듐, 니오브, 납, 백금, 몰리브 덴, 코발트 또는 로듐 등으로부터 선택된 원소, 또는 이들의 원소를 주성분으로 하는 합금 재료, 또는 이들의 원소를 주성분으로 하는 산화물이나 질화물 등의 화합물 재료로, 단층 또는 적층으로 형성한다. 도전층(59 내지 64)의 적층구조의 예를 들면, 티탄, 알루미늄, 티탄의 3층 구조, 티탄, 질화티탄, 알루미늄, 티탄, 질화 티탄의 5층 구조, 티탄, 질화 티탄, 실리콘이 첨가된 알루미늄, 티탄, 질화 티탄의 5층 구조 등이 있다.
다음에, 도전층(59) 위에, 도전층(66)을 형성한다(도 9b 참조). 도전층(66)은, 스크린 인쇄법, 액적 토출법 등을 이용하고, 금, 은, 또는 구리를 포함하는 층을 형성한다. 바람직하게는, 스크린 인쇄법을 이용하고, 은의 미립자를 포함하는 페이스트(은의 미립자와 수지가 혼합한 재료)로 형성하여도 좋다. 스크린 인쇄법을 이용하는 이점으로서, 제작시간을 단축할 수 있고, 장치가 염가인 것이다. 또는, 은을 이용하는 이점으로서, 저항치가 낮은 것이다.
다음에, 도전층(66), 도전층(59)의 한쪽 또는 쌍방을 용해시킬 수 있는 레이저 빔을 조사한다. 레이저 빔을 조사하기 전은, 도전층(66)과 도전층(59)은 부분적으로 접하지만, 레이저 빔의 조사에 의해서, 도전층(66)과 도전층(59)이 접하는 부분을 증대시킬 수 있다. 그렇기 때문에, 도전층(66)과 도전층(59)의 전기적인 접속을 보다 확실한 것으로 하고, 신뢰성을 향상시킬 수 있다. 레이저로는, 매질에 의해서 분류하면, 기체 레이저, 액체 레이저, 고체 레이저가 있고, 발진의 특징으로 분류하면, 자유전자 레이저, 반도체 레이저, X선 레이저가 있지만, 본 발명에서는, 어느 레이저를 이용하여도 좋다. 다만, 바람직하게는 기체 레이저 또는 고 체 레이저를 이용하면 좋고, 더욱 바람직하게는, 고체 레이저를 이용하여도 좋다. 또, 본 발명에는, 연속 발신형의 레이저, 펄스 발진형의 레이저의 어느 쪽을 이용해도 좋다.
다음에, 절연층(57)과 도전층(59 내지 64) 위에, 절연층(68)을 선택적으로 형성한다(도 9c 참조). 절연층(68)에는, 개구부(69)가 형성된다. 도전층(66)은, 개구부(69)를 통해서 노출된다.
또한, 개구부(69)는, 도전층(66)의 모든 표면이 노출되는 형상이 아니고, 도전층(66)의 일부 표면이 노출되는 형상으로 하여도 좋다. 구체적으로는, 개구부(69)는, 도전층(66)의 중심부가 노출되는 형상으로 하면 좋다. 이것은 나중의 공정에 있어서, 정확한 위치에 수율이 좋은 전치를 하기 위해서이다. 만일, 도전층(66)의 1표면의 모두가 노출되도록, 절연층(68)을 형성하면, 도전층(66)과 절연층(68)의 양쪽이 형성되지 않는 영역이 생겨 버리는 경우가 있다. 나중에 행하는 전치의 공정에서는, 절연층(68)과 기판(88)을 접착시켜서 행하기 때문에, 도전층(66)과 절연층(68)의 어느 한쪽이 형성되지 않는 영역(도전층(66)과 절연층(68)의 양쪽이 형성되지 않는 영역)이 있으면, 정확한 위치에 수율이 좋은 전치를 할 수 없는 경우가 있다. 그렇지만, 상기 공정에서는, 절연층(68)은, 도전층(66)의 중심부가 노출되도록, 선택적으로 설치되어 있다. 그렇다면, 도전층(66)과 절연층(68)의 어느 한쪽이 형성되지 않는 영역(도전층(66)과 절연층(68)의 양쪽이 형성되지 않는 영역)이 없기 때문에, 정확한 위치에 전치할 수 있다.
절연층(68)은, 에폭시 수지, 아크릴 수지 및 폴리이미드 수지 등의 절연성의 수지에 의해서, 5 내지 200 mm 바람직하게는 15 내지 35 mm의 두께로 형성한다. 또, 절연층(68)은, 스크린 인쇄법, 액적토출법 등을 이용하여, 균일하게 형성한다. 제작시간을 단축할 수 있고, 장치가 염가이기 때문에 스크린 인쇄법을 이용하는 것이 바람직하다. 다음에, 필요에 따라, 가열처리를 한다.
다음에, 적어도, 박리층(52)의 일부가 노출되는 개구부(71)를 형성한다(도 10a 참조). 이 공정은, 처리시간이 짧기 때문에, 레이저 빔의 조사로 행하여도 좋다. 레이저 빔은, 기판(50), 절연층(51), 박리층(52), 절연층(53, 55 내지 57, 68)에 대해서 조사된다. 또, 레이저 빔은, 절연층(68)의 표면으로부터 조사된다. 개구부(71)는, 적어도, 박리층(52)의 일부가 노출되도록 형성된다. 그렇기 때문에, 적어도, 절연층(53, 55 내지 57, 68)에는, 개구부(71)가 형성된다. 도시하는 구성에서는, 레이저 빔이, 절연층(51)까지 도달하고, 절연층(51, 53, 55 내지 57, 68)이 분단된 경우를 나타낸다. 레이저 빔은 기판(50)까지 도달하여도 좋다.
상기 레이저 빔을 조사하는 공정에서는, 애블레이션 가공이 이용된다. 애블레이션 가공이란, 레이저 빔을 조사한 부분, 즉, 레이저 빔을 흡수한 부분의 분자결합이 절단되고, 광분해하고, 기화하는 형상을 이용한 가공이다. 즉, 레이저 빔을 조사하고, 절연층(51), 박리층(52), 절연층(53, 55 내지 57, 68)이 존재하는 그 일부분의 분자결합을 절단하고, 광분해하고, 기화되는 것에 의해서, 개구부(71)를 형성한다.
또, 레이저는 자외영역인 150 내지 380 nm의 파장의 고체 레이저를 이용하면 좋다. 바람직하게는, 150 내지 80 nm의 파장의 Nd : YVO4 레이저를 이용하면 좋다. 그 이유는, 150 내지 380 nm의 파장의 Nd : YVO4 레이저는, 다른 고파장측의 레이저에 비교해서, 기판에 빛이 흡수되기 쉽고, 애블레이션 가공이 가능하기 때문이다. 또, 가공부의 주변에 영향을 주지 않고, 가공성이 좋기 때문이다.
다음에, 절연층(68) 위에, 기판(88)을 형성한다(도 10b 참조). 기판(88)은, 절연층(72)과 접착층(83)이 적층된 기판이며, 열박리형의 기판이다. 접착층(83)은, 가열처리에 의해서 접촉력이 저하하는 층이며, 예를 들면, 열 가소성 접착재의 가열시의 연(軟)화를 이용하는 재료로 이루어지는 층, 가열에 의해서 팽창하는 마이크로캡슐이나 발포제를 혼입한 재료로 이루어지는 층, 열 경화성 수지나 열 용융성이나 열 분해성을 부여한 재료로 이루어지는 층, 물의 침입에 의한 계면 강도 열화나 그에 따르는 흡수성 수지의 팽창을 이용한 층이다.
다음에, 기판(88)을 이용해서, 기판(50)으로부터, 복수의 트랜지스터(54)를 포함하는 적층체를 분리한다(도 11a 참조). 기판(50)으로부터, 복수의 트랜지스터(54)를 포함하는 적층체의 분리는, 박리층(52)의 내부 또는 박리층(52)과 절연층(53)을 경계로 하여 행해진다. 도시하는 구성에서는, 분리는, 박리층(52)과 절연층(53)의 사이를 경계로 하여 행해진 경우를 나타낸다. 이와 같이, 기판(88)을 이용하는 것으로, 분리의 공정을 용이하게 및 단시간에 행할 수 있다.
다음에, 가열처리를 하고, 절연층(53)의 표면에 기판(89)을 형성함과 동시에, 기판(88)으로부터 복수의 트랜지스터(54)를 포함하는 적층체를 분리한다(도 11b 참조). 기판(89)은, 절연층(73)과 접착층(84)이 적층된 기판이다. 접착층(84)은, 가열처리에 의해서 접착력이 증가하는 층이며, 열 가소성의 수지를 포함하는 층에 상당한다. 열 가소성의 수지란, 예를 들면, 폴리에틸렌, 폴리스티렌, 폴리프로필렌, 폴리염화비닐 등에 상당한다.
상술한 것처럼, 기판(88)은, 열박리형의 기판이기 때문에, 가열처리에 의해서, 기판(88)과 절연층(68)의 사이의 접착력이 저하하고, 기판(88)으로부터 복수의 트랜지스터(54)를 포함하는 적층체가 분리된다. 동시에, 가열처리에 의해서, 기판(89)의 표면의 열경화성의 수지가 경화하고, 절연층(53)과 기판(89)의 1표면의 접착력이 늘어난다. 이와 같이, 성질이 다른 접착층이 형성된 2매의 기판(88, 89)을 이용하는 것에 의해서, 기판(88)으로부터 적층체를 분리하는 공정과, 적층체를 기판(89) 위에 형성하는 공정을 동시에 할 수 있다. 따라서, 제작시간을 단축할 수 있다.
다음에, 필요에 따라, 재차, 도전층(66)에 레이저 빔을 조사한다. 이것은, 상기의 분리의 공정의 영향에 의해서, 도전층(59)과 도전층(66)의 전기적인 접속에 불량이 생길 가능성이 있고, 그러한 불량을 개선하기 때문이다. 따라서, 필요가 없으면, 레이저 빔을 조사하는 공정을 하지 않아도 좋다.
다음에, 도전층(66)에 접하도록, 단자(12)를 형성하는 것과 동시에, 절연층(68) 위에 배선과 전기적으로 접속되지 않는(유리한) 단자(의사단자(13))를 형성한다(도 12a 참조). 단자(12) 및 의사단자(13)는, 스크린 인쇄법, 액적토출법 등을 이용해서, 금, 은 또는 동을 포함하는 층을 형성한다. 바람직하게는, 스크린 인쇄법을 이용하고, 은의 미립자를 포함하는 페이스트(은의 미립자와 수지가 혼합한 재료)로 형성한다. 스크린 인쇄법은, 제작시간을 단축할 수 있고, 장치가 염가이기 때문이다. 또한, 은을 사용하는 이점은 저항치가 낮기 때문이다. 다음에, 필요에 따라, 가열처리를 한다.
다음에, 기판(49), 절연층(53, 55 내지 57, 68)에 레이저 빔을 조사하고, 개구부(76)를 형성한다(도 12b 참조).
다음에, 안테나로서 기능하는 도전층(19)이 형성된 기판(20)을 준비한다(도 13a 참조). 안테나로서 기능하는 도전층(19)은, 용량소자(86)를 가지고, 안테나로서 기능하는 도전층(19), 용량소자(86)의 각각은, 스크린 인쇄법, 액적토출법 등을 이용해서 형성된다(도 14a, 도 14b 참조). 도 13a에는, 안테나로서 기능하는 도전층(19)을 도시한다. 수지층(14)은, 접착제중에 도전성 입자(10)가 형성된 재료이며, ACP(Anisotropic Conductive Paste)라고도 불린다. 수지층(14)은, 스크린 인쇄법, 액적토출법 등을 이용해서, 균일하게 형성한다.
다음에, 수지층(14)을 이용해서, 기판(89)과 기판(20)을 붙인다(도 13a, 도 14b 참조). 다음에, 필요가 있으면, 절연층(68)과 수지층(14)을 접착한다. 이 때, 플립 칩 본더, 다이 본더, ACF 접착기, 압착기 등에 의해서, 가압처리와 가열처리의 한쪽 또는 양쪽을 행한다.
복수의 트랜지스터(54)를 포함하는 적층체의 표면에, 또한 기판을 형성하여도 좋다(도 13b 참조). 구체적으로는, 기판(89)과 기판(20)의 한쪽 또는 양쪽 표면에 새롭게 기판을 형성하여도 좋다. 도시하는 구성에서는, 기판(89)의 표면에 기판(81)을 형성하고, 기판(20)의 표면에 기판(82)을 형성한다. 기판(81, 82)을 형성하는 것에 의해서, 더 강도를 향상시킬 수 있다. 기판(81, 82)에 의한 복수의 트랜지스터(54)를 포함하는 적층체의 밀봉은, 기판(81, 82)의 각각의 표면의 층, 또는 기판(81, 82)의 각각의 표면의 접착층을 가열처리에 의해서 녹이는 것으로 행한다. 또, 필요에 따라, 가압처리도 행해진다.
도 2, 도 6에서 도시하는 바와 같이, 의사단자의 두께를 단자보다 두껍게 형성하기 위해서는, 의사단자를 제작하는 공정에 있어서 의사단자를 형성하는 개소에, 또한 같은 공정(스크린 인쇄, 잉크제트 등)을 하는 것에 의해서 형성할 수 있다.
또, 실시형태 3 내지 실시형태 6에서 나타낸 바와 같은 안테나로서 기능하는 도전층, 및 의사 도전층은, 스크린 인쇄법, 액적토출법 등을 이용해서, 소망의 형상으로 하여도 좋다.
또한, 실시형태 3 및 실시형태 6에서 나타낸 바와 같은 보조단자는, 단자를 형성하는 공정에 있어서 같은 방법을 이용하여 제작할 수 있기 때문에, 새로운 공정을 늘리지 않고 제작할 수 있다.
기판(50)으로부터 복수의 트랜지스터(54)를 포함하는 적층체를 분리하는 방법을 나타내었지만(도 11a 참조), 본 발명은 이 형태에 제약받지 않는다. 도전층(59 내지 64)을 형성한 후에(도 9a 참조), 기판(50)을 박형화하여도 좋다.
기판(50)을 박형화하기 위해서는, 기판(50)의 복수의 트랜지스터(54)가 형성되지 않는 면을, 연삭장치(예를 들면, 연삭반)를 이용해서 연삭한다. 바람직하게 는, 기판(50)의 두께가 100 mm 이하로 될 때까지 연삭한다. 다음에, 연삭한 기판(50)의 복수의 트랜지스터(54)가 형성되지 않는 면을, 연마 장치(예를 들면, 연마 패드, 연마 숫돌 입자(예를 들면 산화 세륨 등))를 이용해서 연마한다. 매우 바람직하게는, 기판(50)의 두께가 50 mm 이하, 바람직하게는 20 mm 이하, 보다 바람직하게는 5 mm 이하가 될 때까지 연마한다. 기판(50)을 박형화하기 위해서는, 기판(50)의 연삭과 연마의 한쪽 또는 양쪽을 하여도 좋다. 또는, 연삭공정과 연마공정을 하기 전에, 필요에 따라, 도전층(59 내지 64) 위에 보호를 목적으로 하는 층을 형성하여도 좋다. 또, 연삭공정과, 연마공정의 후는, 필요에 따라, 먼지를 제거하기 위한 세정공정, 건조공정의 한쪽 또는 양쪽을 하면 좋다.
박형화한 기판(50)의 두께는, 연삭공정과 연마공정에 필요한 시간, 나중에 하는 절단공정에 필요한 시간, 반도체 장치의 용도, 반도체 장치의 용도에 필요한 강도 등을 고려하여, 적당히 결정하면 좋다. 예를 들면, 연삭공정과 연마공정의 시간을 단축하여 생산성을 향상시키는 경우는, 연마후의 기판(50)의 두께는 50 mm 정도로 하여도 좋다. 또, 나중에 하는 절단공정에 필요한 시간을 단축하여 생산성을 향상시키는 경우, 연마 후의 기판(50)의 두께는, 20 mm 이하, 보다 바람직하게는, 5 mm 이하로 하여도 좋다. 또, 반도체 장치를 얇은 물품에 붙이거나, 매립할 경우, 연마 후의 기판(50)의 두께는 20 mm 이하, 보다 바람직하게는, 5 mm 이하로 하여도 좋다. 또, 박형화한 기판(50)의 두께의 하한은 특히 제약받지 않는다. 기판(50)이 제거될 때까지(기판(50)의 두께가 0 mm가 될 때까지), 박형화하여도 좋다.
다음에, 도전층(59)에 접하도록, 도전층(66)을 형성한다(도 9b 참조). 다음에, 도전층(66)에 레이저 빔을 조사한다. 다음에, 절연층(68)을 선택적으로 형성한다(도 9c 참조). 다음에, 레이저 빔을 조사하고, 개구부(71)를 형성한다(도 10a 참조). 도시하는 구성에서는, 개구부(71)의 형성시에, 기판(50)을 절단하지 않지만, 기판(50)을 박형화한 경우는, 기판(50)도 절단하여도 좋다. 그리고, 기판(50)으로부터, 복수의 트랜지스터(54)를 포함하는 적층체를 분리하는 공정을 생략하여도 좋다. 그 후의 공정은, 상술한 공정과 같다. 기판(50)으로부터 복수의 트랜지수터(54)를 포함하는 적층체를 분리하지 않고, 박형화한 기판(50)을 잔존시켜 두면, 유해한 기체의 침입, 물의 침입, 불순물 원소의 침입을 억제할 수 있다. 따라서, 열화나 파괴를 억제하고, 신뢰성을 향상시킬 수 있다. 또, 배리어성을 향상시킬 수 있다.
(실시형태 8)
본 실시형태에서는, 실시형태 1 내지 실시형태 6에서 나타낸 반도체 장치와는 달리, 안테나로서 기능하는 도전층을 같은 기판 위에 형성한 반도체 장치를 도 15를 참조해서 설명한다. 도 15b는 도 15a의 상면도의 점 A로부토 점 B의 단면도이다.
기판(89)의 한쪽의 면에는, 집적회로를 가지는 층(30)이 형성된다(도 15b 참조). 또, 집적회로를 가지는 층(30) 위에는, 절연층(32)을 통해서 전기적으로 접속된 안테나로서 기능하는 도전층(33)이 형성된다. 집적회로를 가지는 층(30)은, 복수의 트랜지스터를 가진다. 또, 안테나로서 기능하는 도전층(33)은, 절연층(35) 으로 덮여 있다. 여기에서는 안테나로서 기능하는 도전층(33)은 루프 안테나를 예로서 설명한다.
또한, 도 15a 및 도 15b로 도시하는 바와 같이 집적회로를 가지는 층(30) 위에, 집적회로를 가지는 층(30)이 가지는 배선 및 도전층(33)에 전기적으로 접속되지 않는(유리한) 단자(31; 이하, 의사 단자라고도 한다)를 가진다. 의사 단자의 수, 형상, 및 형성하는 위치는, 본 발명은 도면에 기재한 구성에 한정되지 않는다. 즉, 의사 단자(31)는 1개 이상 형성되어 있으면 좋고, 의사 단자를 형성하는 개소, 형상, 및 의사 단자의 수는, 자유롭게 변경할 수 있다.
또한, 도 15a 및 도 15b로 도시하는 바와 같이, 의사 단자(31) 위에 절연층(32)을 통해서, 집적회로를 가지는 층(30)이 가지는 배선 및 도전층(33)에 전기적으로 접속되지 않는(유리한) 도전층(34; 이하, 의사 도전층이라고도 한다)을 가진다. 의사 도전층의 수, 형상, 및 형성하는 위치는, 본 발명은 도면에 기재한 구성에 한정되지 않는다. 즉, 의사 도전층(34)은 1개 이상 형성되어 있으면 좋고, 의사 도전층을 형성하는 개소 및 수는, 자유롭게 변경할 수 있다.
의사 단자와 의사 도전층을 형성하지 않는 종래의 구조에서는, 반도체 장치에 가하는 스트레스가 도전층(33)과 배선이 접속된 개소에 집중하고, 그 결과, 접합된 개소가 파괴되고 있었다. 그러나, 본 발명의 구성을 이용하는 것으로, 도전층과 배선이 접속된 개소의 파괴를 억제할 수 있다. 그 결과, 종래 반도체 장치와 비교하여, 수율을 양호하게 할 수 있다.
여기에서는 의사 도전층과 의사 단자의 양쪽을 형성한 구조를 나타내지만, 어느 한쪽만을 형성하여도 좋다.
(실시형태 9)
실시형태 9에 대해서 도 16을 이용해서 설명한다. 실시형태 8과 같은 개소에 대해서는, 설명을 생략한다.
도 16a는 반도체 장치의 상면도이며, 도 16b는 도 16a에 있어서 A-B간으로 절단했을 때의 단면도이다. 도 16a 및 도 16b에 도시하는 바와 같이, 집적회로를 가지는 층(30) 위에, 집적회로를 가지는 층(30)이 가지는 배선과 전기적으로 접속되고, 안테나로서 기능하는 도전층(33)과, 집적회로를 가지는 층(30)이 가지는 배선과 전기적으로 접속되고, 안테나로서 기능하는 도전층의 일부인 보조 도전층(36)을 가진다(도 16b 참조).
안테나로서 기능하는 도전층(39)은, 안테나로서 기능하는 도전층의 일부인 도전층(33)과, 안테나로서 기능하는 도전층의 일부인 보조 도전층(36)을 가진다(도 16a 참조).
보조 도전층의 수는, 본 발명은 도면에 기재된 구성에 한정되지 않는다. 즉, 보조 도전층(36)은 1개 이상 형성되어 있으면 좋고, 보조 도전층을 형성하는 개소 및 수는, 자유롭게 변경할 수 있다.
이 보조 도전층(36)을 형성하는 것에 의해서, 도전층(33)과 집적회로를 가지는 층(30)이 가지는 배선과 전기적으로 접속된 접합부의 파괴를 억제할 수 있다. 그 결과, 종래의 반도체 장치와 비교해서, 강도를 높일 수 있다.
또한, 본 발명의 구성의 반도체 장치를 이용하면, 만약 상기 접합부가 파괴 되었다고 해도, 보조 도전층(36)과 집적회로를 가지는 층(30)이 가지는 배선과 전기적으로 접합된 접합부가 파괴되어 있지 않으면, 반도체 장치는 동작할 수 있다. 그 결과, 종래의 반도체 장치와 비교해서, 수율을 양호하게 할 수 있다.
안테나의 종류는 실시형태 8, 실시형태 9에서 나타낸 형상(종류)에 한정되지 않는다. 예를 들면, 나선형, 직방체의, 평탄한 것(예를 들면, 패치 안테나) 등을 들 수 있다. 또, 안테나는 적층구조를 가져도 좋다. 다만, 이들의 형상 이외에 변경할 수 있는 것은 당업자라면 용이하게 이해할 수 있다.
(실시형태 10)
본 발명의 반도체 장치의 제작방법에 대해서, 도 17 내지 도 20의 단면도를 참조하여 설명한다. 여기에서는 실시형태 8에서 나타낸 반도체 장치의 제작방법에 대해서 설명한다. 또, 트랜지스터를 형성하고, 절연층(57)을 형성하는 공정까지는 실시형태 7과 같은 공정을 이용해서 제작하기 때문에, 여기에서는 생략한다.
다음에, 절연층(55 내지 57)에 개구부를 형성하고, 복수의 트랜지스터(54)의 각각의 소스(소스 영역, 소스 전극이라고도 한다) 또는 드레인(드레인 영역, 드레인 전극이라고도 한다)에 접속한 도전층(59 내지 64)과, 트랜지스터에 전기적으로 접속되지 않는(유리한) 의사 단자(31)를 형성한다(도 17a 참조). 도전층(59 내지 64)은 같은 층에 형성된다. 또, 도전층(59 내지 64)은 소스 배선 또는 드레인 배선이다. 외부로부터 공급되는 신호는, 도전층(59 내지 64)을 통해서, 복수의 트랜지스터(54)에 공급된다.
도전층(59 내지 64) 및 의사단자(31)는, 스퍼터링법 등에 의해서, 티탄, 텅 스텐, 크롬, 알루미늄, 탄탈, 니켈, 지르코늄, 하프늄, 바나듐, 이리듐, 니오브, 납, 백금, 몰리브덴, 코발트 또는 로듐 등으로부터 선택된 원소, 또는 이들의 원소를 주성분으로 하는 합금 재료, 또는 이들의 원소를 주성분으로 하는 산화물이나 질화물 등의 화합물 재료로, 단층 또는 적층으로 형성한다. 도전층(59 내지 64) 및 의사 단자(31)의 적층구조의 예를 들면, 티탄, 알루미늄, 티탄의 3층 구조, 티탄, 질화 티탄, 알루미늄, 티탄, 질화 티탄의 5층 구조, 티탄, 질화 티탄, 실리콘이 첨가된 알루미늄, 티탄, 질화 티탄의 5층 구조 등이 있다.
다음에, 도 17b에 도시하는 바와 같이, 도전층(59 내지 64) 및 의사 단자(31)를 덮도록, 단층 및 적층으로 절연층(32)을 형성한다. 계속해서, 도전층(59 내지 64) 및 의사 단자(31)를 덮는 절연층(32)에 콘택트 홀을 형성하고, 도전층(33) 및 의사 도전층(34)을 형성한다. 도전층(33)은 안테나로서 기능한다. 의사 도전층(34)은 도전층(33) 및 도전층(59 내지 64)에 전기적으로 접속하지 않는다(유리한다). 도전층(33) 및 의사 도전층(34)은 스크린 인쇄법, 액적토출법 등을 이용해서 형성한다.
다음에, 도전층(59), 도전층(33)의 한쪽 또는 쌍방을 용해시킬 수 있는 레이저 빔을 조사한다. 레이저 빔을 조사하기 전은, 도전층(59)과 도전층(33)은 부분적으로 접하지만, 레이저 빔의 조사에 의해서, 도전층(59)과 도전층(33)이 접하는 부분을 증대시킬 수 있다. 그렇기 때문에, 도전층(59)과 도전층(33)의 전기적인 접속을 보다 확실한 것으로 하고, 신뢰성을 향상시킬 수 있다. 레이저 빔은, 매질에 의해서 분류하면, 기체 레이저, 액체 레이저, 고체 레이저가 있고, 발진의 특징 으로 분류하면, 자유전자 레이저, 반도체 레이저, X선 레이저가 있지만, 본 발명에서는, 어느 레이저를 이용하여도 좋다. 다만, 바람직하게는 기체 레이저 또는 고체 레이저를 이용하면 좋고, 더욱더 바람직하게는, 고체 레이저를 이용하면 좋다. 또, 본 발명에는, 연속 발신형의 레이저 빔, 펄스 발진형의 레이저 빔의 어느 쪽을 이용해도 좋다.
이후, 절연층(32), 안테나로서 기능하는 도전층(33) 및 의사 도전층(34) 위에 DLC(다이아몬드상 카본) 등의 탄소를 포함하는 층, 질화규소를 포함하는 층, 질화산화규소를 포함하는 층 등의 보호층을 형성하여도 좋다.
다음에, 도 17c에 도시하는 바와 같이 절연층(32), 안테나로서 기능하는 도전층(33) 및 의사 도전층(34) 위에, 절연층(35)을 스크린 인쇄법 등으로 형성한다. 절연층(35)은, 나중의 박리 공정에서의 보호층으로서 형성하므로, 평탄화층이 바람직하다.
다음에, 적어도, 박리층(52)의 일부가 노출하는 개구부(71)를 형성한다(도 18a 참조). 이 공정은, 처리시간이 짧은 점으로부터, 레이저 빔의 조사로 하면 좋다. 레이저 빔은, 기판(50), 절연층(51), 박리층(52), 절연층(53, 55 내지 57, 32, 35)에 대해서 조사된다. 또, 레이저 빔은, 절연층(35)의 표면으로부터 조사된다. 개구부(71)는, 적어도, 박리층(52)의 일부가 노출되도록 형성된다. 그렇기 때문에, 적어도, 절연층(53, 55 내지 57, 32, 35)에는, 개구부(71)가 형성한다. 도시하는 구성으로는, 레이저 빔이, 절연층(51)까지 도달해서, 절연층(51, 53, 55 내지 57, 32, 35)이 분단되었을 경우를 나타낸다. 레이저 빔은, 기판(50)까지 도 달해도 좋다.
또, 레이저는 자외영역인 150 내지 380 nm의 파장의 고체 레이저를 이용하면 좋다. 바람직하게는, 150 내지 380 nm의 파장의 Nd : YVO4 레이저를 이용하면 좋다. 그 이유는, 150 내지 380 nm의 파장의 Nd : YVO4 레이저는, 다른 고파장측의 레이저에 비교해서, 기판에 빛이 흡수되기 쉽고, 애블레이션 가공이 가능하기 때문이다. 또, 가공부의 주변에 영향을 주지 않고, 가공성이 좋기 때문이다.
다음에, 절연층(68) 위에, 기판(88)을 형성한다(도 18b 참조). 기판(88)은, 절연층(72)과 접착층(83)이 적층된 기판이며, 열박리형의 기판이다. 접착층(83)은, 가열처리에 의해서 접촉력이 저하하는 층이며, 예를 들면, 열 가소성 접착재의 가열시의 연(軟)화를 이용하는 재료로 이루어지는 층, 가열에 의해서 팽창하는 미이크로캡슐이나 발포제를 혼입한 재료로 이루어지는 층, 열 경화성 수지나 열 용융성이나 열 분해성을 부여한 재료로 이루어지는 층, 물의 침입에 의한 계면 강도열화나 그에 따르는 흡수성 수지의 팽창을 이용한 층이다.
다음에, 기판(88)을 이용해서, 기판(50)으로부터, 복수의 트랜지스터(54)를 포함하는 적층체를 분리한다(도 19a 참조). 기판(50)으로부터, 복수의 트랜지스터(54)를 포함하는 적층체의 분리는, 박리층(52)의 내부 또는 박리층(52)과 절연층(53)을 경계로 하여 행해진다. 도시하는 구성에서는, 분리는, 박리층(52)과 절연층(53)의 사이를 경계로서 행해진 경우를 나타낸다. 이와 같이, 기판(88)을 이용하는 것으로, 분리의 공정을 용이하게 또한 단시간에 행할 수 있다.
다음에, 가열처리를 하고, 절연층(53)의 표면에 기판(89)을 형성함과 동시에, 기판(88)으로부터 복수의 트랜지스터(54)를 포함하는 적층체를 분리한다(도 19b 참조). 기판(89)은, 절연층(73)과 접착층(84)이 적층된 기판이다. 접착층(84)은, 가열처리에 의해서 접착력이 증가하는 층이며, 열 가소성의 수지를 포함하는 층에 상당한다. 열 가소성의 수지란, 예를 들면, 폴리에틸렌, 폴리스티렌, 폴리프로필렌, 폴리염화비닐 등에 상당한다.
상술한 것처럼, 기판(88)은, 열박리형의 기판이므로, 가열처리에 의해, 기판(88)과 절연층(35)의 사이의 접착력이 저하하고, 기판(88)으로부터 복수의 트랜지스터를 포함하는 적층체가 분리된다. 동시에, 가열처리에 의해서, 기판(89)의 표면의 열경화성의 수지가 경화하고, 절연층(53)과 기판(89)의 1표면의 접착력이 늘어난다. 이와 같이, 성질이 다른 접착층이 형성된 2매의 기판(88, 89)을 이용하는 것에 의해서, 기판(88)으로부터 적층체를 분리하는 공정과, 적층체를 기판(89) 위에 형성하는 공정을 동시에 할 수 있다. 따라서, 제작시간을 단축할 수 있다.
복수의 트랜지스터(54)를 포함하는 적층체의 표면에, 또한 기판을 형성하여도 좋다(도 20 참조). 구체적으로는, 절연층(35)과 기판(89)의 한쪽, 또는 양쪽의 표면에, 새롭게, 기판을 형성하여도 좋다. 도시하는 구성에서는, 기판(89)의 표면에 기판(81)을 형성하고, 절연층(35)의 표면에 기판(82)을 형성한다. 기판(81, 82)을 형성하는 것에 의해서, 더 강도를 향상시킬 수 있다. 기판(81, 82)에 의한 복수의 트랜지스터(54)를 포함하는 적층체의 밀봉은, 기판(81, 82)의 각각의 표면의 층, 또는 기판(81, 82)의 각각의 표면의 접착층을 가열처리에 의해서 녹이는 것 으로 행한다. 또, 필요에 따라서, 가압처리도 행해진다.
실시형태 9에서 나타낸 구성을 형성하려면, 의사 도전층 및 의사 단자를 형성하지 않고, 안테나로서 기능하는 도전층이 배선에 전기적으로 접속하는 개소 및 수를 늘리면 좋다.
기판(50)으로부터 복수의 트랜지스터(54)를 포함하는 적층체를 분리하는 방법을 나타내지만, 본 발명은 이 형태에 제약받지 않고, 기판(50)을 박형화하여도 좋다. 공정에 대해서는, 실시형태 7과 같은 공정을 이용해서 행해지므로, 여기에서는 설명을 생략한다.
(실시형태 11)
본 발명의 반도체 장치에는, 정전기에 의한 영향을 억제하기 위해서, 전하의 발생을 억제할 수 있는 대전방지형의 기판을 이용하는 것이 바람직하다. 그래서, 대전방지형의 기판에 대해서, 도 21을 참조하여 설명한다. 이하에는, 대전방지형 기판을 5개로 크게 나누어 설명한다.
첫번째는, 절연층(251)과, 절연층(251) 위에 도전성 재료를 포함하는 층(252)이 형성된 기판이다(도 21a 참조). 도전성 재료를 포함하는 층(252)은, 도금법, 증착법 및 스퍼터링법 등을 이용하고, 알루미늄, 금, 아연, 인듐 주석 산화물 등의 금속을 포함하는 층을 형성한다. 또는, 도전성 재료를 포함하는 층(252)으로서, 도전성 도료를 포함하는 층을 형성한다. 도전성 도료란, 도료에 도전성 재료(카본블랙이나 은의 입자 등)의 미세분말(微粉)이 혼입된 재료이다.
두번째는, 절연층(253)이 형성되고, 절연층(253)의 표면에 친수화된 층(254) 이 형성된 기판이다(도 21b 참조). 친수화하기 위해서는, 산에 의한 처리, 플라즈마에 의한 표면처리를 이용한다. 세번째는, 도전성 재료가 혼입된 절연층(255)을 포함하는 기판이다(도 21c 참조). 도전성 재료로는, 금속분, 카본블랙, 카본섬유 등을 이용한다.
상기 3개의 기판과 같이, 대전하는 기판을 도전화하고, 그 일단을 접지하는 것에 의해서, 용이하게 전하를 제거할 수 있다. 따라서, 정전기에 의한 영향을 억제할 수 있다.
네번째는, 절연층(256)과, 절연층(256) 위에 대전방지제를 포함하는 층(257)이 형성된 기판이다(도 21d 참조). 다섯번째는, 대전방지제가 혼입된 절연층(258)을 포함하는 기판이다(도 21e 참조). 대전방지재는, 음이온계 대전방지재, 양이온계 대전방지재, 양쪽성 대전방지재, 비이온계 대전방지재로 분류된다. 음이온계 대전방지재에는 알킬 술폰산염 등이 있고, 양이온계 대전방지재에는 테트라 알킬 암모늄염 등이 있고, 양쪽성 대전방지재에는 알킬 베타인 등이 있고, 비이온계 대전방지재에는 글리세린 지방산 에스테르 등이 있다.
상기 2개의 기판과 같이, 대전방지재를 이용하는 것에 의해서 전하의 누설을 촉진할 수 있다. 따라서, 정전기에 의한 영향을 억제할 수 있다.
절연층(251, 253, 256)은, 실리콘, 폴리에틸렌, 폴리프로필렌, 폴리스틸렌, AS수지, ABS수지(아크릴 니트릴, 부타디엔, 스티렌으로 중합한 수지), 아크릴수지, 폴리염화비닐, 폴리아세탈, 폴리아미드, 폴리카보네이트, 변성 폴리페닐렌 에테르, 폴리부틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리에틸렌테레프탈레이트, 폴리설폰, 폴리에테르 설폰, 폴리페닐렌 설파이드, 폴리아미드이미드, 폴리메틸펜텐, 페놀 수지, 요소 수지, 멜라민 수지, 에폭시 수지, 디아릴프탈레이트 수지, 불포화 폴리에스테르 수지, 폴리이미드, 폴리우레탄 등을 이용해서 형성한다.
또, 상기의 기판(기체, 필름, 테이프라고 부를 수 있다)은, 가요성의 성질을 가지는 것이 바람직하다. 또, 기판의 표면에는, 접착층이 형성되어도 좋다. 접착층은, 접착재를 포함하는 층이다. 그 표면은, 이산화규소(실리카)로 코팅되어도 좋다. 코팅에 의해서, 고온 및 고습도의 환경에 있어서도, 방수성을 유지할 수 있다. 또한, 그 표면은, 탄소를 주성분으로 하는 재료(예를 들면, 다이아몬드상 카본)에 의해 코팅되어도 된다. 코팅에 의해 강도가 개선되고, 복수의 트랜지스터(54)를 포함하는 적층체의 열화나 파괴를 억제할 수 있다.
(실시형태 12)
본 발명의 반도체 장치는, 복수의 트랜지스터를 가진다. 복수의 트랜지스터의 각각은, 반도체 층, 게이트 절연층 및 게이트 전극을 가진다. 본 실시형태에서는, 복수의 트랜지스터의 각각이 포함하는 반도체 층의 제작방법의 일례에 대해서 설명한다.
우선, 스퍼터링법, LPCVD법, 플라즈마CVD법 등에 의해 비정질반도체 층을 형성한다. 다음에, 비정질반도체 층을 레이저 결정화법, RTA(Rapid Thermal Anneal)법 또는 퍼니스 어닐 노를 사용하는 열결정화법, 결정화를 조장하는 금속 원소를 사용하는 열결정화법, 결정화를 조장하는 금속 원소를 사용하는 열결정화법과 레이저 결정화법을 조합한 방법 등을 이용해서 비정질반도체 층을 결정화해서, 결정화 된 반도체 층을 형성한다. 다음에, 결정화된 반도체 층을 원하는 형상으로 가공한다.
상기의 제작방법 중, 바람직하게는, 열처리를 동반한 결정화법과, 연속발진 레이저 혹은 10MHz 이상의 주파수에서 발진하는 레이저 빔을 조사하는 결정화법을 조합시킨 방법을 이용하면 좋다. 연속발진 레이저 혹은 10MHz 이상의 주파수에서 발진하는 레이저 빔을 조사함으로써, 결정화된 반도체 층의 표면을 평탄화할 수 있다. 또한, 반도체 층의 표면을 평탄화함에 의해, 그 반도체 층의 상층에 형성하는 게이트 절연층을 박막화하고, 또한, 상기 게이트 절연층의 내압을 향상시킬 수 있다.
또, 상기 제작방법 중, 바람직하게는, 연속발진 레이저 혹은 10MHz 이상의 주파수에서 발진하는 레이저 빔을 이용하면 좋다. 연속 발진 레이저 또는 10MHz 이상의 주파수로 발진하는 레이저 빔을 조사하면서, 한 방향으로 주사해서 결정화시킨 반도체 층은, 그 빔의 주사 방향으로 결정이 성장하는 특성이 있다. 그 주사 방향을 채널 길이 방향(채널 형성 영역이 형성되었을 때에 캐리어가 흐르는 방향)에 맞춰서 트랜지스터를 배치하고, 또한 게이트 절연층의 제작 방법에 상기의 방법을 채용함으로써, 특성 차이가 작아지고, 게다가 전계 효과 이동도가 높은 트랜지스터를 얻을 수 있다.
다음에, 복수의 트랜지스터의 각각이 포함하는 게이트 절연층의 제작방법의 일례에 대해서 설명한다. 게이트 절연층은, 반도체 층에 대하여, 플라즈마처리를 행하는 것에 의해, 표면을 산화 또는 질화함으로써 형성해도 좋다. 예를 들면, 희 가스(He, Ar, Kr, Xe 등)와, 혼합 가스(산소, 산화질소, 암모니아, 질소, 수소 등)를 도입한 플라즈마처리로 형성한다. 이 경우의 플라즈마의 여기를 마이크로파의 도입에 의해 행하면, 저전자온도에서 고밀도의 플라즈마(이하, 고밀도 플라즈마라고 생략한다)를 생성할 수 있다. 이 고밀도 플라즈마에서 생성된 산소 라디칼(OH라디칼을 포함하는 경우도 있다)이나 질소 라디칼(NH라디칼을 포함하는 경우도 있다)에 의해, 반도체 층의 표면을 산화 또는 질화하는 것에 의해서, 5 내지 10nm의 절연층이 반도체 층에 형성된다. 이 5 내지 10nm의 절연층을 게이트 절연층으로서 이용하여도 좋다.
또한, 이 경우의 고밀도 플라즈마를 이용한 처리에 의한 반응은, 고상반응이므로, 그 절연막과 반도체 층과의 계면 준위 밀도는 극히 낮게 할 수 있다. 이러한, 고밀도 플라즈마처리는 반도체 층(결정성 실리콘 또는 다결정 실리콘)을 직접 산화(혹은 질화)하므로, 형성되는 게이트 절연층의 두께의 차이를 극히 작게 할 수 있다. 또한, 결정성 실리콘의 결정립계에서도, 강하게 산화되는 일이 없기 때문에, 대단히 바람직한 상태가 된다. 즉, 여기에 나타내는 고밀도 플라즈마처리에서, 반도체 층의 표면을 고상 산화하는 것에 의해, 결정립계에 있어서 이상하게 산화 반응을 시키지 않고, 균일성이 좋고, 계면 준위 밀도가 낮은 게이트 절연층을 형성할 수 있다.
또한, 트랜지스터가 포함하는 게이트 절연층은, 고밀도 플라즈마처리에 의해 형성되는 절연층만 사용해도 되고, 고밀도 플라즈마처리에 의해 형성되는 절연층에 더하여, 플라즈마나 열반응을 이용한 CVD법으로 산화 실리콘, 산질화 실리콘, 질화 실리콘 등의 절연층을 적층시켜서 형성하여도 좋다. 어느 경우에도, 고밀도 플라즈마로 형성한 절연층을 게이트 절연층의 일부 또는 전부에 포함하는 트랜지스터는, 그 특성의 차이를 감소시킬 수 있다.
또한, 트랜지스터가 포함하는 반도체 층과 게이트 절연층이나, 그 밖의 절연층은, 플라즈마처리를 사용해서 형성할 경우가 있다. 이러한 플라즈마처리는, 전자밀도가 1×1011cm-3 이상이며, 플라즈마의 전자온도가 1.5eV 이하로 행하는 것이 바람직하다. 보다 자세하게는, 전자밀도가 1×1011cm-3 이상 1×1013cm-3 이하로, 플라즈마의 전자온도가 0.5eV 이상 1.5eV 이하로 행하는 것이 바람직하다.
플라즈마의 전자밀도가 고밀도이며, 피처리물(예를 들면, 트랜지스터가 포함하는 반도체 층, 게이트 절연층 등) 부근에서의 전자온도가 낮으면, 피처리물에 대한 플라즈마에 의한 손상을 방지할 수 있다. 또한, 플라즈마의 전자밀도가 1×1011cm-3 이상으로 고밀도이므로, 플라즈마처리를 사용해서 피처리물을 산화 또는 질화함으로써 형성되는 산화물 또는 질화물은, CVD법이나 스퍼터링법 등에 의해 형성된 박막과 비교해서 막두께 등의 균일성이 뛰어나고, 치밀한 막을 형성할 수 있다. 또한, 플라즈마의 전자온도가 1.5eV 이하로 낮으므로, 종래의 플라즈마처리나 열산화법과 비교해서 저온에서 산화 또는 질화처리를 행할 수 있다. 예를 들면, 유리 기판의 왜곡 점보다 100℃ 이상 낮은 온도로 플라즈마처리를 실시해도 피처리물 표면을 충분하게 산화 또는 질화처리를 행하는 것에 의해서 산화물 또는 질화물을 형성할 수 있다.
또한, 본 실시형태의 구성은 다른 실시형태의 구성과 조합해서 이용할 수 있다.
(실시형태 13)
본 발명의 반도체 장치의 구성에 대해서, 도 22를 참조해서 설명한다. 본 발명의 반도체 장치(100)는, 연산 처리 회로(101), 기억 회로(103), 안테나(104), 전원회로(109), 복조 회로(110), 변조 회로(111)를 갖는다. 반도체 장치(100)는, 안테나(104)와 전원회로(109)를 필수적인 구성 요소로 하고, 다른 요소는, 반도체 장치(100)의 용도에 따라서, 적절하게 제공된다.
연산 처리 회로(101)는, 복조 회로(110)로부터 입력되는 신호에 의거해서, 명령의 해석, 기억 회로(103)의 제어, 외부에 송신하는 데이터의 변조 회로(111)로의 출력 등을 행한다.
기억 회로(103)는, 기억소자를 포함하는 회로와, 데이터의 기록이나 데이터의 판독을 제어하는 제어회로를 갖는다. 기억 회로(103)에는, 적어도 반도체 장치 자체의 식별 번호가 기억되어 있다. 식별 번호는, 반도체 장치를 다른 반도체 장치로부터 구별하기 위해서 사용할 수 있다. 또한, 기억 회로(103)는, 유기 메모리, DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory), FeRAM(Ferroelectric Random Access Memory), 마스크ROM(Read Only Memory), PROM(Programmable Read Only Memory), EPROM(Electrically Read Only Memory), EEPROM(Electrically Erasable Programmable Read Only Memory) 및 플래시 메모리로부터 선택된 일종 또는 복수 종을 갖는다. 유기 메모리는, 한 쌍의 도전층간에 유기 화합물을 포함하는 층이 끼워진 구조를 갖는다. 유기 메모리는, 구조가 단순하므로, 작성 공정을 간략화할 수 있고, 비용을 삭감할 수 있다. 또한, 구조가 단순하기 때문에, 적층체의 면적을 소형화하는 것이 용이해서, 대용량화를 용이하게 실현할 수 있다. 따라서, 기억 회로(103)로서, 유기 메모리를 사용하는 것이 바람직하다.
안테나(104)는, 리더/라이터(112)로부터 공급된 반송파를, 교류의 전기신호로 변환한다. 또한, 변조 회로(111)에 의해서, 부하 변조가 가해진다. 전원회로(109)는, 안테나(104)가 변환한 교류의 전기신호를 사용해서 전원전압을 생성하고, 각 회로에 전원전압을 공급한다.
복조 회로(110)는, 안테나(104)가 변환한 교류의 전기신호를 복조하고, 복조한 신호를 연산 처리 회로(101)에 공급한다. 변조 회로(111)는, 연산 처리 회로(101)로부터 공급되는 신호에 의거해서, 안테나(104)에 부하 변조를 가한다.
리더/라이터(112)는, 안테나(104)에 인가된 부하 변조를 반송파로서 수신한다. 또한, 리더/라이터(112)는, 반송파를 반도체 장치(100)에 송신한다. 또한, 반송파는 리더/라이터(112)에서 발신되는 전자파이다.
또한, 본 실시형태의 구성은 다른 실시형태의 구성과 조합해서 이용할 수 있다.
(실시형태 14)
본 발명의 반도체 장치는 비접촉으로 데이터의 송신과 수신을 할 수 있는 기능을 활용함으로써, 다양한 물품 및 다양한 시스템에 사용할 수 있다. 물품이란, 예를 들면 열쇠(도 23a 참조), 지폐, 동전, 유가 증권류, 무기명 채권류, 증서류(운전면허증이나 주민표 등), 서적류, 용기류(페트리 디쉬 등, 도 23b 참조), 장신구(가방이나 안경 등, 도 23c 참조), 포장용 용기류(포장지나 병 등, 도 23d 참조), 기록 매체(디스크나 비디오테이프 등), 수송수단(자전거 등), 식품류, 의류, 생활용품류, 전자기기(액정표시장치, EL표시장치, 텔레비전 장치, 휴대 단말 등) 등이다. 본 발명의 반도체 장치는 상기한 바와 같은 다양한 형상의 물품의 표면에 붙이거나, 매립해서, 고정된다.
또한, 시스템으로는, 물류·재고관리 시스템, 인증 시스템, 유통시스템, 생산 이력 시스템, 서적관리 시스템 등이 있고, 본 발명의 반도체 장치(520)를 사용함으로써, 시스템의 고기능화, 다기능화, 고부가가치화를 도모할 수 있다. 예를 들면, 본 발명의 반도체 장치(520)를 신분증명증의 내부에 설치해 두고, 건물의 입구 등에, 리더/라이터(121)를 설치해 둔다(도 23e 참조). 리더/라이터(121)는, 각 개인이 소유하는 신분증명증내의 인증 번호를 읽어내고, 그 읽어낸 인증 번호에 관한 정보를, 컴퓨터(122)에 공급한다. 컴퓨터(122)에서는, 리더/라이터(121)로부터 공급된 정보에 의거해서, 입실 또는 퇴실을 허가할 것인가 아닌가를 판단한다. 이렇게, 본 발명의 반도체 장치를 사용함으로써, 편의성을 향상시키는 입퇴실 관리시스템을 제공할 수 있다.
또한, 본 실시형태의 구성은, 다른 실시형태의 구성과 조합해서 이용할 수 있다.
본 발명의 구성으로 함으로써, 접합개소의 기계적 강도를 향상시킬 수 있다. 또한 단자수를 3개 이상으로 하는 것에 의해서, 2차원적으로 면을 형성할 수 있기 때문에, 소자(반도체 장치가 가지는 트랜지스터 등)에 휨 스트레스가 가해져도, 종래와 같이 단자가 휨스트레스에 대해서 지점으로 되는 것은 없기 때문에, 소자의 신뢰성을 손상하지 않고 설계할 수 있다. 예를 들면, 단자가 3개인 경우, 단자를 꼭지점으로 한 삼각형의 면을 형성할 수 있고, 소자에 가해지는 휨 스트레스를 면 내로 분산할 수 있다.
또, 본 발명의 구성과 같이 접합단자 수를 많게 하는 것으로 여러가지 방향으로부터의 휨 스트레스에 대해서 접합의 기계적 강도를 향상시키고, 용장성도 갖게 할 수 있다. 또, 전기적으로 관여하지 않는 단자(이하, 의사단자라고도 부른다)를 이용할 경우, 배선 위에 면적적인 제약이 있는 경우나 배선 위치가 소자면내에 있어서 치우치는 경우에도 소자 내의 임의의 위치에 설계할 수 있고, 전기적 접합단자의 스트레스의 분산에 기여할 수 있다. 또한, 의사단자는 전기적으로 접합하는 단자의 위치에 대해서 대칭되는 위치에 형성하는 것으로, 다양한 휨 스트레스를 분산시킬 수 있기 때문에, 강도를 향상시킬 수 있다. 게다가 제작단계에 있어서, 소자와 안테나의 접합공법인 압착공법에 대해서도 하중이 복수의 단자에 균일하게 분산하고, 소자의 파괴를 억제할 수 있기 때문에 수율을 향상시킬 수 있다.
본원은 2005년 9월 29일에 일본국 특허청에 출원된 특원2005-285018에 의거하고, 그 모든 내용은 특원2005-285018을 참조하는 것에 의해서 개시된다.

Claims (27)

  1. 반도체 장치에 있어서,
    기판 위에 형성된 트랜지스터와;
    상기 트랜지스터 위에 형성된 제 1 절연층과;
    상기 제 1 절연층의 개구부를 통해서 상기 트랜지스터의 소스 또는 드레인에 접속된 제 1 도전층과;
    상기 제 1 절연층 위에 형성된 제 2 도전층과;
    상기 제 1 도전층 및 제 2 도전층 위에 형성된 제 2 절연층과;
    상기 제 2 절연층의 개구부를 통해서 상기 제 1 도전층에 접속된 안테나와;
    상기 제 2 절연층을 사이에 두고 상기 제 2 도전층 위에 형성된 제 3 도전층을 포함하고,
    상기 제 2 도전층과 제 3 도전층은 전기적으로 플로팅(floating)인, 반도체 장치.
  2. 반도체 장치에 있어서,
    제 1 기판 위에 형성된 집적 회로와;
    상기 집적 회로 위에 형성된 절연층과;
    상기 절연층 위에 형성되고, 상기 집적 회로에 전기적으로 접속된 제 1 도전층과;
    상기 절연층 위에 형성된 제 2 도전층과;
    제 2 기판 위에 형성된 안테나를 포함하고,
    상기 제 1 기판 및 상기 제 2 기판은, 적어도 상기 제 1 도전층과 상기 제 2 도전층과 상기 안테나를 사이에 두고 서로 대향하고,
    상기 제 1 도전층은 상기 안테나에 전기적으로 접속되고,
    상기 제 2 도전층은 전기적으로 플로팅인, 반도체 장치.
  3. 반도체 장치에 있어서,
    집적 회로 위에 형성된 절연층과;
    상기 절연층의 표면에 형성된 제 1 단자 및 제 2 단자와;
    상기 제 1 단자 위에 형성되고, 상기 제 1 단자에 전기적으로 접속된 안테나로서 기능하는 도전층을 포함하고,
    상기 제 2 단자는 상기 도전층과 전기적으로 단리(isolate)되는, 반도체 장치.
  4. 반도체 장치에 있어서,
    집적회로 위에 형성된 절연층과;
    상기 절연층의 표면에 형성된 2개의 제 1 단자들과;
    상기 제 1 단자 위에 형성되고, 상기 제 1 단자에 전기적으로 접속된 안테나로서 기능하는 도전층과;
    상기 제 1 단자들과 동일한 표면에 동일한 재료로 형성되고, 상기 도전층에 전기적으로 접속된 하나 이상의 제 2 단자들을 포함하는, 반도체 장치.
  5. 반도체 장치에 있어서,
    기판 위에 형성된 트랜지스터와;
    상기 트랜지스터 위에 형성된 제 1 절연층과;
    상기 제 1 절연층에 형성된 개구부를 통해서, 상기 트랜지스터의 소스 또는 드레인에 접속된 제 1 도전층과;
    상기 제 1 절연층 위에 형성된 제 2 도전층과;
    상기 제 1 도전층, 상기 제 1 도전층 및 상기 제 2 도전층 위에 형성된 제 2 절연층과;
    상기 제 2 절연층에 형성된 개구부를 충전하도록 형성되고, 상기 제 2 도전층에 접하는 제 3 도전층과;
    상기 제 2 절연층 위에 형성된 도전재료층과;
    상기 제 3의 도전층에 전기적으로 접속된 제 4 도전층을 포함하고,
    상기 도전재료층은 상기 제 1 도전층, 상기 제 2 도전층, 상기 제 3 도전층, 및 상기 제 4 도전층과 전기적으로 단리되는, 반도체 장치.
  6. 반도체 장치에 있어서,
    기판 위에 형성된 트랜지스터와;
    상기 트랜지스터 위에 형성된 제 1 절연층과;
    상기 제 1 절연층에 형성된 개구부를 통해서, 상기 트랜지스터의 소스 또는 드레인에 접속된 제 1 도전층과;
    상기 제 1 절연층 위에 형성된 제 2 도전층과;
    상기 제 1 절연층, 상기 제 1 도전층, 및 상기 제 2 도전층 위에 형성된 제 2 절연층과;
    상기 제 2 절연층에 형성된 개구부를 충전하도록 형성되고, 상기 제 2 도전층에 접하는 제 3 도전층과;
    상기 제 3 도전층에 전기적으로 접속된 제 4 도전층과;
    상기 제 4 도전층과 동일한 표면에 동일한 재료로 형성된 도전재료층을 포함하고,
    상기 도전재료층은 상기 제 1 도전층, 상기 제 2 도전층, 상기 제 3 도전층, 및 상기 제 4 도전층과 전기적으로 단리되는, 반도체 장치.
  7. 반도체 장치에 있어서,
    기판 위에 형성된 트랜지스터와;
    상기 트랜지스터 위에 형성된 제 1 절연층과;
    상기 제 1 절연층에 형성된 개구부를 통해서, 상기 트랜지스터의 소스 또는 드레인에 접속된 제 1 도전층과;
    상기 제 1 절연층 위에 형성된 제 2 도전층과;
    상기 제 1 절연층, 상기 제 1 도전층 및 상기 제 2 도전층 위에 형성된 제 2 절연층과;
    상기 제 2 절연층에 형성된 개구부를 충전하도록 형성되고, 상기 제 2 도전층에 접하는 제 3 도전층과;
    상기 제 2 절연층 위에 형성된 제 1 도전재료층과;
    상기 제 3 도전층에 전기적으로 접속된 제 4 도전층과;
    상기 제 4 도전층과 동일한 표면에 동일한 재료로 형성된 제 2 도전재료층을 포함하고,
    상기 제 1 도전재료층과 상기 제 2 도전재료층은 상기 제 1 도전층, 상기 제 2 도전층, 상기 제 3 도전층, 및 상기 제 4 도전층과 전기적으로 단리되는, 반도체 장치.
  8. 제 3 항에 있어서,
    상기 반도체 장치는 상기 도전층 위에 형성된 기판을 더 포함하고, 상기 제 1 단자와 상기 도전층 사이의 거리와, 상기 제 2 단자와 상기 기판의 사이의 거리는 거의 동일한, 반도체 장치.
  9. 제 3 항에 있어서,
    상기 반도체 장치는 상기 도전층과 동일한 표면에 동일한 재료로 형성되고, 상기 도전층과 전기적으로 단리되는 도전재료층을 더 포함하는, 반도체 장치.
  10. 제 5 항에 있어서,
    상기 반도체 장치는 상기 제 4 도전층 위에 형성된 기판을 더 포함하고,
    상기 제 3 도전층과 상기 제 4 도전층의 사이의 거리와, 상기 도전재료층과 상기 기판의 사이의 거리는 거의 동일한, 반도체 장치.
  11. 제 2 항에 있어서,
    상기 집적 회로는 트랜지스터를 포함하는, 반도체 장치.
  12. 제 3 항에 있어서,
    상기 집적 회로는 트랜지스터를 포함하는, 반도체 장치.
  13. 제 4 항에 있어서,
    상기 집적 회로는 트랜지스터를 포함하는, 반도체 장치.
  14. 제 1 항에 있어서,
    상기 안테나는 다이폴 안테나(dipole antenna)인, 반도체 장치.
  15. 제 2 항에 있어서,
    상기 안테나는 다이폴 안테나인, 반도체 장치.
  16. 제 3 항에 있어서,
    상기 도전층은 다이폴 안테나인, 반도체 장치.
  17. 제 4 항에 있어서,
    상기 도전층은 다이폴 안테나인, 반도체 장치.
  18. 제 5 항에 있어서,
    상기 제 4 도전층은 다이폴 안테나인, 반도체 장치.
  19. 제 6 항에 있어서,
    상기 제 4 도전층은 다이폴 안테나인, 반도체 장치.
  20. 제 7 항에 있어서,
    상기 제 4 도전층은 다이폴 안테나인, 반도체 장치.
  21. 제 1 항에 있어서,
    상기 안테나는 루프 안테나(loop antenna)인, 반도체 장치.
  22. 제 2 항에 있어서,
    상기 안테나는 루프 안테나인, 반도체 장치.
  23. 제 3 항에 있어서,
    상기 도전층은 루프 안테나인, 반도체 장치.
  24. 제 4 항에 있어서,
    상기 도전층은 루프 안테나인, 반도체 장치.
  25. 제 5 항에 있어서,
    상기 제 4 도전층은 루프 안테나인, 반도체 장치.
  26. 제 6 항에 있어서,
    상기 제 4 도전층은 루프 안테나인, 반도체 장치.
  27. 제 7 항에 있어서,
    상기 제 4 도전층은 루프 안테나인, 반도체 장치.
KR1020060094826A 2005-09-29 2006-09-28 반도체 장치 KR101298950B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00285018 2005-09-29
JP2005285018 2005-09-29

Publications (2)

Publication Number Publication Date
KR20070036709A true KR20070036709A (ko) 2007-04-03
KR101298950B1 KR101298950B1 (ko) 2013-08-23

Family

ID=37618886

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060094826A KR101298950B1 (ko) 2005-09-29 2006-09-28 반도체 장치

Country Status (5)

Country Link
US (1) US20070069382A1 (ko)
EP (1) EP1770610A3 (ko)
JP (1) JP5298216B2 (ko)
KR (1) KR101298950B1 (ko)
CN (1) CN1940977B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090057932A (ko) * 2007-12-03 2009-06-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2286446A1 (en) * 2008-06-02 2011-02-23 Nxp B.V. Electronic device and method of manufacturing an electronic device
JP5283075B2 (ja) 2008-12-26 2013-09-04 学校法人慶應義塾 電子回路
JP5515540B2 (ja) * 2009-09-10 2014-06-11 富士通株式会社 表示装置
CN104347945A (zh) * 2013-08-08 2015-02-11 国家电网公司 一种宽带uhf rfid电子标签天线和电子标签
JP7334701B2 (ja) * 2020-09-28 2023-08-29 横河電機株式会社 基板収容構造

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6160526A (en) * 1997-06-23 2000-12-12 Rohm Co., Ltd. IC module and IC card
JPH1111058A (ja) * 1997-06-23 1999-01-19 Rohm Co Ltd Ｉｃモジュールおよびこれを用いたｉｃカード
JP2000294894A (ja) * 1998-12-21 2000-10-20 Seiko Epson Corp 回路基板およびその製造方法ならびに回路基板を用いた表示装置および電子機器
JP3613098B2 (ja) * 1998-12-21 2005-01-26 セイコーエプソン株式会社 回路基板ならびにそれを用いた表示装置および電子機器
US6724084B1 (en) * 1999-02-08 2004-04-20 Rohm Co., Ltd. Semiconductor chip and production thereof, and semiconductor device having semiconductor chip bonded to solid device
US6792333B2 (en) * 2002-06-04 2004-09-14 Semiconductor Energy Laboratory Co., Ltd. Product management method, program for performing product management, and storage medium having recorded the program therein
JP4001066B2 (ja) * 2002-07-18 2007-10-31 セイコーエプソン株式会社 電気光学装置、配線基板及び電子機器
JP2004104102A (ja) * 2002-08-21 2004-04-02 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004153015A (ja) * 2002-10-30 2004-05-27 Fujitsu Ltd 半導体装置及びその製造方法
JP4184776B2 (ja) * 2002-12-16 2008-11-19 大日本印刷株式会社 Ｉｃカード
US6969902B2 (en) * 2003-03-21 2005-11-29 Texas Instruments Incorporated Integrated circuit having antenna proximity lines coupled to the semiconductor substrate contacts
JP4322558B2 (ja) * 2003-05-30 2009-09-02 株式会社ルネサステクノロジ 電子タグ用インレットの製造方法
TWM243783U (en) * 2003-06-30 2004-09-11 Innolux Display Corp Structure of chip on glass
KR101051013B1 (ko) * 2003-12-16 2011-07-21 삼성전자주식회사 구동 칩 및 이를 갖는 표시장치
JP4916658B2 (ja) * 2003-12-19 2012-04-18 株式会社半導体エネルギー研究所 半導体装置
US7494066B2 (en) * 2003-12-19 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7405665B2 (en) * 2003-12-19 2008-07-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, RFID tag and label-like object
US7319633B2 (en) * 2003-12-19 2008-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4689260B2 (ja) * 2003-12-19 2011-05-25 株式会社半導体エネルギー研究所 半導体装置、ラベル又はタグ
JP4624093B2 (ja) * 2003-12-19 2011-02-02 株式会社半導体エネルギー研究所 半導体装置及びｉｄタグ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090057932A (ko) * 2007-12-03 2009-06-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Also Published As

Publication number Publication date
KR101298950B1 (ko) 2013-08-23
US20070069382A1 (en) 2007-03-29
JP2012146330A (ja) 2012-08-02
CN1940977A (zh) 2007-04-04
CN1940977B (zh) 2010-12-01
EP1770610A3 (en) 2010-12-08
EP1770610A2 (en) 2007-04-04
JP5298216B2 (ja) 2013-09-25

Similar Documents

Publication Publication Date Title
US7785933B2 (en) Method for manufacturing semiconductor device
CN101266954B (zh) 半导体装置及其制造方法
KR101381834B1 (ko) 반도체 장치 및 반도체 장치의 제작방법
US8338931B2 (en) Semiconductor device and product tracing system utilizing the semiconductor device having top and bottom fibrous sealing layers
KR101346241B1 (ko) 안테나 및 그의 제작방법, 안테나를 가지는 반도체장치 및그의 제작방법, 및 무선통신 시스템
KR20070080829A (ko) 반도체장치
US8232181B2 (en) Manufacturing method of semiconductor device
JP5600714B2 (ja) 半導体装置の作製方法
KR101298950B1 (ko) 반도체 장치
CN102160179B (zh) 半导体装置及其制造方法
EP1907992B1 (en) Semiconductor device
JP5004537B2 (ja) 半導体装置
JP4845623B2 (ja) 半導体装置の作製方法
JP5352048B2 (ja) 半導体装置の作製方法
JP5268459B2 (ja) 半導体装置
KR20070030676A (ko) 반도체장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160719

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170719

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180718

Year of fee payment: 6