KR20070032905A - 횡형 절연 게이트 바이폴라 트랜지스터 - Google Patents

Abstract

본 발명은 래치업의 방지가 우수한 횡형 절연 게이트 바이폴라 트랜지스터를 제공하는 것이다.

이를 위한 본 발명의 횡형 절연 게이트 바이폴라 트랜지스터는, 반도체기판으로부터 서로 절연 분리되어 있어 인접한 복수의 단결정 실리콘영역에 걸쳐 형성되어 있고, 상기 복수의 단결정 실리콘영역의 각 주표면에 형성한 스트라이프형상의 콜렉터가 그 콜렉터에 대향하여 배치한 스트라이프형상의 에미터를 사이에 두고 단결정 실리콘영역의 끝부에 배치한 콜렉터의 수가 4개 이상있다.

Description

횡형 절연 게이트 바이폴라 트랜지스터{LATERAL INSULATED GATE BIPOLAR TRANSISTOR}

도 1은 실시예 1의 횡형 절연 게이트 바이폴라 트랜지스터의 단면구조의 모식도,

도 2는 실시예 1의 횡형 절연 게이트 바이폴라 트랜지스터의 평면구조의 모식도,

도 3은 실시예 2의 횡형 절연 게이트 바이폴라 트랜지스터의 단면구조의 모식도이다.

※ 도면의 주요부분에 대한 부호의 설명

1, 2 : 주표면 3 : 다결정 실리콘

4 : 산화막 5 : n형 매립층

6, 6', 6" : 단결정 실리콘영역 7, 15 : p형 확산층

8 : 절연막 9 : n형 확산층

11 : 게이트 전극 12 : 게이트 산화막

13 : 콜렉터 전극 13' : 콜렉터 배선

14 : 에미터 전극 14' : 에미터 배선

본 발명은 횡형 절연 게이트 바이폴라 트랜지스터에 관한 것으로, 특히 래치업의 방지가 뛰어난 횡형 절연 게이트 바이폴라 트랜지스터에 관한 것이다.

최근, 전력용 스위칭소자로서는 고속성 및 낮은 온저항을 겸비한 절연 게이트 바이폴라 트랜지스터(Insulated Gate Bipolar Transistor : 이하 IGBT라 부른다)가 사용되고 있다. IGBT는 드리프트영역이 되는 n형 반도체기판의 한쪽의 표면으로부터 내부로 연장되는 p형의 베이스영역 및 베이스영역의 표면으로부터 내부로 연장되는 n 형의 에미터영역을 형성하고, 반도체 기판의 다른쪽 표면에 베이스영역으로부터 떨어져 p 형의 콜렉터영역을 형성하고 에미터영역과 베이스영역에 에미터 전극을, 콜렉터영역에 콜렉터 전극을 설치한 구조를 가지고 있다. IGBT는 콜렉터 전극이 에미터 전극보다 양전위가 되는 전압을 인가하고, 게이트 전극에 양의 전위를 가하면 에미터영역의 전자가 채널 및 드리프트영역을 통하여 콜렉터영역에 도달한다. 콜렉터영역에 도달한 전자는 콜렉터영역으로부터 양공의 주입을 재촉하고, 이에 의하여 고저항의 드리프트영역은 전도도 변조되어 저저항 영역이 되어 대략 동일한 구조에서 콜렉터영역을 양공의 주입기능이 없는 p형의 드레인영역으로 바꾼 MOSFET보다 낮은 온저항을 실현할 수 있다.

이와 같은 IGBT를 다른 회로소자와 함께 집적하여 IC를 실현하는 경우에는 상호의 결선을 용이하게 하기 위하여 에미터 전극, 콜렉터 전극 및 게이트 전극을 반도체 기판의 동일 표면 위에 설치한 횡형 구조(래터럴구조)가 바람직하다. 이 구조의 IGBT가 특허문헌 1에 기재되어 있다. 한편, IGBT는 콜렉터 에미터쌍으로 구성하는 단위 유닛으로 흘릴 수 있는 전류값에 한계가 있기 때문에, 반도체 기체 내에 많은 단위 IGBT를 집적화함으로써 원하는 전류용량을 실현하고 있다.

특허문헌 1에 기재되어 있는 IGBT는, 반도체 기체 표면에서 에미터영역과 베이스영역과 콜렉터영역이 빗형 형상을 가지고, 양자의 빗살부가 조합된 형상으로 되어 있다. 베이스영역 및 그 근방의 드리프트영역 및 에미터영역 위에는 절연막을 거쳐 게이트 전극이 설치되어 있다. 에미터영역과 베이스영역 위 및 콜렉터영역 위에는 각각 에미터 전극 및 콜렉터 전극이 설치되고, 양 전극도 빗형 형상을 가지며, 양자의 빗살부가 조합된 형상으로 되어 있다.

또, IGBT를 다른 회로와 함께 집적하여 IC를 실현하기 때문에, IGBT 및 필요에 따라 다른 장치는 각각이 유전체 분리기술에 의하여 다른 장치와는 절연 분리되어 있다. 이에 의하여 종류가 다른 장치를 조합하여 회로기능을 가진 IC를 실현할 수 있다.

[특허문헌 1]

일본국 특개평5-29614호 공보(도 1, 도 2, 도 5, 도 9)

n형 매립층을 가지는 유전체 분리 기판 위에 횡형 IGBT를 형성한 경우, 에미터영역의 전자가 콜렉터 전극에 도달하는 경로는 2 경로 있다. 한쪽은 채널 및 드리프트영역을 거쳐 인접하는(쌍을 이룬다) 콜렉터영역으로부터 콜렉터 전극으로 이동하는 제 1 경로이고, 다른쪽은 채널, 드리프트영역 및 n형 매립층을 거쳐 IGBT 끝부의 콜렉터영역으로부터 콜렉터 전극으로 이동하는 제 2 경로이다. 이 제 2 경 로의 존재에 의하여 다수개 있는 단위 IGBT 중, 끝부의 단위 IGBT에는 다른 단위 IGBT에 비하여 전류가 많이 흐른다. 이것은 끝부의 단위 IGBT에 대한 전류집중을 의미하고 있어, 결과적으로 전류가 집중한 부분에서 래치업형상이 일어난다. 따라서 IGBT를 제어할 수 있는 전류가 설계값보다 낮은 레벨에 머물고 있었다.

본 발명의 목적은 래치업의 방지가 우수한 횡형 절연 게이트 바이폴라 트랜지스터를 제공하는 것이다.

본 발명의 횡형 IGBT에서는 IGBT를 형성하는 단결정 실리콘영역을 2개 이상으로 분할하여 단결정 실리콘영역의 끝부에 배치한 콜렉터의 수를 4개 이상으로 늘리었다.

이하, 도면을 사용하여 본 발명의 실시예에 대하여 상세하게 설명한다.

(실시예 1)

본 실시예를 도 1과 도 2에 나타내고 설명한다. 도 1은 본 실시예의 n형의 횡형 IGBT의 단면구조를 나타내는 모식도이고, 도 2는 횡형 IGBT의 평면 패턴을 설명하기 위한 모식도이다. 본 실시예의 n형의 횡형 IGBT는 도 1에 나타내는 바와 같이 다결정 실리콘(3)에 산화막(4, 4')으로 절연 분리한 n형 실리콘의 단결정 실리콘영역(6, 6')을 가지는 유전체 분리 기판 위에 형성되어 있다.

먼저 본 실시예의 IGBT의 제조공정을 설명한다. n형 실리콘 단결정 기판을 주표면(2)으로부터 알칼리 이방성의 포토에치기술을 사용하여 에칭하여 단결정 실 리콘영역(6)과 단결정 실리콘영역(6')을 형성한다. 다음에 단결정 실리콘영역(6)과 단결정 실리콘영역(6')에 이온 주입을 행하여 n형 매립층(5)을 형성한다. 다음에 단결정 실리콘영역(6)과 단결정 실리콘영역(6')을 분리하는 산화막(4)을 성장시킨다. 다음에 단결정 실리콘영역(6)과 단결정 실리콘영역(6')을 지지하기 위한 다결정 실리콘(3)을 퇴적시키고, 이 다결정 실리콘(3)을 연삭하여 평탄하게 한다. 다음에 소자형성영역이 되는 n형 실리콘 기판의 다른 주표면(1)을 소자분리의 산화막(4)이 나타날 때까지 연삭하여 유전체 분리 기판을 제작한다.

제작한 유전체 분리 기판의 단결정 실리콘영역(6)과 단결정 실리콘영역(6')의 각각에 횡형 IGBT를 형성한다. 도 1에 나타내는 부호 15는 IGBT의 채널을 형성하는 p형 확산층, 9는 에미터를 형성하는 n형 확산층이고, p형 확산층(15)과 n형 확산층(9)은 에미터 전극(14)에 의하여 단락되어 있다. 도 1에 나타내는 부호 11은 폴리 실리콘의 게이트 전극, 12는 게이트 산화막, 8은 절연막이다. 또 도 1에 나타내는 부호 7은 콜렉터를 구성하는 p형 확산층, 13은 콜렉터 전극이다. 본 실시예의 IGBT에서는 이들 콜렉터를 구성하는 p형 확산층(7)과, 에미터를 형성하는 n형 확산층(9)은 모두 주표면(1)으로 연장한 스트라이프형상을 이루어 대향하여 배치되어 있고, p형 확산층(7)과 n형 확산층(9)의 각각의 길이는 대략 같고, 가장 바깥 열에는 콜렉터를 구성하는 p형 확산층(7)을 도 1에 나타내는 바와 같이 배치하였다. 이와 같이 본 실시예의 IGBT에서는 이들 콜렉터를 구성하는 p형 확산층(7)과, 에미터를 형성하는 n 형 확산층(9)을 교대로 복수개의 빗살형으로 배치하고, 또한 채널을 형성하는 스트라이프형상의 p형 확산층(15)의 위에 게이트를 구성하는 스트라이프형상의 게이트 산화막(12)과 폴리 실리콘의 게이트 전극(11)을 배치하고, 채널을 형성하는 스트라이프형상의 p형 확산층(15)을 에미터를 형성하는 n형 확산층(9)의 양 옆에 배치하였다.

도 2에 본 실시예의 횡형 IGBT의 평면구조를 나타낸다. 인접하는 2개의 단결정 실리콘영역(6)과 단결정 실리콘영역(6') 각각에 횡형 IGBT을 형성하여, 각 IGBT의 에미터 전극(14)의 한쪽 끝을 에미터 배선(14')에 접속하고, 또 각 IGBT의 콜렉터 전극(13)의 한쪽 끝을 콜렉터 배선(13')에 의하여 접속하였다. 또한 인접하는 2개의 단결정 실리콘영역(6)과 단결정 실리콘영역(6')의 각각에 형성한 횡형 IGBT의 에미터 전극(14)끼리를 에미터 배선(14')으로 접속하고, 콜렉터 전극(13)끼리를 콜렉터 배선(13')으로 접속하였다. 이와 같이 본 실시예에서는 횡형 IGBT를 형성하는 단결정 실리콘영역을 2개로 분할하여, 하나의 단결정 실리콘영역 내의 단위 IGBT의 수를 저감하였다. 바꿔 말하면 본 실시예에서는 횡형 IGBT를 형성하는 단결정 실리콘영역을 2개로 분할하였기 때문에, 단결정 실리콘영역에 형성하는 가장 바깥 열의 콜렉터를 구성하는 p형 확산층(7)이 2개의 스트라이프로부터 4개의 스트라이프로 증가하였다. 그 때문에 단결정 실리콘영역의 끝에 배치된 단위 IGBT의 콜렉터에 대한 전류집중을 완화할 수 있었다.

또한 도 1, 도 2에 나타내는 바와 같이 인접하는 2개의 단결정 실리콘영역(6)과 단결정 실리콘영역(6')은 절연층인 산화막(4)만을 사이에 두고 다결정 실리콘(3)을 거치지 않고 n형 실리콘 기판의 주표면(1)에 접하고 있다.

상기한 종래기술의 횡형 IGBT의 구조에서는 원하는 전류용량을 얻기 위하여 하나의 단결정 실리콘영역에 다수의 단위 IGBT를 배치하고 있어, 채널로부터 n형 매립층(5)을 거쳐 양쪽 끝의 2개의 단위 IGBT에 전류가 집중하고, 이 전류가 집중한 부분에서 래치업를 일으키는 경우가 있었다. 그러나 본 실시예에서는 도 1에 나타내는 바와 같이 단결정 실리콘영역을 2개로 분할하여, 하나의 단결정 실리콘영역 내의 단위 IGBT수를 저감함에 의하여 끝의 단위 IGBT에 대한 전류집중을 완화하여 래치업을 발생하기 어렵게 하였다.

이와 같이 본 실시예에 의하면 산화막(4)으로 절연 분리한 하나의 단결정 실리콘영역의 단위 IGBT수를 6개로 감소시키고, 반대로 가장 바깥 열의 콜렉터를 구성하는 p형 확산층(7)의 수를 IGBT 전체에서는 4개로 늘렸기 때문에 n형 매립층(5)을 거쳐 IGBT 끝부의 콜렉터에 흐르는 전류를 저감할 수 있다.

(실시예 2)

본 실시예의 n형의 횡형 IGBT의 단면구조를 도 3에 나타낸다. 본 실시예에서는 도 3에 나타내는 바와 같이 3개의 단결정 실리콘영역(6, 6', 6")에 걸쳐 횡형 IGBT를 형성하고, 각 단결정 실리콘영역에 형성한 IGBT를 실시예 1과 마찬가지로 병렬 접속하였다.

본 실시예에서도 실시예 1과 마찬가지로 3개의 단결정 실리콘영역(6, 6', 6")에 각각 형성하는 단위 IGBT의 수를 도 3에 나타내는 바와 같이 4개로 저감하고, 반대로 가장 바깥 열의 콜렉터를 구성하는 p형 확산층(7)의 수를 IGBT 전체에서는 6개로 늘렸다. 이것에 의하여 본 실시예의 n형의 횡형 IGBT에서도 단결정 실리콘영역의 끝에 배치된 단위 IGBT의 콜렉터에 대한 전류집중을 완화할 수 있어, 래치업 방지성능을 개선할 수 있다.

또한 하나의 횡형 IGBT를 형성하기 위하여 병렬 접속하는 단결정 실리콘영역의 수는 2개, 3개에 한정하지 않고 복수개 있으면 동일한 효과가 얻어진다. 본 발명에서 중요한 점은 인접하는 복수의 유전체 분리한 단결정 실리콘영역에 IGBT를 형성하고 단위 IGBT를 병렬 접속함으로써 하나의 단결정 실리콘영역 내의 단위 IGBT 수를 저감하고, 가장 바깥 열의 콜렉터를 구성하는 p형 확산층(7)의 수를 증가시키는 것이다.

(실시예 3)

본 실시예에서는 실시예 1과 실시예 2의 n형의 횡형 IGBT에서 단결정 실리콘영역(6)과 각 확산층의 도전형을 반대로 한 p형의 횡형 IGBT로 하였다. 이것 이외의 구성은 실시예 1, 실시예 2와 동일하다.

본 실시예의 p형의 횡형 IGBT에서도 실시예 1, 실시예 2의 n형의 횡형 IGBT와 마찬가지로 인접하는 복수의 유전체 분리한 p형의 단결정 실리콘영역에 IGBT를 형성하고, 단위 IGBT를 병렬 접속함에 의하여 하나의 단결정 실리콘영역 내의 단위 IGBT 수를 저감하고, 가장 바깥 열의 콜렉터를 구성하는 n형 확산층의 수를 증가시켰다. 이것에 의하여 단결정 실리콘영역의 끝에 배치된 단위 IGBT의 콜렉터에 대한 전류집중을 완화할 수 있어 래치업 방지성능을 개선할 수 있다.

본 발명에 의하면 에미터로부터, n형 매립층을 거쳐 단결정 실리콘영역 끝부의 콜렉터에 흐르는 전류를 저감할 수 있다.

Claims (10)

1. 반도체기판으로부터 절연 분리한 단결정 실리콘영역을 가지는 유전체 분리 기판에 형성한 횡형 절연 게이트 바이폴라 트랜지스터에 있어서,

   상기 횡형 절연 게이트 바이폴라 트랜지스터가, 서로 절연 분리되어 있어 인접한 복수의 단결정 실리콘영역에 걸쳐 형성되어 있는 것을 특징으로 하는 횡형 절연 게이트 바이폴라 트랜지스터.
2. 제 1항에 있어서,

   상기 복수의 단결정 실리콘영역의 각 주표면에 형성한 스트라이프형상의 콜렉터가, 상기 콜렉터에 대향하여 배치한 스트라이프형상의 에미터를 사이에 두고 있는 것을 특징으로 하는 횡형 절연 게이트 바이폴라 트랜지스터.
3. 제 2항에 있어서,

   상기 복수의 단결정 실리콘영역의 각 주표면에 형성한 상기 콜렉터와 상기 에미터와의 사이에 스트라이프형상의 채널을 연장시킨 것을 특징으로 하는 횡형 절연 게이트 바이폴라 트랜지스터.
4. 제 2항에 있어서,

   상기 복수의 단결정 실리콘영역의 각 주표면에 스트라이프형상의 콜렉터와 스트라이프형상의 에미터가 복수개 배치되어 상기 스트라이프형상의 콜렉터의 위에 배치한 콜렉터 전극의 한쪽 끝이 서로 접속되고,

   상기 스트라이프형상의 에미터의 위에 배치한 에미터 전극의 한쪽 끝이 서로 접속되고, 상기 서로 접속된 콜렉터 전극과 에미터 전극이 빗살모양으로 배치되어 있는 것을 특징으로 하는 횡형 절연 게이트 바이폴라 트랜지스터.
5. 제 4항에 있어서,

   상기 횡형 절연 게이트 바이폴라 트랜지스터가 서로 절연 분리되어 있어 인접배치한 2개의 단결정 실리콘영역에 걸쳐 형성되어 있는 것을 특징으로 하는 횡형 절연 게이트 바이폴라 트랜지스터.
6. 반도체 기판과, 상기 반도체 기판으로부터 산화막으로 절연 분리한 제 1 도전형의 단결정 실리콘영역을 가지는 유전체 분리 기판에 형성한 횡형 절연 게이트 바이폴라 트랜지스터에 있어서,

   상기 제 1 도전형의 단결정 실리콘영역이 상기 산화막에 접하는 제 1 도전형의 매립층을 구비하고 있고,

   상기 횡형 절연 게이트 바이폴라 트랜지스터가, 서로 절연 분리되어 인접한 복수의 제 1 도전형의 단결정 실리콘영역에 걸쳐 형성되어 있는 것을 특징으로 하는 횡형 절연 게이트 바이폴라 트랜지스터.
7. 제 6항에 있어서,

   상기 복수의 단결정 실리콘영역의 각 주표면에 형성한 스트라이프형상의 제 2도전형의 콜렉터가, 상기 콜렉터에 대향하여 배치한 스트라이프형상의 제 1 도전형의 에미터를 사이에 두고 있는 것을 특징으로 하는 횡형 절연 게이트 바이폴라 트랜지스터.
8. 제 7항에 있어서,

   상기 복수의 단결정 실리콘영역의 각 주표면에 형성한 상기 제 2 도전형의 콜렉터와 상기 제 1 도전형의 에미터와의 사이에 스트라이프형상의 제 2 도전형의 채널을 연장시킨 것을 특징으로 하는 횡형 절연 게이트 바이폴라 트랜지스터.
9. 반도체 기판으로부터 절연 분리한 단결정 실리콘영역을 가지는 유전체 분리 기판에 형성한 횡형 절연 게이트 바이폴라 트랜지스터에 있어서,

   상기 횡형 절연 게이트 바이폴라 트랜지스터가, 서로 절연 분리되어 있어 인접한 복수의 단결정 실리콘영역에 걸쳐 형성되어 있고,

   상기 복수의 단결정 실리콘영역의 각 주표면에 형성한 스트라이프형상의 콜렉터가, 상기 콜렉터에 대향하여 배치한 스트라이프형상의 에미터를 사이에 두고 있고,

   상기 복수의 단결정 실리콘영역의 각 주표면의 끝부에 배치한 상기 스트라이프형상의 콜렉터가 4개 이상인 것을 특징으로 하는 횡형 절연 게이트 바이폴라 트 랜지스터.
10. 제 9항에 있어서,

    상기 복수의 단결정 실리콘영역의 각 주표면에 스트라이프형상의 콜렉터와 스트라이프형상의 에미터가 복수개 배치되고, 상기 스트라이프형상의 콜렉터의 위에 배치한 콜렉터 전극의 한쪽 끝이 서로 접속되고,

    상기 스트라이프형상의 에미터의 위에 배치한 에미터 전극의 한쪽 끝이 서로 접속되고, 상기 서로 접속된 콜렉터 전극과 에미터 전극이 빗살모양으로 배치되어 있는 것을 특징으로 하는 횡형 절연 게이트 바이폴라 트랜지스터.

Images