CN1937230A - 横向绝缘栅双极型晶体管 - Google Patents
横向绝缘栅双极型晶体管 Download PDFInfo
- Publication number
- CN1937230A CN1937230A CNA2006101159383A CN200610115938A CN1937230A CN 1937230 A CN1937230 A CN 1937230A CN A2006101159383 A CNA2006101159383 A CN A2006101159383A CN 200610115938 A CN200610115938 A CN 200610115938A CN 1937230 A CN1937230 A CN 1937230A
- Authority
- CN
- China
- Prior art keywords
- mentioned
- monocrystalline silicon
- collector electrode
- type
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000009413 insulation Methods 0.000 title claims description 23
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 59
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 238000002955 isolation Methods 0.000 claims description 13
- 239000013078 crystal Substances 0.000 abstract description 2
- 229920001296 polysiloxane Polymers 0.000 abstract 1
- 230000002265 prevention Effects 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 23
- 239000002585 base Substances 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000012141 concentrate Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000003513 alkali Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000012010 growth Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
- Element Separation (AREA)
Abstract
本发明的目的在于提供一种防止自锁性能优良的横向绝缘栅双极型晶体管。本发明的横向绝缘栅双极型晶体管与半导体基片相互绝缘隔离地横跨相互邻接的多个单晶硅区域形成，形成于上述多个单晶硅区域的各主表面上的条纹状的集电极夹住与该集电极相对配置的条纹状的发射极，配置于单晶硅区域的端部的集电极数是4个或其以上。
Description
技术领域
本发明涉及横向绝缘栅双极型晶体管，尤其是涉及防止自锁性能优良的横向绝缘栅双极型晶体管。
背景技术
近年来，作为电力用的开关元件，使用了同时具有高速性能和低导通电阻的绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，以下称为IGBT)。IGBT的构造为：形成从作为漂移区域的n型半导体基片的一个表面延伸到内部的p型的基极区及从基极区的表面延伸到内部的n型的发射区，在半导体基片的另一个表面上形成与基极区远离的p型的集电区，在发射区和基极区设有发射极，在集电区设有集电极。IGBT中，对集电极施加与发射极相比为正电位的电压，当对栅极施加正的电位时，发射区的电子通过通道及漂移区域到达集电区。到达集电区的电子促使正的空隙从集电区注入，借此，对高电阻的漂移区域进行电导率调制而成为低电阻区域，以大致相同的结构，可以实现将集电区改变为没有正孔隙注入功能的p型的漏极区的比MOSFET低的导通电阻。
在与其它电路元件一起集成这样的IGBT实现IC的场合，为了容易地进行相互的连线，希望采用将发射极、集电极及栅极设置在半导体基片的同一表面上的横向结构(lateral结构)。这种结构的IGBT记载在专利文献1-日本特开平5-29614号公报(图1、2、5、9)中。另一方面，由于IGBT在由集电极—发射极对构成的一个单元中可以流过的电流值存在上限，因而，通过在半导体基体内将许多单元的IGBT集成化，便可以实现所要求的电流容量。
专利文献1所记载的IGBT，在其半导体表面上的发射区和基极区及集电区具有梳子形状，两者的齿部为组合后的形状。在基极区及其附近的漂移区域及发射区上，通过绝缘膜设有栅极。在发射区和基极区及集电区上分别设有发射极及集电极，两电极也具有梳子形状，两者的梳齿部分成为组合后的形状。
另外，为了与其它电路一起集成IGBT以实现IC，IGBT和根据需要的其它器件都可以分别利用介质隔离技术与其它器件绝缘隔离。由此，可以将种类不同的器件予以组合而实现具有电路功能的IC。
在具有n型埋入层的介质隔离基片上形成横向IGBT的场合，发射区的电子到达集电极的路径有两条路径，一条是通过通道及漂移区域从邻接的(成对的)集电区向集电极移动的第一路径；另一条是通过漂移区域及n型埋入层从IGBT端部的集电区向集电极移动的第二路径。由于该第二路径的存在，在许多单元IGBT内，在端部的单元IGBT中流过的电流比流过其它单元IGBT的电流更多。这意味着电流向端部的单元IGBT集中，其结果，将在电流集中的部分引起自锁现象。因此，IGBT能够控制的电流便停留在比设计值低的水平。
发明内容
本发明的目的在于提供一种防止自锁性能优良的横向绝缘栅双极型晶体管。
本发明的横向IGBT将形成IGBT的单晶硅区域分割成两个以上，将配置在单晶硅区域的端部的集电极的数目增加到4个以上。
根据本发明，可以减少从发射极经n型埋入层流向单晶硅区域的端部的集电极的电流。
附图说明
图1是实施例1的横向绝缘栅晶体管的断面结构的示意图。
图2是实施例1的横向绝缘栅晶体管的平面结构的示意图。
图3是实施例2的横向绝缘栅晶体管的断面结构的示意图。
图中：
1、2-主表面 3-多晶硅 4-氧化膜 5-n型埋入层
6、6’、6”-单晶硅区域 7、15-p型扩散层 8-绝缘膜
9-n型扩散层 11-栅极 12-栅氧化膜 13-集电极
13’-集电极布线 14-发射极 14’-发射极布线
具体实施方式
下面，参照附图对本发明的实施例进行详细说明。
实施例1
参照图1和图2所示说明本实施例。图1是表示本实施例的n型横向IGBT的断面结构的示意图，图2是用于说明横向IGBT的平面图案的示意图。本实施例的n型横向IGBT如图1所示，形成在具有在多晶硅3上用氧化膜4绝缘隔离的n型硅的单晶硅区域6、6’的介质隔离基片上。
首先，说明本实施例的IGBT的制造工序。使用碱各向异性的光刻技术从主表面2对n型硅单晶基片进行蚀刻，形成单晶硅区域6和单晶硅区域6’。其次，对单晶硅区域6和单晶硅区域6’进行离子注入，形成n型埋入层。随后，使隔离单晶硅区域6和单晶硅区域6’的氧化膜4生长。接着，堆积用于支撑单晶硅区域6和单晶硅区域6’的多晶硅3，并对该多晶硅3进行研削使其平坦。最后，对作为元件形成区域的n型硅基片的另一个主表面1进行研削直到呈现出元件隔离用的氧化膜4，从而制作成介质隔离基片。
在已制作的介质隔离基片的单晶硅区域6和单晶硅区域6’的各个上形成横向IGBT。图1所示的标号15是形成IGBT的通道的p型扩散层，标号9是形成发射极的n型扩散层，p型扩散层15和n型扩散层9通过发射极14短路。图1所示的标号11是聚硅的栅极，标号12是栅氧化膜，标号8是绝缘膜。另外，图1所示的标号7是构成集电极的p型扩散层，标号13是集电极。本实施例的IGBT中，这些构成集电极的p型扩散层7和形成发射极的n型扩散层9都相对地配置在主表面1上呈延续的条纹状，p型扩散层7和n型扩散层9的各自的长度大致相等，在最外列如图1所示配置了构成集电极的p型扩散层7。这样，将这些构成集电极的p型扩散层7和形成发射极的n型扩散层9交替地配置成多个梳齿状，进而，在形成通道的条纹状的p型扩散层15上，配置构成栅极的条纹状的栅氧化膜12和聚硅的栅极11，在形成发射极的n型扩散层9的两侧附近配置了形成通道的条纹状的p型扩散层15。
图2表示本实施例的横向IGBT的平面结构。在邻接的两个单晶硅区域6和单晶硅区域6’上分别形成横向IGBT，用发射极布线14’连接各IGBT的发射极14的一端，而用集电极布线13’连接各IGBT的集电极13的一端。进而，用发射极布线14’连接分别形成在邻接的两个单晶硅区域6和单晶硅区域6’上的各横向IGBT的发射极14，用集电极布线13’连接上述的各横向IGBT的集电极13。这样，本实施例就将形成横向IGBT的单晶硅区域分成了两个区域，减少了一个单晶硅区域中的单元IGBT数。换句话说，本实施例由于将形成横向IGBT的单晶硅区域分成了两个区域，因而，就将构成形成于单晶硅区域的最外列的集电极的p型扩散层7从两个条纹增加到了4个条纹。因此，可以缓和电流向配置在单晶硅区域的端部的单元IGBT的集电极集中。
此外，如图1、图2所示，邻接的两个单晶硅区域6和单晶硅区域6’以中间只夹着绝缘层即氧化膜4而不通过多晶硅3的方式在n型硅基片的主表面1上相连接。
在上述的现有技术的横向IGBT的结构中，为得到所要求的电流容量而在一个单晶硅区域中配置了多个单元IGBT，电流从通道经n型埋入层5集中到两端的两个单元IGBT，在该电流集中了的部分有时引起自锁现象。但是，本实施例如图1所示，由于将单晶硅区域分成了两个区域，减少了一个单晶硅区域中的单元IGBT数，因而，缓和了电流向端部的单元IGBT的集中，使自锁现象难于发生。
这样，根据本实施例，由于使用氧化膜4绝缘隔离的一个单晶硅区域的单元IGBT数减少到6个，相反使构成最外列的集电极的p型扩散层7的数目就整个IGBT而言增加到4个，因而，可以减少经n型埋入层5流向IGBT端部的集电极的电流。
实施例2
图3表示本实施例的n型横向IGBT的断面结构。本实施例如图3所示，在三个单晶硅区域6、6’、6”上形成横向IGBT，形成于各单晶硅区域上的IGBT与实施例1同样地进行并联。
本实施例也与实施例1同样，将分别形成在三个单晶硅区域6、6’、6”上的单元IGBT数如图3所示减少到4个，相反，将构成最外列的集电极的p型扩散层7的数目就整个IGBT而言增加到6个。这样，本实施例的n型横向IGBT也可以缓和电流向配置在单晶硅区域的端部的单元IGBT的集电极集中，可以改善防止自锁性能。
此外，用于形成一个横向IGBT而并联的单晶硅区域数不限于两个、三个，只要是多个就能得到同样的效果。本发明的要点在于：在邻接的多个介质隔离的单晶硅区域形成IGBT，通过将单元IGBT并联，则可减少一个单晶硅区域内的单元IGBT数，可以增加构成最外列的集电极的p型扩散层7的数。
实施例3
本实施例是将单晶硅区域6和各扩散层的导电型做成与实施例1和实施例2的n型横向IGBT相反的p型横向IGBT。除此以外的结构则与实施例1、
实施例2相同。
本实施例的p型横向IGBT也与实施例1、实施例2的n型横向IGBT同样，在邻接的多个介质隔离的p型单晶硅区域形成IGBT，通过将单元IGBT并联，从而使一个单晶硅区域内的单元IGBT数减少，而使构成最外列的集电极的n型扩散层数增加。因此，可以缓和电流向配置在单晶硅区域的端部的单元IGBT的集电极集中，可以改善防止自锁性能。
Claims (10)
1.一种横向绝缘栅双极型晶体管，其形成于具有与半导体基片绝缘隔离的单晶硅区域的介质隔离基片上，其特征在于：
该横向绝缘栅双极型晶体管相互绝缘隔离地横跨相互邻接的多个单晶硅区域形成。
2.根据权利要求1所述的横向绝缘栅双极型晶体管，其特征在于：
形成于上述多个单晶硅区域的各主表面上的条纹状的集电极夹住与该集电极相对配置的条纹状的发射极。
3.根据权利要求2所述的横向绝缘栅双极型晶体管，其特征在于：
使条纹状的通道延续在形成于上述多个单晶硅区域的各主表面上的上述集电极与上述发射极之间。
4.根据权利要求2所述的横向绝缘栅双极型晶体管，其特征在于：
在上述多个单晶硅区域的各主表面上配置多个条纹状的集电极和条纹状的发射极，配置于上述条纹状的集电极之上的集电极的一端相互连接，配置于上述条纹状的发射极之上的发射极的一端相互连接，上述相互连接的集电极和发射极配置成梳齿状。
5.根据权利要求4所述的横向绝缘栅双极型晶体管，其特征在于：
上述横向双极型晶体管相互绝缘隔离地横跨相互邻接配置的两个单晶硅区域形成。
6.一种横向绝缘栅双极型晶体管，其形成在具有半导体基片和以氧化膜与该半导体基片绝缘隔离的第一导电型的单晶硅区域的介质隔离基片上，其特征在于：
上述第一导电型的单晶硅区域具有与上述氧化膜连接的第一导电型的埋入层，
上述横向绝缘栅双极型晶体管相互绝缘隔离地横跨相互邻接的多个第一导电型的单晶硅区域形成。
7.根据权利要求6所述的横向绝缘栅双极型晶体管，其特征在于：
形成于上述多个单晶硅区域的各主表面上的条纹状的第二导电型的集电极夹住与该集电极相对配置的条纹状的第一导电型的发射极。
8.根据权利要求7所述的横向绝缘栅双极型晶体管，其特征在于：
使条纹状的第二导电型的通道延续在形成于上述多个单晶硅区域的各主表面上的上述第二导电型的集电极与上述第一导电型的发射极之间。
9.一种横向绝缘栅双极型晶体管，其形成在具有与半导体基片绝缘隔离的单晶硅区域的介质隔离基片上，其特征在于：
上述横向绝缘栅双极型晶体管相互绝缘隔离地横跨相互邻接的多个单晶硅区域形成，
形成于上述多个单晶硅区域的各主表面上的条纹状的集电极夹住与该集电极相对配置的条纹状的发射极，
配置于上述多个单晶硅区域的各主表面的端部的上述条纹状的集电极是4个或其以上。
10.根据权利要求9所述的横向绝缘栅双极型晶体管，其特征在于：
在上述多个单晶硅区域的各主表面上配置多个条纹状的集电极和条纹状的发射极，配置于上述条纹状的集电极之上的集电极的一端相互连接，
配置于上述条纹状的发射极之上的发射极的一端相互连接，上述相互连接的集电极和发射极配置成梳齿状。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005271283 | 2005-09-20 | ||
| JP2005271283A JP5061443B2 (ja) | 2005-09-20 | 2005-09-20 | 横型絶縁ゲートバイポーラトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1937230A true CN1937230A (zh) | 2007-03-28 |
| CN100456480C CN100456480C (zh) | 2009-01-28 |
Family
ID=37954624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006101159383A Active CN100456480C (zh) | 2005-09-20 | 2006-08-18 | 横向绝缘栅双极型晶体管 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP5061443B2 (zh) |
| KR (1) | KR100803264B1 (zh) |
| CN (1) | CN100456480C (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101887911A (zh) * | 2009-05-12 | 2010-11-17 | 联发科技股份有限公司 | 横向双极结型晶体管及其制造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0716009B2 (ja) * | 1988-12-02 | 1995-02-22 | 株式会社日立製作所 | 横型絶縁ゲートバイポーラトランジスタ |
| JP3243071B2 (ja) * | 1993-07-27 | 2002-01-07 | 株式会社東芝 | 誘電体分離型半導体装置 |
| JP4292595B2 (ja) * | 1998-06-02 | 2009-07-08 | 株式会社デンソー | 半導体装置 |
| JP2000058821A (ja) * | 1998-08-10 | 2000-02-25 | Hitachi Ltd | 半導体装置 |
| KR100510436B1 (ko) * | 1998-08-24 | 2005-10-26 | 페어차일드코리아반도체 주식회사 | 수평형 절연 게이트 바이폴라 트랜지스터 |
| JP4206543B2 (ja) * | 1999-02-02 | 2009-01-14 | 株式会社デンソー | 半導体装置 |
| JP3382172B2 (ja) * | 1999-02-04 | 2003-03-04 | 株式会社日立製作所 | 横型絶縁ゲートバイポーラトランジスタ |
| JP4040229B2 (ja) * | 1999-02-14 | 2008-01-30 | 矢崎総業株式会社 | 交流用スイッチングデバイス |
-
2005
- 2005-09-20 JP JP2005271283A patent/JP5061443B2/ja active Active
-
2006
- 2006-08-18 KR KR1020060078350A patent/KR100803264B1/ko active IP Right Grant
- 2006-08-18 CN CNB2006101159383A patent/CN100456480C/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101887911A (zh) * | 2009-05-12 | 2010-11-17 | 联发科技股份有限公司 | 横向双极结型晶体管及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070032905A (ko) | 2007-03-23 |
| JP2007087984A (ja) | 2007-04-05 |
| JP5061443B2 (ja) | 2012-10-31 |
| KR100803264B1 (ko) | 2008-02-14 |
| CN100456480C (zh) | 2009-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100452428C (zh) | 沟槽栅极场效应器件 | |
| JP4090747B2 (ja) | 絶縁ゲート型半導体装置 | |
| US8304827B2 (en) | Semiconductor device having on a substrate a diode formed by making use of a DMOS structure | |
| CN107210299B (zh) | 半导体装置 | |
| CN106252396A (zh) | 半导体器件及其制造方法 | |
| US20150206960A1 (en) | Semiconductor device | |
| JPH04146674A (ja) | 半導体装置及びその製造方法 | |
| KR20120123192A (ko) | 반도체장치 | |
| JP2001274398A (ja) | 半導体装置及びその製造方法 | |
| JP2010067737A (ja) | 半導体装置およびその製造方法 | |
| JP2002026320A (ja) | 双方向超接合半導体素子およびその製造方法 | |
| JP2006351985A (ja) | 半導体装置 | |
| JP6809586B2 (ja) | 半導体装置 | |
| CN109509789A (zh) | 半导体装置 | |
| US20180012980A1 (en) | Lateral insulated gate bipolar transistor | |
| CN109923663A (zh) | 半导体装置 | |
| US10396071B2 (en) | Semiconductor device having a sense diode portion | |
| JP3934613B2 (ja) | 半導体装置 | |
| US7091554B2 (en) | Semiconductor device | |
| CN104115275A (zh) | 半导体装置 | |
| CN100456480C (zh) | 横向绝缘栅双极型晶体管 | |
| JP2009176884A (ja) | 半導体装置 | |
| CN109037320B (zh) | 半导体器件及其制造方法 | |
| JP2005150348A (ja) | 半導体装置 | |
| KR101420528B1 (ko) | 전력 반도체 소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: HITACHI POWER SEMICONDUCTOR DEVICE, LTD. Free format text: FORMER OWNER: HITACHI,LTD. Effective date: 20140728 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20140728 Address after: Ibaraki Patentee after: HITACHI POWER SEMICONDUCTOR DEVICE, LTD. Address before: Tokyo, Japan, Japan Patentee before: Hitachi Ltd. |