KR20070017626A

KR20070017626A - 박막트랜지스터기판, 이를 채용한 액정표시장치 및 이의제조방법 및 신호지연 측정방법

Info

Publication number: KR20070017626A
Application number: KR1020050072112A
Authority: KR
Inventors: 김범준; 이종혁
Original assignee: 삼성전자주식회사
Priority date: 2005-08-08
Filing date: 2005-08-08
Publication date: 2007-02-13
Also published as: KR101174753B1

Abstract

본 발명은 신호지연 측정이 용이한 박막트랜지스터기판, 이를 채용한 액정표시장치 및 이의 제조방법 및 신호지연 측정방법에 관한 것이다.

본 발명은 기판 상에 절연 및 교차하여 형성된 제1 및 제2신호선과, 상기 제1신호선을 구동하기 위한 제1구동회로가 실장된 테이프 캐리어 패키지와, 상기 테이프 캐리어 패키지 상에 형성되며 상기 제2신호선에 공급되는 구동신호를 검출하는 테스트 탐침과 접속되는 제1 및 제2테스트포인트와, 상기 제2신호선의 일측단과 상기 제1테스트포인트를 연결시키는 제1측정선과, 상기 제2신호선의 타측단과 상기 제2테스트포인트를 연결시키는 제2측정선을 구비하는 것을 특징으로 하는 액정표시장치 및 이의 제조방법 및 이에 사용되는 박막트랜지스터기판 및 신호지연 측정방법에 관한 것이다.

신호지연, 게이트선, 데이타선, 측정선, TCP, 테스트포인트

Description

박막트랜지스터기판, 이를 채용한 액정표시장치 및 이의 제조방법 및 신호지연 측정방법{THIN FILM TRANSISTOR, LIQUID CRYSTAL DISPLAY AND FABRICATING METHOD THE SAME AND RC DELAY TEST METHOD}

도1은 본 발명의 실시예에 따른 액정표시장치의 평면도이다.

도2는 도1의 A를 나타낸 도면이다.

도3은 도2의 Ⅰ-Ⅰ'선, Ⅱ-Ⅱ'선에 따른 단면도이다.

도4는 도1의 B를 나타낸 도면이다.

도5는 도4의 Ⅲ-Ⅲ'선에 따른 단면도이다.

도6a 내지 도6d는 본 발명의 실시예에 따른 박막트랜지스터기판의 제조공정을 나타낸 도면이다.

<도면의 주요부분에 대한 부호설명>

10 : 액정표시장치 20 : 액정표시패널

40 : 칼라필터기판 50 : 박막트랜지스터기판

52 : 제1게이트구동회로 54 : 제2게이트구동회로

60 : 데이터구동부 70 : 데이타TCP

72 : 데이터구동회로 74 : 제1테스트포인트

94 : 제2테스트포인트 100 : 데이타인쇄회로기판

110 : 구동박막트랜지스터 120 : 박막트랜지스터

210 : 구동게이트선 212 : 구동게이트전극

214 : 게이트연결부 241 : 제1클럭신호선

242 : 제2클럭신호선 270 : 공통전극선

280 : 제2측정선 610 : 구동데이터선

643 : 제3클럭신호선 680 : 제1측정선

본 발명은 박막트랜지스터기판, 이를 채용한 액정표시장치 및 이의 제조방법 및 신호지연 측정방법에 관한 것으로, 특히 신호지연 측정이 용이한 박막트랜지스터기판, 이를 채용한 액정표시장치 및 이의 제조방법 및 신호지연 측정방법에 관한 것이다.

액정표시장치는 일반적으로 전기장을 생성하는 전극을 가지고 있는 두 기판 사이에 액정 물질을 주입해 놓고 두 전극에 서로 다른 전위를 인가함으로써 전계를 형성하여 액정 분자들의 배열을 변경시키고, 이를 통해 광의 투과율을 조절함으로써 화상을 표현하는 장치이다.

이러한 액정표시장치는 게이트선 및 데이타선으로부터 멀리 떨어질수록 신호지연이 생기게 된다. 신호지연은 고해상도 제품일수록 더욱 악화되며 이의 정확한 예측과 측정은 점점 중요해지고 있는 실정이다. 그런데, 신호지연은 초기 시뮬레이션을 통해 어느 정도 예측할 수 있지만 구동 불량이 발생하였을 때는 액정표시장치의 실제적인 신호지연을 파악하기 힘들다는 문제점이 발생한다.

오실로스코프(Oscilloscope) 등의 측정장비를 사용하여 실제적인 신호지연 측정 시 해당 게이트선과 해당 데이타선을 쇼트시켜 측정하기 때문에 게이트신호와 데이타신호가 섞이게 되며 이 때문에 하나의 신호만의 신호지연을 측정할 수 없다는 문제점이 발생한다. 또한, 측정 시 액정표시장치의 박막트랜지스터기판과 칼라필터기판을 서로 분리해야 하는 번거로움이 발생할 수도 있다.

이에 따라, 최근에는 신호지연에 대해 측정이 용이하고 정확한 측정 방법에 대한 필요성이 대두되고 있다.

본 발명이 이루고자 하는 기술적 과제는 신호지연 측정이 용이한 박막트랜지스터기판, 이를 채용한 액정표시장치 및 이의 제조방법 및 신호지연 측정방법을 제공하는 데 있다.

상기 목적을 달성하기 위하여 본 발명은 기판 상에 절연 및 교차하여 형성된 제1 및 제2신호선과 상기 제1신호선을 구동하기 위한 제1구동회로가 실장된 테이프 캐리어 패키지와 상기 테이프 캐리어 패키지 상에 형성되며 상기 제2신호선에 공급되는 구동신호를 검출하는 테스트 탐침과 접속되는 제1 및 제2테스트포인트와 상기 제2신호선의 일측단과 상기 제1테스트포인트를 연결시키는 제1측정선과 상기 제2신호선의 타측단과 상기 제2테스트포인트를 연결시키는 제2측정선을 구비하는 것을 특징으로 하는 액정표시장치를 제공한다.

상기 제1신호선으로부터 신장되어 상기 테이프 캐리어 패키지와 접속된 제1신호패드전극과 상기 제1 및 제2측정선으로부터 신장되어 상기 테이프 캐리어 패키지 상에 형성된 제1 및 제2테스트포인트와 접속되며 상기 제1신호패드전극과 인접되게 형성된 제1 및 제2측정패드전극을 더 구비할 수 있다.

또한, 상기 기판 상에 형성되며 상기 제2신호선을 구동하는 제2구동회로와 상기 제2구동회로에 클럭신호를 공급하는 클럭신호선을 더 구비할 수 있다.

그리고, 상기 클럭신호선은 상기 제1 및 제2측정선과 서로 다른 평면 상에 형성되어 적어도 한 층의 절연막을 사이에 두고 상기 제1 및 제2측정선과 교차될 수 있다.

상기 클럭신호선은 상기 제1 및 제2측정선과 미교차될 수 있다.

또한, 상기 제1 및 제2측정선 각각과 상기 제2신호선을 연결시키기 위한 브릿지를 추가로 구비할 수 있다.

그리고, 상기 제1신호선은 데이타선이며 상기 제2신호선은 게이트선일 수 있다.

상기 목적을 달성하기 위하여 본 발명은 제1 및 제2신호선 중 어느 하나에 공급되는 구동신호의 지연특성을 검사하도록 테스트 탐침과 접속되는 제1 및 제2테스트포인트가 형성된 테이프 캐리어 패키지가 부착되는 박막트랜지스터기판에 있어서, 상기 테이프 캐리어 패키지 상에 실장된 제1구동회로와 접속된 상기 제1신호선, 상기 테스트 신호가 공급되며 상기 제1신호선과 교차하는 상기 제2신호선이 형성된 기판과 상기 기판 상에 형성되며 상기 제2신호선의 일측단과 상기 제1테스트포인트를 연결시키는 제1측정선과 상기 기판 상에 형성되며 상기 제2신호선의 타측단과 상기 제2테스트포인트를 연결시키는 제2측정선을 구비하는 것을 특징으로 하는 박막트랜지스터기판을 제공한다.

상기 제1신호선으로부터 신장되어 상기 테이프 캐리어 패키지와 접속된 제1신호패드전극과 상기 제1 및 제2 측정선으로부터 신장되어 상기 테이프 캐리어 패키지 상에 형성된 제1 및 제2테스트포인트와 접속되며 상기 제1신호패드전극과 인접되게 형성된 제1 및 제2측정패드전극을 더 구비할 수 있다.

또한, 상기 제1신호선은 데이타선이며 상기 제2신호선은 게이트선일 수 있다.

상기 목적을 달성하기 위하여 본 발명은 기판 상에 형성된 제1 및 제2신호선, 상기 제2신호선의 일측단과 타측단 각각으로부터 신장된 제1 및 제2측정선을 포함하는 액정표시패널을 마련하는 단계와 상기 제1신호선을 구동하기 위한 제1구동회로가 실장되며 상기 제2신호선에 공급되는 구동신호를 검출하는 제1 및 제2테스트포인트가 형성된 테이프 캐리어 패키지를 상기 액정표시패널에 부착하는 단계 를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법을 제공한다.

상기 액정표시패널을 마련하는 단계는 상기 제1신호선으로부터 신장된 제1신호패드전극, 상기 제1 및 제2측정선으로부터 신장되며 상기 제1신호패드전극과 인접되게 형성된 제1 및 제2측정패드전극을 상기 기판 상에 형성하는 단계를 포함할 수 있다.

또한, 상기 액정표시패널에 상기 테이프 캐리어 패키지를 부착하는 단계는 상기 제1신호패드전극과 상기 제1구동회로의 출력단이 접속되고, 상기 제1 및 제2측정패드전극과 상기 제1 및 제2테스트포인트가 접속되도록 상기 액정표시패널에 상기 테이프 캐리어 패키지를 부착하는 단계를 포함할 수 있다.

상기 목적을 달성하기 위하여 본 발명은 기판 상에 형성된 제1 및 제2신호선, 상기 제2신호선의 일측단과 타측단 각각으로부터 신장된 제1 및 제2측정선을 포함하는 액정표시패널에 상기 제1신호선을 구동하기 위한 제1구동회로가 실장되며 상기 제1 및 제2측정선과 접속되는 제1 및 제2테스트포인트가 형성된 테이프 캐리어 패키지를 부착하여 액정표시장치를 마련하는 단계와 측정장비에 장착된 프로브의 탐침을 상기 제1 및 제2테스트포인트에 접속시키는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 신호지연 측정방법을 제공한다.

상기 액정표시장치를 마련하는 단계는 상기 제1신호선으로부터 신장된 제1신호패드전극과 테이프 캐리어 패키지가 접속되고, 상기 제1및 제2측정선으로부터 신장된 제1 및 제2측정패드전극이 상기 테이프 캐리어 패키지 상에 형성된 제1 및 제2테스트포인트와 접속된 상기 액정표시장치를 마련하는 단계를 포함할 수 있다.

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예에 대하여 설명한다.

도1을 참조하면, 본 발명의 실시예에 따른 액정표시장치(10)는 화면을 표시하는 액정표시패널(20), 액정표시패널(20)을 구동하는 데이타구동부(60)를 구비한다.

액정표시패널(20)은 액정을 사이에 두고 마주보는 칼라필터기판(40)과 박막트랜지스터기판(50)을 구비한다. 액정은 유전율 이방성을 갖는 물질이며 자신에게 인가되는 전압에 의해 회전하여 광투과량을 조절한다.

칼라필터기판(40)은 매트릭스 형태로 전면에 형성된 블랙매트릭스, 블랙매트릭스에 의해 구획된 각 영역에 형성된 칼라필터, 칼라필터의 배면의 전면에 형성된 공통전극을 포함하고 있다.

블랙매트릭스는 불투명 금속으로 단일층 또는 다중층으로 형성되어 있으며 외부광을 차단한다. 칼라필터는 적, 청, 녹색칼라필터를 구비하고 있다. 적, 청, 녹색칼라필터는 각각 자신의 칼라필터에 포함된 적, 청, 녹색안료를 통해 특정 파장의 광을 흡수하여 색을 구현한다. 공통전극은 액정에 인가된 화소전압에 대응하여 액정에 공통전압을 인가한다.

박막트랜지스터기판(50)은 게이트절연막에 의해 절연되어 교차하는 게이트선 (220)과 데이타선(620)을 포함하고 있다. 게이트선(220)은 박막트랜지스터기판(50) 상의 양측에 형성된 제1 및 제2게이트구동회로(52, 54)와 접속되어 있으며 제1 및 제2게이트구동회로(52, 54)를 통해 인가받은 게이트신호를 게이트전극에 공급한다.

데이타선(620)은 데이타구동회로(72)를 통해 인가받은 데이타신호를 소스전극에 공급한다. 이를 위해, 데이타선(620)의 일측은 데이타구동회로(72)가 실장되어 있는 데이타 테이프 캐리어 패키지(Tape Carrier Package; 이하, TCP)(70)와 접속되어 있다.

박막트랜지스터기판(50)은 양측에 형성된 제1 및 제2게이트구동회로(52, 54)를 더 포함한다. 또는, 제1 및 제2게이트구동회로(52, 54)는 일측에 형성될 수 있다. 또한, 제1 및 제2게이트구동회로(52, 54)는 게이트TCP 상에 실장될 수 있다.

제1게이트구동회로(52)는 게이트선(220)에 게이트온신호를 공급한다. 이를 위해, 제1게이트구동회로(52)는 자신과 접속된 제1 및 제2클럭신호선(241, 242)을 통해 클럭신호(CKV, CKVB)를 인가받는다. 제2게이트구동회로(54)는 게이트선(220)에 게이트오프신호를 공급한다. 이를 위해, 제2게이트구동회로(54)는 자신과 접속된 제3클럭신호선(56)을 통해 클럭신호(CKV 또는 CKVB)를 인가받는다.

또한, 박막트랜지스터기판(50)은 게이트신호지연 측정을 위한 제1 및 제2측정선(680, 280)을 더 포함한다. 제1측정선(680)은 게이트선(220)의 게이트신호를 제1테스트포인트(Test Point)(74)로 전달한다. 이를 위해, 제1측정선(680)은 일측이 게이트선(220)에 접속되고 타측이 첫번째 데이타TCP(70) 상에 형성된 제1테스트포인트(Test Point)(74)와 접속된다. 이 때, 제1측정선(680)은 게이트절연막을 사 이에 두고 제1게이트구동회로(52)와 접속된 제1 및 제2클럭신호선(241, 242)과 교차하여 형성되어 있다. 또는, 제1측정선(680)은 제1게이트구동회로(52)와 접속된 제1 및 제2클럭신호선(241, 242)과 교차하지 않고 형성될 수 있다. 한편, 제1측정선(680)은 데이타신호지연을 측정하기 위해 데이타선(620)과 연결될 수 있다.

제2측정선(280)은 게이트선(220)의 게이트신호를 제2테스트포인트(94)로 전달한다. 이를 위해, 제2측정선(280)은 일측이 게이트선(220)에 접속되고 타측이 마지막 데이타TCP(70) 상에 형성된 제2테스트포인트(94)와 접속된다. 이 때, 제2측정선(280)은 제2게이트구동회로(54)와 접속된 제3클럭신호선(643)과 교차하지 않도록 형성되어 있다. 또는, 제2측정선(280)은 제2게이트구동회로(54)와 접속된 제3클럭신호선(643)과 교차하여 형성될 수 있다. 한편, 제2측정선(280)은 데이타신호지연을 측정하기 위해 데이타선(6200과 연결될 수 있다.

제1테스트포인트(74)와 제2테스트포인트(94)는 데이타TCP(70)의 베이스필름인 폴리이미드(Polyimide)필름의 하부에 형성된 구리 리드선이 노출되도록 원형 형태로 형성되어 있다.

제1 및 제2게이트구동회로(52, 54)로부터의 게이트신호를 게이트선(220)에 공급한 후, 측정자는 제1테스트포인트(74)와 제2테스트포인트(94)를 오실로스코프 등의 측정장비에 장착된 프로브(Probe)의 탐침으로 찍어본다. 그러면, 제1 및 제2측정선(680, 280)을 통해 제1 및 제2테스트포인트(74, 94)에 인가되는 실제적인 게이트신호를 측정할 수 있으며 게이트신호지연의 정도를 쉽게 판단할 수 있다. 또한, 이 때에 측정자는 칼라필터기판(40)과 박막트랜지스터기판(50)을 서로 분리할 필요가 없으며 데이타신호와 섞이지 않은 순수한 게이트신호만의 신호지연에 대해 측정할 수 있다.

데이타구동부(60)는 일측이 이방성도전필름에 의해 박막트랜지스터기판(50)과 접속된 데이타TCP(70), 데이타TCP(70)의 타측과 접속된 데이타인쇄회로기판(100)을 포함하고 있다. 데이타TCP(70)에는 데이타구동회로(72)가 실장되어 있다. 데이타구동회로(72)는 자신과 접속되어 있는 데이타선(620)에 데이타신호를 공급한다.

데이타인쇄회로기판(100)은 공통전압을 생성하는 공통전압발생부와 제1 및 제2클럭신호(CKV, CKVB)를 생성하는 클럭신호발생부와 스토리지전압을 생성하는 스토리지전압발생부를 포함하고 있다.

공통전압발생부는 공통전압을 생성하여 데이타TCP(70)를 경유하여 공통패드전극에 인가한다. 공통패드전극으로 인가된 공통전압은 공통전극선을 경유하여 공통전극으로 인가된다.

클럭신호발생부는 제1 및 제2클럭신호(CKV, CKVB)를 생성하여 데이타TCP(70)를 경유하여 클럭패드전극에 인가한다. 클럭패드전극에 인가된 제1 및 제2클럭신호(CKV, CKVB)는 제1 내지 제3클럭신호선(241, 242, 643)을 경유하여 제1 및 제2게이트구동회로(52, 54)로 인가된다.

스토리지전압발생부는 스토리지전압을 생성하여 데이타TCP(70)를 경유하여 스토리지패드전극에 인가한다. 스토리지패드전극으로 인가된 스토리지전압은 스토리지선을 경유하여 스토리지전극으로 인가된다.

도2는 도1의 A를 나타낸 도면이고, 도3은 도2의 Ⅰ-Ⅰ'선, Ⅱ-Ⅱ'선에 따른 단면도이다.

도2 및 도3을 참조하면, 박막트랜지스터기판(50)은 제1게이트구동회로(52)에 제1클럭신호(CKV)를 공급하기 위한 제1클럭신호선(241)과 제1게이트구동회로(52)에 제2클럭신호(CKVB)를 공급하기 위한 제2클럭신호선(242)을 포함하고 있다. 이러한 제1 및 제2클럭신호선(241, 242)은 박막트랜지스터기판(50) 상에 게이트선(220)과 동일재질 동일평면 상에 형성된다.

제1 및 제2클럭신호선(241, 242)의 일측의 각각은 제1 및 제2클럭패드전극(811, 812)과 연결된다. 제1 및 제2클럭패드전극(811, 812) 각각은 보호막(700)과 게이트절연막(300)을 관통하는 제2 및 제3콘택홀(702, 703)을 통해 데이타TCP(70)와 접속된 패드접촉부재(817)와 연결되어 있다. 제1 및 제2클럭패드전극(811, 812)은 데이타인쇄회로기판(200) 상의 클럭신호발생부에서 생성된 제1 및 제2클럭신호(CKV, CKVB)를 데이타TCP(70)와 패드접촉부재(817)를 경유하여 인가받아 제1 및 제2클럭신호선(241, 242)에 공급한다.

제1 및 제2클럭신호선(241, 242)에 대해 게이트절연막(300)을 사이에 두고 교차하여 게이트신호지연 측정을 위한 제1측정선(680)이 형성되어 있다. 이러한 제1측정선(680)은 데이타선(620)과 동일 재질 동일 평면 상에 형성된다.

제1측정선(680)의 일측에는 제1측정선(680)에 접속된 제1측정패드전극(801)이 형성되어 있다. 제1측정패드전극(801)은 보호막(700)을 관통하는 제1콘택홀(701)을 통해 데이타TCP(70)에 형성된 제1테스트포인트(74)와 연결된 패드접촉부재 (817)와 접속되어 있다.

제1측정선(680)의 타측은 보호막(700)을 관통하는 제6콘택홀(706)을 통해 화소전극(800)과 동일재질로 형성된 제1브릿지(821)의 일측과 접속되어 있다. 제1브릿지(821)의 타측은 보호막(700)과 게이트절연막(300)을 관통하는 제7콘택홀(707)을 통해 게이트연결부(214)의 일측과 접속되어 있다.

게이트연결부(241)는 제1측정선(680)과 게이트선(220)과 구동박막트랜지스터(110)의 다수개의 구동드레인전극(614)을 연결한다. 이를 위해, 게이트연결부(214)는 그 타측이 게이트선(220)과 접속되어 있다. 또한, 게이트연결부(214)는 보호막(700)과 게이트절연막(300)을 관통하는 제9콘택홀(709)을 통해 제2브릿지(822)의 일측과 접속되어 있다. 제2브릿지(822)의 타측은 보호막(700)을 관통하는 제8콘택홀(708)을 통해 제1게이트구동회로(52)에 포함된 구동박막트랜지스터(110)의 다수개의 구동드레인전극(614)과 접속되어 있다.

구동박막트랜지스터(110)는 게이트선(220)에 게이트온신호를 공급한다. 이를 위해, 구동박막트랜지스터(110)는 다수개의 구동게이트선(210)에 접속된 다수개의 구동게이트전극(212), 다수개의 구동데이타선(610)에 접속된 다수개의 구동소스전극(612), 다수개의 구동소스전극(612)과 마주보고 형성되어 있으며 제8콘택홀(708)을 통해 제2브릿지(822)와 접속된 다수개의 구동드레인전극(614), 다수개의 구동게이트전극(212)과 중첩되어 형성되어 있으며 게이트절연막(300)과 다수개의 구동소스전극(612) 및 다수개의 구동드레인전극(614) 사이에 형성된 활성층(410) 및 오믹접촉층(510)을 포함하고 있다.

다수개의 구동게이트전극(212)은 제1게이트구동회로(52)에 형성된 다른 박막트랜지스터로부터 출력되는 게이트신호를 다수개의 구동게이트선(210)을 통하여 인가받아 구동박막트랜지스터(110)를 온오프시킨다. 다수개의 구동소스전극(612)은 다수개의 구동데이타선(610)에 인가되는 제1클럭신호(CKV)를 구동박막트랜지스터(110)의 채널을 경유하여 다수개의 구동드레인전극(614)에 공급한다. 다수개의 구동드레인전극(614)은 인가받은 제1클럭신호(CKV)를 제2브릿지(822)와 게이트연결부(214)를 통해 게이트선(220)에 공급한다. 활성층(410)은 구동박막트랜지스터(110)의 채널을 형성하며 오믹접촉층(510)은 다수개의 구동소스전극(612) 및 다수개의 드레인전극(614)의 오믹접촉을 위해 형성된다.

박막트랜지스터기판(50)은 게이트절연막(300)을 사이에 두고 교차되어 형성된 게이트선(220)과 데이타선(620)을 더 포함하고 있다. 게이트선(220)은 제1게이트구동회로(52)로부터 인가받은 게이트신호를 박막트랜지스터(120)의 게이트전극(222)에 공급한다.

데이타선(620)은 데이타구동회로(72)로부터 인가받은 데이타신호를 박막트랜지스터(120)의 소스전극(622)에 공급한다. 이를 위해, 데이타선(620)의 일측에는 데이타패드전극(814)이 형성되어 있다. 데이타패드전극(814)은 보호막(700)을 관통하는 제5콘택홀(705)을 통해 데이타TCP(70)에 실장된 데이타구동회로(72)와 연결된패드접촉부재(817)와 접속되어 있다. 데이타패드전극(814)은 데이타구동회로(72)에서 출력된 데이타신호를 패드접촉부재(817)를 경유하여 인가받아 데이타선(620)으로 공급한다.

또한, 박막트랜지스터기판(50)은 게이트선(220)과 데이타선(620)의 교차로 인해 정의된 화소영역에 형성된 박막트랜지스터(120)와 화소전극(800)을 더 포함하고 있다.

박막트랜지스터(120)는 게이트선(220)의 게이트신호에 응답하여 데이타선(620)의 데이타신호를 화소전극(800)에 공급한다. 이를 위해, 박막트랜지스터(120)는 게이트선(220)에 접속된 게이트전극(222), 데이타선(620)에 접속된 소스전극(622), 소스전극(622)과 마주보고 형성되어 있으며 보호막(700)을 관통하는 제12콘택홀(712)을 통해 화소전극(800)과 접속된 드레인전극(624), 게이트전극(222)과 중첩되어 형성되어 있으며 게이트절연막(300)과 소스전극(622) 및 드레인전극(624) 사이에 형성된 활성층(410) 및 오믹접촉층(510)을 포함하고 있다.

게이트전극(222)은 게이트선(220)으로부터 인가된 게이트신호를 사용하여 박막트랜지스터(120)를 온오프시킨다. 소스전극(622)은 데이타선(620)으로부터 인가된 데이타신호를 박막트랜지스터(120)의 채널을 경유하여 드레인전극(624)에 인가한다. 드레인전극(624)은 소스전극(622)으로부터 인가받은 데이타신호를 화소전극(800)에 공급한다. 활성층(410)은 박막트랜지스터(120)의 채널을 형성하며 오믹접촉층(510)은 소스전극(622) 및 드레인전극(624)의 오믹접촉을 위해 형성된다.

화소전극(800)은 드레인전극(624)으로부터 인가받은 데이타신호를 액정에 전달한다.

한편, 화소전극(800)에 인가된 데이타신호를 한 프레임동안 유지시키기 위해 박막트랜지스터기판(50)은 제1스토리지선(650), 제2스토리지선(250), 스토리지전극 (252)을 더 포함하고 있다.

제1스토리지선(650)의 일측은 제1스토리지선(650)에 스토리지전압을 인가하는 스토리지패드전극(813)이 형성되어 있다. 스토리지패드전극(813)은 보호막(700)을 관통하는 제4콘택홀(704)을 통해 패드접촉부재(817)와 접속된다. 스토리지패드전극(813)은 스토리지전압발생부에서 생성된 스토리지전압을 데이타TCP(70)와 패드접촉부재(817)을 경유하여 인가받아 제1스토리지선(650)에 공급한다.

제1스토리지선(650)의 타측은 보호막(700)을 관통하는 제10콘택홀(710)을 통해 제3브릿지(823)의 일측과 접속되어 있다. 제3브릿지(823)의 타측은 보호막(700)과 게이트절연막(300)을 관통하는 제11콘택홀(711)을 통해 제2스토리지선(250)의 일측과 접속되어 있다.

이러한 제2스토리지선(250)은 보호막(700)과 게이트절연막(300)을 관통하는 제13콘택홀(714)을 통해 제4브릿지(824)의 일측과 접속되어 있다. 제4브릿지(824)의 타측은 보호막(700)과 게이트절연막(300)을 관통하는 제14콘택홀(714)을 통해 인접한 화소영역의 스토리지전극(252)과 접속되어 있다. 이를 통해, 제2스토리지선(250)에 인가된 스토리지전압은 박막트랜지스터기판(50) 전체에 균일하게 인가된다.

스토리지전극(252)은 제2스토리지선(250)에 접속되어 있으며 보호막(700)과 게이트절연막(300)을 사이에 두고 화소전극(800)과 중첩되어 형성되어 있다. 스토리지전극(252)은 제2스토리지선(250)으로부터 인가받은 스토리지전압과 화소전극(800)에 인가된 데이타신호의 차를 이용하여 화소전극(800)에 인가된 데이타신호를 한 프레임동안 유지시킨다.

박막트랜지스터기판(50)은 게이트절연막(300)을 사이에 두고 데이타선(620)과 중첩되어 형성되어 액정표시패널(20)로 입사된 광을 차단하는 광차단부(260)를 더 포함하고 있다.

도4는 도1의 B를 나타낸 도면이고, 도5는 도4의 Ⅲ-Ⅲ'선에 따른 단면도이다.

도4 및 도5를 참조하면, 박막트랜지스터기판(50)은 쇼트를 통해 액정에 공통전압을 인가하는 공통전극과 접속된 공통전극선(270)을 포함하고 있다. 공통전극선(270)은 공통전압발생부에서 생성된 공통전압을 데이타TCP(70)를 경유하여 인가받는다.

이를 위해, 공통전극선(270)의 일측에는 공통전극선(270)에 공통전압을 인가하기 위한 공통패드전극(816)이 형성되어 있다. 공통패드전극(816)은 보호막(700)과 게이트절연막(300)을 관통하는 제17콘택홀(717)을 통해 패드접촉부재(817)와 접속되어 있다. 공통패드전극(816)은 공통전압발생부에서 생성된 공통전압을 데이타TCP(70)와 패드접촉부재(817)를 경유하여 인가받아 공통전극선(270)에 공급한다.

박막트랜지스터기판(50)은 게이트신호지연측정을 위해 게이트선(220)과 동일재질로 형성된 제2측정선(280)을 더 포함하고 있다. 제2측정선(280)의 일측에는 제2측정패드전극(802)이 형성되어 있다. 제2측정패드전극(802)은 보호막(700)과 게이트절연막(300)을 관통하는 제16콘택홀(716)을 통해 패드접촉부재(817)와 접속된다. 패드접촉부재(817)는 데이타TCP(70)에 형성된 제2테스트포인트(94)와 접속된다.

제2측정선(280)의 타측은 보호막(700)과 게이트절연막(300)을 관통하는 제18콘택홀(718)을 통해 제5브릿지(825)의 일측과 접속되어 있다. 제5브릿지(825)의 타측은 보호막(700)과 게이트절연막(300)을 관통하는 제20콘택홀(720)을 통해 게이트선(210)과 접속되어 있다. 또한, 제5브릿지(825)는 보호막(700)을 관통하는 제19 및 21콘택홀(719, 721)을 통해 제2게이트구동회로(54)에 포함된 구동박막트랜지스터(110)의 다수개의 구동드레인전극(614)과 접속되어 있다.

구동박막트랜지스터(110)는 게이트선(220)에 게이트오프신호을 인가한다. 이를 위해, 구동박막트랜지스터(110)는 구동게이트선(210)에 접속된 다수개의 구동게이트전극(212), 다수개의 구동데이타선(610)에 접속된 다수개의 구동소스전극(612), 다수개의 구동소스전극(612)과 마주보고 형성되어 있으며 제5브릿지(825)와 접속된 다수개의 구동드레인전극(614), 구동게이트전극(212)과 중첩되어 형성되어 있으며 게이트절연막(300)과 다수개의 구동소스전극(612) 및 다수개의 구동드레인전극(614) 사이에 형성된 활성층(410) 및 오믹접촉층(510)을 포함하고 있다.

한편, 박막트랜지스터기판(50)은 제2게이트구동회로(54)에 제1 또는 제2클럭신호(CKV 또는 CKVB)를 인가하기 위한 제3클럭신호선(643)을 더 포함하고 있다. 제3클럭신호선(643)은 클럭신호발생부로부터 제1 또는 제2클럭신호(CKV 또는 CKVB)를 인가받는다. 이를 위해, 제3클럭신호선(643)의 일측에는 제3클럭패드전극(815)이 형성되어 있다. 제3클럭패드전극(815)은 보호막(700)을 관통하는 제15콘택홀(715)을 통해 패드접촉부재(817)와 접속되어 있다. 제3클럭패드전극(815)은 클럭신호발생부로부터 생성된 제1 또는 제2클럭신호(CKV 또는 CKVB)를 데이타TCP(70)와 패드 접촉부재(817)를 통해 인가받아 제3클럭신호선(643)에 공급한다.

다음으로는 본 발명의 실시예에 따른 박막트랜지스터기판의 제조방법을 도6a 내지 도6d를 참조하여 설명한다.

도6a를 참조하면, 절연기판(30) 상에 구동게이트선(210), 구동게이트전극(212), 게이트연결부(214), 게이트선(220), 게이트전극(222), 제1 및 제2클럭신호선(241, 242), 제2스토리지선(250), 스토리지전극(252), 광차단부(260), 공통전극선(270), 제2측정선(280), 제2측정패드전극(802), 제1 및 제2클럭패드전극(811, 812), 공통패드전극(816)을 포함하는 게이트패턴을 제1마스크공정을 통해 형성한다.

보다 구체적으로, 유리나 플라스틱 같은 절연기판(30) 상에 Cr 또는 Cr합금, Al 또는 Al합금, Mo 또는 Mo합금, Ag 또는 Ag합금 등의 게이트금속층을 스퍼터링(Sputtering) 방식으로 단일층 또는 다중층으로 증착한다. 그런 다음, 제1마스크를 사용한 사진식각공정을 통해 게이트금속층을 패터닝하여 단일층 또는 다중층으로 게이트패턴을 형성한다.

도6b를 참조하면, 게이트패턴 상에 게이트절연막(300), 활성층(410), 오믹접촉층(510)을 형성하고 그 위에 구동데이타선(610), 구동소스전극(612), 구동드레인전극(614), 데이타선(620), 소스전극(622), 드레인전극(624), 제3클럭신호선(643), 제1스토리지선(650), 제1측정선(680), 제1측정패드전극(801), 스토리지패드전극(813), 데이타패드전극(814), 제3클럭패드전극(815)을 포함하는 데이타패턴을 제2마스크공정을 통해 형성한다.

보다 구체적으로, 게이트패턴 상에 SiNx 또는 SiOx, a-Si, n도핑된 a-Si를 피이씨브이디(PECVD, Plasma Enhanced Chemical Vapor Deposition) 방식으로 연속 증착한다. 다음, Cr 또는 Cr합금, Al 또는 Al합금, Mo 또는 Mo합금 등과 같은 데이타금속층을 스퍼터링 방식으로 단일층 또는 다중층으로 증착한다. 다음, 제2마스크를 사용한 사진식각공정을 통해 데이타금속층, a-Si, n도핑된 a-Si를 패터닝하여 단일층 또는 다중층인 데이타패턴, 활성층(410)과 오믹접촉층(510)을 형성한다.

다음, 애싱(Ashing)공정을 수행한 후 구동박막트랜지스터(110)와 박막트랜지스터(120)의 채널부를 건식식각하여 채널을 형성한다. 이 때, 게이트절연막(300)이 약간 오버에칭(Over Etching)될 수 있다. 또한, 하나의 포토마스크를 사용하는 대신 두 개의 포토마스크를 사용하여 제2마스크공정을 진행할 수 있다.

도6c를 참조하면, 데이타패턴 및 게이트절연막(300) 상에 보호막(700)을 형성한다.

보다 구체적으로, 데이타패턴 및 게이트절연막(300) 상에 SiNx 또는 SiOx 등을 피이씨브이디 방식으로 증착하거나 고분자 수지를 사용하여 보호막을 형성한다. 그런 다음, 제3마스크를 사용한 사진식각공정을 통해 보호막을 패터닝하여 제1 내지 제21콘택홀(701, 702, 703, 704, 705, 706, 707, 708, 709, 710, 711, 712, 713, 714, 715, 716, 717, 718, 719, 720, 721)을 형성한다.

도6d를 참조하면, 보호막(700) 상에 화소전극(800), 패드접촉부재(817), 제1 내지 제5브릿지(821, 822, 823, 824, 825)를 포함하는 투명도전패턴을 제4마스크공정을 통해 형성한다.

보다 구체적으로, 보호막(700) 상에 ITO나 IZO 등과 같은 투명도전금속층을 증착한다. 다음, 제4마스크를 사용한 사진식각공정을 통해 투명도전금속층을 패터닝하여 투명도전패턴을 형성한다.

본 발명의 액정표시장치는 신호지연을 측정하기 위하여 일측이 TCP 상에 형성된 테스트포인트와 접속되고 타측이 해당 신호를 측정하기 위한 신호선과 접속된 측정선을 구비하고 있다.

측정자는 오실로스코프 등의 측정장비에 장착된 프로브의 탐침으로 테스트포인트를 찍어봄으로써 손쉽게 신호지연을 측정할 수 있다. 또한, 이 경우 칼라필터기판과 박막트랜지스터기판을 분리하지 않아도 되며 다른 신호와 섞이지 않은 순수한 하나의 신호에 대한 신호지연을 측정할 수 있다. 이로 통해, 구동 불량 발생 시 정확한 원인 분석을 할 수 있다.

이상에서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.

Claims

기판 상에 절연 및 교차하여 형성된 제1 및 제2신호선과;

상기 제1신호선을 구동하기 위한 제1구동회로가 실장된 테이프 캐리어 패키지와;

상기 테이프 캐리어 패키지 상에 형성되며 상기 제2신호선에 공급되는 구동신호를 검출하는 테스트 탐침과 접속되는 제1 및 제2테스트포인트와;

상기 제2신호선의 일측단과 상기 제1테스트포인트를 연결시키는 제1측정선과;

상기 제2신호선의 타측단과 상기 제2테스트포인트를 연결시키는 제2측정선을 구비하는 것을 특징으로 하는 액정표시장치.
제1항에 있어서,

상기 제1신호선으로부터 신장되어 상기 테이프 캐리어 패키지와 접속된 제1신호패드전극과;

상기 제1 및 제2측정선으로부터 신장되어 상기 테이프 캐리어 패키지 상에 형성된 제1 및 제2테스트포인트와 접속되며 상기 제1신호패드전극과 인접되게 형성된 제1 및 제2측정패드전극을 더 구비하는 것을 특징으로 하는 액정표시장치.
제1항에 있어서,

상기 기판 상에 형성되며 상기 제2신호선을 구동하는 제2구동회로와;

상기 제2구동회로에 클럭신호를 공급하는 클럭신호선을 더 구비하는 것을 특징으로 하는 액정표시장치.
제3항에 있어서,

상기 클럭신호선은 상기 제1 및 제2측정선과 서로 다른 평면 상에 형성되어 적어도 한 층의 절연막을 사이에 두고 상기 제1 및 제2측정선과 교차되는 것을 특징으로 하는 액정표시장치.
제3항에 있어서,

상기 클럭신호선은 상기 제1 및 제2측정선과 미교차되는 것을 특징으로 하는 액정표시장치.
제1항에 있어서,

상기 제1 및 제2측정선 각각과 상기 제2신호선을 연결시키기 위한 브릿지를 추가로 구비하는 것을 특징으로 하는 액정표시장치.
제1항 내지 제6항 중 어느 한 항에 있어서,

상기 제1신호선은 데이타선이며,

상기 제2신호선은 게이트선인 것을 특징으로 하는 액정표시장치.
제1 및 제2신호선 중 어느 하나에 공급되는 구동신호의 지연특성을 검사하도록 테스트 탐침과 접속되는 제1 및 제2테스트포인트가 형성된 테이프 캐리어 패키지가 부착되는 박막트랜지스터기판에 있어서,

상기 테이프 캐리어 패키지 상에 실장된 제1구동회로와 접속된 상기 제1신호선, 상기 테스트 신호가 공급되며 상기 제1신호선과 교차하는 상기 제2신호선이 형성된 기판과;

상기 기판 상에 형성되며 상기 제2신호선의 일측단과 상기 제1테스트포인트를 연결시키는 제1측정선과;

상기 기판 상에 형성되며 상기 제2신호선의 타측단과 상기 제2테스트포인트를 연결시키는 제2측정선을 구비하는 것을 특징으로 하는 박막트랜지스터기판.
제8항에 있어서,

상기 제1신호선으로부터 신장되어 상기 테이프 캐리어 패키지와 접속된 제1신호패드전극과;

상기 제1 및 제2 측정선으로부터 신장되어 상기 테이프 캐리어 패키지 상에 형성된 제1 및 제2테스트포인트와 접속되며 상기 제1신호패드전극과 인접되게 형성된 제1 및 제2측정패드전극을 더 구비하는 것을 특징으로 하는 박막트랜지스터기판.
제8항 또는 제9항에 있어서,

상기 제1신호선은 데이타선이며, 상기 제2신호선은 게이트선인 것을 특징으로 하는 박막트랜지스터기판.
기판 상에 형성된 제1 및 제2신호선, 상기 제2신호선의 일측단과 타측단 각각으로부터 신장된 제1 및 제2측정선을 포함하는 액정표시패널을 마련하는 단계와;

상기 제1신호선을 구동하기 위한 제1구동회로가 실장되며 상기 제2신호선에 공급되는 구동신호를 검출하는 제1 및 제2테스트포인트가 형성된 테이프 캐리어 패키지를 상기 액정표시패널에 부착하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
제11항에 있어서,

상기 액정표시패널을 마련하는 단계는

상기 제1신호선으로부터 신장된 제1신호패드전극, 상기 제1 및 제2측정선으로부터 신장되며 상기 제1신호패드전극과 인접되게 형성된 제1 및 제2측정패드전극을 상기 기판 상에 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
제12항에 있어서,

상기 액정표시패널에 상기 테이프 캐리어 패키지를 부착하는 단계는

상기 제1신호패드전극과 상기 제1구동회로의 출력단이 접속되고, 상기 제1 및 제2측정패드전극과 상기 제1 및 제2테스트포인트가 접속되도록 상기 액정표시패널에 상기 테이프 캐리어 패키지를 부착하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
기판 상에 형성된 제1 및 제2신호선, 상기 제2신호선의 일측단과 타측단 각각으로부터 신장된 제1 및 제2측정선을 포함하는 액정표시패널에 상기 제1신호선을 구동하기 위한 제1구동회로가 실장되며 상기 제1 및 제2측정선과 접속되는 제1 및 제2테스트포인트가 형성된 테이프 캐리어 패키지를 부착하여 액정표시장치를 마련하는 단계와;

측정장비에 장착된 프로브의 탐침을 상기 제1 및 제2테스트포인트에 접속시키는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 신호지연 측정방법.
제 14 항에 있어서,

상기 액정표시장치를 마련하는 단계는

상기 제1신호선으로부터 신장된 제1신호패드전극과 테이프 캐리어 패키지가 접속되고, 상기 제1및 제2측정선으로부터 신장된 제1 및 제2측정패드전극이 상기 테이프 캐리어 패키지 상에 형성된 제1 및 제2테스트포인트와 접속된 상기 액정표시장치를 마련하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 신호지연 측정방법.