KR101375852B1

KR101375852B1 - 액정표시소자

Info

Publication number: KR101375852B1
Application number: KR1020080043060A
Authority: KR
Inventors: 권태욱; 천재이
Original assignee: 엘지디스플레이 주식회사
Priority date: 2008-05-08
Filing date: 2008-05-08
Publication date: 2014-03-18
Also published as: KR20090117148A

Abstract

본 발명은 실런트의 도포 위치 및 퍼짐 정도를 효과적으로 관리할 수 있는 실런트 검사 패턴이 형성된 액정표시소자에 관련된 것으로서, 제1기판 및 제2기판과; 상기 제1기판상에 화소를 정의하는 다수의 게이트 라인 및 데이터 라인과; 상기 제1기판의 화소마다 형성된 박막 트랜지스터와; 상기 제1기판의 가장자리영역을 따라 형성된 격자형태의 공통전압배선과; 상기 제2기판에 형성된 공통전극과; 상기 제1기판상의 공통전압배선에 오버랩되어 형성되어 제2기판을 합착하며, 내부에 도전 볼을 포함하여 상기 공통전압배선과 상기 공통전극을 전기적으로 접속시키는 실런트와; 상기 제1기판상에서 격자 형태를 이루는 공통전압배선의 영역 내에서 일렬로 배치·형성되어 상기 실런트의 도포 위치 및 퍼짐 정도를 관찰하는 가늠자 패턴; 및 상기 제1기판 및 제2기판 사이에 형성된 액정층을 포함하여 구성되는 것을 특징으로 한다.

실런트(sealant), 격자형 공통전압배선, 가늠자 패턴

Description

액정표시소자{LIQUID CRYSTAL DISPLAY DEVICE}

본 발명은 액정표시소자에 관한 것으로서, 더 자세하게는 실런트(sealant)의 도포 위치 및 퍼짐 정도를 효과적으로 관리할 수 있는 실런트 검사 패턴이 구비된 액정표시소자에 관련된다.

정보화 사회가 급진전함에 따라 대량의 정보를 처리하고 이를 표시하는 디스플레이(display) 분야가 나날이 발전해 가고 있다. 최근 들어서는 특히 박형화, 경량화, 저소비전력화 등의 시대상에 부응하기 위하여 평판표시장치(Flat Panel Display)의 필요성이 대두되었고, 그 중 색 재현성이 우수하고 박형인 박막트랜지스터 액정표시소자에 초점이 맞추어져 있다.

이러한 액정표시소자는 액정분자의 광학적 이방성과 분극 성질을 이용하는데, 이는 액정분자의 구조가 가늘고 길며 그 배열에 있어서 방향성을 띠는 선경사각(pretilt angle)을 갖고 있기 때문에 액정에 전압을 인가하면 액정분자가 갖는 선경사각을 변화시켜 액정분자의 배열 방향을 제어할 수 있다.

따라서, 액정표시소자는 액정층에 적절한 전압을 인가함으로써 그 액정분자의 배열 방향을 임의로 조절하여 액정의 분자배열을 변화시키고, 이러한 액정이 가 지고 있는 광학적 이방성에 의하여 편광된 빛을 임의로 조절함으로써 원하는 화상정보를 표현한다.

액정표시소자를 이루는 기본적인 소자인 액정패널은 상부의 컬러필터기판과 하부의 TFT(Thin Film Transistor) 어레이기판이 서로 대향하여 소정의 간격을 두고 이격되어 있고, 이러한 두 기판 사이에 액정분자를 포함하는 액정이 충진되어 있는 구조이다. 이때 이러한 액정에 전압을 인가하는 전극은 컬러필터기판에 위치하는 공통전극과 어레이기판에 위치하는 화소전극이 되고, 이러한 두 개의 전극에 전압이 인가되면 그 인가되는 전압 차에 의하여 형성되는 상하의 수직선 전기장이 그 사이에 위치하는 액정분자의 방향을 제어하는 방식으로 사용된다.

물론 액정표시소자는 액정패널의 하부에 배치되고 광원으로 이용되는 백라이트장치, 그리고 액정패널 외곽에 위치하며 액정패널을 구동시키기 위한 구동부를 포함한다. 여기서, 구동부는 PCB(printed circuit board)에 구현되고, 이러한 PCB는 액정패널의 게이트 라인과 연결되는 게이트 PCB와, 데이터 라인과 연결되는 데이터 PCB로 구분된다. 그리고 이들 각각의 PCB는 액정패널의 일측면에 형성되며 게이트 라인과 연결된 게이트 패드부와, 통상적으로 게이트 패드가 형성된 일측면과 직교하는 상측면에 형성된 데이터 라인과 연결된 데이터 패드부 각각에 TCP(tape carrier package) 형태로서 실장된다.

그런데, 이러한 PCB를 게이트 및 데이터용으로 각각 게이트 패드부와 데이터 패드부에 실장하게 되면 그 부피가 커지게 되고, 그 무게 또한 증가하게 되므로 종래에는 게이트 및 데이터 PCB를 하나로 통합하여 액정패널의 일면에만 실장하는 것 을 특징으로 하는 GIP(Gate In Panel) 구조의 액정표시소자가 제안된 바 있다.

도 1은 종래의 GIP 구조 액정표시소자의 평면도이다.

도 1에 도시된 바와 같이, GIP 구조 액정표시소자(1)는 하부의 어레이 기판(10)과 상부의 컬러필터기판(50), 그리고 두 기판(10, 50) 사이에 충진되어 있는 액정층으로 이루어진다. 이때, 상기 어레이 기판(10)은 크게 화상을 표시하는 액티브 영역(AA)과, 액티브 영역(AA)의 상측으로 위치하는 패드부(PA), 액티브 영역(AA)의 일측에 형성된 게이트 회로부(GCA)와, 게이트 회로부(GCA)의 일측에 형성된 신호입력부(SIA)로 구성된다.

여기서, 상기 액티브 영역(AA)에는 서로 교차하여 화소영역(P)을 정의하는 게이트 라인(13) 및 데이터 라인(28)과 이들 두 배선(13, 28)과 각각 연결된 스위칭 소자인 박막트랜지스터(TR)와 상기 박막트랜지스터(TR)와 연결된 화소전극(43)이 형성된다.

또한, 게이트 회로부(GCA)에는 다수의 스위칭 소자 및 커패시터 등의 조합으로 이루어진 다수의 회로블럭(48)이 구성되고, 이들 중 하나의 회로블럭(48)은 상기 액티브 영역(AA)에 형성된 게이트 라인(13) 및 신호 입력부(SIA)에 형성된 다수의 제2연결배선(35)과 연결된다.

그리고, 신호입력부(SIA)에는 상기 패드부(PA)로부터 연장되는 다수의 제1연결배선(18)과 상기 게이트 회로부(GCA) 내의 각 회로블럭(48)과 연결되는 다수의 제2연결배선(35)이 그 사이에 게이트 절연막을 개재(介在)하여 서로 교차하여 형성된다.

이러한 구성을 갖는 어레이 기판(10)과 대향하는 컬러필터기판(50)에는 상기 액티브 영역(AA)에 대응하여 각 화소영역(P) 마다 순차적으로 반복하여 형성된 적(R), 녹(G), 청(B)의 컬러필터가 구비되고, 상기 컬러필터의 경계 및 컬러필터기판(50)의 테두리부에는 빛샘 방지를 위한 블랙매트릭스가 구비된다.

한편, 상기 GIP 구조 액정표시소자의 어레이기판(10)상에는 게이트 회로부(GCA) 및 신호입력부(SIA)를 형성함과 동시에 상기 신호입력부(SIA)에 형성된 제1연결배선(18)을 상기 패드부(PA)까지 연장시켜 그 일측 끝 부위에 패드(47)를 형성함으로써 상기 패드부(PA)에 부착되는 외부 PCB(미도시)를 통해 신호가 입력되도록 하는 구조를 형성한다.

그리고, 제2연결배선(35)은 데이터 라인(28)이 형성된 게이트 절연막상에 동일 금속물질로서 형성되고, 제1연결배선(18)은 게이트 라인(13)이 형성된 기판(10)상에 동일 금속물질로서 형성되며, 이와 같이 서로 다른 층에 형성된 제1연결배선(18) 및 제2연결배선(35)을 전기적으로 연결시키기 위해 액티브 영역(AA)의 보호층상에서 상기 제1 및 제2연결배선(18, 35)을 동시에 노출시키는 제1콘택홀(42)이 형성된다.

이때, 상기 제1콘택홀(42)을 통해 액티브 영역(AA) 내의 화소전극(43)과 함께 형성된 게이트 연결패턴이 형성됨으로써 이들 두 연결배선(18, 35)을 전기적으로 접속시키게 된다. 따라서, 상기 신호입력부(SIA)에 있어서 보호층 상부로는 그 하부의 제1 및 제2연결배선(18, 35)과 동시에 접촉하는 다수의 게이트 연결패턴이 형성된다.

그리고, 상기 보호층 상부에 다수의 게이트 연결패턴이 형성됨으로써 상기 게이트 연결패턴이 형성된 어레이기판(10)과 컬러필터층 및 공통전극이 전면(全面)에 형성된 컬러필터기판(50), 그리고 두 기판(10, 50)의 테두리 부위, 더 정확하게는 액티브 영역(AA) 외곽 테두리를 따라 도전볼(75)을 포함하는 씰 패턴(80)이 형성되는데, 이들 두 기판(10, 50)의 합착에 의해 어레이 기판(10)의 테두리에 형성된 공통전압배선(미도시)과 컬러필터기판(50)의 공통전극이 실 패턴(30)을 통해 서로 도통하게 된다.

그런데, 이와 같은 GIP 구조 액정표시소자의 제조과정에서 씰 패턴을 형성하는 실런트 도포시 씰 도포장치의 정밀도 및 기타 요인들로 인해 씰런트가 어레이 기판의 외곽에 정확하게 적하(dispensing) 혹은 프린팅되지 않게 되고, 또 어레이 기판 및 컬러필터기판의 합착시 액티브 영역(AA)과 그 가장자리영역에서의 압착력의 차에 따라 그 합착 정도도 전 영역에서 균일하지 않게 된다.

이로 인해 액정패널의 가장자리영역, 특히 모서리 영역에서 실런트의 퍼짐 정도가 심하게 되어 게이트 회로부의 게이트 연결패턴과 서로 접촉하게 되고 그 결과 회로의 쇼트(short) 현상 등이 발생하고 있다.

물론 지금까지 설명한 종래의 GIP 구조의 액정표시소자가 아니라 하더라도, 예컨대 게이트 구동회로를 TCP에 실장한 후 어레이 기판의 게이트 라인 패드에 연결하는 비-GIP 구조의 액정표시소자의 경우에도 어레이 기판 및 컬러필터기판의 합착시 그 합착 정도가 전 영역에서 균일하지 않게 되고, 무엇보다 가장자리영역에서 발생하는 실런트의 퍼짐 정도 차이로 인해 부분적인 밝음 현상이 발생하고 있다.

본 발명은 상기와 같은 문제점을 개선하기 위하여 안출된 것으로서, 그 목적은 GIP 구조의 액정표시소자 및 비-GIP 구조의 액정표시소자에서 공통전압배선상에 오버랩되어 형성되는 실런트의 도포 위치 및 퍼짐 정도를 가늠하여 실런트에 의한 액정표시소자의 불량을 효과적으로 판별해내고, 또 그 과정에서 축적된 데이터들을 액정표시소자의 마진 설계 등에 활용할 수 있도록 하려는 실런트 검사 패턴이 구비된 액정표시소자를 제공함에 있다.

상기의 목적을 달성하기 위한 본 발명에 따른 액정표시소자는 제1기판 및 제2기판과; 상기 제1기판상에서 화소를 정의하는 다수의 게이트 라인 및 데이터 라인과; 상기 제1기판의 화소마다 형성된 박막 트랜지스터와; 상기 제1기판의 적어도 일측 가장자리영역에 형성된 격자형태의 공통전압배선과; 상기 제2기판에 형성된 공통전극과; 상기 제1기판상의 공통전압배선에 오버랩(overlap)되어 형성돼 제2기판을 합착하며, 내부에 도전 볼을 포함하여 상기 공통전압배선과 상기 공통전극을 전기적으로 접속시키는 실런트(sealant)가 패터닝된 실 패턴(seal pattern)과; 상기 제1기판상에서 격자형태를 이루는 공통전압배선의 영역 내에서 일정간격을 두고 배치·형성되어 실런트의 도포 위치 및 퍼짐 정도를 관찰할 수 있도록 하는 실런트 검사패턴; 및 상기 제1기판 및 제2기판 사이에 형성된 액정층을 포함하여 구성되는 것을 특징으로 한다.

상기의 구성 결과 본 발명은 실런트의 도포 위치 및 퍼짐 정도를 명확한 기준을 통해 판별해 낼 수 있고, 그 과정에서 실런트 관련 불량 발생의 경향성 및 특정사항(specification)은 데이터 축적을 통해 효과적으로 관리할 수 있게 되며, 불량 분석시에도 실측 대신 도포 정도를 확인하여 보다 효과적인 분석을 진행할 수 있다.

이하, 도면을 참조하여 상기 구성과 관련해 좀더 구체적으로 살펴보고자 한다.

도 2는 본 발명에 따른 액정표시소자의 평면도이고, 도 3은 도 2의 절단선(A-A')을 따라 본 하나의 예에 따른 절단면도이다.

도 2 및 도 3에 도시된 바와 같이, 본 발명에 따른 액정표시소자는 서로 대향하여 합착된 제1기판(110) 및 제2기판(140), 그리고 두 기판(110, 140) 사이에 주입되어 형성된 액정층(미도시)으로 구성되어 있다. 여기서, 상기 제1기판(110) 및 제2기판(140)은 외곽 가장자리영역으로 형성된 실런트(150)에 의해 서로 합착되는데, 이때 실런트(150)가 경화되어 형성된 실 패턴은 제1기판(110)상에서 격자형태를 이루어 형성되는 공통전압배선(130)상에 오버랩되어 형성되며, 두 기판(110, 140)의 합착 후 그 실런트(150)의 도포 위치 혹은/및 퍼짐 정도 등은 격자형태를 이루는 공통전압배선(130)의 영역 내에서 일정간격을 두고 배치·형성되는 실런트 검사패턴(131)(혹은 가늠자 패턴)을 통해 관찰될 수 있다.

상기 제1기판(110)상에는 매트릭스(matrix) 형태로 배치된 복수의 화소들을 각각 정의하는 다수의 게이트 라인(124)과 데이터 라인(125)이 서로 교차·형성되며, 이때 각각의 화소 내부에는 화소전극(123)이 형성되어 있다. 또한 화소 내에는 박막트랜지스터가 각각 구비되어 있어 그 박막트랜지스터는 외부로부터 게이트 라인(124)에 인가되는 게이트 신호에 동작하고 그와 동시에 데이터 라인(125)을 통해 입력되는 화소전압(Vdata) 혹은 영상신호를 화소전극(123)에 인가한다.

또한, 상기 게이트 라인(124)과 데이터 라인(125)의 일측 끝 부위에는 각각 게이트 패드(124a)와 데이터 패드(125a)가 형성되어 있어 외부 시스템과 전기적으로 접속하고, 이를 통해 외부로부터의 신호를 게이트 라인(124)과 데이터 라인(125)에 각각 공급한다. 이때, 외부 시스템은 게이트 패드(124a)에 부착되고 게이트 구동 IC가 실장된 게이트 TCP(Tate Carrier Package)(124b)와 데이터 패드(125a)에 부착되고 데이터 구동 IC가 실장된 데이터 TCP(125b), 그리고 게이트 TCP(124b) 및 데이터 TCP(125b)에 접속되어 제신호(諸信號)를 생성하는 PCB를 포함한다.

좀더 덧붙이면, 제1기판(110)상에는 게이트 구동 IC가 실장된 게이트 TCP(124b)와 데이터 구동 IC가 실장된 데이터 TCP(125b)가 부착되어 제1기판(110)에 형성된 게이트 패드(124a)와 데이터 패드(125a)에 각각 주사신호와 화상신호를 공급하게 된다. 또한 데이터 TCP(125b)에는 공통전압발생회로 등의 각종 회로가 전기적으로 접속되어 있는데, 이와 같은 공통전압발생회로는 제1기판(110)의 공통전압배선(130)과 접속되어 공통전압(Vcom)을 인가한다.

물론, 제1기판(110)상에 형성되는 공통전압배선(130)은 게이트 라인(124) 및 게이트 라인(124)의 일측 끝 부위에 형성된 게이트 패드(124a)와 동일층에 형성되거나 혹은 절연막을 개재(介在)하여 데이터 라인(125)과 동일층에 형성될 수 있으므로 제1기판(110)상에 형성된 공통전압배선(130)은 예컨대 ㅡ자, L자, ㄷ자, 혹은 일부가 개방된 ㅁ자 형상 중 하나의 형태를 이룰 수 있다.

이때, 이러한 공통전압배선(130)은 도면에서와 같이 격자형태로 패터닝되어 있다. 이는 공통전압배선(130)상에 오버랩되어 형성되어 있는 실런트(150)의 경화(硬化)를 용이하게 하는데, 이러한 격자형태를 이루는 공통전압배선(130)은 실런트(150)의 UV 경화에 더욱 바람직할 수 있다. 이와 같은 UV 경화공정은 격자형태를 이루는 공통전압배선(130)상에 실런트(150)를 도포하고, 제1기판(110) 및 제2기판(140)을 합착한 후, 공통전압배선(130)이 형성된 제1기판(110)의 하부로부터 UV를 조사함으로써 이루어지고 있다.

물론, 실런트(150)는 그 내부에 다수의 도전 볼(151)을 포함하고 있는데, 이와 같은 도전 볼(151)을 통해 격자형태를 이루는 공통전압배선(130)과 이후 기술(記述)되는 제2기판(140)상의 공통전극(143)이 서로 전기적으로 도통하고 있다.

상기 실런트(150)에 의해 합착된 제2기판(140)의 화소영역에는 상기 제1기판(110)의 화소전극(123)에 각각 대응하여 적(R), 녹(G), 청(B)의 컬러를 구현하는 컬러필터가 형성되어 있고, 그 컬러필터상에는 공통전극(143)이 형성되어 화소전극(123)과 대향한다. 물론 제2기판(140)은 컬러필터를 각각 구획하는 블랙매트릭스를 포함하고 있다. 상기 공통전극(143)에는 공통전압배선(130)과 공통전압배 선(130)상에 형성된 실(seal) 패턴을 통해 공통전압(Vcom)이 인가되어 상기 화소전극(123)에 인가된 R, G, B의 화소전압(Vdata)과 서로 전계를 생성하게 된다.

보통 제1기판(110)의 공통전압배선(130)상에 경화되어 있는 실런트(150)는 프린팅 혹은 적하 공정에서 설정된 적정량으로 도포되는지를 확인하기 위해 그 단면적이 점검되고 있다. 그런데 실질적으로 이러한 도포되는 실런트(150)의 단면적이 관찰되고 있다 할지라도 실런트 도포장치 등에 기인해 상기 공통전압배선(130)상에 정확하게 일치되어 실런트(150)가 도포되지 않을 뿐만 아니라, 공통전압배선(130)상에 일치되어 도포된 실런트(150)의 경우에도 화상이 구현되는 화상영역(이는, 화소부 혹은 액티브영역으로도 명명된다)과 그 가장자리영역 등에서 서로 동일하게 압착이 이루어지지 않게 됨으로써 실런트(150)의 퍼짐 정도가 달라지게 되고, 그 결과 제1기판(110)과 제2기판(140) 사이에 균일한 셀-갭(cell-gap)이 유지되지 않게 된다.

본 발명에서는 이러한 문제점이 발생하게 되는 것을 가정할 때, 제1기판(100)상에 형성되어 격자형태를 이루는 공통전압배선(130) 그 자체를 실런트(150)의 퍼짐 정도를 판단할 수 있는 일종의 가늠자 패턴, 즉 실런트 검사용으로 활용하여 실런트(150)의 불량상태를 점검할 수 있다. 그러나, 이와 같이 실런트 검사용 가늠자 패턴으로 제1기판(110)상에 형성되는 공통전압배선(130)은 저항 등의 문제를 고려해 볼 때 그 선폭을 줄여 형성하는 데에 한계가 뒤따를 수 있고, 또 그 선폭이 넓게 형성되어 충분한 가늠자의 역할을 수행하지 못하게 될 수 있다.

따라서, 본 발명은 격자형태를 이루는 공통전압배선(130) 그 자체를 실런 트(150)의 도포 위치 혹은 퍼짐 정도의 가늠자로 활용할 수 있는 것을 넘어, 더 나아가서는 격자형태를 이루는 공통전압배선(130) 사이의 공간에서 서로 일정 거리를 유지하여 일렬로 배치되어 형성되거나, 혹은 사선(斜線)으로 배치·형성되어 일종의 눈금과 같은 가늠자 역할을 하는 실런트 검사패턴(131)을 추가적으로 구비하고 있다.

이와 같은 실런트 검사패턴(131)은 공통전압배선(130)이 제1기판(110)상에서 차지하는 단축방향으로 형성되어 있으며, 공통전압배선(130)을 따라 모든 영역에서 형성되는 것이 가능하고, 더 바람직하게는 제1기판(110)과 제2기판(140)이 합착되는 공통전압배선(130)의 모서리 영역에 형성되는 것이 요구되고 있다.

예컨대, 격자형태를 이루는 공통전압배선(130)의 공간에 형성된 실런트 검사패턴(131)은 공통전압배선(130)의 전체 폭 중 그 가운데 영역을 기준으로 하는 실런트 검사패턴(131)을 형성하고, 그 기준점에서 좌우로는 일정 거리를 유지하여 형성된 실런트 검사패턴(131)이 추가적으로 형성되어 있다. 물론 여기서 실런트 검사패턴(131)은 막대형, 원형, 사각형 혹은 삼각형과 같은 다양한 형상을 이루어 형성될 수 있고, 또 기준되는 실런트 검사패턴(131)은 어느 곳에 위치해도 관계없다. 즉, 가장자리영역에 형성된 실런트 검사패턴(131)이 기준점이 됨으로써 실런트(150) 도포시 명확한 기준을 제공해 줄 수 있다.

이와 관련해, 현재의 공정 기술로서는 실런트 검사패턴(131)의 폭이 최하 4㎛까지 형성·가능하며, 공통전압배선(130)의 정 중앙에 대응하여 형성된 기준되는 실런트 검사패턴(131)과 그 좌우에 서로 위치하는 실런트 검사패턴(131)간 간격은 0.5mm 혹은 1mm 간격으로 형성될 수 있는데, 이때 실런트 검사패턴(131)간 간격은 공통전압배선(130)의 설계 형태에 따라 얼마든지 변경될 수 있다.

위의 결과, 공통전압배선(130)의 가운데 영역에서 기준점을 제공하는 실런트 검사패턴(131)은 실런트(150) 도포시 그 도포 위치를 명확하게 제시해 줄 수 있음과 동시에 두 기판의 합착 후 기준되는 실런트 검사패턴(131)과 그 좌우에서 소정간격을 두고 형성된 실런트 검사패턴(131)들을 통해 실런트(150)의 퍼짐 정도가 어느 정도인지 확인·가능하게 됨으로써 결국 기판의 가운데 영역과 그 가장자리영역에서의 압착력의 차이를 판단할 수 있게 된다.

이때, 공통전압배선(130)과 실런트 검사패턴(131)상에 도포되어 경화된 실런트(150) 혹은 실 패턴은 제1기판(110)의 하부로부터 육안 판정에 의해 이루어질 수도 있겠지만, 더 정확하게는 현미경 등을 통해 검사가 이루어질 것이다.

이와 같이 공통전압배선(130) 내의 실런트 검사패턴(131), 즉 가늠자 패턴을 통해 실런트(150)의 퍼짐 정도를 판정 혹은 분석해 냄으로써 서로 대향하여 합착된 두 기판의 모서리 영역을 포함하는 가장자리영역에서의 셀-갭 차이를 판단할 수 있게 되고, 이를 통해 액정표시소자의 양호 및 불량 상태를 더욱 명확한 기준(혹은 축적된 데이터)에 의해 관리할 수 있게 된다.

가령, 합착된 두 기판의 모서리 영역을 포함하는 가장자리영역에서의 셀-갭 차이에 의해 에지(edge) 밝음 현상이 발생하는 액정표시소자의 경우 실런트 검사패턴(131)을 통해 실런트(150)의 도포 위치 및 퍼짐 정도를 확인함으로써 양호 및 불량 상태를 더욱 정확하게 판단해 낼 수 있게 된다.

이하에서는, 도 2 및 도 3을 계속 참조하여 본 발명의 제조방법에 대하여 간략하게 살펴보고자 한다.

먼저, 제1기판(110)은 화상이 구현되는 화소부와 화상이 구현되지 않는 비-화소부로 구분되는데, 화소부에서는 게이트 전극 및 게이트 라인(124)이 형성되고, 비-화소부에서는 게이트 라인(124)에 연장된 게이트 패드(124a), 그리고 격자형태의 공통전압배선(130) 및 실런트 검사패턴(131)이 동시에 형성된다.

이때, 상기 패턴들은 유리기판 혹은 석영기판 등으로 이루어진 제1기판(110)상에 텅스텐, 몰리브덴 등의 금속층을 증착하고, 포토레지스트를 도포한 후 마스크를 적용하여 현상 및 식각을 거쳐 형성된다.

이어, 상기 화소부의 게이트 전극과 비-화소부의 공통전압배선(130) 및 실런트 검사패턴(131)이 형성된 제1기판(110)상에 절연막(112)이 형성되고, 또 화소부의 절연막(112)상에는 비정질실리콘(a-Si)로 이루어진 반도체층과, 인(P)이 고농도로 도핑된 n+ 비정질 실리콘으로 이루어진 오믹콘택층이 적층된 액티브층이 형성된다.

또한, 상기 액티브층의 상부에 소스 및 드레인 전극이 오버랩되어 형성됨으로써 게이트 전극과 함께 박막트랜지스터를 이루고, 이와 동시에 절연막(112)상에 패터닝된 데이터 라인(125)이 형성된다. 여기서, 상기 액티브층 상부에 소스 전극과 드레인 전극이 일정하게 이격되어 대향하도록 패터닝된다.

상기 소스 전극과 드레인 전극이 이격되는 영역의 반도체층 상부에 형성된 오믹콘택층은 소스 전극과 드레인 전극의 패터닝 과정에서 제거된다. 이때, 오믹콘 택층이 제거되어 노출된 반도체층은 TFT의 채널영역으로 정의된다.

물론, 비-화소부에서 절연막(112)상에 적층된 금속층은 모두 제거된다.

그리고, 상기 화소부의 TFT와 비-화소부의 절연막(112)상에는 보호막(114)이 형성된다. 이때, 보호막(114)은 질화실리콘(SiNx) 또는 산화실리콘(SiOx) 등과 같은 무기 절연막이 적용될 수 있으며, 액정표시소자의 개구율을 향상시키기 위하여 유전율이 낮은 벤조싸이클로부텐(benzocyclobuten: BCB), 스핀-온-글래스(spin on glass) 또는 아크릴과 같은 유기 절연막이 적용될 수 있다.

그리고, 상기 화소부에서 드레인 전극의 일부가 외부로 노출되는 콘택홀이 형성되고, 비-화소부에서는 격자형태의 공통전압배선(130)을 따라 콘택홀(미표기)이 형성된다.

또한, 상기 화소부에는 드레인 전극과 전기적으로 접속하는 화소전극(123)이 형성된다. 이때, 화소전극(123)은 ITO(Indium Tin Oxide)나 IZO(Indium Zinc Oxide)와 같은 투명한 도전물질로 이루어진다.

그 이외에도 제1기판(110)의 화소부상에는 배향막 형성과정과 러빙(rubbing) 등의 공정이 추가적으로 이루어지는데, 이와 같은 배향막은 보통 폴리이미드계 고분자 화합물을 러빙에 의하여 배향막으로 사용할 수 있으며, 그 두께는 대략 500-1000Å정도에 해당될 수 있다.

한편, 제2기판(140)상에는 상기 제1기판(110)상의 게이트 라인(124), 데이터 라인(125), 박막트랜지스터, 및 공통전압배선(130) 등에 대응하는 블랙매트릭스가 형성된다. 이때, 블랙매트릭스 또한 앞서서와 마찬가지로 포토리소그래피공정을 통 해 형성된다.

이어, 상기 제1기판(110)상의 게이트 라인(124)과 데이터 라인(125)에 대응하여 구획되어 형성된 블랙매트릭스 사이의 제2기판(140)상에는 R, G, B의 컬러필터가 순차적으로 형성된다.

다시 말해, 블랙매트릭스가 형성된 제2기판(140)상에 R의 포토 레진을 도포한 후, 포토리소그래피공정을 통해 해당영역에 R의 컬러필터를 먼저 형성하고, 이와 같은 방식으로 G 및 B의 컬러필터도 순차적으로 형성한다.

그리고 R, G, B의 컬러필터가 형성된 제2기판(140)상에는 오버코트층(141)이 형성되며, 상기 오버코트층(141)상에는 ITO 혹은 IZO 등의 투명전극으로 이루어진 공통전극(143)이 형성된다.

이외에 상기 제1기판(110)의 화소부와 대응하는 공통전극(143)상에는 배향막 형성과정과 러빙(rubbing) 등의 공정이 추가적으로 이루어지며, 이때 배향막은 보통 폴리이미드계 고분자 화합물을 러빙에 의하여 사용하게 된다.

이와 같이 형성된 제1기판(110)과 제2기판(140)이 준비되면, 상기 제1기판(110)의 비-화소부에서 외부로 노출되어 있는 격자형태의 공통전압배선(130) 및 그 공통전압배선(130)의 영역 내에 형성되어 있는 실런트 검사패턴(131)상에는 그 공통전압배선(130)을 따라 도전성의 실런트(150)가 도포되어 제1기판(110) 혹은 제2기판(140)상에서 폐쇄된 영역(closed area)을 갖는다.

그리고, 상기 도전성의 실런트(150)에 의해 폐쇄된 공간, 즉 화소부 영역상에는 액정이 적하된다.

이어, 상기 제2기판(140)상의 비-화소부에서 외부로 노출되어 있는 공통전극(143)과 상기 제1기판(110)상의 실런트(150)가 서로 전기적으로 접속되도록 제2기판(140)과 제1기판(110)이 서로 합착된다.

이를 통해, 위에서와 같이 도전성을 띠는 실런트(150)에 의해 폐쇄된 공간, 즉 화소부 영역상에는 적하된 액정이 화소부의 전 영역에 균일하게 확산되어 형성되고, 이와 동시에 실런트(150)는 합착되는 두 기판의 압착력에 의해 확산 혹은 퍼짐이 발생하게 된다.

이와 같이 실런트(150)에 의해 제2기판(140)과 서로 합착하는 제1기판(110)의 하부로부터 UV를 조사하게 되면, 실런트(150)의 경화가 이루어져 실 패턴을 형성하게 된다.

도 4는 도 2의 절단선(A-A')을 따라 본 다른 예의 절단면도이다.

도 4에 도시된 바와 같이, 제1기판(210)상에는 화상이 구현되는 화소부와 화상이 구현되지 않는 비-화소부로 구분되는데, 화소부에서는 게이트 전극 및 게이트 라인이 형성되고, 비-화소부에서는 게이트 라인에 연장된 게이트 패드, 그리고 격자형태의 공통전압배선(230) 및 실런트 검사패턴(231)이 동시에 형성된다.

이때, 상기 패턴들은 유리기판 혹은 석영기판 등으로 이루어진 제1기판(210)상에 텅스텐, 몰리브덴 등의 금속층을 증착하고, 포토레지스트를 도포한 후 마스크를 적용하여 현상 및 식각을 거쳐 형성된다.

이어, 상기 화소부의 게이트 전극과 비-화소부의 공통전압배선(230) 및 실런트 검사패턴(231)이 형성된 제1기판(210)상에 절연막(212)이 형성되고, 또 화소부 의 절연막(212)상에는 비정질실리콘(a-Si)로 이루어진 반도체층과, 인(P)이 고농도로 도핑된 n+ 비정질 실리콘으로 이루어진 오믹콘택층이 적층된 액티브층이 형성된다.

또한, 상기 액티브층의 상부에 소스 및 드레인 전극이 오버랩되어 형성됨으로써 게이트 전극과 함께 박막트랜지스터를 이루고, 이와 동시에 절연막(212)상에 패터닝된 데이터 라인이 형성된다. 여기서, 상기 액티브층 상부에 소스 전극과 드레인 전극이 일정하게 이격되어 대향하도록 패터닝된다.

상기 소스 전극과 드레인 전극이 이격되는 영역의 반도체층 상부에 형성된 오믹콘택층은 소스 전극과 드레인 전극의 패터닝 과정에서 제거된다. 이때, 오믹콘택층이 제거되어 노출된 반도체층은 TFT의 채널영역으로 정의된다.

물론, 비-화소부에서 절연막(212)상에 적층된 금속층은 모두 제거된다.

그리고, 상기 화소부의 TFT와 비-화소부의 절연막(212)상에는 보호막(214)이 형성된다. 이때, 보호막(214)은 질화실리콘(SiNx) 또는 산화실리콘(SiOx) 등과 같은 무기 절연막이 적용될 수 있으며, 액정표시소자의 개구율을 향상시키기 위하여 유전율이 낮은 BCB, 스핀-온-글래스 또는 아크릴과 같은 유기 절연막이 적용될 수 있다.

그리고, 상기 화소부에서 드레인 전극의 일부가 외부로 노출되는 콘택홀이 형성되고, 비-화소부에서는 격자형태의 공통전압배선(230)상에(혹은 공통전압배선(230)을 따라) 콘택홀(미표기)이 형성된다.

또한, 콘택홀이 형성된 상기 보호막(214)상에는 투명 전극을 증착한 후 그 투명 전극을 포토리소그래피공정을 통해 패터닝 함으로써 상기 화소부에는 드레인 전극과 전기적으로 접속하는 화소전극이 형성되고, 비-화소부의 콘택홀을 통해서는 공통전압배선(230)과 전기적으로 접속하는 도전패턴(223a)이 형성된다. 여기서, 화소전극 및 도전패턴(223a)은 ITO나 IZO와 같은 투명한 도전물질로 이루어진다.

그 이외에도 제1기판(110)의 화소부상에는 배향막 형성과정과 러빙 등의 공정이 추가적으로 이루어지는데, 이와 같은 배향막은 보통 폴리이미드계 고분자 화합물을 러빙에 의하여 배향막으로 사용할 수 있으며, 그 두께는 대략 500-1000Å정도에 해당될 수 있다.

또한, 제2기판(240)상에는 앞서서와 마찬가지로 상기 제1기판(210)상의 게이트 라인, 데이터 라인, 박막트랜지스터, 및 공통전압배선(230) 등에 대응하는 블랙매트릭스가 형성된다. 이때, 블랙매트릭스 또한 포토리소그래피공정을 통해 형성된다.

이어, 상기 제1기판(210)상의 게이트 라인과 데이터 라인에 대응하여 구획되어 형성된 블랙매트릭스 사이의 제2기판(240)상에는 R, G, B의 컬러필터가 순차적으로 형성된다.

다시 말해, 블랙매트릭스가 형성된 제2기판(240)상에 R의 포토 레진을 도포한 후, 포토리소그래피공정을 통해 해당영역에 R의 컬러필터를 먼저 형성하고, 이와 같은 방식으로 G 및 B의 컬러필터도 순차적으로 형성한다.

그리고 R, G, B의 컬러필터가 형성된 제2기판(240)상에는 오버코트층(241)이 형성되며, 상기 오버코트층(241)상에는 ITO 혹은 IZO 등의 투명전극으로 이루어진 공통전극(243)이 형성된다.

이외에 상기 제1기판(210)의 화소부와 대응하는 공통전극(243)상에는 배향막 형성과정과 러빙 등의 공정이 추가적으로 이루어지며, 이때 배향막은 보통 폴리이미드계 고분자 화합물을 러빙에 의하여 사용하게 된다.

이와 같이 형성된 제1기판(210)과 제2기판(240)이 준비되면, 상기 제1기판(210)의 비-화소부에서 격자형태의 공통전압배선(230)과 전기적으로 접속하고 있는 도전패턴(223a)상에는 그 공통전압배선(230)을 따라 도전성의 실런트(250)가 도포되어 제1기판(210) 혹은 제2기판(240)상에서 폐쇄된 영역을 갖는다.

여기서, 실런트(250)는 그 내부에 다수의 도전 볼(251)을 포함하고 있는데, 이와 같은 도전 볼(251)은 격자형태를 이루는 공통전압배선(230)상의 도전패턴(223a)과 제2기판(240)상의 공통전극(243)을 서로 전기적으로 도통시키게 된다.

그리고, 상기 도전성의 실런트(250)에 의해 폐쇄된 공간, 즉 화소부 영역상에는 액정이 적하된다.

이어, 상기 제2기판(240)상의 비-화소부에서 외부로 노출되어 있는 공통전극(243)과 상기 제1기판(210)상의 실런트(250)가 서로 전기적으로 접속되도록 제2기판(140)과 제1기판(110)을 서로 합착한다.

이를 통해, 위에서와 같이 도전성을 띠는 실런트(250)에 의해 폐쇄된 공간, 즉 화소부 영역상에는 적하된 액정이 화소부의 전 영역에 균일하게 확산되어 형성되고, 이와 동시에 실런트(250)는 합착되는 두 기판의 압착력에 의해 확산 혹은 퍼짐이 발생하게 된다.

이와 같이 실런트(250)에 의해 제2기판(240)과 서로 합착하는 제1기판(210)의 하부로부터 UV를 조사하게 되면, 실런트(250)의 경화가 이루어지게 된다.

지금까지의 내용들에 근거해 볼 때, 본 발명에 따른 액정표시소자는 공통전압배선(130, 230)과 실런트 검사패턴(131, 231)을 게이트 라인(124)과 동일층에 형성하거나, 혹은 데이터 라인(125)과 동일층에 형성하는 것이 가장 바람직하다. 이는 어디까지나 격자형태를 이루는 공통전압배선(130, 230)과 그 공통전압배선(130, 230) 영역 내의 사이의 공간에서 실런트 검사패턴(131, 231)이 포토리소그래피공정시 하나의 마스크를 통해 동시에 패터닝됨으로써 마스크의 정렬오차 등에 기인하여 발생할 수 있는 공정 오차를 줄이려는데 있다.

바꿔 말해서, 본 발명은 가령 게이트 라인(124)과 동일층에 실런트 검사패턴(131, 231)을 형성하고 데이터 라인(125)과 동일층에 공통전압배선(130, 231)을 형성하는 것도 얼마든지 가능할 수 있다. 물론 그 반대의 과정도 마찬가지이다. 이때, 공정상 발생할 수 있는 미세한 오차 등으로 인해 실런트 검사패턴(131, 231)이 격자형태를 이루는 공통전압배선(130, 230) 사이의 공간에 정확하게 형성되는 것이 아니라 공통전압배선(130, 230)상의 영역에 오버랩되어 형성될 수도 있을 것이다. 이와 같은 경우에는 공통전압배선(130, 230)에 의해 실런트 검사패턴(131, 231)이 정확한 가늠자의 역할을 수행할 수 없게 된다.

그렇지만, 본 발명은 이와 같은 경우가 아니라면 공통전압배선(130, 230) 혹은 실런트 검사패턴(131, 231)이 형성되는 층 혹은 위치에 대하여 특별히 한정하지는 않을 것이며, 따라서 본 발명에 따른 실런트 검사패턴(131, 231)은 외부로부터 실런트(150, 250)의 도포 위치 및 퍼짐 정도를 관찰할 수 있다면 어느 층에 형성되어도 무관할 것이다.

더 나아가서, 본 발명에 따른 실런트 도포 위치 및 퍼짐 정도를 가늠하는 실런트 검사패턴(131, 231)을 갖는 액정표시소자는 비-GIP 구조뿐만 아니라 도 1에 개시했던 GIP 구조의 액정표시소자에도 물론 적용될 수 있다. 여기서, 도 1에 도시된 바 있는 GIP 구조의 액정표시소자는 어레이기판상에 게이트 회로부 및 신호입력부를 형성함과 동시에 상기 신호입력부에 형성된 제1연결배선(18)을 상기 패드부(PA)까지 연장시켜 그 일끝단에 패드(47)를 형성함으로써 상기 패드부(PA)에 부착되는 외부 PCB(미도시)를 통해 신호가 입력되도록 하는 구조를 형성한다.

도 1은 종래의 GIP 구조 액정표시소자의 평면도

도 2는 본 발명에 따른 액정표시소자의 평면도

도 3은 도 2의 절단선(A-A')을 따라 본 하나의 예에 따른 절단면도

도 4는 도 2의 절단선(A-A')을 따라 본 다른 예의 절단면도

Claims

제1기판 및 제2기판;

상기 제1기판상에서 화소를 정의하는 다수의 게이트 라인 및 데이터 라인;

상기 제1기판의 화소마다 형성된 박막 트랜지스터;

상기 제1기판의 적어도 일측 가장자리영역에 형성된 격자형태의 공통전압배선;

상기 제2기판에 형성된 공통전극;

상기 제1기판의 공통전압배선상에 오버랩(overlap)되어 형성돼 제2기판을 합착하며, 내부에 도전 볼을 포함하여 상기 공통전압배선과 상기 공통전극을 전기적으로 접속시키는 실런트(sealant)가 패터닝된 실 패턴(seal pattern);

상기 제1기판상에서 격자형태를 이루는 공통전압배선의 영역 내에서 일정간격을 두고 배치·형성되어 실런트의 도포 위치 및 퍼짐 정도를 관찰할 수 있도록 하는 실런트 검사패턴; 및

상기 제1기판 및 제2기판 사이에 형성된 액정층을 포함하여 구성되는 액정표시소자.
제1항에 있어서, 상기 공통전압배선 및 실런트 검사패턴은 게이트 라인과 동일층에 형성되는 것을 특징으로 하는 액정표시소자.
제1항에 있어서, 상기 공통전압배선 및 실런트 검사패턴은 데이터 라인과 동일층에 형성되는 것을 특징으로 하는 액정표시소자.
제1항에 있어서, 상기 실런트 검사패턴은 막대형, 원형, 삼각형, 사각형 중 어느 하나의 형태를 이루어 형성되는 것을 특징으로 하는 액정표시소자.
제1항에 있어서, 상기 공통전압배선의 영역 내에서 일정간격을 두고 배치·형성된 실런트 검사패턴은 일직선을 이루거나, 혹은 사선(斜線)을 이루어 형성되는 것을 특징으로 하는 액정표시소자.
제1항에 있어서, 상기 공통전압배선과 실 패턴 사이에는 ITO(Indium Tin Oxide) 도전 물질로 이루어진 도전패턴을 추가적으로 포함할 수 있는 것을 특징으로 하는 액정표시소자.