KR20070004780A - 단위층 포스트처리 촉매 화학 증착 장치 및 그 막 형성방법 - Google Patents

단위층 포스트처리 촉매 화학 증착 장치 및 그 막 형성방법 Download PDF

Info

Publication number
KR20070004780A
KR20070004780A KR1020067019946A KR20067019946A KR20070004780A KR 20070004780 A KR20070004780 A KR 20070004780A KR 1020067019946 A KR1020067019946 A KR 1020067019946A KR 20067019946 A KR20067019946 A KR 20067019946A KR 20070004780 A KR20070004780 A KR 20070004780A
Authority
KR
South Korea
Prior art keywords
gas
film
surface treatment
thin film
unit layer
Prior art date
Application number
KR1020067019946A
Other languages
English (en)
Other versions
KR100882174B1 (ko
Inventor
마키코 기타조에
히로미 이토
신 아사리
가즈야 사이토
Original Assignee
가부시키가이샤 알박
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 알박 filed Critical 가부시키가이샤 알박
Publication of KR20070004780A publication Critical patent/KR20070004780A/ko
Application granted granted Critical
Publication of KR100882174B1 publication Critical patent/KR100882174B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02277—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition the reactions being activated by other means than plasma or thermal, e.g. photo-CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

실리콘 질화막 등의 면내 균일성, 스텝 커버리지, 및 막 품질을 개선하고 각 단위층에 대한 막을 형성한 이후에 표면 처리를 수행함으로써 박막을 형성할 수 있는 단위층 포스트-처리 화학-증착 장치 및 그 단위층 포스트-처리 막 형성 방법을 제공하기 위한 것이다.
1 사이클로서 실란 가스와 암모니아 가스의 혼합 가스를 소스 가스로서 직사각형 펄스 형으로 반응 용기 (2) 에 도입하고 촉매체 (8) 에 의해 소스 가스를 접촉 및 열적-분해하며, 기판 (5) 상에 실리콘 질화막을 형성하는 막 형성 단계, 암모니아 가스를 촉매체 (8) 와 접촉하게 한 후 기판 (5) 상에 실리콘 질화막의 표면상에 암모니아 가스를 블리칭하는 표면 처리 단계 및 수소 가스를 촉매체 (8) 와 접촉하게 한 후 기판 (5) 상에 실리콘 질화막의 표면상에 수소 가스를 블리칭하는 다른 표면 처리 단계를 1 사이클로서 이용하고, 1 사이클의 단계를 반복함으로써, 각 단위층에 대해 포스트-처리된 박막이 적층된다.
단위층 포스트-처리 촉매 화학 증착 장치, 실리콘 질화막, 면내 균일성

Description

단위층 포스트처리 촉매 화학 증착 장치 및 그 막 형성 방법{UNIT LAYER POSTTREATING CATALYTIC CHEMICAL VAPOR DEPOSITION APPARATUS AND METHOD OF FILM FORMATION THEREWITH}
본 발명은 단위층 마다 막을 형성한 후 표면 처리 및 박막을 적층 (laminate) 하기 위한 촉매 화학 증착 방법에 따른 단위층 포스트-처리 촉매 화학-증착 장치 및 그 막 형성 방법에 관한 것이다.
다양한 형태의 반도체 디바이스, 액정 디스플레이 (LCD) 등은 기판상에 소정의 박막을 형성함으로써 각각 제작된다. 막 형성 방법으로서, 예를 들어, CVD 방법 (또한, 화학 기상 성장 방법 또는 화학 증착 방법으로 칭함) 이 종래부터 이용되어 왔다.
CVD 방법으로서, 열 CVD 방법, 플라즈마 CVD 방법 등이 종래부터 알려져 왔다. 그러나, 최근에, 촉매로서 가열된 텅스텐 등의 소선 (素線) (이후, 촉매체로 칭함) 을 이용하여 기판상에 퇴적된 막을 형성함으로써, 반응 챔버로 공급되는 소스 가스를 촉매체와 접촉시키고 그 가스를 분해시키는, 촉매 CVD 방법 (또한, Cat-CVD 방법 또는 열선 CVD 방법으로도 칭함) 이 실질적으로 이용되어 왔다.
촉매 CVD 방법은 열 CVD 방법의 경우와 비교하여 저온에서 막을 형성할 수 있고, 기판이 플라즈마 CVD 방법의 경우와 같이 플라즈마의 발생으로 인해 손상되는 문제가 없다. 따라서, 촉매 CVD 방법은 차세대 반도체 디바이스, (LCD 와 같은) 디스플레이 디바이스 등에 대한 막 형성 방법으로서 주목받는다.
상기 촉매 CVD 방법에 의한 실리콘 질화막을 형성하는 경우에, 필요 두께를 가진 실리콘 질화막은, 종래에는, 실란 가스 (SiH4) 와 암모니아 가스 (NH3) 를 함유한 혼합 가스를 반응 용기에 소스 가스로서 도입하고, 텅스텐 필라멘트와 같은 촉매체를 가열하며, 도입된 소스 가스를 촉매체와 접촉하게 하여 그 가스를 분해함으로써 1 회의 막 형성 단계를 통해 기판상에 형성된다 (예를 들어, 특허문헌 1 참조).
특허문헌 1: 일본 특허공개공보 제 2002-367991호
그러나, 상기 특허문헌 1 에 개시된 것과 같은 종래 CVD 방법에 의해 형성된 실리콘 질화막은 막 두께의 양호한 면내 균일성을 갖지 않고, 스텝 커버리지가 불충분하며, 양호한 전류-전압 (I-V) 내압 특성을 갖는 막이 획득되지 않는다. 따라서, 막은 개선되어야 한다.
따라서, 상기 문제를 고려하여, 본 발명의 목적은, 실리콘 질화막의 면내 균일성, 스텝 커버리지, 및 I-V 내압 특성과 같은 막 품질을 개선하고, 매 단위층마다 막을 형성한 후 표면 처리 및 박막을 적층할 수 있는 단위층 포스트-처리 촉매 증착 장치 및 그 막 형성 방법을 제공하는 것이다.
본 발명의 개요
상기 목적을 달성하기 위하여, 본 발명의 단위층 포스트-처리 촉매 화학-증착 장치 중 청구항 제 1 항의 발명은, 진공 펌핑을 수행할 수 있는 반응 용기 내에서 저항-가열된 발열 촉매체의 촉매 작용을 이용함으로써 기판상에 박막을 형성하기 위한 촉매 화학-증착 장치이며, 박막-성분-함유 가스 및 수소 가스의 유량을 펄스 형으로 반응 용기에 도입할 수 있는 가스 공급 시스템, 및 진공 펌핑 및 압력 제어를 실현할 수 있는 배기 시스템이 제공되며, 펄스 형으로 도입된 박막-성분-함유 가스 및 수소 가스가 발열 촉매체와 접촉 및 분해되고, 각 단위층에 대한 박막이 기판상에 형성되며 각 단위층에 대한 박막이 표면-처리되어 적층된 박막을 형성하는 구성을 가진다.
또한, 청구항 제 2 항의 발명은, 실리콘을 제외하고 활성종을 포함하는 박막-성분-함유 가스에 의한 표면 처리와 활성종을 함유하는 수소 가스에 의한 표면 처리 중 하나 또는 그 양자가 표면 처리인 것을 특징으로 한다.
또한, 청구항 제 3 항의 발명은 수소 가스가 발열 촉매체에 적용되어 촉매 성능을 재생산하는 것을 특징으로 한다.
청구항 제 4 항의 발명은, 잉여 박막 성분의 추출 처리와 박막 성분의 첨가 처리 중 하나 또는 그 양자가 표면 처리인 것을 특징으로 한다.
청구항 제 5 항의 발명은, 수소 가스 대신에 질소 가스 또는 희 가스를 이용하는 것을 특징으로 한다.
청구항 제 6 항의 발명은, 박막-성분-함유 가스가 실리콘의 수소화물과 실리콘의 할로겐화물 중 임의의 하나, 질소와 질소의 수소화물의 임의의 하나, 또는 질소와 질소의 수소화물 중 양자인 것을 특징으로 한다.
청구항 제 7 항의 발명은, 표면 처리에서 활성종을 포함하는 박막-성분-함유 가스가 질소와 질소의 수소화물 중 임의의 하나 또는 그 양자인 것을 특징으로 한다.
본 발명의 단위층 포스트-처리 막 형성 방법 중 청구항 제 8 항의 발명은, 진공 펌핑을 수행할 수 있는 반응 용기 내에서 저항-가열된 발열 촉매체의 촉매 작용을 이용함으로써 기판상에 박막을 형성하기 위한 촉매 화학 증착 방법이며, 박막-성분-함유 가스와 수소 가스의 유량을 펄스 형으로 도입하고, 그 가스를 발열 촉매체와 접촉시킴으로써, 활성종을 발생시키는 활성 단계, 기판상에 매 단위층마다 박막을 형성하는 막 형성 단계, 활성종을 함유하는 수소 가스에 의해 단위층에 대한 박막의 표면 처리를 수행하는 일 표면 처리 단계, 및 활성종을 포함하는 박막-성분-함유 가스에 의해 매 단위층마다 박막을 표면-처리하는 다른 표면 처리 단계를 포함하여 1 사이클로서 단위층 박막을 각각 형성하기 위한 일련의 단계를 이용함으로써 적층된 박막을 형성한다.
또한, 청구항 제 9 항의 발명은 상기 구성에 추가하여 1 사이클에서 복수 회까지 일 표면 처리 단계와 다른 표면 처리 단계 중 임의의 하나를 반복하는 것을 특징으로 한다.
또한, 청구항 제 10 항의 발명은, 일 표면 처리 단계와 다른 표면 처리 단계 중 하나 또는 그 양자, 및 기판상에 각 단위층에 대한 박막을 형성하는 막 형성 단계가 연속적으로 수행되는 것을 특징으로 한다.
청구항 제 11 항의 발명은 일 표면 처리 단계와 다른 표면 처리 단계의 임의의 하나 이후에 잔류 가스를 진공-펌핑하는 것을 특징으로 한다.
청구항 제 12 항의 발명은, 일 표면 처리 단계는 잉여 박막 성분을 추출하는 단계이고 다른 표면 처리 단계는 박막 성분을 추가하는 단계인 것을 특징으로 한다.
청구항 제 13 항의 발명은, 1 사이클의 최종 단계는 실리콘을 제외하고 활성종을 포함하는 박막-성분-함유 가스에 의해 표면 처리를 수행하는 단계인 것을 특징으로 한다.
청구항 제 14 항의 발명은, 수소 가스 대신에 질소 가스와 희 가스 중 임의의 하나를 이용하는 것을 특징으로 한다.
청구항 제 15 항의 발명은, 박막-성분-함유 가스는 실리콘의 수소화물과 실리콘의 할로겐화물 중 임의의 하나이고 질소와 질소의 수소화물 중 임의의 하나 또는 그 양자인 것을 포함하는 것을 특징으로 한다.
청구항 제 16 항의 발명은, 표면 처리에서 활성종을 포함하는 박막-성분-함유 가스가 질소 가스와 질소의 수소화물 중 하나 또는 그 양자를 함유하는 것을 특징으로 한다.
청구항 제 17 항의 발명은, 박막-성분-함유 가스는 모노실란 가스 및 암모니아 가스를 함유하고, 막 형성 단계는 매 단위층마다 기판상에 실리콘 질화막을 형성하며, 다른 표면 처리 단계는 활성종을 포함하는 암모니아 가스에 의해 매 단위층마다 실리콘 질화막을 표면-처리하는 것을 특징으로 한다.
청구항 제 18 항의 발명은, 1 사이클의 최종 단계는 활성종을 포함하는 박막-성분-함유 가스인 암모니아 가스에 의해 표면 처리를 수행하는 단계인 것을 특징으로 한다.
본 발명의 단위층 포스트-처리 촉매 증착 장치가 가스 도입을 동시에 변경시킬 수 있기 때문에, 각 단위층에 대한 막을 형성하고 각 형성된 단위층에 대해 표면 처리를 수행하며, 면내 막 두께 균일성, 스텝 커버리지, 및 막 품질을 개선시키는 것이 가능하다는 장점을 가진다.
또한, 본 발명의 단위층 포스트-처리 막 형성 방법은, 각 단위층에 대한 막 형성 이후에 표면 처리가 수행되기 때문에 막 두께의 면내 균일성, 스텝 커버리지, 및 막 품질이 개선되는 적층된 박막을 형성하는 것이 가능하다는 장점을 가진다.
도 1 은 본 발명의 일 실시형태의 단위층 포스트-처리 촉매 화학 증착 장치를 도시한 개략 블록도이다.
도 2 는 본 실시형태의 단위층 포스트-처리 막 형성 방법의 가스 공급 타이밍 차트의 일 실시예를 도시한 도면이다.
도 3 은 가스 공급 타이밍 차트를 도시한 도면이다.
도 4 는 가스 공급 타이밍 차트를 도시한 도면이다.
도 5 는 가스 공급 타이밍 차트를 도시한 도면이다.
도 6 은 가스 공급 타이밍 차트를 도시한 도면이다.
도 7 은 가스 공급 타이밍 차트를 도시한 도면이다.
도 8 은 스텝 커버리지가 NH3 공급만을 변경시키는 경우의 변경을 도시한 도면이다.
도 9 는 NH3 공급 억제 하의 스텝-커버리지 개선용 첨가 가스로서 H2 및 N2 의 효과를 비교하는 경우의 도면이다.
도 10 은 인-시츄 (in-situ) 포스트-처리 압력 의존성을 도시한 도면이다.
도 11 은 복합 포스트 처리 시에 수소 처리 효과를 도시한 도면이다.
도 12 는 복합 포스트 처리 시에 가스 분위기 의존성을 도시한 도면이다.
도 13 은 적층된 Cat-SiN 막의 단위막 두께 의존성을 도시한 도면이다.
도 14a 및 14b 는 암모늄-억제된 SiH4/NH3/H2 에 의해 실리콘 기판상에 SiN 막 사이의 조성비를 나타내는 도면이며, 도 14a 는 수소-가스 표면 처리가 선행하는 경우를 도시하고, 도 14b 는 암모니아-가스 표면 처리가 선행하는 경우를 도시한다.
도 15a 및 15b 는 실리콘 기판상의 50 Å SiN 막상에 형성된 SiN 사이의 조성비를 나타내는 도면이며, 도 15a 는 수소-가스 표면 처리가 선행하는 경우를 도시하며, 도 15b 는 암모늄-가스 표면 처리가 선행하는 경우를 도시한다.
도 16 은 포스트 처리 시에 가스-도입 시퀀스 의존성을 도시한 도면이다.
도 17 은 표준 Cat-SiN 에 의한 단위층, 적응성 Cat-SiN 단위층 포스트 처리에 의한 적층막, 및 PECVD-SiN 에 의한 단위층 막의 수소 함유량을 도시한 도면이 다.
도 18 은 Cat-SiN 막의 수소 함유량을 비교하는 도면이다.
도 19 는 제 1 실시예의 막 형성 방법 및 종래의 막 형성 방법의 막 형성 조건을 나타내는 도면이다.
도 20 은 제 2 실시예의 막 형성 방법 및 종래의 막 형성 방법의 막 형성 조건을 나타내는 도면이다.
도 21 은 제 2 실시예의 막 형성 방법 및 종래의 막 형성 방법에 의해 형성된 실리콘 질화막의 커버리지 및 I-V 전기 내압 특성을 측정한 결과는 나타내는 도면이다.
도 22 는 제 3 실시예의 막 형성 방법 및 종래의 막 형성 방법의 막 형성 조건을 나타내는 도면이다.
도 23 은 제 3 실시예의 막 형성 방법 및 종래의 막 형성 방법에 의해 형성된 실리콘 질화 막에 대한 에칭 용액의 막 두께의 면내 균일성 및 부식 내성 (에칭 레이트) 을 측정한 결과를 나타낸 도면이다.
* 도면의 주요부분에 대한 부호의 설명*
1: 단위층 포스트-처리 촉매 화학-증착 장치
2: 반응 용기
3: 소스 가스
4: 가스 도입부
5: 기판
6: 기판 홀더
8: 촉매체
9: 가스-공급 다기관
10: 반응 시스템
11: 가스 공급 시스템
13: 배기 시스템
15: 가스 배기 노즐
21: 실란-가스 도입선
23: 암모늄-가스 도입선
25: 수소-가스 도입선
27: 질소-가스 도입선
31, 53: 수동 밸브
33: 질량 유량 제어기
34: 제 1 기압 동작 밸브
35: 제 2 기압 동작 밸브
37: 체크 밸브
39: 벤트 (vent) 선
41: 보조 펌프
43: 터보 분자 펌프
45: 압력-제어 메인 밸브
47: 서브밸브
49: 진공 게이지
51: 릴리프 밸브
55: 게이트 밸브
57: 로드 락 챔버 (load lock chamber)
본 발명을 실시하기 위한 최상의 형태
본 발명의 단위층 포스트-처리 촉매 화학-증착 장치는, 진공 펌핑을 수행할 수 있는 반응 용기 내에서 저항-가열된 발열 촉매체의 촉매 작용을 이용함으로써 기판상에 박막을 형성하는 촉매 화학-증착 장치이며, 박막-성분-함유 가스 및 수소 가스의 유량을 펄스 형으로 반응 용기에 도입할 수 있는 가스 공급 시스템, 및 진공 펌핑 및 압력 제어를 수행할 수 있는 배기 시스템이 제공되고, 펄스 형으로 도입된 박막-성분-함유 가스 및 수소 가스를 발열 촉매체와 접촉하게 하고 이를 분해하며 기판 상에 각 단위층에 대한 박막을 형성하고 각 단위층에 대한 박막을 표면 처리함으로써 적층된 박막을 형성한다.
이하, 도 1 내지 18 을 참조하여, 실질적으로 동일 또는 대응하는 성분에 대해 동일한 기호를 이용함으로써 본 발명의 단위층 포스트-처리 촉매 증착 장치에 바람직하게 이용될 실시형태를 설명한다.
도 1 은 본 발명의 단위층 포스트-처리 촉매 화학-증착 장치를 도시한 개략 블록도이다.
이 실시형태의 단위층 포스트-처리 촉매 화학-증착 장치 (1) 는 반응 시스템 (10), 가스 공급 시스템 (11), 및 배기 시스템 (13) 이 제공된다.
단위층 포스트-처리 촉매 화학-증착 장치 (1) 의 반응 시스템 (10) 의 반응 용기 (2) 에 소스 가스 (3) 를 도입하기 위한 가스 도입부 (4) 가 반응 시스템 (1) 의 반응 용기 (2) 에서의 상부에 제공되고, 가스 도입부 (4) 의 대면부 상에 기판 (5) 을 탑재하기 위한 기판 홀더 (6) 가 반응 용기 (2) 에서의 하부에 제공된다.
기판 홀더 (6) 상에 탑재될 기판 (5) 을 소정의 온도까지 가열하기 위한 가열기 (7) 가 기판 홀더 (6) 내에 제공된다.
또한, 가스 도입부 (4) 로부터 도입된 소스 가스를 가열 및 분해하기 위한 촉매 작용을 갖는 촉매체 (8) 가 반응 용기 (2) 내에서 도입부 (4) 와 기판 홀더 (6) 사이의 가스 도입부 (4) 측에 제공된다.
가스 배기 노즐 (15) 은 가스 도입부 (4) 의 촉매체 (8) 측에 제공되어서, 배기된 소스 가스 (3) 는 촉매체 (8) 와 즉시 접촉한다.
이 실시형태의 경우에, 촉매체 (8) 는 코일과 같이 감긴 텅스텐 얇은 선과 같은 높은 녹는점의 금속 얇은 선을 이용한다. 그러나, 이에 제한되지 않고, 다른 재료로서, 이리듐, 레늄, 인듐, 몰리브덴, 탄탈 니오브 등을 이용하는 것이 가능하다. 또한, 상기 물질의 합금이 이용될 수도 있다.
소스 가스로서 기능하는 실란 가스 (SiH4), 암모늄 가스 (NH3), 수소 가스 (H2) 를 각각 공급하기 위한 가스 공급 시스템 (11) 은, 가스 도입부 (4) 에 접속된 가스-공급 다기관 (9) 에 접속되고, 실란 가스 및 암모늄 가스는 혼합되고 가스-공 급 다기관 (9) 을 통해 가스 도입부 (4) 에 공급된다.
박막 성분으로서 기능하는 실리콘을 포함하는 박막-성분-함유 가스로서, 실란 가스뿐만 아니라, 디실란 (Si2H6), 트리실란 (Si2H8), 실리콘 테트라플루오라이드 (SiF4), 실리콘 테트라클로라이드 (SiCl4), 및 디클로로실란 (SiH2Cl2) 과 같은 Si 의 수소화물 또는 할로겐-원소-함유 Si 소스 가스를 이용하는 것이 가능하다.
또한, 질소 성분을 함유한 가스로서, 암모니아에 추가하여 수소 (N2) 또는 히드라진 (N2H4) 과 같은 질소를 함유한 질소 수소화물을 이용하는 것이 가능하다.
수소 가스에 추가하여 아르곤 및 헬륨과 같은 질소 가스 및 희 가스를 이용하는 것이 가능하다.
이 경우에, 박막-성분-함유 가스는 증기를 포함한다. 예를 들어, 실온에서 액체인 가스는 증기압이 캐리어 가스에 의한 버블링을 통해 조절되는 박막-성분-함유 가스로서 이용된다.
가스 공급 시스템 (11) 은 소스 가스 (3) 를 공급하기 위해, 실란-가스 도입 선 (21), 암모니아-가스 도입 선 (23), 수소-가스 도입 선 (25), 및 질소-가스 도입 선 (27) 을 가지며, 각 선은 수동 밸브 (31), 질량 유량 제어기 (33), 제 1 기압 동작 밸브 (34) 및 제 2 기압 동작 밸브 (35) 에 의해 소스 가스의 질량 유량을 설정, 제어 및 동시에 변경할 수 있고, 소스 가스는 가스 공급 다기관 (9) 에 공급된다.
제 1 기압 동작 밸브 (34) 및 제 2 기압 동작 밸브 (35) 는 설정된 유량의 변동을 최소화하고 직사각형-펄스의 질량 유량을 반응 용기 측으로 변경한다.
직사각형-펄스의 질량 유량을 반응 용기 측에 공급하는 경우, 가스를 도입하기 전에 제 1 기압 동작 밸브 (34) 를 오픈하고 제 2 기압 동작 밸브 (35) 를 클로즈하고, 소정의 설정된 유량을 벤트 측에 공급하여 안정한 질량 유량을 실현하며, 이후 제 1 기압 동작 밸브 (34) 및 제 2 기압 동작 밸브 (35) 의 개폐를 동시에 변경함으로써 직사각형-스텝-펄스의 질량 유량을 실현하는 것이 가능하다.
소스 가스가 벤트-측 선에 공급되는 경우, 질소 가스는 소스 가스의 공급에 대응하여 공급된다. 도 1 에서, 벤트 선의 참조부호 37 은 체크 밸브를 나타낸다.
질소-가스 도입 선 (27) 은 반응 시스템 (10) 의 퍼지, 및 막이 형성된 이후에 평균 압력의 복귀에 이용될 질소 가스를 공급한다.
배기 시스템 (13) 에 보조 배기 펌프 (41), 터보 분자 펌프 (43), 압력 제어 메인 밸브 (45), 서브밸브 (47), 및 진공 게이지 (49) 가 제공되고, 반응 용기 (2) 는 진공 펌핑을 실현할 수 있다.
참조부호 51 은 릴리프 밸브를 나타내고, 53 은 수동 밸브를 나타내며, 이 선은 평균 압력으로의 복귀를 위한 벤트 선을 나타낸다.
압력-제어 메인 밸브 (45) 는 진공 게이지 (49) 의 검출 신호에 따라 설정된 압력을 실현하도록 밸브의 개방 정도를 제어하고 반응 용기 (2) 에서의 진공도를 제어한다.
반응 시스템 (10), 가스 공급 시스템 (11), 및 배기 시스템 (13) 은 진공-펌 핑 또는 가스의 도입으로 인한 밸브의 개/폐 및 질량 유량을 설정할 수 있고, 촉매체로의 전류 공급과 같은 공정 시퀀스는 미도시된 컴퓨터에 의해 제어되어서, 공정 조건 및 시퀀스 처리의 레서피는 동작 패널로부터 설정될 수 있다.
도 1 에서, 참조부호 55 는 게이트 밸브를 나타내고, 52 는 로드 락 챔버를 나타낸다.
이하, 단위층 포스트-처리 촉매 화학-증착 장치 (1) 를 이용하는 방법을 설명한다.
먼저, 기판이 로드 락 챔버 (57) 에 전달되고, 이후, 기판 (5) 은 게이트 밸브 (55) 를 통해 반응 용기 (2) 에 들어오게 되며, 기판 홀더 (6) 에 탑재된다.
이후, 반응 용기 (2) 는 진공-펌핑되는 동안 수소 가스 및 질소 가스에 의해 퍼지된 후, 이들 퍼지 가스에 의해 소정의 압력으로 제어된다.
이 경우에, 가열기 (7) 는 전기가 통하고 저항-가열되어 기판 홀더 (6) 상의 기판 (5) 을 소정의 온도 (예를 들어, 약 200 내지 600℃) 로 가열하며, (텅스텐 얇은 선과 같은) 촉매체는 전기가 통하고 저항-가열되어 촉매체 (8) 를 소정의 온도 (예를 들어, 약 1600 내지 1800 ℃) 로 가열한다.
또한, 안정한 질량 유량은, 박막-성분-함유 가스를 도입하고 소정의 설정된 유량을 벤트 측에 공급하기 전에 제 1 기압 동작 밸브 (34) 를 개방하고 제 2 기압 동작 밸브 (35) 를 폐쇄함으로써 실현된다.
이후, 소스 가스 (실란 가스와 암모늄 가스의 혼합 가스) 는, 제 1 기압 동작 밸브 (34) 및 제 2 기압 동작 밸브 (35) 의 개폐를 동시에 변경하고 소스 가스 의 질량 유량을 직사각형 펄스 형으로 가스 공급 파이프 (9) 를 통해 가스 도입부 (4) 에 도입함으로써 가스 도입부 (4) 하면상에 형성된 복수의 가스 배기 노즐 (15) 로부터 촉매체 (8) 에 발산된다.
이것에 의해, 소스 가스는 가열된 촉매체 (8) 에 의해 접촉-가열-분해되고, 실리콘 질화막은 단위층으로서 매 단분자층을 이용하여 기판상에 형성된다 (이후, 이 단계는 막 형성 단계로 칭함).
이 경우에 막 형성 조건의 경우에는, 실란 가스 (SiH4) 의 유량은 7 sccm 이고, 암모늄 가스 (NH3) 의 유량은 10 sccm 이고, 수소 가스 (H2) 의 유량은 10 sccm 이며, 반응 용기 (2) 내의 압력은 10 ㎩ 이고, 촉매체 (8) 의 온도는 1700 ℃ 이다. 이 실시형태의 경우에, 1㎚ 의 매우 작은 두께를 가진 실리콘 질화막은, 예를 들어, 10 초 동안의 1 회의 막 형성 단계를 통해 획득된다.
이후, 수소 가스는, 1 회의 단위층 막 형성 단계 이후에 예를 들어, 15 초 동안 가스-공급 다기관 (9) 을 통해 가스 도입부 (4) 에 도입되고, 가스 배기 노즐 (15) 로부터 발산된 수소 가스는 가열된 촉매체 (8) 를 통해 가스가 통과한 이후에 활성화되고 기판 (5) 에 공급된다.
이것에 의해, 기판 (5) 상에 형성된 실리콘 질화막의 표면은 활성화된 수소 가스에 의해 블리칭되고, 실리콘 질화막의 표면의 구성이 개선된다 (이후, 이 단계는 일 표면 처리 단계로 칭함).
이후, 암모늄 가스는, 일 표면 처리 단계 이후에 예를 들어, 15 초 동안 가 스-공급 다기관 (9) 을 통해 가스 도입부 (4) 에 연속적으로 도입되고 가스 배기 노즐 (15) 로부터 발산된 암모늄 가스는 가열된 촉매체 (8) 를 통해 통과할 때 활성화되고 기판 (5) 상에 공급된다.
일련의 사이클을 반복함으로써, 표면이 매 단위층마다 처리되는 적층된 박막이 퇴적된다.
따라서, 이 실시형태는 가스 도입의 동시 변경, 압력 제어, 및 고속 진공 펌핑을 실현할 수 있다. 따라서, 직사각형 펄스 형으로 박막-성분-함유 가스 및 수소 가스를 도입하는 것이 가능하고, 예를 들어, 가스는 발열 촉매체와 1700 ℃ 에서 접촉 및 분해되고, 기판상에 매 단위층마다 박막을 형성한다. 각 단위층에 대한 박막은 표면-처리되어 적층된 박막을 형성한다.
이후, 단위층 포스트-처리 촉매 화학-증착 장치 (1) 를 이용한 각 단위층에 대한 단위층 포스트-처리 막 형성 방법을 설명한다.
이러한 단위층 포스트-처리 막 형성 방법은, 진공 펌핑을 수행할 수 있는 반응 용기 내에서 저항-가열된 발열 촉매체의 촉매 작용을 이용함으로써 기판상에 박막을 형성하기 위한 촉매 화학-증착 방법이며, 박막-성분-함유 가스 및 수소 가스의 유량을 펄스 형으로 도입하고, 그 가스를 발열 촉매체와 접촉하게 하며, 활성종을 발생시키는 활성화 단계, 기판상에 각 단위층에 대한 박막을 형성하는 막 형성 단계, 활성종을 함유한 수소 가스에 의해 단위층에 대한 박막의 표면 처리를 수행하는 일 표면 처리 단계, 및 활성종을 포함하는 박막-성분-함유 가스에 의해 매 단위층마다 박막을 표면-처리하는 다른 표면 처리 단계의 전후와 관계없이 표면 처리 를 수행하여 1 사이클로서 단위층 박막을 각각 형성하기 위한 일련의 단계를 이용함으로써 적층된 박막을 형성하는 단계를 포함한다.
이하, 상기 언급한 바를 상술한다.
공정 조건으로서, 촉매 (Cat) 선으로서 기능하는 W (텅스텐) 의 온도는 1700 ℃ 로 설정되고, 기판-가열 가열기의 온도는 100 내지 300 ℃ 로 설정되며, 8 인치 Si 웨이퍼는 기판으로서 이용된다.
예를 들어, 실리콘 질화막을 후술한다.
도 2 는 이 실시형태의 단위층 포스트-처리 막 형성 방법의 가스-공급 타이밍 차트의 실시예를 도시한 도면이다.
도 2 에서, 이 실시형태의 단위층 포스트-처리 막 형성 방법은 SiH4/NH3/H2 = [7/10/10] sccm 및 10 ㎩ 의 조건 하에서 단위층 SiN 를 형성하고, 이후, 5 초 동안 배기를 수행하여 H2 에 의해 인-시츄 포스트 처리를 수행한다.
이후, 1 사이클로서, 5 초 동안 다시 배기가 수행되고, 또한 NH3 에 의해 인-시츄 포스트 처리를 수행한다.
이 타이밍 차트에서, 실리콘 질화막의 성분 가스인 NH3 에 의한 포스트 처리 이후에, 막 형성이 연속하여 그리고 순차적으로 수행된다. 따라서, 포스트 처리 및 막 형성은 하나의 처리로서 수행된다.
도 3 내지 7 은 가스-공급 타이밍 차트의 다른 실시예를 도시한다. 각 공통 공정 조건의 경우에, 발열 촉매체의 온도는 1700 ℃ 이고, 압력은 10 ㎩ 이 다.
도 3 은 막 형성 → 수소 표면 처리 → 암모니아 표면 처리 → 막 형성, .... 을 도시한 도면이다.
도 4 는 막 형성 → 암모니아 표면 처리 → 수소 표면 처리 → 막 형성 → .... 을 도시한 도면이고, 도 5 는 막 형성 → 수소 표면 처리 → 암모니아 표면 처리 → 수소 표면 처리 → 막 형성 → ... 을 도시한 도면이고, 도 6 은 막 형성 → 암모니아 표면 처리 → 수소 표면 처리 → 암모니아 표면 처리 → 막 형성 → ... 을 도시한 도면이며, 도 7 은 막 형성 → 진공-펌핑 → 수소 표면 처리 → 암모니아 표면 처리 → 진공-펌핑 → 막 형성 →... 을 도시한 도면이다.
도 3 에 도시된 실시예의 경우에, 막 형성 및 후속하는 수소 표면 처리에서 수소 가스 도입은 연속적으로 수행되고, 또한, 암모니아 표면 처리 이후에, 막 형성에서의 암모니아 가스 도입은 연속적으로 수행된다.
하나의 처리로서 막 형성 및 표면 처리에서 소스 가스의 도입을 수행하는 경우에, 유량 및 압력의 변동을 최소화하는 것이 가능하다.
도 7 에 도시된 실시예의 경우에, 가스 메모리 효과는 막 형성 전후에 진공-펌핑을 수행하고 분위기 잔류 가스를 일소함으로써 소멸된다.
따라서, 막 형성 전후에 진공-펌핑을 수행함으로써, 가스 공급의 존재 또는 부존재를 확보하고, 예를 들어, 각 단일 분자층에 대한 막 형성을 수행하는 것이 가능하다.
도 8 은, 공정 조건이 SiH4/H2 의 공급을 일정하게 ([7/10] sccm) 유지하는 동안에 NH3 공급만을 변경하는 경우의 스텝 커버리지 변경을 도시한다.
도 8 에 도시된 바와 같이, 스텝 커버리지의 개선은 NH3 공급의 억제에 점진적이지 않다. 스텝 커버리지 개선이 일정 제한 ([SiH4/NH3] 공급비 = 약 1/2 까지) 을 초과함으로써 극히 억제되는 경우, 개선은 파괴적이고 갑자기 수행된다. 그러나, NH3 의 공급을 완전히 차단하는 [SiH4/H2] 재료만에 의한 막 형성 시스템 (즉, Cat-CVD 에 의한 a-Si 막 형성 시스템) 의 경우에, 스텝 커버리지는 다시 열화된다.
또한, 기판 온도 설정을 상승하는 경우, 스텝 커버리지 개선은 사라지는 경향이 있다.
도 9 는 NH3 의 공급이 억제되는 동안에 스텝-커버리지 개선 첨가 가스로서 기능하는 H2 및 N2 의 효과를 비교하는 도면이다.
도 9 에 도시된 바와 같이, 스텝 커버리지는 첨가 가스로서 질소 가스의 경우와 비교하여 수소 가스에서 매우 양호하다.
따라서, H2 는 스텝 커버리지의 개선에 대해 첨가 가스의 종류로서 바람직하다.
도 8 및 9 로부터, NH3 로부터 유래한 Cat 라디칼 (Cat-NH3) 및 H2 로부터 유 래한 Cat 라디칼 또는 H 원자 (Cat-H2) 의 경쟁 흡착 공정에 표면 공정 저해가 존재한다는 사실에 의해 추정되는 최근에 퇴적된 표면 공정 저해가 Si 가 극도로 풍부한 SiN 표면상에만 발생하는 것을 도시하는 것으로 보인다.
SiN-막 Cat-CVD 시스템에서 첨가 H2 의 기능 중 하나는 Si-풍부한 SiN 막이 형성되는 [SiH4/NH3] 공급 조건 하에서 백 에치 종의 가능성을 지적할 수 있다.
퇴적된 Si-풍부한 SiN 막의 표면상에 생산된 잉여 Si 는 공존하는 Cat-H2 에 대한 SiHn (n ≤4) 기상 (vapor-phase) 크릴-라디칼을 생산하기 위해 에칭 반응의 공겹 사이트를 즉시 제공하고 모 (母) 층인 SiN 의 퇴적과 경쟁적인 백-에치 공정은 SiN 의 퇴적과 중첩된다.
이는 퇴적되는 SiN 의 표면 공정 저해의 발생만을 의미하고, 그 발생은 시스템의 표면 공정 레이트-제어 측으로의 시프트를 통한 스텝 커버리지 개선의 일 요소인 것으로 추정된다.
SiH2Cl2 (디클로로실란; DCS), Si2Cl6 (헥사클로로디실란; HCD), SiCl4 (실리콘 테트라클로라이드; TCS), SiH2F2 (디플루오로실란; DFS), 또는 SiF4 (실리콘 테트라플루오라이드; TFS) 와 같은 할로겐-원소-함유 Si 소스 가스를 이용함으로써, 퇴적 동안에 백-에치 종을 산화하는 것을 포함하는 열 CVD 시스템과 상이하게 Si 소스 가스와 같은 포화 수소화 Si 를 이용하는 열 CVD 시스템의 경우에 HCl 또는 HF 가스와 같은 할로겐-원소-함유 가스가 개별적으로 추가되지 않으면, 양호한 커 버리지가 용이하게 획득될 수 없다고 일반적으로 간주된다.
NH3 의 공급을 극도로 억제하는 [SiH4/NH3/H2] 재료를 이용하는 Si-풍부한 SiN 막 Cat-CVD 시스템은, H2 가 "환원성 백 에치 종"으로서 기능할 수 있는 희 및 귀중한 CVD 시스템이라고 할 수 있다.
이는 퇴적과 관련된 라디칼의 발생 장소가 기판과 먼 촉매체에 국부화하도록 이루어지는 Cat-CVD 의 기본 원칙과 밀접하게 링크되는 것으로 보인다.
Cat-H2 라디칼의 발생에 이상적인 2000 ℃ 에 가까운 초고온이 이용될 수 있더라도, 발생된 Cat-H2 라디칼의 흡착 매체인 기판의 온도를 막 퇴적의 표면 단계 조절에 최적이고 무관한 초저 온도로 설정하는 것이 가능하고, Cat-H2 라디칼의 기판의 이동 매체인 기판과 촉매체 사이의 기상을 방전이 존재하지 않는 "조용한 (그리고 불활성화 가능성을 가진 초저온) 기상"으로 변경하는 것이 가능하기 때문에, 기판의 표면상에 퇴적될 고농도 안정한 H 표면 활성제의 형성이 신속한 것으로 추정된다.
도 10 은 약 100 개의 1 ㎚ 두께의 SiN 단위층을 적층함으로써 획득되는 100 ㎚ 두께의 SiN 의 굴절율, 단위층의 막 형성 속도, 및 8 인치 기판의 면내 막 두께 분배의 인-시츄 포스트-처리-압력 의존성을 도시한 도면이다.
도 10 은 굴절율, 막 형성 속도, 및 면내 막-두께 균일성이 처리 압력에 거의 의존하지 않지만 포스트-처리 분위기 (가스 종), 즉, 암모니아 가스와 수소 가 스의 차이에 의해 영향받는 것을 도시한다.
이 경우에, 포스트 처리 분위기는, 예를 들어, A (20 초) → 배기 (5초) → NH3 (10 초) 와 같이 도시된 연속적인 포스트-처리 절차 중에서 "분위기 A" 에 대응하는 분위기이다. 즉, NH3 처리는 "분위기 A" 에서의 가스 종 선택과 무관하게 반드시 수행된다.
"분위기 A" 를 NH3 로 설정함으로써, NH3 로서 "분위기 A" 를 이용함으로써 Cat-NH3 조사만으로 구성된 인-시츄 포스트 처리를 적용하는 경우와 비교하여 H2 로서 "분위기 A"를 이용함으로써 Cat-H2-적용될 기간에 복합 함유량을 가진 포스트 처리를 적용하는 경우, 굴절율, 단위층에 대한 막 형성 속도, 및 8 인치 기판 면내 막-두께 분배는 현저하게 낮다.
유전체로서 이들 SiN 막을 이용하는 MIS-구조 커패시터에 의해 측정된 리크 전류의 경우에, 설정된 복합 포스트 처리를 적용함으로써 적층된 Cat-H2-적용될 Cat-CVD SiN 의 기간은 Cat-NH3-조사한 것만을 포스트 처리한 것보다 작다.
Si-풍부한 SiNCat-CVD 시스템에서 표면-공정 저해하는 표면 활성제로서 기능하는 CAT-H2 의 가능성을 상술한다. 그러나, 이 경우에 퇴적 동안 표면상에 잉여 Si 의 기상 시릴-라디칼에의 수소화 백 에칭은, "잉여 Si 의 추출"의 의미에서 포스트-처리 동안에 SiN-복합 교정제로서 기능하는 Cat-H2 의 가능성을 제시한다.
상기 결과는 불충분한 N 을 보상하기 위한 "포스트 질화" 뿐만 아니라 잉여 Si 를 제거하기 위한 "Si 추출" 이 Si-풍부한 SiN 막의 복합 보정 수단으로서 효과적이라는 것을 나타내는 것으로 보인다.
도 12 는 리크 전류에 Cat-H2 조사 및 Cat-NH3 조사를 모두 이용하는 "복합 포스트 처리" 시에 가스 분위기의 조사 시퀀스의 영향을 도시한 도면이다.
도 12 에 도시한 바와 같이, (Cat-NH3 조사와 관련 없이) Cat-H2 조사만으로 구성된 포스트 처리의 경우에, 시퀀스의 효과가 작기보다는, 복합 보정 효과가 불충분하다는 것을 나타낸다.
따라서, "Si 추출" 및 "포스트 '질화" 는 화학량론 구성의 조합에 이용되어야 한다.
도 13 은 처리 조건이 최적화된 "복합 포스트 처리" 을 적용하기 위해 각 단위층에 대해 Cat-CVD 에 의해 적층된 SiN 막의 리크 전류의 단위층 막 두께 의존성을 도시한 도면이다.
도 13 에 도시된 바와 같이, 단위층 막 두께가 감소함에 따라 리크 전류가 감소한다. 따라서, 사이클당 퇴적된 막 두께를 감소시키고, 바람직하게 단위로서 단분자층을 이용함으로써 매 단위층마다 포스트 처리를 수행하면서, 리크 전류는 감소하고 전류 특성은 개선된다.
이후, 이 실시형태에서 가스 도입의 시퀀스를 후술한다.
CVD 의 개시 시에 소스 가스의 도입 시퀀스는 기판의 표면상에 초기 원자핵 발생 공정에 미치는 영향을 통해 "기판 <=> 퇴적된 막" 의 특징에 결과적으로 영향을 미친다.
도 14a 및 14b 는 SiN 막의 막-두께-방향 원소 프로파일과 가스 종 사이의 차에 기인한 표면 처리를 도시한 도면이다.
도 14a 및 14b 에 도시된 실시예는, [SiH4/NH3/H2] 재료의 Cat-CVD 를 통해 30 ㎚ 두께를 가진 단층 Sin 막을 형성하는 경우에 막 형성의 개시 직전에 30 초 동안 NH3 또는 H2 만을 초기에 도입하는 단계가 설정되는 것을 각각 도시한다. 막 형성 시의 각 유량은 극도로 Si-풍부하지만 양호한 스텝 커버리지를 획득하기 위한 조건인 [SiH4/NH3/H2] = [7/10/10] sccm 이다. 30 초 동안의 후속 도입 시의 NH3 또는 H2 유량은 막 형성 시의 경우와 동일하다.
NH3 의 선행 도입 시에, SiN-CVD 는 도입 이후에 30 초가 경과한 때에 SiH4 및 H2 를 동시에 도입함으로써 개시되지만, H2 의 선행 도입 시에, SiN-CVD 는 SiH4 및 NH3 를 동시에 도입함으로써 개시된다.
단층 SiN 의 Cat-CVD 는 "30 초 동안 NH3 의 선행 도입"을 표준으로서 이용한다.
도 14a 및 14b 에 도시된 바와 같이, 막 형성 시의 가스 조건이 동일하더라도, 막 구성은 [Si 기판 <=> 퇴적된 막] 의 부근뿐만 아니라 선행 도입된 가스의 종류에 따라 전체 막-두께 방향에 걸쳐 현저히 다르다.
또한, "H2 선행 도입" 의 Cat-CVD 의 경우에, 막 형성 시의 NH3 공급은 극도로 제한된다. 그러나, NH3 가 충분히 공급되는 Cat-CVD 시와 유사한 불충분한 스텝 커버리지를 가진 SiN 이 퇴적되고, 굴절율의 큰 감소 및 퇴적 레이트 (이 실시예에서 약 2 회) 의 현저한 증가가 관찰된다. 따라서, NH3 의 분해 효율은 개선되는 것으로 보인다.
도 15a 및 15b 는 5 ㎚ 의 두께를 가진 SiN 막이 사전에 기판의 표면상에 형성된 Si 기판을 이용하는 경우를 각각 도시한다. 이는 밑받침된 SiN 의 구성에 의존하지 않고 Si 기판상에 막을 직접 형성하는 경우와 동일한 경향이다.
따라서, 전체 퇴적된 막의 특성은 기판 표면의 수식 상태 또는 재료에 둔감하게 결정된다. 상기 현상의 기원은, 시스템과 관련된 "표면" 으로, 발생된 라디칼의 흡착 매체인 기판 표면에 추가하여 라디칼 발생 장소인 Cat-선 표면이 있는 Cat-CVD 에 특수한 상태를 고려하는 경우, 기판 표면상의 단계에 있지 않고 Cat 선의 단계에 있다.
Cat-CVD 의 경우에, 화학량론 구성을 가진 SiN 을 퇴적하기 위하여, 예를 들어, 플라즈마 CVD 시스템과 비교하여 비정상적으로 큰 [NH3/SiH4] 공급비 (일반적으로 20 이상) 가 종래까지 필요하여 왔다. 이는 SiH4 및 NH3 가 Cat 선과 동축인 경우에 피할 수 없는 NH3 분해 효율의 감소 덕분이다.
그러나, H2 를 선행 도입하는 경우에 NH3 의 퇴적 효율의 큰 개선은, 다원 가스 시스템 이용 단계 시의 자기 포지셔닝에 의해 악화된 Cat 선의 촉매 성능이 사전에 즉시 H2 노출에 의해 재생산될 수 있다는 것을 시사한다.
이러한 관점에서, 순환적인 막-형성 단계인 층마다의 CVD 시스템에서, 일정 단위층 막 형성 직후의 포스트 처리도 다음 단위층 막 형성의 사전처리 기능을 가진다는 점을 주목하여야 한다.
따라서, 바람직하게는, Cat-H2 및 Cat-NH3 의 도입으로 인한 연속적인 포스트 처리는 높은 스텝 커버리지를 획득하기 위해 Cat-NH3 도입으로 종료된다.
도 16 은 포스트 처리 시의 가스-도입 시퀀스 의존성을 도시한 도면이다.
도 16 에 도시된 바와 같이, "인-시츄 포스트 처리" 동안에 Cat-H2 및 Cat-NH3 의 조사 시퀀스의 적층된 SiN 의 스텝 커버리지에 대한 영향의 경우에, 스텝 커버리지는 동일한 반사율에도 완전히 변경된다. 따라서, 높은 스텝 커버리지를 획득하기 위해서, 단위막을 형성한 후에 포스트 처리로서 암모니아를 도입하는 것이 아주 효과적이다.
이후, 이 실시형태에 의한 막 품질을 후술한다.
도 17 은 표준 Cat-SiN 의 단층 막, 적응형 Cat-SiN-단위층 단위 포스트 처리에 의한 적층 막 및 PECVD-SiN 의 단층의 수소 함유량을 도시한 도면이다.
FTIR 스펙트럼을 통해 SiN 막의 수소 함유량을 평가한 결과로서, 막의 수소 함유량은 도 17 에 도시된 바와 같이 이 실시형태의 층마다의 CVD 단계의 경우에 감소한다.
함유 수소량은 충분히 NH3 를 공급하는 종래의 표준 조건의 단층 Cat-CVD SiN 막의 경우에서도 PECVD 에 의한 경우보다 더 작다고 이전부터 알려져 왔다. 그러나, 이 실시형태의 경우에서와 같이 매 단위층마다 Cat-H2 조사 및 Cat-NH3 조사를 모두 이용하여 "인-시츄 복합 포스트 처리" Cat-CVD 를 통해 막을 형성하는 경우에, 함유 수소량은 약 2.2 × 1021 ㎝- 3 까지 더 감소한다.
도 18 은 H2 첨가, NH3 공급 억제, 및 적층된 막 구조의 함유 수소량에 대한 영향을 비교하는 도면이다.
도 18 로부터, H2 가 첨가되고 NH3 공급이 극도로 제한되는 [SiH4/NH3/H2] 의 Cat-CVD 의 경우에, Si-풍부한 SiN 막을 단위층으로서 이용하는 적층된 SiN 막의 수소 함유량은, H2 가 첨가되지 않지만 NH3 가 적층된 막 또는 단층 막과 무관하게 충분히 공급되는 [SiH4/NH3] 를 이용하는 Cat-CVD SiN 의 수소 함유량보다 더 작다.
또한, H2 가 소스 가스에 첨가되지 않는 경우, 함유-수소 감소 효과는 적층된 막으로의 변경에 의해서도 실현되지 않는다.
또한, Si-풍부 SiN 막이 H2 가 첨가되지만 NH3 의 공급이 극도로 억제되는 [SiH4/NH3/H2] 재료의 Cat-CVD 의 경우에 이용되더라도, 수소 함유량은 단층 두께 막의 경우에 최대화된다.
상술한 바와 같이, 수소 가스에 의한 표면 처리 단계는 잉여 Si 의 추출이고, 암모니아 가스에 의한 표면 처리는 N 을 보상하기 위한 첨가 처리이다. 그러나, 상기 처리를 복합화함으로써 획득되는 단계에 의해 막 두께의 균일성 및 막 품질을 개선하는 것이 가능하다.
또한, 암모니아 가스에 의한 1 사이클의 최종 단계를 표면-처리하는 것에 의해, 스텝 커버리지는 현저히 개선된다.
따라서, 이 실시형태의 단위층 포스트-처리 막 형성 방법의 경우에, 바람직한 면내 막 두께 균일성, 스텝 커버리지, 및 막 품질을 가진 박막을 형성하는 것이 가능하다.
이후, 실시예를 설명한다.
(제 1 실시예)
도 1 에 도시된 바와 같이, 제 1 실시예의 경우에, 가열기 (7) 는 10 ㎩ 의 감소된 압력 하에서 전류가 통하고 저항-가열되고, 기판 홀더 (6) 상의 기판 (5) 은 예를 들어, 200 ℃ 로 가열되며, (텅스텐 얇은 선과 같은) 촉매체는 전류가 통하고 1700 ℃ 까지 저항-가열된다.
도 19 에 도시된 바와 같이, 막 형성 조건으로서, 실란 가스 (SiH4) 의 유량은 7 sccm 이고, 암모니아 가스 (NH3) 의 유량은 10 sccm 이고, 수소 가스 (H2) 의 유량은 10 sccm 이고, 반응 용기 (2) 내의 압력은 10 ㎩ 이며, 촉매체 (8) 의 온도 는 1700 ℃ 이다. 이 실시예의 경우에, 1 ㎚ 의 두께를 가진 매우 얇은 실리콘 질화막이 획득된다.
도 2 에 도시된 타이밍 차트에서, 50 ㎚ 의 총 두께를 가진 실리콘 질화막은 1 사이클로서 막 형성 단계 및 일 표면 처리 단계 및 다른 표면 처리 단계를 이용하고 이 실시형태의 경우에 1 사이클의 막 형성 단계 및 일 표면 처리 단계 및 다른 표면 처리 단계를 50 회 연속적으로 반복함으로써 최종적으로 획득된다.
50 ㎚ 의 총 두께를 가진 실리콘 질화막에 대한 Fourier-transform infrared spectrophotometer (FTIR) 에 의해 측정된 실리콘 질화막에서 수소 농도 (수소 함유량) 는 2×1021 atom/㎤ 이다.
그러나, Fourier-transform infrared spectrophotometer (FTIR) 에 의해 측정된 종래의 방법의 경우와 같이 1 회 막 형성 단계를 통해 형성된 50 ㎚ 의 두께를 가진 실리콘 질화막에서의 수소 농도는 7 ×1021 atom/㎤ 이다.
도 19 에서 도시한 바와 같이, 이 경우에 종래의 막 형성 조건의 경우에는, 실란 가스 (SiH4) 의 유량은 7 sccm 이고, 암모니아 가스 (NH3) 의 유량은 10 sccm 이고, 수소 가스 (H2) 의 유량은 10 sccm 이고, 반응 용기 (2) 내의 압력은 10 ㎩이고, 촉매체 (8) 의 온도는 1700 ℃ 이며 (이들 조건은 본 발명의 일 실시형태의 막 형성 방법의 경우와 동일하다), 50 ㎚ 두께를 가진 실리콘 질화막은 이 경우에 1 회 막 형성 단계를 통해 획득된다.
이러한 결과로부터 명백한 바와 같이, 본 발명의 막 형성 단계, 일 표면 처리 단계 및 다른 표면 처리 단계를 1 사이클로서 이용하고 1 사이클의 막 형성 단계, 일 표면 처리 단계 및 다른 표면 처리 단계를 복수 회 연속하여 반복함으로써 원하는 두께를 가진 실리콘 질화막을 최종적으로 획득하기 위한 본 발명의 막 형성 방법에 의해, 수소 농도는 종래의 막 형성 방법을 통해 획득된 실리콘 질화막의 수소 농도로부터 현저히 감소된다.
따라서, 높은 전계가 인가되는 경우의 리크 전류가 증가하지 않는다는 사실 없이도 장시간 신뢰성 높고 고품질의 실리콘 질화막을 제공하는 것이 가능하다.
(제 2 실시예)
제 1 실시형태의 경우에, 50 ㎚ 의 두께를 가진 실리콘 질화막은, 1 회의 막 형성 단계에서 1 ㎚ 의 두께를 가진 실리콘 질화막을 형성하고, 막 형성 단계, 일 표면 처리 단계 및 다른 표면 처리 단계의 1 사이클 단계를 50 회 연속적으로 반복함으로써 최종적으로 형성된다. 그러나, 제 2 실시예의 경우에, 1 ㎚ 의 두께를 가진 실리콘 질화막은, 제 1 실시예의 경우와 동일한 막 형성 방법에 의해 1 사이클의 단계에서 형성되고, 100 ㎚ 의 두께를 가진 실리콘 질화막은 1 사이클의 표면 처리 단계를 100 회 연속하여 반복함으로써 최종적으로 형성된다.
도 20 에서 도시한 바와 같이, 이때의 단계 막 형성 조건의 경우에, 실란 가스 (SiH4) 의 유량은 7 sccm 이고, 암모니아 가스 (NH3) 의 유량은 10 sccm 이고, 수소 가스 (H2) 의 유량은 10 sccm 이고, 반응 용기 (2) 내의 압력은 10 ㎩ 이며, 촉매체 (8) 의 온도는 1700 ℃ 이고 (이들 조건은 제 1 실시예의 경우와 동일하다), 1 ㎚ 의 두께를 가진 실리콘 질화막은 이 경우에 1 회의 막 형성 단계를 통해 획득된다.
또한, 제 2 실시예에서도 제 1 실시형태의 경우와 유사하게 수소 가스가 일 표면 처리 단계에서 도입되고, 암모니아 가스는 다른 표면 처리 단계에서 도입된다.
제 2 실시예에 의한 막 형성 방법을 통해 획득된 100 ㎚ 의 총 두께를 가진 실리콘 질화막의 스텝 커버리지 (%) 및 전류-전압 (V-I) 전기 내압 특성 (MV/㎝) 을 측정한 결과로서, 도 21 에 도시된 측정 결과, 즉, 실리콘 질화막의 사이드 커버리지가 72 %, 그 보텀 (bottom) 커버리지는 90 % 이며, I-V 전기 특성 내압이 4.8 MV/㎝ 인 결과가 획득된다.
또한, 제 2 실시예의 막 형성 방법과 비교할 때 종래의 방법의 경우와 같이 1 회의 막 형성 단계를 통해 형성된 100 ㎚ 의 두께를 가진 실리콘 질화막에 대한 커버리지 (%) 및 전류-전압 (I-V) 전기 특성 내압 (MV/㎝) 을 측정한 결과로서, 도 21 에 도시된 측정 결과, 즉, 실리콘 질화막의 사이드 커버리지가 72 % 이고, 그 보텀 커버리지가 90 % 이며, I-V 전기 특성 내압이 0.1 MV/㎝ 이하인 결과가 획득된다.
도 20 에 도시된 바와 같이, 이 경우의 막 형성 조건의 경우에, 실란 가스 (SiH4) 의 유량은 7 sccm 이고, 암모니아 가스 (NH3) 의 유량은 10 sccm 이고, 수소 가스 (H2) 의 유량은 10 sccm 이고, 반응 용기 (2) 내의 압력은 10 ㎩ 이며, 촉매체 (8) 의 온도는 1700 ℃ 이고 (이들 조건은 제 2 실시예의 막 형성 방법의 경우와 동일하다), 100 ㎚ 의 두께를 가진 실리콘 질화막은 이 경우에 1 회 막 형성 단계를 통해 획득된다.
이 결과로부터 명백한 바와 같이, 상술한 막 형성 단계, 일 표면 처리 단계 및 다른 표면 처리 단계를 1 사이클로서 가정하고 1 사이클의 막 형성 단계, 표면 처리 단계 및 다른 표면 처리 단계를 복수 회 연속적으로 반복함으로써 원하는 두께를 가진 실리콘 질화막을 최종적으로 획득하기 위한 본 발명의 막 형성 방법을 이용함으로써, 종래의 막 형성 방법을 통해 획득된 실리콘 질화막에 대하여 스텝 커버리지 및 I-V 전기 내압 특성은 개선된다.
(제 3 실시예)
제 3 실시예의 경우에, 1 ㎚ 의 두께를 가진 실리콘 질화막은 제 2 실시예의 경우와 동일한 막 형성 방법에 의한 1 회의 막 형성 단계를 통해 형성되고, 100 ㎚ 의 두께를 가진 실리콘 질화막은 막 형성 단계, 일 표면 처리 단계 및 다른 표면 처리 단계를 100 회 연속적으로 반복함으로써 최종적으로 형성된다.
도 22 에 도시된 바와 같이, 이 경우에 막 형성 조건의 경우에, 실란 가스 (SiH4) 의 유량은 7 sccm 이고, 암모니아 가스 (NH3) 의 유량이 10 sccm 이고, 수소 가스 (H2) 의 유량이 10 sccm 이고, 반응 용기 (2) 내의 압력은 10 ㎩ 이며, 촉매체 (8) 의 온도는 1700 ℃ 이고 (이들 조건은 제 2 실시형태의 막 형성 방법의 경우와 동일하다), 이 경우에 제 3 실시예에서 10 초 동안의 1 회 막 형성 단계에서는 1 ㎚ 의 두께를 가진 매우 얇은 실리콘 질화막이 획득된다.
이후, 100 ㎚ 의 두께를 가진 형성된 실리콘 질화막의 두께의 면내 균일성 및 버퍼링된 플로오르화 수소산에 의한 에칭 속도를 측정한 결과로서, 도 23 에 도시된 측정 결과, 즉, 면내 균일성이 ±4% 이고, 에칭 레이트는 2 ㎚/min 인 결과가 획득된다.
또한, 제 3 실시예의 막 형성 방법과 비교할 때 종래의 방법의 경우와 같이 1 회의 막 형성 단계에서 형성된 100 ㎚ 두께를 가진 실리콘 질화막의 막 두께의 면내 균일성 및 버퍼링된 플루오르화 수소산에 의한 에칭 레이트를 측정한 결과로서, 도 6 에 도시된 측정 결과, 즉, 면내 균일성이 ±10% 이고 에칭 레이트가 6 ㎚/min 인 결과가 획득된다.
도 22 에 도시된 바와 같이, 이 경우에 막 형성 조건의 경우에, 실란 가스 (SiH4) 의 유량은 7 sccm 이고, 암모니아 가스 (NH3) 의 유량은 100 sccm 이고, 수소 가스 (H2) 의 유량은 0 sccm 이고, 반응 용기 (2) 내의 압력은 10 ㎩ 이며, 촉매체 (8) 의 온도는 1700 ℃ 이고, 100 ㎚ 의 두께를 가진 실리콘 질화막은 이 경우에 1 회의 막 형성 단계를 통해 획득된다.
그 결과로부터 명백한 바와 같이, 막 형성 단계, 일 표면 처리 단계, 및 다른 표면 처리 단계를 1 사이클로서 이용하고 1 사이클의 단계를 복수 회 연속적으로 반복함으로써 원하는 두께를 가진 실리콘 질화막을 최종적으로 획득하기 위한 본 발명의 막 형성 방법을 이용함으로써, 종래의 막 형성 방법에 의해 획득된 실리콘 질화막의 막 두께의 면내 균일성 및 에칭 용액의 부식 내성을 개선하는 것이 가능하다.
상기 본 발명의 실리콘-질화막 형성 방법의 경우에, 1 사이클에서 막 형성 단계, 일 표면 처리 단계, 및 다른 표면 처리 단계의 처리 시간, 및 1 사이클 단계의 막 형성 단계, 일 표면 처리 단계 및 다른 표면 처리 단계를 복수 회 연속적으로 반복하는 경우의 1 사이클의 반복 시간을 임의로 설정하는 것이 가능하다.
또한, 이러한 1 사이클에서 막 형성 단계, 일 표면 처리 단계, 및 다른 표면 처리 단계를 변경하는 경우에 반응 용기 (2) 내의 압력을 임의로 조절하는 것이 허용된다.
또한, 이러한 1 사이클에서 막 형성 단계 이후의 일 표면 처리 단계 및 다른 표면 처리 단계를 복수 회 교대로 반복하는 것이 허용된다.
본 발명의 단위층 포스트-처리 촉매 화학-증착 장치 및 단위층 포스트-처리 막 형성 방법은, 단위로서 단일 분자층을 이용하여 적층된 막을 형성할 수 있고, 바람직한 막-두께 면내 균일성, 스텝 커버리지, 및 막 품질을 가진 박막을 형성하는 것이 효과적이다.

Claims (18)

  1. 진공 펌핑을 수행할 수 있는 반응 용기 내에서 저항-가열된 발열 촉매체의 촉매 작용을 이용함으로써 기판상에 박막을 형성하기 위한 단위층 포스트-처리 촉매 화학-증착 장치로서,
    박막-성분-함유 가스 및 수소 가스의 유량을 상기 반응 용기에 펄스 형으로 도입할 수 있는 가스 공급 시스템; 및
    진공 펌핑 및 압력 제어를 수행할 수 있는 배기 시스템을 포함하며,
    펄스 형으로 도입된 상기 박막-성분-함유 가스 및 수소 가스는 상기 발열 촉매체와 접촉하고 분해되고 상기 기판상에 각 단위층에 대한 박막을 형성하며, 각 단위층에 대한 상기 박막을 표면-처리함으로써 적층된 박막을 형성하는, 단위층 포스트-처리 촉매 화학-증착 장치.
  2. 제 1 항에 있어서,
    상기 표면 처리는, 실리콘을 제외하고 활성종을 함유하는 박막-성분-함유 가스에 의한 표면 처리와 활성종을 함유하는 수소 가스에 의한 표면 처리 중 하나 또는 그 양자인 것을 특징으로 하는, 단위층 포스트-처리 촉매 화학-증착 장치.
  3. 제 1 항에 있어서,
    촉매 성능은 상기 발열 촉매체에 수소 가스를 적용함으로써 재발생되는 것을 특징으로 하는, 단위층 포스트-처리 촉매 화학-증착 장치.
  4. 제 1 항에 있어서,
    상기 표면 처리는 잉여 박막 성분의 추출 처리와 박막 성분의 직접 첨가 처리 중 하나 또는 그 양자인 것을 특징으로 하는, 단위층 포스트-처리 촉매 화학-증착 장치.
  5. 제 1 항에 있어서,
    질소 가스와 희 가스 중 하나가 수소 가스 대신에 사용되는 것을 특징으로 하는, 단위층 포스트-처리 촉매 화학-증착 장치.
  6. 제 1 항에 있어서,
    상기 박막-성분-함유 가스는, 실리콘의 수소화물과 실리콘의 할로겐화물 중 적어도 하나, 및 질소와 질소의 수소화물 중 적어도 하나로 이루어진 것을 특징으로 하는, 단위층 포스트-처리 촉매 화학-증착 장치.
  7. 제 1 항에 있어서,
    상기 표면 처리에서 활성종을 함유한 상기 박막-성분-함유 가스가 질소와 질소의 수소화물 중 하나 또는 그 양자인 것을 특징으로 하는, 단위층 포스트-처리 촉매 화학-증착 장치.
  8. 진공 펌핑을 수행할 수 있는 반응 용기 내에서 저항-가열된 발열 촉매체의 촉매 작용을 이용함으로써 기판상에 박막을 형성하기 위한 촉매 화학-증착 방법인 단위층 포스트-처리 막 형성 방법으로서,
    박막-성분-함유 가스 및 수소 가스의 유량을 펄스 형으로 도입하고, 상기 가스를 상기 발열 촉매체와 접촉하게 하며, 활성종을 발생시키는 활성화 단계;
    기판상에 각 단위층에 대한 박막을 형성하는 막 형성 단계; 및
    활성종을 함유하는 수소 가스에 의해 단위층에 대한 박막의 표면 처리를 수행하는 일 표면 처리 단계, 및 활성종을 포함하는 박막-성분-함유 가스에 의해 매 단위층마다 박막을 표면-처리하는 다른 표면 처리 단계를 포함하며,
    상기 일 표면 처리 단계 및 상기 다른 표면 처리 단계는 임의의 순서로 수행될 수 있고;
    적층된 박막은, 1 사이클로서 막을 형성한 이후에 표면 처리를 각각 수행하기 위한 일련의 단계를 이용하고 복수의 사이클을 반복함으로써 형성되는, 단위층 포스트-처리 막 형성 방법.
  9. 제 8 항에 있어서,
    1 사이클 동안 상기 일 표면 처리 단계 및 상기 다른 표면 처리 단계 중 하나를 복수 회 반복하는 것을 특징으로 하는, 단위층 포스트-처리 막 형성 방법.
  10. 제 8 항에 있어서,
    상기 일 표면 처리 단계 및 상기 다른 표면 처리 단계 중 하나 또는 그 양자, 및 기판상에 각 단위층에 대한 박막을 형성하는 막 형성 단계가 연속적으로 수행되는 것을 특징으로 하는, 단위층 포스트-처리 막 형성 방법.
  11. 제 8 항에 있어서,
    상기 막 형성 단계, 상기 일 표면 처리 단계, 및 상기 다른 표면 처리 단계 중 하나 이후에 잔류 가스를 진공-펌핑하는 것을 특징으로 하는, 단위층 포스트-처리 막 형성 방법.
  12. 제 8 항에 있어서,
    상기 일 표면 처리 단계는 잉여 박막 성분을 추출하는 단계이고, 상기 다른 표면 처리 단계는 박막 성분을 첨가하는 단계인 것을 특징으로 하는, 단위층 포스트-처리 막 형성 방법.
  13. 제 8 항에 있어서,
    1 사이클의 최종 단계는, 실리콘을 제외하고 활성종을 함유하는 박막-성분-함유 가스에 의한 표면 처리를 수행하는 단계인 것을 특징으로 하는, 단위층 포스트-처리 막 형성 방법.
  14. 제 8 항에 있어서,
    질소 가스 및 희 가스 중 하나가 수소 가스 대신에 사용되는 것을 특징으로 하는, 단위층 포스트-처리 막 형성 방법.
  15. 제 8 항에 있어서,
    상기 박막-성분-함유 가스는, 실리콘의 수소화물과 실리콘의 할로겐화물 중 적어도 하나, 및 질소와 질소의 수소화물 중 적어도 하나로 이루어진 것을 특징으로 하는, 단위층 포스트-처리 막 형성 방법.
  16. 제 8 항에 있어서,
    상기 표면 처리에서 활성종을 포함하는 상기 박막-성분-함유 가스는 질소와 질소의 수소화물 중 하나 또는 그 양자인 것을 특징으로 하는, 단위층 포스트-처리 막 형성 방법.
  17. 제 8 항에 있어서,
    상기 박막-성분-함유 가스는 모노실란 가스 및 암모니아 가스로 이루어지고, 상기 막 형성 단계는 기판상에 각 단위층에 대해 실리콘 질화막을 형성하며, 상기 다른 표면 처리 단계는 활성종을 포함하는 암모니아 가스에 의해 각 단위층에 대한 실리콘 질화막을 표면-처리하는 단계인 것을 특징으로 하는, 단위층 포스트-처리 막 형성 방법.
  18. 제 15 항 내지 제 17 항 중 어느 한 항에 있어서,
    1 사이클의 최종 단계는, 활성종을 포함하는 박막-성분-함유 가스인 암모니아 가스에 의한 표면 처리를 수행하는 단계인 것을 특징으로 하는, 단위층 포스트-처리 막 형성 방법.
KR1020067019946A 2004-03-26 2005-03-25 단위층 포스트처리 촉매 화학 증착 장치 및 그 막 형성방법 KR100882174B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00091987 2004-03-26
JP2004091987 2004-03-26

Publications (2)

Publication Number Publication Date
KR20070004780A true KR20070004780A (ko) 2007-01-09
KR100882174B1 KR100882174B1 (ko) 2009-02-06

Family

ID=35056469

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067019946A KR100882174B1 (ko) 2004-03-26 2005-03-25 단위층 포스트처리 촉매 화학 증착 장치 및 그 막 형성방법

Country Status (6)

Country Link
US (1) US20080050523A1 (ko)
JP (2) JPWO2005093809A1 (ko)
KR (1) KR100882174B1 (ko)
CN (1) CN100444332C (ko)
TW (1) TW200603287A (ko)
WO (1) WO2005093809A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101220480B1 (ko) * 2011-12-01 2013-01-21 주식회사 케이씨텍 원자층 증착방법
WO2016043420A1 (ko) * 2014-09-18 2016-03-24 주식회사 유진테크 절연막 증착 방법
KR20210030326A (ko) * 2018-02-28 2021-03-17 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치, 및 프로그램

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4607637B2 (ja) * 2005-03-28 2011-01-05 東京エレクトロン株式会社 シリコン窒化膜の形成方法、シリコン窒化膜の形成装置及びプログラム
US7727590B2 (en) * 2006-05-18 2010-06-01 California Institute Of Technology Robust filament assembly for a hot-wire chemical vapor deposition system
JPWO2008114363A1 (ja) * 2007-03-16 2010-06-24 富士通マイクロエレクトロニクス株式会社 半導体装置の製造装置、および半導体装置の製造方法
JP5219562B2 (ja) * 2007-04-02 2013-06-26 株式会社日立国際電気 基板処理装置、基板処理方法及び半導体装置の製造方法
JP2011168881A (ja) * 2010-01-25 2011-09-01 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
KR20130044316A (ko) * 2010-07-30 2013-05-02 가부시키가이샤 알박 불휘발성 반도체 메모리 장치 및 그 제조 방법, 그리고 전하 축적막
US8778816B2 (en) * 2011-02-04 2014-07-15 Applied Materials, Inc. In situ vapor phase surface activation of SiO2
JP2014004700A (ja) * 2012-06-22 2014-01-16 Kyushu Institute Of Technology 金属表面の加飾加工方法
US9824881B2 (en) 2013-03-14 2017-11-21 Asm Ip Holding B.V. Si precursors for deposition of SiN at low temperatures
US9564309B2 (en) 2013-03-14 2017-02-07 Asm Ip Holding B.V. Si precursors for deposition of SiN at low temperatures
JPWO2014174805A1 (ja) * 2013-04-22 2017-02-23 株式会社Ｊｏｌｅｄ Ｅｌ表示装置の製造方法
US9576792B2 (en) 2014-09-17 2017-02-21 Asm Ip Holding B.V. Deposition of SiN
US10410857B2 (en) 2015-08-24 2019-09-10 Asm Ip Holding B.V. Formation of SiN thin films
US11154903B2 (en) * 2016-05-13 2021-10-26 Jiangsu Favored Nanotechnology Co., Ltd. Apparatus and method for surface coating by means of grid control and plasma-initiated gas-phase polymerization
US10580645B2 (en) 2018-04-30 2020-03-03 Asm Ip Holding B.V. Plasma enhanced atomic layer deposition (PEALD) of SiN using silicon-hydrohalide precursors
KR20220081905A (ko) 2020-12-09 2022-06-16 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 증착용 실리콘 전구체

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2789587B2 (ja) * 1988-01-08 1998-08-20 日本電気株式会社 絶縁薄膜の製造方法
JP2515408B2 (ja) * 1989-10-31 1996-07-10 株式会社東芝 バイポ−ラ型半導体装置
JP3046643B2 (ja) * 1991-06-10 2000-05-29 富士通株式会社 半導体装置の製造方法
US5719065A (en) * 1993-10-01 1998-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device with removable spacers
JP3440291B2 (ja) * 1995-05-25 2003-08-25 独立行政法人産業技術総合研究所 微結晶シリコン薄膜トランジスタ
JP3737221B2 (ja) * 1996-09-06 2006-01-18 英樹 松村 薄膜作成方法及び薄膜作成装置
JP4299393B2 (ja) * 1999-01-20 2009-07-22 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP4573921B2 (ja) * 1999-01-21 2010-11-04 富士通セミコンダクター株式会社 半導体装置の製造方法
JP4556329B2 (ja) * 1999-04-20 2010-10-06 ソニー株式会社 薄膜形成装置
DE10049257B4 (de) * 1999-10-06 2015-05-13 Samsung Electronics Co., Ltd. Verfahren zur Dünnfilmerzeugung mittels atomarer Schichtdeposition
US6348420B1 (en) * 1999-12-23 2002-02-19 Asm America, Inc. Situ dielectric stacks
JP4710187B2 (ja) * 2000-08-30 2011-06-29 ソニー株式会社 多結晶シリコン層の成長方法および単結晶シリコン層のエピタキシャル成長方法
US6689220B1 (en) * 2000-11-22 2004-02-10 Simplus Systems Corporation Plasma enhanced pulsed layer deposition
JP2002203855A (ja) * 2001-01-05 2002-07-19 Sony Corp 半導体装置の製造方法
JP2002294451A (ja) * 2001-03-30 2002-10-09 Sony Corp 多結晶性半導体薄膜の形成方法、半導体装置の製造方法、並びにこれらの方法の実施に使用する装置
JP3868324B2 (ja) * 2002-04-15 2007-01-17 三菱電機株式会社 シリコン窒化膜の成膜方法、成膜装置、及び半導体装置の製造方法
US7172792B2 (en) * 2002-12-20 2007-02-06 Applied Materials, Inc. Method for forming a high quality low temperature silicon nitride film
US7468311B2 (en) * 2003-09-30 2008-12-23 Tokyo Electron Limited Deposition of silicon-containing films from hexachlorodisilane

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101220480B1 (ko) * 2011-12-01 2013-01-21 주식회사 케이씨텍 원자층 증착방법
WO2016043420A1 (ko) * 2014-09-18 2016-03-24 주식회사 유진테크 절연막 증착 방법
KR20210030326A (ko) * 2018-02-28 2021-03-17 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치, 및 프로그램
KR20210114913A (ko) * 2018-02-28 2021-09-24 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치, 및 프로그램

Also Published As

Publication number Publication date
JP2010067993A (ja) 2010-03-25
KR100882174B1 (ko) 2009-02-06
JPWO2005093809A1 (ja) 2008-02-14
WO2005093809A1 (ja) 2005-10-06
TWI363384B (ko) 2012-05-01
US20080050523A1 (en) 2008-02-28
CN100444332C (zh) 2008-12-17
CN1938834A (zh) 2007-03-28
TW200603287A (en) 2006-01-16

Similar Documents

Publication Publication Date Title
KR100882174B1 (ko) 단위층 포스트처리 촉매 화학 증착 장치 및 그 막 형성방법
JP5562434B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
US20190249303A1 (en) Chemical precursors and methods for depositing a silicon oxide film on a substrate utilizing chemical precursors
KR101661104B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
JP5977364B2 (ja) 半導体装置の製造方法、基板処理装置及び記録媒体
JP5654862B2 (ja) 半導体装置の製造方法、基板処理方法及び基板処理装置
KR101749413B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR101827620B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP5864503B2 (ja) 半導体装置の製造方法、基板処理装置、プログラム及び記録媒体
US20150364318A1 (en) Method for manufacturing semiconductor device, method for processing substrate, substrate processing apparatus and recording medium
JP5651451B2 (ja) 半導体装置の製造方法、基板処理方法及び基板処理装置
JP5686487B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP2012160704A (ja) 半導体装置の製造方法、基板処理方法および基板処理装置
JP2013084911A (ja) 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
KR20130135215A (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 컴퓨터 판독가능한 기록 매체
KR20160035984A (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP6151335B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP2012221978A (ja) 半導体装置の製造方法、基板処理方法および基板処理装置
JP2014116626A (ja) 半導体装置の製造方法、基板処理方法および基板処理装置
TWI742800B (zh) 半導體裝置之製造方法、基板處理裝置及程式
JP2015046634A (ja) 半導体装置の製造方法、基板処理方法及び基板処理装置
JP6030746B2 (ja) 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
KR101416069B1 (ko) 저온 박막 증착 방법
KR102666428B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기록 매체 및 기판 처리 장치
KR20240038608A (ko) 전이금속을 선택적으로 증착하기 위한 방법 및 어셈블리

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121220

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131204

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141128

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151210

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171201

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181213

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20200116

Year of fee payment: 12