KR20070000173A - 반도체 패키지의 제조 방법 - Google Patents
반도체 패키지의 제조 방법 Download PDFInfo
- Publication number
- KR20070000173A KR20070000173A KR1020050055705A KR20050055705A KR20070000173A KR 20070000173 A KR20070000173 A KR 20070000173A KR 1020050055705 A KR1020050055705 A KR 1020050055705A KR 20050055705 A KR20050055705 A KR 20050055705A KR 20070000173 A KR20070000173 A KR 20070000173A
- Authority
- KR
- South Korea
- Prior art keywords
- package
- fbga
- fbga package
- pad
- size
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Abstract
본 발명은 적층되는 개별패키지의 사이즈를 조절하여 패키지의 자체의 크기를 줄일 수 있는 FBGA(fine pitch ball grid array) 패키지 스택에 관한 것이다. 이 패키지는, 개별 공정을 통해 완성되고 불필요한 영역을 제거되며, 솔더 볼 형성 영역의 외측으로 상기 솔더 볼과 연결되는 다수의 제 1 패드가 형성된 제 1 FBGA 패키지; 솔더 볼 형성 영역 외측에 본드 핑거와 각각 연결되는 다수의 제 2 패드를 구비하며, 솔더 볼을 제거한 상태로 상기 제 1 FBGA 패키지 상에 접착제를 매개로 부착되는 제 2 FBGA 패키지; 상기 제 1 패드 및 제 2 패드를 전기적으로 상호 연결하는 금속 와이어; 및 상기 제 1 패드 및 제 2 패드 및 상기 금속 와이어를 포함하는 영역을 밀봉하는 봉지제;를 포함하는 것을 특징으로 한다.
Description
본 발명은 패키지 스택에 관한 것으로서, 보다 상세하게는, 적층되는 개별패키지의 사이즈를 조절하여 패키지의 자체의 크기를 줄일 수 있는 FBGA(fine pitch ball grid array) 패키지 스택에 관한 것이다.
최근 전기·전자 제품의 소형화와 더불어 고성능화가 요구됨에 따라, 고용량의 반도체 모듈을 제공하기 위한 다양한 기술들이 연구 개발되고 있다. 고용량의 반도체 모듈을 제공하기 위한 방법으로서는 메모리 칩의 용량 증대, 다시 말해, 메모리 칩의 고집적화를 들 수 있으며, 이러한 고집적화는 한정된 반도체 칩의 공간 내에 보다 많은 수의 셀을 집적해 넣는 것에 의해 실현될 수 있다. 그러나, 이와 같은 메모리 칩의 고집적화는 정밀한 미세 선 폭을 요구하는 등, 고난도의 기술과 많은 개발 시간을 필요로 한다.
이에 따라, 고용량의 반도체 모듈을 제공하기 위한 다른 방법으로서 스택(stack) 기술이 제안되었으며, 이러한, 스택 패키지에는 두 개 이상의 패키지들을 스택하는 방식이 있다.
이러한 스택 패키지는 FBGA 패키지에서도 적용할 수 있다. 즉, FBGA 패키지 스택은, 개별 공정을 통해 상기와 같이 제작된 두개의 FBGA 패키지를 상하에 배치시키고, 동일 기능을 하는 핀을 상호 연결하여 패키지를 제작한다. 여기서, FBGA(fine pitch ball grid array) 패키지는 회로 패턴을 구비한 인쇄 회로 기판 상에 반도체 칩이 부착되며, 반도체 칩의 본딩패드와 인쇄 회로 기판의 전극패드는 본딩 와이어에 의해 상호 연결되고, 반도체 칩 및 본딩 와이어를 포함한 인쇄 회로 기판 상부면은 봉지제로 몰딩되며, 그리고, 인쇄 회로 기판의 하부면에는 외부 회로에의 실장 수단인 솔더 볼이 부착된다.
그러나, 이와 같은 종래의 FBGA 패키지 스택은, 개별 공정을 통해 제작된 FBGA 패키지가 그대로 사용된다. 다시 말해, 인쇄 회로 기판 및 솔더 볼을 포함한 상태의 FBGA 패키지가 그대로 적층되는 구조를 갖는다. 그에 따라, 종래의 FBGA 패키지 스택은 패키지 자체의 두께가 커져, 패키지의 박형화에 한계가 있다.
따라서, 본 발명은 전술한 종래의 문제점을 해결하기 위해 제안된 것으로서, 적층되는 개별패키지의 사이즈를 조절하여 패키지의 자체의 크기를 줄일 수 있는 FBGA(fine pitch ball grid array) 패키지 스택을 제공함에 있다.
상기한 바와 같은 목적을 달성하기 위해, 본 발명의 일면에 따라, FBGA 패키지 스택이 제공되며: 이 패키지는, 개별 공정을 통해 완성되고 불필요한 영역을 제거되며, 솔더 볼 형성 영역의 외측으로 상기 솔더 볼과 연결되는 다수의 제 1 패드가 형성된 제 1 FBGA 패키지; 솔더 볼 형성 영역 외측에 본드 핑거와 각각 연결되는 다수의 제 2 패드를 구비하며, 솔더 볼을 제거한 상태로 상기 제 1 FBGA 패키지 상에 접착제를 매개로 부착되는 제 2 FBGA 패키지; 상기 제 1 패드 및 제 2 패드를 전기적으로 상호 연결하는 금속 와이어; 및 상기 제 1 패드 및 제 2 패드 및 상기 금속 와이어를 포함하는 영역을 밀봉하는 봉지제;를 포함하는 것을 특징으로 한다.
상기 구성에서, 상기 제 2 FBGA 패키지는 상기 제 1 FBGA 패키지보다 사이즈가 크다.
(실시예)
이하, 첨부한 도면을 참고하여 본 발명의 바람직한 실시예를 상술하기로 한다.
도 1에는 본 발명에 따른 FBGA 패키지 스택을 설명하기 위한 단면도를 도시한다.
본 발명에 따른 FBGA 패키지 스택은, 개별 공정을 통해 완성된 제 1 FBGA 패키지(1) 상에 접착제(2)를 매개로 제 2 FBGA 패키지(2)가 부착된다. 이 때, 제 1 FBGA 패키지(1) 및 제 2 FBGA 패키지(3)는 솔더 볼 형성 영역 즉, 본드핑거(4,5)의 외측으로 상기 본드 핑거(4,5)와 각각 연결되는 다수의 제 1 패드(6) 및 제 2 패드(7)를 구비한다. 여기서, 제 1 FBGA 패키지(1)는 그라인딩(grinding)기술 등을 통해 패키지의 불필요한 영역을 제거하여, 제 2 FBGA 패키지(3) 보다 작은 사이즈를 가진다. 아울러, 제 2 FBGA 패키지(3)는 솔더 볼이 형성되지 않은 상태로 구비하는 것을 기본으로 하며, 솔더 볼이 형성된 상태로도 적층 가능하다.
그리고, 제 1 패드(6) 및 제 2 패드(7)는 금속 와이어(8)에 의해 전기적으로 연결되며, 제 1 패드(6), 제 2 패드(7) 및 금속 와이어(8)를 포함하는 영역은 봉지제(9)로 밀봉된다.
도 2 내지 7을 참조하여 상기와 같은 구성을 가지는 본 발명에 따른 FBGA 패키지 스택의 제작 과정을 살펴보기로 한다.
먼저, 도 2를 참조하면, 패키지의 하부의 에지 부, 즉 솔더 볼(10) 바깥쪽 영역에 상기 솔더 볼(10)과 패턴(도시안됨)을 통해 각각 연결되는 다수의 제 1 패드(6)를 구비한 제 1 FBGA 패키지(1)를 준비한다. 이후, 제 1 FBGA 패키지(1)는 도 3에 도시한 바와 같이, 그라인딩(grinding) 기술 등을 통해 양측 외곽의 일정 영역을 제거하여 패키지 사이즈를 줄인다.
다음, 도 4를 참조하면, 솔더 볼이 부착되지 않은 패키지를 제 2 FBGA 패키지(3)로 사용한다. 여기서 제 2 FBGA 패키지(3)는 제 1 FBGA 패키지(1)와 동일한 위치에 본드핑거(4)와 각각 연결된 다수의 제 2 패드(7)를 구비한다. 한편, 최종 완성된 FBGA 패키지를 제 2 FBGA 패지지로 사용할 경우에는, 솔더 볼(도시안됨)을 제거한다.
그리고, 도 5를 참조하면, 제 1 FBGA 패키지(1)의 상부면에 비전도성 접착제(2)를 매개로 제 2 FBGA 패키지(3)를 부착시킨다. 이 때, 비전도성 접착제(2)는 제 1 FBGA 패키지(1)와 제 2 FBGA 패키지(3)와의 쇼트의 위험이 없을 경우에 전도성 접착제로 대체될 수 있다.
그런 다음, 도 6를 참조하면, 제 1 패드(6) 및 제 2 패드(7)를 금속 와이어(8)를 통해 전기적으로 상호 연결한다.
이후, 도 7을 참조하면, 제 1 패드(6), 제 2 패드(7), 금속 와이어(8)를 포함하는 영역은, 봉지제(9)로 밀봉되어, 외부 충격으로부터 보호받는다.
이상에서 살펴본 바와 같이, 본 발명에 따른 FBGA 패키지 스택은, 적층되는 개별 FBGA 패키지의 사이즈를 다르게 함과 동시에, 솔더 볼을 제거하여 적층함으로써, 패키지 자체의 두께를 감소시킬 수 있다.
상기한 바와 같은 본 발명의 구성에 따라, 개별 패키지의 사이즈를 다르게 하여 적층함으로써, 패키지의 박형화를 이룰 수 있다.
본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자는 용이하게 알 수 있다.
도 1은 본 발명에 따른 FBGA 패키지 스택을 설명하기 위한 단면도.
도 2 내지 7은 본 발명에 따른 FBGA 패키지 스택의 제작 과정을 설명하기 위한 도면.
* 도면의 주요 부분에 대한 부호의 설명 *
1: 제 1 FBGA 패키지 2: 접착제
3: 제 2 FBGA 패키지 4,5: 본드 핑거
6: 제 1 패드 7: 제 2 패드
8: 금속 와이어 9: 봉지제
10: 솔더 볼
Claims (2)
- 개별 공정을 통해 완성되고 불필요한 영역을 제거되며, 솔더 볼 형성 영역의 외측으로 상기 솔더 볼과 연결되는 다수의 제 1 패드가 형성된 제 1 FBGA 패키지;솔더 볼 형성 영역 외측에 본드 핑거와 각각 연결되는 다수의 제 2 패드를 구비하며, 솔더 볼을 제거한 상태로 상기 제 1 FBGA 패키지 상에 접착제를 매개로 부착되는 제 2 FBGA 패키지;상기 제 1 패드 및 제 2 패드를 전기적으로 상호 연결하는 금속 와이어; 및상기 제 1 패드 및 제 2 패드 및 상기 금속 와이어를 포함하는 영역을 밀봉하는 봉지제;를 포함하는 것을 특징으로 하는 FBGA 패키지 스택.
- 제 1 항에 있어서,상기 제 2 FBGA 패키지는 상기 제 1 FBGA 패키지보다 사이즈가 큰 것을 특징으로 하는 FBGA 패키지 스택.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050055705A KR100701696B1 (ko) | 2005-06-27 | 2005-06-27 | 반도체 패키지의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050055705A KR100701696B1 (ko) | 2005-06-27 | 2005-06-27 | 반도체 패키지의 제조 방법 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| KR20070000173A true KR20070000173A (ko) | 2007-01-02 |
| KR20060136143A KR20060136143A (ko) | 2007-01-02 |
| KR100701696B1 KR100701696B1 (ko) | 2007-03-29 |
Family
ID=37868164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050055705A KR100701696B1 (ko) | 2005-06-27 | 2005-06-27 | 반도체 패키지의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100701696B1 (ko) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100255476B1 (ko) * | 1997-06-30 | 2000-05-01 | 김영환 | 볼 그리드 어레이 패키지 |
| KR100325450B1 (ko) * | 1998-06-03 | 2002-08-22 | 주식회사 하이닉스반도체 | 볼그리드어레이패키지 |
| KR20000044989A (ko) * | 1998-12-30 | 2000-07-15 | 윤종용 | 멀티 칩 볼 그리드 어레이 패키지 |
| KR20040069392A (ko) * | 2003-01-29 | 2004-08-06 | 주식회사 하이닉스반도체 | 적층형 반도체 멀티 칩 패키지 |
-
2005
- 2005-06-27 KR KR1020050055705A patent/KR100701696B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100701696B1 (ko) | 2007-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7391105B2 (en) | Unit semiconductor chip and multi chip package with center bonding pads and methods for manufacturing the same | |
| US6781240B2 (en) | Semiconductor package with semiconductor chips stacked therein and method of making the package | |
| KR101964389B1 (ko) | 수직 상호연결들을 갖는 집적 회로 패키징 시스템 및 그 제조 방법 | |
| US8933561B2 (en) | Semiconductor device for semiconductor package having through silicon vias of different heights | |
| KR20040014156A (ko) | 반도체장치 | |
| US20060284298A1 (en) | Chip stack package having same length bonding leads | |
| US20010042924A1 (en) | Semiconductor package | |
| US20120018879A1 (en) | Stack package and method for manufacturing the same | |
| US6479306B1 (en) | Method for manufacturing semiconductor device | |
| KR100743649B1 (ko) | 멀티 칩 패키지 | |
| WO2007139132A1 (ja) | 半導体装置 | |
| KR20030059459A (ko) | 칩 적층 패키지 | |
| KR100351922B1 (ko) | 반도체 패키지 및 그의 제조 방법 | |
| KR20070000173A (ko) | 반도체 패키지의 제조 방법 | |
| KR20060136143A (ko) | 반도체 패키지의 제조 방법 | |
| US6924557B2 (en) | Semiconductor package | |
| KR100668848B1 (ko) | 칩 스택 패키지 | |
| KR20060074091A (ko) | 칩 스택 패키지 | |
| KR100650770B1 (ko) | 플립 칩 더블 다이 패키지 | |
| KR20080029273A (ko) | 스택 패키지 및 이를 이용한 고밀도 멀티 패키지 | |
| KR101207883B1 (ko) | 패키지 모듈 | |
| KR20120093580A (ko) | 반도체 패키지 | |
| KR20060136155A (ko) | 칩 스택 패키지 | |
| KR100924553B1 (ko) | 메모리 모듈 | |
| KR20090074493A (ko) | 스택 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110222 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |