KR20060117019A - 상 변화 메모리 장치 및 그 워드라인 구동방법 - Google Patents

상 변화 메모리 장치 및 그 워드라인 구동방법 Download PDF

Info

Publication number
KR20060117019A
KR20060117019A KR1020050039721A KR20050039721A KR20060117019A KR 20060117019 A KR20060117019 A KR 20060117019A KR 1020050039721 A KR1020050039721 A KR 1020050039721A KR 20050039721 A KR20050039721 A KR 20050039721A KR 20060117019 A KR20060117019 A KR 20060117019A
Authority
KR
South Korea
Prior art keywords
voltage level
word line
phase change
transistor
memory device
Prior art date
Application number
KR1020050039721A
Other languages
English (en)
Other versions
KR100744114B1 (ko
Inventor
조백형
서종수
김두응
조우영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050039721A priority Critical patent/KR100744114B1/ko
Priority to US11/303,910 priority patent/US7417887B2/en
Priority to JP2006132819A priority patent/JP2006318635A/ja
Publication of KR20060117019A publication Critical patent/KR20060117019A/ko
Application granted granted Critical
Publication of KR100744114B1 publication Critical patent/KR100744114B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode

Abstract

상변화 메모리 장치 및 그 워드라인 구동 방법에 개시된다. 본 발명의 실시예에 따른 상 변화 메모리 장치의 워드라인 구동 방법은 정상동작 시 비 선택된 워드 라인을 제 1전압 레벨로 유지하고 선택된 워드 라인을 제2전압 레벨로 유지하며, 대기 동작 시 모든 워드 라인을 플로우팅 상태로 유지하는 단계를 구비한다. 워드라인 구동방법은 정상 동작 시 선택된 비트 라인을 상기 제1전압 레벨로 유지하고 비 선택된 비트 라인을 제2전압 레벨로 유지하며, 대기 동작 시 모든 비트 라인을 상기 제2전압 레벨로 유지하는 단계를 더 구비한다. 본 발명에 따른 상변화 메모리 장치 및 워드라인 구동방법은 대기 동작 모드나 정상 동작 모드와 같이 동작 모드에 따라 워드라인 및 비트라인의 전압레벨을 제어함으로써 누설 전류(Leakage Current)를 줄이고 불필요한 전력 소모(Power Consumption)를 줄이는 장점이 있다.

Description

상 변화 메모리 장치 및 그 워드라인 구동방법{Phase change memory device and word line driving method thereof}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 일반적인 상 상변화 메모리 장치의 단위 셀의 등가 회로를 나타내는 도면이다.
도 2는 도 1의 단위 셀들로 구성된 메모리 셀 어레이를 구비하는 상변화 메모리 장치를 나타내는 도면이다.
도 3은 도 2의 워드라인 구동회로구동회로의 구조를 나타내는 도면이다.
도 4는 본 발명의 실시예에 따른 워드라인 구동회로구동회로의 구조를 나타내는 도면이다.
도 5는 본 발명의 다른 실시예에 따른 워드라인 구동회로구동회로의 구조를 나타내는 도면이다.
도 6은 본 발명의 다른 실시예에 따른 워드라인 구동회로구동회로의 구조를 나타내는 도면이다.
본 발명은 반도체 메모리 장치에 관한 것으로서, 특히 상 변화 메모리 장치 및 그 워드라인 구동방법에 관한 것이다.
상변화 메모리 장치(PRAM: Phase Random Access Memory)는 온도 변화에 의한 상 전이에 따라서 저항 값이 변화되는 상 변화 물질(Ge-Sb-Te)과 같은 물질을 이용하여 데이터를 저장하는 비휘발성 메모리 소자이다.
도 1은 일반적인 상변화 메모리 장치의 단위 셀의 등가 회로를 나타내는 도면이다.
단위 셀(C)은 하나의 P-N 다이오드(D)와 하나의 상 변화 물질(GST)을 구비한다. 비트라인(BL)에는 상변화 물질(GST)이 연결되고 상 변화 물질(GST)은 다이오드(D)의 P-정션(Junction)에, 워드 라인(WL)은 N-정션(Junction)에 연결된다.
상 변화 메모리의 셀(C)의 상 변화 물질(GST)은 온도 및 가열시간에 따라 상 변화 물질(GST)을 결정화하거나 비정질화 시킴으로써 정보를 저장한다.
기입 동작을 설명한다. 상 변화 물질(GST)에 전류를 흐르게 하여 상 변화 물질(GST)을 용융점(Melting Temperature)이상으로 가열한 뒤 급속히 냉각시키면 상 변화 물질(GST)이 비정질화(Amorphous) 형태로 정보 "1"를 저장한다. 이러한 상태를 리셋(Reset) 상태라고 한다.
상 변화 물질(GST)을 결정화온도(Crystallization Temperature) 이상으로 가열하여 일정 시간동안 유지한 뒤 냉각 시키면 상 변화 물질(GST)이 결정화 형태로 정보 "0"을 저장한다. 이를 셋(Set) 상태라고 한다.
독출 동작은 비트라인과 워드라인을 선택하여 특정 메모리 셀을 선택한 후, 선택된 메모리 셀에 외부에서 전류를 흘려 상 변화 물질의 저항 상태에 따른 전압 변화의 차이로서 "1"과 "0"을 구분한다.
도 2는 도 1의 단위 셀들로 구성된 메모리 셀 어레이를 구비하는 상변화 메모리 장치를 나타내는 도면이다.
도 2 를 참조하면, 상변화 메모리 장치(100)는 메모리 셀 어레이(CBLK), 워드라인 구동회로구동회로(10-0~10-n-1), 비트라인 선택회로(15) 및 주변회로(17)를 구비한다. 주변회로(17)는 기입 구동회로(미도시), 감지 증폭기(미도시) 및 데이터 입출력 버퍼(미도시) 등을 구비한다. 메모리 셀 어레이(CBLK)는 대응되는 비트라인들(BL0~BLm-1)과 워드 라인들(WL0~WLn-1)에 연결되는 단위 셀들(C)을 구비한다.
선택 회로(15)는 소정의 선택 신호들(Y0~Ym-1)에 응답하여 비트라인을 선택G하는 트랜지스터들을 구비한다. 여기서, 선택한다 는 의미는 선택된 비트라인을 하이 레벨로 만드는 것을 의미한다. 그러나, 반대로 워드라인에 대하여 선택한다 는 의미는 선택된 워드라인을 로우 레벨로 만드는 것을 의미한다.
도 3은 도 2의 워드라인 구동회로구동회로의 구조를 나타내는 도면이다.
도 2의 워드라인 구동회로들(10-0~10-n-1)의 구조는 모두 동일하므로 워드라인 구동회로(10-0)를 이용하여 구조를 설명한다.
워드라인 구동회로(10-0)는 제 1 단이 접지전압(VSS)에 연결되고 제 2 단이 워드라인(WL)에 연결되는 제1엔모스트랜지스터(N1) 및 제 1 단이 워드라인(WL0)에 연결되고 제 2 단이 전원전압(VCC)에 연결되며 제 3 단이 제1엔모스 트랜지스터 (N1)의 제 3단과 공통으로 연결되어 로우 디코더(Row Decoder, 미도시)로부터 디코딩신호(DS)를 수신하는 제1피모스트랜지스터(P1)를 구비한다.
도 2 를 참조하면, 점선으로 표시된 상변화 메모리 셀(C)을 선택하기 위하여 선택된 비트 라인(BL1)은 하이 레벨을 유지하고, 비 선택된 비트 라인들(BL0, BL2~BLm-1)은 로우 레벨을 유지한다. 또한 선택된 워드라인(WL0)은 로우 레벨을 유지하고, 비 선택된 워드 라인들(WL1~WLn-1)은 하이 레벨을 유지한다. 상기와 같이 상변화 메모리 셀(C)이 선택되면 선택된 상 변화 메모리 셀(C)에서 기입 또는 독출 동작이 수행된다.
도 3 을 참조하면, 워드라인 구동회로(10-0)는 워드라인(WL0)이 선택되는 경우 하이 레벨을 갖는 디코딩 신호(DS)를 입력 받아 제1엔모스트랜지스터(N1)를 턴 온(Turn On)시켜 워드라인(WL0)을 로우 레벨로 만든다. 또한, 워드라인(WL0)이 비 선택되는 경우 로우 레벨을 갖는 디코딩 신호(DS)를 입력 받아 제1피모스트랜지스터(P1)를 턴 온(Turn On)시켜 워드 라인(WL0)을 하이 레벨로 만든다.
그런데, 도 3과 같은 워드라인 구동회로(10-0)를 가지는 상 변화 메모리 장치(100)는 비 선택된 워드라인들(WL1~WLn-1)을 하이 레벨로 유지시키기 때문에 누설(Leakage) 전류가 발생되는 문제가 있다.
특히, 상 변화 메모리 장치(100)의 대기동작(Standby Operation) 시에 발생되는 누설(Leakage) 전류는 불필요한 전력소모(Power Consumption)를 야기하므로 이를 해결하는 새로운 상 변화 메모리 장치 및 구동 방법이 필요하다
본 발명이 이루고자 하는 기술적 과제는 대기동작(Standby Operation) 시 모든 비트 라인을 접지전압으로 유지하며, 모든 워드 라인을 플로우팅 상태로 유지하는 구조를 가지는 상변화 메모리 장치를 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 대기동작(Standby Operation) 시 모든 비트 라인을 접지전압으로 유지하며, 모든 워드 라인을 플로우팅 상태로 유지하는 워드라인 구동방법을 제공하는데 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 워드라인 구동방법은 정상동작 시 비 선택된 워드 라인을 제 1전압 레벨로 유지하고 선택된 워드 라인을 제2전압 레벨로 유지하며, 대기 동작 시 모든 워드 라인을 플로우팅 상태로 유지하는 단계를 구비한다.
워드라인 구동방법은 정상 동작 시 선택된 비트 라인을 상기 제1전압 레벨로 유지하고 비 선택된 비트 라인을 제2전압 레벨로 유지하며, 대기 동작 시 모든 비트 라인을 상기 제2전압 레벨로 유지하는 단계를 더 구비한다.
상기 제1전압 레벨은 전원전압 레벨이고, 상기 제2전압 레벨은 접지전압 레벨일 수 있다. 상기 제1전압 레벨은 전원전압 레벨보다 낮으며 상기 제 2 전압 레벨보다 높은 레벨이고, 상기 제2전압 레벨은 접지전압 레벨일 수 있다. 상기 상변화 메모리 장치는 상변화 물질과 다이오드로 이루어진 복수개의 메모리 셀들을 구비한다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 워드라인 구동 방법은 대기 동작 시 모든 비트 라인을 기준 전압으로 유지하며, 모든 워드 라인을 플로우팅 상태로 유지하는 단계를 구비한다. 상기 기준 전압은 접지 전압일 수 있다.
워드라인 구동방법은 정상 동작 시 선택된 비트 라인을 제1전압 레벨로 유지하고 비 선택된 비트 라인을 제2전압 레벨로 유지하며, 선택된 워드 라인을 상기 제2전압 레벨로 유지하고 비 선택된 워드 라인을 제 1전압 레벨로 유지하는 단계를 더 구비한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 상 변화 메모리 장치는 대응되는 워드라인을 구동하는 복수개의 워드라인 구동회로들을 구비하는 상변화 메모리 장치에 관한 것이다. 상기 워드라인 구동회로 각각은 구동부 및 모드 선택부를 구비한다.
구동부는 제 1 제어 신호에 응답하여 대응되는 상기 워드라인을 제 1 전압 레벨 또는 제 2 전압 레벨로 만든다. 모드 선택부는 동작 모드에 따라 상기 구동부로 상기 제 1 전압을 인가하거나 또는 대응되는 상기 워드라인을 플로우팅(floating) 상태로 만든다.
정상 동작시 대응되는 상기 워드라인이 선택되면 상기 구동부는 상기 워드라인을 상기 제 2 전압 레벨로 만들고 상기 워드라인이 비 선택되면 상기 구동부는 상기 워드라인을 상기 제 1 전압 레벨로 만들며, 대기 동작시 상기 모드 선택부는 상기 워드라인을 플로우팅 상태로 만든다.
상기 모드 선택부는 제 2 제어 신호에 응답하여 턴 온 또는 턴 오프 되는 모 스 트랜지스터이며, 상기 제 2 제어 신호는 정상 동작시에는 상기 모스 트랜지스터를 턴 온 시키고, 대기 동작 시에는 상기 모스 트랜지스터를 턴 오프 시킨다. 상기 제 2 제어 신호는, 칩 인에이블 신호이다.
상기 구동부는 제1단이 접지전압에 연결되고, 제2단이 대응되는 상기 워드라인에 연결되는 제1트랜지스터 및 제1단이 상기 워드라인에 연결되고, 제2단이 상기 모스 트랜지스터의 제 1 단에 연결되며 게이트가 상기 제1 트랜지스터의 게이트에 공통으로 연결되어 상기 제1 제어 신호를 수신하는 제2트랜지스터를 구비한다.
워드라인 구동회로는 상기 전원전압과 상기 모스트랜지스터 사이에 연결되는 다이오드형 트랜지스터를 더 구비할 수 있다. 워드라인 구동회로는 상기 제2트랜지스터와 상기 모스 트랜지스터 사이에 연결된 다이오드형 트랜지스터를 더 구비할 수 있다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 4는 본 발명의 실시예에 따른 워드라인 구동회로의 구조를 나타내는 도면이다.
도 4를 참조하면, 본 발명의 실시예에 따른 워드라인 구동회로(20)는 구동부 (23) 및 모드 선택부(25)를 구비한다. 구동부(23)는 제 1 제어 신호(DS)에 응답하여 대응되는 워드라인(WL)을 제 1 전압(VCC) 레벨 또는 제 2 전압(VSS) 레벨로 만든다. 모드 선택부(25)는 동작 모드에 따라 구동부(23)로 제 1 전압을 인가하거나 또는 대응되는 워드라인(WL)을 플로우팅(floating) 상태로 만든다.
이하에서, 도 2 와 도 4를 참조하여 본 발명의 실시예에 따른 상 변화 메모리 장치의 워드라인 구동방법 및 워드라인 구동 회로가 설명된다.
본 발명의 실시예에 따른 상 변화 메모리 장치 및 워드라인 구동 방법은 상 변화 메모리 장치의 동작 모드, 즉 정상 동작 모드와 대기 동작 모드에 따라 워드라인의 전압 레벨 상태를 다르게 제어함으로써 선택되지 아니한 워드라인에서 발생되는 누설 전류를 감소시킬 수 있다.
즉, 본 발명의 상 변화 메모리 장치의 워드라인 구동회로(20)는 상 변화 메모리 장치의 정상 동작시 대응되는 워드라인(WL)이 선택되면 구동부(23)는 워드라인(WL)을 제 2 전압(VSS) 레벨로 만들고 워드라인(WL)이 비 선택되면 구동부(23)는 워드라인(WL)을 제 1 전압(VCC) 레벨로 만든다.
그리고, 상 변화 메모리 장치의 대기 동작시 모드 선택부(25)는 워드라인(WL)을 플로우팅 상태로 만든다. 정상 동작시 선택되지 아니한 워드라인(WL)을 제 1 전압(VCC) 레벨로 설정하고, 대기 동작시 워드라인(WL)을 플로우팅 상태로 설정함으로써 누설 전류를 감소시킬 수 있다.
본 발명의 실시예에 따른 상 변화 메모리 장치는 도 1에 도시된 것처럼 상 변화 물질(GST)과 다이오드(D)로 이루어진 복수개의 메모리 셀(C)들을 구비한다. 그러나, 상 변화 메모리 장치의 셀 구조는 다양할 수 있으며 이에 한정되는 것이 아님은 당업자라면 이해할 수 있을 것이다.
이하, 정상동작(Normal Operation) 시 워드라인 구동회로(20)의 동작이 설명된다.
워드라인 구동회로(20)는 모드 선택부(25)와 구동부(23)를 구비한다.
모드 선택부(25)는 제 2 제어 신호(/CE)에 응답하여 턴 온 또는 턴 오프 되는 모스 트랜지스터(P2)이다. 제 2 제어 신호(/CE)는 정상 동작시에는 모스 트랜지스터(P2)를 턴 온 시키고, 대기 동작 시에는 모스 트랜지스터(P2)를 턴 오프 시킨다. 제 2 제어 신호(/CE)는 칩 인에이블 신호이다.
도 4에서 모드 선택부(25)의 모스 트랜지스터(P2)는 피모스 트랜지스터로 도시되어 있으나 이에 한정되지 아니함은 당업자라면 이해할 수 있을 것이다.
구동부(23)는 제1단이 접지전압(VSS)에 연결되고, 제2단이 대응되는 워드라인(WL)에 연결되는 제1트랜지스터(N1) 및 제1단이 워드라인(WL)에 연결되고, 제2단이 모스 트랜지스터(P2)의 제 1 단에 연결되며 게이트가 제1 트랜지스터(N1)의 게이트에 공통으로 연결되어 제1 제어 신호(DS)를 수신하는 제2트랜지스터(P1)를 구비한다.
제 1 트랜지스터(N1)는 엔모스 트랜지스터이고 제 2 트랜지스터(P1)는 피모스 트랜지스터이다. 그러나, 이에 한정되지 아니함은 당업자라면 이해할 수 있을 것이다.
정상동작(Normal Operation) 시 제 2 제어 신호(/CE)는 로우 레벨로 발생되 며 모스 트랜지스터(P2)가 턴 온(Turn On) 된다. 워드라인(WL)이 선택되는 경우 제 1 제어 신호(DS)는 하이 레벨을 가진다. 제 1 제어 신호(DS)는 워드라인(WL)을 선택하기 위한 어드레스가 디코딩 된 신호일 수 있다.
정상 동작시 제 1 트랜지스터(N1)는 턴 온(Turn On)되고 제 2 트랜지스터(P1)는 턴 오프 되어 워드 라인(WL)은 제 2 전압(VSS) 레벨로 된다. 여기서 제 2 전압(VSS) 레벨은 접지 전압 레벨 또는 이에 상응하는 로우 레벨이다.
만일 워드라인(WL)이 비 선택되는 경우 로우 레벨을 갖는 제 1 제어 신호(DS)를 입력 받아 제 1 트랜지스터(N1)는 턴 오프 되고 제 2 트랜지스터(P1)는 를 턴 온(Turn On)된다. 그러면, 워드라인(WL)은 제 1 전압(VCC) 레벨로 된다. 여기서, 제 1 전압(VCC) 레벨은 전원 전압 레벨 또는 이에 상응하는 레벨이다.
도 4의 워드라인 구동회로(20)가 도 2의 워드라인 구동회로(10-0)와 동일하다면 상 변화 메모리 셀(C)을 선택하기 위하여 선택된 비트 라인(BL1)은 하이 레벨로 설정되고, 비 선택된 비트 라인들(BL0, BL2~BLm-1)은 로우 레벨로 설정된다. 그러면, 선택된 상 변화 메모리 셀(C)에서 기입 또는 독출 동작이 수행된다.
대기동작(Standby Operation) 시 워드라인 구동회로(20)의 동작이 설명된다.
대기 동작은 상 변화 메모리 장치가 기입 또는 독출 동작을 수행하지 아니하는 모드이다. 대기 동작에서, 모든 비트 라인들(BL0~BLm-1)은 로우 레벨을 유지하고, 모든 워드라인들(WL0~WLn-1)은 본 발명의 실시예에 따른 워드라인 구동회로(20)에 의하여 플로우팅(Floating) 상태를 유지한다.
모든 워드 워드라인들(WL0~WLn-1)이 플로우팅(Floating) 상태를 유지함으로 써, 대기 동작 시 누설 전류(Leakage Current)를 줄여 불필요한 전력 소모(Power Consumption)를 줄일 수 있다.대기 동작에서 제 2 제어 신호(/CE)는 하이 레벨로 발생된다. 워드라인 구동회로(20)는 하이 레벨의 제 2 제어 신호(/CE)를 입력 받아 모스 트랜지스터(P2)를 턴 오프(Turn Off) 시킨다.
또한, 대기동작(Standby Operation) 시 제 1 제어 신호(DS)는 항상 로우 레벨을 유지하므로 제1 스트랜지스터(N1)는 턴 오프(Turn Off) 되고 제 2 트랜지스터(P1)는 턴 온(Turn On) 된다. 그러나, 제 2 제어 신호(/CE)에 의하여 모스 트랜지스터(P2)가 턴 오프 상태이므로 워드 라인(WL)은 플로우팅(Floating) 상태를 유지하게 된다.
즉, 대기 동작시에 워드라인 구동회로(20)는 제 2 제어 신호(/CE)에 응답하여 대응되는 워드라인(WL)을 플로우팅 상태로 유지시킴으로써 누설전류의 발생을 감소시킬 수 있다. 이때, 모든 비트라인들(BL0~BLm-1)은 로우 레벨로 설정된다.
도 5는 본 발명의 다른 실시예에 따른 워드라인 구동회로의 구조를 나타내는 도면이다.
도 5 를 참조하면, 워드라인 구동회로(30)는 모드 선택부(35)와 전원 전압(VCC) 사이에 다이오드형 트랜지스터(P3)를 더 구비하는 것을 제외하고는 도 4의 워드라인 구동회로(20)의 구조와 동일하다. 즉, 모드 선택부(35)와 구동부(33)의 구조가 도 4의 모드 선택부(25)와 구동부(23)의 구조와 동일하다.
워드라인 구동회로(30)의 대기 동작시의 동작 방법 및 정상 동작시 선택된 워드라인을 로우 레벨로 만드는 동작 방법은 워드라인 구동회로(20)의 대응되는 동 작 방법과 동일하다. 따라서 상세한 설명을 생략한다.
그러나, 다이오드형 트랜지스터(P3)는 워드라인 구동회로(30)의 정상동작(Normal Operation) 시 비 선택된 워드라인(WL)을 전원 전압(VCC) 레벨에서 다이오드형 트랜지스터(P3)의 문턱전압(Threshold Voltage, 이하 Vth)을 뺀 전압 레벨(VCC-Vth)로 유지시킨다.
그러면, 정상동작(Normal Operation) 시 도 4의 워드라인 구동회로(20)의 구조보다 누설 전류(Leakage Current)를 더 줄여 불필요한 전력 소모(Power Consumption)를 줄일 수 있다. 도 6은 본 발명의 다른 실시예에 따른 워드라인 구동회로의 구조를 나타내는 도면이다.
도 6을 참조하면, 워드라인 구동회로(40)는 모드 선택부(45)와 구동부(43) 사이에 다이오드형 트랜지스터(N2)를 더 구비하는 것을 제외하고는 도 4의 워드라인 구동회로(20)의 구조와 동일하다. 즉, 모드 선택부(45)와 구동부(43)의 구조가 도 4의 모드 선택부(25)와 구동부(23)의 구조와 동일하다.
워드라인 구동회로(40)의 대기 동작시의 동작 방법 및 정상 동작시 선택된 워드라인을 로우 레벨로 만드는 동작 방법은 워드라인 구동회로(20)의 대응되는 동작 방법과 동일하다. 따라서 상세한 설명을 생략한다.
그러나, 다이오드형 트랜지스터(N2)는 워드라인 구동회로(40)의 정상동작(Normal Operation) 시 비 선택된 워드라인(WL)을 전원 전압(VCC) 레벨에서 다이오드형 트랜지스터(N2)의 문턱전압(Threshold Voltage, 이하 Vth)을 뺀 전압 레벨(VCC-Vth)로 유지시킨다.
그러면, 정상동작(Normal Operation) 시 도 4의 워드라인 구동회로(20)의 구조보다 누설 전류(Leakage Current)를 더 줄여 불필요한 전력 소모(Power Consumption)를 줄일 수 있다.
본 발명의 실시예에 따른 워드라인 구동방법은 정상동작 시 비 선택된 워드 라인을 제 1전압 레벨로 유지하고 선택된 워드 라인을 제2전압 레벨로 유지하며, 대기 동작 시 모든 워드 라인을 플로우팅 상태로 유지하는 단계를 구비한다.
특히, 본 발명의 실시예에 따른 워드라인 구동방법은 정상 동작 시 선택된 비트 라인을 상기 제1전압 레벨로 유지하고 비 선택된 비트 라인을 제2전압 레벨로 유지하며, 대기 동작 시 모든 비트 라인을 상기 제2전압 레벨로 유지하는 단계를 더 구비한다.
본 발명의 실시예에 따른 워드라인 구동방법은 도 4내지 도 6의 워드라인 구동회로(20, 30, 40)를 구비하는 상 변화 메모리 장치의 워드라인 및 비트라인을 선택 또는 비선택하는 방법에 대한 것이다. 워드라인 구동회로(20, 30, 40)를 이용하여 상 변화 메모리 장치의 워드라인 및 비트라인을 선택 또는 비선택하는 방법에 대해서는 앞서 설명된 바 있으므로 상세한 설명을 생략한다.
본 발명의 다른 실시예에 따른 워드라인 구동방법은 대기 동작 시 모든 비트 라인을 기준 전압으로 유지하며, 모든 워드 라인을 플로우팅 상태로 유지하는 단계를 구비한다. 여기서, 기준 전압은 접지 전압일 수 있다.
본 발명의 다른 실시예에 따른 워드라인 구동방법은 정상 동작 시 선택된 비트 라인을 제1전압 레벨로 유지하고 비 선택된 비트 라인을 제2전압 레벨로 유지하 며, 선택된 워드 라인을 상기 제2전압 레벨로 유지하고 비 선택된 워드 라인을 제 1전압 레벨로 유지하는 단계를 더 구비할 수 있다.
본 발명의 실시예에 따른 워드라인 구동방법은 도 4내지 도 6의 워드라인 구동회로(20, 30, 40)를 구비하는 상 변화 메모리 장치의 워드라인 및 비트라인을 선택 또는 비선택하는 방법에 대한 것이다. 워드라인 구동회로(20, 30, 40)를 이용하여 상 변화 메모리 장치의 워드라인 및 비트라인을 선택 또는 비선택하는 방법에 대해서는 앞서 설명된 바 있으므로 상세한 설명을 생략한다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다.
그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 상 변화 메모리 장치 및 워드라인 구동방법은 대기 동작 모드나 정상 동작 모드와 같이 동작 모드에 따라 워드라인 및 비트라인의 전압레벨을 제어함으로써 누설 전류(Leakage Current)를 줄이고 불필요한 전력 소모(Power Consumption)를 줄이는 장점이 있다.

Claims (22)

  1. 정상동작 시 비 선택된 워드 라인을 제 1전압 레벨로 유지하고 선택된 워드 라인을 제2전압 레벨로 유지하며, 대기 동작 시 모든 워드 라인을 플로우팅 상태로 유지하는 단계를 구비하는 것을 특징으로 하는 상변화 메모리 장치의 워드라인 구동 방법
  2. 제 1항에 있어서,
    정상 동작 시 선택된 비트 라인을 상기 제1전압 레벨로 유지하고 비 선택된 비트 라인을 제2전압 레벨로 유지하며, 대기 동작 시 모든 비트 라인을 상기 제2전압 레벨로 유지하는 단계를 더 구비하는 것을 특징으로 하는 상변화 메모리 장치의 워드라인 구동 방법
  3. 제 1항에 있어서,
    상기 제1전압 레벨은 전원전압 레벨이고, 상기 제2전압 레벨은 접지전압 레벨인 것을 특징으로 하는 상변화 메모리 장치의 워드라인 구동 방법.
  4. 제 1항에 있어서,
    상기 제1전압 레벨은 전원전압 레벨보다 낮으며 상기 제 2 전압 레벨보다 높은 레벨이고, 상기 제2전압 레벨은 접지전압 레벨인 것을 특징으로 하는 상변화 메모리 장치의 워드라인 구동 방법.
  5. 제 1항에 있어서,
    상기 상변화 메모리 장치는 상변화 물질과 다이오드로 이루어진 복수개의 메모리 셀들을 구비하는 것을 특징으로 하는 상 변화 메모리 장치의 워드라인 구동 방법.
  6. 대기 동작 시 모든 비트 라인을 기준 전압으로 유지하며, 모든 워드 라인을 플로우팅 상태로 유지하는 단계를 구비하는 것을 특징으로 하는 상 변화 메모리 장치의 워드라인 구동 방법.
  7. 제 6항에 있어서,
    상기 기준 전압은 접지 전압인 것을 특징으로 하는 상 변화 메모리 장치의 워드라인 구동 방법.
  8. 제 6항에 있어서,
    정상 동작 시 선택된 비트 라인을 제1전압 레벨로 유지하고 비 선택된 비트 라인을 제2전압 레벨로 유지하며, 선택된 워드 라인을 상기 제2전압 레벨로 유지하고 비 선택된 워드 라인을 제 1전압 레벨로 유지하는 단계를 더 구비하는 것을 특징으로 하는 상변화 메모리 장치의 워드라인 구동 방법.
  9. 제 8항에 있어서,
    상기 제1전압 레벨은 전원전압 레벨이고, 상기 제2전압 레벨은 접지전압 레벨인 것을 특징으로 하는 상변화 메모리 장치의 워드라인 구동 방법.
  10. 제 8항에 있어서,
    상기 제1전압 레벨은 전원전압 레벨보다 낮으며 상기 제 2 전압 레벨보다 높은 레벨이고, 상기 제2전압 레벨은 접지전압 레벨인 것을 특징으로 하는 상 변화 메모리 장치의 워드라인 구동 방법.
  11. 제 6항에 있어서,
    상기 상 변화 메모리 장치는 상변화 물질과 다이오드로 이루어진 복수개의 메모리 셀들을 구비하는 것을 특징으로 하는 상 변화 메모리 장치의 워드라인 구동 방법.
  12. 대응되는 워드라인을 구동하는 복수개의 워드라인 구동회로들을 구비하는 상변화 메모리 장치에 있어서, 상기 워드라인 구동회로 각각은,
    제 1 제어 신호에 응답하여 대응되는 상기 워드라인을 제 1 전압 레벨 또는 제 2 전압 레벨로 만드는 구동부 ; 및
    동작 모드에 따라 상기 구동부로 상기 제 1 전압을 인가하거나 또는 대응되 는 상기 워드라인을 플로우팅(floating) 상태로 만드는 모드 선택부를 구비하는 것을 특징으로 하는 상 변화 메모리 장치.
  13. 제 12항에 있어서,
    정상 동작시 대응되는 상기 워드라인이 선택되면 상기 구동부는 상기 워드라인을 상기 제 2 전압 레벨로 만들고 상기 워드라인이 비 선택되면 상기 구동부는 상기 워드라인을 상기 제 1 전압 레벨로 만들며,
    대기 동작시 상기 모드 선택부는 상기 워드라인을 플로우팅 상태로 만드는 것을 특징으로 하는 상 변화 메모리 장치.
  14. 제 12항에 있어서, 상기 모드 선택부는,
    제 2 제어 신호에 응답하여 턴 온 또는 턴 오프 되는 모스 트랜지스터이며, 상기 제 2 제어 신호는,
    정상 동작시에는 상기 모스 트랜지스터를 턴 온 시키고, 대기 동작 시에는 상기 모스 트랜지스터를 턴 오프 시키는 것을 특징으로 하는 상 변화 메모리 장치.
  15. 제 14항에 있어서,
    상기 제 2 제어 신호는, 칩 인에이블 신호인 것을 특징으로 하는 상 변화 메모리 장치.
  16. 제 14항에 있어서, 상기 구동부는,
    제1단이 접지전압에 연결되고, 제2단이 대응되는 상기 워드라인에 연결되는 제1트랜지스터; 및
    제1단이 상기 워드라인에 연결되고, 제2단이 상기 모스 트랜지스터의 제 1 단에 연결되며 게이트가 상기 제1 트랜지스터의 게이트에 공통으로 연결되어 상기 제1 제어 신호를 수신하는 제2트랜지스터를 구비하는 것을 특징으로 하는 상 변화 메모리 장치.
  17. 제 16항에 있어서,
    상기 제1트랜지스터는 엔모스 트랜지스터이고, 상기 제2트랜지스터 및 상기 모스 트랜지스터는 피모스 트랜지스터이며,
    상기 모스 트랜지스터는,
    제 1단이 상기 제 2 트랜지스터의 제 2단에 연결되고 제 2단이 전원 전압에 연결되며 게이트에 상기 제 2 제어 신호가 인가되는 것을 특징으로 하는 상 변화 메모리 장치.
  18. 제 17항에 있어서,
    상기 전원전압과 상기 모스트랜지스터 사이에서 연결되는 다이오드형 트랜지스터를 더 구비하는 것을 특징으로 하는 상 변화 메모리 장치.
  19. 제 17항에 있어서,
    상기 제2트랜지스터와 상기 모스 트랜지스터 사이에 연결된 다이오드형 트랜지스터를 더 구비하는 것을 특징으로 하는 상변화 메모리 장치.
  20. 제 12항에 있어서,
    상기 제1전압 레벨은 전원전압 레벨이고, 상기 제2전압 레벨은 접지전압 레벨인 것을 특징으로 하는 상 변화 메모리 장치.
  21. 제 12항에 있어서,
    상기 제1전압 레벨은 전원전압 레벨보다 낮으며 상기 제 2 전압 레벨보다 높은 레벨이고, 상기 제2전압 레벨은 접지전압 레벨인 것을 특징으로 하는 상 변화 메모리 장치.
  22. 제 12항에 있어서,
    상기 상변화 메모리 장치는 상변화 물질과 다이오드로 이루어진 복수개의 메모리 셀들을 더 구비하는 것을 특징으로 하는 상 변화 메모리 장치.
KR1020050039721A 2005-05-12 2005-05-12 상 변화 메모리 장치 및 그 워드라인 구동방법 KR100744114B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050039721A KR100744114B1 (ko) 2005-05-12 2005-05-12 상 변화 메모리 장치 및 그 워드라인 구동방법
US11/303,910 US7417887B2 (en) 2005-05-12 2005-12-19 Phase change memory device and method of driving word line thereof
JP2006132819A JP2006318635A (ja) 2005-05-12 2006-05-11 相変化メモリ装置の駆動方法及び相変化メモリ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050039721A KR100744114B1 (ko) 2005-05-12 2005-05-12 상 변화 메모리 장치 및 그 워드라인 구동방법

Publications (2)

Publication Number Publication Date
KR20060117019A true KR20060117019A (ko) 2006-11-16
KR100744114B1 KR100744114B1 (ko) 2007-08-01

Family

ID=37418950

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050039721A KR100744114B1 (ko) 2005-05-12 2005-05-12 상 변화 메모리 장치 및 그 워드라인 구동방법

Country Status (3)

Country Link
US (1) US7417887B2 (ko)
JP (1) JP2006318635A (ko)
KR (1) KR100744114B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7808858B2 (en) 2006-12-27 2010-10-05 Samsung Electronics Co., Ltd. Method and circuit for driving word line of memory cell
US7835199B2 (en) 2007-10-11 2010-11-16 Samsung Electronics Co., Ltd. Nonvolatile memory using resistance material
KR101016958B1 (ko) * 2007-07-20 2011-02-25 주식회사 하이닉스반도체 멀티 포트 상변화 메모리 장치
US8184468B2 (en) 2008-05-19 2012-05-22 Samsung Electronics Co., Ltd. Nonvolatile memory devices using variable resistive elements
KR20130112633A (ko) * 2012-04-04 2013-10-14 에스케이하이닉스 주식회사 전위 제어 장치 및 이를 포함하는 반도체 장치
KR20200053129A (ko) * 2018-11-08 2020-05-18 한양대학교 산학협력단 Ots의 스냅 백 현상을 개선하는 회로 소자 및 이를 포함하는 상변화 메모리 소자

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7692253B2 (en) * 2006-04-27 2010-04-06 Spansion Llc Memory cell array with low resistance common source and high current drivability
US7889536B2 (en) * 2007-12-17 2011-02-15 Qimonda Ag Integrated circuit including quench devices
US8203872B2 (en) * 2008-02-26 2012-06-19 Ovonyx, Inc. Method and apparatus for accessing a multi-mode programmable resistance memory
US7978507B2 (en) * 2008-06-27 2011-07-12 Sandisk 3D, Llc Pulse reset for non-volatile storage
JP5197512B2 (ja) * 2009-07-02 2013-05-15 株式会社東芝 半導体記憶装置
WO2011004448A1 (ja) * 2009-07-06 2011-01-13 株式会社日立製作所 半導体記憶装置およびその製造方法
US9183928B2 (en) * 2009-12-29 2015-11-10 Micron Technology, Inc. Descending set verify for phase change memory
KR101150543B1 (ko) * 2010-05-27 2012-05-31 에스케이하이닉스 주식회사 상 변화 메모리 장치
US9007811B1 (en) * 2012-10-11 2015-04-14 Everspin Technologies, Inc. Word line driver circuit
KR102140787B1 (ko) 2014-07-07 2020-08-03 삼성전자주식회사 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법
KR102151182B1 (ko) 2014-11-07 2020-09-02 삼성전자주식회사 메모리 장치 및 상기 메모리 장치의 동작 방법
KR102261813B1 (ko) 2014-11-26 2021-06-07 삼성전자주식회사 저항성 메모리 장치 및 저항성 메모리 장치의 동작 방법
KR102634322B1 (ko) * 2016-10-10 2024-02-07 삼성전자주식회사 양방향 스위치를 갖는 가변 저항 메모리 장치, 메모리 시스템, 그리고 그것의 동작 방법
US10373682B2 (en) 2017-12-27 2019-08-06 Sandisk Technologies Llc Write set operation for memory device with bit line capacitor drive
KR102480013B1 (ko) * 2018-11-26 2022-12-22 삼성전자 주식회사 누설 전류를 보상하는 메모리 장치 및 이의 동작 방법
KR20200127752A (ko) * 2019-05-03 2020-11-11 에스케이하이닉스 주식회사 전자 장치 및 전자 장치의 동작 방법
WO2021191644A1 (en) * 2020-03-24 2021-09-30 Micron Technology, Inc. Memory device with single transistor drivers and methods to operate the memory device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002064150A (ja) * 2000-06-05 2002-02-28 Mitsubishi Electric Corp 半導体装置
US6462984B1 (en) * 2001-06-29 2002-10-08 Intel Corporation Biasing scheme of floating unselected wordlines and bitlines of a diode-based memory array
US6667900B2 (en) * 2001-12-28 2003-12-23 Ovonyx, Inc. Method and apparatus to operate a memory cell
US7092307B2 (en) * 2003-04-02 2006-08-15 Qualcomm Inc. Leakage current reduction for CMOS memory circuits
JP4567963B2 (ja) * 2003-12-05 2010-10-27 ルネサスエレクトロニクス株式会社 半導体集積回路装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7808858B2 (en) 2006-12-27 2010-10-05 Samsung Electronics Co., Ltd. Method and circuit for driving word line of memory cell
KR101016958B1 (ko) * 2007-07-20 2011-02-25 주식회사 하이닉스반도체 멀티 포트 상변화 메모리 장치
US7835199B2 (en) 2007-10-11 2010-11-16 Samsung Electronics Co., Ltd. Nonvolatile memory using resistance material
US8184468B2 (en) 2008-05-19 2012-05-22 Samsung Electronics Co., Ltd. Nonvolatile memory devices using variable resistive elements
KR20130112633A (ko) * 2012-04-04 2013-10-14 에스케이하이닉스 주식회사 전위 제어 장치 및 이를 포함하는 반도체 장치
KR20200053129A (ko) * 2018-11-08 2020-05-18 한양대학교 산학협력단 Ots의 스냅 백 현상을 개선하는 회로 소자 및 이를 포함하는 상변화 메모리 소자

Also Published As

Publication number Publication date
JP2006318635A (ja) 2006-11-24
KR100744114B1 (ko) 2007-08-01
US7417887B2 (en) 2008-08-26
US20060256612A1 (en) 2006-11-16

Similar Documents

Publication Publication Date Title
KR100744114B1 (ko) 상 변화 메모리 장치 및 그 워드라인 구동방법
US8199603B2 (en) Nonvolatile memory devices having variable-resistance memory cells and methods of programming the same
KR100674992B1 (ko) 구동전압 레벨을 변경할 수 있는 상 변화 메모리 장치
US7701758B2 (en) Nonvolatile memory device and control method thereof
KR100674997B1 (ko) 상 변화 메모리 장치 및 상 변화 메모리 장치의 독출 동작제어방법
JP2006190380A (ja) 半導体装置
JP2005353257A (ja) 半導体メモリ装置
US7957180B2 (en) Phase change memory device having decentralized driving units
KR20090016195A (ko) 상 변화 메모리 장치
KR20100123136A (ko) 비휘발성 메모리 장치
KR101452956B1 (ko) 저항 가변 메모리 장치
US7616486B2 (en) Cell array of semiconductor memory device and method of driving the same
JP4668668B2 (ja) 半導体装置
JP5101017B2 (ja) 半導体メモリ装置及びデータの書き込み方法
US7710767B2 (en) Memory cell array biasing method and a semiconductor memory device
JP5207092B2 (ja) 逆バイアス漏れを緩和するシステム及び方法
KR100905166B1 (ko) 상 변화 메모리 장치
KR100934853B1 (ko) 상 변화 메모리 장치
US8248842B2 (en) Memory cell array biasing method and a semiconductor memory device
KR100919583B1 (ko) 상 변화 메모리 장치
JP2011028840A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130701

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee