KR101452956B1 - 저항 가변 메모리 장치 - Google Patents

저항 가변 메모리 장치 Download PDF

Info

Publication number
KR101452956B1
KR101452956B1 KR1020080031371A KR20080031371A KR101452956B1 KR 101452956 B1 KR101452956 B1 KR 101452956B1 KR 1020080031371 A KR1020080031371 A KR 1020080031371A KR 20080031371 A KR20080031371 A KR 20080031371A KR 101452956 B1 KR101452956 B1 KR 101452956B1
Authority
KR
South Korea
Prior art keywords
word line
mos transistor
local word
variable memory
memory cells
Prior art date
Application number
KR1020080031371A
Other languages
English (en)
Other versions
KR20090105737A (ko
Inventor
최병길
김광호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080031371A priority Critical patent/KR101452956B1/ko
Priority to US12/314,965 priority patent/US7974116B2/en
Publication of KR20090105737A publication Critical patent/KR20090105737A/ko
Application granted granted Critical
Publication of KR101452956B1 publication Critical patent/KR101452956B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명의 실시예에 따른 저항 가변 메모리 장치는, 복수개의 저항 가변 메모리 셀(resistive variable memory cell)들을 구비하는 저항 가변 메모리 셀 어레이; 상기 저항 가변 메모리 셀 어레이를 구동하는 복수개의 글로벌 워드라인들; 상기 각각의 글로벌 워드라인에 대응되는 복수개의 로컬 워드라인들; 및 상기 글로벌 워드라인에 연결되는 게이트와 상기 로컬 워드라인에 연결되는 제1단을 포함하는 제1MOS 트랜지스터를 각각 구비하는 로컬 워드라인 디코더들을 구비한다. 상기 복수개의 저항 가변 메모리 셀들 중에서 일부 저항 가변 메모리 셀에 기입된 데이터를 독출하는 독출 모드에서, 상기 독출 대상 저항 가변 메모리 셀에 연결되는 글로벌 워드라인에, 상기 제1MOS 트랜지스터의 문턱 전압과 상기 저항 가변 메모리 셀들의 문턱 전압의 합보다 큰 전압을 인가한다.

Description

저항 가변 메모리 장치{Resistive variable memory device}
본 발명은 저항 가변 메모리 장치에 관한 것으로써, 예를 들어, 선택된 글로벌 워드라인에 인가되는 전압 레벨을 높이는 저항 가변 메모리 장치에 관한 것이다.
PRAM(Phase-change Random Access Memory)은 온도 변화에 대응되는 상 변화에 따라 저항이 변화되는 GST(Ge-Sb-Te)와 같은 물질(이하, 상 변화 물질이라 한다)을 이용하여 데이터를 저장하는 비휘발성 메모리이다. PRAM은 DRAM의 모든 장점과 더불어, 비휘발성 및 저전력소비 특성을 가지므로, 차세대 메모리로 인식되고 있다.
본 발명이 이루고자 하는 기술적 과제는, 선택된 글로벌 워드라인에 인가되는 전압 레벨을 높이는 저항 가변 메모리 장치를 제공하는 데 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 저항 가변 메모리 장치는, 복수개의 저항 가변 메모리 셀(resistive variable memory cell)들을 구비하는 저항 가변 메모리 셀 어레이; 상기 저항 가변 메모리 셀 어레이를 구동하는 복수개의 글로벌 워드라인들; 상기 각각의 글로벌 워드라인에 대응되는 복수개의 로컬 워드라인들; 및 상기 글로벌 워드라인에 연결되는 게이트와 상기 로컬 워드라인에 연결되는 제1단을 포함하는 제1MOS 트랜지스터를 각각 구비하는 로컬 워드라인 디코더들을 구비한다. 상기 복수개의 저항 가변 메모리 셀들 중에서 일부 저항 가변 메모리 셀에 기입된 데이터를 독출하는 독출 모드에서, 상기 독출 대상 저항 가변 메모리 셀에 연결되는 글로벌 워드라인에, 상기 제1MOS 트랜지스터의 문턱 전압과 상기 저항 가변 메모리 셀들의 문턱 전압의 합보다 큰 전압을 인가한다.
상기 저항 가변 메모리 셀들은, 다이오드 타입의 저항 가변 메모리 셀들일 수 있다. 상기 저항 가변 메모리 셀들의 문턱 전압은, 상기 다이오드 타입의 저항 가변 메모리 셀의 문턱 전압일 수 있다.
상기 저항 가변 메모리 셀들은, PRAM, MRAM 또는 FRAM 셀 등의 다양한 종류의 저항 가변 메모리 셀일 수 있다.
상기 독출 대상 저항 가변 메모리 셀에 연결되는 글로벌 워드라인에, 상기 제1MOS 트랜지스터의 문턱 전압과 전원전압(Vcc)의 합(Vtn+Vcc)보다 큰 전압을 인가할 수 있다.
상기 각각의 로컬 워드라인 디코더는, 상기 글로벌 워드라인에 연결되는 게이트와 상기 로컬 워드라인에 연결되는 제1단을 포함하는 제2MOS 트랜지스터를 더 구비할 수 있다.
상기 로컬 워드라인 디코더들 중에 하나 이상의 로컬 워드라인 디코더는, 상기 글로벌 워드라인에 연결되는 게이트와 상기 로컬 워드라인에 연결되는 제1단을 포함하는 제2MOS 트랜지스터를 더 구비하고, 상기 나머지 로컬 워드라인 디코더들은, 상기 제2MOS 트랜지스터를 구비하지 않을 수 있다.
상기 제1MOS 트랜지스터는, NMOS 트랜지스터일 수 있고, 상기 제2MOS 트랜지스터는, PMOS 트랜지스터일 수 있다.
본 발명의 실시예에 따른 저항 가변 메모리 장치는, 선택된 글로벌 워드라인에 인가되는 전압 레벨을 높임으로써, 독출 마진을 확보할 수 있는 장점이 있다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 상 변화 메모리 셀의 회로도이다.
도 1에는 저항 가변 메모리 셀의 예로 상 변화 메모리(PRAM: Phase Random Access Memory) 셀이 도시된다.
상 변화 메모리는 온도 변화에 의한 상 전이에 따라서 저항 값이 변화되는 상 변화 물질(Ge-Sb-Te)과 같은 물질을 이용하여 데이터를 저장하는 비휘발성 메모리 소자이다.
상 변화 메모리 셀(C)은 하나의 P-N 다이오드(110)와 하나의 상 변화 물질(GST)을 구비한다. 비트라인(BL)에는 상변화 물질(GST)이 연결되고 상 변화 물질(GST)은 다이오드(110)의 P-정션(Junction)에, 워드 라인(WL)은 N-정션(Junction)에 연결된다. 상 변화 메모리의 셀(C)의 상 변화 물질(GST)은 온도 및 가열시간에 따라 상 변화 물질(GST)을 결정화하거나 비결정화 시킴으로써 정보를 저장한다. 상 변화 물질(GST)의 상 변화를 위해서 일반적으로 900도 이상의 고온이 필요하며 이는 상 변화 메모리 셀(C)에 흐르는 전류를 이용한 주울 열(Joule Heating)에 의하여 얻게 된다. 기입 동작을 설명한다. 상 변화 물질(GST)에 전류를 흐르게 하여 상 변화 물질(GST)을 용융점(Melting Temperature)이상으로 가열한 뒤 급속히 냉각시키면 상 변화 물질(GST)이 비결정화(Amorphous) 형태로 정보 "1"를 저장한다. 이러한 상태를 리셋(Reset) 상태라고 한다. 상 변화 물질(GST)을 결정화온도(Crystallization Temperature) 이상으로 가열하여 일정 시간동안 유지한 뒤 냉각을 시키면 상 변화 물질(GST)이 결정화 형태로 정보 "0"을 저장한다. 이를 셋(Set) 상태라고 한다. 독출 동작은 비트라인(BL)과 워드라인(WL)을 선택하여 상 변화 메모리 셀(C)을 선택한 후, 외부에서 전류를 흘려 상 변화 물질(GST)의 저항 상태에 따른 전압 변화의 차이로서 "1"과 "0"을 구분한다.
도 2는 도 1의 상 변화 메모리 셀들로 구성된 저항 가변 메모리 셀 어레이의 일부를 나타내는 회로도이다.
도 2를 참조하면, 복수개의 저항 가변 메모리 셀들(C1~Cn)은 동일한 비트라인(BL)에 연결되고 서로 다른 워드라인들(WL1~WLn)에 각각 연결될 수 있다. 각각의 저항 가변 메모리 셀들(C1~Cn)이 상 변화 물질들(GST1~GSTn)과 다이오드들(110_1~110_n)을 구비하는 것은 도 1에서 설명된 바 있다.
도 2에는 하나의 비트라인(BL)과 n개의 워드라인(WL1~WLn)이 도시되지만, 당업자라면 비트라인(BL)의 개수와 워드라인(WL1~WLn)의 개수는 도 2에 도시된 것에 한정되지 않는다는 것을 알 수 있을 것이다.
도 3은 본 발명의 실시예에 따른 저항 가변 메모리 장치의 회로도이다.
도 3을 참조하면, 본 발명의 실시예에 따른 저항 가변 메모리 장치는, 저항 가변 메모리 셀 어레이(C111~C2nn), 복수개의 글로벌 워드라인들(GWL1, GWL2), 복수개의 로컬 워드라인들(LWL11~LWL1n, LWL21~LWL2n), 및 복수개의 로컬 워드라인 디코더들(361~36n, 371~37n)을 구비한다.
저항 가변 메모리 셀 어레이(C111~C2nn)는 복수개의 저항 가변 메모리 셀들(C111~C2nn)을 구비한다. 각각의 저항 가변 메모리 셀(C111~C2nn)은 도 1과 도 2 의 상 변화 메모리 셀일 수 있다. 도 3에서는 상 변화 메모리 셀을 다이오드 형상으로 간략화하여 표시하였다. 한편, 본 발명의 실시예에 따른 저항 가변 메모리 장치에 구비되는 저항 가변 메모리 셀(C111~C2nn)은 다른 종류의 저항 가변 메모리 셀일 수도 있다. 예를 들어, 저항 가변 메모리 셀(C111~C2nn)은 MRAM 또는 FRAM 셀 등의 다양한 종류의 저항 가변 메모리 셀일 수 있다.
글로벌 워드라인들(GWL1, GWL2)과 로컬 워드라인들(LWL11~LWL1n, LWL21~LWL2n)은, 저항 가변 메모리 셀 어레이(C111~C2nn)를 구동한다. 하나의 글로벌 워드라인(GWL1 또는 GWL2)에는, 복수개의 로컬 워드라인들(LWL11~LWL1n 또는 LWL21~LWL2n)이 대응된다. 예를 들어, 글로벌 워드라인(GWL1)에는 로컬 워드라인들(LWL11~LWL1n)이 대응되고, 글로벌 워드라인(GWL2)에는 로컬 워드라인들(LWL21~LWL2n)이 대응된다. 독출 동작시에는 하나의 글로벌 워드라인(예를 들어, GWL1)이 선택되고, 그에 대응되는 로컬 워드라인들(LWL11~LWL1n) 중에서 하나의 로컬 워드라인(예를 들어, LWL11)이 선택된다. 그에 따라, 선택되는 글로벌 워드라인(GWL1)과 선택된 로컬 워드라인(LWL11)에 연결되는 독출 대상 저항 가변 메모리 셀(C111~C11n)에 기입된 데이터를 독출할 수 있다.
로컬 워드라인 디코더들(361~36n, 371~37n)은 로컬 워드라인들(LWL11~LWL1n, LWL21~LWL2n)에 연결되고, 연결된 로컬 워드라인들(LWL11~LWL1n, LWL21~LWL2n)을 개별적으로 선택한다. 각각의 로컬 워드라인 디코더(361~36n, 371~37n)는, 대응되는(연결된) 로컬 워드라인(LWL11~LWL1n, LWL21~LWL2n)을 선택하기 위하여, 대응되는(연결된) 로컬 워드라인(LWL11~LWL1n, LWL21~LWL2n)에 소정의 전압을 인가한다. 이를 위하여, 각각의 로컬 워드라인 디코더(361~36n, 371~37n)는 제1MOS 트랜지스터(N11~N1n, N21~N2n)를 구비한다. 제1MOS 트랜지스터(N11~N1n, N21~N2n)의 게이트는 글로벌 워드라인에 연결되고, 제1MOS 트랜지스터(N11~N1n, N21~N2n)의 제1단은 로컬 워드라인(LWL11~LWL1n, LWL21~LWL2n)에 연결된다. 여기에서, 제1단은 MOS 트랜지스터의 소스 또는 드레인을 가리키는 표현이다.
본 발명의 실시예에 따른 저항 가변 메모리 장치에서, 선택된 글로벌 워드라인(GWL1)에는, 제1MOS 트랜지스터(N11~N1n)의 문턱 전압(Vtn)과 저항 가변 메모리 셀(C111~C1nn)의 문턱 전압(Vtd)의 합(Vtn+Vtd) 이상의 전압이 인가된다. 제1MOS 트랜지스터(N11~N1n)의 제2단(소스)에 0V 또는 저항 가변 메모리 셀(C111~ C1nn)의 문턱 전압(Vtd)이 인가된다고 가정하면, 제1MOS 트랜지스터(N11~N1n)의 게이트와 제2단(소스) 사이에는 제1MOS 트랜지스터(N11~N1n)의 문턱 전압(Vtn) 이상의 전압이 걸린다. 그에 따라, 제1MOS 트랜지스터(N11~N1n)는 턴-온 되고, 제1MOS 트랜지스터(N11~N1n)의 제2단(소스)에 인가된 전압은 제1MOS 트랜지스터(N11~N1n)의 제1단에 연결되어 있는 로컬 워드라인(LWL11~LWL1n)까지 전압 강하 없이 전달된다.
선택된 글로벌 워드라인(GWL1)에는, 제1MOS 트랜지스터(N11~N1n)의 문턱 전압(Vtn)과 저항 가변 메모리 셀(C111~C1nn)의 문턱 전압(Vtd)의 합(Vtn+Vtd)과 동일한 전압이 인가될 수도 있고, 제1MOS 트랜지스터(N11~N1n)의 문턱 전압(Vtn)과 저항 가변 메모리 셀(C111~C1nn)의 문턱 전압(Vtd)의 합(Vtn+Vtd)보다 높은 전압이 인가될 수도 있다.
선택된 로컬 워드라인(LWL11)에 연결되는 제1MOS 트랜지스터(N11)의 제2단에 는 0V가 인가될 수 있고, 선택되지 않은 로컬 워드라인(LWL12~LWL1n)에 연결되는 제1MOS 트랜지스터(N12~N1n)의 제2단에는 저항 가변 메모리 셀(C111~C1nn)의 문턱 전압(Vtd)이 인가될 수 있다. 한편, 제1MOS 트랜지스터(N11~N1n)의 게이트에 제1MOS 트랜지스터(N11~N1n)의 문턱 전압(Vtn)과 저항 가변 메모리 셀(C111~C1nn)의 문턱 전압(Vtd)의 합(Vtn+Vtd) 이상의 전압이 인가되기 때문에, 제1MOS 트랜지스터(N11~N1n)는 턴-온 되고, 그에 따라 선택된 로컬 워드라인(LWL11)에는 0V가 전달되고 선택되지 않은 로컬 워드라인(LWL12~LWL1n)에는 저항 가변 메모리 셀의 문턱 전압(Vtd)이 전달된다. 도 4에는 선택된 로컬 워드라인(LWL11)에 저항 가변 메모리 셀의 문턱 전압(Vtd)이 인가되는 모습이 도시된다. 도 4의 VR1과 VR2는 도 3의 전압 전달 회로(340, 350)에 인가되는 전압을 가리킨다. 도 3의 전압 전달 회로(340, 350)에 대해서는 후술된다.
선택된 로컬 워드라인(LWL11)에 인가되는 0V에 기초하여 저항 가변 메모리 셀들(C111~C11n)의 독출 동작이 수행되고, 선택되지 않은 로컬 워드라인(LWL12~LWL1n)에 인가되는 문턱 전압에 기초하여 저항 가변 메모리 셀들(C121~C11n)의 독출 동작이 수행되지 않는다.
이처럼, 본 발명의 실시예에 따른 저항 가변 메모리 장치에서, 선택된 글로벌 워드라인(GWL1)의 선택되지 않은 로컬 워드라인들(LWL12~LWL1n)에 인가되는 전압은 저항 가변 메모리 셀(C111~C1nn)의 문턱 전압(Vtd)이므로, 저항 가변 메모리 셀(C111~C1nn)의 데이터는 정상적으로 독출될 수 있다. 예를 들어, 저항 가변 메모리 셀(C111~C1nn)이 다이오드 타입의 상 변화 메모리 셀이라고 가정하면, 저항 가 변 메모리 셀들(C111~C1nn)의 문턱 전압은 다이오드 타입의 저항 가변 메모리 셀의 문턱 전압일 수 있다. 이 경우, 선택된 다이오드 타입의 저항 가변 메모리 셀(C111~C11n)에 0V가 인가되고 선택되지 않은 다이오드 타입의 저항 가변 메모리 셀(C121~C1nn)의 문턱 전압이 인가되면, 정상적인 독출 동작이 수행될 수 있다.
한편, 선택되지 않은 글로벌 워드라인(GWL2)에는 0V가 인가될 수 있다. 이 경우, 제1MOS 트랜지스터(N21~N2n)는 턴-오프 되고, 로컬 워드라인들(LWL21~LWL2n)에는 저항 가변 메모리 셀(C211~C2nn)의 문턱 전압(Vtd)이 인가된다. 도 4에는 로컬 워드라인에 저항 가변 메모리 셀(C211~C2nn)의 문턱 전압(Vtd)이 인가되는 모습이 도시된다.
이처럼, 본 발명의 실시예에 따른 저항 가변 메모리 장치에서, 선택된 글로벌 워드라인(GWL1)의 선택되지 않은 로컬 워드라인들(LWL12~LWL1n)에 인가되는 전압은, 선택되지 않은 글로벌 워드라인(GWL2)에 연결되는 로컬 워드라인들(LWL21~LWL2n)에 인가되는 전압과 동일한 전압 레벨을 가진다.
각각의 로컬 워드라인 디코더(361~36n, 371~37n)는 제2MOS 트랜지스터(P11~P1n, P21~P2n)를 더 구비할 수 있다. 제2MOS 트랜지스터(P11~P1n, P21~P2n)의 게이트는 글로벌 워드라인(GWL1, GWL2)에 연결되고, 제2MOS 트랜지스터(P11~P1n, P21~P2n)의 제1단은 로컬 워드라인(LWL11~LWL1n, LWL21~LWL2n)에 연결된다. 제2MOS 트랜지스터(P11~P1n, P21~P2n)의 제2단에는 저항 가변 메모리 셀의 문턱 전압(Vtd)이 공급될 수 있다. 선택되지 않은 글로벌 워드라인(GWL2)에 0V가 인가되면, 제2MOS 트랜지스터(P21~P2n)는 턴-온 되고 제2MOS 트랜지스터(P21~P2n) 의 제2단에 인가된 저항 가변 메모리 셀의 문턱 전압(Vtd)이 로컬 워드라인(LWL21~LWL2n)으로 전달된다.
본 명세서에서는, 제1MOS 트랜지스터(N11~N1n, N21~N2n)가 NMOS 트랜지스터이고, 제2MOS 트랜지스터(P11~P1n, P21~P2n)가 PMOS 트랜지스터인 것으로 설명되었다. 그러나, 당업자라면 본 명세서를 참조하여 NMOS 트랜지스터와 PMOS 트랜지스터 대신에 다른 형태의 트랜지스터를 사용할 수도 있을 것이다.
본 발명의 실시예에 따른 저항 가변 메모리 장치는, 로우 디코더(310), 바이어스 회로들(321~32n, 331~33n)과 전압 전달 회로(340, 350)를 더 구비할 수 있다.
로우 디코더(310)는 로우 어드레스(RADDR)를 디코딩 하여, 글로벌 워드라인(GWL1, GWL2)의 선택 여부에 따라 글로벌 워드라인(GWL1, GWL2)에 소정의 전압을 인가한다. 예를 들어, 선택된 글로벌 워드라인(GWL1)에는 제1MOS 트랜지스터의 문턱 전압(Vtn)과 저항 가변 메모리 셀의 문턱 전압(Vtd)의 합(Vtn+Vtd) 이상의 전압을 인가할 수 있고, 선택되지 않은 글로벌 워드라인(GWL2)에는 0V를 인가할 수 있다.
바이어스 회로들(321~32n, 331~33n)은 대응되는 로컬 워드라인 디코더들(361~36n, 371~37n)에 각각 연결된다. 각각의 바이어스 회로(321~32n, 331~33n)는 대응되는 로컬 워드라인 디코더(361~36n, 371~37n)의 제1MOS 트랜지스터(N11~N1n, N21~N2n)에 소정의 전압을 인가한다. 예를 들어, 선택된 로컬 워드라인(LWL11)에 연결되는 제1MOS 트랜지스터(N11)에는 0V를 인가할 수 있고, 선택되지 않은 로컬 워드라인(LWL12~LWL1n)에 연결되는 제1MOS 트랜지스터(N12~N1n)에는 저 항 가변 메모리 셀의 문턱 전압(Vtd)을 인가할 수 있다. 각각의 바이어스 회로(321~32n, 331~33n)는 버퍼 형태를 가질 수 있고, 입력 전압을 반전시켜서 제1MOS 트랜지스터(N11~N1n)로 인가할 수 있다. 이를 위하여, 각각의 바이어스 회로(321~32n, 331~33n)는 직렬로 연결된 PMOS 트랜지스터와 NMOS 트랜지스터를 포함할 수 있다.
전압 전달 회로(340, 350)는 로컬 워드라인 디코더(361~36n, 371~37n)의 제2MOS 트랜지스터(P11~P1n, P21~P2n)로 저항 가변 메모리 셀의 문턱 전압(Vtd)을 공급할 수 있다. 이를 위하여, 전압 전달 회로(340, 350)는, 제1단이 저항 가변 메모리 셀의 문턱 전압(Vtd)에 연결되고 제2단이 제2MOS 트랜지스터(P11~P1n, P21~P2n)의 제2단에 연결되는 PMOS 트랜지스터를 포함할 수 있다.
이상에서는, 본 발명의 실시예에 따른 저항 가변 메모리 장치에서, 저항 가변 메모리 셀의 문턱 전압(Vtd)이 이용되는 것으로 설명되었으나, 다른 레벨의 전압이 이용될 수도 있다.
예를 들어, 저항 가변 메모리 셀의 문턱 전압(Vtd)보다 높은 전원 전압(Vcc)이 이용될 수도 있다. 이 경우, 선택된 글로벌 워드라인(GWL1)에는 제1MOS 트랜지스터의 문턱 전압(Vtn)과 전원 전압(Vcc)의 합(Vtn+Vcc) 이상의 전압이 인가된다. 또한, 선택되지 않은 로컬 워드라인(LWL12~LWL1n)에 연결되는 제1MOS 트랜지스터(N12~N1n)의 제2단에도 전원 전압(Vcc)이 인가된다. 제1MOS 트랜지스터(N11~N1n)의 게이트-소스 사이에는 제1MOS 트랜지스터의 문턱 전압(Vtn) 이상이 인가되기 때문에, 제1MOS 트랜지스터(N11~N1n)는 턴-온 되고, 제1MOS 트랜지스터(N11~N1n)의 제2단에 인가되는 전원 전압(Vcc)은 로컬 워드라인(LWL12~LWL1n)까지 전압 강하 없이 전달된다. 전원 전압(Vcc)은 저항 가변 메모리 셀의 문턱 전압(Vtd)보다 높기 때문에, 저항 가변 메모리 셀(C111~C1nn)의 데이터를 정상적으로 독출할 수 있다.
도 5는 본 발명의 실시예와 비교할 목적으로 제공되는 제1비교예에 따른 저항 가변 메모리 장치의 회로도이다.
도 5에 도시된 제1비교예에 따른 저항 가변 메모리 장치에 대해서는, 도 3에 도시된 본 발명의 실시예에 따른 저항 가변 메모리 장치와의 차이점을 중심으로 설명한다.
도 5를 참조하면, 제1비교예에 따른 저항 가변 메모리 장치에서는, 선택된 워드라인(GWL1)에 전원 전압(Vcc)이 인가되고, 선택되지 않은 로컬 워드라인(LWL12~LWL1n)에 연결되는 제1MOS 트랜지스터(N12~N1n)의 제2단에도 전원 전압(Vcc)이 인가된다. 이 경우, 제1MOS 트랜지스터(N12~N1n)는 완전히 턴-온 되지 못하고, 제1MOS 트랜지스터(N12~N1n)의 문턱 전압(Vtn)만큼 전압 강하가 발생한다. 그 결과, 제1MOS 트랜지스터(N12~N1n)의 제2단에 인가되는 전원 전압(Vcc)은 제1MOS 트랜지스터(N12~N1n)의 문턱 전압(Vtn)만큼 전압 강하되어, 로컬 워드라인(LWL12~LWL1n)까지 전달된다. 그러므로, 선택되지 않은 로컬 워드라인(LWL12~LWL1n)까지 전달된 전압이 가변 저항 메모리 셀의 문턱 전압(Vtd)보다 낮다면, 선택되지 않은 가변 저항 메모리 셀(C121~C1nn)에도 전류가 흐르게 되고, 정상적인 독출 동작이 수행되지 못한다.
도 6은 본 발명의 실시예와 비교할 목적으로 제공되는 제2비교예에 따른 저 항 가변 메모리 장치의 회로도이다.
도 6에 도시된 제2비교예에 따른 저항 가변 메모리 장치에 대해서도, 도 3에 도시된 본 발명의 실시예에 따른 저항 가변 메모리 장치와의 차이점을 중심으로 설명한다.
도 6을 참조하면, 제2비교예에 따른 저항 가변 메모리 장치에서는, 선택된 워드라인(GWL1)과 제1MOS 트랜지스터(N11~N1n)의 제2단에는 전원 전압(Vcc)보다 높은 VPP 전압(Vpp)이 인가된다. 이 경우에도, 제1MOS 트랜지스터(N12~N1n)의 제2단에 인가되는 VPP 전압(Vpp)은 제1MOS 트랜지스터(N12~N1n)의 문턱 전압(Vtn)만큼 전압 강하되어 로컬 워드라인(LWL12~LWL2n)까지 전달되기 때문에, 스탠 바이 전류가 증가하는 문제가 생긴다.
도 3에는 모든 로컬 워드라인 디코더들(361~36n, 371~37n)이 제1MOS 트랜지스터(N11~N1n, N21~N2n)와 제2MOS 트랜지스터(P11~ P1n, P21~ P2n)를 구비하는 것으로 도시되었다. 그러나, 로컬 워드라인 디코더들(361~36n, 371~37n) 중에 하나 이상의 로컬 워드라인 디코더(예를 들어, 361)만이, 제2MOS 트랜지스터(P11)를 구비하고, 나머지 로컬 워드라인 디코더들(362~36n)은, 제2MOS 트랜지스터를 구비하지 않을 수 있다. 제2MOS 트랜지스터(P11)는 다른 로컬 워드라인 디코더들(362~36n)에 의하여 공유될 수 있다.
예를 들어, 로컬 워드라인 디코더들(361, 362, …, 36n) 중에서 로컬 워드라인 디코더(361)는 제2MOS 트랜지스터를 구비하고, 다른 로컬 워드라인 디코더들(362~36n)은 제2MOS 트랜지스터를 구비하지 않을 수 있다. 이 경우, 다른 로컬 워드라인 디코더들(362~36n)의 제1MOS 트랜지스터들은 로컬 워드라인 디코더(361)의 제2MOS 트랜지스터에 연결될 수 있다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 상 변화 메모리 셀의 회로도이다.
도 2는 도 1의 상 변화 메모리 셀들로 구성된 저항 가변 메모리 셀 어레이의 일부를 나타내는 회로도이다.
도 3은 본 발명의 실시예에 따른 저항 가변 메모리 장치의 회로도이다.
도 4는 도 3의 동작을 설명하기 위한 타이밍도이다.
도 5는 본 발명의 실시예와 비교할 목적으로 제공되는 제1비교예에 따른 저항 가변 메모리 장치의 회로도이다.
도 6은 본 발명의 실시예와 비교할 목적으로 제공되는 제2비교예에 따른 저항 가변 메모리 장치의 회로도이다.

Claims (17)

  1. 복수개의 저항 가변 메모리 셀(resistive variable memory cell)들을 구비하는 저항 가변 메모리 셀 어레이;
    상기 저항 가변 메모리 셀 어레이를 구동하는 복수개의 글로벌 워드라인들;
    각각의 글로벌 워드라인에 대응되는 복수개의 로컬 워드라인들; 및
    상기 글로벌 워드라인에 연결되는 게이트와 상기 로컬 워드라인에 연결되는 제1단을 포함하는 제1MOS 트랜지스터를 각각 구비하는 로컬 워드라인 디코더들을 구비하고,
    상기 복수개의 저항 가변 메모리 셀들 중에서 일부 저항 가변 메모리 셀에 기입된 데이터를 독출하는 독출 모드에서, 상기 독출 대상 저항 가변 메모리 셀에 연결되는 글로벌 워드라인에, 상기 제1MOS 트랜지스터의 문턱 전압과 상기 저항 가변 메모리 셀들의 문턱 전압의 합보다 큰 전압을 인가하는 것을 특징으로 하는 저항 가변 메모리 장치.
  2. 제1항에 있어서, 상기 저항 가변 메모리 셀들은,
    다이오드 타입의 상 변화 메모리 셀들이고,
    상기 저항 가변 메모리 셀들의 문턱 전압은, 상기 다이오드 타입의 상 변화 셀의 문턱 전압인 것을 특징으로 하는 저항 가변 메모리 장치.
  3. 제1항에 있어서,
    상기 독출 대상 저항 가변 메모리 셀에 연결되는 글로벌 워드라인에,
    상기 제1MOS 트랜지스터의 문턱 전압과 전원전압의 합보다 큰 전압을 인가하는 것을 특징으로 하는 저항 가변 메모리 장치.
  4. 제1항에 있어서,
    상기 독출 대상 저항 가변 메모리 셀에 연결되는 글로벌 워드라인에,
    상기 제1MOS 트랜지스터의 문턱 전압과 상기 저항 가변 메모리 셀들의 문턱 전압의 합만큼의 전압을 인가하는 것을 특징으로 하는 저항 가변 메모리 장치.
  5. 제1항에 있어서, 상기 각각의 로컬 워드라인 디코더는,
    상기 글로벌 워드라인에 연결되는 게이트와 상기 로컬 워드라인에 연결되는 제1단을 포함하는 제2MOS 트랜지스터를 더 구비하는 것을 특징으로 하는 저항 가변 메모리 장치.
  6. 제1항에 있어서,
    상기 로컬 워드라인 디코더들 중에 하나 이상의 로컬 워드라인 디코더는,
    상기 글로벌 워드라인에 연결되는 게이트와 상기 로컬 워드라인에 연결되는 제1단을 포함하는 제2MOS 트랜지스터를 더 구비하고,
    상기 로컬 워드라인 디코더들 중에 상기 하나 이상의 로컬 워드라인 디코더를 제외한 나머지 로컬 워드라인 디코더들은, 상기 제2MOS 트랜지스터를 구비하지 않는 것을 특징으로 하는 저항 가변 메모리 장치.
  7. 제5항 또는 제6항에 있어서,
    상기 제1MOS 트랜지스터는, NMOS 트랜지스터이고,
    상기 제2MOS 트랜지스터는, PMOS 트랜지스터인 것을 특징으로 하는 저항 가변 메모리 장치.
  8. 제1항에 있어서,
    상기 독출 대상이 아닌 저항 가변 메모리 셀에 연결되는 글로벌 워드라인에, 접지전압을 인가하는 것을 특징으로 하는 저항 가변 메모리 장치.
  9. 복수개의 저항 가변 메모리 셀(resistive variable memory cell)들을 구비하는 저항 가변 메모리 셀 어레이;
    상기 저항 가변 메모리 셀 어레이를 구동하는 복수개의 글로벌 워드라인들; 및
    상기 글로벌 워드라인에 연결되는 게이트 및 로컬 워드라인을 선택하는 바이어스 회로의 출력에 연결되는 소스를 포함하는 제1MOS 트랜지스터를 각각 구비하는 로컬 워드라인 디코더들을 구비하고,
    선택된 글로벌 워드라인에 연결되는 제1MOS 트랜지스터의 게이트-소스 사이에는, 상기 제1MOS 트랜지스터의 문턱 전압(Vtn을 의미함)보다 높은 전압을 인가하는 것을 특징으로 하는 저항 가변 메모리 장치.
  10. 제9항에 있어서,
    상기 각각의 글로벌 워드라인에 대응되는 복수개의 로컬 워드라인들을 더 구비하고,
    상기 선택된 글로벌 라인에 대응되는 로컬 워드라인들 중에서,
    선택된 로컬 워드라인에 연결되는 제1MOS 트랜지스터의 게이트-소스 사이에는, 상기 제1MOS 트랜지스터의 문턱 전압과 상기 저항 가변 메모리 셀들의 문턱 전압의 합보다 높은 전압을 인가하고,
    선택되지 않은 로컬 워드라인에 연결되는 제1MOS 트랜지스터의 게이트-소스 사이에는, 상기 제1MOS 트랜지스터의 문턱 전압보다 높은 전압을 인가하는 것을 특징으로 하는 저항 가변 메모리 장치.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
KR1020080031371A 2008-04-03 2008-04-03 저항 가변 메모리 장치 KR101452956B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080031371A KR101452956B1 (ko) 2008-04-03 2008-04-03 저항 가변 메모리 장치
US12/314,965 US7974116B2 (en) 2008-04-03 2008-12-19 Variable resistance memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080031371A KR101452956B1 (ko) 2008-04-03 2008-04-03 저항 가변 메모리 장치

Publications (2)

Publication Number Publication Date
KR20090105737A KR20090105737A (ko) 2009-10-07
KR101452956B1 true KR101452956B1 (ko) 2014-10-23

Family

ID=41133112

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080031371A KR101452956B1 (ko) 2008-04-03 2008-04-03 저항 가변 메모리 장치

Country Status (2)

Country Link
US (1) US7974116B2 (ko)
KR (1) KR101452956B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102261813B1 (ko) 2014-11-26 2021-06-07 삼성전자주식회사 저항성 메모리 장치 및 저항성 메모리 장치의 동작 방법
US9824758B2 (en) 2015-10-07 2017-11-21 SK Hynix Inc. Semiconductor memory device and operating method thereof
KR102395724B1 (ko) * 2015-10-07 2022-05-10 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
CN110061131B (zh) * 2019-04-23 2022-09-09 中国科学院上海微系统与信息技术研究所 一种相变材料、相变存储单元及其制备方法
JP2021047937A (ja) * 2019-09-17 2021-03-25 キオクシア株式会社 半導体記憶装置
US20230267981A1 (en) * 2022-02-22 2023-08-24 Sandisk Technologies Llc Cross-point array ihold read margin improvement

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7808815B2 (en) 2006-10-02 2010-10-05 Samsung Electronics Co., Ltd. Variable resistance memory device and method of manufacturing the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100597636B1 (ko) 2004-06-08 2006-07-05 삼성전자주식회사 상 변화 반도체 메모리 장치
KR100674992B1 (ko) 2005-09-08 2007-01-29 삼성전자주식회사 구동전압 레벨을 변경할 수 있는 상 변화 메모리 장치
KR100674997B1 (ko) 2005-10-15 2007-01-29 삼성전자주식회사 상 변화 메모리 장치 및 상 변화 메모리 장치의 독출 동작제어방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7808815B2 (en) 2006-10-02 2010-10-05 Samsung Electronics Co., Ltd. Variable resistance memory device and method of manufacturing the same

Also Published As

Publication number Publication date
KR20090105737A (ko) 2009-10-07
US20090251953A1 (en) 2009-10-08
US7974116B2 (en) 2011-07-05

Similar Documents

Publication Publication Date Title
KR100744114B1 (ko) 상 변화 메모리 장치 및 그 워드라인 구동방법
KR100674992B1 (ko) 구동전압 레벨을 변경할 수 있는 상 변화 메모리 장치
JP4646634B2 (ja) 半導体装置
KR101061694B1 (ko) 반도체 장치
KR100882125B1 (ko) 상 변화 메모리 장치 및 그 동작방법
KR101452956B1 (ko) 저항 가변 메모리 장치
US7957180B2 (en) Phase change memory device having decentralized driving units
KR20090016195A (ko) 상 변화 메모리 장치
KR101201858B1 (ko) 반도체 메모리 장치
US7710767B2 (en) Memory cell array biasing method and a semiconductor memory device
US7317655B2 (en) Memory cell array biasing method and a semiconductor memory device
KR100905166B1 (ko) 상 변화 메모리 장치
KR100934853B1 (ko) 상 변화 메모리 장치
KR100934852B1 (ko) 상 변화 메모리 장치
US11475960B2 (en) Non-volatile memory device with a program driver circuit including a voltage limiter
KR100919583B1 (ko) 상 변화 메모리 장치
JP5143205B2 (ja) 半導体装置
JP2020155165A (ja) 抵抗変化型メモリ及びその駆動方法
KR20090010602A (ko) 상 변화 메모리 장치
KR20090016198A (ko) 상 변화 메모리 장치 및 그 동작방법
JP2013041662A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180927

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190930

Year of fee payment: 6