KR20060116691A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20060116691A
KR20060116691A KR1020060033627A KR20060033627A KR20060116691A KR 20060116691 A KR20060116691 A KR 20060116691A KR 1020060033627 A KR1020060033627 A KR 1020060033627A KR 20060033627 A KR20060033627 A KR 20060033627A KR 20060116691 A KR20060116691 A KR 20060116691A
Authority
KR
South Korea
Prior art keywords
display data
frame period
data
value
display
Prior art date
Application number
KR1020060033627A
Other languages
English (en)
Other versions
KR100791185B1 (ko
Inventor
준이찌 마루야마
히로유끼 고쯔따
요시히사 오오이시
기꾸오 오노
Original Assignee
가부시키가이샤 히타치 디스프레이즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치 디스프레이즈 filed Critical 가부시키가이샤 히타치 디스프레이즈
Publication of KR20060116691A publication Critical patent/KR20060116691A/ko
Application granted granted Critical
Publication of KR100791185B1 publication Critical patent/KR100791185B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0261—Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/16—Determination of a pixel data signal depending on the signal applied in the previous frame

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은, 1프레임 기간의 표시 데이터를 입력하고, 1프레임 기간에 A 필드 표시 데이터와 B 필드 표시 데이터를 출력하는 배속화 회로와, 표시 데이터가 고계조인 경우에 A 필드 표시 데이터를 최고 계조로 변환하고, 표시 데이터가 저계조인 경우에 B 필드 표시 데이터를 최저 계조로 변환하는 필드 변환 회로와의 사이에, 1프레임 기간 전의 표시 데이터와 현 프레임 기간의 표시 데이터에 따라서 A 필드 표시 데이터와 B 필드 표시 데이터를 개별로 강조하는 강조 회로를 설치하였다.
설정 파라미터 보유 회로, 타이밍 생성 회로, 배속화 회로, 강조 회로, 필드 변환 회로, 프레임 메모리, 데이터선 구동 회로, 액정 표시 패널

Description

표시 장치{DISPLAY DEVICE}
도 1은 표시 장치의 입력 표시 데이터와 상기 입력 표시 데이터에 대하여 프레임 분할 구동을 실시한 경우의 출력 표시 데이터의 변화의 모습의 예를 도시하는 그래프.
도 2는 도 1에 도시한 입력 표시 데이터에 대하여 종래의 강조 구동을 실시한 경우의 출력 표시 데이터와, 본 발명을 적용한 강조 구동을 실시한 경우의 출력 표시 데이터의 변화의 모습의 예를 도시하는 그래프.
도 3은 본 발명의 제1 실시예에서의 표시 장치의 구성예를 도시하는 도면.
도 4는 본 발명의 제1 실시예에서의 표시 장치의 동작예를 도시하는 도면.
도 5는 본 발명의 제1 내지 제2 실시예에서의 표시 장치의 프레임 분할 구동에 이용하는 필드 변환 규칙의 예를 도시하는 도면.
도 6은 본 발명의 제1 실시예에서의 표시 장치의 강조 구동에 이용하는 강조 규칙의 예를 도시하는 도면.
도 7은 본 발명의 제2 실시예에서의 표시 장치의 구성예를 도시하는 도면.
도 8은 본 발명의 제2 실시예에서의 표시 장치의 동작예를 도시하는 도면.
도 9는 본 발명의 제2 실시예에서의 표시 장치의 강조 구동에 이용하는 강조 규칙의 예를 도시하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
301 : 입력 제어 신호군
302 : 입력 표시 데이터
310 : 배속화 회로
311 : 배속 제어 신호군
312 : 배속화 데이터
313 : 기입 데이터
314 : 판독 데이터
315 : 필드 판정 신호
320 : 강조 회로
321 : 강조 데이터
322 : 판독 데이터
323 : 강조 파라미터 선택 회로
324 : 강조 파라미터
325 : 강조 파라미터 A
326 : 강조 파라미터 B
330 : 필드 변환 회로
331 : 필드 변환 데이터
332 : 필드 변환 파라미터 선택 회로
333 : 필드 변환 파라미터
334 : 필드 변환 파라미터 A
335 : 필드 변환 파라미터 B
340 : 타이밍 생성 회로
341 : 데이터선 구동 회로 제어 신호군
342 : 출력 표시 데이터
343 : 주사선 구동 회로
350 : 액정 표시 패널
351 : 액정 표시 패널 화소
352 : 데이터선 구동 회로
353 : 데이터 전압
354 : 주사선 구동 회로
355 : 주사선 선택 신호
356 : 참조 전압 생성 회로
357 : 참조 전압
360 : 프레임 메모리 제어 회로
361 : 프레임 메모리
362 : 메모리 제어 신호군
363 : 기입 데이터
364 : 판독 데이터
370 : 설정 파라미터 보유 회로
371 : 기억 회로
372 : 제어 신호군
373 : 각종 설정 파라미터
712 : 배속화 강조 데이터
723 : 기입 데이터
[특허 문헌1] U.S. Patent Publication No.2004/001054(JP-A-2003-280599)
[특허 문헌2] U.S. Patent Publication No.2004/155847(JP-A-2004-240317)
[특허 문헌3] U.S. Patent No.5,347,294(JP-A-4-365094)
본 출원은 일본국 특허 출원 2005-137986(2005년 3월 5일), 2005-229008(2005년 8월 8일)에 기초한 것으로서, 그 우선권을 주장하며, 그 전체 내용이 본 명세서에서 참조로서 인용된다.
본 발명은, 액정 표시 장치, 유기 EL(Electro Luminescence) 디스플레이나 LCOS(Liquid Crystal On Silicon) 디스플레이와 같은 홀드형의 표시 장치 및 그 구동 방법에 관한 것으로, 특히 동화상의 표시에 적합한 표시 장치 및 그 구동 방법에 관한 것이다.
표시 장치를 특히 동화상 표시의 관점에서 분류한 경우, 임펄스형 표시 장치 와 홀드형 표시 장치로 크게 구별된다. 임펄스형 표시 장치란, 브라운관과 같이, 화소는 주사된 기간만 빛나고, 화소의 휘도는 주사 직후부터 저하되는 타입이며, 홀드형 표시 장치란, 액정 표시 장치와 같이, 표시 데이터에 기초하는 휘도를 다음의 주사까지 계속해서 유지하는 타입이다.
홀드형 표시 장치의 특징으로서는, 정지 화상의 경우에는 깜빡거림이 없는 양호한 표시 품질을 얻을 수 있지만, 동화상의 경우에는 이동하는 물체의 주위가 흐릿하게 보이는, 소위 동화상 불선명 현상이 발생하여, 표시 품질이 저하되게 된다. 이 동화상 불선명 현상의 발생 요인은, 물체의 이동에 수반하여 시선을 이동할 때, 휘도가 홀드된 표시 화상에 대하여 이동 전후의 표시 이미지를 관측자가 보간하는, 소위 망막 잔상에 기인하기 때문에, 표시 장치의 응답 속도를 어느 정도 향상시켜도 동화상 불선명 현상은 완전하게 해소되지 않는다.
홀드형 표시 장치의 동화상 불선명 현상을 해결하는 기술로서, 특허 문헌1은, 연속되는 표시 데이터의 사이에 블랭킹 데이터(흑 표시 데이터)를 삽입하는 기술(이하, 흑 표시 데이터 삽입 방식으로 약침함), 즉, 1프레임 기간에 표시 데이터와 블랭킹 데이터를 표시하는 기술을 개시하고 있다.
또한, 흑 표시 데이터를 삽입하는 기술로서는, 특허 문헌2는, 홀드형의 표시 장치에서, 화소에 원하는 화소값을 기입할 때, 실효적인 기입을 프레임 기간 중의 일부 기간에 집중하여 행하고, 그 때, 상기의 일부 기간에서의 기입에서 시각상 원하는 화소값이 실현되도록, 일부 기간에서의 기입값을 원하는 화소값보다도 높게 설정하고, 일부 기간 이외에서는 화소값의 기입값을 상대적으로 낮게 하기 때문에, 결과적으로 임펄스형 표시 장치와 비슷한 동화상의 시인성을 얻는 기술을 개시하고 있다. 해당 기술에서는, 프레임 기간을 m분할하여 각 기간을 제1 기간~제m 기간으로 표기할 때(m은 2 이상의 정수), 화소에 기입해야 할 원하는 화소값을 m배로 하여 제1 기간에 기입하고, 제2 기간 이후에서는 0을 기입하는 수단을 구비한다. 또한, 동일 표시 장치에서는, m배한 화소값이 표시 장치의 표시 가능한 레인지를 초과했을 때, 제1 기간에서는 레인지의 상한값을 화소에 기입하고, 다 기입하지 못한 초과분을 제2 기간의 도래를 대기하여 화소에 기입하고, 이하, 제i(2≤i≤m-1) 기간에서 다 기입하지 못한 초과분을 순차적으로 제i+1 기간의 도래를 대기하여 기입함으로써, 동화상의 시인성을 개선할 수 있다. 이하, 본원 명세서에서는, 이 구동 방식을 프레임 분할 구동으로 정의한다.
또한, 액정 표시 장치에 있어서는, 액정 소자의 응답 속도가 느린 것에 기인하는 동화상 불선명 현상도 발생한다. 이러한 액정의 응답 속도의 문제를 해결하기 위해, 특허 문헌3은, 1프레임 전의 입력 화상 신호와 현 프레임의 입력 화상 신호의 차분에 따라서, 현 프레임의 입력 화상 신호의 계조가 1프레임 전의 입력 화상 신호의 계조보다도 높아지는(밝아지는) 경우에, 현 프레임의 입력 화상 신호에 대한 계조 전압보다 높은 구동 전압을 액정 표시 패널에 공급하고, 현 프레임의 입력 화상 신호의 계조가 1프레임 전의 입력 화상 신호의 계조보다도 낮아지는(어두워지는) 경우에, 현 프레임의 입력 화상 신호에 대한 계조 전압보다 낮은 구동 전압을 액정 표시 패널에 공급하는 구동 방법을 개시하고 있다. 이하, 본원 명세서에서는, 이 구동 방식을 강조 구동으로 정의한다.
이하, 본원 명세서에서는, 프레임 분할 구동에서 m분할한 프레임의 각각을 필드로 정의한다. 프레임 분할 구동에서는, 고계조측의 원하는 계조를 표시하는 경우, 최고 계조의 필드와, 그것보다 낮은 계조의 필드를 조합하여, 입력 화상 신호에 따른 원하는 계조를 표시한다. 이 때, 최고 계조의 필드에는, 강조 구동을 적용할 수 없다. 왜냐하면, 최고 계조를 초과한 강조는 행할 수 없기 때문이다. 한편, 저계조측의 원하는 계조를 표시하는 경우, 최저 계조의 필드와 그것보다 높은 계조의 필드를 조합하여, 입력 화상 신호에 따른 원하는 계조를 표시한다. 이 때, 최저 계조의 필드에서는 강조 구동을 행할 수 없다. 왜냐하면, 최저 계조를 하회한 강조는 행할 수 없기 때문이다. 이와 같이, 프레임 분할 구동에, 강조 구동을 그 상태 그대로 적용하는 것은 곤란하다.
본 발명의 목적은, 1프레임 기간 내에 복수의 표시 데이터를 표시하는 표시 장치의 화소에서의 표시 신호의 기입 기간의 단축에 수반하는 화소의 응답 속도의 지연 또는 휘도 부족을 저감함으로써, 동화상 불선명 현상을 저감하여, 동화상의 화질을 향상시킨 표시 장치를 제공하는 것에 있다.
본 발명은, 1프레임 기간의 표시 데이터를 입력하고, 제(n-1)(n은 1 이상의 정수) 프레임 기간의 표시 데이터의 값과 제n 프레임 기간의 표시 데이터의 값에 따라서 제n 프레임 기간의 표시 데이터를 강조하고, 1프레임 기간 내의 m(m은 2 이상의 정수)개의 기간의 각각에 따라서, 강조된 m개의 표시 데이터를 출력하는 제1 변환 회로(예를 들면, 배속화 회로와 강조 회로)와, 화소에서 m개의 표시 데이터에 의해 1프레임 기간에 입력된 표시 데이터에 따른 휘도가 발생하도록, 강조된 m개의 표시 데이터의 각각을 변환하는 제2 변환 회로(예를 들면, 필드 변환 회로)를 설치하였다.
그리고, 1프레임 기간에 m개의 표시 데이터를 시분할로 표시함으로써, 1프레임 기간의 입력 표시 데이터에 따른 휘도를 실현하는 표시 장치에서, m개의 표시 데이터 중 적어도 1개가 표시 데이터의 다이내믹 레인지의 상한값이고 또한 프레임간에서 입력 표시 데이터가 변화한 경우에, m개의 표시 데이터 중 적어도 다른 1개를 변화시키는 것으로 하였다.
본 발명에 따르면, 1프레임 기간 내에 복수의 표시 데이터를 표시하는 표시 장치의 화소에서의 표시 신호의 기입 기간의 단축에 수반하는 화소의 응답 속도의 지연 또는 휘도 부족을 저감함으로써, 동화상 불선명 현상을 저감하여, 동화상의 화질을 향상시킬 수 있다. 즉, 홀드형의 표시 장치에 대하여 프레임 분할 구동을 적용함으로써, 임펄스형 표시 장치의 발광 특성을 실현하여, 동화상 불선명 현상이 적은 양호한 표시 품질을 얻을 수 있다. 또한, 강조 구동을 이용함으로써, 외관의 휘도 응답에 필요한 시간을 단축하여, 더욱 동화상 불선명 현상이 적은 양호한 표시 품질을 얻을 수 있다.
또한, 본 발명에 따르면, 프레임 분할 구동과 강조 구동을 구비한 표시 장치에서, 프레임을 분할한 필드의 각각에 대하여 개별로 강조 구동을 제어함으로써, 가짜 윤곽선이나 색 어긋남의 발생을 억제하여, 양호한 표시 품질을 얻을 수 있다.
도 1의 (a)는 입력 표시 데이터의 변화의 모습의 예를 도시하는 그래프이다. 횡축은 프레임(즉 시간)을 나타낸다. 1프레임의 기간은, 예를 들면 텔레비전용의 NTSC 신호에서는 16.6㎳로 된다. 이와 같이 표시 장치의 입력 표시 데이터는 1프레임 기간을 단위로 하여 변화한다. 종축은 입력 표시 데이터의 계조를 나타낸다. 입력 표시 데이터와 계조는, 일대일로 대응한다. 계조 Lmax는 표시 장치에서 표시 가능한 최대 휘도에 상당하는 계조이고, 계조 Lmin은 표시 장치에서 표시 가능한 최저 휘도에 상당하는 계조이다. 최대 휘도에 상당하는 계조는, 표시 데이터의 최대값, 즉 표시 데이터의 다이내믹 레인지의 상한값이고, 최소 휘도에 상당하는 계조는, 표시 데이터의 최소값, 즉 표시 데이터의 다이내믹 레인지의 하한값이다. 단, 표시 데이터와 휘도의 관계는 반대이어도 된다.
도 1의 (a)에서는, 제(n-1) 프레임에서는 계조 Lp이고, 제n 프레임부터는 계조 Lq로 되며, 제(n+3) 프레임부터는 재차 계조 Lp로 되도록 변화하는 입력 표시 데이터의 예를 나타내고 있다. n은, 1 이상의 정수이다. 이러한 입력 표시 데이터에 대하여, 프레임 분할 구동이 아닌 표시 장치에서는, 제(n-1) 프레임에서는 계조 Lp에 상당하는 휘도를 표시하도록 계조 전압을 공급하고, 제n 프레임부터는 계조 Lq에 상당하는 휘도를 표시하도록 계조 전압을 공급하며, 제(n+3) 프레임부터는 재차 계조 Lp에 상당하는 휘도를 표시하도록 계조 전압을 공급한다. 이하, 본원 명세서에서는, 이 예와 같이 프레임 단위로 입력된 입력 표시 데이터에 의해, 프레임 단위로 표시 장치를 구동하는 구동 방법을 통상 구동으로 정의한다.
다음으로 프레임 분할 구동에 대하여 설명한다.
도 1의 (b)는, 도 1의 (a)의 입력 표시 데이터에 대하여, 프레임 분할 구동을 실시한 경우의 표시 장치의 출력 표시 데이터의 변화의 모습의 예를 도시하는 그래프이다. 이 도 1의 (b)에서는, 1프레임을 2개의 A 필드 및 B 필드로 분할한 예에 대하여 도시하고 있다. A 필드는, 상대적으로 고계조 즉 고휘도의 표시 데이터이고, B 필드는, 상대적으로 저계조 즉 저휘도의 표시 데이터이다. A 필드와 B 필드의 계조 관계 즉 휘도 관계는 반대이어도 된다. 1프레임 기간에서 고계조(고휘도)의 표시 데이터와 저계조(저휘도)의 표시 데이터를 표시함으로써, 외부로부터 입력되는 표시 데이터에 따른 계조(휘도)를 의사적으로 실현한다. 따라서, A 필드의 계조(휘도)는, 외부로부터 입력되는 1프레임의 표시 데이터의 계조 또는 휘도 이상이고, B 필드의 계조(휘도)는, 외부로부터 입력되는 1프레임의 표시 데이터의 계조 또는 휘도 이하이다. 특히, 외부로부터 입력되는 1프레임의 표시 데이터의 계조 또는 휘도가 상대적으로 높은 경우, A 필드의 계조(휘도)는 최고 계조(최고 휘도)인 것이 바람직하고, 외부로부터 입력되는 1프레임의 표시 데이터의 계조 또는 휘도가 상대적으로 낮은 경우, B 필드의 계조(휘도)는 최저 계조(최저 휘도)인 것이 바람직하다.
예를 들면 계조 Lp의 입력 표시 데이터에 대해서는, A 필드에서 계조 Lph를 표시하고, B 필드에서는 계조 Lmin을 표시함으로써, 1프레임 기간에서 계조 Lp에 상당하는 휘도를 관측자가 지각할 수 있도록 표시 장치를 구동한다. 계조 Lph는, 계조 Lp 이상의 계조이다. 한편, 계조 Lq의 입력 표시 데이터에 대해서는, A 필드에서 계조 Lmax를 표시하고, B 필드에서는 계조 Lql을 표시함으로써, 1프레임 기간 에서 계조 Lq에 상당하는 휘도를 관측자가 지각할 수 있도록 표시 장치를 표시한다. 계조 Lql은, 계조 Lq 이하의 계조이다. 또한, 프레임 분할 구동에서는, 프레임을 필드로 분할할 때에, 프레임 메모리를 사용하는 것이 바람직하다. 이상 설명한 바와 같이 표시 장치를 구동함으로써, 프레임 분할 구동에서는 홀드형의 표시 장치에서, 임펄스형의 표시를 실현한다.
이에 대하여, 통상 구동 및 프레임 분할 구동 각각에 강조 구동을 조합한 표시 장치의 구동 방법을 나타낸다.
도 2의 (a)는, 도 1의 (a)에 도시한 입력 표시 데이터에 강조 구동을 조합한 경우의 표시 장치의 출력 표시 데이터의 변화의 상태의 예를 나타내는 그래프이다.
도 2의 (a)에서, 강조 처리에 의한 데이터의 변화를 화살표 기호로써 나타내었다. 제n 프레임에서 계조가 Lp로부터 Lq로 변화되어 있기 때문에, 이 변화를 강조하기 위해 강조 데이터(보정 데이터)를 부가(보정)하고 있다. 또한, 제(n+3) 프레임에서 계조가 Lq로부터 Lp로 변화되어 있기 때문에, 이 변화를 강조하기 위해 강조 처리를 부가하고 있다. 또한, 강조 구동에서는, 입력 표시 데이터의 변화를 검지하기 위해, 프레임 메모리를 사용하는 것이 바람직하다. 이상 설명한 바와 같이, 강조 구동에서는, 입력 표시 데이터에 강조 처리를 실시한 출력 표시 데이터를 이용하여, 표시 패널을 구동함으로써, 외관의 응답 속도를 향상시키고 있다. 또한, 강조 구동에서는, 강조 데이터를 다소 크게 하면 프레임간의 표시 데이터의 변화에 수반하는 휘도 부족분도 보충할 수 있기 때문에, 외관상, 입력 표시 데이터에 따른 원하는 계조(휘도)를 표시할 수도 있다.
다음으로, 프레임 분할 구동에 강조 구동을 조합한 경우의 예를 나타낸다.
도 2의 (b)는, 도 1의 (a)에 도시한 입력 표시 데이터에 프레임 분할 구동과 강조 구동을 실시한 경우의 예이다.
프레임 분할 구동에 대하여 강조 구동을 단순히 조합하면, 1필드 전의 표시 데이터와 현 필드의 표시 데이터의 차분에 따라서 현 필드의 표시 데이터의 계조를 크게 또는 작게 한다. 프레임 분할 구동에서는, 입력 표시 데이터에 변화가 없는 경우라도, 1프레임 내에서 서로 다른 계조의 필드를 사용하기 때문에, 대부분의 경우에서 표시 패널을 구동하는 데이터 또는 표시 패널에 공급하는 계조 전압은, 필드마다 변화한다. 이러한 입력 표시 데이터 열에 그 상태 그대로 강조 구동을 적용하면, 필드마다 데이터를 강조하게 된다. 구체적으로는, 도 2의 (b)에서의 화살표 기호로 나타낸 바와 같이, 계조의 증가 방향의 강조 데이터(보정 데이터가 가산된 현 필드의 표시 데이터)와 감소 방향의 강조 데이터(보정 데이터가 감산된 현 필드의 표시 데이터)를 교대로 부가하는 구성으로 된다.
여기서 상기한 바와 같이, 프레임 분할 구동에서는 계조 Lq의 입력 표시 데이터에 상당하는 휘도를 표시하기 위해, A 필드에서 계조 Lmax를 표시하고, B 필드에서 계조 Lql을 표시하도록 구동한다. 이 때, A 필드의 계조 Lmax에 강조 구동을 위한 보정 데이터를 부가하고자 해도, 표시 장치에서 표시 가능한 최고 계조를 상회하게 되기 때문에, 실제로는 표시할 수 없다. 한편, B 필드의 계조 Lql에는 강조 구동은 적용 가능하다. 이에 의해, A 필드와 B 필드의 계조의 밸런스가 무너져, 입력 표시 데이터에 따른 원하는 계조가 표시되지 않고, 그 결과, 본래 존재하 지 않는 가짜 윤곽선이나 색 어긋남 등이 지각되게 된다. 마찬가지로, 프레임 분할 구동에서는 계조 Lp를 나타내기 위해서, A 필드에서 계조 Lph를 표시하고, B 필드에서 계조 Lmin을 표시하도록 구동한다. 이 때, B 필드의 계조 Lmin에 강조 구동을 위한 데이터를 부가하고자 해도, 표시 장치에서 표시 가능한 최소 계조를 하회하게 되기 때문에, 실제로는 표시할 수 없다. 한편, A 필드의 계조 Lph에는 강조 구동은 적용 가능하다. 이에 의해, A 필드와 B 필드의 계조의 밸런스가 무너져, 입력 표시 데이터에 따른 원하는 계조가 표시되지 않고, 그 결과, 본래 존재하지 않는 가짜 윤곽선이나 색 어긋남 등이 지각되게 된다. 또한, 프레임 분할 처리를 실시한 후에 강조 처리를 실시한다고 하는 처리 수순으로 되기 때문에, 프레임 메모리는 프레임 분할 처리용의 1프레임 메모리와 강조 처리용의 1프레임 메모리를, 각각 별개로 준비할 필요가 있다.
따라서, 본 발명에서는, 이하와 같이 필드 분할 구동과 강조 구동을 이용한다.
도 2의 (c)는, 도 1의 (a)의 입력 표시 데이터에 대하여, 본 발명을 적용한 표시 장치의 출력 표시 데이터의 예를 도시하는 도면이다.
우선, 도 1의 (a)의 입력 표시 데이터에 대하여, 필드 분할 처리를 실시한다. 이 때, 필드 분할 처리를 실시한 입력 표시 데이터는 상술한 바와 같이 도 1의 (b)의 그래프와 같이 된다. 여기서는 1프레임을 A 필드와 B 필드의 2개의 필드로 2분할하는 예를 나타내었다. 도 2의 (c)에서, 강조 처리에 의한 데이터의 변화를 화살표 기호로 나타내었다. 여기서, 작은 계조로부터 큰 계조로 입력 표시 데 이터가 변화하는 경우, 즉 화소가 발하는 휘도가 낮은 휘도로부터 높은 휘도로 변화하는 경우, 즉 밝아지는 경우에 대해 설명한다. 입력 표시 데이터는, 도 1의 (a)에 도시한 바와 같이, 제(n-1) 프레임에서는 계조 Lp이고, 제n 프레임에서는 계조 Lq이다.
상기 필드 분할 구동에 의해, 표시 패널에의 출력 표시 데이터는, 제(n-1) 프레임의 A 필드에서는 계조 Lph, 제(n-1) 프레임의 B 필드에서는 계조 Lmin으로 된다. 또한 제n 프레임의 A 필드에서는 계조 Lmax로 되고, 제n 프레임의 B 필드에서는 계조 Lql로 된다. 여기서, 입력 표시 데이터는 제(n-1) 프레임의 계조 Lp로부터, 제n 프레임의 계조 Lq로 변화되어 있는 것에 주목하여, 강조 처리를 실시한다. 이 때, 제n 프레임의 A 필드에서는 계조 Lmax로 되며, 이것 이상 큰 계조로 할 수는 없다. 따라서, 제n 프레임의 A 필드의 계조를 변화시키는 대신에 제n 프레임의 B 필드의 계조 Lql을 변화시킨다. 이 때 계조 Lql을 변화시켜, 예를 들면 계조 Lql보다도 큰 계조를 출력한다. 이와 같이 함으로써, 제n 프레임에서 표시 장치의 관측자가 지각하는 휘도는, 계조 Lmax의 A 필드와 계조 Lql에 강조 처리를 실시한 B 필드의 휘도를 조합한 휘도로 되기 때문에, 결과적으로, 입력 표시 데이터의 휘도 변화를 강조하는 구동을 실시하는 것이 가능하게 된다.
도 2의 (b)에 도시한 강조 구동에서는, 제n 프레임의 A 필드에 Lmax보다도 큰(표시 가능 범위를 초과하는) 계조를 출력하고, 제n 프레임의 B 프레임에 계조 Lql보다도 작은 계조를 출력하도록 제어가 작용하는 데 대하여, 도 2의 (c)에 도시한 본 발명의 강조 구동은, 제n 프레임의 A 필드의 계조는 Lmax 그대로이고, 제n 프레임의 B 프레임에 계조 Lql보다도 큰 계조를 출력하도록 제어가 작용하는 점이 서로 다르다.
계속해서, 도 2의 (c)에서, 큰 계조로부터 작은 계조로 입력 표시 데이터가 변화하는 경우에 대해서도 마찬가지로 설명한다. 입력 표시 데이터는, 제(n+2) 프레임에서는 계조 Lq이고, 제(n+3) 프레임에서는 계조 Lp이다. 상기 필드 분할 구동에 의해, 표시 패널에의 출력 표시 데이터는, 제(n+2) 프레임의 A 필드에서는 계조 Lmax, 제(n+2) 프레임의 B 필드에서는 계조 Lql로 된다. 또한 제(n+3) 프레임의 A 필드에서는 계조 Lph로 되고, 제(n+3) 프레임의 B 필드에서는 계조 Lmin으로 된다. 여기서, 입력 표시 데이터는 제(n+2) 프레임의 계조 Lq로부터, 제(n+3) 프레임의 계조 Lp로 변화되어 있는 것에 주목하여, 강조 처리를 실시한다. 이 때, 제(n+3) 프레임의 B 필드에서는 계조 Lmin으로 되며, 이것 이상 작은 계조로 할 수는 없다. 따라서, 제(n+3) 프레임의 B 필드의 계조를 변화시키는 대신에 제(n+3) 프레임의 A 필드의 계조를 Lph로부터 변화시킨다. 이 때 계조 Lph를 변화시켜 예를 들면 계조 Lph보다도 작은 계조를 출력한다. 이와 같이 함으로써, 제(n+3) 프레임에서 표시 장치의 관측자가 지각하는 휘도는, 계조 Lmin의 B 필드와 계조 Lph에 강조 처리를 실시한 A 필드의 휘도를 조합한 휘도로 되기 때문에, 결과적으로, 입력 표시 데이터의 휘도 변화를 강조하는 구동을 실시하는 것이 가능하게 된다.
도 2의 (b)에 도시한 강조 구동에서는, 제(n+3) 프레임의 B 필드에 Lmin보다도 작은(표시 가능 범위를 초과하는) 계조를 출력하고, 제(n+3) 프레임의 A 프레임에 계조 Lph보다도 작은 계조를 출력하도록 제어가 작용하는 데 대하여, 도 2의 (c)에 도시한 본 발명의 강조 구동은, 제(n+3) 프레임의 B 필드의 계조는 Lmin 그대로이고, 제(n+3) 프레임의 A 프레임에 계조 Lph보다도 작은 계조를 출력하도록 제어가 작용하는 점이 서로 다르다.
도 2의 (c)는, 상기한 바와 같이, 1프레임 기간을, A, B 2개의 필드 기간으로 분할한 예를 도시하고 있다. 이 때, 분할하는 시간은 등분이 아니어도 된다. 즉, A 필드의 필드 기간과 B 필드의 필드 기간은 동일하지 않아도 된다. 도 2의 (c)의 예에서는, A 필드의 기간과 B 필드의 기간의 비율을, α:1-α로 한 예를 나타내었다(단, 0<α<1). 여기서, 상기 강조 구동에 의한 강조 제어는, 상기 필드마다 필드 기간이 서로 다른 것을 고려하여 각각의 필드용으로 개별로 정하는 구성으로 하는 것이 바람직하다. 각 필드 기간이 길어짐에 따라서, 화소에의 계조 전압의 기입 시간이 길어지기 때문에, 강조 제어의 양은 작게 하는 것이 바람직하다.
계속해서, 본 발명의 구동 방법을 실현하기 위한 구체적인 실시예를 설명한다.
실시예 1에서는, 프레임 분할 구동을 실현하기 위한 배속화 회로와 필드 변환 회로와의 사이에 강조 회로를 배치하도록 구성한 표시 장치를 제공한다.
실시예 2에서는, 배속화 회로와 필드 변환 회로에서 프레임 분할 처리를 실시하기 전에 강조 회로를 배치하도록 구성한 표시 장치를 제공한다. 즉, 배속화 회로의 처리와 강조 회로의 처리의 순서는, 어느 쪽이 먼저라도 된다. 따라서, 배속화 회로와 강조 회로를 함께 변환 회로로 해도 된다.
<실시예 1>
이하, 본 발명의 제1 실시예에 대하여, 도 3 및 도 4를 이용하여 설명한다.
도 3은 본 발명의 일 실시 형태를 적용한 표시 장치의 구성예를 도시하는 도면이다. 도 4는 본 발명의 일 실시 형태를 적용한 표시 장치의 동작예를 도시하는 도면으로서, 도 3에 도시한 표시 장치의 타이밍차트의 예를 나타낸다. 또한, 이하의 설명에서는, 프레임 분할 구동에서 1프레임을, A 필드와 B 필드의 2개의 필드로 2분할하는 예를 들어 설명한다. 단, 프레임 분할수를 많게 하면 계조 전압의 화소에의 기입 시간이 짧아져 원하는 계조를 얻을 수 없게 되기 때문에, 프레임 분할수는 2가 바람직하지만, 프레임 분할수는 3이나 4이어도 된다. 프레임 분할수는, m(m은 2 이상의 정수)이다. 표시 장치는, 필드 분할 구동과 강조 구동을 구비하고, 양자의 구동을 조합해도 계조의 밸런스를 무너뜨리지 않고 양호한 동화상 표시를 실현한다.
표시 장치는, 타이밍 생성 회로(340)나 데이터선 구동 회로(352), 주사선 구동 회로(354)를 배속으로 구동하기 위한 배속화 회로(310)와, 표시 데이터를 강조하기 위한 강조 회로(320)와, 1프레임분의 표시 데이터를 m개의 필드분의 표시 데이터로 변환하기 위한 필드 변환 회로(330)와, 데이터선 구동 회로(352)나 주사선 구동 회로(354)를 동작시키기 위한 제어 신호를 생성하는 타이밍 생성 회로(340)와, 프레임 메모리(361)에의 표시 데이터의 기입 및 판독을 제어하기 위한 프레임 메모리 제어 회로(360)와, 표시 데이터를 일시적으로 보유하기 위한 프레임 메모리(361)와, 표시 데이터를 강조하기 위한 강조 파라미터를 선택하기 위한 강조 파라미터 선택 회로(323)와, 필드 변환 파라미터 선택 회로(332)와, 각종 설정 파라미 터를 보유하는 설정 파라미터 보유 회로(370)와, 기억 회로(371)와, 액정 표시 패널(350)의 데이터선에 계조 전압(표시 신호)을 공급하여 데이터선을 구동하기 위한 데이터선 구동 회로(352)와, 액정 표시 패널(350)의 주사선에 주사 선택 신호를 공급하여 주사선을 구동하기 위한 주사선 구동 회로(354)와, 복수의 데이터선과 복수의 데이터선에 교차하는 복수의 주사선과 복수의 데이터선과 복수의 주사선에 접속되어 매트릭스 형상으로 배열된 복수의 화소를 구비한 액정 표시 패널(350)과, 계조 전압의 기초로 되는 참조 전압을 생성하기 위한 참조 전압 생성 회로(356)를 구비한다.
표시 장치는, 입력 표시 데이터(302)와 입력 제어 신호군(301)의 입력을 접수하고, 입력 표시 데이터(302)나 입력 제어 신호군(301)에 프레임 분할 구동이나 강조 구동을 적용하여 액정 표시 패널(350)을 구동하는 기능을 구비한다. 입력 제어 신호군(301)은, 예를 들면 1프레임 기간(1화면분을 표시하는 기간)을 규정하는 수직 동기 신호, 1수평 주사 기간(1라인분을 표시하는 기간)을 규정하는 수평 동기 신호, 표시 데이터의 유효 기간을 규정하는 데이터 유효 기간 신호, 및 표시 데이터와 동기한 기준 클럭 신호 등으로 구성한다. 입력 표시 데이터(302), 입력 제어 신호군(301)은, 외부 시스템(예를 들면, TV 본체나 PC 본체, 휴대 전화 본체 등을 들 수 있음)으로부터 전송된다.
배속화 회로(310)는, 입력 표시 데이터(302)의 프레임 주파수에 대하여, 프레임 주파수를 m배화한 배속화 데이터(312)를 생성하는 회로이다. 보다 구체적으로는, 배속화 회로(310)는, 입력된 입력 표시 데이터(302)를 순차적으로 프레임 메 모리(361)에 저장한다. 한편, 저장한 1프레임 기간분의 데이터를 판독할 때에는, 1프레임 기간을 m분할한 시간 내, 즉, 제1 기간, 제2 기간, 제3 기간, …, 제m 기간의 각각에 판독한다. 1프레임 기간에 동일 표시 데이터를 m회 판독함으로써, 프레임 주파수의 m배화를 실현할 수 있다. 이하, m=2로 하여 설명한다. 1회째에 판독한 입력 표시 데이터는, A 필드용의 배속화 데이터로서 사용하고, 2회째에 판독한 입력 표시 데이터는 B 필드용의 배속화 데이터로서 이용한다.
참조 부호 313은 프레임 메모리(361)에의 기입 데이터, 참조 부호 314는 프레임 메모리(361)로부터의 판독 데이터이다. 또한 배속화 회로(310)는, 필드 판정 신호(315)와 배속 제어 신호군(311)을 생성한다. 필드 판정 신호(315)는, 배속화 데이터(312)에 동기하고 있으며, 배속화 데이터(312)가 A 필드용의 배속화 데이터인지, B 필드용의 배속화 데이터인지를 식별하기 위해 이용한다. 배속 제어 신호군(311)은, 예를 들면 1필드 기간을 규정하는 배속 수직 동기 신호, 1수평 주사 기간을 규정하는 배속 수평 동기 신호, 배속화 데이터의 유효 기간을 규정하는 배속 데이터 유효 기간 신호, 및 배속화 데이터(312)와 동기한 배속 클럭 신호 등으로 구성한다. 프레임 메모리 제어 회로(360)는, 프레임 메모리(361)를 제어하는 기능을 구비하고, 배속화 회로(310)와 강조 회로(320)와 프레임 메모리(361) 사이의 데이터 기입 액세스군과 데이터 판독 액세스군을 조정하는 회로이다. 프레임 메모리(361)는, 메모리 제어 신호군(362)에 의해 제어한다. 이상과 같이, 본 발명의 표시 장치에서는, 프레임 메모리 제어 회로(360)를 사용하여 배속화 처리와 강조 처리에 필요한 데이터 액세스를 공통화할 수 있다. 그 결과, 프레임 메모리(361)의 용량 및 액세스량을 삭감하는 것이 가능하게 된다. 즉 본 발명의 구성에 따르면, 배속화 처리용과 강조 처리용으로 전용의 프레임 메모리를 별개로 준비하는 구성에 비하여, 회로 규모나 칩 수를 삭감하여, 저코스트로 구성할 수 있다.
프레임 메모리(361)는, 적어도 2프레임분의 표시 데이터를 저장할 수 있는 용량을 구비한 기억 소자인 것이 바람직하고, 메모리 제어 신호군(362)에 기초하여 데이터의 기입, 판독 처리를 행한다. 프레임 메모리(361)로서는, 예를 들면 각종 DRAM(Dynamic Random Access Memory) 등을 사용할 수 있다. 참조 부호 363은 프레임 메모리에의 기입 데이터, 참조 부호 364는 프레임 메모리로부터의 판독 데이터이다. 강조 회로(320)는, 강조 구동을 실시하기 위한 강조 데이터(321)의 생성을 행하는 회로로서, 배속화 회로(310)로부터 출력된 임의의 프레임의 배속화 데이터(312)를 입력으로서 접수함과 함께, 배속화 데이터(312)의 입력과 동기하여, 배속화 데이터(312)의 1프레임 전의 배속화 데이터(322)를 프레임 메모리(361)로부터 판독하도록, 프레임 메모리 제어 회로(360)에 지시한다. 참조 부호 322는 프레임 메모리(361)로부터의 판독 데이터이다. 그리고 강조 회로(320)는, 배속화 데이터(312)와, 1프레임 기간 전의 배속화 데이터(322)의 관계로부터, 미리 정해진 강조 규칙에 의거하여, 배속화 데이터(312)에 강조 구동을 위한 데이터 변환을 실시하여 강조 데이터(321)를 생성한다. 여기서 강조 규칙은 강조 파라미터(324)로서 강조 회로(320)에 입력한다. 강조 파라미터 셀렉터(323)는, 강조 회로(320)에 부여하는 강조 파라미터(324)를 선택하는 회로이다. 필드 판정 신호(315)에 의해서 필드를 식별하고, 각각의 필드용의 파라미터를 선택한다. 강조 파라미터 A(325)는, A 필 드용의 강조 규칙을 정한다. 강조 파라미터 B(326)는, B 필드용의 강조 규칙을 정한다. 프레임 분할 구동에 의해서 1개의 프레임을 m개의 필드로 분할하는 경우에는, 각각의 필드용에 각각 강조 파라미터를 준비하는 것이 바람직하다. 강조 규칙은, 프레임의 분할수, 배속화 데이터의 값, 1프레임 전의 배속화 데이터의 값, 표시 장치의 환경 온도, 액정 표시 패널의 온도, 참조 전압의 설정량, 1프레임 기간의 길이, 각 필드 기간의 길이, 배속화 데이터의 색 등의 영향을 고려하여, 가짜의 윤곽이나 색 어긋남 등이 발생하지 않고 양호한 표시 품질이 얻어지도록 적절하게 결정한다. 강조 규칙은, 상기 각종의 조건을 파라미터로 한 연산식에 의해서 규정해도 되고, 상기 각종 조건을 색인으로 한 룩 업 테이블을 참조함으로써 규정해도 된다.
필드 변환 회로(330)는, 프레임 분할 구동을 실시하기 위한 필드 데이터의 생성을 행하는 회로로서, 강조 회로(320)로부터 출력된 각 필드용의 강조 데이터(321)를 입력으로서 접수하고, 강조 데이터를 미리 정해진 필드 변환 규칙에 의거하여, 각 필드용의 필드 변환 데이터(331)로 변환한다. 여기서 필드 변환 규칙은, 필드 변환 파라미터(333)로서 필드 변환 회로(330)에 입력한다. 필드 변환 파라미터 셀렉터(332)는, 필드 변환 회로(330)에 부여하는 필드 변환 파라미터(333)를 선택하는 회로이다. 필드 판정 신호(315)에 의해서 필드를 식별하고, 각각의 필드용의 파라미터를 선택한다. 필드 변환 파라미터 A(334)는, A 필드용의 필드 변환 규칙을 정한다. 필드 변환 파라미터 B(335)는, B 필드용의 필드 변환 규칙을 정한다. 프레임 분할 구동에 의해서 1개의 프레임을 m개의 필드로 분할하는 경우에는, 각각의 필드용에 각각 필드 변환 파라미터를 준비하는 것이 바람직하다. 필드 변환 규칙은, 프레임의 분할수, 강조 데이터의 값, 표시 장치의 환경 온도, 액정 표시 패널의 온도, 참조 전압의 설정량, 1프레임 기간의 길이, 각 필드 기간의 길이, 강조 데이터의 색 등의 영향을 고려하여, 가짜의 윤곽이나 색 어긋남 등이 발생하지 않고 양호한 표시 품질이 얻어지도록 적절하게 결정하는 것이 바람직하다. 필드 변환 규칙은, 상기 각종 조건을 파라미터로 한 연산식에 의해서 규정해도 되고, 상기 각종 조건을 색인으로 한 룩 업 테이블을 참조함으로써 규정해도 된다.
타이밍 생성 회로(340)는, 데이터선 구동 회로(352)를 제어하기 위한 데이터선 구동 회로 제어 신호군(341)과, 출력 표시 데이터(342)와, 주사선 구동 회로(354)를 제어하기 위한 주사선 구동 회로 제어 신호군(343)을 생성하는 회로이다. 타이밍 생성 회로(340)는, 배속화 회로(310)로부터 출력된 배속 제어 신호군(311)을 입력으로서 접수함과 함께, 필드 변환 회로(330)로부터 출력된 필드 변환 데이터(331)를 입력으로서 접수한다. 그리고, 상기 배속 제어 신호군(311)과 상기 필드 변환 데이터(331)로부터, 데이터선 구동 회로 제어 신호군(341)과, 출력 표시 데이터(342)와, 주사선 구동 회로 제어 신호군(343)을 생성한다.
설정 파라미터 보유 회로(370)는, 강조 회로(320)나 필드 변환 회로(330)에서 사용하는 각종 설정 파라미터를 보유하는 회로이다. 또한 상기 각종 설정 파라미터를 외부의 기억 회로(371)로부터 판독하는 기능도 구비한다. 설정 파라미터 보유 회로(370)는, 예를 들면 레지스터 파일이나 각종 RAM(Random Access Memory) 등의 기억 소자군과, 기억 회로(371)의 제어 회로를 구비한다. 참조 부호 372는 기억 회로(371)의 제어 신호군이고, 참조 부호 373은 기억 회로(371)로부터 판독한 각종 설정 파라미터이다. 기억 회로(371)는, 상기 각종 설정 파라미터를 기억해 두기 위해서 사용하는 회로이다. 예를 들면 ROM(Read-Only Memory)이나, EEPROM(Electrically Erasable Programmable ROM) 혹은 플래시 메모리 등의 각종 불휘발 메모리 등을 사용할 수 있다.
데이터선 구동 회로 제어 신호군(341)은, 예를 들면 표시 데이터에 기초하는 계조 전압의 출력 타이밍을 규정하는 출력 타이밍 신호와 소스 전압의 극성을 결정하는 교류화 신호, 표시 데이터와 동기한 클럭 신호 등으로 구성한다. 주사선 구동 회로 제어 신호군(343)은, 예를 들면 1라인의 주사 기간을 규정하는 시프트 신호, 선두 라인의 주사 개시를 규정하는 수직 스타트 신호 등으로 구성한다. 참조 부호 357은 참조 전압이다. 데이터선 구동 회로(352)는, 참조 전압(357)으로부터 표시 계조의 수에 대응하는 전위를 생성함과 함께, 출력 표시 데이터(342)에 대응한 1레벨의 전위를 선택하여, 액정 표시 패널(350)에의 데이터 전압으로서 인가한다. 참조 부호 353은 데이터선 구동 회로에서 생성된 데이터 전압이다. 참조 부호 355는 주사선 선택 신호이다. 주사선 구동 회로(354)는 주사선 구동 회로 제어 신호군(343)에 기초하여 주사선 선택 신호(355)를 생성하고, 액정 표시 패널(350)의 주사선에 출력한다.
참조 부호 351은 액정 표시 패널의 1화소의 모식도이다. 액정 표시 패널(350)의 1화소는, 소스 전극, 게이트 전극, 드레인 전극으로 이루어지는 TFT(Thin Film Transistor)와, 액정층, 대향 전극으로 구성된다. 주사 신호를 게이트 전극 에 인가함으로써 TFT의 스위칭 동작을 행하며, TFT가 개방 상태에서는 데이터 전압이 드레인 전극을 통하여 액정층의 한쪽과 접속된 소스 전극에 기입되고, 폐쇄 상태에서는 소스 전극에 기입된 전압이 유지된다. 이 소스 전극의 전압을 Vs로 하고, 대향 전극 전압을 VC0M으로 한다. 액정층은, 소스 전극 전압 Vs와 대향 전극 전압 VC0M의 전위차에 기초하여 편광 방향을 변화시킴과 함께, 액정층의 상하에 배치된 편광판을 개재시킴으로써, 이면에 배치된 백 라이트로부터의 투과 광량이 변화하여 계조 표시를 행한다.
다음으로, 도 4를 이용하여 본 발명의 표시 장치의 각 부의 동작에 대하여 설명한다.
도 4는 도 3에 도시한 표시 장치의 동작의 타이밍차트의 예를 도시하는 도면이다. 횡축은 시간을 나타낸다. 도 4의 상단에는 표시 장치 각 부의 신호 파형군의 예를 도시하였다.
우선, 외부 시스템으로부터 입력 표시 데이터와 입력 제어 신호군이 입력된다. 도 4에서는, 입력 제어 신호군의 입력 수직 동기 신호를 도시하였다. 입력 수직 동기 신호는 1프레임 기간을 규정하는 신호이다. 도 4에서, 기호 D(n)은 n프레임의 입력 표시 데이터를 나타낸다. 마찬가지로, 예를 들면 D(n-1)은 n-1 프레임의 입력 표시 데이터를 나타낸다. 입력 표시 데이터는, 각 프레임의 데이터가, 1프레임 기간 단위로, … D(n-1), D(n), D(n+1) …과 같이 순차적으로 입력된다.
다음으로, 배속화 회로(310)에 의해서, 배속화 처리를 실시한다. 배속화 회로(310)는, 입력 표시 데이터(302)를 프레임 메모리(361)에 순차적으로 기입하도 록, 프레임 메모리 제어 회로(360)에 지시한다. 이 때 프레임 메모리(361)에 기입하는 데이터의 순서는, 1프레임 기간 단위로, … D(n-1), D(n), D(n+1) …과 같이 된다. 한편, 배속화 회로(310)는, 프레임 메모리(361)에 기입한 데이터를 판독하도록, 프레임 메모리 제어 회로(360)에 지시한다. 이 때 프레임 메모리(361)로부터 판독하는 데이터의 순서는, 1프레임 기간을 2분할한 1필드 기간을 단위로, … D(n-2), D(n-1), D(n-1), D(n), D(n), D(n+1) …과 같이 된다. 그리고, 배속화 회로(310)는, 프레임 메모리(361)로부터 판독한 데이터를 배속화 데이터(312)로서 출력한다. 또한, 배속화 회로(310)는, 필드 판정 신호(315)를 생성한다. 필드 판정 신호(315)는, 상기한 바와 같이 필드를 판별하기 위한 신호이다. 본 실시예에서는, 1프레임을 A와 B의 2개의 필드로 분할하는 예를 나타내고 있기 때문에, 필드 판정 신호(315)는, 필드 A를 나타내는 신호 레벨과, 필드 B를 나타내는 신호 레벨의 2개의 값을 1필드 기간마다 토글하는 신호로 구성한다.
계속해서 강조 회로(320)에 의해서 배속화 데이터(312)에 대하여 강조 처리를 실시한다. 강조 회로(320)는, 배속화 회로(310)로부터 출력된 배속화 데이터(312)를 입력으로서 접수함과 함께, 배속화 데이터(312)의 입력과 동기하여, 배속화 데이터의 1프레임 전의 입력 표시 데이터를, 1필드 기간에서 프레임 메모리로부터 판독하도록, 프레임 메모리 제어 회로(360)에 지시한다. 예를 들면 배속화 회로(310)로부터 제n 프레임의 배속화 데이터가 입력되었을 때에는, 배속화 데이터와 동기하여 프레임 메모리(361)로부터 제(n-1) 프레임의 데이터를 판독하도록, 프레임 메모리 제어 회로(360)에 지시한다. 그리고 배속화 데이터(312)와, 프레임 메 모리(361)로부터 판독한 데이터(322)와, 강조 파라미터 셀렉터(323)에서 필드 판정 신호(315)에 기초하여 적절하게 선택되어 입력되는 강조 파라미터(324)를 이용하여 강조 데이터(321)를 생성한다.
도 4에서, 기호 EA는 A 필드용의 강조 파라미터 A를 나타내고, 기호 EB는 B 필드용의 강조 파라미터 B를 나타낸다. 도 4에서, 기호 EA(n)은 제n 프레임의 A 필드의 강조 데이터를 나타낸다. 마찬가지로, 예를 들면 EA(n-1)은 제(n-1) 프레임의 A 필드의 강조 데이터를 나타낸다. 도 4에서, 기호 EB(n)은 제n 프레임의 B 필드의 강조 데이터를 나타낸다. 마찬가지로, 예를 들면 EB(n-1)은 제(n-1) 프레임의 B 필드의 강조 데이터를 나타낸다. 예를 들면, 배속화 데이터(312)의 순서가 1필드 기간을 단위로, … D(n-2), D(n-1), D(n-1), D(n), D(n), D(n+1) …과 같이 입력된 경우, 프레임 메모리(361)로부터, … D(n-3), D(n-2), D(n-2), D(n-1), D(n-1), D(n) …과 같이 판독한다. 이 때 강조 파라미터 셀렉터(323)에 있어서, 강조 파라미터(324)를, 필드 판정 신호(315)에 기초하여, … EB, EA, EB, EA, EB, EA, …과 같이 선택하여, 강조 회로(320)에 입력한다. 이들의 신호에 기초하여 강조 처리를 실시하고, 강조 데이터(321)를, … EB(n-2), EA(n-1), EB(n-1), EA(n), EB(n), EA(n+1) …과 같이 생성하여, 출력한다.
계속해서 필드 변환 회로(330)에 의해서, 상기 강조 데이터(321)에 대하여 필드 변환 처리를 실시한다. 필드 변환 회로(330)는, 강조 회로(320)로부터 출력된 강조 데이터(321)를 입력으로서 접수함과 함께, 필드 변환 파라미터 셀렉터(332)에서 필드 판정 신호(315)에 기초하여 적절하게 선택하여 입력되는 필드 변환 파라미터(333)를 이용하여 필드 변환 데이터(331)를 생성한다.
도 4에서, 기호 FA는 A 필드용의 필드 변환 파라미터 A를 나타내고, 기호 FB는 B 필드용의 필드 변환 파라미터 B를 나타낸다. 도 4에서, 기호 FA·EA(n)은 제n 프레임의 A 필드의 강조 데이터에 대하여 필드 변환을 실시한 데이터를 나타낸다. 마찬가지로, 예를 들면 FA·EA(n-1)은 제(n-1) 프레임의 A 필드의 강조 데이터에 대하여 필드 변환을 실시한 데이터를 나타낸다. 도 4에서, 기호 FB·EB(n)은 제n 프레임의 B 필드의 강조 데이터에 대하여 필드 변환을 실시한 데이터를 나타낸다. 마찬가지로, 예를 들면 FB·EB(n-1)은 제(n-1) 프레임의 B 필드의 강조 데이터에 대하여 필드 변환을 실시한 데이터를 나타낸다. 예를 들면, 강조 데이터(321)가 … EB(n-2), EA(n-1), EB(n-1), EA(n), EB(n), EA(n+1) …과 같이 입력된 경우, 필드 변환 파라미터를, 필드 변환 파라미터 셀렉터(332)에서, 필드 판정 신호(315)에 기초하여 … FB, FA, FB, FA, FB, FA, …와 같이 선택하여, 필드 변환 회로(330)에 입력한다. 이들 신호에 기초하여 필드 변환 처리를 실시하고, 필드 변환 데이터(331)를, … FB·EB(n-2), FA·EA(n-1), FB·EB(n-1), FA·EA(n), FB·EB(n), FA·EA(n+1) …과 같이 생성하여, 출력한다.
마지막으로, 타이밍 생성 회로(340)에서, 필드 변환 데이터(331)로부터 출력 표시 데이터(342)를 생성한다. 또한, 타이밍 생성 회로(340)는, 배속화 회로(310)에서 생성한 배속 제어 신호군(311)으로부터, 출력 제어 신호군(341, 343)을 생성한다. 도 4에서는, 출력 제어 신호군(341, 343) 중으로부터 출력 수직 동기 신호를 도시하였다. 출력 수직 동기 신호는, 1필드 기간을 규정하는 신호이다.
도 4의 하단에는 프레임 메모리(361) 내의 데이터량의 추이의 그래프를 도시하였다. 횡축은 프레임(즉 시간)이고, 종축은 데이터량이다. 1프레임분의 데이터량을 1로서 표시하였다.
프레임 메모리(361)에는 각 프레임의 데이터를 각 회로에서의 처리에 필요한 기간만큼 저장, 보유한다. 불필요하게 된 프레임의 데이터는 순차적으로 파기하거나, 혹은 새로운 프레임 데이터로 덮어쓰기한다. 예를 들면 제(n-1) 프레임의 데이터 D(n-1)에 주목하면, 제(n-1) 프레임의 데이터 입력이 개시되면 점차로 프레임 메모리 내의 데이터량이 증가되어 가고, 제(n-1) 프레임의 데이터 입력이 종료된 시점에서 정확히 1프레임분의 용량이 프레임 메모리(361)에 저장되게 된다. 이 때, 제(n-1) 프레임의 후반 기간에서는, 제(n-1) 프레임의 데이터의 기입 조작과 함께, 배속화 처리를 위해 제(n-1) 프레임의 데이터를 배속으로 판독하는 조작도 실시하고 있다. 계속해서, 제n 프레임의 데이터가 입력되어 있는 기간은, 제(n-1) 프레임의 데이터를 보유하고 있다. 그 동안, 프레임 메모리(361) 내에 저장된 제(n-1) 프레임의 데이터량에 변동은 없다. 이 때, 제(n-1) 프레임의 데이터를 보유하고 있음과 함께, 배속화 처리와 강조 처리를 위해서, 제(n-1) 프레임의 데이터를 배속으로 판독하는 조작도 실시하고 있다. 그 후, 제(n+1) 프레임의 데이터가 입력되고 있는 기간에서는, 프레임 기간의 전반은 강조 처리에 사용하기 때문에, 제(n-1) 프레임의 데이터를 배속으로 판독한다. 한편, 이후에는 제(n-1) 프레임의 데이터는 불필요하게 된다. 따라서 제(n-1) 프레임의 데이터는, 순차적으로 파기 내지 다른 데이터로 덮어쓰기한다. 이에 의해, 제(n+1) 프레임의 전반 종료 시점 에서, 프레임 메모리(361) 내의 제(n-1) 프레임의 데이터량은 0으로 된다. 이와 같이 각 프레임의 데이터는, 기입, 보유, 폐기의 3개의 단계를 밟아, 합계 2.5 프레임 기간에 걸쳐 프레임 메모리(361)에 저장한다. 이상 설명한 일련의 조작은 각 프레임마다 항상 실행한다. 이상, 각 프레임마다의 프레임 메모리(361) 내의 데이터량의 추이에 대하여 설명하였다.
도 4의 최하단에, 각 프레임의 데이터량의 합계의 추이를 그래프로 도시하였다. 이와 같이, 데이터량에 변동은 있지만, 합계의 데이터량이 2프레임분을 초과하지는 않는다. 즉, 프레임 메모리(361)의 용량은 적어도 2프레임분 있으면, 본 발명의 표시 장치를 실현할 수 있다.
도 5는 본 발명의 표시 장치의 필드 변환 회로(330 내지 350)에서, 필드 변환 처리를 행할 때에 이용하는 필드 변환 규칙의 예를 도시하는 도면이다. 횡축에 필드 변환 전의 필드 변환원 데이터, 종축에 필드 변환 후의 필드 변환 후 데이터를 취하였다. 실시예 1에서는, 필드 변환원 데이터는 강조 데이터(321)에 상당하고, 필드 변환 후 데이터는 필드 변환 데이터(331)에 상당한다. 도 5에서, A 필드용의 변환 규칙의 예를 굵은 실선으로, B 필드용의 변환 규칙의 예를 굵은 일점쇄선으로 나타내었다. 도 5의 예에서는, 필드 변환 규칙은 크게 저계조 영역(저휘도 영역)과 고계조 영역(고휘도 영역)의 2개의 영역으로 나눌 수 있다. 필드 변환원 데이터가 계조 Lth보다 낮은 경우를 저계조 영역으로 하고, 계조 Lth보다 높은 경우를 고계조 영역으로 부르기로 한다. 또한, 액정의 경우에는, 저계조 영역과 고계조 영역의 경계의 계조 Lth는, Lmax와 Lmin의 중심으로는 되지 않고, 중심보다도 Lmax측으로 된다.
저계조 영역에서는, B 필드를 계조 Lmin에 고정하면서, 1프레임 기간에서 원하는 휘도가 얻어지도록 A 필드의 필드 변환 후 데이터를 선택한다. 예를 들면, 필드 변환원 데이터가 Lp(Lp<Lth)이었던 경우, B 필드의 필드 변환 데이터를 Lmin으로 하고, A 필드의 필드 변환 데이터는 Lph로 한다. 여기서 계조 Lph는, 계조 Lmin과 계조 Lph를 1필드 기간씩 표시함으로써, 계조 Lq를 1프레임 기간 표시하는 것에 상당하는 휘도를 얻도록 선택한 계조이다.
마찬가지로, 고계조 영역에서는, A 필드를 계조 Lmax에 고정하면서, 1프레임 기간에서 원하는 휘도가 얻어지도록 B 필드의 필드 변환 후 데이터를 선택한다. 예를 들면, 필드 변환원 데이터가 Lq(Lq>Lth)이었던 경우, A 필드의 필드 변환 데이터를 Lmax로 하고, B 필드의 필드 변환 데이터는 Lql로 한다. 여기서 계조 Lql은, 계조 Lql과 계조 Lmax를 1필드 기간씩 표시함으로써, 계조 Lq를 1프레임 표시하는 것에 상당하는 휘도를 얻도록 선택한 계조이다.
계조 Lth를 경계로 하여 고계조 영역과 저계조 영역의 2개의 영역으로 나누는 필드 변환 규칙의 예에 대하여 설명했지만, 필드 변환 규칙은, 보다 많은 영역으로 나누는 구성으로 해도 된다. 혹은, 명확한 영역을 설정하지 않고, 원활하게 변화하도록 필드 변환 규칙을 정해도 된다. 이 경우에는, A 필드의 필드 변환 데이터가 Lmax보다 작고, 또한, B 필드의 필드 변환 데이터가 Lmin보다 큰 상태도 있을 수 있다. 1값을 나타내는 계조 Lth 대신에, 복수 값을 포함하는 계조 범위를 이용해도 된다.
다음으로, 본 발명의 실시예 1의 표시 장치에 있어서의 강조 규칙에 대하여 설명한다.
도 6의 (a)는, 본 발명의 실시예 1의 표시 장치의 강조 회로(320)에서, 강조 처리를 행할 때에 이용하는 강조 규칙의 예를 도시하는 도면이다. 횡축에 제n 프레임의 배속화 데이터 D(n), 종축에 제(n-1) 프레임의 배속화 데이터 D(n-1)을 취하였다. 도 6의 (a)의 강조 규칙은, 도 5에 도시한 필드 변환 규칙과 밀접하게 관계한다. 여기서는, 도 5와 같이 계조 Lth에 의해서 2개의 영역으로 나누도록 필드 변환 규칙을 정한 경우의 강조 규칙의 예에 대하여 설명한다. 강조 규칙은, D(n)과 D(n-1)의 대소 관계에 의해, 크게 3개의 경우로 나눌 수 있다.
D(n)=D(n-1)이 성립하는 경우에는, 프레임간에서 입력 표시 데이터의 변화가 없는 경우이다. 이 때에는 강조 처리를 행할 필요가 없기 때문에, 강조 처리량은 0이어도 된다. 이 조건이 성립하는 경우를 CaseO으로 한다.
D(n)>D(n-1)이 성립하는 경우에는, 프레임간에서 계조가 증가하도록 변화한 경우이다. 이 때에는, 계조가 증가한 것을 보다 강조하도록 강조 처리를 실시한다. 이 경우의 강조 처리를 상승 강조 처리라고 부르기로 한다. 상승 강조 처리는, D(n), D(n-1), Lth의 대소 관계에 의해 다시 3개의 경우로 나눌 수 있다(Case1, Case2, Case3).
Case1은, D(n)<Lth 또한 D(n-1)<Lth인 경우이며, Case2는 D(n)>Lth 또한 D(n-1)<Lth인 경우이고, Case3은 D(n)>Lth 또한 D(n-1)>Lth인 경우이다.
D(n)<D(n-1)이 성립하는 경우에는, 프레임간에서 계조가 감소하도록 변화한 경우이다. 이 때에는, 계조가 감소한 것을 보다 강조하도록 강조 처리를 실시한다. 이 경우의 강조 처리를 하강 강조 처리라고 부르기로 한다. 하강 강조 처리는, D(n), D(n-1), Lth의 대소 관계에 의해 다시 3개의 경우로 나눌 수 있다(Case4, Case5, Case6).
Case4는 D(n)<Lth 또한 D(n-1)<Lth인 경우이며, Case5는 D(n)<Lth 또한 D(n-1)>Lth인 경우이고, Case6은 D(n)>Lth 또한 D(n-1)>Lth인 경우이다.
이상 설명한 바와 같이, 강조 규칙은 Case0~6의 7개의 케이스로 나눌 수 있다. 여기서, 상기 7개의 케이스에서, 각각의 액정 소자의 휘도의 응답 특성은 반드시 동일한 것은 아니다. 예를 들면, 상승(계조 증가 변화)과 하강(계조 감소 변화)에서도, 액정의 응답 속도가 서로 다르다. 그 때문에, 원하는 강조 처리를 실시하기 위해서 강조 규칙은, 상기 필드 변환 규칙과 관계하여, 상기 7개의 케이스에서 각각 적절하게 정할 필요가 있다. 예를 들면 다음과 같이 강조 규칙을 정하면 된다.
Case0에서는, 강조의 필요가 없기 때문에, 강조 처리량은 0이다(A 필드 강조 처리량=0, B 필드 강조 처리량=0).
Case1에서는, 상승 강조 처리를 실시한다. 이 때, 동화상 표시 품질을 높이기 위해서는, 예를 들면, D(n)의 B 필드의 필드 변환 데이터는 Lmin으로 유지한 상태 그대로, D(n)의 A 필드의 필드 변환 데이터만으로 상승 강조 처리를 실시하도록 강조 규칙을 정하면 된다. 즉, A 필드 강조 처리량>0, B 필드 강조 처리량=0이다.
Case2에서는, 상승 강조 처리를 실시한다. 이 때, D(n)의 A 필드의 필드 변 환 데이터는 Lmax이기 때문에, 상승 강조 처리는 실시할 수 없다. 따라서 D(n)의 A 필드의 필드 변환 데이터는 Lmax로 유지한 상태 그대로, D(n)의 B 필드의 필드 변환 데이터만으로 상승 강조 처리를 실시하도록 강조 규칙을 정하면 된다. 즉, A 필드 강조 처리량=0, B 필드 강조 처리량>0이다.
Case3에서는, Case2와 마찬가지의 이유에 의해, D(n)의 A 필드의 필드 변환 데이터는 Lmax로 유지한 상태 그대로, D(n)의 B 필드의 필드 변환 데이터만으로 상승 강조 처리를 실시하도록 강조 규칙을 정하면 된다. 즉, A 필드 강조 처리량=0, B 필드 강조 처리량>0이다. 단, Case2와 Case3에서는, D(n-1)의 휘도의 표시 방법이 서로 다른, 즉, Case2에서는 D(n-1)은 저계조 영역, Case3에서는 D(n-1)은 고계조 영역이기 때문에, Case2와 Case3에서는 서로 다른 강조 규칙을 적용할 수 있도록 구성하면 된다.
Case4에서는, 하강 강조 처리를 실시한다. 이 때, D(n)의 B 필드의 필드 변환 데이터는 Lmin이기 때문에, 하강 강조 처리는 실시할 수 없다. 따라서 D(n)의 B 필드의 필드 변환 데이터는 Lmin으로 유지한 상태 그대로, D(n)의 A 필드의 필드 변환 데이터만으로 하강 강조 처리를 실시하도록 강조 규칙을 정하면 된다. 즉, A 필드 강조 처리량<0, B 필드 강조 처리량=0이다.
Case5에서는, Case4와 마찬가지의 이유에 의해, D(n)의 B 필드의 필드 변환 데이터는 Lmin으로 유지한 상태 그대로, A 필드의 필드 변환 데이터만으로 하강 강조 처리를 실시하도록 강조 규칙을 정하면 된다. 즉, A 필드 강조 처리량<0, B 필드 강조 처리량=0이다. 단, Case4와 Case5에서는, D(n-1)의 휘도의 표시 방법이 서로 다른, 즉, Case4에서는 D(n-1)은 저계조 영역, Case5에서는 D(n-1)은 고계조 영역이기 때문에, Case4와 Case5에서는 서로 다른 강조 규칙을 적용할 수 있도록 구성하면 된다.
Case6에서는, 하강 강조 처리를 실시한다. 이 때, 동화상 표시 품질을 높이기 위해서는, 예를 들면 A 필드의 필드 변환 데이터는 Lmax로 유지한 상태 그대로, B 필드의 필드 변환 데이터만으로 하강 강조 처리를 실시하도록 강조 규칙을 정하면 된다. 즉, A 필드 강조 처리량=0, B 필드 강조 처리량<0이다.
다음으로 도 6의 (b) 및 도 6의 (c)를 이용하여 구체적인 예를 들어 보다 상세하게 설명한다. 도 6의 (b) 및 도 6의 (c)는, 실시예 1에서의 A 필드용 강조 규칙(상단), B 필드용 강조 규칙(하단)의 예를 강조 처리량의 그래프로 도시한 모식도이다. 도 6의 (b) 및 도 6의 (c)의 횡축에는, D(n)의 값을 취하고, 종축에는 강조 처리량을 취하였다. 강조 처리량은, D(n)에 대하여 강조 처리를 실시하는 경우에 강조 데이터로서 부가하는 값이며, 플러스/마이너스의 값으로 하는 것이 가능하다.
도 6의 (b)는 D(n-1)이 임의의 계조 Ls(Ls<Lth)이었던 경우에 대해, D(n)의 값에 따라서 강조 처리량을 어떻게 정하는지의 예를 도시하는 도면이다. 상기한 바와 같이, 강조 규칙은 7개의 케이스를 취한다. 도 6의 (b)에서는 D(n-1)=Ls이기 때문에, 강조 규칙은, D(n)<Ls인 경우에는 Case4, D(n)=Ls인 경우에는 Case0, Ls<D(n)<Lth인 경우에는 Case1, Lth<D(n)인 경우에는 Case2로 된다.
도 6의 (c)는 D(n-1)이 임의의 계조 Lt(Lt>Lth)이었던 경우에 대해, D(n)의 값에 따라서 강조 처리량을 어떻게 정하는지의 예를 도시하는 도면이다. 상기한 바와 같이, 강조 규칙은 7개의 케이스를 취한다. 도 6의 (c)에서는 D(n-1)=Lt이기 때문에, 강조 규칙은, D(n)<Lth인 경우에는 Case5, Lth<D(n)<Lt인 경우에는 Case6, D(n)=Lt인 경우에는 Case0, Lt<D(n)인 경우에는 Case3으로 된다.
도 6의 (b), 도 6의 (c)에서는, D(n-1)이 각각 Ls, Lt인 경우에 대하여 설명했지만, D(n-1)이 다른 값을 취한 경우에서도, 각각 강조 규칙을 설정한다. 또한, 도 6의 (b), 도 6의 (c)에서 도시한 예는 어디까지나 일례이다. 강조 처리량의 그래프가 보다 복잡한 곡선으로 되도록 강조 규칙을 설정할 수도 있다. 이상 설명한 바와 같이, 강조 규칙은, D(n), D(n-1), 필드 변환 규칙(특히 Lth)에 관계가 깊기 때문에, 이들을 감안하여 조정한다.
상기한 3요소 이외에 강조 규칙의 결정에 영향을 줄 수 있는 요소로서, 예를 들면 프레임의 분할수, 액정 표시 패널의 온도, 액정 표시 패널의 γ값, 1프레임 기간의 길이, 각 필드 기간의 길이의 비율, 표시 데이터의 색 등을 들 수 있다.
프레임의 분할수 m은, 즉 1프레임을 구성하는 필드의 수 m이다. 예를 들면 1프레임을 m분할하는 경우, 각 필드용으로 합계 m개의 강조 규칙을 준비하는 것이 바람직하다. 혹은, 기본으로 되는 강조 규칙을 1개 이상, m개 이하의 수만큼 준비하고, 예를 들면 보간 연산 등의 수단에 의해서 각 필드마다 상기 강조 규칙을 조정하는 수단을 준비하는 것으로 해도 된다.
액정 표시 패널의 온도는, 액정의 응답 속도에 영향을 미친다. 일반적으로 온도가 높으면 응답 속도는 높아지고, 온도가 낮으면 응답 속도는 떨어진다. 따라 서, 온도가 높은 경우에는, 강조 처리량은 작게 되고, 온도가 낮은 경우에는 강조 처리량은 크게 할 필요가 있다. 예를 들면, 액정 표시 패널의 온도를 검출하고, 온도에 따라서 강조 규칙을 조정하는 수단을 설치하면, 보다 균질성이 높은 양호한 표시 품질을 얻을 수 있다.
액정 표시 패널의 γ값은, 입력 계조 표시 데이터와 액정 표시 패널의 표시 휘도와의 관계를 나타내는 값이다. 상기한 바와 같이, 본 발명의 표시 장치에서는, 입력 계조 표시 데이터와 표시 휘도와의 관계는 필드 변환 규칙에 의해서 정한다. 즉, 액정 표시 패널의 γ값을 변경하면, 필드 변환 규칙을 변경할 필요가 생기고, 그것에 관계하여 강조 규칙도 변경할 필요가 생긴다. 따라서 예를 들면 액정 표시 패널의 γ값에 따라서, 각각의 γ값에 맞춰 조정한 필드 변환 규칙과 강조 규칙의 페어를 복수개 준비해 두고, γ값에 변경이 있었던 경우에는, 그 γ값에 대응한 필드 변환 규칙과 강조 규칙을 선택하여 사용하는 구성으로 하는 것이 바람직하다.
1프레임 기간의 길이는, 입력 표시 데이터의 갱신 주기를 나타낸다. 1프레임 기간의 길이가 짧아지면, 액정이 응답하는 데 충분한 시간을 얻을 수 없게 되어, 액정 표시 패널의 표시가 입력 표시 데이터에 추종하지 않아, 화질이 열화된다. 이 경우, 강조 처리량을 크게 하는 것이 화질 열화의 억제에 유효하다. 반대로 1프레임 기간의 길이가 길어지면, 액정 표시 패널의 추종성이 향상되어, 화질 열화는 발생하기 어렵다. 이 경우에는, 강조 처리량을 작게 조정하는 것이 가능하다. 따라서, 예를 들면 1프레임 기간의 길이를 검출하고, 1프레임 기간의 길이에 따라서 강조 규칙을 조정하는 수단을 설치하면, 보다 양호한 표시 품질을 얻을 수 있다.
각 필드 기간의 길이의 비율이란, 예를 들면 A 필드의 길이와 B 필드의 길이의 비율이다. A 필드 기간의 길이와 B 필드 기간의 길이는 반드시 1 : 1일 필요는 없다. 예를 들면 계조가 높은 쪽의 필드 기간을 짧게 하고, 계조가 낮은 쪽의 필드 기간을 길게 하면, 발광 특성은 보다 한층 더 임펄스형에 근접하기 때문에, 동화상의 표시 품질이 향상된다. 따라서 예를 들면 필드 기간의 비율을 조정함으로써 동화상 표시 품질을 조정하는 것도 가능하다. 이 경우, 상기한 바와 같이 필드 기간의 길이는 액정의 응답성에 영향을 미치기 때문에, 예를 들면 필드 기간이 긴 필드에서는, 강조 처리량을 보다 작게 하도록 조정하고, 필드 기간이 짧은 필드에서는, 강조 처리량을 보다 크게 하도록 조정하는 수단을 설치하면, 보다 균질성이 높은 양호한 표시 품질을 얻을 수 있다.
표시 데이터의 색은, D(n)과 D(n-1) 각각의 색을 말한다. 예를 들면 액정 표시 패널의 화소는, 적, 녹, 청의 3개의 부화소로 이루어지고, 각 부화소마다 계조 데이터가 서로 다르다. 3개의 부화소에서 계조 데이터가 서로 다르다고 하는 것은, 즉 3개의 부화소에서 응답 시간이 반드시 균일한 것은 아니다라는 것을 말한다. 따라서 예를 들면 임의의 1개의 부화소의 응답 시간이, 다른 2개의 부화소의 응답 시간보다도 극단적으로 길거나 혹은 짧은 경우, 응답 도중에서 휘도의 밸런스가 무너져, 본래 상정하지 않은 색을 발색하는 색 어긋남으로 부르는 노이즈가 발생한다. 상기 색 어긋남 노이즈를 회피하기 위해서는, 적, 녹, 청의 각 부화소의 응답 시간의 특성을 가능한 한 균일하게 할 필요가 있다. 따라서, 예를 들면 D(n)과 D(n-1)의 색의 조합에서, 부화소마다의 응답 시간의 불균일성에 기인하는 색 어긋남 노이즈가 발생하지 않도록, 각 부화소마다 강조 규칙을 조정하는 수단을 설치함으로써, 보다 양호한 표시 품질을 얻을 수 있다.
또한, 이상의 설명에서, A 필드와 B 필드의 순을 반대로 하는 구성으로 할 수도 있다.
이상과 같이 표시 장치를 구성함으로써, 도 2의 (c)에 도시한 바와 같은, 프레임 분할 구동과 강조 구동을 조합한 구동 수단을 실현할 수 있어, 동화상에서의 동화상 불선명 현상을 저감한 양호한 화질을 얻을 수 있다.
홀드형의 표시 장치에 대하여 프레임 분할 구동을 적용함으로써, 임펄스형 표시 장치의 발광 특성을 실현하여, 동화상 불선명 현상이 적은 양호한 표시 품질을 얻을 수 있다. 또한, 강조 구동에 의해, 외관의 휘도 응답에 필요한 시간을 단축하여, 더욱 동화상 불선명 현상이 적은 양호한 표시 품질을 얻을 수 있다. 프레임을 분할한 필드의 각각에 대하여 개별로 강조 구동을 제어함으로써, 가짜 윤곽선이나 색 어긋남의 발생을 억제하여, 양호한 표시 품질을 얻을 수 있다. 또한, 프레임 분할 구동과 강조 구동에서 1칩의 프레임 메모리 제어 회로 및 1칩의 프레임 메모리를 공용하기 때문에, 필드 분할 구동과 강조 구동을 각각 독립하여 실시하는 경우에 비하여, 회로 규모 혹은 부품 점수의 삭감이 가능하게 된다.
<실시예 2>
이하, 본 발명의 실시예 2에 대하여, 도 7 및 도 8을 이용하여 설명한다.
도 7은 본 발명의 일 실시 형태를 적용한 표시 장치의 구성예를 도시하는 도면이다. 도 8은 본 발명의 일 실시 형태를 적용한 표시 장치의 동작예를 도시하는 도면으로서, 도 7에 도시한 표시 장치의 타이밍차트의 예를 나타낸다. 실시예 2 중, 실시예 1과 동일 부호의 구성은, 실시예 1의 구성과 동일하다. 이하, 실시예 1과 상위한 부분을 중심으로, 실시예 2를 설명한다.
강조 회로(320)는, 입력 표시 데이터(302)를 입력으로서 접수함과 함께, 입력 표시 데이터(302)의 입력과 동기하여, 입력 표시 데이터(302)의 1프레임 전의 입력 표시 데이터를 프레임 메모리(361)로부터 판독하도록, 프레임 메모리 제어 회로(360)에 지시한다. 그리고 강조 회로(320)는, 입력 표시 데이터(302)와, 1프레임 전의 입력 표시 데이터(322)와의 관계로부터, 미리 정해진 강조 규칙에 의거하여, 입력 표시 데이터(302)에 강조 구동을 위한 데이터 변환을 실시하여 강조 데이터(321)를 생성한다. 여기서 강조 규칙은, 강조 파라미터(324)로서 설정 파라미터 보유 회로(370)로부터 강조 회로(320)에 입력한다. 또한, 강조 회로(320)는, 접수한 입력 표시 데이터(302)를 프레임 메모리(361)에 기입한다. 참조 부호 723은 프레임 메모리(361)에의 기입 데이터이다.
배속화 회로(310)는, 입력된 강조 데이터(321)를 순차적으로 프레임 메모리(361)에 저장하도록, 프레임 메모리 제어 회로(360)에 지시한다. 한편, 저장한 1프레임 기간분의 강조 데이터를 판독할 때에는, 1프레임 기간을 2분할한 시간 내에 판독하도록, 프레임 메모리 제어 회로(360)에 지시한다. 또한, 1프레임 기간에 2회 판독함으로써, 프레임 주파수의 2배화를 실현할 수 있다. 1회째에 판독한 강조 데이터는, A 필드용의 배속화 강조 데이터로서 사용하고, 2회째에 판독한 강조 데이터는 B 필드용의 배속화 강조 데이터로서 이용한다. 또한 배속화 회로(310)는, 필드 판정 신호(315)와 배속 제어 신호군(311)을 생성한다. 필드 판정 신호(315)는, 배속화 강조 데이터(712)에 동기하고 있으며, 배속화 강조 데이터(712)가 A 필드용의 배속화 강조 데이터인지, B 필드용의 배속화 강조 데이터인지를 식별하기 위해 이용한다.
다음으로, 도 8을 이용하여 본 발명의 표시 장치의 각 부의 동작에 대하여 설명한다.
도 8은 도 7에 도시한 표시 장치의 동작의 타이밍차트의 예를 도시하는 도면이다. 횡축은 시간을 나타낸다. 도 8의 상단에는 표시 장치 각 부의 신호 파형군의 예를 도시하였다.
강조 회로(320)에 의해서 입력 표시 데이터(302)에 대하여 강조 처리를 실시한다. 강조 회로(320)는, 입력 표시 데이터(302)를 입력으로서 접수함과 함께, 입력 표시 데이터(302)의 입력과 동기하여, 입력 표시 데이터의 1프레임 전의 입력 표시 데이터를, 1프레임 기간에서 프레임 메모리로부터 판독한다. 예를 들면 제n 프레임의 입력 표시 데이터가 입력되었을 때에는, 입력 표시 데이터와 동기하여 프레임 메모리로부터 제(n-1) 프레임의 데이터를 판독한다. 그리고 입력 표시 데이터(712)와, 프레임 메모리(361)로부터 판독한 데이터(322)와, 강조 파라미터(324)를 이용하여 강조 데이터(321)를 생성한다.
도 8에서, 기호 E는 강조 파라미터를 나타낸다. 도 8에서, 기호 E(n)은 제n 프레임의 강조 데이터를 나타낸다. 마찬가지로, 예를 들면 E(n-1)은 제(n-1) 프레임의 강조 데이터를 나타낸다. 예를 들면, 입력 표시 데이터(302)의 순서가 1프레임 기간을 단위로, … D(n-1), D(n), D(n+1), …과 같이 입력된 경우, 프레임 메모리(361)로부터, … D(n-2), D(n-1), D(n) …과 같이 판독한다. 이 때 강조 파라미터(324)를, 강조 회로(320)에 입력한다. 이들 신호에 기초하여 강조 처리를 실시하고, 강조 데이터(321)를, … E(n-1), E(n), E(n+1) …과 같이 생성하여, 출력한다.
계속해서, 배속화 회로(310)에 의해서, 배속화 처리를 실시한다. 배속화 회로(310)는, 강조 데이터(321)를 프레임 메모리(361)에 순차적으로 기입하도록, 프레임 메모리 제어 회로(360)에 지시한다. 이 때 프레임 메모리(361)에 기입하는 데이터의 순서는, 1프레임 기간 단위로, … E(n-1), E(n), E(n+1) …과 같이 된다. 한편, 배속화 회로(310)는, 프레임 메모리(361)에 기입한 데이터를 판독하도록, 프레임 메모리 제어 회로(360)에 지시한다. 이 때 프레임 메모리(361)로부터 판독하는 데이터의 순서는, 1프레임 기간을 2분할한 1필드 기간을 단위로, … E(n-2), E(n-1), E(n-1), E(n), E(n), E(n+1) …과 같이 된다. 그리고, 배속화 회로(310)는, 프레임 메모리(361)로부터 판독한 데이터를 배속화 강조 데이터(712)로서 출력한다. 또한, 배속화 회로(310)는, 필드 판정 신호(315)를 생성한다. 도 8에서, 기호 FA는 A 필드용의 필드 변환 파라미터 A를 나타내고, 기호 FB는 B 필드용의 필드 변환 파라미터 B를 나타낸다. 도 8에 있어서, 기호 FA·E(n)은 제n 프레임의 배속화 강조 데이터에 대하여 A 필드용의 필드 변환을 실시한 데이터를 나타낸다. 마찬가지로, 예를 들면 FA·E(n-1)은 제(n-1) 프레임의 배속화 강조 데이터에 대하여 A 필드용의 필드 변환을 실시한 데이터를 나타낸다. 도 8에서, 기호 FB·E(n)은 제n 프레임의 배속화 강조 데이터에 대하여 B 필드용의 필드 변환을 실시한 데이터를 나타낸다. 마찬가지로, 예를 들면 FB·E(n-1)은 제(n-1) 프레임의 배속화 강조 데이터에 대하여 B 필드용의 필드 변환을 실시한 데이터를 나타낸다. 예를 들면, 배속화 강조 데이터(712)가 … E(n-2), E(n-1), E(n-1), E(n), E(n), E(n+1) …과 같이 입력된 경우, 필드 변환 파라미터를, 필드 변환 파라미터 셀렉터(332)에서, 필드 판정 신호(315)에 기초하여 … FB, FA, FB, FA, FB, FA, …과 같이 선택하여, 필드 변환 회로(330)에 입력한다. 이들 신호에 기초하여 필드 변환 처리를 실시하고, 필드 변환 데이터(331)를 … FB·E(n-2), FA·E(n-1), FB·E(n-1), FA·E(n), FB·E(n), FA·E(n+1) …과 같이 생성하여, 출력한다.
도 8의 하단에는 프레임 메모리(361) 내의 데이터량의 추이의 그래프를 도시하였다. 횡축은 프레임(즉 시간)이고, 종축은 데이터량이다. 1프레임분의 데이터량을 1로서 표시하였다.
프레임 메모리(361)에는 각 프레임의 데이터를 각 회로에서의 처리에 필요한 기간만큼 저장, 보유한다. 불필요하게 된 프레임의 데이터는 순차적으로 파기하거나, 혹은 새로운 프레임 데이터로 덮어쓰기한다. 예를 들면 제(n-1) 프레임의 데이터 D(n-1)에 주목하면, 제(n-1) 프레임의 데이터 입력이 개시되면 점차로 프레임 메모리 내의 데이터량이 증가되어 가고, 제(n-1) 프레임의 데이터 입력이 종료된 시점에서 정확히 1프레임분의 용량이 프레임 메모리(361)에 저장되게 된다. 계속 해서, 제n 프레임의 데이터가 입력되어 있는 기간에서는, 강조 처리에 사용하기 위해서, 제(n-1) 프레임의 데이터를 판독한다. 한편, 한번 판독한 제(n-1) 프레임의 데이터는 불필요하게 된다. 따라서 한번 판독한 제(n-1) 프레임의 데이터는, 순차적으로 파기 내지 다른 데이터로 덮어쓰기한다. 제n 프레임의 전반 종료 시점에서, 프레임 메모리(361) 내의 제(n-1) 프레임의 데이터량은 0으로 된다. 이와 같이 각 프레임의 데이터는, 기입, 폐기의 2개의 단계를 밟아, 합계 2프레임 기간에 걸쳐 프레임 메모리(361)에 저장한다. 이상 설명한 일련의 조작은 각 프레임마다 항상 실행한다.
마찬가지로 프레임 메모리(361)에는, 배속화 강조 데이터를 생성하기 위해, 강조 데이터도 저장한다. 예를 들면 제(n-1) 프레임의 강조 데이터 E(n-1)에 주목하면, 제(n-1) 프레임의 데이터 입력이 개시되면 점차로 프레임 메모리 내의 데이터량이 증가해 가고, 제(n-1) 프레임의 데이터 입력이 종료된 시점에서 정확히 1프레임분의 용량이 프레임 메모리(361)에 저장되게 된다. 이 때, 제(n-1) 프레임의 후반 기간에서는, 제(n-1) 프레임의 강조 데이터의 기입 조작과 함께, 배속화 처리를 위해 제(n-1) 프레임 강조의 데이터를 판독하는 조작도 실시하고 있다.
계속해서, 제n 프레임의 데이터가 입력되어 있는 기간에서는, 프레임 기간의 전반은 강조 처리에 사용하기 때문에, 제(n-1) 프레임의 강조 데이터를 배속으로 판독한다. 한편, 한번 판독한 제(n-1) 프레임의 강조 데이터는 불필요하게 된다. 따라서 한번 판독한 제(n-1) 프레임의 강조 데이터는, 순차적으로 파기 내지 다른 데이터로 덮어쓰기한다. 이에 의해, 제n 프레임의 전반 종료 시점에서, 프레임 메 모리(361) 내의 제(n-1) 프레임의 데이터량은 0으로 된다. 이와 같이 각 프레임의 강조 데이터는, 기입, 폐기의 2개의 단계를 밟아, 합계 1.5 프레임 기간에 걸쳐 프레임 메모리(361)에 저장한다. 이상 설명한 일련의 조작은 각 프레임마다 항상 실행한다. 이상, 각 프레임마다의 프레임 메모리(361) 내의 데이터량의 추이에 대하여 설명하였다.
도 8의 최하단에, 각 프레임의 데이터량의 합계의 추이를 그래프로 도시하였다. 이와 같이, 데이터량에 변동은 있지만, 합계의 데이터량이 2프레임분을 초과하지는 않는다. 즉, 프레임 메모리(361)의 용량은 적어도 2프레임분 있으면, 본 발명의 표시 장치를 실현할 수 있다.
도 9의 (a)는, 본 발명의 표시 장치의 강조 회로(320)에서, 강조 처리를 행할 때에 이용하는 강조 규칙의 예를 도시하는 도면이다. 횡축에 제n 프레임의 입력 표시 데이터 D(n), 종축에 제(n-1) 프레임의 입력 표시 데이터 D(n-1)을 취하였다. 실시예 2에서는, 필드 변환원 데이터는 배속화 강조 데이터(712)에 상당하고, 필드 변환 후 데이터는 필드 변환 데이터(331)에 상당한다.
도 9의 (a)에 도시한 실시예 2의 강조 규칙은, 도 6의 (a)에 도시한 실시예 1의 강조 규칙과 마찬가지로, 도 7에 도시한 필드 변환 규칙과 밀접하게 관계하고, Case0~6의 7개의 케이스로 나눌 수 있다. 실시예 1에서는, A 필드용의 강조규칙과 B 필드용의 강조 규칙의 2개의 강조 규칙을 이용하였다. 한편, 실시예 2에서는, 강조 규칙은 1개이다. 이에 의해, 실시예 1과 실시예 2에서는 강조 규칙은 서로 다르다.
도 9의 (a)를 이용하여 강조 규칙의 개요에 대하여 설명한다.
CaseO에서는, 강조의 필요가 없기 때문에, 강조 처리량은 O이다(강조 처리량=O).
Case1, Case2, Case3에서는, 상승 강조 처리를 실시한다(강조 처리량>0). 단, Case1, Case2, Case3은, D(n) 및 D(n-1)의 휘도의 표시 방법이 서로 다르기 때문에 각각의 케이스에서 서로 다른 강조 규칙을 적용할 수 있도록 구성하면 된다.
Case4, Case5, Case6에서는, 상승 강조 처리를 실시한다(강조 처리량>0). 단, Case4, Case5, Case6은, D(n) 및 D(n-1)의 휘도의 표시 방법이 서로 다르기 때문에 각각의 케이스에서 서로 다른 강조 규칙을 적용할 수 있도록 구성하면 된다.
도 9의 (b) 및 도 9의 (c)를 이용하여 구체적인 예를 들어 보다 상세하게 설명한다.
도 9의 (b) 및 도 9의 (c)는 실시예 2에서의 강조 규칙의 예를 그래프로 도시한 도면이다. 도 9의 (b) 및 도 9의 (c)의 횡축에는, D(n)의 값을 취하고, 종축에는 강조 처리량을 취하였다. 강조 처리량은, D(n)에 대하여 강조 처리를 실시하는 경우에 강조 데이터로서 부가하는 값이며, 플러스/마이너스의 값으로 하는 것이 가능하다.
도 9의 (b)는 D(n-1)이 임의의 계조 Ls(Ls<Lth)이었던 경우에 대해, D(n)의 값에 따라서 강조 처리량을 어떻게 정하는지의 예를 도시하는 도면이다. 상기한 바와 같이, 강조 규칙은 7개의 케이스를 취한다. 도 9의 (b)에서는 D(n-1)=Ls이기 때문에, 강조 규칙은, D(n)<Ls인 경우에는 Case4, D(n)=Ls인 경우에는 Case0, Ls<D(n)<Lth인 경우에는 Case1, Lth<D(n)인 경우에는 Case2로 된다.
도 9의 (c)는 D(n-1)이 임의의 계조 Lt(Lt>Lth)이었던 경우에 대해, D(n)의 값에 따라서 강조 처리량을 어떻게 정하는지의 예를 도시하는 도면이다. 상기한 바와 같이, 강조 규칙은 7개의 케이스를 취한다. 도 9의 (c)에서는 D(n-1)=Lt이기 때문에, 강조 규칙은, D(n)<Lth인 경우에는 Case5, Lth<D(n)<Lt인 경우에는 Case6, D(n)=Lt인 경우에는 Case0, Lt<D(n)인 경우에는 Case3으로 된다.
도 9의 (b), 도 9의 (c)에서는, D(n-1)이 각각 Ls, Lt인 경우에 대하여 설명했지만, D(n-1)이 다른 값을 취한 경우에서도, 각각 강조 규칙을 설정한다. 또한, 도 9의 (b), 도 9의 (c)에서 도시한 예는 어디까지나 일례이다. 강조 처리량의 그래프가 보다 복잡한 곡선으로 되도록 강조 규칙을 설정할 수도 있다.
이상과 같이 표시 장치를 구성함으로써, 도 2의 (c)에 도시한 바와 같은, 프레임 분할 구동과 강조 구동을 조합한 구동 수단을 실현할 수 있어, 동화상에 있어서의 동화상 불선명 현상을 저감한 양호한 화질을 얻을 수 있다.
본 발명은, 액정 텔레비전 등에 이용할 수 있다.
본 발명에 따르면, 1프레임 기간 내에 복수의 표시 데이터를 표시하는 표시 장치의 화소에서의 표시 신호의 기입 기간의 단축에 수반하는 화소의 응답 속도의 지연 또는 휘도 부족을 저감함으로써, 동화상 불선명 현상을 저감하여, 동화상의 화질을 향상시킨 표시 장치를 제공할 수 있다.

Claims (29)

  1. 표시 장치에 있어서,
    복수의 화소가 배열된 표시 패널과,
    표시 데이터에 따른 표시 신호를 상기 화소에 출력하는 제1 구동 회로와,
    상기 표시 신호를 받아야 할 화소를 선택하기 위한 선택 신호를 상기 화소에 출력하는 제2 구동 회로와,
    프레임 주기로 표시 데이터를 입력하고, 제(n-1)(n은 1 이상의 정수) 프레임 기간의 표시 데이터의 값과 제n 프레임 기간의 표시 데이터의 값에 따라서 상기 제n 프레임 기간의 표시 데이터를 변환하며, 상기 제n 프레임 기간 내의 m(m은 2 이상의 정수)개의 기간의 각각에 따라서, 상기 m개의 표시 데이터를 출력하는 제1 변환 회로와,
    상기 화소에서 상기 m개의 표시 데이터에 의해 상기 제n 프레임 기간에 입력된 표시 데이터에 따른 휘도가 발생하도록, 상기 m개의 표시 데이터의 각각을 변환하는 제2 변환 회로
    를 포함하고,
    상기 제1 구동 회로는, 상기 제n 프레임 기간 내의 m개의 기간의 각각에 따라서, 상기 제2 변환 회로로부터의 상기 m개의 표시 데이터에 따른 표시 신호를 상기 화소로 출력하는 표시 장치.
  2. 제1항에 있어서,
    상기 제1 변환 회로는, 상기 m개의 표시 데이터의 각각에 대하여 정의된 규칙에 따라서, 상기 제n 프레임 기간의 m개의 표시 데이터의 각각을 변환하는 표시 장치.
  3. 제1항에 있어서,
    상기 제2 변환 회로는, 상기 m개의 표시 데이터가 상기 표시 데이터의 최대값과 최소값 사이의 소정값 또는 소정 범위보다 작은 경우에, 상기 m개의 표시 데이터 중 적어도 1개를 최소값의 표시 데이터로 변환하고,
    상기 제2 변환 회로는, 상기 m개의 표시 데이터가 상기 소정값 또는 상기 소정 범위보다 큰 경우에, 상기 m개의 표시 데이터 중 적어도 1개를 최대값의 표시 데이터로 변환하며,
    상기 제1 변환 회로는, 상기 소정값 또는 상기 소정 범위에 대한 상기 제(n-1) 프레임 기간의 표시 데이터의 값의 대소에 따라서, 및/또는, 상기 소정값 또는 상기 소정 범위에 대한 상기 제n 프레임 기간의 표시 데이터의 값의 대소에 따라서, 상기 제n 프레임 기간의 표시 데이터를 변환하는 표시 장치.
  4. 제1항에 있어서,
    상기 제1 변환 회로는, 상기 제n 프레임 기간의 표시 데이터의 값이 상기 제(n-1) 프레임 기간의 표시 데이터의 값보다 큰 경우에, 상기 제n 프레임 기간의 상 기 m개의 표시 데이터 중 최대값의 표시 데이터 이외의 표시 데이터 중 적어도 1개의 값을 증가시키고,
    상기 제1 변환 회로는, 상기 제n 프레임 기간의 표시 데이터의 값이 상기 제(n-1) 프레임 기간의 표시 데이터의 값보다 작은 경우에, 상기 제n 프레임 기간의 상기 m개의 표시 데이터 중 최소값의 표시 데이터 이외의 표시 데이터 중 적어도 1개의 값을 감소시키는 것을 특징으로 하는 표시 장치.
  5. 표시 장치에 있어서,
    복수의 화소가 배열된 표시 패널과,
    표시 데이터에 따른 표시 신호를 상기 화소에 출력하는 제1 구동 회로와,
    상기 표시 신호를 받아야 할 화소를 선택하기 위한 선택 신호를 상기 화소에 출력하는 제2 구동 회로와,
    프레임 주기로 표시 데이터를 입력하고, 제(n-1)(n은 1 이상의 정수) 프레임 기간의 표시 데이터의 값과 제n 프레임 기간의 표시 데이터의 값에 따라서 상기 제n 프레임 기간의 표시 데이터를 변환하며, 상기 제n 프레임 기간 내의 제1 기간에 제1 표시 데이터를 출력하고, 상기 제n 프레임 기간 내의 제2 기간에 제2 표시 데이터를 출력하는 제1 변환 회로와,
    상기 화소에서 상기 제1 표시 데이터 및 상기 제2 표시 데이터에 의해 상기 제n 프레임 기간에 입력된 표시 데이터에 따른 휘도가 발생하도록, 상기 제1 표시 데이터와 상기 제2 표시 데이터의 각각을 변환하는 제2 변환 회로
    를 포함하고,
    상기 제1 구동 회로는, 상기 제1 기간에 상기 제1 표시 데이터에 따른 표시 신호를 상기 화소에 출력하고, 상기 제2 기간에 상기 제2 표시 데이터에 따른 표시 신호를 상기 화소에 출력하는 표시 장치.
  6. 제5항에 있어서,
    상기 제1 변환 회로는, 상기 제1 기간의 상기 표시 데이터와 상기 제2 기간의 상기 표시 데이터의 각각에 대하여 정의된 규칙에 따라서, 상기 제n 프레임 기간의 상기 제1 기간의 상기 표시 데이터와 상기 제2 기간의 상기 표시 데이터의 각각을 변환하는 표시 장치.
  7. 제5항에 있어서,
    상기 제2 변환 회로는, 상기 표시 데이터가 상기 표시 데이터의 최대값과 최소값 사이의 소정값 또는 소정 범위보다 작은 경우에, 상기 제1 표시 데이터와 상기 제2 표시 데이터의 한쪽을 최소값의 표시 데이터로 변환하고,
    상기 제2 변환 회로는, 상기 표시 데이터가 상기 소정값 또는 상기 소정 범위보다 큰 경우에, 상기 제1 표시 데이터와 상기 제2 표시 데이터의 다른쪽을 최대값의 표시 데이터로 변환하며,
    상기 제1 변환 회로는, 상기 소정값 또는 상기 소정 범위에 대한 상기 제(n-1) 프레임 기간의 표시 데이터의 값의 대소에 따라서, 및/또는, 상기 소정값 또는 상기 소정 범위에 대한 상기 제n 프레임 기간의 표시 데이터의 값의 대소에 따라서, 상기 제n 프레임 기간의 표시 데이터를 강조하는 표시 장치.
  8. 제5항에 있어서,
    상기 제1 변환 회로는, 상기 제n 프레임 기간의 표시 데이터의 값이 상기 제(n-1) 프레임 기간의 표시 데이터의 값보다 큰 경우에, 상기 제n 프레임 기간의 상기 제1 표시 데이터와 상기 제2 표시 데이터의 한쪽을 증가시키고,
    상기 제1 변환 회로는, 상기 제n 프레임 기간의 표시 데이터의 값이 상기 제(n-1) 프레임 기간의 표시 데이터의 값보다 작은 경우에, 상기 제n 프레임 기간의 상기 제1 표시 데이터와 상기 제2 표시 데이터의 다른쪽을 감소시키는 표시 장치.
  9. 제5항에 있어서,
    상기 제1 변환 회로는, 상기 제n 프레임 기간의 표시 데이터의 값이 상기 제(n-1) 프레임 기간의 표시 데이터의 값보다 크고, 또한 상기 제n 프레임 기간의 상기 제1 표시 데이터와 상기 제2 표시 데이터의 쌍방이 최대값이 아닌 경우에, 상기 제1 표시 데이터와 상기 제2 표시 데이터 중 값이 큰 표시 데이터를 강조하고,
    상기 제1 변환 회로는, 상기 제n 프레임 기간의 표시 데이터의 값이 상기 제(n-1) 프레임 기간의 표시 데이터의 값보다 크고, 또한 상기 제n 프레임 기간의 상기 제1 표시 데이터와 상기 제2 표시 데이터의 한쪽이 최대값인 경우에, 상기 제1 표시 데이터와 상기 제2 표시 데이터의 다른쪽을 강조하며,
    상기 제1 변환 회로는, 상기 제n 프레임 기간의 표시 데이터의 값이 상기 제(n-1) 프레임 기간의 표시 데이터의 값보다 작고, 또한 상기 제n 프레임 기간의 상기 제1 표시 데이터와 상기 제2 표시 데이터의 쌍방이 최소값이 아닌 경우에, 상기 제1 표시 데이터와 상기 제2 표시 데이터 중 값이 작은 표시 데이터를 강조하고,
    상기 제1 변환 회로는, 상기 제n 프레임 기간의 표시 데이터의 값이 상기 제(n-1) 프레임 기간의 표시 데이터의 값보다 작고, 또한 상기 제n 프레임 기간의 상기 제1 표시 데이터와 상기 제2 표시 데이터의 다른쪽이 최소값인 경우에, 상기 제1 표시 데이터와 상기 제2 표시 데이터의 한쪽을 강조하는 표시 장치.
  10. 제5항에 있어서,
    1칩의 기억 회로와,
    상기 기억 회로에의 상기 표시 데이터의 기입 및 판독을 제어하는 1칩의 제어 회로
    를 포함하고,
    상기 제어 회로는, 상기 제(n-1) 프레임 기간의 표시 데이터를 상기 기억 회로에 기입하고, 1프레임 기간 후에 상기 제(n-1) 프레임 기간의 표시 데이터를 상기 기억 회로로부터 판독하며,
    상기 제어 회로는, 1프레임분의 표시 데이터를 상기 기록 회로에 기입하고, 1프레임 기간에 2회 상기 1프레임분의 표시 데이터를 상기 기억 회로로부터 판독하는 표시 장치.
  11. 제5항에 있어서,
    상기 제1 변환 회로는,
    상기 프레임 주기로 상기 표시 데이터를 입력하고, 상기 제n 프레임 기간 내의 상기 제1 기간과 상기 제2 기간의 각각에 상기 표시 데이터를 출력하는 배속화 회로와,
    상기 제1 기간의 상기 표시 데이터와 상기 제2 기간의 상기 표시 데이터의 각각에 대하여 정의된 규칙에 따라서, 상기 제(n-1) 프레임 기간의 표시 데이터의 값과 상기 제n 프레임 기간의 표시 데이터의 값에 따라서, 상기 배속화 회로로부터의 상기 제1 기간의 상기 표시 데이터와 상기 제2 기간의 상기 표시 데이터의 각각을 강조하는 강조 회로
    를 포함하는 표시 장치.
  12. 제5항에 있어서,
    상기 제1 변환 회로는,
    상기 제(n-1) 프레임 기간의 표시 데이터의 값과 상기 제n 프레임 기간의 표시 데이터의 값에 따라서, 상기 제n 프레임 기간의 상기 표시 데이터를 강조하는 강조 회로와,
    상기 강조 회로로부터의 상기 제n 프레임 기간의 표시 데이터를 입력하고, 상기 제n 프레임 기간 내의 상기 제1 기간과 상기 제2 기간의 각각에 상기 표시 데 이터를 출력하는 배속화 회로
    를 포함하는 표시 장치.
  13. 제5항에 있어서,
    상기 제1 변환 회로는, 상기 제(n-1) 프레임 기간의 표시 데이터로부터 상기 제n 프레임 기간의 표시 데이터에의 변화분에 따라서 상기 제1 기간의 상기 표시 데이터와 상기 제2 기간의 상기 표시 데이터의 각각에 대하여 정의된 규칙에 따라서, 상기 제n 프레임 기간의 상기 제1 기간의 상기 표시 데이터와 상기 제2 기간의 상기 표시 데이터의 각각을 변환하는 표시 장치.
  14. 1프레임 기간에 m개(m은 2 이상의 정수)의 표시 데이터를 시분할로 표시함으로써, 상기 1프레임 기간의 입력 표시 데이터에 따른 휘도를 실현하는 표시 장치로서,
    상기 m개의 표시 데이터 중 적어도 1개는, 표시 데이터의 다이내믹 레인지의 상한값이고,
    상기 m개의 표시 데이터 중 적어도 다른 1개는, 프레임간에서 입력 표시 데이터가 변화한 경우에 변화하는 표시 장치.
  15. 제14항에 있어서,
    상기 m개의 표시 데이터 중 적어도 다른 1개는, 프레임간의 입력 표시 데이 터의 변화에 수반하는 상기 화소에서의 휘도 부족분을 보상하도록, 증가하는 표시 장치.
  16. 제14항에 있어서,
    상기 m개의 표시 데이터 중 적어도 다른 1개는, 프레임간에서 입력 표시 데이터의 값이 증가한 경우에 변화하고, 프레임간에서 입력 표시 데이터의 값이 감소한 경우에 변화하지 않으며,
    상기 m개의 표시 데이터 중 적어도 1개는, 프레임간에서 입력 표시 데이터의 값이 감소한 경우에 변화하는 표시 장치.
  17. 제16항에 있어서,
    상기 m개의 표시 데이터 중 적어도 하나는, 프레임간의 입력 표시 데이터의 변화에 수반하는 상기 화소에서의 휘도 과잉분을 보상하도록, 감소하는 표시 장치.
  18. 제14항에 있어서,
    상기 입력 표시 데이터가 상기 소정값 또는 소정 범위보다 큰 경우에, 상기 m개의 표시 데이터 중 적어도 1개는, 상기 표시 데이터의 다이내믹 레인지의 상한값이고, 상기 m개의 표시 데이터 중 적어도 다른 1개는, 프레임간에서 입력 표시 데이터가 변화한 경우에 변화하며,
    상기 입력 표시 데이터가 상기 소정값 또는 소정 범위보다 작은 경우에, 상 기 m개의 표시 데이터 중 적어도 다른 1개는, 상기 표시 데이터의 다이내믹 레인지의 하한값이고, 상기 m개의 표시 데이터 중 적어도 1개는, 프레임간에서 입력 표시 데이터가 변화한 경우에 변화하는 표시 장치.
  19. 제18항에 있어서,
    상기 입력 표시 데이터가 상기 소정값 또는 소정 범위보다 작은 경우에, 상기 m개의 표시 데이터 중 적어도 다른 1개는, 프레임간에서 입력 표시 데이터의 값이 증가한 경우에 변화하고, 상기 m개의 표시 데이터 중 적어도 1개는, 프레임간에서 입력 표시 데이터의 값이 감소한 경우에 변화하는 표시 장치.
  20. 제14항에 있어서,
    상기 m개의 표시 데이터 중 적어도 다른 1개는, 상기 입력 표시 데이터에 따른 값이고, 또한, 프레임간에서 입력 표시 데이터가 변화하지 않는 경우에 변화하지 않는 표시 장치.
  21. 1프레임 기간 내의 제1 기간에 제1 표시 데이터를 표시하고 상기 1프레임 기간 내의 제2 기간에 제2 표시 데이터를 표시함으로써, 상기 1프레임 기간의 입력 표시 데이터에 따른 휘도를 실현하는 표시 장치로서,
    상기 제1 표시 데이터는, 백 계조이고,
    상기 제2 표시 데이터는, 프레임간에서 입력 표시 데이터가 변화한 경우에 변화하는 표시 장치.
  22. 제21항에 있어서,
    상기 제2 표시 데이터는, 프레임간의 입력 표시 데이터의 변화에 수반하는 상기 화소에서의 휘도 부족분을 보상하도록, 증가하는 표시 장치.
  23. 제21항에 있어서,
    상기 제2 표시 데이터는, 프레임간에서 입력 표시 데이터의 값이 증가한 경우에 변화하고, 프레임간에서 입력 표시 데이터의 값이 감소한 경우에 변화하지 않으며,
    상기 제1 표시 데이터는, 프레임간에서 입력 표시 데이터의 값이 감소한 경우에 변화하는 표시 장치.
  24. 제23항에 있어서,
    상기 제1 표시 데이터는, 프레임간에서 입력 표시 데이터의 값이 감소한 경우에, 프레임간의 입력 표시 데이터의 변화에 수반하는 상기 화소에서의 휘도 과잉분을 보상하도록, 감소하는 표시 장치.
  25. 제23항에 있어서,
    상기 입력 표시 데이터가 상기 소정값 또는 소정 범위보다 큰 경우에, 상기 제1 표시 데이터는, 백 계조이고, 상기 제2 표시 데이터는, 프레임간에서 입력 표시 데이터가 변화한 경우에 변화하며,
    상기 입력 표시 데이터가 상기 소정값 또는 소정 범위보다 작은 경우에, 상기 제2 표시 데이터는, 흑 계조이고, 상기 제1 표시 데이터는, 프레임간에서 입력 표시 데이터가 변화한 경우에 변화하는 표시 장치.
  26. 제25항에 있어서,
    상기 제2 표시 데이터는, 상기 입력 표시 데이터가 상기 소정값 또는 소정 범위보다 작고 또한 프레임간에서 입력 표시 데이터의 값이 증가한 경우에 변화하며,
    상기 제1 표시 데이터는, 상기 입력 표시 데이터가 상기 소정값 또는 소정 범위보다 작고 또한 프레임간에서 입력 표시 데이터의 값이 감소한 경우에 변화하는 표시 장치.
  27. 제25항에 있어서,
    상기 제2 표시 데이터는, 상기 제1 표시 데이터가 백 계조인 경우에, 상기 입력 표시 데이터에 따른 계조이고, 또한, 프레임간에서 입력 표시 데이터가 변화하지 않는 경우에 변화하지 않는 표시 장치.
  28. 1프레임 기간 내의 제1 기간에 제1 표시 데이터를 표시하고 상기 1프레임 기 간 내의 제2 기간에 제2 표시 데이터를 표시함으로써, 상기 1프레임 기간의 입력 표시 데이터에 따른 휘도를 실현하는 표시 장치로서,
    상기 제1 표시 데이터와 상기 제2 표시 데이터 중 어느 한쪽은, 어느 다른쪽이 흑 계조인 경우에, 상기 입력 표시 데이터에 따른 계조이고,
    상기 어느 다른쪽은, 상기 어느 한쪽이 백 계조인 경우에, 상기 입력 표시 데이터에 따른 계조이며,
    상기 어느 다른쪽은, 상기 어느 한쪽이 백 계조이고 또한 프레임간에서 입력 표시 데이터가 변화한 경우에 변화하는 표시 장치.
  29. 제28항에 있어서,
    상기 어느 한쪽은, 상기 어느 다른쪽이 흑 계조이고 또한 프레임간에서 입력 표시 데이터가 변화한 경우에 변화하는 표시 장치.
KR1020060033627A 2005-05-11 2006-04-13 표시 장치 KR100791185B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005137986 2005-05-11
JPJP-P-2005-00137986 2005-05-11
JP2005229008A JP5220268B2 (ja) 2005-05-11 2005-08-08 表示装置
JPJP-P-2005-00229008 2005-08-08

Publications (2)

Publication Number Publication Date
KR20060116691A true KR20060116691A (ko) 2006-11-15
KR100791185B1 KR100791185B1 (ko) 2008-01-02

Family

ID=37418697

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060033627A KR100791185B1 (ko) 2005-05-11 2006-04-13 표시 장치

Country Status (4)

Country Link
US (1) US7847771B2 (ko)
JP (1) JP5220268B2 (ko)
KR (1) KR100791185B1 (ko)
TW (1) TWI328209B (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4713225B2 (ja) * 2005-05-27 2011-06-29 シャープ株式会社 液晶表示装置
JP2006349952A (ja) 2005-06-15 2006-12-28 Sony Corp 画像表示装置及び方法
KR101146408B1 (ko) * 2005-09-09 2012-05-17 엘지디스플레이 주식회사 표시장치와 그 구동방법
JP5110788B2 (ja) * 2005-11-21 2012-12-26 株式会社ジャパンディスプレイイースト 表示装置
US8294650B2 (en) * 2006-04-14 2012-10-23 Sharp Kabushiki Kaisha Display panel driving apparatus, display apparatus, display panel driving method, and television receiver
CN101405788B (zh) * 2006-04-14 2011-04-13 夏普株式会社 显示面板驱动装置、显示面板的驱动方法、显示装置、电视接收机
JP4462234B2 (ja) 2006-05-26 2010-05-12 セイコーエプソン株式会社 電気光学装置及び電子機器
US8106865B2 (en) 2006-06-02 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
JP4491646B2 (ja) * 2006-09-08 2010-06-30 株式会社 日立ディスプレイズ 表示装置
US8026885B2 (en) * 2006-12-08 2011-09-27 Hitachi Displays, Ltd. Display device and display system
JP2008256841A (ja) * 2007-04-03 2008-10-23 Hitachi Displays Ltd 表示装置
JP2008256954A (ja) * 2007-04-05 2008-10-23 Hitachi Displays Ltd 表示装置
JP4959793B2 (ja) * 2007-05-28 2012-06-27 シャープ株式会社 画像表示装置
JP2008309839A (ja) * 2007-06-12 2008-12-25 Hitachi Displays Ltd 表示装置
JP5050691B2 (ja) * 2007-07-05 2012-10-17 ソニー株式会社 画像処理装置、画像処理方法およびコンピュータプログラム
US20090010339A1 (en) * 2007-07-05 2009-01-08 Faraday Technology Corp. Image compensation circuit, method thereof, and lcd device using the same
CN101393727B (zh) * 2007-09-21 2011-07-20 北京京东方光电科技有限公司 液晶显示装置高动态对比度的处理装置和处理方法
JP5154208B2 (ja) * 2007-11-30 2013-02-27 シャープ株式会社 画像信号処理装置
JP5276404B2 (ja) * 2008-10-03 2013-08-28 株式会社ジャパンディスプレイ 表示装置
JP5566048B2 (ja) 2009-04-28 2014-08-06 キヤノン株式会社 表示装置及びその制御方法
JP2011039322A (ja) * 2009-08-12 2011-02-24 Funai Electric Co Ltd レーザプロジェクタ
US8643776B2 (en) * 2009-11-30 2014-02-04 Mediatek Inc. Video processing method capable of performing predetermined data processing operation upon output of frame rate conversion with reduced storage device bandwidth usage and related video processing apparatus thereof
JP5538849B2 (ja) * 2009-12-08 2014-07-02 キヤノン株式会社 画像表示装置、画像表示方法
WO2011089832A1 (en) * 2010-01-20 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Method for driving display device and liquid crystal display device
KR101742182B1 (ko) 2010-09-17 2017-06-16 삼성디스플레이 주식회사 영상 데이터 처리 방법, 및 이를 수행하는 표시 장치
KR101707586B1 (ko) 2010-09-28 2017-02-17 삼성디스플레이 주식회사 입체 영상 표시 장치
JP5963942B2 (ja) 2013-03-05 2016-08-03 三菱電機株式会社 表示装置の映像信号制御方法および映像信号制御装置
JP2014199313A (ja) * 2013-03-29 2014-10-23 株式会社ジャパンディスプレイ 液晶表示装置及び電子機器
KR20140126202A (ko) * 2013-04-22 2014-10-30 삼성디스플레이 주식회사 표시 패널 구동부, 이를 이용한 표시 패널 구동 방법 및 이를 포함하는 표시 장치
CN115394249B (zh) * 2022-10-11 2024-07-02 武汉天马微电子有限公司 Oled显示面板驱动方法、oled显示面板驱动装置、电子设备和计算机存储介质
WO2024182618A1 (en) * 2023-03-01 2024-09-06 Snap Inc. Pulse width modulation for phase-modulating display

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04365094A (ja) 1991-06-12 1992-12-17 Casio Comput Co Ltd 液晶表示装置
US5347294A (en) 1991-04-17 1994-09-13 Casio Computer Co., Ltd. Image display apparatus
JP3346843B2 (ja) * 1993-06-30 2002-11-18 株式会社東芝 液晶表示装置
FR2785076B1 (fr) 1998-10-23 2002-11-15 Thomson Multimedia Sa Procede d'adressage pour ecran a plasma base sur un adressage separe des lignes paires et impaires
TW513598B (en) * 2000-03-29 2002-12-11 Sharp Kk Liquid crystal display device
EP1207512A4 (en) 2000-03-30 2005-10-12 Seiko Epson Corp DISPLAY
JP3769463B2 (ja) 2000-07-06 2006-04-26 株式会社日立製作所 表示装置、表示装置を備えた画像再生装置及びその駆動方法
KR100725426B1 (ko) * 2000-11-23 2007-06-07 엘지.필립스 엘시디 주식회사 시분할 방식 액정표시장치 및 그의 컬러영상표시방법
JP3660610B2 (ja) * 2001-07-10 2005-06-15 株式会社東芝 画像表示方法
JP3749473B2 (ja) 2001-11-29 2006-03-01 株式会社日立製作所 表示装置
JP2003280617A (ja) 2002-01-21 2003-10-02 Matsushita Electric Ind Co Ltd 表示装置及び表示装置の駆動方法
JP3653506B2 (ja) 2002-03-20 2005-05-25 株式会社日立製作所 表示装置及びその駆動方法
JP4072080B2 (ja) * 2002-12-03 2008-04-02 シャープ株式会社 液晶表示装置
JP3990639B2 (ja) * 2003-01-24 2007-10-17 三菱電機株式会社 画像処理装置、画像処理方法、および画像表示装置
JP4079793B2 (ja) * 2003-02-07 2008-04-23 三洋電機株式会社 表示方法、表示装置およびそれに利用可能なデータ書込回路
JP4322533B2 (ja) 2003-03-31 2009-09-02 株式会社ルネサステクノロジ 信号処理装置
TWI259992B (en) * 2003-05-22 2006-08-11 Au Optronics Corp Liquid crystal display device driver and method thereof
JP2005091454A (ja) * 2003-09-12 2005-04-07 Matsushita Electric Ind Co Ltd 表示装置
JP2005141190A (ja) 2003-10-16 2005-06-02 Hitachi Ltd 表示装置
JP2005173387A (ja) * 2003-12-12 2005-06-30 Nec Corp 画像処理方法、表示装置の駆動方法及び表示装置
JP4199655B2 (ja) * 2003-12-16 2008-12-17 ▲ぎょく▼瀚科技股▲ふん▼有限公司 液晶パネルの駆動回路及び駆動方法
JP2005352315A (ja) * 2004-06-11 2005-12-22 Seiko Epson Corp 電気光学装置用駆動回路及び電気光学装置用駆動方法、並びに、電気光学装置及び電子機器
TW200623897A (en) * 2004-12-02 2006-07-01 Seiko Epson Corp Image display method, image display device, and projector
US8130246B2 (en) * 2005-03-14 2012-03-06 Sharp Kabushiki Kaisha Image display apparatus, image display monitor and television receiver
JP4768344B2 (ja) * 2005-05-11 2011-09-07 株式会社 日立ディスプレイズ 表示装置

Also Published As

Publication number Publication date
US7847771B2 (en) 2010-12-07
KR100791185B1 (ko) 2008-01-02
JP5220268B2 (ja) 2013-06-26
TWI328209B (en) 2010-08-01
JP2006343707A (ja) 2006-12-21
US20060256141A1 (en) 2006-11-16
TW200703177A (en) 2007-01-16

Similar Documents

Publication Publication Date Title
KR100791185B1 (ko) 표시 장치
JP4768344B2 (ja) 表示装置
JP4218249B2 (ja) 表示装置
US8217880B2 (en) Method for driving liquid crystal display apparatus
US6359663B1 (en) Conversion of a video signal for driving a liquid crystal display
US7817169B2 (en) Display device
US20080246784A1 (en) Display device
JP2007212591A (ja) 表示装置
US20120249619A1 (en) Display device
US8111225B2 (en) Liquid crystal display device having a plurality of subfields
KR20160124360A (ko) 표시 장치 및 이를 이용한 표시 패널의 구동 방법
US20080246709A1 (en) Display device
JP2004253827A (ja) 液晶表示装置
KR20040046437A (ko) 데이터 공급시간의 변조방법과 이를 이용한액정표시장치의 구동방법 및 장치
KR101354272B1 (ko) 액정표시장치 및 그 구동 방법
KR101263533B1 (ko) 표시 장치
JP2008076433A (ja) 表示装置
JP2011141557A (ja) 表示装置
US8519988B2 (en) Display device and drive control device thereof, scan signal line driving method, and drive circuit
US20090010339A1 (en) Image compensation circuit, method thereof, and lcd device using the same
KR101361972B1 (ko) 표시 장치 및 그 구동 방법
EP1914710B1 (en) Display device
KR20040085494A (ko) 액정표시장치의 구동방법
US20090201317A1 (en) Display device
KR20100076605A (ko) 액정표시장치 및 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131210

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141205

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151201

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161129

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181219

Year of fee payment: 12