JP5276404B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP5276404B2
JP5276404B2 JP2008258041A JP2008258041A JP5276404B2 JP 5276404 B2 JP5276404 B2 JP 5276404B2 JP 2008258041 A JP2008258041 A JP 2008258041A JP 2008258041 A JP2008258041 A JP 2008258041A JP 5276404 B2 JP5276404 B2 JP 5276404B2
Authority
JP
Japan
Prior art keywords
image data
frame
video signal
display device
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008258041A
Other languages
English (en)
Other versions
JP2010085946A (ja
Inventor
純久 大石
純一 丸山
孝志 庄司
記久雄 小野
斉仙 深田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Liquid Crystal Display Co Ltd
Japan Display Inc
Original Assignee
Panasonic Liquid Crystal Display Co Ltd
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Liquid Crystal Display Co Ltd, Japan Display Inc filed Critical Panasonic Liquid Crystal Display Co Ltd
Priority to JP2008258041A priority Critical patent/JP5276404B2/ja
Priority to CN2009101741274A priority patent/CN101714335B/zh
Priority to US12/572,383 priority patent/US8446356B2/en
Publication of JP2010085946A publication Critical patent/JP2010085946A/ja
Application granted granted Critical
Publication of JP5276404B2 publication Critical patent/JP5276404B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0261—Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G09G2320/0646—Modulation of illumination source brightness and image signal correlated to each other
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G09G3/2025—Display of intermediate tones by time modulation using two or more time intervals using sub-frames the sub-frames having all the same time duration
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2077—Display of intermediate tones by a combination of two or more gradation control methods
    • G09G3/2081—Display of intermediate tones by a combination of two or more gradation control methods with combination of amplitude modulation and time modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0127—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter
    • H04N7/0132—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter the field or frame frequency of the incoming video signal being multiplied by a positive integer, e.g. for flicker reduction

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Description

本発明は表示装置及びその駆動方法に係わり、映像信号に応じて光源の輝度を制御する際に映像信号と光源輝度制御とを連動させて表示を行う表示装置に関する。
近年、液晶表示装置に代表される、非発光型の表示装置が広く普及している。非発光型表示装置は、光源と、光源からの光の透過光量を調整する光変調素子を用いる。非発光型表示装置では、光源の消費電力や、黒表示時における光源の光漏れによるコントラストの低下が問題となっている。そこで、消費電力やコントラストを改善するために、映像信号によって光源輝度の制御を行う方法が複数提案されている。一例として、特許文献１には、入力画像から所定階調毎に各階調範囲を代表する階調と、各階調範囲に含まれる画素の頻度とを対応づけたヒストグラムにより光源輝度を制御する画像表示装置が提案されている。
また、液晶表示装置は一般に、陰極線管（ＣＲＴ）を用いた表示装置のように画像の書き込みの瞬間に強く発光するインパルス型表示装置と異なり、画像が書き込まれてから次のフレームの画像が書き込まれるまで表示を保持するホールド型表示装置である。ホールド型表示装置の欠点として、動画を表示した場合に、移動する物体のエッジ部分がぼやけて見える、所謂動画ぼやけがある。この動画ぼやけの発生要因は、物体の移動に伴い視線を移動する際、輝度がホールドされた表示画像に対して移動前後の表示イメージを観測者が補間する、所謂網膜残像に起因する。この動画ぼやけを解消するためには、より短い周波数で表示画像を更新するか、黒画面の挿入によって一旦網膜残像をキャンセルすることで、インパルス型表示装置に近づける方法が有効であることが知られている（非特許文献１参照）。
動画ぼやけを改善する方法の一つとして、隣接する２フレームから、その２フレームの中間となるフレームを補間フレームとして生成し、その補間フレームを隣接する２フレーム間に内挿し、元の映像信号のフレーム周波数より周波数の高いフレーム周波数で補間フレームを内挿した映像信号を出力する方式（補間フレーム内挿方式）が特許文献２に開示されている。
動画ぼやけを改善する方法としては他に、１フレーム期間を明フィールドと暗フィールドの２フィールド期間に分け、元の映像信号の表示を２フィールドで擬似的に表示し、暗フィールドによって網膜残像をキャンセルする方式（明暗フィールド分割方式）が特許文献３に開示されている。
前述する補間フレーム方式、明暗フィールド分割方式ともに、入力される映像信号のフレーム周波数より周波数の高いフレーム周波数に変換（フレームレート変換）し、映像信号を出力する必要があり、このフレームレート変換を行う場合、映像信号を一度保持するために、フレームメモリが用いられる。
特開２００８−７６７５５号公報 特開２００５−２４１７８７号公報 特開２００６−３４３７０６号公報 Moving Picture Quality Improvement for Hold-type AM-LCDs, Taiichiro kurita, SID 01 DIGEST
映像信号によって光源の輝度を制御する場合の課題について説明する。図１は従来の表示装置の一例である液晶表示装置の概略構成を説明するための図であり、特に映像信号によって光源輝度を制御する機構を有する表示装置のブロック構成図の一例を図１（ａ）に示す。図１（ａ）に示す表示装置は、表示画像データ補正部１０８、ヒストグラム生成部１０６、バックライト輝度算出部１０７、画像表示部１０９から構成されている。画像表示部１０９は、光変調素子部としての液晶パネル１１０と、液晶パネルの背面に設置された光源部としてのバックライト１１１により構成される。特に、図１に示すように、従来の液晶表示装置では、高原輝度を制御する機構は他の映像処理回路とは独立しており、その入力である映像信号１０２も他の映像処理回路からの出力信号を用いる構成となっている。
次に、映像信号が図１（ａ）に示すブロック構成図に、図１（ｂ）のタイミングチャートに示すタイミングで入力された場合について、映像信号１０２の１フレーム分の画像データをＤ０とし、画像データＤ０に着目して、課題を説明する。１フレーム分の画像データとは、例えばハイビジョン規格の１９２０ドット×１０８０ラインでＲＧＢ各８ビットの計２４ビットの場合、１９２０×１０８０×２４ビットで構成されるデータのことである。画像データＤ０は、ヒストグラム生成部１０６と表示画像データ補正部１０８に入力される。ヒストグラム生成部１０６では画像データＤ０からバックライト輝度算出部１０７においてバックライト輝度を算出するための指標となる、画像データＤ０の特徴量を示すヒストグラム１０４を生成する。このヒストグラム１０４を１フレーム分の画像データを用いて生成する場合、図１（ｂ）のタイミングチャートに示すように、画像データＤ０のヒストグラム１０４であるデータＨＧ０は、画像データＤ０に対し、１フレーム期間Ｔ遅れて生成される。データＨＧ０として生成されたヒストグラム１０４はバックライト輝度算出部１０７へ出力される。バックライト輝度算出部１０７では、ヒストグラム生成部１０６で求められたヒストグラム１０４であるＨＧ０を用いて、バックライトの発光輝度を算出し、バックライト制御信号１０５であるデータＢＬ０を表示画像データ補正部１０８及びバックライト１１１へ出力する。ここで、表示画像データ補正部１０８に入力される画像データとバックライト制御信号１０５のタイミングに着目すると、画像データＤ０が表示画像データ補正部１０８に入力されるタイミングと、画像データＤ０から生成されたヒストグラム１０４であるデータＨＧ０によって求められたバックライト制御信号１０５であるデータＢＬ０が表示画像データ補正部１０８に入力されるタイミングとでは１フレーム期間Ｔずれることになる。このため、表示画像データ補正部１０８では、画像データＤ０より求められたバックライト制御信号１０５であるデータＢＬ０を用いて、画像データＤ１を補正し、表示画像データ１０３のデータＤ１’を生成することになるという問題が生じる。
この問題を解決する方法としては、フレームメモリを用いる方法が特許文献１で提案されている。図１に示す表示装置にフレームメモリを用いる方法を適用した表示装置のブロック構成図の例を図２（ａ）に示す。フレームメモリ部２０３によって画像データＤ０を１フレーム期間Ｔ遅延させることで、表示画像データ補正部１０８に入力される画像データＤ０と、画像データＤ０から求められたバックライト制御信号１０５であるデータＢＬ０とを同期させて、表示画像データ補正部１０８に入力することができる。このため、表示画像データ補正部１０８では、画像データＤ０より求められたバックライト制御信号１０５であるデータＢＬ０を用いて、画像データＤ０を補正することが可能となる。しかしながら、画像データとバックライト制御信号１０５との同期を取るためにはフレームメモリが必要であり、表示装置の低コスト化が困難である。
本願発明は、このような問題を解決すべくなされたものであり、本願発明の目的は、フレームメモリ等の回路の増加を抑制ししつつ、画像データとバックライト制御信号との同期を実現した表示装置を提供することにある。
前記課題を解決すべく、光変調素子部としての表示パネルと、前記表示パネルの背面に設置され照射光を照射するバックライトと、外部システムから入力された入力映像信号より高い周波数で映像信号を出力するフレームレート変換用メモリ部と、該フレームレート変換された映像信号から補間フレームを生成し、該補間フレームを内挿した映像信号を出力する補間フレーム生成部と、映像信号に基づいてヒストグラムを生成するヒストグラム生成部と、前記ヒストグラムをもとに前記バックライトの輝度を調整するためのバックライト制御信号を算出するバックライト輝度算出部とを備え、前記表示パネルに表示用の画像データを出力し、前記バックライトに前記バックライト制御信号を出力する表示装置であって、前記入力映像信号のＮフレーム目の画像データをフレームレート変換した画像データと、前記入力映像信号のＮフレーム目の画像データとＮ＋１フレーム目の画像データとから生成された補間フレームの画像データとを、前記入力映像信号の画像データのうち、前記フレームレート変換用メモリ部に入力される入力映像信号と同じフレームである、Ｎフレーム目の画像データのみを用いて生成された前記ヒストグラムに基づいて算出された前記バックライト制御信号を用いて表示する表示装置である。
前記課題を解決すべく、光変調素子部としての表示パネルと、前記表示パネルの背面に設置され照明光を照射するバックライトと、外部システムから入力された入力映像信号より高い周波数で映像信号を出力するフレームレート変換用メモリ部と、該フレームレート変換された映像信号から明フィールドと暗フィールドを生成し、該明フィールドと暗フィールドからなる映像信号を出力する明暗フィールド生成部と、映像信号に基づいてヒストグラムを生成するヒストグラム生成部と、前記ヒストグラムをもとに前記バックライトの輝度を調整するためのバックライト制御信号を算出するバックライト輝度算出部とを備え、前記表示パネルに表示用の画像データを出力し、前記バックライトに前記バックライト制御信号を出力する表示装置であって、前記入力映像信号のＮフレーム目の画像データから生成された暗フィールドの画像データと、前記入力映像信号のＮ＋１フレーム目の画像データから生成された明フィールドの画像データとを、前記入力映像信号の画像データのうち、前記フレームレート変換用メモリ部に入力される入力映像信号と同じフレームである、Ｎフレーム目の画像データのみを用いて生成された前記ヒストグラムによって算出された前記バックライト制御信号を用いて表示する表示装置である。
前記課題を解決すべく、外部システムから入力される画像データに応じた階調及び輝度の表示を行う表示装置であって、マトリックス状に配列された複数の画素を有する表示パネルと、前記表示パネルの背面側に照射光を照射するバックライトと、前記外部システムから入力される少なくとも１フレーム分の画像データを記憶するメモリ部と、前記画像データから異なる値の画像データを生成する生成部と、前記画像データに基づいて、バックライトの発光量を演算する発光量演算部とを備え、前記メモリ部は、１フレーム期間に１回前記画像データが書き込まれ、前記画像データの書き込みから少なくとも１／２フレーム期間遅れて２回前記画像データが読み出され、前記生成部は、前記メモリ部から第Ｎ（０を含む自然数）回目に読み出された第１の画像データと、第Ｎ＋１回目に読み出された第２の画像データとから第１及び第２の画像データに応じた第Ｎ及び第Ｎ＋１の表示データを生成し、前記発光量演算部は前記外部システムから入力される第Ｎ回目の画像データに基づいてバックライトの発光量を演算し、前記第Ｎ及び第Ｎ＋１の表示データの前記表示パネルでの表示と、前記外部システムから入力される画像データのうち、前記第Ｎ回目の画像データのみに基づいて演算された発光量での前記バックライトの照射とが、前記外部システムから入力される画像データのフレーム期間に同期してなされる表示装置である。
前記課題を解決すべく、マトリックス状に配列された複数の画素を有する表示パネルと、前記表示パネルの背面側に照射光を照射するバックライトと、外部システムから入力される少なくとも１フレーム分の画像データを記憶するメモリ部と、前記画像データから異なる値の画像データを生成する生成部と、前記画像データに基づいて、バックライトの発光量を演算する発光量演算部とを備え、前記外部システムから入力される画像データに応じた階調及び輝度の表示を行う表示装置の駆動方法であって、前記メモリ部に対して、１フレーム期間に１回前記画像データが書き込まれ、前記画像データの書き込みから少なくとも１／２フレーム期間遅れて２回前記画像データが読み出される工程と、前記メモリ部から第Ｎ（０を含む自然数）回目に読み出された第１の画像データと、第Ｎ＋１回目に読み出された第２の画像データとから第１及び第２の画像データに応じた第Ｎ及び第Ｎ＋１の表示データを前記生成部が生成する工程と、前記外部システムから入力される第Ｎ回目の画像データに基づいて、前記発光量演算部がバックライトの発光量を演算する工程と、前記第Ｎ及び第Ｎ＋１の表示データの前記表示パネルでの表示と、前記外部システムから入力される画像データのうち、前記第Ｎ回目の画像データのみに基づいて演算された発光量での前記バックライトの照射とが、前記外部システムから入力される画像データのフレーム期間に同期してなされる工程とを有する表示装置の駆動方法である。
本発明によれば、フレームメモリ等の回路の増加を抑制ししつつ、画像データとバックライト制御信号とを同期させた表示を行うことができる。
本発明のその他の効果については、明細書全体の記載から明らかにされる。
以下、本発明が適用された実施形態の例について、図面を用いて説明する。ただし、以下の説明において、同一構成要素には同一符号を付し繰り返しの説明は省略する。
〈実施形態１〉
図３は本発明の実施形態１の表示装置の一例である液晶表示装置の概略構成を説明するための図であり、特に図３（ａ）は本発明の実施形態１の液晶表示装置の概略構成を説明するためのブロック構成図であり、図３（ｂ）は本発明の実施形態１の液晶表示装置の動作を説明するための動作チャートである。図３に示す実施形態１の液晶表示装置は、補間フレーム内挿方式とバックライト輝度変調方式を有する液晶表示装置である。ただし、本願明細書中においては、Ｎは０を含む自然数である。
図３に示すように、本発明の実施形態１の液晶表示装置は、フレームレート変換用メモリ部３０６、補間フレーム生成部３０７、表示画像データ補正部３０８、ヒストグラム生成部１０６、バックライト輝度算出部３０９、画像表示部１０９から構成されている。また、画像表示部１０９は、光変調素子部としての液晶パネル（表示パネル）１１０と、液晶パネルの背面に設置された光源部としてのバックライト１１１により構成される。
図３において、フレームレート変換用メモリ部３０６は少なくとも１フレーム分の記憶容量のフレームメモリを有しており、該フレームメモリは周知のＳＤＲＡＭ、ＤＲＡＭ、ＲＡＭ、ＦＩＦＯ等のいずれで構成されていてもよい。また、実施形態１のフレームレート変換用メモリ部３０６は、フレームメモリに格納した映像信号（画像データ）を入力時の映像信号３１０のフレーム周波数よりも高いフレーム周波数で比較用フレームＡ３０１及び比較用フレームＢ３０２として出力する。実施形態１のフレームレート変換用メモリ部３０６では、入力時の映像信号３１０のフレーム周波数は６０Ｈｚであり、比較用フレームＡ３０１及び比較用フレームＢ３０２のフレーム周波数は１２０Ｈｚである。
補間フレーム生成部３０７は周知の中間値検出回路を有しており、例えば該中間値検出回路は比較用フレームＡ３０１から入力されるＮフレーム目の画像データと、比較用フレームＢ３０２から入力されるＮ＋１フレーム目の画像データとの画素毎の中間値を演算する構成となっている。すなわち、実施形態１の補間フレーム生成部３０７は順次入力される２つ入力（比較用フレームＡ３０１と比較用フレームＢ３０２）の画像データ毎に、その画素毎の値（画素値）を加算した後に加算数である２で除算することにより中間値を生成し、該中間値を補間フレームの画像データ３０３として出力する構成となっている。なお、補間フレーム生成部３０７に入力される画像データはそれぞれ１フレームの半分の期間（＝Ｔ／２）となるので、その補間フレームの出力期間も１フレーム期間の半分の期間（Ｔ／２）となる。また、補間フレーム生成部３０７による補間フレームの生成は中間値検出回路による中間値に限定されることはなく、例えばマッチング法を用いる周知の動きベクトル検出回路を用いて補間フレームを生成する等の方法でもよく、本発明の要旨を逸脱しない範囲において種々変更可能である。
ヒストグラム生成部１０６は、図示しない外部システムから入力される映像信号３１０からバックライト輝度を算出するための指標を生成するための周知の回路である。実施形態１のヒストグラム生成部１０６においても、外部システムから映像信号３１０として入力される画像データからその特徴量を示すヒストグラムを生成し、得られたヒストグラムを出力する構成となっている。このとき、実施形態１のヒストグラム生成部１０６は１フレーム分の画像データからヒストグラムを生成する構成となっているので、画像データの入力からヒストグラムの生成までには１フレーム分の時間が必要となる。すなわち、画像データの入力から１フレーム期間遅延して当該画像データに対応したヒストグラムが得られることとなる。
バックライト輝度算出部３０９はヒストグラムに基づいてバックライト１１１の輝度を制御するためのバックライト制御信号３０５を算出し、得られたバックライト制御信号３０５に基づいてバックライト１１１の図示しない駆動回路を制御し、所望の輝度でバックライト１１１を発光させるための周知の回路である。なお、実施形態１のバックライト輝度算出部３０９は、ヒストグラムの入力からバックライト制御信号の算出までがほぼリアルタイムでなされる構成となっている。
表示画像データ補正部３０８は表示用データとバックライト制御信号３０５とに基づいて、バックライト１１１の輝度を考慮した画像データを生成する周知の回路である。すなわち、バックライト輝度算出部３０９ではヒストグラムに基づいて画面全体が明るい画像の場合にはバックライト１１１の輝度を上げたバックライト光の照射となるが、画面全体が比較的暗い場合などはバックライト１１１の輝度を下げたバックライト光の照射となる。一方、補間フレーム生成部３０７から出力される画像データ３０３は、バックライトが最高輝度で点灯している場合の画像データとなる。このため、バックライト１１１の発光輝度を下げたのみでは、液晶パネル１１０を通過するバックライト１１１の光量が不足し、所望の画面表示よりも暗い画面表示となってしまうので、表示画像データ補正部３０８が入力された画像データ３０３をバックライト１１１の光量に対応した画像データ３０４に変換し、得られた画像データ３０４を表示データとして液晶パネル１１０の図示しない液晶ドライバ回路に出力するものである。
次に、図３（ｂ）に示す動作チャートに基づいて、実施形態１の液晶表示装置の動作を説明する。なお、以下の説明において、１フレーム分の画像データを画像データＤ０、Ｄ１、Ｄ２・・・で示す。従って、任意のＮフレーム目の画像データはＤＮであり、次のフレームであるＮ＋１フレーム目の画像データはＤＮ＋１となる。また、以下の説明では、表示画像データ補正部３０８に入力される画像データとバックライト制御信号３０５のタイミングとに着目して説明する。
まず、図示しない外部システム（前段のシステム）より、色調や階調等の画面表示に応じた表示されるべき映像データ（画像データ）が映像信号３１０として入力される（ｔ０〜ｔ１）。
入力された映像信号３１０は、フレームレート変換用メモリ部３０６とヒストグラム生成部１０６とにそれぞれ入力される。
入力された映像信号３１０はフレームレート変換用メモリ部３０６が有する図示しないフレームメモリに順次格納される。次に、フレームメモリに格納した映像信号３１０が入力時の映像信号３１０のフレーム周波数（６０Ｈｚ）よりも周波数の高いフレーム周波数（１２０Ｈｚ）で、フレームレート変換用メモリ部３０６から比較用フレームＡ３０１及び比較用フレームＢ３０２として出力される。この時、入力された映像信号１０２に対して、比較用フレームＡ３０１は０．５フレーム期間（＝０．５Ｔ）遅延して出力され（ｔ１〜ｔ２）、比較用フレームＢ３０２は１フレーム期間（＝Ｔ）遅延して出力される（ｔ２〜ｔ３）。
入力される比較用フレームＡ３０１及び比較用フレームＢ３０２からＤ０、Ｄ１で示す画像データが入力された補間フレーム生成部３０７では、比較用フレームＡ３０１と比較用フレームＢ３０２との中間となる補間フレームの生成が行われる。比較用フレームＡ３０１がＤ０、比較用フレームＢ３０２がＤ０の場合に、補間フレーム生成部３０７はＤ０を出力し（ｔ２〜ｔ３）、比較用フレームＡ３０１がＤ１、比較用フレームＢ３０２がＤ０の場合に、Ｄ０とＤ１の補間フレームであるＤ０．５を出力する（ｔ３〜ｔ４）。このように補間フレーム生成部３０７での出力は、入力される映像信号３１０の１フレーム分の画像データＤ０に対して（例えば、ｔ０〜ｔ２）、演算後画像データ３０３は１フレーム期間（＝Ｔ）遅延して出力される（例えば、ｔ２〜ｔ４）。また、画像データＤ０に対し、画像データＤ０と画像データＤ１の補間フレームである演算後画像データ３０３（Ｄ０．５で示す）は１．５フレーム期間（＝１．５Ｔ）遅延して出力される（例えば、ｔ３〜ｔ４）。
一方、画像データＤ０がヒストグラム生成部１０６に入力されると（ｔ０）、ヒストグラム生成部１０６では画像データＤ０から当該画像データＤ０の特徴量を示すヒストグラム１０４を生成する。このヒストグラム１０４は前述するように１フレーム分の画像データ（例えば、ｔ０〜ｔ２期間の画像データ）を用いて生成する構成となっているので、画像データＤ０に対応するヒストグラム１０４（ＨＧ０で示す）は画像データＤ０に対して、１フレーム期間（＝Ｔ）遅延して生成される（ｔ２〜ｔ４）。
バックライト輝度算出部３０９では、ヒストグラム生成部１０６で求められたＨＧ０で示すヒストグラム１０４を用いて、バックライト１１１の発光輝度を算出し、ＢＬ０で示すバックライト制御信号３０５を表示画像データ補正部３０４及びバックライト１１１へ出力する（ｔ２〜ｔ４）。この時、ＢＬ０で示すバックライト制御信号３０５は、元の入力画像データＤ０に対し（ｔ０〜ｔ２）、１フレーム遅延して（ｔ２〜ｔ４）、表示画像データ補正部３０８に出力される。
よって、表示画像データ補正部３０８には元の入力画像データＤ０に対し、１フレーム期間遅延したＤ０で示す演算後画像データ３０３、及びＤ０．５で示す１．５フレーム期間遅延した演算後画像データ３０３、並びに１フレーム期間遅延したＢＬ０で示すバックライト制御信号３０５が入力されることになる。
これにより、表示画像データ補正部３０８では、ＢＬ０で示すバックライト制御信号３０５を用いて、Ｄ０で示す演算後画像データ３０３とＤ０．５で示す演算後画像データ３０３とを補正することができる。なお、ＢＬ０で示すバックライト制御信号３０５を用いて、Ｄ０．５で示す演算後画像データ３０３を補正することになるが、Ｄ０．５で示す演算後画像データ３０３は元の入力された画像データＤ０と画像データＤ１の補間フレームであるため、ＢＬ０で示すバックライト制御信号３０５でも問題なく補正できる。
また、ｔ４以降の期間では、前述する動作を繰り返すことにより、元の入力画像データからヒストグラム生成を行い、バックライト制御信号を生成することで、表示画像データ補正部における画像データとバックライト制御信号の同期を取るためのフレームメモリを削減することができ、画像データとバックライト制御信号との同期を低コストで実現することができる。
本発明の実施形態１の液晶表示装置は、補間フレーム内挿方式を実現する回路であるフレームレート変換用メモリ部３０６及び補間フレーム生成部３０７からなる回路に入力される映像信号３１０を用いて、バックライト制御のためのヒストグラム１０４を生成することを特徴とするものである。
以上説明したように、実施形態１の液晶表示装置では、外部システムから入力される画像データある映像信号３１０は、一旦フレームレート変換用メモリ部３０６に記憶される。該記憶された画像データは入力時の２倍のフレーム周波数である１２０Ｈｚで、比較用フレームＡ３０１からは１フレームの半分の期間（＝Ｔ／２）遅れて、比較用フレームＢ３０２からは１フレーム期間（＝Ｔ）遅れてそれぞれ出力される構成となっている。このため、Ｄ０で示す映像信号３１０が入力された期間（ｔ０〜ｔ２）をＮフレーム目とした場合、Ｄ０から得られた補正前の画像データ（演算後画像データ３０３）が得られるのは、次の期間（ｔ２〜ｔ４）であるＤ１で示す映像信号３１０が入力されるＮ＋１フレーム目となる。
一方、外部システムから入力される画像データある映像信号３１０からヒストグラム１０４を生成するヒストグラム生成部１０６は１フレーム分の画像データが必要となる。従って、Ｄ０で示す映像信号３１０が入力された期間（ｔ０〜ｔ２）をＮフレーム目とした場合、Ｄ０で示す映像信号３１０から得られるヒストグラムが生成されるのは、次の期間（ｔ２〜ｔ４）であるＤ１で示す映像信号３１０が入力されるＮ＋１フレーム目となり、該Ｎ＋１フレーム目にＤ０で示す映像信号３１０に基づいたバックライト制御信号３０５が生成され、バックライトの発光量が制御される。
このように、実施形態１の液晶表示装置では、映像信号３１０の入力から画像データが得られるまでに１フレーム期間を要する補間フレーム内挿方式の実現回路の入力であるフレームレート変換メモリ部３０６への入力信号、すなわち外部システムから入力される画像データある映像信号３１０から直接ヒストグラムを生成しバックライト制御信号３０５を算出する構成となっているので、Ｎ＋１フレーム目の期間である期間ｔ２〜ｔ４において、Ｎフレーム目の画像データから得られた発光量制御と、Ｎフレーム目の画像データに基づいた画像表示とを同期させることが可能となる。
その結果、フレームメモリ等の回路の増加を抑制ししつつ、画像データとバックライト制御信号とを同期させた表示を行うことができる。
〈実施形態２〉
図４は本発明の実施形態２の表示装置の一例である液晶表示装置の概略構成を説明するための図であり、特に図４（ａ）は本発明の実施形態２の液晶表示装置の概略構成を説明するためのブロック構成図であり、図４（ｂ）は本発明の実施形態２の液晶表示装置の動作を説明するための動作チャートである。図４に示す実施形態２の液晶表示装置は、明暗フィールド分割方式とバックライト輝度変調方式を有する液晶表示装置である。
図４に示すように、本発明の実施形態２の液晶表示装置は、フレームレート変換用メモリ部４０６、明暗フィールド生成部４０７、表示画像データ補正部４０８、ヒストグラム生成部１０６、バックライト輝度算出部４０９、画像表示部１０９から構成されている。また、画像表示部１０９は、光変調素子部としての液晶パネル（表示パネル）１１０と、液晶パネルの背面に設置された光源部としてのバックライト１１１とにより構成される。
図４において、フレームレート変換用メモリ部４０６は少なくとも１フレーム分の記憶容量のフレームメモリを有しており、該フレームメモリは周知のＳＤＲＡＭ、ＤＲＡＭ、ＲＡＭ、ＦＩＦＯ等のいずれで構成されていてもよい。また、実施形態２のフレームレート変換用メモリ部４０６は、フレームメモリに格納した映像信号を入力時の映像信号４１０のフレーム周波数よりも高いフレーム周波数で２回連続して出力する構成となっている。例えば、実施形態２のフレームレート変換用メモリ部４０６では、入力時の映像信号４１０のフレーム周波数は６０Ｈｚであり、その出力（画像データ）４０１のフレーム周波数は１２０Ｈｚである。このように、実施形態２の液晶表示装置では、フレームレート変換メモリ部４０６が入力時の映像信号のフレーム周波数を基準として、その２倍の周波数で２回同一の画像データを出力することにより、１フレーム期間を第１期間（明フィールド期間）と第２期間（暗フィールド期間）との２つの期間に分割する構成となっている。
明暗フィールド生成部４０７は連続して２回入力される同一の画像データの内で、第１期間の画像データからその輝度よりも大きい輝度値の画像データすなわち明るい画像を生成し、得られた画像データを明フィールド期間の画像データとして出力する。また、明暗フィールド生成部４０７は第２期間の画像データからその輝度よりも小さい輝度値の画像データすなわち暗い画像を生成し、得られた画像データを暗フィールド期間の画像データとして出力する。以降、入力される第１及び第２期間の画像データに対してこの動作を繰り返すことにより、同一画像データに対する明フィールドと暗フィールドの画像データを生成し、２つのフィールドの画像データで元の画像データと同じ輝度（目視輝度）を擬似的に得ることを可能とする。
バックライト輝度算出部４０９は、ヒストグラムに基づいてバックライト１１１の輝度を制御するためのバックライト制御信号４０４を算出し、得られたバックライト制御信号４０４に基づいてバックライト１１１の図示しない駆動回路を制御し、所望の輝度でバックライト１１１を発光させるための周知の回路である。実施形態２のバックライト輝度算出部４０９もヒストグラムの入力からバックライト制御信号の算出までがほぼリアルタイムでなされる構成となっている。
表示画像データ補正部４０８は表示用データとバックライト制御信号４０４とに基づいて、バックライト１１１の輝度を考慮した画像データ４０３を生成する周知の回路である。すなわち、バックライト輝度算出部４０９ではヒストグラムに基づいて画面全体が明るい画像の場合にはバックライト１１１の輝度を上げたバックライト光の照射とし、画面全体が比較的暗い場合などはバックライト１１１の輝度を下げたバックライト光の照射とする構成は実施形態１と同様である。
次に、図４（ｂ）に示す動作チャートに基づいて、実施形態２の液晶表示装置の動作を説明する。
まず、図示しない外部システムより、色調や階調等の画面表示に応じた表示されるべき映像データが映像信号４１０として入力される（ｔ０〜ｔ２）。入力された映像信号４１０は、フレームレート変換用メモリ部４０６でフレームレート変換が行われ（ｔ１〜ｔ３）、明暗フィールド生成部４０７にて明フィールドと暗フィールドが生成される（ｔ１〜ｔ３）。
ここで、映像信号４１０の１フレーム分の画像データである画像データＤ０に着目すると、入力画像データＤ０に対し、Ｄ０明で示す演算後画像データ４０２は０．５フレーム期間（＝０．５Ｔ）遅延しており（ｔ１〜ｔ２）、Ｄ０暗で示す演算後画像データ４０２は１フレーム期間（＝Ｔ）遅延して（ｔ２〜ｔ３）、表示画像データ補正部４０８に出力される。
一方、バックライト制御信号４０４は、入力された画像データＤ０によりヒストグラム生成部１０６でＨＧ０で示すヒストグラム１０４が生成され（ｔ２〜ｔ４）、バックライト輝度算出部４０９にてＨＧ０で示すヒストグラム１０４を用いて、ＢＬ０で示すバックライト制御信号Ｉ４０４が算出される（ｔ２〜ｔ４）。すなわち、ＢＬ０で示すバックライト制御信号Ｉ４０４は、入力画像データＤ０に対し、１フレーム期間（＝Ｔ）遅延して表示画像データ補正部４０８に出力される（ｔ１〜ｔ４）。ｔ４以降の期間は、前述の動作を繰り返す。
ここで、表示画像データ補正部４０８では、ＢＬ０で示すバックライト制御信号Ｉ４０４を用いて、Ｄ０暗で示す演算後画像データ４０２（ｔ２〜ｔ３）とＤ１明で示す演算後画像データ４０２（ｔ３〜ｔ４）を補正することになる。この場合、明フィールドと暗フィールドを同一のバックライト制御信号Ｉ４０４で補正することになる。
なお、実施形態２の液晶表示装置は前述の構成に限定されることはなく、例えば、前述のバックライト制御信号Ｉ４０４をバックライト制御信号II４０５のように、ＨＧ０で示すヒストグラム１０４から暗フィールド用のバックライト制御信号II４０５（ＢＬ０Ａで示す）（ｔ２〜ｔ３）と、明フィールド用のバックライト制御信号II４０５（ＢＬ０Ｂで示す）（ｔ３〜ｔ４）を算出する構成でもよい。このような構成とすることにより、ＨＧ０で示すヒストグラム１０４から算出したＢＬ０Ａで示すバックライト制御信号II４０５を用いて、Ｄ０暗で示す演算後画像データ４０２を補正することができる（ｔ２〜ｔ３）。この場合、ＨＧ０で示すヒストグラム１０４から算出したＢＬ０Ｂで示すバックライト制御信号II４０５を用いて、Ｄ１明で示す演算後画像データ４０２を補正することになるが、明フィールドに比べて暗フィールドの方がバックライト輝度を下げて画像データの階調を上げることによる消費電力の改善効果をより期待できるので、暗フィールドの演算後画像データ４０２とバックライト制御信号II４０５の同期を取ることが重要となる。
このように、実施形態２の液晶表示装置は、明暗フィールド分割方式により演算をした後、バックライト輝度変調方式により表示画像データを補正することで、表示画像データ補正部における画像データとバックライト制御信号の同期を取るためのフレームメモリを削減でき、画像データとバックライト制御信号の効率的な同期を低コストで実現することができる。
以上説明したように、実施形態２の液晶表示装置では、外部システムから入力される画像データある映像信号４１０は一旦フレームレート変換用メモリ部４０６に記憶される。該記憶された画像データは入力時の２倍のフレーム周波数である１２０Ｈｚで１フレームの半分の期間（＝Ｔ／２）遅れて出力される構成となっている。このため、Ｄ０で示す映像信号４１０が入力された期間（ｔ０〜ｔ２）をＮフレーム目とした場合、Ｄ０から得られた補正前の画像データであるＤ０明が得られるのは期間ｔ１〜ｔ２であり、Ｄ０暗が得られるのは期間ｔ２〜ｔ３であり、Ｄ０暗が得られるのはＤ１で示す映像信号４１０が入力されるＮ＋１フレーム目となる。
一方、外部システムから入力される画像データある映像信号４１０からヒストグラム１０４を生成するヒストグラム生成部１０６は１フレーム分の画像データが必要となる。従って、Ｄ０で示す映像信号４１０が入力された期間（ｔ０〜ｔ２）をＮフレーム目とした場合、Ｄ０で示す映像信号４１０から得られるヒストグラムが生成されるのは、次の期間（ｔ２〜ｔ４）であるＤ１で示す映像信号４１０が入力されるＮ＋１フレーム目となり、該Ｎ＋１フレーム目にＤ０で示す映像信号４１０に基づいたバックライト制御信号４０４が生成され、バックライトの発光量が制御される。
このように、実施形態２の液晶表示装置では、映像信号４１０の入力から画像データが得られるまでに１フレーム期間（＝Ｔ）の半分の期間（＝Ｔ／２）を要する明暗フィールド分割方式の実現回路の入力であるフレームレート変換メモリ部４０６への入力信号、すなわち外部システムから入力される画像データある映像信号４１０から直接ヒストグラムを生成しバックライト制御信号４０４を算出する構成となっているので、Ｎ＋１フレーム目の期間である期間ｔ２〜ｔ３において、Ｎフレーム目の画像データから得られた発光量制御と、Ｎフレーム目の画像データに基づいた画像表示とを同期させることが可能となる。
その結果、フレームメモリ等の回路の増加を抑制ししつつ、画像データとバックライト制御信号とを同期させた表示を行うことができる。
なお、本願発明は実施形態１及び２の液晶表示装置に限定されることはなく、Ｉ−Ｐ変換（インターレース−プログレッシブ変換）方式を実現する回路もフレームメモリを有する構成となっているので、Ｉ−Ｐ変換方式の液晶表示装置にも適用可能である。
以上のように、本発明の実施形態における表示装置では、入力映像信号のＮフレーム目の画像データとＮ＋１フレーム目の画像データとから生成された補間フレームの画像データと、入力映像信号のＮフレーム目の画像データをフレームレート変換した画像データとを表示する際に、フレームレート変換用メモリ部に入力される入力映像信号と同じであるＮフレーム目の画像データとを用いて生成されたヒストグラムに基づいて算出された前記バックライト制御信号を用いて表示するものである。
このとき、Ｎ＋１フレーム目のバックライトの制御はＮフレーム目の画像データから得られたヒストグラムに基づいた発光量制御となる。一方、液晶パネルでのＮ＋１フレーム目の表示もＮフレーム目の画像データに基づいた画像表示となる。
その結果、フレームメモリ等の回路の増加を抑制ししつつ、画像データとバックライト制御信号とを同期させた表示を行うことができる。
従来の表示装置の一例である液晶表示装置の概略構成を説明するための図である。 従来の表示装置にフレームメモリを用いる方法を適用した表示装置の概略構成を説明するための図である。 本発明の実施形態１の表示装置の一例である液晶表示装置の概略構成を説明するための図である。 本発明の実施形態２の表示装置の一例である液晶表示装置の概略構成を説明するための図である。
符号の説明
１０２・・・映像信号、１０３・・・表示画像データ、１０４・・・ヒストグラム
１０５・・・バックライト制御信号、１０６・・・ヒストグラム生成部
１０７・・・バックライト輝度算出部、１０８・・・表示画像データ補正部
１０９・・・画像表示部、１１０・・・液晶パネル、１１１・・・バックライト
２０１・・・画像データ、２０２・・・画像データ、２０３・・・フレームメモリ部
３０１・・・比較用フレームＡ、３０２・・・比較用フレームＢ
３０３・・・画像データ、３０４・・・画像データ、３０５・・・バックライト制御信号
３０６・・・フレームレート変換用メモリ部、３０７・・・補間フレーム生成部
３０８・・・表示画像データ補正部、３０９・・・バックライト輝度算出部
３１０・・・映像信号
４０１・・・画像データ、４０２・・・演算後画像データ、４０３・・・画像データ
４０４・・・バックライト制御信号、４０６・・・フレームレート変換用メモリ部
４０７・・・明暗フィールド生成部、４０８・・・表示画像データ補正部
４０９・・・バックライト輝度算出部、４１０・・・映像信号

Claims (12)

  1. 光変調素子部としての表示パネルと、
    前記表示パネルの背面に設置され照射光を照射するバックライトと、
    外部システムから入力された入力映像信号より高い周波数で映像信号を出力するフレームレート変換用メモリ部と、
    該フレームレート変換された映像信号から補間フレームを生成し、該補間フレームを内挿した映像信号を出力する補間フレーム生成部と、
    映像信号に基づいてヒストグラムを生成するヒストグラム生成部と、
    前記ヒストグラムをもとに前記バックライトの輝度を調整するためのバックライト制御信号を算出するバックライト輝度算出部と
    を備え、前記表示パネルに表示用の画像データを出力し、前記バックライトに前記バックライト制御信号を出力する表示装置であって、
    前記入力映像信号のＮ（０を含む自然数）フレーム目の画像データをフレームレート変換した画像データと、
    前記入力映像信号のＮフレーム目の画像データとＮ＋１フレーム目の画像データとから生成された補間フレームの画像データとを、
    前記入力映像信号の画像データのうち、前記フレームレート変換用メモリ部に入力される入力映像信号と同じフレームである、Ｎフレーム目の画像データのみを用いて生成された前記ヒストグラムに基づいて算出された前記バックライト制御信号を用いて表示する
    ことを特徴とする表示装置。
  2. 請求項１に記載の表示装置において、
    前記フレームレート変換用メモリ部に入力される映像信号と同じフレーム期間の入力映像信号を用いて、前記ヒストグラム生成部にて前記ヒストグラムを生成することを特徴とする表示装置。
  3. 請求項１又は２に記載の表示装置において、
    前記補間フレーム生成部から出力される映像信号と、
    前記バックライト輝度算出部から出力される前記バックライト制御信号とを用いて、
    表示用の画像データの補正を行う表示画像データ補正部を備えることを特徴とする表示装置。
  4. 請求項１乃至３の内のいずれかに記載の表示装置において、
    前記表示用の画像データの２フレーム期間、
    前記表示用の画像データを表示する前記バックライト制御信号を、同じヒストグラムから求めることを特徴とする表示装置。
  5. 請求項１乃至３の内のいずれかに記載の表示装置において、
    出力表示画像データの２フレームに同一の前記バックライト制御信号を連続して用いることを特徴とする表示装置。
  6. 光変調素子部としての表示パネルと、
    前記表示パネルの背面に設置され照明光を照射するバックライトと、
    外部システムから入力された入力映像信号より高い周波数で映像信号を出力するフレームレート変換用メモリ部と、
    該フレームレート変換された映像信号から明フィールドと暗フィールドを生成し、該明フィールドと暗フィールドからなる映像信号を出力する明暗フィールド生成部と、
    映像信号に基づいてヒストグラムを生成するヒストグラム生成部と、
    前記ヒストグラムをもとに前記バックライトの輝度を調整するためのバックライト制御信号を算出するバックライト輝度算出部と
    を備え、前記表示パネルに表示用の画像データを出力し、前記バックライトに前記バックライト制御信号を出力する表示装置であって、
    前記入力映像信号のＮフレーム目の画像データから生成された暗フィールドの画像データと、
    前記入力映像信号のＮ＋１フレーム目の画像データから生成された明フィールドの画像データとを、
    前記入力映像信号の画像データのうち、前記フレームレート変換用メモリ部に入力される入力映像信号と同じフレームである、Ｎフレーム目の画像データのみを用いて生成された前記ヒストグラムによって算出された前記バックライト制御信号を用いて表示する
    ことを特徴とする表示装置。
  7. 請求項６に記載の表示装置において、
    前記フレームレート変換用メモリ部に入力される映像信号と同じフレーム期間の入力映像信号を用いて、前記ヒストグラム生成部にて前記ヒストグラムを生成することを特徴とする表示装置。
  8. 請求項６又は７に記載の表示装置において、
    前記明暗フィールド生成部から出力される映像信号と、前記バックライト輝度算出部から出力される前記バックライト制御信号とを用いて、
    表示用の画像データの補正を行う表示画像データ補正部を備えることを特徴とする表示装置。
  9. 請求項６乃至８の内のいずれかに記載の表示装置において、
    出力表示画像データの２フレーム期間、
    前記表示用の画像データを表示する前記バックライト制御信号を、同じヒストグラムから求めることを特徴とする表示装置。
  10. 請求項６乃至８の内のいずれかに記載の表示装置において、
    前記表示用の画像データの２フレーム期間に同一の前記バックライト制御信号を連続して用いることを特徴とする表示装置。
  11. 請求項６乃至８の内のいずれかに記載の表示装置において、
    入力された映像信号の１フレーム分のデータを用いて生成された前記ヒストグラムから、明フィールド用のバックライト制御信号と、暗フィールド用のバックライト制御信号と、を含む前記バックライト制御信号を算出することを特徴とする表示装置。
  12. 請求項１乃至１１の内のいずれかに記載の表示装置において、
    前記表示パネルは、マトリックス状に複数の画素が配置され、液晶層を介して対向配置される第１及び第２の基板を有する液晶表示パネルであることを特徴とする表示装置。
JP2008258041A 2008-10-03 2008-10-03 表示装置 Active JP5276404B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008258041A JP5276404B2 (ja) 2008-10-03 2008-10-03 表示装置
CN2009101741274A CN101714335B (zh) 2008-10-03 2009-09-30 显示装置
US12/572,383 US8446356B2 (en) 2008-10-03 2009-10-02 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008258041A JP5276404B2 (ja) 2008-10-03 2008-10-03 表示装置

Publications (2)

Publication Number Publication Date
JP2010085946A JP2010085946A (ja) 2010-04-15
JP5276404B2 true JP5276404B2 (ja) 2013-08-28

Family

ID=42075524

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008258041A Active JP5276404B2 (ja) 2008-10-03 2008-10-03 表示装置

Country Status (3)

Country Link
US (1) US8446356B2 (ja)
JP (1) JP5276404B2 (ja)
CN (1) CN101714335B (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240091280A (ko) 2008-12-19 2024-06-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 액정 표시장치
KR20230088842A (ko) * 2009-02-06 2023-06-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 구동 방법
KR101556735B1 (ko) 2009-03-25 2015-10-05 삼성디스플레이 주식회사 표시장치 및 표시장치의 구동 방법
JP5340083B2 (ja) * 2009-08-28 2013-11-13 キヤノン株式会社 画像表示装置及びその輝度制御方法
KR101742182B1 (ko) * 2010-09-17 2017-06-16 삼성디스플레이 주식회사 영상 데이터 처리 방법, 및 이를 수행하는 표시 장치
JP5661116B2 (ja) 2010-10-04 2015-01-28 パナソニックＩｐマネジメント株式会社 映像表示装置
US20120098942A1 (en) * 2010-10-26 2012-04-26 Thomas John Meyer Frame Rate Conversion For Stereoscopic Video
KR101872944B1 (ko) * 2011-08-02 2018-08-03 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
TWI464720B (zh) * 2012-02-02 2014-12-11 Novatek Microelectronics Corp 液晶顯示驅動方法及顯示裝置
CN107978283B (zh) 2012-06-15 2021-12-10 杜比实验室特许公司 用于控制双调制显示器的系统和方法
JP6054417B2 (ja) * 2012-11-20 2016-12-27 シャープ株式会社 制御装置、表示装置、および表示装置の制御方法
US9952642B2 (en) * 2014-09-29 2018-04-24 Apple Inc. Content dependent display variable refresh rate
KR102192488B1 (ko) * 2015-11-25 2020-12-17 삼성전자주식회사 프레임 레이트 변환 장치 및 그 프레임 레이트 변환 방법
CN105336303B (zh) * 2015-12-10 2017-12-08 四川长虹电子系统有限公司 液晶显示器功耗计算方法
KR102612038B1 (ko) * 2015-12-31 2023-12-07 엘지디스플레이 주식회사 액정 표시 장치 및 그 구동 방법
TWI634776B (zh) * 2017-08-04 2018-09-01 飛捷科技股份有限公司 影像顯示系統及應用於其上之影像顯示方法
CN107665678B (zh) * 2017-09-19 2019-09-17 惠科股份有限公司 液晶显示器及其驱动方法
KR102503044B1 (ko) * 2018-08-22 2023-02-24 삼성디스플레이 주식회사 액정 표시 장치 및 이의 구동 방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4655341B2 (ja) * 2000-07-10 2011-03-23 日本電気株式会社 表示装置
FR2857147A1 (fr) * 2003-07-01 2005-01-07 Thomson Licensing Sa Procede de traitement d'une sequence d'images video dans un panneau d'affichage a cristaux liquides
JP2005241787A (ja) 2004-02-25 2005-09-08 Victor Co Of Japan Ltd 画像表示装置
JP5220268B2 (ja) 2005-05-11 2013-06-26 株式会社ジャパンディスプレイイースト 表示装置
JP4768344B2 (ja) 2005-05-11 2011-09-07 株式会社 日立ディスプレイズ 表示装置
JP4569388B2 (ja) * 2005-05-31 2010-10-27 日本ビクター株式会社 画像表示装置
JP4431089B2 (ja) * 2005-06-17 2010-03-10 株式会社 日立ディスプレイズ 映像補間装置、フレームレート変換装置および映像表示装置
JP2007133051A (ja) * 2005-11-09 2007-05-31 Hitachi Displays Ltd 画像表示装置
JP2007272023A (ja) * 2006-03-31 2007-10-18 Matsushita Electric Ind Co Ltd 映像表示装置
JP5227502B2 (ja) * 2006-09-15 2013-07-03 株式会社半導体エネルギー研究所 液晶表示装置の駆動方法、液晶表示装置及び電子機器
JP4231071B2 (ja) * 2006-09-20 2009-02-25 株式会社東芝 画像表示装置、画像表示方法および画像表示プログラム
JP4203090B2 (ja) * 2006-09-21 2008-12-24 株式会社東芝 画像表示装置および画像表示方法
JP5174363B2 (ja) * 2006-12-08 2013-04-03 株式会社ジャパンディスプレイイースト 表示システム
JP4989309B2 (ja) * 2007-05-18 2012-08-01 株式会社半導体エネルギー研究所 液晶表示装置
JP2008287119A (ja) * 2007-05-18 2008-11-27 Semiconductor Energy Lab Co Ltd 液晶表示装置の駆動方法
US8223113B2 (en) * 2007-12-26 2012-07-17 Sharp Laboratories Of America, Inc. Methods and systems for display source light management with variable delay
US8139021B2 (en) * 2008-05-19 2012-03-20 Samsung Electronics Co., Ltd. Histogram-based dynamic backlight control systems and methods

Also Published As

Publication number Publication date
US20100085477A1 (en) 2010-04-08
JP2010085946A (ja) 2010-04-15
US8446356B2 (en) 2013-05-21
CN101714335B (zh) 2013-07-17
CN101714335A (zh) 2010-05-26

Similar Documents

Publication Publication Date Title
JP5276404B2 (ja) 表示装置
JP4569388B2 (ja) 画像表示装置
JP4818351B2 (ja) 画像処理装置及び画像表示装置
JP5220268B2 (ja) 表示装置
JP5058524B2 (ja) 表示装置及びその駆動方法
JP4768344B2 (ja) 表示装置
KR101146408B1 (ko) 표시장치와 그 구동방법
JP2005173387A (ja) 画像処理方法、表示装置の駆動方法及び表示装置
JP5110788B2 (ja) 表示装置
JP4525946B2 (ja) 画像処理装置、画像表示装置および画像処理方法
WO2007018219A1 (ja) 表示装置の駆動制御装置、表示方法、表示装置、表示モニター、テレビジョン受像機
WO2011040075A1 (ja) 表示方法および表示装置
US20090295783A1 (en) Image display apparatus and method
JP2012103357A (ja) 立体映像表示装置
JP2004253827A (ja) 液晶表示装置
JP5208035B2 (ja) 液晶表示装置
WO2006095743A1 (ja) 表示装置、液晶モニター、液晶テレビジョン受像機および表示方法
JP2012103356A (ja) 液晶表示装置
JP2005164937A (ja) 画像表示制御装置及び画像ディスプレイ
JP2008076433A (ja) 表示装置
JP2011141557A (ja) 表示装置
JP6701147B2 (ja) 液晶駆動装置、画像表示装置、液晶駆動方法および液晶駆動プログラム
JP2012155059A (ja) 液晶表示装置
JP2009237323A (ja) 液晶表示装置
JP2007310420A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110218

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110218

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110613

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120330

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120417

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120814

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121221

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130416

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130517

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5276404

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250