KR20060107872A - 횡전계형 액정 표시 장치 - Google Patents

횡전계형 액정 표시 장치 Download PDF

Info

Publication number
KR20060107872A
KR20060107872A KR1020050029936A KR20050029936A KR20060107872A KR 20060107872 A KR20060107872 A KR 20060107872A KR 1020050029936 A KR1020050029936 A KR 1020050029936A KR 20050029936 A KR20050029936 A KR 20050029936A KR 20060107872 A KR20060107872 A KR 20060107872A
Authority
KR
South Korea
Prior art keywords
electrode
line
common
data line
pixel
Prior art date
Application number
KR1020050029936A
Other languages
English (en)
Other versions
KR101127839B1 (ko
Inventor
손현호
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020050029936A priority Critical patent/KR101127839B1/ko
Priority to US11/400,388 priority patent/US7599033B2/en
Publication of KR20060107872A publication Critical patent/KR20060107872A/ko
Application granted granted Critical
Publication of KR101127839B1 publication Critical patent/KR101127839B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136218—Shield electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 데이터 라인 양측과 소정 부분에 오버랩하는 플로팅 전극을 형성하여 패널 투과율 및 시야각 크로스토크(Viewing Angle Crosstalk)를 개선한 횡전계형 액정 표시 장치에 관한 것으로, 서로 대향된 제 1 기판 및 제 2 기판과, 상기 제 1 기판 상에 서로 교차하여 화소 영역을 정의하는 게이트 라인 및 데이터 라인과, 상기 데이터 라인 양측에 각각 상기 데이터 라인과 소정 부분 오버랩하며 서로 이격되어 섬상으로 형성된 제 1 전극 패턴 및 제 2 전극 패턴과, 상기 화소 영역 내에 복수개로 분기되어 형성되며 상기 화소 영역의 최외곽에서는 각각 제 1, 제 2 전극 패턴과 소정 부분 오버랩되는 공통 전극과, 상기 화소 영역에 상기 공통 전극과 교번하여 형성된 화소 전극 및 상기 제 1 기판 및 제 2 기판 사이에 형성된 액정층을 포함하여 이루어짐을 특징으로 한다.
플로팅(floating) 전극, 시야각 크로스토크(Viewing Angle Crosstalk), 투과율, 전극 패턴

Description

횡전계형 액정 표시 장치{In-Plane Switching mode Liquid Crystal Display Device}
도 1은 일반적인 액정 표시 장치를 나타낸 분해사시도
도 2는 종래의 횡전계형 액정 표시 장치를 나타낸 평면도
도 3은 도 2의 I~I' 선상에서 전압 인가시 액정의 배향 상태를 나타낸 단면도
도 4는 종래의 다른 형태의 횡전계형 액정 표시 장치에 전압 인가시 액정의 배향 상태를 나타낸 단면도
도 5는 본 발명의 제 1 실시예에 따른 횡전계형 액정 표시 장치를 나타낸 평면도
도 6은 도 5의 Ⅱ~Ⅱ' 선상의 구조 단면도
도 7은 도 5의 데이터 라인, 전극 패턴 및 공통 전극간의 오버랩 정도를 나타낸 제 1 기판의 단면도
도 8a는 데이터 라인과 소정 간격 이격한 최외곽 공통 전극을 12㎛의 폭으로 형성한 경우를 나타낸 단면도
도 8b는 데이터 라인과 소정 부분 오버랩하여 플로팅 상태의 전극 패턴을 형성하고, 상기 전극 패턴과 소정 부분 오버랩된 최외곽 공통 전극(106)을 형성한 경 우를 나타낸 단면도
도 9는 도 8a와 8b의 경우에 각각의 데이터 라인에 8V와 3V 인가시 블랙 상태에서의 투과율 변화를 나타낸 그래프
도 10은 본 발명의 제 2 실시예에 따른 횡전계형 액정 표시 장치를 나타낸 평면도
도 11은 도 10의 Ⅲ~Ⅲ' 선상의 구조 단면도
*도면의 주요 부분에 대한 부호 설명*
100 : 제 1 기판 101 : 게이트 라인
101a : 게이트 전극 102 : 데이터 라인
102a : 소오스 전극 102b : 드레인 전극
103 : 화소 전극 103a : 제 1 스토리지 전극
104 : 공통 라인 104a : 공통 전극
104b : 제 2 스토리지 전극 104c : 공통 전극 패턴
105a : 제 1 패턴 105b : 제 2 패턴
106 : 최외곽 공통 전극 106a : 최외곽 공통 전극 패턴
107 : 게이트 절연막 108 : 보호막
110 : 제 2 기판 111 : 블랙 매트릭스층
112 : 컬러 필터층 113 : 오버코트층
120 : 액정 131 : 제 1 콘택홀
132 : 제 2 콘택 홀 141a : 제 1 패턴
141a : 제 2 패턴 143 : 화소 전극
143a : 제 1 스토리지 전극 144 : 공통 라인
144a : 제 2 스토리지 전극 144b : 최외곽 공통 전극
144c : 공통 전극 145 : 콘택홀
150 : 최외곽 공통 전극
본 발명은 액정 표시 장치에 관한 것으로 특히, 데이터 라인 양측과 소정 부분에 오버랩하는 플로팅 전극을 형성하여 패널 투과율 및 시야각 크로스토크(Viewing Angle Crosstalk)를 개선한 횡전계형 액정 표시 장치에 관한 것이다.
정보화 사회가 발전함에 따라 표시 장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display Device), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시 장치로 활용되고 있다.
그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 특징 및 장점으로 인하여 이동형 화상 표시 장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송 신호를 수신하여 디스플레이하는 텔레비젼 및 컴퓨터의 모니터 등으 로 다양하게 개발되고 있다.
이와 같은 액정 표시 장치가 일반적인 화면 표시 장치로서 다양한 부분에 사용되기 위해서는 경량, 박형, 저 소비 전력의 특징을 유지하면서도 고정세, 고휘도, 대면적 등 고품위 화상을 얼마나 구현할 수 있는가에 관건이 걸려 있다고 할 수 있다.
이하, 첨부된 도면을 참조하여 종래의 액정 표시 장치를 설명하면 다음과 같다.
도 1은 일반적인 액정 표시 장치를 나타낸 분해사시도이다.
액정 표시 장치는, 도 1과 같이, 일정 공간을 갖고 합착된 제 1 기판(1) 및 제 2 기판(2)과, 상기 제 1 기판(1)과 제 2 기판(2) 사이에 주입된 액정층(3)으로 구성되어 있다.
보다 구체적으로 설명하면, 상기 제 1 기판(1)에는 화소 영역(P)을 정의하기 위하여 일정한 간격을 갖고 일방향으로 복수개의 게이트 라인(4)과, 상기 게이트 라인(4)에 수직한 방향으로 일정한 간격을 갖고 복수개의 데이터 라인(5)이 배열된다. 그리고, 상기 각 화소 영역(P)에는 화소 전극(6)이 형성되고, 상기 각 게이트 라인(4)과 데이터 라인(5)이 교차하는 부분에 박막 트랜지스터(T)가 형성되어 상기 게이트 라인(4)에 인가되는 신호에 따라 상기 데이터 라인(5)의 데이터 신호를 상기 각 화소 전극(6)에 인가한다.
그리고, 상기 제 2 기판(2)에는 상기 화소 영역(P)을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층(7)이 형성되고, 상기 각 화소 영역에 대응되는 부분 에는 색상을 표현하기 위한 R, G, B 컬러 필터층(8)이 형성되고, 상기 컬러 필터층(8)위에는 화상을 구현하기 위한 공통 전극(9)이 형성되어 있다.
상기와 같은 액정 표시 장치는 상기 화소 전극(6)과 공통 전극(9) 사이의 전계에 의해 상기 제 1, 제 2 기판(1, 2) 사이에 형성된 액정층(3)의 액정이 배향되고, 상기 액정층(3)의 배향 정도에 따라 액정층(3)을 투과하는 빛의 양을 조절하여 화상을 표현할 수 있다.
이와 같은 액정 표시 장치를 TN(Twisted Nematic) 모드 액정 표시 장치라 하며, 상기 TN 모드 액정 표시 장치는 시야각이 좁다는 단점을 가지고 있어 이러한 TN 모드의 단점을 극복하기 위한 횡전계형(IPS: In-Plane Switching) 모드 액정 표시 장치가 개발되었다.
상기 횡전계형(IPS) 모드 액정 표시 장치는 제 1 기판의 화소 영역에 화소 전극과 공통 전극을 일정한 거리를 갖고 서로 평행하게 형성하여 상기 화소 전극과 공통 전극 사이에 횡 전계(수평 전계)가 발생하도록 하고 상기 횡 전계에 의해 액정층이 배향되도록 한 것이다.
도 2는 종래의 횡전계형 액정 표시 장치를 나타낸 평면도이며, 도 3은 도 2의 I~I' 선상에서 전압 인가시 액정의 배향 상태를 나타낸 단면도이다.
도 2 및 도 3과 같이, 종래의 횡전계형 액정 표시 장치는, 제 1 기판(30) 상에 화소 영역을 정의하기 위해 게이트 라인(31) 및 데이터 라인(32)이 서로 수직으로 교차하여 배열되고, 상기 각 게이트 라인(31)과 데이터 라인(32)이 교차하는 부분에 박막 트랜지스터(TFT)가 형성되며, 각 화소 영역에는 화소 전극(33)과 공통 전극(35a)이 서로 교번하여 형성된다.
여기서, 상기 박막 트랜지스터(TFT)는 상기 게이트 라인(31)으로부터 돌출된 게이트 전극(31a), 상기 데이터 라인(32)으로부터 돌출된 소오스 전극(32a) 및 이와 소정 간격된 드레인 전극(32b)을 포함하여 이루어진다. 그리고, 상기 게이트 전극(31a)을 덮는 형상으로 상기 소오스 전극(32a)/드레인 전극(32b)의 하부층에 반도체층(34)이 더 형성된다.
또한, 상기 제 1 기판(30) 상에는 상기 게이트 라인(31)을 포함한 기판 전면에 게이트 절연막(36)이 형성되며, 상기 게이트 절연막(36)위에 보호막(37)이 형성된다. 상기 보호막(37) 중 상기 드레인 전극(32b)의 소정 부위 상부는 노출되어 보호막 홀(37a)이 정의되며, 상기 보호막 홀(37a)을 통해 상기 화소 전극(33)이 드레인 전극(32b)과 연결되어 있다. 여기서, 상기 게이트 절연막(36) 및 보호막(37)은 무기 절연막 성분으로 2000~4000Å의 두께로 증착되어 형성된다.
상기 공통 전극(35a, 35b)은 상기 게이트 라인(31)과 평행한 공통 라인(35)으로부터 분기되어 형성되며, 상기 공통 라인(35)은 상기 화소 전극(33)과 오버랩되어 형성된다. 이 때, 상기 공통 전극(35a, 35b) 중 상기 데이터 라인(32)에 인접한 최외곽 공통 전극(35a)들은 상대적으로 화소 영역 중앙에 형성되는 공통 전극(35b)에 비해 좀 더 폭을 넓게 형성하여, 인접한 상기 데이터 라인(32)과 최외곽 공통 전극(35a)과의 사이에 발생하는 영역을 최소화한다. 이는 이 사이의 영역에 위치한 액정(50)이 상기 데이터 라인(32)에 인가되는 신호 전압에 의해 액정(50)이정상적으로 동작하지 않아, 이 영역으로 가능한한 최소화하기 위함이다.
그리고, 상기 제 1 기판(30)에 대향되는 제 2 기판(40)에는 상기 화소 영역을 제외한 비화소 영역(게이트 라인(31), 데이터 라인(32) 및 박막 트랜지스터(TFT) 영역)을 가리기 위한 블랙 매트릭스층(41)과, 상기 블랙 매트릭스층(41)을 포함한 컬러 필터 기판(40) 상에 각 화소 영역별로 차례로 R, G, B 안료가 대응되어 형성된 컬러 필터층(42) 및 상기 컬러 필터층(42)을 포함한 상기 제 2 기판(2) 전면에 형성된 오버코트층(43)이 형성된다.
도 3과 같이, 종래의 횡전계형 액정 표시 장치는 액정(50)의 구동을 위해 상기 공통 전극(35a, 35b)과 상기 화소 전극(33)에 각각 해당 전압 신호를 인가하여 상기 공통 전극(35a, 35b)과 화소 전극(33)의 사이에 수평 전계를 형성한다. 이 때, 상기 데이터 라인(32)에 인가되는 신호 전압에 의해, 상기 데이터 라인(32)과 최외곽 공통 전극(35a) 사이의 영역에 크로스토크(crosstalk)가 유발되어, 이 부위에서 액정(50)이 비스듬하게 배향되고, 이에 따라 시야각 영역에서 관찰시 빛샘이 나타나게 된다.
이와 같이, 상기 데이터 라인(32)과 최외곽 공통 전극(35a) 사이의 영역에서의 크로스토크에 의한 빛샘 현상을 방지하기 위해 블랙 매트릭스층(41)의 폭을 더 연장하여 형성하는 방법이 제기되었는데, 이 경우에는 개구율의 손실이 커진다는 다른 문제점이 발생된다.
이러한 크로스토크에 의한 시야각 영역에서의 빛샘 현상을 개선하기 위해 도 4와 같이, 상기 데이터 라인(32)에 최외곽 공통 전극(35a)을 일부 오버랩하여 상기 데이터 라인(32)과 최외곽 공통 전극(35a)간의 공간을 형성하지 않는 방안이 제기 되었다.
도 4는 종래의 다른 형태의 횡전계형 액정 표시 장치에 전압 인가시 액정의 배향 상태를 나타낸 단면도이다.
도 4와 같이, 종래의 다른 형태의 횡전계형 액정 표시 장치는 데이터 라인(32)과 소정 부분 오버랩하여 최외곽 공통 전극(35a)을 형성한 구조이다.
그러나, 이 경우에는 시야각 영역에서 빛샘을 해결할 수 있다 하더라도 상기 데이터 라인(32)과 최외곽 공통 전극(35a)이 오버랩함으로 인해 상기 오버랩 영역에서 C=
Figure 112005018758918-PAT00001
의 기생 캐패시턴스가 발생한다. 이로 인해 상기 기생 캐패시턴스에 의해 액정(50)에 화소 전압이 충전되는 시간이 오래 걸리며, 이에 따라 휘도가 떨어지며, 잔상이 남는 등의 문제점이 발생한다. 따라서, 종래의 다른 형태에 따른 횡전계형 액정 표시 장치는 대면적 패널에는 적용하기 곤란한 구조가 된다.
상기와 같은 종래의 횡전계형 액정 표시 장치는 다음과 같은 문제점이 있다.
데이터 라인과 최외곽 공통 전극을 이격하여 형성한 구조에서는, 데이터 라인에 걸리는 신호 전압에 의해 상기 데이터 라인과 최외곽 공통 전극이 이격된 공간에 크로스토크(crosstalk)가 발생하여 액정이 비스듬하게 배향된다. 따라서, 시야각 영역에서 빛샘 현상이 발생할 수 있다.
이러한 시야각 빛샘을 방지하기 위해 블랙 매트릭스층을 데이터 라인 주변으로 연장하여 형성할 경우에는 개구율을 저하를 일으켜 표시 장치로서 효율이 떨어 진다.
또한, 시야각 빛샘을 방지하기 위한 다른 대안으로 화소 영역 내의 최외곽 부위의 최외곽 공통 전극의 폭을 늘려 데이터 라인과 최외곽 공통 전극을 소정 부분 오버랩하였을 경우에는, 그 오버랩된 부위에 기생 캐패시턴스가 크게 되어 액정이 화소 전압이 충전되는 데 걸리는 시간이 오래걸리며, 휘도가 떨어지는 등의 문제점을 야기하여 대형 패널에서는 효율 상의 문제로 적용하기 곤란하게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 데이터 라인 양측과 소정 부분에 오버랩하는 플로팅 전극(floating electrode)을 형성하여 패널 투과율 및 시야각 크로스토크(Viewing Angle Crosstalk)를 개선한 횡전계형 액정 표시 장치를 제공하는 데, 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 횡전계형 액정 표시 장치는 서로 대향된 제 1 기판 및 제 2 기판과, 상기 제 1 기판 상에 서로 교차하여 화소 영역을 정의하는 게이트 라인 및 데이터 라인과, 상기 데이터 라인 양측에 각각 상기 데이터 라인과 소정 부분 오버랩하며 서로 이격되어 섬상으로 형성된 제 1 전극 패턴 및 제 2 전극 패턴과, 상기 화소 영역 내에 복수개로 분기되어 형성되며 상기 화소 영역의 최외곽에서는 각각 제 1, 제 2 전극 패턴과 소정 부분 오버랩되는 공통 전극과, 상기 화소 영역에 상기 공통 전극과 교번하여 형성된 화소 전극 및 상기 제 1 기판 및 제 2 기판 사이에 형성된 액정층을 포함하여 이루어짐에 그 특징이 있다.
상기 제 1 전극 패턴 및 제 2 전극 패턴은 게이트 라인과 동일층에 형성된다.
상기 제 1 전극 패턴 및 제 2 전극 패턴은 화소 전극과 동일층에 형성된다.
상기 공통 전극과 화소 전극은 투명 전극으로 형성된다.
상기 게이트 라인과 평행한 방향으로 상기 화소 영역을 가로지르는 공통 라인을 더 포함한다.
상기 공통 라인과 상기 공통 전극은 전기적 연결을 갖는다.
상기 공통 라인은 상기 게이트 라인과 동일층에 형성된다.
상기 게이트 라인과 데이터 라인의 교차부에 형성되며, 게이트 라인에서 돌출된 게이트 전극, 데이터 라인에서 돌출된 소오스 전극 및 상기 소오스 전극과 소정 간격 이격된 드레인 전극으로 이루어진 박막 트랜지스터를 더 포함한다.
상기 드레인 전극과 상기 화소 전극은 전기적 연결을 갖는다.
상기 게이트 라인과 데이터 라인의 층간에는 게이트 절연막이 더 형성된다.
상기 데이터 라인과 화소 전극의 층간에는 보호막이 더 형성된다.
상기 보호막은 유기 절연막이다.
또한, 동일한 목적을 달성하기 위한 본 발명의 횡전계형 액정 표시 장치는 서로 대향된 제 1 기판 및 제 2 기판과, 상기 제 1 기판 상에 서로 교차하여 화소 영역을 정의하는 게이트 라인 및 데이터 라인과, 상기 게이트 라인과 데이터 라인의 교차부에 형성되며, 게이트 라인에서 돌출된 게이트 전극, 데이터 라인에서 돌출된 소오스 전극 및 상기 소오스 전극과 소정 간격 이격된 드레인 전극으로 이루 어진 박막 트랜지스터와, 상기 데이터 라인 양측에 각각 상기 데이터 라인과 소정 부분 오버랩하며 서로 이격되어 섬상으로 형성된 제 1 전극 패턴 및 제 2 전극 패턴과, 상기 게이트 라인과 평행하며 상기 화소 영역을 가로질러 형성된 공통 라인과, 상기 공통 라인과 전기적 연결을 갖고 상기 화소 영역 내에 복수개로 분기되어 형성되며 상기 화소 영역의 최외곽에서는 각각 제 1, 제 2 전극 패턴과 소정 부분 오버랩되는 공통 전극과, 상기 화소 영역에 상기 드레인 전극과 전기적 연결을 갖고 상기 공통 전극과 교번하여 형성된 화소 전극과, 상기 게이트 라인/공통 라인/제 1 전극 패턴/제 2 전극 패턴과 상기 데이터 라인 사이의 층간에 형성된 게이트 절연막과, 상기 데이터 라인과 상기 공통 전극/화소 전극 사이의 층간에 형성된 보호막 및 상기 제 1 기판 및 제 2 기판 사이에 형성된 액정층을 포함하여 이루어짐에 또 다른 특징이 있다.
상기 보호막은 유기 절연막이다.
상기 게이트 라인, 공통 라인, 제 1 전극 패턴 및 제 2 전극 패턴은 동일층에 형성된다.
상기 화소 전극과 공통 전극은 동일층에 형성된다.
상기 화소 전극과 공통 전극은 투명 전극이다.
또한, 동일한 목적을 달성하기 위한 본 발명의 횡전계형 액정 표시 장치는 서로 대향된 제 1 기판 및 제 2 기판과, 상기 제 1 기판 상에 서로 교차하여 화소 영역을 정의하는 게이트 라인 및 데이터 라인과, 상기 게이트 라인과 데이터 라인의 교차부에 형성되며, 게이트 라인에서 돌출된 게이트 전극, 데이터 라인에서 돌 출된 소오스 전극 및 상기 소오스 전극과 소정 간격 이격된 드레인 전극으로 이루어진 박막 트랜지스터와, 상기 데이터 라인 양측에 각각 상기 데이터 라인과 소정 부분 오버랩하며 서로 이격되어 섬상으로 형성된 제 1 전극 패턴 및 제 2 전극 패턴과, 상기 게이트 라인과 평행하며 상기 화소 영역을 가로질러 형성된 공통 라인과, 상기 공통 라인과 전기적 연결을 갖고 상기 화소 영역 내에 복수개로 분기되어 형성되며 상기 화소 영역의 최외곽에서는 각각 제 1, 제 2 전극 패턴과 소정 부분 오버랩되는 공통 전극과, 상기 화소 영역에 상기 드레인 전극과 전기적 연결을 갖고 상기 공통 전극과 교번하여 형성된 화소 전극과, 상기 게이트 라인/공통 라인/공통 전극과 상기 데이터 라인 사이의 층간에 형성된 게이트 절연막과, 상기 데이터 라인과 상기 제 1 전극 패턴/제 2 전극 패턴/화소 전극 사이의 층간에 형성된 보호막 및 상기 제 1 기판 및 제 2 기판 사이에 형성된 액정층을 포함하여 이루어짐에 또 다른 특징이 있다.
상기 게이트 라인, 공통 라인 및 상기 공통 전극은 동일층에 형성된다.
상기 제 1 전극 패턴 및 제 2 전극 패턴은 상기 화소 전극과 동일층에 형성된다.
상기 제 1 전극 패턴, 제 2 전극 패턴 및 상기 화소 전극은 투명 전극으로 이루어진다.
상기 보호막은 유기 절연막이다.
이하, 첨부된 도면을 참조하여 본 발명의 횡전계형 액정 표시 장치를 상세히 설명하면 다음과 같다.
도 5는 본 발명의 제 1 실시예에 따른 횡전계형 액정 표시 장치를 나타낸 평면도이며, 도 6은 도 5의 Ⅱ~Ⅱ' 선상의 구조 단면도이다.
도 5 및 도 6과 같이, 본 발명의 제 1 실시예에 따른 횡전계형 액정 표시 장치는, 크게 서로 대향된 제 1 기판(100) 및 제 2 기판(110)과, 상기 제 1 기판(100)과 제 2 기판(110) 사이에 충진된 액정(120)을 포함하여 이루어진다.
이하에서 본 발명의 제 1 실시예에 따른 횡전계형 액정 표시 장치를 보다 자세히 설명한다.
상기 제 1 기판 상에는 서로 교차하여 화소 영역을 정의하는 게이트 라인(101) 및 데이터 라인(102)과, 상기 게이트 라인(101)과 데이터 라인(102)의 교차부에 형성된 박막 트랜지스터와, 상기 데이터 라인(102) 양측에 각각 상기 데이터 라인(102)과 소정 부분 오버랩하며 서로 이격되어 섬상으로 형성된 제 1 전극 패턴(105a) 및 제 2 전극 패턴(105b)과, 상기 게이트 라인(101)과 평행하며 상기 화소 영역을 가로질러 형성된 공통 라인(116)과, 상기 공통 라인(116)과 전기적 연결을 갖고 상기 화소 영역 내에 복수개로 분기되어 형성되며 상기 화소 영역의 최외곽에서는 각각 제 1, 제 2 전극 패턴(105a, 105b)과 소정 부분 오버랩되는 공통 전극(106, 104a)과, 상기 화소 영역에 상기 드레인 전극(102b)과 전기적 연결을 갖고 상기 공통 전극(106, 104a)과 교번하여 형성된 화소 전극(103)을 포함하여 이루어진다. 상기 공통 라인(104)은 상기 화소 영역 내부에서 보다 폭이 굵은 스토리지 캐패시터의 제 2 스토리지 전극(104b)과 일체형으로 형성된다.
여기서, 상기 박막 트랜지스터는 상기 게이트 라인(101)에서 돌출된 게이트 전극(101a), 데이터 라인(102)에서 돌출되며, 'U'자형으로 형성된 소오스 전극(102a) 및 상기 'U'자형의 소오스 전극(102a)과 소정 간격 이격되며 'U'자형 패턴 내부로 들어오는 드레인 전극(102b)으로 이루어진다. 이 경우, 상기 드레인 전극(102b)은 상기 제 2 스토리지 전극(104b)과 일부 오버랩된다.
그리고, 상기 화소 전극(103)은 상기 드레인 전극(102b) 부위와 소정 부분 오버랩되는 제 1 스토리지 전극(103a)과 일체형으로 형성된다. 이 경우, 상기 제 1 스토리지 전극(103a)과 상기 드레인 전극(102b)은 제 2 콘택홀(132)을 통해 전기적으로 연결되며, 그 하부에 형성되는 제 2 스토리지 전극(104b)과 대향되어 그 사이에 게이트 절연막(107)을 개재하여 스토리지 캐패시터(storage capacitor)를 이룬다.
여기서, 상기 공통 전극(104a)은 최외곽 공통 전극(106)과 일체형으로 연결되어 형성되는 최외곽 공통 전극 패턴(106a)과 제 1 콘택홀(131)을 통해 전기적으로 연결되어, 상기 최외곽 공통 전극(106)과 함께 상기 공통 라인(104)을 통해 공통 전압을 인가받는다.
또한, 상기 게이트 라인(101), 공통 라인(116), 상기 제 1 전극 패턴(105a), 및 제 2 전극 패턴(105b)은 모두 차광성의 금속으로 동일 패터닝 공정에서 동일층에 형성된다. 그리고, 상기 최외곽 공통 전극(106) 및 화소 전극(103)은 동일층에 형성되며, 그 성분으로 ITO(Indium Tin Oxide)와 같은 투명 전극으로 이루어진다. 그리고, 상기 게이트 라인(101), 공통 라인(116), 상기 제 1 전극 패턴(105a) 및 제 2 전극 패턴(105b)과 상기 데이터 라인(102)의 층간에는 게이트 절연막(107)이 형성되며, 상기 데이터 라인(102)과, 최외곽 공통 전극(106) 및 화소 전극(103)의 층간에는 보호막(108)이 형성된다.
이 때, 상기 공통 라인(116)에서 화소 영역 내에 일부 분기된 공통 전극(104a)이 형성되어 상기 화소 영역의 최외곽 영역에 형성된 공통 전극(106)과 함께 상기 공통 전극으로 기능한다. 이와 같이, 도 5에서 투명 전극 성분으로만 공통 전극을 구성하지 않고, 상기 화소 영역 중앙에 차광성의 공통 전극(104a)을 형성한 이유는 상기 공통 전극(106)에 공통 전압을 인가하기 위해서이다. 이 경우, 상기 공통 전극(106)은 최외곽 공통 전극 패턴(106a)으로부터 분기되어 형성되며, 상기 최외곽 공통 전극 패턴(106a) 하부에는 공통 전극 패턴(104c)이 위치하여, 상기 공통 전극 패턴(104c)과 최외곽 공통 전극 패턴(106a)간의 사이의 층간, 즉, 게이트 절연막(106) 및 보호막(108) 내에 제 1 콘택홀(131)을 구비하여 서로 전기적으로 연결되어 상기 공통 라인(104)으로부터 인가되는 공통 전압을 인가받는다.
도 5에 도시된 본 발명의 제 1 실시예에 있어서는, 공통 전극(106, 104a)을 화소 영역 내에 3개 구비한 형태로 도시되어 있지만, 상기 공통 전극의 개수는 모델에 따라 그 수를 가감하여 형성할 수 있을 것이다. 만일 상기 공통 전극의 개수가 변경된다면 이에 따라 상기 공통 전극(106, 104a)과 교번하는 화소 전극(103)의 개수도 변경할 것이다. 상기 공통 전극의 개수가 도 5에 도시된 경우보다 늘어난 경우를 가정하면, 이 경우 더 형성되는 공통 전극들은 최외곽 공통 전극(106)과 마찬가지로 투명 전극 성분으로 형성할 수 있을 것이다. 혹은 상기 공통 라인(104)에서 분기된 형태로 차광성의 금속으로도 형성할 수 있을 것이다.
본 발명의 제 1 실시예에 따른 횡전계형 액정 표시 장치는 일측이 상기 데이터 라인과 소정 부분 오버랩하도록 섬 형상의 공통 라인(104) 및 게이트 라인(101)과 동일 성분의 제 1 전극 패턴(105a) 및 제 2 전극 패턴(105b)을 구비하고, 상기 제 1, 제 2 전극 패턴(105a, 105b)을 전계를 인가하지 않는 플로팅(floating) 상태의 섬상으로 형성한다. 이 경우, 상기 제 1, 2 전극 패턴(105a, 105b)의 데이터 라인(102)과 오버랩되지 않는 타측은 최외곽 공통 전극(106)과 소정 부분 오버랩되도록 한다. 따라서, 상기 데이터 라인(102)과 최외곽 공통 전극(106) 사이에는 일차로 데이터 라인과 제 1 또는 제 2 전극 패턴(105a, 105b)과의 제 1 캐패시턴스(C1)가 형성되고, 이차로 상기 제 1 또는 제 2 전극 패턴(105a, 105b)과 상기 최외곽 공통 전극(106)과의 제 2 캐패시턴스(C2)가 형성되어, 일이차 캐패시턴스(C1, C2)가 직렬로 연결을 갖게 된다.
이하에서 확대도를 통해 상기 데이터 라인과 제 1, 제 2 전극 패턴 및 최외곽 공통 전극과의 관계를 살펴본다.
도 7은 도 5의 데이터 라인, 전극 패턴 및 공통 전극간의 오버랩 정도를 나타낸 제 1 기판의 단면도이다.
도 7과 같이, 상기 데이터 라인(102)은 그 양측에 서로 이격된 제 1, 제 2 전극 패턴(105a, 105b)과 각각 x만큼 폭이 오버랩된다. 그리고, 상기 제 1, 제 2 전극 패턴(105a, 105b)은 상부에 형성되는 최외곽 공통 전극(106)과 y만큼 폭이 오버랩된다. 이 때, 상기 제 1, 제 2 전극 패턴(105a, 105b), 데이터 라인(102), 최외곽 공통 전극(106) 및 공통 전극(104a)들은 도 5와 같이, 서로 평행한 방향으로 형성되며, 상기 제 1, 제 2 전극 패턴(105a, 105b)의 길이를 L이라 한다.
이와 같이, 상기 데이터 라인(102)과 상기 최외곽 공통 전극(106) 사이의 총 캐패시턴스(C)는 제 1 캐패시턴스(C1)와 제 2 캐패시턴스(C2)가 직렬로 연결되어 있는 형태이며, 오버랩된 부위에서 상기 제 1, 2 전극 패턴(105a, 105b)과 상기 데이터 라인(102)의 층간 거리가 d1이고, 상기 제 1, 2 전극 패턴(105a, 105b)과 상기 최외곽 공통 전극(106)간의 층간 거리가 d2이면, 다음과 같은 총 캐패시턴스 C가 발생한다. 즉, 제 1, 제 2 캐패시턴스(C1, C2)가 직렬로 연결되어 있다면, 전체 총 캐패시턴스 C=
Figure 112005018758918-PAT00002
가 된다. 이 경우, 상기 C1=
Figure 112005018758918-PAT00003
이고, C2=
Figure 112005018758918-PAT00004
가 되고, 전체 총 캐패시턴스 C=
Figure 112005018758918-PAT00005
가 된다.
만일, 상기 각 오버랩 부위의 폭이 같다면(x=y), 전체 총 캐패시턴스 C=
Figure 112005018758918-PAT00006
가 된다. 상기 d2가 1.5d1일 경우에는, 상기 전체 총 캐패시턴스 C=
Figure 112005018758918-PAT00007
이 되어, 종래의 최외곽 공통 전극과 데이터 라인과의 오버랩 구조의 캐패시턴스인
Figure 112005018758918-PAT00008
에 비해 40% 정도로 작아지게 된다. 이 경우, 제 1, 제 2 전극 패턴(105a, 105b)과 상기 최외곽 공통 전극(106)과의 층간에는 게이트 절연막(107)과 보호막(108)이 형성되어 상기 거리 d2는 적어도 d1(게이트 절연막 내의 제 1,제 2 전극 패턴(105a, 105b)과 데이터 라인과의 층간 거리)보다는 크게 된다. 따라서, 본 발명의 횡전계형 액정 표시 장치에 따르면, 어느 경우이든 종래에 비해 데이터 라인(102)과 최외곽 공통 전극간(106)의 캐패시턴스(C)가 50% 미만으로 작아지게 된다. 또한, 상기 보호막(108)의 성분을 유기 절연막과 같이 2000~4000Å정도로 증착되는 무기 절연막과 달리 1~3㎛ 정도로 두텁게 도포되어 형성되는 재료를 사용한다면 상기 총 캐패시턴스(C)는 최소화될 것이다. 여기서, 상기 게이트 절연막(107)은 무기 절연막으로 형성된다고 가정한다.
이하에서는 시뮬레이션을 통해 플로팅 전극(전극 패턴)의 유무에 따라 투과율의 변화를 살펴본다.
도 8a는 데이터 라인(102)과 소정 간격 이격한 최외곽 공통 전극(106)을 12㎛의 폭으로 형성한 경우(종래의 횡전계형 액정 표시 장치인 도 3의 구조와 유사)를 나타낸 단면도이며, 도 8b는 데이터 라인(102)과 소정 부분 오버랩하여 플로팅 상태의 제 2 전극 패턴(105b)을 8㎛의 폭으로 형성하고, 상기 제 2 전극 패턴(105b)과 소정 부분 오버랩된 최외곽 공통 전극(106)을 형성한 경우를 나타낸 단면도이다. 또한, 도 9는 도 8a와 8b의 경우에 각각의 데이터 라인에 8V와 3V 인가시 블랙 상태에서의 투과율 변화를 나타낸 그래프이다. 이러한 시뮬레이션에는 상기 화소 전극 및 공통 전극들이 형성되는 제 1 기판에 대향되는 제 2 기판이 블랙 매트리스층이 형성되지 않는 투명한 상태라고 가정한다.
도 8a와 같이, 플로팅 전극을 구비하지 않는 경우에는, 상기 데이터 라인(102)으로부터 우측으로 3㎛ 이격된 지점을 0점으로 보면, 상기 데이터 라인(102)과 이격된 상기 0점에 12㎛의 폭의 최외곽 공통 전극(150)의 좌측 에지를 위치시키 고, 이후 화소 영역 내에서는 동일 간격으로 화소 전극(106) 및 공통 전극(104a)을 위치시킨다. 이 경우, 상기 최외곽 공통 전극(150)은 공통 라인(미도시)으로부터 공통 전압을 인가받는 상태이다.
이에 대비되는 본 발명의 제 1 실시예에 따른 액정 표시 장치는 도 8b와 같이, 상기 데이터 라인(102)과 우측 부분을 소정 부분 오버랩되도록 플로팅 상태의 제 2 전극 패턴(105b)을 형성(도시되지 않았지만, 상기 데이터 라인(102)의 좌측에는 제 1 전극 패턴(105a)이 형성되어 있음)하고, 상기 제 2 전극 패턴(105)과 오버랩되도록 최외곽 공통 전극(106)을 위치시킨다. 이 경우, 상기 최외곽 공통 전극(106)의 좌측 에지가 상기 0점에 위치하게 된다. 단, 상기 최외곽 공통 전극(106)이 8㎛ 정도로 도 8a의 경우에 비해 폭이 줄어들기 때문에, 상대적으로 종래에 비해 동일 거리로 이격되는 이후의 화소 전극(103) 및 공통 전극(104a)도 좌측으로 4㎛ 정도 쉬프트되어 형성된다.
이 경우, 도 9에서 살펴볼 수 있는 바와 같이, 도 8a의 비해 도 8b의 경우 최외곽 공통 전극(106)의 폭이 줄어듦으로 인해 화소 영역 내의 화소 전극(103) 및 공통 전극(104a)들이 도 8a의 비해 상대적으로 좌측으로 4㎛ 쉬프트되어 투과율 곡선이 좌측으로 쉬프트되는 점을 제외하고는 블랙 상태에서 도 8a와 도 8b의 경우 유사한 투과 특성을 나타냄을 알 수 있다.
본 발명의 제 1 실시예에 따른 횡전계형 액정 표시 장치는 도 8b의 경우와 같이, 상기 최외곽 공통 전극(106)의 폭이 짧게 되더라도, 도 8a의 경우의 보다 넓은 폭(12㎛)으로 형성되는 조건의 공통 전압이 인가되는 최외곽 공통 전극(150)을 위치시킨 경우와 블랙 상태에서의 투과율 변화가 유사함을 알 수 있다. 또한, 상기 데이터 라인(102)에 인가되는 데이터 전압에 따라서는 상기 데이터 라인(102)의 주변부에서 투과율의 크기 차이가 있을(고전압(8V)이 인가될수록 주변부에서 투과율이 큼) 뿐 화소 영역의 중앙으로 갈수록 데이터 전압의 크기 차에 상관없는 투과율 경향을 보임을 알 수 있다.
이와 같이, 본 발명의 제 1 실시예에 따른 횡전계형 액정 표시 장치는 종래의 횡전계형 액정 표시 장치(도 8a의 경우)의 조건과 유사하게 투과율을 유사한 수준으로 유지하면서 상기 데이터 라인(102)과 인접한 최외곽 공통 전극(106)에 비해 상대적으로 그 폭을 4㎛의 최외곽 공통 전극의 폭 감소가 가능하여 개구율의 증가가 예상된다.
또한, 본 발명의 제 1 실시예에 있어서는, 플로팅 상태의 상기 제 2 전극 패턴(105b)을 데이터 라인(102) 하측, 상기 데이터 라인(102)과 소정 부분 오버랩시킴으로써, 종래의 횡전계형 액정 표시 장치에 비해 상기 데이터 라인(102)과 상기 최외곽 공통 전극(106)간의 기생 캐패시턴스를 줄일 수 있다.
이 경우, 상기 최외곽 공통 전극(106)은 종래에 비해 그 폭이 줄어듦에 있어서, 한계가 있을 수 있다. 이는 화소 영역 내부의 액정들이 데이터 라인의 전기장 영향의 정면에서 수직 크로스토크가 발생할 수 있기 때문이며, 이를 다음의 표를 통해 도 8a의 최외곽 공통 전극으로 12㎛으로 하여 형성시와 비교해본다.
최외곽 공통전극 폭 최외곽 공통 전극에 공통 전압 인가시, 12㎛ 플로팅, 6㎛ 플로팅, 8㎛ 플로팅, 10㎛ 플로팅,12㎛
수직 크로스토크 6.3% 9.6% 6.1% 4.1% 2.8%
그러나, 이러한 표 1의 수직 크로스토크 수치는 어디까지나 시뮬레이션 값이며, 실제적인 모듈에서의 수직 크로스토크 값은 0.1% 수준이며, 이의 스펙은 1.5%이다. 그러나, 수직 크로스 토크의 스펙보다 종래의 횡전계형 액정 표시 장치(최외곽 공통 전극의 폭 12㎛, 상기 최외곽 공통 전극에 공통 전압 인가)의 수직 크로스 토크 값이 스펙보다 훨씬 작은 수준이므로, 시뮬레이션의 최외곽 공통 전극이 6㎛에서의 값인 9.6%의 경우에도 실제 모듈 제작시에는 스펙보다 충분히 작은 값이 유지될 것으로 예상되므로, 실제 제작시에는 최외곽 공통 전극을 6㎛ 수준보다 더 작은 값도 가능할 것으로 예상되므로, 본 발명의 횡전계형 액정 표시 장치의 적용시 개구율 개선 효과 또한 더욱 커질 것으로 예상된다.
도 10은 본 발명의 제 2 실시예에 따른 횡전계형 액정 표시 장치를 나타낸 평면도이며, 도 11은 도 10의 Ⅲ~Ⅲ' 선상의 구조 단면도이다.
본 발명의 제 2 실시예에 따른 횡전계형 액정 표시 장치는, 데이터 라인 양측에 오버랩되어 형성되는 제 1, 제 2 전극 패턴(141a, 141b)이 화소 전극(143)과 동일층에 형성되는 점과, 최외곽 공통 전극(144b)을 포함한 공통 전극(144c)이 게이트 라인(101) 및 공통 라인(144)과 동일층의 차광성의 금속으로 형성되는 점을 제외하고는 제 1 실시예와 동일하다. 이에 따라, 동일하게 형성되는 전극 및 패턴들에 대해서는 상술한 제 1 실시예와 동일 부호를 부여하였다. 이 경우, 제 2 실시예에 있어서는, 상기 제 1, 제 2 전극 패턴(141a, 141b)이 상기 화소 전극(143)과 동일층에 형성되는 서로 이격되며, 플로팅(floating) 상태로 이루어져 제 1 실시예와 같이, 상술한 제 1 실시예와 마찬가지로 상기 데이터 라인(102)과 최외곽 공통 전극(144b) 사이의 기생 캐패시턴스를 낮추는 기능을 하게 된다. 또한, 블랙 매트릭스층의 폭을 연장하지 않은 상태에서도 상기 데이터 라인(102)과 인접한 최외곽 공통 전극(144b)의 폭을 줄일 수 있는 효과가 예상되므로 상술한 제 1 실시예와 마찬가지로 개구율 증가가 가능할 것이다.
이하, 본 발명의 제 2 실시예에 따른 횡전계형 액정 표시 장치를 도 10 및 도 11을 참조하여 보다 자세히 살펴본다.
본 발명의 제 2 실시예에 따른 횡전계형 액정 표시 장치는 서로 대향된 제 1 기판(100) 및 제 2 기판(110)과, 상기 제 1 기판(1000 상에 서로 교차하여 화소 영역을 정의하는 게이트 라인(101) 및 데이터 라인(102)과, 상기 게이트 라인(101)과 데이터 라인(102)의 교차부에 형성되며, 게이트 라인(101)에서 돌출된 게이트 전극(101a), 데이터 라인(102)에서 돌출된 소오스 전극(102a) 및 상기 소오스 전극(102a)과 소정 간격 이격된 드레인 전극(102b)으로 이루어진 박막 트랜지스터와, 상기 데이터 라인(102) 양측에 각각 상기 데이터 라인(102)과 소정 부분 오버랩하며 서로 이격되어 섬상으로 형성된 제 1 전극 패턴(141a) 및 제 2 전극 패턴(141b)과, 상기 게이트 라인(101)과 평행하며 상기 화소 영역을 가로질러 형성된 공통 라인(144)과, 상기 공통 라인(144)으로부터 상기 화소 영역 내에 복수개로 분기되어 형성되며 상기 화소 영역의 최외곽에서는 각각 제 1, 제 2 전극 패턴과 소정 부분 오버랩되는 공통 전극(144b, 144b)과, 상기 화소 영역에 상기 드레인 전극(102b)과 전기적 연결을 갖고 상기 공통 전극(144a, 144b)과 교번하여 형성된 화소 전극(143)을 포함하여 이루어진다.
여기서, 상기 게이트 라인(101), 공통 라인(144), 공통 전극(144b, 144c)은 차광성의 금속으로 동일층에 형성되며, 상기 제 1, 제 2 전극 패턴(141a, 141b) 및 화소 전극(143)은 투명 전극으로 동일층에 형성된다.
그리고, 상기 화소 전극(143)은 상기 드레인 전극(102b) 부위와 소정 부분 오버랩되는 제 1 스토리지 전극(143a)과 일체형으로 형성된다. 이 경우, 상기 제 1 스토리지 전극(143a)과 상기 드레인 전극(102b)은 콘택홀(145)을 통해 전기적으로 연결되며, 그 하부에 형성되는 제 2 스토리지 전극(144a)과 대향되어 그 사이에 게이트 절연막(107)을 개재하여 스토리지 캐패시터(storage capacitor)를 이룬다.
또한, 상기 게이트 라인(101)/공통 라인(144) 및 공통 전극(144b, 144c)과 상기 데이터 라인(102) 사이의 층간에는 게이트 절연막(107)이 형성되며, 상기 데이터 라인(102)과 상기 제 1 전극 패턴(141a)/제 2 전극 패턴(141b)/화소 전극(143) 사이의 층간에는 보호막(108)이 형성된다. 이 경우, 상기 게이트 절연막(107) 제 1 실시예에서 상술한 바와 같이, 무기 절연막으로 형성되며, 상기 보호막(108)은 유기 절연막으로 혹은 무기 절연막으로 형성될 수 있으나, 유기 절연막으로 형성할 경우 상기 화소 전극(143)과 상기 최외곽 공통 전극(144b)간에 발생하는 캐패시턴스를 최소화할 수 있어 표시 장치의 효율을 높일 수 있을 것이다.
상기와 같은 본 발명의 횡전계형 액정 표시 장치는 다음과 같은 효과가 있다.
첫째, 본 발명의 횡전계형 액정 표시 장치는 데이터 라인의 양측에 소정 부분과 일측에서 오버랩하는 플로팅 상태의 제 1, 제 2 전극 패턴을 형성하고, 상기 제 1, 제 2 전극 패턴의 타측에서 최외곽 공통 전극과 소정 부분 오버랩하도록 형성하여, 상기 최외곽 공통 전극과 데이터 라인간의 기생 캐패시턴스를 줄일 수 있게 되어 패널의 구동 효율을 높일 수 있다. 즉, 기생 캐패시턴스의 저감으로 상기 기생 캐패시턴스에 기인하여 충전 시간이 늘어나거나 휘도가 떨어지는 문제점을 방지할 수 있다. 이 경우, 상기 제 1, 제 2 전극 패턴은 투명 전극 성분의 화소 전극과 동일 층에 형성하거나 혹은 게이트 라인과 동일층에 차광성 금속으로 형성하는 방법 모두 가능하다. 전자일 경우, 상기 최외곽 공통 전극은 상대적으로 게이트 라인과 동일층에 형성하고, 후자일 경우에는 최외곽 공통 전극은 투명 전극 성분의 상기 전극과 동일층에 형성한다.
둘째, 상기 플로팅 상태의 제 1, 제 2 전극 패턴을 구비함으로 인해 상기 최외곽 공통 전극의 폭을 줄일 수 있어, 종래의 차광성 금속으로 넓은 폭으로 형성되는 최외곽 공통 전극을 구비한 구조에 비해 개구율을 증가를 예상할 수 있다.

Claims (22)

  1. 서로 대향된 제 1 기판 및 제 2 기판;
    상기 제 1 기판 상에 서로 교차하여 화소 영역을 정의하는 게이트 라인 및 데이터 라인;
    상기 데이터 라인 양측에 각각 상기 데이터 라인과 소정 부분 오버랩하며 서로 이격되어 섬상으로 형성된 제 1 전극 패턴 및 제 2 전극 패턴;
    상기 화소 영역 내에 복수개로 분기되어 형성되며 상기 화소 영역의 최외곽에서는 각각 제 1, 제 2 전극 패턴과 소정 부분 오버랩되는 공통 전극;
    상기 화소 영역에 상기 공통 전극과 교번하여 형성된 화소 전극; 및
    상기 제 1 기판 및 제 2 기판 사이에 형성된 액정층을 포함하여 이루어짐을 특징으로 하는 횡전계형 액정 표시 장치.
  2. 제 1항에 있어서,
    상기 제 1 전극 패턴 및 제 2 전극 패턴은 게이트 라인과 동일층에 형성된 것을 특징으로 하는 횡전계형 액정 표시 장치.
  3. 제 1항에 있어서,
    상기 제 1 전극 패턴 및 제 2 전극 패턴은 화소 전극과 동일층에 형성된 것을 특징으로 하는 횡전계형 액정 표시 장치.
  4. 제 1항에 있어서,
    상기 공통 전극과 화소 전극은 투명 전극으로 형성된 것을 특징으로 하는 횡전계형 액정 표시 장치.
  5. 제 1항에 있어서,
    상기 게이트 라인과 평행한 방향으로 상기 화소 영역을 가로지르는 공통 라인을 더 포함한 것을 특징으로 하는 횡전계형 액정 표시 장치.
  6. 제 5항에 있어서,
    상기 공통 라인과 상기 공통 전극은 전기적 연결을 갖는 것을 특징으로 하는 횡전계형 액정 표시 장치.
  7. 제 5항에 있어서,
    상기 공통 라인은 상기 게이트 라인과 동일층에 형성된 것을 특징으로 하는 횡전계형 액정 표시 장치.
  8. 제 1항에 있어서,
    상기 게이트 라인과 데이터 라인의 교차부에 형성되며, 게이트 라인에서 돌출된 게이트 전극, 데이터 라인에서 돌출된 소오스 전극 및 상기 소오스 전극과 소 정 간격 이격된 드레인 전극으로 이루어진 박막 트랜지스터를 더 포함한 것을 특징으로 하는 횡전계형 액정 표시 장치.
  9. 제 8항에 있어서,
    상기 드레인 전극과 상기 화소 전극은 전기적 연결을 갖는 것을 특징으로 하는 횡전계형 액정 표시 장치.
  10. 제 1항에 있어서,
    상기 게이트 라인과 데이터 라인의 층간에는 게이트 절연막이 더 형성된 것을 특징으로 하는 횡전계형 액정 표시 장치.
  11. 제 1항에 있어서,
    상기 데이터 라인과 화소 전극의 층간에는 보호막이 더 형성된 것을 특징으로 하는 횡전계형 액정 표시 장치.
  12. 제 11항에 있어서,
    상기 보호막은 유기 절연막인 것을 특징으로 하는 횡전계형 액정 표시 장치.
  13. 서로 대향된 제 1 기판 및 제 2 기판;
    상기 제 1 기판 상에 서로 교차하여 화소 영역을 정의하는 게이트 라인 및 데이터 라인;
    상기 게이트 라인과 데이터 라인의 교차부에 형성되며, 게이트 라인에서 돌출된 게이트 전극, 데이터 라인에서 돌출된 소오스 전극 및 상기 소오스 전극과 소정 간격 이격된 드레인 전극으로 이루어진 박막 트랜지스터;
    상기 데이터 라인 양측에 각각 상기 데이터 라인과 소정 부분 오버랩하며 서로 이격되어 섬상으로 형성된 제 1 전극 패턴 및 제 2 전극 패턴;
    상기 게이트 라인과 평행하며 상기 화소 영역을 가로질러 형성된 공통 라인;
    상기 공통 라인과 전기적 연결을 갖고 상기 화소 영역 내에 복수개로 분기되어 형성되며 상기 화소 영역의 최외곽에서는 각각 제 1, 제 2 전극 패턴과 소정 부분 오버랩되는 공통 전극;
    상기 화소 영역에 상기 드레인 전극과 전기적 연결을 갖고 상기 공통 전극과 교번하여 형성된 화소 전극;
    상기 게이트 라인/공통 라인/제 1 전극 패턴/제 2 전극 패턴과 상기 데이터 라인 사이의 층간에 형성된 게이트 절연막;
    상기 데이터 라인과 상기 공통 전극/화소 전극 사이의 층간에 형성된 보호막; 및
    상기 제 1 기판 및 제 2 기판 사이에 형성된 액정층을 포함하여 이루어짐을 특징으로 하는 횡전계형 액정 표시 장치.
  14. 제 13항에 있어서,
    상기 보호막은 유기 절연막인 것을 특징으로 하는 횡전계형 액정 표시 장치.
  15. 제 13항에 있어서,
    상기 게이트 라인, 공통 라인, 제 1 전극 패턴 및 제 2 전극 패턴은 동일층에 형성된 것을 특징으로 하는 횡전계형 액정 표시 장치.
  16. 제 13항에 있어서,
    상기 화소 전극과 공통 전극은 동일층에 형성된 것을 특징으로 하는 횡전계형 액정 표시 장치.
  17. 제 16항에 있어서,
    상기 화소 전극과 공통 전극은 투명 전극인 것을 특징으로 하는 횡전계형 액정 표시 장치.
  18. 서로 대향된 제 1 기판 및 제 2 기판;
    상기 제 1 기판 상에 서로 교차하여 화소 영역을 정의하는 게이트 라인 및 데이터 라인;
    상기 게이트 라인과 데이터 라인의 교차부에 형성되며, 게이트 라인에서 돌출된 게이트 전극, 데이터 라인에서 돌출된 소오스 전극 및 상기 소오스 전극과 소정 간격 이격된 드레인 전극으로 이루어진 박막 트랜지스터;
    상기 데이터 라인 양측에 각각 상기 데이터 라인과 소정 부분 오버랩하며 서로 이격되어 섬상으로 형성된 제 1 전극 패턴 및 제 2 전극 패턴;
    상기 게이트 라인과 평행하며 상기 화소 영역을 가로질러 형성된 공통 라인;
    상기 공통 라인과 전기적 연결을 갖고 상기 화소 영역 내에 복수개로 분기되어 형성되며 상기 화소 영역의 최외곽에서는 각각 제 1, 제 2 전극 패턴과 소정 부분 오버랩되는 공통 전극;
    상기 화소 영역에 상기 드레인 전극과 전기적 연결을 갖고 상기 공통 전극과 교번하여 형성된 화소 전극;
    상기 게이트 라인/공통 라인/공통 전극과 상기 데이터 라인 사이의 층간에 형성된 게이트 절연막;
    상기 데이터 라인과 상기 제 1 전극 패턴/제 2 전극 패턴/화소 전극 사이의 층간에 형성된 보호막; 및
    상기 제 1 기판 및 제 2 기판 사이에 형성된 액정층을 포함하여 이루어짐을 특징으로 하는 횡전계형 액정 표시 장치.
  19. 제 18항에 있어서,
    상기 게이트 라인, 공통 라인 및 상기 공통 전극은 동일층에 형성된 것을 특징으로 하는 횡전계형 액정 표시 장치.
  20. 제 18항에 있어서,
    상기 제 1 전극 패턴 및 제 2 전극 패턴은 상기 화소 전극과 동일층에 형성된 것을 특징으로 하는 횡전계형 액정 표시 장치.
  21. 제 20항에 있어서,
    상기 제 1 전극 패턴, 제 2 전극 패턴 및 상기 화소 전극은 투명 전극으로 이루어진 것을 특징으로 하는 횡전계형 액정 표시 장치.
  22. 제 18항에 있어서,
    상기 보호막은 유기 절연막인 것을 특징으로 하는 횡전계형 액정 표시 장치.
KR1020050029936A 2005-04-11 2005-04-11 횡전계형 액정 표시 장치 KR101127839B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050029936A KR101127839B1 (ko) 2005-04-11 2005-04-11 횡전계형 액정 표시 장치
US11/400,388 US7599033B2 (en) 2005-04-11 2006-04-10 In-plane switching mode liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050029936A KR101127839B1 (ko) 2005-04-11 2005-04-11 횡전계형 액정 표시 장치

Publications (2)

Publication Number Publication Date
KR20060107872A true KR20060107872A (ko) 2006-10-16
KR101127839B1 KR101127839B1 (ko) 2012-03-21

Family

ID=37082819

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050029936A KR101127839B1 (ko) 2005-04-11 2005-04-11 횡전계형 액정 표시 장치

Country Status (2)

Country Link
US (1) US7599033B2 (ko)
KR (1) KR101127839B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9030637B2 (en) 2007-10-17 2015-05-12 Lg Display Co., Ltd. In-plane switching mode liquid crystal display and method for fabricating the same
CN114299865A (zh) * 2021-12-31 2022-04-08 湖北长江新型显示产业创新中心有限公司 一种显示面板和显示装置

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070071012A (ko) * 2005-12-29 2007-07-04 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 이의 제조 방법
KR101229413B1 (ko) 2006-04-18 2013-02-04 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
KR20100031977A (ko) * 2008-09-17 2010-03-25 삼성전자주식회사 표시판 및 이를 구비한 액정 표시 장치
KR20100035318A (ko) * 2008-09-26 2010-04-05 삼성전자주식회사 액정 표시 장치
US8830411B2 (en) * 2009-01-16 2014-09-09 Samsung Display Co., Ltd. Array substrate and method of manufacturing the same
KR101685046B1 (ko) * 2009-10-28 2016-12-12 삼성디스플레이 주식회사 표시기판, 이의 제조 방법 및 이를 갖는 표시 패널
KR101733150B1 (ko) * 2010-03-05 2017-05-25 삼성디스플레이 주식회사 액정 표시 장치
KR101325916B1 (ko) * 2010-07-21 2013-11-07 엘지디스플레이 주식회사 액정표시장치
KR20120012741A (ko) * 2010-08-03 2012-02-10 엘지디스플레이 주식회사 액정표시장치
KR101830274B1 (ko) 2011-01-28 2018-02-21 삼성디스플레이 주식회사 액정 표시 장치
KR101859483B1 (ko) * 2012-03-06 2018-06-27 엘지디스플레이 주식회사 입체 영상 표시 장치 및 그 제조 방법
CN103941488A (zh) * 2013-11-01 2014-07-23 上海中航光电子有限公司 一种边缘场型液晶显示装置、阵列基板及其制造方法
CN104267546A (zh) * 2014-09-19 2015-01-07 京东方科技集团股份有限公司 一种阵列基板和显示装置
CN105137681A (zh) * 2015-10-22 2015-12-09 重庆京东方光电科技有限公司 阵列基板及其制作方法、显示装置
CN107329339B (zh) * 2017-08-14 2020-04-07 深圳市华星光电技术有限公司 阵列基板及曲面液晶显示器
JP7344851B2 (ja) * 2018-11-28 2023-09-14 株式会社半導体エネルギー研究所 液晶表示装置
KR102168876B1 (ko) * 2018-12-31 2020-11-04 엘지디스플레이 주식회사 액정 표시 장치
CN110060575B (zh) * 2019-04-26 2021-04-06 上海天马有机发光显示技术有限公司 一种显示面板、包含其的显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100288771B1 (ko) * 1998-10-13 2001-06-01 윤종용 평면구동방식의액정표시장치
KR100736114B1 (ko) * 2000-05-23 2007-07-06 엘지.필립스 엘시디 주식회사 횡전계 방식의 액정표시장치 및 그 제조방법
JP4718712B2 (ja) * 2001-04-17 2011-07-06 Ｎｅｃ液晶テクノロジー株式会社 アクティブマトリクス型液晶表示装置
KR100876403B1 (ko) * 2002-08-27 2008-12-31 엘지디스플레이 주식회사 횡전계방식 액정 표시 장치 및 그 제조방법
KR100471883B1 (ko) * 2002-11-12 2005-03-11 현대자동차주식회사 차량 정보 표시장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9030637B2 (en) 2007-10-17 2015-05-12 Lg Display Co., Ltd. In-plane switching mode liquid crystal display and method for fabricating the same
CN114299865A (zh) * 2021-12-31 2022-04-08 湖北长江新型显示产业创新中心有限公司 一种显示面板和显示装置
CN114299865B (zh) * 2021-12-31 2023-06-16 湖北长江新型显示产业创新中心有限公司 一种显示面板和显示装置

Also Published As

Publication number Publication date
US7599033B2 (en) 2009-10-06
US20060227276A1 (en) 2006-10-12
KR101127839B1 (ko) 2012-03-21

Similar Documents

Publication Publication Date Title
KR101127839B1 (ko) 횡전계형 액정 표시 장치
US7403253B2 (en) Plane switching mode liquid crystal display device having storage lines overlapping gate line and common line, and fabrication method thereof
KR101186863B1 (ko) 멀티도메인 횡전계모드 액정표시소자
KR100949507B1 (ko) 액정 표시 장치
US8164586B2 (en) Thin film transistor array panel and liquid crystal display including the panel
US7956943B2 (en) Thin film transistor array panel and manufacturing method thereof
KR20060046241A (ko) 액정표시소자
KR20050001742A (ko) 횡전계 방식의 액정표시장치 및 그의 제조방법
JP5429776B2 (ja) 液晶表示パネル
KR101016525B1 (ko) 수평전계방식 액정표시소자
KR101435133B1 (ko) 액정 표시 장치
KR20200082739A (ko) 액정 표시 장치
KR20090011285A (ko) 박막 트랜지스터 어레이 기판 및 이의 제조 방법
KR100698049B1 (ko) 액정표시장치 및 그의 제조방법
KR101356618B1 (ko) 컬러필터기판, 그 제조 방법 및 이를 포함하는 액정표시장치
KR101255314B1 (ko) 횡전계형 액정 표시 장치 및 이의 제조 방법
KR101903604B1 (ko) 횡전계형 액정표시장치용 어레이 기판
KR101308454B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR20040103275A (ko) 횡전계 방식 액정표시장치 및 제조 방법
KR960011147B1 (ko) 저저항 전극을 사용한 액정표시소자
KR20060001248A (ko) 액정 표시 장치
KR100923673B1 (ko) 횡전계모드 액정표시소자
KR100909413B1 (ko) 횡전계방식 액정 표시 소자 및 그 제조방법
KR100918651B1 (ko) 횡전계형 액정 표시 장치 및 그 제조 방법
KR100949491B1 (ko) 횡전계 방식 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180213

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20200219

Year of fee payment: 9