KR100949491B1 - 횡전계 방식 액정표시장치 - Google Patents

횡전계 방식 액정표시장치 Download PDF

Info

Publication number
KR100949491B1
KR100949491B1 KR1020030038304A KR20030038304A KR100949491B1 KR 100949491 B1 KR100949491 B1 KR 100949491B1 KR 1020030038304 A KR1020030038304 A KR 1020030038304A KR 20030038304 A KR20030038304 A KR 20030038304A KR 100949491 B1 KR100949491 B1 KR 100949491B1
Authority
KR
South Korea
Prior art keywords
common
line
electrode
common electrode
data line
Prior art date
Application number
KR1020030038304A
Other languages
English (en)
Other versions
KR20040107288A (ko
Inventor
이재균
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020030038304A priority Critical patent/KR100949491B1/ko
Publication of KR20040107288A publication Critical patent/KR20040107288A/ko
Application granted granted Critical
Publication of KR100949491B1 publication Critical patent/KR100949491B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)

Abstract

본 발명은 개구율을 향상시키고 크로스토크를 방지하기 위한 횡전계 방식 액정표시장치에 관한 것으로, 화소 영역을 정의하기 위해 서로 수직한 방향으로 형성되는 게이트 라인 및 데이터 라인과, 상기 게이트 라인과 데이터 라인이 교차하는 부분에 형성되는 박막트랜지스터와, 상기 게이트 라인에 평행하게 상기 화소 영역 양측에 형성되는 제 1, 제 2 공통 라인과, 상기 제 1 공통 라인에 연결되어 각 화소 영역에 상기 데이터 라인에 평행한 방향으로 형성되고 상기 데이터 라인에 오버랩되도록 형성되는 제 1 공통 전극과, 상기 제 2 공통 라인에 연결되어 각 화소 영역에 형성되는 제 2 공통 전극과, 상기 박막트랜지스터의 드레인 전극에 연결되고 각 화소 영역에 상기 제 2 공통 전극 사이에 형성되는 화소 전극을 포함하여 구성된다. 여기서, 제 1 공통 라인과 제 2 공통 라인은 서로 절연되도록 형성된다.
공통 라인(Common line)

Description

횡전계 방식 액정표시장치{In-Plane Switching Mode Liquid Crystal Display device}
도 1은 일반적인 TN 액정 패널을 개략적으로 도시한 사시도
도 2a 및 도 2b는 TN 액정패널의 전압인가 시 액정분자의 모양을 도시한 개략적인 사시도
도 3은 일반적인 횡전계 방식 액정표시장치를 개괄적으로 도시한 단면도
도 4a 및 도 4b는 횡전계 방식 액정표시장치에서 전압 온/오프(On/Off)시 액정분자 배열의 변화를 나타내는 도면
도 5a 및 도 5b는 횡전계 방식 액정표시장치에서 공통 전극과 화소 전극의 전계 인가에 따른 액정분자의 상태를 개략적으로 도시한 평면도
도 6은 종래 기술에 따른 횡전계 방식 액정표시장치의 평면도
도 7은 도 6의 I-I'선을 자른 단면도
도 8에 종래 기술의 횡전계 방식 액정표시장치에서 라인 오픈 불량을 도시한 도면
도 9는 본 발명의 제 1 실시예에 따른 횡전계 방식 액정표시장치의 평면도
도 10은 도 9의 Ⅱ∼Ⅱ'선상을 자른 단면도
도 11은 본 발명의 제 2 실시예에 따른 횡전계 방식 액정표시장치의 평면도
도 12는 도 11의 Ⅲ~Ⅲ'선상의 단면도
도면의 주요부분에 대한 부호의 설명
50 : 하부 기판 51 : 게이트 라인
52 : 데이터 라인 53 : 화소 전극
54a : 제 1 공통 라인 54b : 제 2 공통 라인
55a : 제 1 공통전극 55b : 제 2 공통전극
55c : 제 3 공통전극 56 : 콘택홀
57 : 상부기판 58 : 게이트 절연막
59 : 보호막 63a, 63b : 제 1, 제 2 배향막
64 : 블랙매트릭스층 65 : 칼라필터층
66 : 액정층
본 발명은 횡전계 방식 액정표시장치에 관한 것으로, 특히 공통전극을 데이터 라인에 오버랩하도록 형성하여 개구율을 높이고, 한 라인에 분리된 2개의 공통 라인을 형성하여 공통 라인과 데이터 라인 간의 커플링에 의한 크로스 토크를 방지할 수 있는 횡전계 방식 액정표시장치에 관한 것이다.
최근, 정보통신 분야의 급속한 발전으로 말미암아, 원하는 정보를 표시해 주는 디스플레이 산업의 중요성이 날로 증가하고 있으며, 현재까지 정보 디스플레이 장치 중 CRT(Cathode Ray Tube)는 다양한 색을 표시할 수 있고, 화면의 밝기도 우수하다는 장점 때문에 지금까지 꾸준한 인기를 누려왔다.
하지만, 대형, 휴대용, 고해상도 디스플레이에 대한 욕구 때문에 무게와 부피가 큰 CRT 대신에 평판 디스플레이(Flat panel display) 개발이 절실히 요구되고 있다. 이러한 평판 디스플레이는 컴퓨터 모니터에서 항공기 및 우주선 등에 사용되는 디스플레이에 이르기까지 응용분야가 넓고 다양하다.
현재 생산 혹은 개발된 평판 디스플레이는 액정 디스플레이(Liquid Crystal Display : LCD), 전계 발광 디스플레이(Electro Luminescent Display : ELD), 전계 방출 디스플레이(Field Emission Display : FED), 플라즈마 디스플레이(Plasma Display Panel : PDP) 등이 있으며, 이상적인 평판 디스플레이가 되기 위해서는 경중량, 고휘도, 고효율, 고해상도, 고속응답특성, 저구동전압, 저소비전력, 저코스트(Cost) 및 천연색 디스플레이 특성 등이 요구된다. 이와 같은 평판 디스플레이 중 상기 LCD는 상기 욕구뿐만 아니라 내구성 및 휴대가 간편하기 때문에 각광을 받고 있다.
한편, 액정표시장치는 액정의 광학적 이방특성을 이용한 화상표시 장치로서, 전압의 인가상태에 따라 분극특성을 보이는 액정에 빛을 조사하게 되면 상기 전압인가에 따른 액정의 배향상태에 따라 통과되는 빛의 양을 조절하여 이미지를 표현할 수 있게된다.
상기 액정표시장치를 구성하기 위해서는, 상기 액정층을 포함하는 액정패널과, 상기 액정패널의 주변에 구비되어 상기 액정패널에 신호를 인가하고 이러한 신 호를 제어하는 회로를 더 필요로 한다.
이하, 도면을 참조하여 일반적인 액정표시장치의 개략적인 구성에 대하여 설명한다.
도 1은 일반적인 TN 액정 패널을 개략적으로 도시한 사시도이다.
도 1에 도시된 바와 같이, 도 1에 도시된 바와 같이, 일반적인 TN 액정표시장치는 상부 기판(4) 및 하부 기판(8)과 상기 상하부 기판(4, 8) 사이에 형성된 액정(9)을 구비하여 구성된다.
상기 상부 기판(4)에는 화소 영역(5) 이 외의 부분에서 빛을 차단하기 위한 블랙매트릭스층(1)과, 각 화소 영역에 형성되어 색상(R.G.B)을 구현하기 위한 컬러필터층(2)과, 상기 컬러필터(2) 상에 형성되어 공통전압을 인가하기 위한 공통 전극(3)을 구비한다.
상기 하부 기판(8)은 화소 영역(5)을 정의하기 위해 서로 수직한 방향으로 배열되는 복수개의 게이트 라인 (10) 및 데이터 라인(11)과, 각 화소 영역(Pixel)(5)에 형성되는 화소 전극(6)들과, 상기 게이트 라인(10)의 구동신호에 의해 상기 데이터 라인의 화상 신호를 상기 각 화소 전극(6)들에 인가하는 복수개의 박막트랜지스터(7)를 구비한다.
도시하지는 않았지만, 상기 게이트라인(10)과 데이터라인(11)은 게이트 절연막을 사이에 두고 서로 교차하도록 형성되어 있으며, 상기 공통 전극(3)과 화소 전극(6)은 인듐-틴-옥사이드(Indium-Tin-Oxide : ITO)와 같이 투명 도전 금속으로 형성된다.
전술한 바와 같이 구성되는 TN 액정표시장치는 상기 화소 전극(6)과 공통 전극(3)에 인가된 전압에 따라 수직 전계가 발생하고 상기 수직 전계에 의해 액정층(9)이 배향되고, 상기 액정층(9)의 배향 정도에 따라 상기 액정층(9)을 투과하는 빛의 양을 조절하는 방식으로 화상을 표현할 수 있다. 이와 같은 TN 액정표시장치는 투과율과 개구율등의 특성이 우수하며, 상부 기판(4)의 공통 전극(3)이 접지 역할을 하게 되어 정전기로 인한 액정셀의 파괴를 방지할 수 있다.
도 2a 및 도 2b는 TN 액정패널의 전압인가 시 액정분자의 모양을 도시한 개략적인 사시도이다.
먼저, 도 2a에 도시된 바와 같이, TN 액정패널은 전압 무인가 시 액정분자(9a)가 수평으로 배열되어 하부 기판(8)에서부터 상부 기판(4)에 이르기까지 상,하 액정분자(9a)들의 방위각이 90도로 꼬여(Twist) 있다. 이때, 상기 액정 분자(9a)는 유전이방성이 양(+)이고, 액정분자(9a)들의 꼬임을 만들기 위해 카이랄 도펀트(Chiral dopant)를 이용한다.
반면, 도 2b에 도시된 바와 같이, 상기 상/하부 기판(4,8)의 화소 전극(6) 및 공통 전극(3)에 전압(V)을 인가하면, 액정분자(9a)는 전기장의 방향으로 재배열하게 되어 액정분자(9a)의 극각(Polar angle)이 90도로 상기 두 기판(4,8) 사이에서 수직하게 된다.
따라서, 상기 TN 액정표시장치는 시야각에 따른 C/R(contrast ratio)과 휘도의 변화가 심하게 되어 광시야각을 구현할 수 없는 문제점이 있다.
이러한 수직 전기장에 의한 시야각 문제를 해결하기 위해 횡전계 방식 액정 표시장치가 제안된 바 있다.
도 3은 일반적인 횡전계 방식 액정표시장치를 개괄적으로 도시한 단면도이다.
횡전계 방식의 액정표시장치는, 하부 기판(20) 상에 화소 전극(21)과 공통 전극(22)이 일정한 거리를 두고 형성되어 있다. 따라서, 상기 화소 전극(21)과 공통 전극(22)에 전압을 인가하면 횡 전계가 발생하고, 액정 분자(23a)는 상기 화소 전극(21)과 공통 전극(22)간에 형성되는 횡 전계(24)에 의해 작동한다.
이와 같은 횡전계 방식 액정표시장치의 구동에 대하여 상세히 살펴보면 다음과 같다.
도 4a 및 도 4b는 일반적인 횡전계 방식 액정표시장치에서 전압 온/오프(On/Off)시 액정분자 배열의 변화를 나타내는 도면이다.
먼저, 도 4a와 같이, 화소 전극(21) 및 공통 전극(22)에 전압이 인가되지 않을 경우, 액정분자(23a)들이 상기 화소 전극(21)과 공통 전극(22)에 나란하게 배향 되어 있음을 알 수 있다.
또한, 도 4b와 같이, 화소 전극(21) 및 공통 전극(22)에 전압이 인가될 경우, 상기 화소 전극(21)과 공통 전극(22) 사이에 횡 전계가 형성되고, 상기 횡전계를 따라 액정분자(23a)들이 수평방향으로 배향됨을 알 수 있다.
이때, 상부 기판(25) 및 하부 기판(20) 상에 인접하는 액정분자(23a)는 상기 두 기판(20,25) 상에 형성된 배향막(도시하지 않음)에 의해 구속되어 있기 때문에 상기 횡전계 방향으로 배향 되기 어렵다.
즉, 이와 같은 횡전계 방식 액정표시장치를 평면적으로 살펴보면 다음과 같다.
도 5a 및 도 5b는 일반적인 횡전계 방식 액정표시장치에서 공통 전극과 화소 전극의 전계 인가에 따른 액정분자의 상태를 개략적으로 도시한 평면도이다.
도 5a에 도시한 바와 같이, 공통 전극(22)과 화소 전극(21)에 전압이 인가되지 않았을 경우에 액정분자(23a)는 두 기판(도 4a의 20과 25) 상의 배향막(도시하지 않음)에 의해 초기 배향된 방향과 동일한 방향으로 상기 공통 전극(22)과 화소 전극(21)에 평행하도록 배향된다.
반면, 도 5b에 도시한 바와 같이, 상기 화소 전극(21)과 공통 전극(22)에 전압이 인가될 때 액정분자(23a)는 상기 화소 전극(21) 및 공통 전극(22)사이에 형성되는 횡전계와 같은 방향으로 배향됨을 알 수 있다.
이와 같이, 상기 횡전계 방식 액정표시장치 장점은 전압인가 시 각 액정의 극각의 변화가 작으므로 광시야각이 가능하다는 것이다. 즉, 액정표시장치를 정면에서 보았을 때, 상/하/좌/우 방향으로 약 70도까지 가시 할 수 있다.
도 6은 종래 기술에 따른 횡전계 방식 액정표시장치의 평면도이다.
도 6에 도시된 바와 같이, 종래 기술의 횡전계 방식 액정표시장치는 화소 영역(도시하지 않음)을 정의하기 위해 서로 수직한 방향으로 복수개의 게이트 라인(31)과 데이터 라인(32)이 배열되고, 상기 게이트 라인(31)과 평행하도록 공통 라인(33)이 배열되어 있고, 상기 공통 라인(33)에 연결되어 상기 데이터 라인(32)에 평행하도록 복수개의 공통 전극(34)이 형성되어 있다.
또한, 상기 게이트 라인(31) 및 데이터 라인(32)이 교차하는 부위에 게이트 전극(35), 게이트 절연막(도시하지 않음), 반도체층(36), 소오스/드레인 전극(37a,37b)으로 구성되는 박막트랜지스터(T)가 형성되어 있고, 각 화소 영역에는 상기 드레인 전극(37b)에 연결되고 상기 공통 전극(34) 사이에 화소 전극(38)이 배열되어 있다.
이때, 상기 화소 영역 내에서 화소 전극(38)과 공통 전극(34)이 데이터 라인(32)과 평행하게 형성되어 있으며, 상기 화소 전극(38)은 축적 용량을 형성하기 위해 공통 라인(33)과 오버랩(Overlap)되는 영역을 갖는다.
따라서, 종래 기술의 횡전계 방식 액정표시장치는 상기 박막트랜지스터(T)를 통하여 데이터 전압이 인가되면 상기 공통전극(34)과 화소 전극(38) 사이에 횡전계가 형성된다.
이 때 공통 전극과 데이터 라인의 관계를 설명하면 다음과 같다.
도 7은 도 6의 I ~ I' 선상의 단면도이고, 도 8은 종래 기술의 횡전계방식 액정표시장치를 개략적으로 나타낸 평면도이다.
종래 기술의 횡전계 방식 액정표시장치는, 도 7에 도시한 바와 같이, 하부 기판(20) 상에 상기 게이트 라인(도 6의 31), 게이트 전극(도 6의 35), 공통 라인(도 6의 33) 및 공통 전극(34)과, 상기 게이트 라인 및 공통 라인을 포함한 기판 전면에 게이트 절연막(39)이 형성되고, 상기 게이트 전극(35)의 상측의 게이트 절연막위에 반도체층(도 6의 36)이 형성된다. 그리고, 상기 게이트 라인(31)에 수직하도록 상기 게이트 절연막(39)위에 데이터 라인(32)과 소오스/드레인 전극(도 6의 37a,37b) 및 화소 전극(38)이 형성되고, 상기 화소 전극(38)을 포함한 기판 전면에 보호막(40)과 제 1 배향막(42a)이 차례로 형성된다.
상기 하부 기판(20)에 대향하는 상부 기판(25)상의 화소 영역을 제외한 부분에 블랙매트릭스층(43)이 형성되고 각 화소 영역에는 칼라필터층(41)이 형성된다. 그리고, 상기 칼라필터층(41)을 포함하는 상기 상부 기판 전면에 제 2 배향막(42b)이 형성된다. 이와 같은 상하부 기판(20, 25) 사이에 액정층(23)이 형성된다.
따라서, 상기 화소 전극(38)에 데이터 전압이 인가될 경우 상기 화소 전극(38) 및 공통 전극(34)의 전압차에 의해 횡전계가 형성되고, 상기 횡전계에 의해 액정을 배향시킬 수 있다.
이때, 상기 공통 전극(도 7의 34)을 연결하는 상기 공통라인(33)은, 도 8과 같이, 상기 게이트 라인(31)과 평행하도록 형성되어 액티브 영역(30) 가장자리에서 서로 연결되어 있다.
때문에, 상기 공통라인(33)의 저항성을 고려하여 상기 데이터 라인(32)에 데이터 전압이 인가될 경우 상기 공통전극(34)에 커플링 현상을 줄이기 위해 상기 공통 전극(34)과 상기 데이터 라인(32)을 일정간격 이격하도록 형성되어 있다.
따라서, 상부 기판(25) 상에는 상기 데이터 라인(32) 및 공통 전극(34) 가장자리로의 빛샘 현상을 막기 위해 블랙매트릭스(43)가 상기 데이터 라인뿐만 아니라, 상기 데이터 라인(32)에 인접하는 공통전극(34)의 상부에 대응하도록 넓게 형성되어 있다.
즉, 상기 데이터 라인(32)과 상기 공통전극(34) 사이로 누설되는 빛을 차단 하기 위해 상기 데이터 라인(32)에 인접하는 공통전극(34)의 중심부까지 대응하도록 상기 블랙매트릭스층(43)이 넓게 형성되어야 했다.
그러나, 이와 같은 종래 기술의 횡전계 방식 액정표시장치는 다음과 같은 문제점이 있었다.
첫째, 종래 기술의 횡전계 방식 액정표시장치는 데이터 라인 가장자리의 공통전극 부분에 대응하도록 블랙매트릭스층을 형성해야 하기 때문에 개구율이 떨어지는 단점이 있었다.
둘째, 종래 기술의 횡전계 방식 액정표시장치는 데이터 라인과 오버랩하는 공통전극 또는 공통라인에 커플링 현상이 발생하여 화면불량을 유발할 수 있다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 안출한 것으로, 데이터 라인에 인접하는 공통전극을 상기 데이터 라인에 오버랩시켜 개구율을 향상시키고, 공통 라인을 제 1 공통 라인과 제 2 공통 라인으로 분리하여 제 1 공통 라인은 데이터 라인의 커플링 방지용으로 사용하고 제 2 공통 라인은 횡 전계 발생용 전극으로 사용하여 커플링 현상에 따른 크로스 토크를 방지할 수 있는 횡전계 방식 액정표시장치를 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명의 횡전계방식 액정표시장치는, 화소 영역을 정의하기 위해 서로 수직한 방향으로 형성되는 게이트 라인 및 데이터 라인과, 상기 게이트 라인과 데이터 라인이 교차하는 부분에 형성되는 박막트랜지스터와, 상기 화소 영역의 일측에 상기 게이트 라인과 평행하게 형성되는 제 1 공통 라인과, 상기 게이트 라인과 인접한 상기 화소 영역의 다른 일측에 상기 제 1 공통 라인과 절연되고 상기 게이트 라인과 평행하도록 형성되는 제 2 공통 라인과, 상기 제 1 공통 라인에 연결되어 각 화소 영역에 상기 데이터 라인에 평행한 방향으로 형성되고 상기 데이터 라인에 오버랩되도록 형성되는 제 1 공통 전극과, 상기 제 2 공통 라인에 연결되어 각 화소 영역에 형성되는 제 2 공통 전극과, 상기 박막트랜지스터의 드레인 전극에 연결되고 각 화소 영역에 상기 제 2 공통 전극 사이에 형성되는 화소 전극을 포함하여 구성됨에 그 특징이 있다.
여기서, 상기 제 1 공통전극은 상기 데이터 라인과 오버랩되는 부분에 개구부를 갖는 특징이 있다.
상기 제 1 및 제 2 공통 라인에는 각각 서로 다른 공통전압이 인가됨에 특징이 있다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 횡전계 방식 액정표시장치는, 화소 영역을 정의하기 위해 서로 수직한 방향으로 형성되는 게이트 라인 및 데이터 라인과, 상기 게이트 라인과 데이터 라인이 교차하는 부분에 형성되는 박막트랜지스터와, 상기 박막트랜지스터의 드레인 전극에 연결되고 각 화소 영역에 상기 데이터 라인과 평행하게 형성되는 화소 전극과, 상기 화소 영역의 일측에 상기 게이트 라인과 평행하게 형성되는 제 1 공통 라인과, 상기 게이트 라인과 인접한 상기 화소 영역의 다른 일측에 상기 제 1 공통 라인과 절연되고 상기 게이트 라인과 평행하도록 형성되는 제 2 공통 라인과, 상기 제 1 공통 라인에 연결되어 상기 데이터 라인에 인접한 영역에 상기 데이터 라인에 평행하고 오버랩되도록 형성되는 제 1 공통 전극과, 상기 제 2 공통 라인에 연결되어 각 화소 영역의 화소 전극 사이에 상기 화소 전극과 평행하게 형성되는 제 2 공통 전극과, 상기 제 2 공통 라인에 연결되고 상기 제 1 공통 전극과 화소 전극 사이에 형성되는 제 3 공통 전극을 포함하여 구성됨에 또 다른 특징이 있다.
여기서, 상기 제 3 공통 전극은 상기 제 1 공통 전극과 오버랩됨에 특징이 있다.
상기 제 3 공통전극은 투명 도전성 금속으로 이루어짐에 특징이 있다.
이하, 상기와 같은 특징을 갖는 본 발명에 따른 횡전계 방식 액정표시장치를 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
도 9는 본 발명의 제 1 실시예에 따른 횡전계 방식 액정표시장치의 평면도이고, 도 10은 도 9의 Ⅱ-Ⅱ' 선상의 단면도이다.
도 9에 도시된 바와 같이, 본 발명의 제 1 실시예에 따른 횡전계방식 액정표시장치는, 하부 기판(도시하지 않음)에 복수개의 게이트 라인(51)이 일 방향으로 배열되고, 상기 각 게이트 라인(51)에 수직한 방향으로 복수개의 데이터 라인(52)이 배열되어 화소 영역을 정의한다. 그리고, 상기 각 게이트 라인(51)과 각 데이터 라인(52)이 교차하는 부분에 박막트랜지스터(T)가 형성되고, 상기 박막트랜지스터(T)의 드레인 전극과 전기적으로 연결되어 각 화소 영역에 상기 데이터 라인(52)과 평행하게 화소 전극(53)이 형성된다. 또한, 상기 게이트 라인(51)과 대향되는 화소 영역의 일측에 상기 게이트 라인(51)과 평행하도록 제 1 공통 라인(54a)이 형성되고, 상기 게이트 라인(51)과 인접한 화소 영역의 다른 일측에 상기 제1 공통 라인(54a)과 절연되고 상기 게이트 라인(51)과 평행하도록 제 2 공통 라인(54b)이 형성된다. 상기 제 1 공통라인(54a)에 연결되어 상기 데이터 라인(52)에 인접한 부분에 상기 데이터 라인(52)에 평행하고 상기 데이터 라인(52)과 오버랩되도록 제 1 공통 전극(55a)이 형성되며, 상기 제 2 공통 라인(54b)에 연결되어 상기 화소 전극(53) 사이에 상기 화소 전극(53)과 평행하도록 제 2 공통 전극(55b)이 형성된다. 즉, 상기 제 1 공통 라인(54a) 및 제 1 공통 전극(55a)은 데이터 라인(52)과 공통 라인간의 커플링 방지용 쉴딩(shielding) 역할을 위한 라인이고, 제 2 공통 라인(54b) 및 제 2 공통 전극(55b)은 일반적인 IPS 전극용 공통 라인 역할을 위한 전극으로 이용된다.
즉, 각 화소 영역에서 상기 화소 전극(53) 사이에 상기 데이터 라인(52) 및 화소 전극(53)에 평행하도록 제 1, 제 2 공통 전극(55a, 55b)이 형성되어 있다. 그리고, 상기 제 2 공통 라인(54b)과 화소 전극(53)은 일정 부분 오버랩되어 스토리지 커패시터를 형성한다.
여기서, 상기 데이터 라인(52)을 통하여 데이터 전압이 인가될 경우 상기 데이터 라인(52)에 오버랩되는 상기 제 1 공통전극(55a)에 커플링 전하로 인해 크로스 토크가 발생하기 때문에 상기 크로스 토크를 최소화 하기 위해 상기 데이터 라인(52)에 오버랩되는 상기 제 1 공통전극(55a)에 개구부를 형성한다.
상기 제 1 공통 전극(55a)이 연결된 제 1 공통 라인(54a)은 상기 크로스 토크를 방지하기 위해 제 1 공통전압이 인가되고, 상기 제 2 공통 전극(55b)이 연결된 제 2 공통 라인(54b)은 제 2 공통전압이 인가되어 상기 제 1 및 제 2 공통라인(54a, 54b)에 각각 서로 다른 공통전압이 인가된다.
이와 같은 본 발명의 제 1 실시예에 따른 횡전계 방식 액정표시장치를 보다 구체적으로 설명하면 다음과 같다.
도 10에 도시한 바와 같이, 하부 기판(50)상에 일정한 간격으로 복수개의 게이트 라인(도 9의 51)이 형성되고 동시에 상기 게이트 라인(51)에 평행한 방향으로 제 1, 제 2 공통 라인(도 9의 54a, 54b)이 형성된다. 이 때, 상기 각 화소 영역마다 상기 게이트 라인(51)에는 게이트 전극(도 9의 51a)이 돌출되도록 형성되고, 상기 제 1 공통 라인(54a)에는 제 1 공통 라인(54a)에 수직한 방향(다음에 형성될 데이터 라인 및 화소 전극에 평행한 방향)으로 제 1 공통 전극(55a)이 나중에 형성될 데이터 라인에 오버랩되도록 형성되며, 상기 제 2 공통 라인(54b)에는 제 2 공통 라인(54b)에 수직한 방향으로 제 2 공통 전극(55b)이 형성된다.
그리고, 상기 게이트 라인(51) 및 제 1, 제 2 공통 라인(54a, 54b)을 포함한 상기 하부 기판(50)의 전면에 게이트 절연막(58)이 형성되고, 상기 게이트 전극(도 9의 51a) 상측의 게이트 절연막(58)상에 반도체층(도 9의 51b, 도 10에는 도시되지 않음)이 형성되고, 상기 게이트 라인(51)과 수직한 방향으로 데이터 라인(52)이 형성되고 상기 화소 영역에 화소 전극(53)이 형성된다. 이 때, 상기 데이터 라인(51)에는 상기 반도체층 방향으로 돌출되도록 소오스 전극(도 9의 52a)이 형성되고 상기 화소 전극(53)은 상기 소오스 전극에 대향되는 상기 반도체층 일측에 드레인 전극이 돌출되도록 형성된다. 여기서, 상기 데이터 라인(52)과 상기 제 1 공통 전극(55a)은 오버랩 된다. 이때, 상기 데이터 라인(52)에 데이터 전압이 인가될 경우 상기 제 1 공통전극(55a)에 유도되는 커플링 전하를 줄이기 위해 상기 데이터 라인(52)에 대응하는 상기 제 1 공통전극(55a)에 개구부를 형성한다.
상기 데이터 라인(52) 및 화소 전극(53)을 포함하는 상기 하부 기판(50)의 전면에 보호막(59)이 형성되고, 상기 보호막(59)위에 제 1 배향막(63a)이 형성된다. 여기서, 상기 보호막(59)은 상기 데이터 라인(52) 및 화소 전극(53)이 형성된 하부 기판을 평탄화하기 위해 형성됨으로 상기 보호막을 형성하지 않아도 무방하다.
또한, 상부 기판(57)에는 상기 화소 영역을 제외한 상기 게이트 라인(51) 및 데이터 라인(52)에 대응되는 부분에 빛을 차단하기 위한 블랙매트릭스층(64)이 형성되고, 상기 각 화소 영역에 대응되는 부분에 색상을 구현하기 위한 R, G, B 칼라필터층(65)이 형성된다. 그리고, 상기 칼라필터층(65)을 포함한 상기 상부 기판 전면에 제 2 배향막(63b)이 형성된다.
여기서, 상기 하부기판(50)에 형성된 상기 데이터 라인(52)과 데이터 라인(52)에 인접한 제 1 공통전극(55a)이 오버랩되도록 형성되어 있으므로 상기 데이터 라인(52)의 주변을 통하여 유출되는 빛의 양이 작기 때문에 상기 데이터 라인(52)에 대응되는 상기 블랙매트릭스층(64)의 폭은 종래에 비해 감소될 수 있으므로, 종래에 비해 개구율을 높일 수 있다.
결국, 본 발명의 제 1 실시예에 따른 횡전계방식 액정표시장치는 데이터 라인(52)에 제 1 공통전극(55a)을 오버랩시켜 블랙매트릭스층(64)에 의해 차광되는 면적을 줄임으로써 개구율을 높일 수 있고, 상기 제 1 공통전극(55a)에 별도로 공통전압을 인가하는 제 1 공통라인(54a)을 구비하여 상기 데이터 라인(52)에 의해 제 1 공통전극(55a)에 유도되는 커플링 전하를 줄임으로써 크로스 토크를 방지할 수 있다.
한편, 도 11은 본 발명의 제 2 실시예에 따른 횡전계 방식 액정표시장치의 평면도이고, 도 12는 도 11의 Ⅲ-Ⅲ' 선상의 단면도이다.
도 11에 도시된 바와 같이, 본 발명의 제 2 실시예에 따른 횡전계 방식 액정표시장치는, 하부 기판(도시하지 않음)에 복수개의 게이트 라인(51)이 일 방향으로 배열되고, 상기 각 게이트 라인(51)에 수직한 방향으로 복수개의 데이터 라인(52)이 배열되어 화소 영역을 정의한다. 그리고, 상기 각 게이트 라인(51)과 각 데이터 라인(52)이 교차하는 부분에 박막트랜지스터(T)가 형성되고, 상기 박막트랜지스터(T)의 드레인 전극과 전기적으로 연결되어 각 화소 영역에 상기 데이터 라인(52)과 평행하게 화소 전극(53)이 형성된다. 또한, 상기 게이트 라인(51)과 대향되는 화소 영역의 일측에 상기 게이트 라인(51)과 평행하도록 제 1 공통 라인(54a)이 형성되고, 상기 게이트 라인(51)과 인접한 화소 영역의 다른 일측에 상기 제 1 공통 라인(54a)과 절연되고 상기 게이트 라인(51)과 평행하도록 제 2 공통 라인(54b)이 형성된다. 그리고, 상기 제 1 공통라인(54a)에 연결되어 상기 데이터 라인(52)에 인접한 부분에 상기 데이터 라인(52)에 평행하고 상기 데이터 라인(52)과 오버랩되도록 제 1 공통 전극(55a)이 형성되며, 상기 제 2 공통 라인(54b)에 연결되어 상기 화소 전극(53) 사이에 상기 화소 전극(53)과 평행하도록 제 2 공통 전극(55b)이 형성된다.
즉, 상기 제 1 공통 라인(54a) 및 제 1 공통 전극(55a)은 데이터 라인(52)과 공통 라인간의 커플링 방지용 쉴딩(shielding) 역할을 위한 라인이고, 제 2 공통 라인(54b) 및 제 2 공통 전극(55b)은 일반적인 IPS 전극용 공통 라인 역할을 위한 전극으로 이용된다.
즉, 각 화소 영역에서 상기 화소 전극(53) 사이에 상기 데이터 라인(52) 및 화소 전극(53)에 평행하도록 제 1, 제 2 공통 전극(55a, 55b)이 형성되어 있다. 그리고, 상기 제 2 공통 라인(54b)와 화소 전극(53)은 일정 부분 오버랩되어 스토리 지 커패시터를 형성한다.
여기서, 상기 데이터 라인(52)을 통하여 데이터 전압이 인가될 경우 상기 데이터 라인(52)에 오버랩되는 상기 제 1 공통전극(55a)에 커플링 전하로 인해 크로스 토크가 발생하기 때문에 상기 크로스 토크를 최소화 하기 위해 상기 데이터 라인(52)에 오버랩되는 상기 제 1 공통전극(55a)에 개구부를 형성한다.
상기 제 1 공통 전극(55a)이 연결된 제 1 공통 라인(54a)은 상기 크로스 토크를 방지하기 위해 제 1 공통전압이 인가되고, 상기 제 2 공통 전극(55b)이 연결된 제 2 공통 라인(54b)은 제 2 공통전압이 인가되어 상기 제 1 및 제 2 공통라인(54a, 54b)에 각각 서로 다른 공통전압이 인가된다.
그리고, 상기 제 1 공통전극(55a)과 오버랩되고 상기 화소 전극(53)과 일정 거리를 갖고 상기 화소 전극(53)에 평행하도록 제 3 공통 전극(55c)을 형성한다. 이 때, 상기 제 3 공통 전극(55c)은 콘택홀(56)을 통해 상기 제 2 공통라인(54b)에 전기적으로 연결되며, ITO와 같은 투명 도전성 금속으로 형성되고, 상기 화소 전극(53)과 제 1 공통 전극(55a) 사이에 위치된다.
여기서, 상기 데이터 라인(52)을 통하여 데이터 전압이 인가될 경우 각각 상기 데이터 라인(52) 상하측의 상기 제 1 공통전극(55a) 및 제 3 공통전극(55c)에 커플링 전하로 인해 크로스 토크가 발생하기 때문에 상기 크로스 토크를 최소화 하기 위해 상기 데이터 라인(52)에 오버랩되는 상기 제 1 공통전극(55a) 및 제 3 공통전극(55c)에 각각 개구부를 형성한다.
즉, 상기 데이터 라인(52)에 데이터 전압이 인가될 경우 상기 데이터 라인(52)에 오버랩하는 제 1 및 제 3 공통전극(55a, 55c)에 개구부를 형성하여 상기 데이터 전압에 의한 커플링 현상에 의해 발생되는 크로스 토크를 줄일 수 있고, 상기 제 1 및 제 3 공통전극(55a, 55c)들을 각각 연결하는 제 1 및 제 2 공통라인(54a, 54b)에 서로 다른 제 1 공통 전압 및 제 2 공통 전압을 인가하여 크로스 토크를 방지할 수 있다.
상기에서, 상기 데이터 라인(52)에 오버랩하는 상기 제 1 및 제 3 공통전극(55a, 55c)을 연결하여 크로스 토크를 방지하기 위해 상기 제 1 및 제 2 공통라인(54a, 54b)에 각각 인가되는 공통전압은 동일한 전압값을 가질 수 있지만, 상기 제 2 공통라인(54b)에 연결된 제 2 공통전극(55b)을 이용하여 상기 화소 전극(53)과 횡전계를 만들기 위해 별도의 공통전극이 필요할 수도 있으므로 상기 제 1 및 제 2 공통라인(54a, 54b)에 인가되는 공통전극들이 서로 다른 전압값을 가질 수 있다.
이와 같은 본 발명의 제 2 실시예에 따른 횡전계 방식 액정표시장치를 보다 구체적으로 설명하면 다음과 같다.
도 12에 도시한 바와 같이, 하부 기판(50)상에 일정한 간격으로 복수개의 게이트 라인(도 11의 51)이 형성되고 동시에 상기 게이트 라인(51)에 평행한 방향으로 제 1, 제 2 공통 라인(도 11의 54a, 54b)이 형성된다. 이 때, 상기 각 화소 영역마다 상기 게이트 라인(51)에는 게이트 전극(도 11의 51a)이 돌출되도록 형성되고, 상기 제 1 공통 라인(54a)에는 제 1 공통 라인(54a)에 수직한 방향(다음에 형성될 데이터 라인 및 화소 전극에 평행한 방향)으로 제 1 공통 전극(55a)이 나중에 형성될 데이터 라인에 오버랩되도록 형성되며, 상기 제 2 공통 라인(54b)에는 제 2 공통 라인(54b)에 수직한 방향으로 제 2 공통 전극(55b)이 형성된다.
그리고, 상기 게이트 라인(51) 및 제 1, 제 2 공통 라인(54a, 54b)을 포함한 상기 하부 기판(50)의 전면에 게이트 절연막(58)이 형성되고, 상기 게이트 전극(도 11의 51a) 상측의 게이트 절연막(58)상에 반도체층(도 11의 51b, 도 12에는 도시되지 않음)이 형성되고, 상기 게이트 라인(51)과 수직한 방향으로 데이터 라인(52)이 형성되고 상기 화소 영역에 화소 전극(53)이 형성된다. 이 때, 상기 데이터 라인(51)에는 상기 반도체층 방향으로 돌출되도록 소오스 전극(도 11의 52a)이 형성되고 상기 화소 전극(53)은 상기 소오스 전극에 대향되는 상기 반도체층 일측에 드레인 전극이 돌출되도록 형성된다. 여기서, 상기 데이터 라인(52)과 상기 제 1 공통 전극(55a)은 오버랩 된다. 이때, 상기 데이터 라인(52)에 데이터 전압이 인가될 경우 상기 제 1 공통전극(55a)에 유도되는 커플링 전하를 줄이기 위해 상기 데이터 라인(52)에 대응하는 상기 제 1 공통전극(55a)에 개구부를 형성한다.
상기 데이터 라인(52) 및 화소 전극(53)을 포함하는 상기 하부 기판(50)의 전면에 보호막(59)이 형성된다. 상기 제 2 공통 라인(54b)의 소정영역에 콘택홀(도 11의 56)이 형성되고, 상기 데이타 라인(52)에 인접한 부분의 보호막(59)위에 상기 화소 전극(53)에 평행하고 상기 제 1 공통 전극(55a)에 오버랩되며 상기 화소 전극(53)과 제 1 공통 전극(55a) 사이에 위치되고 상기 콘택홀(56)을 통해 상기 제 2 공통 라인(54b)에 전기적으로 연결되도록 제 3 공통 전극(55c)이 형성된다. 그리고, 상기 제 3 공통 전극(55c)을 포함한 상기 보호막(59)위에 제 1 배향막(63a)이 형성된다.
또한, 상부 기판(57)에는 상기 화소 영역을 제외한 상기 게이트 라인(51) 및 데이터 라인(52)에 대응되는 부분에 빛을 차단하기 위한 블랙매트릭스층(64)이 형성되고, 상기 각 화소 영역에 대응되는 부분에 색상을 구현하기 위한 R, G, B 칼라필터층(65)이 형성된다. 그리고, 상기 칼라필터층(65)을 포함한 상기 상부 기판 전면에 제 2 배향막(63b)이 형성된다.
결국, 본 발명의 제 2 실시예에 따른 횡전계방식 액정표시장치는 데이터 라인(52)에 제 1 공통전극(55a)을 오버랩시켜 블랙매트릭스층(64)에 의해 차광되는 면적을 줄임으로써 개구율을 높일 수 있고, 상기 제 1 공통전극(55a)에 별도로 공통전압을 인가하는 제 1 공통라인(54a)을 구비하여 상기 데이터 라인(52)에 의해 제 1 공통전극(55a)에 유도되는 커플링 전하를 줄임으로써 크로스 토크를 방지할 수 있다. 또한, 상기 제 1 공통 전극(55a)과 화소 전극(53) 사이에 상기 제 2 공통 라인에 연결되도록 제 3 공통 전극(55c)을 형성하므로, 본 발명의 제 1 실시예의 횡전계 방식 액정표시장치에 비해 원도우 영역(window 1)의 커플링을 줄일 수 있다.
이상 설명한 바와 같은 본 발명의 횡전계 방식 액정표시장치에 있어서는 다음과 같은 효과가 있다.
첫째, 본 발명에 따른 횡전계 방식 액정표시장치는 데이터 라인에 인접한 제 1 공통전극을 상기 데이터 라인에 오버랩되도록 형성하고 상대적으로 블랙매트릭스 층의 폭을 줄일 수 있으므로 액정표시장치의 개구율을 높일 수 있다.
둘째, 횡전계를 발생하기 위한 공통 전압과 다른 공통 전압을 상기 제 1 공통전극에 인가하므로 상기 데이터 라인에 의해 제 1 공통전극에 유도되는 커플링 전하를 줄임으로써 크로스 토크를 방지할 수 있다.
셋째, 횡전계를 발생하기 위한 공통 전압이 인가되는 상기 제 2 공통 라인에 연결되고 상기 제 1 공통 전극과 화소 전극 사이에 위치되도록 제 3 공통 전극을 형성하므로, 데이터 라인과 화소 전극 사이의 원도우 영역의 커플링을 줄일 수 있다.

Claims (11)

  1. 화소 영역을 정의 하기 위해 서로 수직한 방향으로 형성되는 게이트 라인 및 데이터 라인;
    상기 게이트 라인과 데이터 라인이 교차하는 부분에 형성되며, 게이트 전극, 반도체층, 소오스 및 드레인 전극으로 이루어진 박막트랜지스터;
    상기 화소 영역의 일측에 상기 게이트 라인과 평행하게 형성되는 제 1 공통 라인;
    상기 게이트 라인과 인접한 상기 화소 영역의 다른 일측에 상기 제 1 공통 라인과 절연되고 상기 게이트 라인과 평행하도록 형성되는 제 2 공통 라인;
    상기 제 1 공통 라인에 연결되어 각 화소 영역에 상기 데이터 라인에 평행한 방향으로 형성되고 상기 데이터 라인에 오버랩되도록 형성되는 제 1 공통 전극;
    상기 제 2 공통 라인에 연결되어 각 화소 영역에 형성되는 제 2 공통 전극; 그리고,
    상기 박막트랜지스터의 드레인 전극에 연결되고 각 화소 영역에 상기 제 2 공통 전극 사이에 형성되는 화소 전극을 포함하여 구성됨을 특징으로 하는 횡전계 방식 액정표시장치.
  2. 제 1 항에 있어서,
    상기 제 1 공통전극은 상기 데이터 라인과 오버랩되는 부분에 개구부를 갖는 것을 특징으로 하는 횡전계방식 액정표시장치.
  3. 제 1 항에 있어서,
    상기 제 1 및 제 2 공통 라인에는 각각 서로 다른 공통전압이 인가됨을 특징으로 하는 횡전계방식 액정표시장치.
  4. 제 1 항에 있어서,
    상기 제 1 공통 전극은 상기 게이트 라인과 동일한 물질로 형성됨을 특징으로 하는 횡전계방식 액정표시장치.
  5. 화소 영역을 정의 하기 위해 서로 수직한 방향으로 형성되는 게이트 라인 및 데이터 라인;
    상기 게이트 라인과 데이터 라인이 교차하는 부분에 형성되며, 게이트 전극, 반도체층, 소오스 및 드레인 전극으로 이루어진 박막트랜지스터;
    상기 박막트랜지스터의 드레인 전극에 연결되고 각 화소 영역에 상기 데이터 라인과 평행하게 형성되는 화소 전극;
    상기 화소 영역의 일측에 상기 게이트 라인과 평행하게 형성되는 제 1 공통 라인;
    상기 게이트 라인과 인접한 상기 화소 영역의 다른 일측에 상기 제 1 공통 라인과 절연되고 상기 게이트 라인과 평행하도록 형성되는 제 2 공통 라인;
    상기 제 1 공통 라인에 연결되어 상기 데이터 라인에 인접한 영역에 상기 데이터 라인에 평행하고 오버랩되도록 형성되는 제 1 공통 전극;
    상기 제 2 공통 라인에 연결되어 각 화소 영역의 화소 전극 사이에 상기 화소 전극과 평행하게 형성되는 제 2 공통 전극; 그리고,
    상기 제 2 공통 라인에 연결되고 상기 제 1 공통 전극과 화소 전극 사이에 형성되는 제 3 공통 전극을 포함하여 구성됨을 특징으로 하는 횡전계 방식 액정표시장치.
  6. 제 5 항에 있어서,
    상기 제 1 공통전극은 상기 데이터 라인과 오버랩되는 부분에 개구부를 갖는 것을 특징으로 하는 횡전계방식 액정표시장치.
  7. 제 5 항에 있어서,
    상기 제 1 및 제 2 공통 라인에는 각각 서로 다른 공통전압이 인가됨을 특징으로 하는 횡전계방식 액정표시장치.
  8. 제 5 항에 있어서,
    상기 제 3 공통 전극은 상기 제 1 공통 전극과 오버랩됨을 특징으로 하는 횡전계 방식 액정표시장치.
  9. 제 5 항에 있어서,
    상기 제 3 공통전극은 투명 도전성 금속으로 이루어짐을 특징으로 하는 횡전계 방식 액정표시장치.
  10. 제 5 항에 있어서,
    상기 제 3 공통전극은 상기 제 2 공통 라인과 콘택 홀을 통하여 연결되어짐을 특징으로 하는 횡전계 방식 액정표시장치.
  11. 제 5 항에 있어서,
    상기 제 1 공통 전극은 상기 게이트 라인과 동일한 물질로 형성됨을 특징으로 하는 횡전계 방식 액정표시장치.
KR1020030038304A 2003-06-13 2003-06-13 횡전계 방식 액정표시장치 KR100949491B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030038304A KR100949491B1 (ko) 2003-06-13 2003-06-13 횡전계 방식 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030038304A KR100949491B1 (ko) 2003-06-13 2003-06-13 횡전계 방식 액정표시장치

Publications (2)

Publication Number Publication Date
KR20040107288A KR20040107288A (ko) 2004-12-20
KR100949491B1 true KR100949491B1 (ko) 2010-03-24

Family

ID=37381551

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030038304A KR100949491B1 (ko) 2003-06-13 2003-06-13 횡전계 방식 액정표시장치

Country Status (1)

Country Link
KR (1) KR100949491B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101137866B1 (ko) * 2005-06-30 2012-04-23 엘지디스플레이 주식회사 횡전계방식 액정표시소자
KR102122530B1 (ko) * 2013-12-10 2020-06-12 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980033012A (ko) * 1996-10-21 1998-07-25 윤종용 평면 구동 방식의 액정 표시 장치
KR100266189B1 (ko) * 1996-06-21 2000-09-15 가네꼬 히사시 액티브매트릭스액정디스플레이패널및그것을위한배선설계방법
KR20020041327A (ko) * 2000-04-05 2002-06-01 모리시타 요이찌 액정표시패널

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100266189B1 (ko) * 1996-06-21 2000-09-15 가네꼬 히사시 액티브매트릭스액정디스플레이패널및그것을위한배선설계방법
KR19980033012A (ko) * 1996-10-21 1998-07-25 윤종용 평면 구동 방식의 액정 표시 장치
KR20020041327A (ko) * 2000-04-05 2002-06-01 모리시타 요이찌 액정표시패널

Also Published As

Publication number Publication date
KR20040107288A (ko) 2004-12-20

Similar Documents

Publication Publication Date Title
US7453086B2 (en) Thin film transistor panel
KR100763172B1 (ko) 수직배향모드 액정표시소자
KR20070016853A (ko) 액정 표시 장치
KR101016525B1 (ko) 수평전계방식 액정표시소자
KR102168876B1 (ko) 액정 표시 장치
KR101283365B1 (ko) 액정표시장치
TWI241445B (en) Multi-domain homeotropic alignment liquid crystal display panel
US7542115B2 (en) Semi-transmissive liquid crystal display panel
KR100577299B1 (ko) 액정표시장치
KR100989165B1 (ko) 횡전계 방식 액정표시장치 및 제조 방법
KR20050114125A (ko) 원형전극 횡전계방식 액정표시소자
KR100949491B1 (ko) 횡전계 방식 액정표시장치
CN114675441A (zh) 宽窄视角分区域可切换的显示面板及驱动方法、显示装置
KR20080001900A (ko) 수평 전계형 액정표시장치 및 그 제조 방법
KR100411974B1 (ko) 액정 표시 장치
US9377656B2 (en) Liquid crystal display device
KR101912937B1 (ko) 하이브리드 모드 수평 전계형 액정표시장치
KR101385460B1 (ko) 액정표시장치
KR101023718B1 (ko) 액정표시장치 및 그의 제조방법
KR100789456B1 (ko) 횡전계모드 액정표시소자
KR20060129869A (ko) 수평전계방식 액정표시소자 및 그 제조방법
KR20080107057A (ko) 액정표시장치
KR101023731B1 (ko) 액정표시장치
KR100954334B1 (ko) 액정표시장치
KR101429902B1 (ko) 횡전계 방식의 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180213

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20200219

Year of fee payment: 11