KR100954334B1 - 액정표시장치 - Google Patents
액정표시장치 Download PDFInfo
- Publication number
- KR100954334B1 KR100954334B1 KR1020030084542A KR20030084542A KR100954334B1 KR 100954334 B1 KR100954334 B1 KR 100954334B1 KR 1020030084542 A KR1020030084542 A KR 1020030084542A KR 20030084542 A KR20030084542 A KR 20030084542A KR 100954334 B1 KR100954334 B1 KR 100954334B1
- Authority
- KR
- South Korea
- Prior art keywords
- black matrix
- dummy
- matrix layer
- liquid crystal
- upper substrate
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 77
- 239000000758 substrate Substances 0.000 claims abstract description 93
- 239000011159 matrix material Substances 0.000 claims abstract description 76
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims abstract description 42
- 229910052709 silver Inorganic materials 0.000 claims abstract description 42
- 239000004332 silver Substances 0.000 claims abstract description 42
- 239000010409 thin film Substances 0.000 claims description 9
- 239000010408 film Substances 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 7
- 230000005684 electric field Effects 0.000 description 6
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000003566 sealing material Substances 0.000 description 2
- 210000002858 crystal cell Anatomy 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003204 osmotic effect Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
- G06Q50/00—Information and communication technology [ICT] specially adapted for implementation of business processes of specific business sectors, e.g. utilities or tourism
- G06Q50/10—Services
Landscapes
- Business, Economics & Management (AREA)
- Tourism & Hospitality (AREA)
- Liquid Crystal (AREA)
- Marketing (AREA)
- General Health & Medical Sciences (AREA)
- Human Resources & Organizations (AREA)
- Economics (AREA)
- Primary Health Care (AREA)
- Strategic Management (AREA)
- Physics & Mathematics (AREA)
- General Business, Economics & Management (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Health & Medical Sciences (AREA)
Abstract
빛샘 현상을 방지하고, 상부기판의 공통전극과 EMI 신호 인가용 블랙 매트릭스층이 쇼트되는 것을 방지하여 EMI 특성을 향상시키기에 알맞은 액정표시장치를 제공하기 위한 것으로, 이와 같은 목적을 달성하기 위한 액정표시장치는, 복수개의 화소영역에 화소전극이 매트릭스 형태로 배열되어 있는 하부기판과; 상기 하부기판과 일정 공간 대향되어 있는 상부기판과; 상기 상,하부기판 사이에 충진된 액정층과; 상기 화소영역을 제외한 상기 상부기판의 액티브영역 및 더미 영역에 형성된 블랙 매트릭스층과; 상기 상부기판의 모서리 영역에 격리 형성된 제 1 더미 블랙 매트릭스층과; 상기 모서리 부분의 제 1 더미 블랙 매트릭스층과 콘택되도록 모서리 방향까지 연장 형성된 공통전극과; 상기 제 1 더미 블랙 매트릭스층과 격리되어 상기 상,하부 더미영역에 형성된 제 2 더미 블랙 매트릭스층과; 상기 제 1, 제 2 더미 블랙 매트릭스층 각각에 연결되도록 배치된 제 1, 제 2 은접점들로 구성된 것을 특징으로 한다.
블랙 매트릭스, 은접점, 공통전극, EMI
Description
도 1은 종래 기술에 따른 TN 액정표시장치의 일부를 나타낸 분해 사시도
도 2는 은접점(Ag dot)을 구비한 종래의 액정표시장치의 평면도
도 3은 은접점을 구비한 종래의 액정표시장치의 구조 단면도
도 4는 종래 기술에 따른 액정표시장치의 상부기판의 평면도
도 5a는 본 발명에 따른 액정표시장치의 상부기판의 평면도
도 5b는 본 발명의 상부기판의 블랙 매트릭스를 도시한 평면도
도 6은 도 5a의 Ⅰ-Ⅰ' 선상을 자른 구조 단면도
* 도면의 주요부분에 대한 부호의 설명 *
50 : 하부기판 51a : 게이트전극
52 : 게이트절연막 53 : 액티브층
53a : 오믹 콘택층 54 : 화소전극
55a, 55b : 소오스,드레인전극 56, 65 : 배향막
58 : 공통전압배선 60 : 상부기판
61 : 블랙 매트릭스층 61a : 제 1 더미 블랙 매트릭스층
61b : 제 2 더미 블랙 매트릭스층 62 : 칼라필터층
63 : 오버 코트층 64 : 공통전극
70 : 액정층 71 : 스페이서
72 : 씨일재 73a, 73b : 제 1, 제 2 은접점
본 발명은 액정표시장치(Liquid Crystal Display Device: LCD)에 관한 것으로, 보다 구체적으로는 상부기판의 공통전극과 블랙 매트릭스층의 쇼트(short)를 방지하기에 알맞은 액정표시장치에 관한 것이다.
정보화 사회가 발전함에 따라 표시장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display)등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시장치로 활용되고 있다.
그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 장점으로 인하여 이동형 화상 표시장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송신호를 수신하여 디스플레이하는 텔레비전, 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.
이와 같이 액정표시장치가 여러 분야에서 화면 표시장치로서의 역할을 하기 위해 여러 가지 기술적인 발전이 이루어졌음에도 불구하고 화면 표시장치로서 화상 의 품질을 높이는 작업은 상기 장점과 배치되는 면이 많이 있다.
따라서, 액정표시장치가 일반적인 화면 표시장치로서 다양한 부분에 사용되기 위해서는 경량, 박형, 저 소비전력의 특징을 유지하면서도 고정세, 고휘도, 대면적 등 고품위 화상을 얼마나 구현할 수 있는가에 발전의 관건이 걸려 있다고 할 수 있다.
이하, 첨부 도면을 참조하여 일반적인 액정표시장치 및 종래 기술에 따른 액정표시장치에 대하여 설명하기로 한다.
도 1은 일반적인 TN 액정표시장치의 일부를 나타낸 분해 사시도이다.
그리고, 도 2는 은접점(Ag dot)을 구비한 종래의 액정표시장치의 평면도이고, 도 3은 은접점을 구비한 종래의 액정표시장치의 구조 단면도이다.
그리고, 도 4는 종래 기술에 따른 액정표시장치의 상부기판의 평면도이다.
액정표시장치는 도 1, 도 2, 도 3에 도시한 바와 같이, 일정 공간을 갖고 합착된 하부기판(10) 및 상부기판(20)과, 상기 하부기판(10)과 상부기판(20) 사이에 주입된 액정층(30)으로 구성되어 있다.
보다 구체적으로 설명하면, 하부기판(10)에는 화소영역(P)을 정의하기 위하여 일정한 간격을 갖고 일방향으로 복수개의 게이트 라인이 배열되고, 상기 게이트 라인에 수직한 방향으로 일정한 간격을 갖고 복수개의 데이터 라인이 배열되며, 상기 게이트 라인과 데이터 라인이 교차하는 각 화소영역(P)에는 화소전극(14)이 형성되고, 상기 각 게이트 라인과 데이터 라인이 교차하는 부분에 박막 트랜지스터(T)가 형성되어 있다.
그리고 상부기판(20)에는 상기 화소영역(P)을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층(21)과, 컬러 색상을 표현하기 위한 R,G,B 컬러 필터층(22)과, 화상을 구현하기 위한 공통전극(24)이 형성되어 있다. 블랙 매트릭스층(21)과 컬러 필터층(22) 상부에는 오버 코트층(23)이 더 형성되어 있다.
여기서, 상기 박막 트랜지스터(T)는 상기 게이트 라인으로부터 돌출된 게이트 전극(11a)과, 전면에 형성된 게이트 절연막(12)과 상기 게이트 전극(11a) 상측의 게이트 절연막(12)위에 형성된 액티브층(13)과, 상기 데이터 라인으로부터 돌출된 소오스 전극(15a)과, 상기 소오스 전극(15a)과 이격되어 대향되도록 형성된 드레인 전극(15b)으로 구성된다.
상기 화소전극(14)은 인듐-틴-옥사이드(indium-tin-oxide : ITO)와 같이 빛의 투과율이 비교적 뛰어난 투명 도전성 금속을 사용한다.
이와 같은 상기 상,하부기판(20,10)은 스페이서(spacer)(31)에 의해 일정 공간을 갖고 액정 주입구를 갖는 씨일재(32)에 의해 합착되며 상기 두 기판 사이에는 액정이 주입되어 있다.
전술한 바와 같이 구성되는 액정표시장치는 상,하부기판(20,10) 사이에 위치한 액정층(30)이 상기 박막 트랜지스터(T)로부터 화소전극에 인가된 신호 및 상부기판(20)의 공통전극(24)에 인가된 신호에 의해 배향되고, 상기 액정층(30)의 배향 정도에 따라 액정층(30)을 투과하는 빛의 양을 조절하는 방식으로 화상을 표현할 수 있다.
또한, 상기에서 공통전극이 하부기판에 형성될 경우에는 횡전계방식의 액정 표시장치로써, 액정이 횡전계에 의해서 구동하게 된다.
종래기술에 따른 액정표시장치는, 상기에 기술한 일반적인 액정표시장치의 구성외에도, 하부기판(10)상에 외부로부터 공통전압을 인가받는 공통전압배선(18)이 구비되어 있고, 상부기판(20)의 공통전극(24)은 은접점(33)을 통해 공통전압배선(18)에 연결되어 있다. 즉, 공통전극(24)은 은접점(33)을 통해 공통전압을 인가받게 된다.
도면에는 도시되어 있지 않지만, 상기 공통전압배선(18)은 하부기판(10)의 게이트라인과 데이터라인의 끝단에 형성된 게이트 패드와 데이터 패드의 끝단에서 각각 연장되어 있고, 또한 상기 하부기판(10)에 형성되어 있는 공통전압배선(18)은 모두 하나로 연결되어 있다.
상술한 바와 같이, 하부기판(10)의 공통전압배선(18)과 상부기판(20)의 공통전극(24)은 제 1 은접점(33)에 의해 연결되는데, 상기 제 1 은접점(33)을 이용하여 하부기판(10)의 공통전압배선(18)과 상부기판(20)의 공통전극(24)을 연결할 때, 제 1 은접점(33)은 상부기판(20)의 더미영역에 복수개 형성될 수 있는데, 종래에는 도 2와 도 4에 도시한 바와 같이 모서리 더미영역에 4개 형성된 예를 도시하였다.
그리고 상,하부 더미영역에 2개씩 4개의 제 2 은접점(33a)이 형성되어 있다. 상기에서 모서리에 형성된 4개의 제 1 은접점(33)은 공통전압이 인가될 Vcom용 Ag-Dot이고, 상,하부 가장자리에 형성된 4개의 제 2 은접점(33a)은 전자기 방해 보호(EMI shield)용 Ag-Dot이다.
또한, 상기와 같이 구성된 액정표시장치는 전자기 방해(Electro Magnetic Interference: 이하 "EMI"라 한다) 특성을 향상시키기 위해서 상부기판(20)의 블랙 매트릭스층(21)에 EMI 신호를 인가하는데, EMI 신호를 블랙 매트릭스층에 인가할 경우, 상부기판(20)의 블랙 매트릭스층(BM) 상부에 추가적으로 유기절연막(미도시)이 형성된다. 이때 유기절연막은 도면에는 도시되어 있지 않지만, 씨일재와의 접착력이 좋지 않기 때문에 씨일재 내부에만 형성된다.
상기 전자기 방해(EMI)란, 액정표시장치를 구동하기 위한 구동회로에서 최초의 신호 입력시점에서부터 타이밍 컨트롤러까지 여러 단계의 신호를 처리하기 위한 인쇄회로기판(Printed Circuit Board; PCB)을 설계할 때, 많은 수의 고주파 배선을 형성하게 됨에 따라 발생하는 것으로, 이러한 전자기 방해(EMI)의 영향은 고해상도로 액정표시장치를 구동함에 따라 더욱 부각되는 문제점이다.
상기에서와 같이 전자기 방해 신호(EMI Signal)를 블랙 매트릭스층(21)에 인가할 때, 상부기판(20)의 블랙 매트릭스층(21)과 공통전극(24)이 쇼트되는 것을 방지하기 위해서 공통전압이 인가될 제 1 은접점(33)이 형성된 모서리 부분의 블랙 매트릭스층(21)은 제거되어 있다.
그러나 이와 같이 제 1 은접점(33)이 형성될 부분의 블랙 매트릭스층(21)을 제거하면 블랙 매트릭스층과 공통전극이 쇼트되는 문제는 해결되지만, 블랙 매트릭스층이 제거된 부분에서 빛샘 현상이 발생하게되는 문제가 생긴다.
본 발명은 상기 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 빛샘 현상을 방지하고, 상부기판의 공통전극과 EMI 신호 인가용 블랙 매트릭스층이 쇼트되는 것을 방지하여 EMI 특성을 향상시키기에 알맞은 액정표시장치를 제공하는데 있다.
상기 목적을 달성하기 위한, 본 발명의 액정표시장치는 복수개의 화소영역에 화소전극이 매트릭스 형태로 배열되어 있는 하부기판과; 상기 하부기판과 일정 공간 대향되어 있는 상부기판과; 상기 상,하부기판 사이에 충진된 액정층과; 상기 화소영역을 제외한 상기 상부기판의 액티브영역 및 더미 영역에 형성된 블랙 매트릭스층과; 상기 상부기판의 모서리 영역에 격리 형성된 제 1 더미 블랙 매트릭스층과; 상기 모서리 부분의 제 1 더미 블랙 매트릭스층과 콘택되도록 모서리 방향까지 연장 형성된 공통전극과; 상기 제 1 더미 블랙 매트릭스층과 격리되어 상기 상,하부 더미영역에 형성된 제 2 더미 블랙 매트릭스층과; 상기 제 1, 제 2 더미 블랙 매트릭스층 각각에 연결되도록 배치된 제 1, 제 2 은접점들로 구성된 것을 특징으로 한다.
상기 제 1 은접점들은 상기 상부기판의 더미영역 모서리 부분을 통해 상기 공통전극에 공통전압을 인가하기 위한 공통전압 인가용 은접점인 것을 특징으로 한다.
상기 제 2 은접점들은 상기 상부기판의 상,하부 더미영역에 형성된 상기 제 2 더미 블랙 매트릭스층과 연결되어 있는 것을 특징으로 한다.
상기 제 2 은접점들은 상기 상부기판의 상,하부 더미영역에 형성된 상기 제 2 더미 블랙 매트릭스층에 전자기 방해(Electro Magnetic Interference:EMI) 신호 를 인가하기 위한 은접점인 것을 특징으로 한다.
상기 제 2 더미 블랙 매트릭스층과 상기 공통전극이 격리되도록 상기 상부기판의 상기 블랙 매트릭스층 상부에 오버 코트층이 더 구비되어 있는 것을 특징으로 한다.
상기 오버 코트층은 유기절연막으로 구성된 것을 특징으로 한다.
상기 하부기판에는 서로 종횡으로 교차되어 화소영역을 정의하는 복수개의 게이트라인 및 데이터라인과; 상기 게이트 라인과 상기 데이터 라인이 교차하는 각 화소영역(P)에 형성된 상기 화소전극과; 상기 각 게이트 라인과 데이터 라인이 교차하는 부분에 형성된 박막 트랜지스터(T)로 구성되는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 액정표시장치에 대하여 설명한다.
도 5a는 본 발명에 따른 액정표시장치의 상부기판의 평면도이고, 도 5b는 본 발명의 상부기판의 블랙 매트릭스를 도시한 평면도이며, 도 6은 도 5a의 Ⅰ-Ⅰ'의 구조 단면도이다.
본 발명에 따른 액정표시장치는 EMI 신호가 인가되는 블랙 매트릭스층과 공통전압이 인가되는 공통전극(블랙 매트릭스층)을 격리시키는 것에 구성적 특징이 있다.
좀 더 자세하게는, 도 5a, 도 5b 및 도 6에 도시된 바와 같이, 일정 공간을 갖고 합착된 하부기판(50) 및 상부기판(60)과, 상기 하부기판(50)과 상부기판(60) 사이에 충진된 액정층(70)으로 구성되어 있다. 상기에서 하부기판(50)은 박막 트랜 지스터 어레이 기판이고, 상부기판(60)은 칼라필터 어레이 기판을 의미한다.
보다 구체적으로 설명하면, 상기 하부기판(50)에는 서로 종횡으로 교차되어 화소영역(P)을 정의하는 복수개의 게이트라인 및 데이터라인이 형성되어 있고, 상기 게이트 라인과 데이터 라인이 교차하는 각 화소영역(P)에는 화소전극(54)이 형성되어 있고, 상기 각 게이트 라인과 데이터 라인이 교차하는 부분에 박막 트랜지스터(TFT)가 형성되어 있다.
그리고 상기 상부기판(60)에는 상기 화소영역(P)을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층(61)과, 컬러 색상을 표현하기 위한 R,G,B 컬러 필터층(62)과, 화상을 구현하기 위한 공통전극(64)으로 구성되어 있다.
그리고 상기 상,하부기판(60,50)의 최상층에는 배향막(65,56)이 각각 형성되어 있다.
여기서, 상기 박막 트랜지스터(TFT)는 상기 게이트 라인으로부터 돌출된 게이트 전극(51a)과, 전면에 형성된 게이트 절연막(52)과 상기 게이트 전극(51a) 상측의 게이트 절연막(52) 위에 형성된 액티브층(53)과, 상기 데이터 라인으로부터 돌출된 소오스 전극(55a)과, 상기 소오스 전극(55a)과 이격되어 대향되도록 형성된 드레인 전극(55b)으로 구성된다. 이때 상기 액티브층(53)과 소오스전극(55a), 액티브층(53)과 드레인전극(55b)의 사이에는 오믹콘택층(53a)이 추가로 형성될 수 있다.
상기 화소전극(54)은 인듐-틴-옥사이드(indium-tin-oxide : ITO)와 같이 빛의 투과율이 비교적 뛰어난 투명 도전성 금속을 사용한다.
이와 같은 상기 상,하부기판(60,50)은 스페이서(spacer)(71)에 의해 일정 공간을 갖고 액정 주입구를 갖는 씨일재(72)에 의해 합착되며 상기 두 기판 사이에는 액정이 주입되어 있다.
이때, 액정 주입 방법은 상기 실재에 의해 합착된 두 기판 사이를 진공 상태로 유지하여 액정 용기에 상기 액정 주입구가 잠기도록 하면 삼투압 현상에 의해 액정이 두 기판 사이에 주입된다. 이와 같이 액정이 주입되면 상기 액정 주입구를 밀봉재로 밀봉하게 된다.
한편, 상기 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다.
상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의하여 편광된 빛이 임의로 변조되어 화상정보를 표현할 수 있다.
이러한 액정은 전기적인 특정분류에 따라 유전율 이방성이 양(+)인 포지티브 액정과 음(-)인 네거티브 액정으로 구분될 수 있으며, 유전율 이방성이 양인 액정분자는 전기장이 인가되는 방향으로 액정분자의 장축이 평행하게 배열하고, 유전율 이방성이 음인 액정분자는 전기장이 인가되는 방향과 액정분자의 장축이 수직하게 배열한다.
전술한 바와 같이 구성되는 액정표시장치는 상,하부기판(60,50) 사이에 위치 한 액정층(70)이 상기 박막 트랜지스터(TFT)로부터 화소전극(54)에 인가된 신호 및 상부기판(60)의 공통전극(64)에 인가된 신호에 의해 배향되고, 상기 액정층(70)의 배향 정도에 따라 액정층(70)을 투과하는 빛의 양을 조절하는 방식으로 화상을 표현할 수 있다.
전술한 바와 같은 액정표시장치는 상-하로 걸리는 전기장에 의해 액정을 구동하는 방식으로, 투과율과 개구율 등의 특성이 우수하며, 상부기판(60)의 공통전극(64)이 접지역할을 하게 되어 정전기로 인한 액정 셀의 파괴를 방지할 수 있다.
또한, 상기에서 공통전극이 하부기판에 형성될 경우에는 횡전계방식의 액정표시장치로써, 액정이 횡전계에 의해서 구동하게 된다.
본 발명에 따른 액정표시장치는 상기에 기술한 구성외에도, 상부기판(60)의 액티브영역을 제외한 모서리의 더미영역에는 제 1 더미 블랙 매트릭스층(61a)이 구비되어 있고, 모서리를 제외한 상,하 더미영역에는 제 2 더미 블랙 매트릭스층(61b)이 구비되어 있으며, 상기 씨일재(72)내의 상부기판(60)상에는 유기절연막으로 구성된 오버 코트층(63)이 더 형성되어 있으며, 상기 공통전극(64)은 모서리 영역의 제 1 더미 블랙 매트릭스층(61a)과 콘택되도록 4 모서리 방향으로 연장 형성되어 있다.
이때 공통전극(64)은 오버 코트층(63)에 의해서 블랙 매트릭스층(61) 및 제 2 더미 블랙 매트릭스층(61b)과 절연되는데, 이때 제 2 블랙 매트릭스층(61b)은 상,하부 더미영역 뿐만아니라 좌,우측 더미영역에도 형성될 수 있다.
또한, 하부기판(50)상에는 외부로부터 공통전압을 인가 받는 공통전압배선(58)들이 더 형성되어 있고, 상부기판(60)의 공통전극(64)과 하부기판(50)의 공통전압배선(58)을 연결하기 위한 제 1 은접점(73a)이 구비되어 있다. 즉, 공통전극(64)은 제 1 은접점(73a)을 통해 공통전압배선(58)과 연결되어 공통전압을 인가받게 된다.
상기 공통전압배선(58)들은 도면에는 도시되어 있지 않지만, 하부기판(50)의 게이트라인과 데이터라인의 끝단에 형성된 게이트 패드와 데이터 패드의 끝단에서 각각 연장되어 있으며, 모두 하나로 연결되어 있다.
상기에서 하부기판(50)의 공통전압배선(58)을 통해 공통전압을 상부기판(60)의 공통전극에 인가하기 위한 제 1 은접점(73a)은, 상부기판(60)의 더미영역에 복수개 형성될 수 있는데, 본 발명에서는 모서리 더미영역에 4개의 제 1 은접점(73a)이 연결된 예를 도시하였다.
그리고 상부기판(60)의 상,하부 더미영역에 형성된 제 2 더미 블랙매트릭스층(61b)에는 전자기 방해 신호가 인가되는데, 이때 전자기 방해 신호는 제 2 은접점(73b)을 통해서 인가된다. 본 발명에서는 상,하부 더미영역에 각각 2개씩 4개의 제 2 은접점(73b)이 형성된 예를 도시하였다.
상기에서와 같이 본 발명은 공통전압과 전자기 방해 신호가 제 1, 제 2 은접점(73a,73b)들을 통해 각각 인가되는데, 모서리 부분에 형성된 4개의 제 1 은접점(73a)들은 공통전압이 인가될 Vcom용 Ag-Dot이고, 상,하부 더미영역에 형성된 4개의 제 2 은접점(73b)들은 전자기 방해 보호(EMI shield)용 Ag-Dot이다.
상기와 같이 구성된 액정표시장치는 전자기 방해(Electro Magnetic Interference: 이하 "EMI"라 한다) 특성을 향상시키기 위해서 상부기판(60)의 제 2 더미 블랙 매트릭스층(61b)에 EMI 신호를 인가한다.
전자기 방해(EMI)란, 액정표시장치를 구동하기 위한 구동회로에서 최초의 신호 입력시점에서부터 타이밍 컨트롤러까지 여러 단계의 신호를 처리하기 위한 인쇄회로기판(Printed Circuit Board; PCB)을 설계할 때, 많은 수의 고주파 배선을 형성하게 됨에 따라 발생하는 것으로, 이러한 전자기 방해(EMI)의 영향은 고해상도로 액정표시장치를 구동함에 따라 더욱 부각되는 문제점이다.
상기 전자기 방해 신호(EMI Signal)를 상부기판(60)의 상,하부 더미영역에 형성된 제 2 더미 블랙 매트릭스층(61b)에 인가할 경우, 공통전압 인가용 제 1 은접점(73a)이 형성될 부분(상부기판(60)의 모서리 부분)에 형성된 제 1 더미 블랙 매트릭스층(61a)은 EMI 신호 인가용 제 2 은접점(73b)이 형성될 부분의 블랙 매트릭스층(61)과 쇼트(short)되는 것을 방지하기 위해서, 상,하부 더미영역의 블랙 매트릭스층(61)과 서로 격리되어 있어야 한다.
즉, 도 5a, 도 5b, 도 6에 도시한 바와 같이, 상부기판(60)에는 화소영역을 제외한 영역에 블랙 매트릭스층(61)이 형성되어 있는데, 이때 제 1 은접점(73a)을 통해 공통전압이 인가될 모서리 부분에 형성된 상기 제 1 더미 블랙 매트릭스층(61a)은 제 2 은접점(73b)을 통해 EMI 신호가 인가될 상,하부 더미영역 부분의 제 2 더미 블랙 매트릭스층(61b)과 격리되어 있다.
상기에서와 같이 공통전압을 인가하기 위한 제 1 은접점(73a)이 형성될 모서리 부분의 제 1 더미 블랙 매트릭스층(61a)을 EMI 신호가 인가될 제 2 더미 블랙 매트릭스층(61b)과 격리 형성하면, EMI 보호(shield)용 신호가 인가될 제 2 더미 블랙 매트릭스층(61b)과 공통전압이 인가될 공통전극(64)이 쇼트되는 것을 방지할 수 있다.
또한, 제 1 은접점들이 형성되는 모서리 부분의 제 1 더미 블랙 매트릭스층을 제거하지 않고 격리시켜 남겨둠으로써 이 부분에서 빛샘 현상이 발생하는 것도 방지 할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 이탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서, 본 발명의 기술 범위는 상기 실시예에 기재된 내용으로 한정되는 것이 아니라, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 범위내에서 변경 실시될 수 있을 것이다.
상기 구성에 의한 본 발명에 따른 액정표시장치는 다음과 같은 효과가 있다.
첫째, 공통전압이 인가될 제 1 더미 블랙 매트릭스층을 EMI 신호가 인가될 부분의 제 2 더미 블랙 매트릭스층과 격리시킴으로써, EMI 신호가 인가될 제 2 더미 블랙 매트릭스층과 공통전압이 인가될 공통전극이 쇼트되는 문제를 방지할 수 있다. 따라서 전자기 방해 효과를 향상시킬 수 있다.
둘째, 공통전압을 인가할 모서리 부분의 제 1 더미 블랙 매트릭스층을 제거하지 않고 격리시켜 남겨둠으로써, 이 부분에서 빛샘 현상이 발생하는 것을 방지할 수 있다.
Claims (7)
- 복수개의 화소영역에 화소전극이 매트릭스 형태로 배열되어 있는 하부기판과;상기 하부기판과 일정 공간 대향되어 있는 상부기판과;상기 상,하부기판 사이에 충진된 액정층과;상기 화소영역을 제외한 상기 상부기판의 액티브영역 및 더미 영역에 형성된 블랙 매트릭스층과;상기 상부기판의 모서리 영역에 격리 형성된 제 1 더미 블랙 매트릭스층과;상기 모서리 부분의 제 1 더미 블랙 매트릭스층과 콘택되도록 모서리 방향까지 연장 형성된 공통전극과;상기 제 1 더미 블랙 매트릭스층과 격리되어 상기 상,하부 더미영역에 형성된 제 2 더미 블랙 매트릭스층과;상기 제 1, 제 2 더미 블랙 매트릭스층 각각에 연결되도록 배치된 제 1, 제 2 은접점들로 구성된 것을 특징으로 하는 액정표시장치.
- 제 1 항에 있어서,상기 제 1 은접점들은 상기 상부기판의 더미영역 모서리 부분을 통해 상기 공통전극에 공통전압을 인가하기 위한 공통전압 인가용 은접점인 것을 특징으로 하는 액정표시장치.
- 제 1 항에 있어서,상기 제 2 은접점들은 상기 상부기판의 상,하부 더미영역에 형성된 상기 제 2 더미 블랙 매트릭스층과 연결되어 있는 것을 특징으로 하는 액정표시장치.
- 제 3 항에 있어서,상기 제 2 은접점들은 상기 상부기판의 상,하부 더미영역에 형성된 상기 제 2 더미 블랙 매트릭스층에 전자기 방해(Electro Magnetic Interference:EMI) 신호를 인가하기 위한 은접점인 것을 특징으로 하는 액정표시장치.
- 제 1 항에 있어서,상기 제 2 더미 블랙 매트릭스층과 상기 공통전극이 격리되도록 상기 상부기판의 상기 블랙 매트릭스층 상부에 오버 코트층이 더 구비되어 있는 것을 특징으로 하는 액정표시장치.
- 제 5 항에 있어서,상기 오버 코트층은 유기절연막으로 구성된 것을 특징으로 하는 액정표시장치.
- 제 1 항에 있어서,상기 하부기판에는 서로 종횡으로 교차되어 화소영역을 정의하는 복수개의 게이트라인 및 데이터라인과;상기 게이트 라인과 상기 데이터 라인이 교차하는 각 화소영역(P)에 형성된 상기 화소전극과;상기 각 게이트 라인과 데이터 라인이 교차하는 부분에 형성된 박막 트랜지스터(T)로 구성되는 것을 특징으로 하는 액정표시장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030084542A KR100954334B1 (ko) | 2003-11-26 | 2003-11-26 | 액정표시장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030084542A KR100954334B1 (ko) | 2003-11-26 | 2003-11-26 | 액정표시장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050050892A KR20050050892A (ko) | 2005-06-01 |
| KR100954334B1 true KR100954334B1 (ko) | 2010-04-21 |
Family
ID=38666199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030084542A KR100954334B1 (ko) | 2003-11-26 | 2003-11-26 | 액정표시장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100954334B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101654239B1 (ko) * | 2009-10-09 | 2016-09-05 | 엘지디스플레이 주식회사 | 액정표시장치 및 이의 제조방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0980474A (ja) * | 1995-09-08 | 1997-03-28 | Hosiden Corp | 液晶表示素子 |
| KR19980040328A (ko) * | 1996-11-29 | 1998-08-17 | 김영환 | 액정 표시 장치 |
| KR20020058555A (ko) * | 2000-12-30 | 2002-07-12 | 구본준, 론 위라하디락사 | 액정표시장치 및 그 제조방법 |
-
2003
- 2003-11-26 KR KR1020030084542A patent/KR100954334B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0980474A (ja) * | 1995-09-08 | 1997-03-28 | Hosiden Corp | 液晶表示素子 |
| KR19980040328A (ko) * | 1996-11-29 | 1998-08-17 | 김영환 | 액정 표시 장치 |
| KR20020058555A (ko) * | 2000-12-30 | 2002-07-12 | 구본준, 론 위라하디락사 | 액정표시장치 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050050892A (ko) | 2005-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100698047B1 (ko) | 횡전계형 액정 표시 장치 및 그 제조 방법 | |
| US7456909B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| KR100532087B1 (ko) | 액정표시장치 | |
| KR20180135513A (ko) | 표시 장치 | |
| KR100617038B1 (ko) | 액정표시장치 | |
| KR100875188B1 (ko) | 횡전계형 액정 표시 장치 및 그 제조 방법 | |
| US20040114083A1 (en) | In-plane switching mode liquid crystal display device | |
| JP2002303888A (ja) | 液晶表示装置とその駆動方法 | |
| KR100577299B1 (ko) | 액정표시장치 | |
| KR100954334B1 (ko) | 액정표시장치 | |
| KR101035924B1 (ko) | 칼라필터 어레이 기판 | |
| KR100989165B1 (ko) | 횡전계 방식 액정표시장치 및 제조 방법 | |
| US20030103183A1 (en) | Liquid crystal display | |
| KR100441157B1 (ko) | 액정표시장치용 어레이기판 | |
| KR20070071753A (ko) | 액정표시모듈 | |
| KR100919187B1 (ko) | 정전기 방전이 방지된 액정표시소자 | |
| KR100949491B1 (ko) | 횡전계 방식 액정표시장치 | |
| KR101183434B1 (ko) | 수평 전계 인가형 박막 트랜지스터 기판 | |
| KR20050068460A (ko) | 액정표시모듈 | |
| KR20050063587A (ko) | 정전기 제거용 도전층을 구비한 액정표시소자 | |
| KR100965589B1 (ko) | 마스크 및 이를 이용한 액정표시장치의 제조방법 | |
| KR20050023867A (ko) | 횡전계방식 액정표시장치 | |
| KR100928492B1 (ko) | 액정 표시 장치 | |
| KR101023731B1 (ko) | 액정표시장치 | |
| KR101429902B1 (ko) | 횡전계 방식의 액정표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130329 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20160329 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20170320 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20190318 Year of fee payment: 10 |