KR102122530B1 - 박막 트랜지스터 어레이 기판 및 이의 제조 방법 - Google Patents

박막 트랜지스터 어레이 기판 및 이의 제조 방법 Download PDF

Info

Publication number
KR102122530B1
KR102122530B1 KR1020130153225A KR20130153225A KR102122530B1 KR 102122530 B1 KR102122530 B1 KR 102122530B1 KR 1020130153225 A KR1020130153225 A KR 1020130153225A KR 20130153225 A KR20130153225 A KR 20130153225A KR 102122530 B1 KR102122530 B1 KR 102122530B1
Authority
KR
South Korea
Prior art keywords
electrode
common
thin film
film transistor
pixel
Prior art date
Application number
KR1020130153225A
Other languages
English (en)
Other versions
KR20150067888A (ko
Inventor
김영식
박동현
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130153225A priority Critical patent/KR102122530B1/ko
Publication of KR20150067888A publication Critical patent/KR20150067888A/ko
Application granted granted Critical
Publication of KR102122530B1 publication Critical patent/KR102122530B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

본 발명은 화소 전극에 인가되는 데이터 전압을 증가시키기 않아도 투과율을 향상시킬 수 있는 박막 트랜지스터 어레이 기판 및 이의 제조 방법에 관한 것으로, 본 발명의 박막 트랜지스터 어레이 기판은 기판 상에 게이트 배선과 데이터 배선이 교차하여 정의된 복수 개의 화소 영역; 상기 화소 영역마다 형성된 박막 트랜지스터; 상기 기판 상에 형성되며, 상기 박막 트랜지스터를 노출시키는 드레인 콘택홀을 포함하는 제 1 보호막; 상기 제 1 보호막 상에 형성되며, 상기 드레인 콘택호을 통해 상기 박막 트랜지스터와 접속된 통전극 형태의 화소 전극; 상기 화소 전극을 덮도록 상기 기판 상에 형성된 제 2 보호막; 및 슬릿 형태로 상기 제 2 보호막 상에 형성되며, 상기 화소 전극과 프린지 전계를 형성하는 제 1 공통 전극 및 제 2 공통 전극을 포함하며, 상기 제 1 공통 전극은 상기 화소 전극과 중첩되도록 상기 화소 영역 내부에 구비되며, 상기 제 2 공통 전극은 상기 화소 전극 가장자리와 상기 데이터 배선의 이격 구간에 대응되도록 상기 화소 영역의 가장자리에 구비되며, 상기 제 1 공통 전극과 상기 제 2 공통 전극에 서로 다른 제 1 공통 전압과 제 2 공통 전압이 각각 인가된다.

Description

박막 트랜지스터 어레이 기판 및 이의 제조 방법{THIN FILM TRANSISTOR ARRAY SUBSTRATE AND METHOD FOR FABRICATING THE SAME}
본 발명은 박막 트랜지스터 어레이 기판에 관한 것으로, 투과율을 향상시킬 수 있는 박막 트랜지스터 어레이 기판 및 이의 제조 방법에 관한 것이다.
정보화 사회가 발전함에 따라 표시 장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display Device), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시 장치로 활용되고 있다.
그 중, 액정 표시 장치는 컬러 필터가 형성된 컬러 필터 기판, 박막 트랜지스터가 형성된 박막 트랜지스터 어레이 기판 및 컬러 필터 기판과 박막 트랜지스터 어레이 기판 사이에 형성된 액정층을 포함하여 이루어진다. 구체적으로, 박막 트랜지스터 어레이 기판에는 게이트 배선과 데이터 배선이 서로 교차하여 서브 화소 영역을 정의하고, 각 서브 화소 영역마다 박막 트랜지스터가 형성된다. 그리고, 컬러 필터 기판에 형성된 컬러 필터는 서브 화소 영역마다 대응되도록 형성되어, 박막 트랜지스터가 구동됨에 따라 각 컬러 필터에 대응되는 컬러의 광을 구현한다.
이 때, 박막 트랜지스터는 화소 전극과 공통 전극이 보호막을 사이에 두고 중첩되어 화소 전극과 공통 전극 사이에서 발생하는 프린지 전계에 의해 구동된다. 프린지 전계는 화소 전극이 보호막 상에 형성되는 Pixel Top 구조 또는 공통 전극이 보호막 상에 형성되는 Vcom Top 구조로 형성되며, 일반적으로, Vcom Top 구조가 Pixel Top 구조보다 투과율이 높다.
일반적으로 Vcom Top 구조는 화소 전극이 통전극 형태로 형성되고, 공통 전극은 복수 개의 슬릿 형태로 형성된다. 그런데, 공통 전극과 화소 전극 사이에서 발생하는 프린지 전계는 공통 전극과 화소 전극이 중첩되는 화소 영역 내부보다 공통 전극과 화소 전극이 중첩되지 않는 화소 전극의 가장자리, 즉 화소 영역 가장자리에서 더 강하게 형성된다. 따라서, 화소 영역 가장자리의 프린지 전계 세기가 세지면 박막 트랜지스터 어레이 기판을 포함하는 표시 장치의 투과율을 향상시킬 수 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로, 하나의 화소 영역에 서로 다른 공통 전압이 인가되는 제 1, 제 2 공통 전극을 포함하는 박막 트랜지스터 어레이 기판 및 이의 제조 방법을 제공하는데, 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 박막 트랜지스터 어레이 기판은 기판 상에 게이트 배선과 데이터 배선이 교차하여 정의된 복수 개의 화소 영역; 상기 화소 영역마다 형성된 박막 트랜지스터; 상기 기판 상에 형성되며, 상기 박막 트랜지스터를 노출시키는 드레인 콘택홀을 포함하는 제 1 보호막; 상기 제 1 보호막 상에 형성되며, 상기 드레인 콘택호을 통해 상기 박막 트랜지스터와 접속된 통전극 형태의 화소 전극; 상기 화소 전극을 덮도록 상기 기판 상에 형성된 제 2 보호막; 슬릿 형태로 상기 제 2 보호막 상에 형성되며, 상기 화소 전극과 프린지 전계를 형성하는 제 1 공통 전극 및 제 2 공통 전극을 포함하며, 상기 제 1 공통 전극은 상기 화소 전극과 중첩되도록 상기 화소 영역 내부에 구비되며, 상기 제 2 공통 전극은 상기 화소 전극 가장자리와 상기 데이터 배선의 이격 구간에 대응되도록 상기 화소 영역의 가장자리에 구비되며, 상기 제 1 공통 전극과 상기 제 2 공통 전극에 서로 다른 제 1 공통 전압과 제 2 공통 전압이 각각 인가된다.
또한, 동일 목적을 달성하기 위한 본 발명의 박막 트랜지스터 어레이 기판의 제조 방법은 기판 상에 게이트 배선과 데이터 배선이 교차하여 정의된 복수 개의 화소 영역마다 박막 트랜지스터를 형성하는 단계; 상기 박막 트랜지스터를 덮도록 상기 기판 상에 제 1 보호막을 형성하는 단계; 상기 제 1 보호막을 선택적으로 제거하여 상기 박막 트랜지스터를 노출시키는 드레인 콘택홀을 형성하는 단계; 상기 제 1 보호막 상에 상기 드레인 콘택홀을 통해 노출된 상기 박막 트랜지스터와 접속되는 통전극 형태의 화소 전극을 형성하는 단계; 상기 화소 전극을 덮도록 상기 기판 상에 제 2 보호막을 형성하는 단계; 및 상기 제 2 보호막 상에 상기 화소 전극과 프린지 전계를 형성하는 슬릿 형태의 제 1 공통 전극 및 제 2 공통 전극을 형성하는 단계를 포함하며, 상기 제 1 공통 전극은 상기 화소 전극과 중첩되도록 상기 화소 영역 내부에 구비되며, 상기 제 2 공통 전극은 상기 화소 전극 가장자리와 상기 데이터 배선의 이격 구간에 대응되도록 상기 화소 영역의 가장자리에 구비되며, 상기 제 1 공통 전극과 상기 제 2 공통 전극에 서로 다른 제 1 공통 전압과 제 2 공통 전압이 각각 인가된다.
상기 제 2 공통 전극과 상기 화소 전극의 전위차가 상기 제 1 공통 전극과 상기 화소 전극의 전위차보다 크다.
상기 제 1 공통 전압은 매 프레임마다 일정하며, 상기 제 2 공통 전압은 매 프레임마다 스윙한다.
상기 제 2 공통 전극에 인가되는 제 2 공통 전압은 상기 데이터 배선을 기준으로 인접한 양 측의 화소 전극의 제 2 공통 전극에 인가되는 제 2 공통 전압과 반대의 극성을 갖는다.
상기와 같은 본 발명의 박막 트랜지스터 어레이 기판 및 이의 제조 방법은 하나의 화소 영역에 서로 다른 공통 전압이 인가되는 제 1, 제 2 공통 전극을 구비함으로써, 화소 전극의 데이터 전압을 증가시키기 않아도 투과율을 향상시킬 수 있다.
도 1a는 본 발명의 박막 트랜지스터 어레이 기판의 평면도이다.
도 1b는 도 1a의 Ⅰ-Ⅰ'의 단면도이다.
도 2a 및 도 2b는 제 1 공통 전압과 제 2 공통 전압의 출력도이다.
도 3a 내지 도 3c는 본 발명의 박막 트랜지스터 어레이 기판의 제조 방법을 나타낸 평면도이다.
도 4c 내지 도 4c는 본 발명의 박막 트랜지스터 어레이 기판의 제조 방법을 나타낸 단면도이다.
이하, 첨부된 도면을 참조하여, 본 발명의 박막 트랜지스터 어레이 기판 및 이의 제조 방법을 상세히 설명하면 다음과 같다.
도 1a는 본 발명의 박막 트랜지스터 어레이 기판의 평면도이며, 도 1b는 도 1a의 Ⅰ-Ⅰ'의 단면도이다.
도 1a 및 도 1b와 같이, 본 발명의 박막 트랜지스터 어레이 기판은 기판(100) 상에 게이트 배선(105)과 데이터 배선(120)이 교차하여 정의된 화소 영역, 화소 영역마다 형성된 박막 트랜지스터(TFT), 박막 트랜지스터(TFT)를 덮도록 형성된 제 1 보호막(125a), 제 1 보호막(125a) 상에 형성되며, 박막 트랜지스터(TFT)와 접속된 통전극 형태의 화소 전극(130), 화소 전극(130)을 덮도록 형성된 제 2 보호막(125b) 및 제 2 보호막(125b) 상에 형성되어 화소 전극(130)과 프린지 전계를 발생시키는 제 1, 제 2 공통 전극(140a, 140b)을 포함한다. 이 때, 제 1 공통 전극(140a)과 제 2 공통 전극(140b)에는 서로 다른 전압이 인가된다.
구체적으로, 본 발명의 박막 트랜지스터 어레이 기판은 기판(100) 상에 게이트 절연막(110)을 사이에 두고 게이트 배선(105)과 데이터 배선(120)이 교차하여 화소 영역이 정의된다. 그리고, 각 화소 영역에는 박막 트랜지스터(TFT)가 형성된다. 박막 트랜지스터(TFT)는 게이트 배선(105)에 공급되는 스캔 신호에 응답하여 데이터 배선(120)에 공급되는 데이터 신호가 화소 전극(130)에 충전되어 유지되게 한다. 이를 위해 박막 트랜지스터(TFT)는 게이트 전극(105a), 게이트 절연막(110), 반도체층(115), 소스 전극(120a) 및 드레인 전극(120b)을 포함한다.
게이트 전극(105a)은 게이트 배선(105)에서 돌출 형성되거나 게이트 배선(105)의 일부 영역으로 정의된다. 게이트 전극(105a) 및 게이트 배선(105)은 Al/Cr, Al/Mo, Al(Nd)/Al, Al(Nd)/Cr, Mo/Al(Nd)/Mo, Cu/Mo, Ti/Al(Nd)/Ti, Mo/Al, Mo/Ti/Al(Nd), Cu 합금/Mo, Cu 합금/Al, Cu 합금/Mo 합금, Cu 합금/Al 합금, Al/Mo 합금, Mo 합금/Al, Al 합금/Mo 합금, Mo 합금/Al 합금, Mo/Al 합금 등과 같은 금속 물질이 이중층 이상 적층된 구조이거나, Mo, Ti, Cu, AlNd, Al, Cr, Mo 합금, Cu 합금, Al 합금 등과 같은 금속 물질의 단일층 구조로 형성된다.
반도체층(115)은 게이트 절연막(110)을 사이에 두고 게이트 전극(105a)과 중첩되며, 도시하지는 않았으나, 차례로 적층된 액티브층과 오믹 콘택층을 포함한다. 오믹 콘택층은 소스, 드레인 전극(120a, 120b)과 액티브층 사이의 전기 접촉 저항을 감소시키는 역할을 하며, 오믹 콘택층이 선택적으로 제거되어 액티브층이 노출되며, 오믹 콘택층이 제거된 영역이 채널 영역으로 정의된다.
소스 전극(120a)은 데이터 배선(120)과 접속되어 데이터 배선(120)의 데이터 신호를 공급받는다. 그리고, 드레인 전극(120b)은 반도체층(115)의 채널 영역을 사이에 두고 소스 전극(120a)과 마주하도록 형성되어 데이터 배선(120)으로부터의 데이터 신호를 화소 전극(130)에 공급한다.
그리고, 상기와 같은 박막 트랜지스터(TFT)를 덮도록 제 1 보호막(125a)이 형성된다. 제 1 보호막(125a)은 유기 절연 물질로 형성하는 것이 바람직하다. 도시하지는 않았으나, 제 1 보호막(125a)과 게이트 절연막(110) 사이에 무기 절연 물질로 보호막이 더 형성될 수 있다.
제 1 보호막(125a) 상에 통전극 형태의 화소 전극(130)이 형성된다. 화소 전극(130)은 제 1 보호막(125a)에 형성된 드레인 콘택홀을 통해 노출된 박막 트랜지스터(TFT)의 드레인 전극(120b)과 접속된다. 화소 전극(130)은 틴 옥사이드(Tin Oxide: TO), 인듐 틴 옥사이드(Indium Tin Oxide: ITO), 인듐 징크 옥사이드(Indium Zinc Oxide: IZO), 인듐 틴 징크 옥사이드(Indium Tin Zind Oxide: ITZO) 등과 같은 투명 전도성 물질로 형성된다.
그리고, 화소 전극(130)을 덮도록 제 2 보호막(125b)이 형성된다. 제 2 보호막(125b)은 무기 절연 물질로 형성되는 것이 바람직하다. 그리고, 제 2 보호막(125b) 상에 슬릿 형태의 제 1, 제 2 공통 전극(140a, 150a)이 형성된다. 제 1, 제 2 공통 전극(140a, 150a) 역시 화소 전극(130)과 같이, 투명 전도성 물질로 형성되며, 제 1, 제 2 공통 전극(140a, 150a)은 각각 제 1, 제 2 공통 배선(140, 150)에서 연장된 구조이다. 제 1 공통 전극(140a)은 화소 영역 내부에 구비되어 제 2 보호막(125b)을 사이에 두고 화소 전극(130)과 중첩된다. 그리고, 제 2 공통 전극(150a)은 화소 전극(130) 가장자리와 데이터 배선(120)의 이격 구간에 대응되도록 화소 영역 가장자리에 구비된다.
상술한 바와 같이, 공통 전극(140a, 150a)과 화소 전극(130) 사이에서 발생하는 프린지 전계는 공통 전극(140a, 150a)과 화소 전극(130)이 중첩되는 화소 영역 내부보다 공통 전극(140a, 150a)과 화소 전극(130)이 중첩되지 않는 화소 전극(130)의 가장자리, 즉 화소 영역 가장자리에서 더 강하게 형성된다. 이에 따라, 화소 영역의 내부보다 화소 영역 가장자리의 투과율이 더 높으며, 화소 영역 가장자리의 투과율이 박막 트랜지스터 어레이 기판을 포함하는 표시 장치의 투과율에 가장 많이 기여한다.
따라서, 본 발명의 박막 트랜지스터 어레이 기판은 화소 영역 내부에 구비된 제 1 공통 전극(140a)과 화소 전극(130) 가장자리와 데이터 배선(120)의 이격 구간에 대응되도록 화소 영역 가장자리에 구비된 2 공통 전극(150a)에 서로 다른 전압을 인가한다. 이 때, 제 1, 제 2 공통 전극(140a, 150a)은 각각 제 1, 제 2 공통 배선(140, 150)에서 연장된 구조이다.
도 2a 및 도 2b는 제 1 공통 전압과 제 2 공통 전압의 출력도이다.
도 2a 및 도 2b와 같이, 제 1 공통 전극(140a)에 인가되는 제 1 공통 전압은 일반적인 공통 전극에 인가되는 공통 전압과 같이 매 프레임마다 일정하다. 반면에, 제 2 공통 전극(150a)에 인가되는 제 2 공통 전압은 매 프레임마다 스윙한다. 즉, 제 2 공통 전극(150a)과 화소 전극(130) 사이에서 발생하는 전위차가 제 1 공통 전극(140a)과 화소 전극(130) 사이에서 발생하는 전위차보다 커, 제 2 공통 전극(150a)이 구비된 화소 영역의 가장자리에서 더 강한 전계가 발생한다.
구체적으로, 도 2a와 같이, 제 2 공통 전압은 매 프레임마다 스윙한다. 이 때, 화소 전극(130)에 인가되는 데이터 전압이 제 1 공통 전압에 대해 정극성인 경우, 제 2 공통 전압은 제 1 공통 전압에 대해 부극성이며, 데이터 전압이 제 1 공통 전압에 대해 부극성인 경우, 제 2 공통 전압은 제 1 공통 전압에 대해 정극성인 것이 바람직하다. 예를 들어, 화소 전극(130)에 인가되는 데이터 전압이 4.5V인 경우, 홀수번째 프레임에서 제 1 공통 전압은 0V이며, 제 2 공통 전압은 -1V이며, 짝수번째 프레임에서 제 2 공통 전압은 1V일 수 있다.
그리고, 상기와 같은 박막 트랜지스터 어레이 기판은 컬럼 인버젼 방식으로 구동되는 것으로, 도 2b와 같이, 데이터 배선(120)을 기준으로 인접한 화소 영역의 제 2 공통 전극(150a)에 인가되는 제 2 공통 전압은 도 2a의 제 2 공통 전극(150a)과 반대 극성을 갖는 전압이 인가된다. 즉, 공통 전압을 발생시키는 구동 집적 회로는 총 3개의 공통 전압을 출력할 수 있다.
상기와 같은 본 발명의 박막 트랜지스터 어레이 기판은 제 1, 제 2 공통 전극(140a, 150a)에 서로 다른 전압을 인가하여, 화소 영역의 가장자리에서 프린지 전계가 강하게 발생한다. 따라서, 본 발명의 박막 트랜지스터 어레이 기판을 구비한 표시 장치의 투과율을 효과적으로 향상시킬 수 있다. 일반적으로 프린지 전계를 강하게 발생시키기 위해서는 화소 전극(130)에 인가되는 데이터 전압을 증가시켜야 하나, 이 경우, 소비 전력이 증가하는 문제가 발생한다.
반면에, 본 발명의 박막 트랜지스터 어레이 기판은 상술한 바와 같이, 화소 전극(130)에 인가되는 데이터 전압을 증가시키지 않고 투과율에 큰 영향을 미치는 화소 영역의 가장자리에서 프린지 전계가 강하게 발생하도록 제 2 공통 전극(150a)에 인가되는 전압만을 조절하여 투과율을 향상시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 박막 트랜지스터 어레이 기판의 제조 방법을 상세히 설명하면 다음과 같다.
도 3a 내지 도 3c는 본 발명의 박막 트랜지스터 어레이 기판의 제조 방법을 나타낸 평면도이며, 도 4a 내지 도 4c는 본 발명의 박막 트랜지스터 어레이 기판의 제조 방법을 나타낸 단면도이다.
먼저, 도 3a 및 도 4a와 같이, 기판(100) 상에 게이트 절연막(110)을 사이에두고 게이트 배선(105)과 데이터 배선(120)이 교차하여 정의된 화소 영역마다 박막 트랜지스터(TFT)를 형성한다.
구체적으로, 스퍼터링(Sputtering) 방법 등의 증착 방법으로 게이트 금속층을 형성한 후, 게이트 금속층을 패터닝하여 게이트 전극(105a)과 게이트 배선(105)을 형성한다. 그리고, 게이트 전극(105a) 및 게이트 배선(105)을 포함한 기판(100) 전면에 게이트 절연막(110)을 형성한다. 그리고, 게이트 절연막(110) 상에 액티브층(미도시)과 오믹콘택층(미도시)이 차례로 적층된 구조의 반도체층(115)을 형성하고, 반도체층(115)을 포함하는 게이트 절연막(110) 전면에 데이터 금속층을 형성한다. 그리고, 데이터 금속층을 패터닝하여 소스, 드레인 전극(120a, 120b) 및 데이터 배선(120)을 형성한다.
소스 전극(120a)은 데이터 배선(120)에서 돌출 형성되며, 드레인 전극(120b)은 소스 전극(120a)과 이격 형성된다. 소스, 드레인 전극(120a, 120b) 사이의 이격 구간에 대응되는 오믹콘택층(미도시)을 제거하여 채널 영역을 형성한다.
이어, 도 3b 및 도 4b와 같이, 박막 트랜지스터(TFT)를 덮도록 게이트 절연막(110) 전면에 제 1 보호막(125a)을 형성한다. 이 때, 제 1 보호막(125a)은 유기 절연 물질로 형성하는 것이 바람직하며, 도시하지는 않았으나, 제 1 보호막(125a)과 게이트 절연막(110) 사이에 무기 절연 물질로 보호막을 더 형성할 수 있다. 그리고, 제 1 보호막(125a)을 선택적으로 제거하여 박막 트랜지스터(TFT)의 드레인 전극(120b)을 노출시키는 드레인 콘택홀을 형성한다.
그리고, 제 1 보호막(125a) 상에 드레인 콘택홀을 통해 드레인 전극(120b)과 접속되는 화소 전극(130)을 형성한다. 화소 전극(130)은 틴 옥사이드(Tin Oxide: TO), 인듐 틴 옥사이드(Indium Tin Oxide: ITO), 인듐 징크 옥사이드(Indium Zinc Oxide: IZO), 인듐 틴 징크 옥사이드(Indium Tin Zind Oxide: ITZO) 등과 같은 투명 전도성 물질로 형성되며, 통 전극 형태로 형성된다.
이어, 도 3c 및 도 4c와 같이, 화소 전극(130)을 덮도록 기판(100) 전면에 제 2 보호막(125b)을 형성한다. 제 2 보호막(125b)은 무기 절연 물질로 형성되는 것이 바람직하다. 그리고, 제 2 보호막(125b) 상에 슬릿 형태의 제 1, 제 2 공통 전극(140a, 150a)을 형성한다. 제 1, 제 2 공통 전극(140a, 150a) 역시 화소 전극(130)과 같이 투명 전도성 물질로 형성된다.
D구체적으로, 제 1 공통 전극(140a)은 제 1 공통 배선(140)에서 연장된 구조로, 화소 영역 내부에 구비되어 제 2 보호막(125b)을 사이에 두고 화소 전극(130)과 중첩된다. 그리고, 제 2 공통 전극(150a)은 제 2 공통 배선(150)에서 연장된 구조로, 화소 전극(130) 가장자리와 데이터 배선(120)의 이격 구간에 대응되도록 화소 영역 가장자리에 구비된다.
이 때, 제 1 공통 전극(140a)과 2 공통 전극(150a)에는 서로 다른 전압이 인가된다. 구체적으로, 제 1 공통 전극(140a)에 인가되는 제 1 공통 전압은 매 프레임마다 일정하다. 반면에, 제 2 공통 전극(150a)에 인가되는 제 2 공통 전압은 매 프레임마다 스윙한다. 이 때, 제 2 공통 전극(150a)이 구비된 화소 영역의 가장자리에서 더 강한 전계가 발생하도록, 제 2 공통 전극(150a)과 화소 전극(130) 사이에서 발생하는 전위차가 제 1 공통 전극(140a)과 화소 전극(130) 사이에서 발생하는 전위차보다 크다. 이를 위해, 제 2 공통 전압은 화소 전극(130)에 인가되는 데이터 신호와 반대 극성을 가질 수 있다.
즉, 상기와 같은 본 발명의 박막 트랜지스터 어레이 기판의 제조 방법은 제 1, 제 2 공통 전극(140a, 150a)에 서로 다른 전압을 인가하여, 화소 영역의 가장자리에서 프린지 전계가 강하게 발생한다. 따라서, 본 발명의 박막 트랜지스터 어레이 기판을 구비한 표시 장치의 투과율을 효과적으로 향상시킬 수 있다. 상기와 같은 본 발명의 박막 트랜지스터 어레이 기판은 표시 장치의 화이트 비율이 더 높은 경우, 투과율이 효과적으로 향상될 수 있다. 반면에, 표시 장치의 블랙 비율이 더 높은 경우에는 투과율을 향상시킬 필요가 없으므로, 제 2 공통 전극(150a)에 제 1 공통 전극(140a)과 같이 프레임마다 일정한 전압을 인가할 수 있다.
한편, 이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
100: 기판 105: 게이트 배선
105a: 게이트 전극 110: 게이트 절연막
115: 반도체층 120: 데이터 배선
120a: 소스 전극 120b: 드레인 전극
125a: 제 1 보호막 125b: 제 2 보호막
130: 화소 전극 140: 제 1 공통 배선
140a: 제 1 공통 전극 150: 제 2 공통 배선
150a: 제 2 공통 전극

Claims (8)

  1. 기판 상에 게이트 배선과 데이터 배선이 교차하여 정의된 복수 개의 화소 영역;
    상기 화소 영역마다 형성된 박막 트랜지스터;
    상기 기판 상에 형성되며, 상기 박막 트랜지스터를 노출시키는 드레인 콘택홀을 포함하는 제 1 보호막;
    상기 제 1 보호막 상에 형성되며, 상기 드레인 콘택홀을 통해 상기 박막 트랜지스터와 접속된 통전극 형태의 화소 전극;
    상기 화소 전극을 덮도록 상기 기판 상에 형성된 제 2 보호막; 및
    슬릿 형태로 상기 제 2 보호막 상에 형성되며, 상기 화소 전극과 프린지 전계를 형성하는 제 1 공통 전극 및 제 2 공통 전극을 포함하며,
    상기 제 1 공통 전극은 상기 화소 전극과 중첩되도록 상기 화소 영역 내부에 구비되며, 상기 제 2 공통 전극은 상기 화소 전극 가장자리와 상기 데이터 배선의 이격 구간에 대응되도록 상기 화소 영역의 가장자리에 구비되며,
    상기 제 1 공통 전극과 상기 제 2 공통 전극에 서로 다른 제 1 공통 전압과 제 2 공통 전압이 각각 인가되고,
    상기 제 2 공통 전극에 인가되는 제 2 공통 전압만을 조절하여 상기 데이터 배선을 기준으로 인접한 양측의 화소 영역의 제 2 공통 전극에 인가되는 제 2 공통 전압과 반대의 극성을 갖도록 컬럼 인버젼 방식으로 구동하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판.
  2. 제 1 항에 있어서,
    상기 제 2 공통 전극과 상기 화소 전극의 전위차가 상기 제 1 공통 전극과 상기 화소 전극의 전위차보다 큰 것을 특징으로 하는 박막 트랜지스터 어레이 기판.
  3. 제 1 항에 있어서,
    상기 제 1 공통 전압은 매 프레임마다 일정하며, 상기 제 2 공통 전압은 매 프레임마다 스윙하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판.
  4. 삭제
  5. 기판 상에 게이트 배선과 데이터 배선이 교차하여 정의된 복수 개의 화소 영역마다 박막 트랜지스터를 형성하는 단계;
    상기 박막 트랜지스터를 덮도록 상기 기판 상에 제 1 보호막을 형성하는 단계;
    상기 제 1 보호막을 선택적으로 제거하여 상기 박막 트랜지스터를 노출시키는 드레인 콘택홀을 형성하는 단계;
    상기 제 1 보호막 상에 상기 드레인 콘택홀을 통해 노출된 상기 박막 트랜지스터와 접속되는 통전극 형태의 화소 전극을 형성하는 단계;
    상기 화소 전극을 덮도록 상기 기판 상에 제 2 보호막을 형성하는 단계; 및
    상기 제 2 보호막 상에 상기 화소 전극과 프린지 전계를 형성하는 슬릿 형태의 제 1 공통 전극 및 제 2 공통 전극을 형성하는 단계를 포함하며,
    상기 제 1 공통 전극은 상기 화소 전극과 중첩되도록 상기 화소 영역 내부에 구비되며, 상기 제 2 공통 전극은 상기 화소 전극 가장자리와 상기 데이터 배선의 이격 구간에 대응되도록 상기 화소 영역의 가장자리에 구비되며,
    상기 제 1 공통 전극과 상기 제 2 공통 전극에 서로 다른 제 1 공통 전압과 제 2 공통 전압이 각각 인가되고,
    상기 제 2 공통 전극에 인가되는 제 2 공통 전압만을 조절하여 상기 데이터 배선을 기준으로 인접한 양측의 화소 영역의 제 2 공통 전극에 인가되는 제 2 공통 전압과 반대의 극성을 갖도록 컬럼 인버젼 방식으로 구동하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조 방법.
  6. 제 5 항에 있어서,
    상기 제 2 공통 전극과 상기 화소 전극의 전위차가 상기 제 1 공통 전극과 상기 화소 전극의 전위차보다 큰 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조 방법.
  7. 제 5 항에 있어서,
    상기 제 1 공통 전압은 매 프레임마다 일정하며, 상기 제 2 공통 전압은 매 프레임마다 스윙하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조 방법.
  8. 삭제
KR1020130153225A 2013-12-10 2013-12-10 박막 트랜지스터 어레이 기판 및 이의 제조 방법 KR102122530B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130153225A KR102122530B1 (ko) 2013-12-10 2013-12-10 박막 트랜지스터 어레이 기판 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130153225A KR102122530B1 (ko) 2013-12-10 2013-12-10 박막 트랜지스터 어레이 기판 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20150067888A KR20150067888A (ko) 2015-06-19
KR102122530B1 true KR102122530B1 (ko) 2020-06-12

Family

ID=53515573

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130153225A KR102122530B1 (ko) 2013-12-10 2013-12-10 박막 트랜지스터 어레이 기판 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR102122530B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106918957B (zh) * 2015-12-28 2020-05-12 群创光电股份有限公司 显示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100949491B1 (ko) * 2003-06-13 2010-03-24 엘지디스플레이 주식회사 횡전계 방식 액정표시장치
KR101254227B1 (ko) * 2006-08-29 2013-04-19 삼성디스플레이 주식회사 표시패널
KR101325068B1 (ko) * 2012-03-29 2013-11-05 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판

Also Published As

Publication number Publication date
KR20150067888A (ko) 2015-06-19

Similar Documents

Publication Publication Date Title
US10937816B2 (en) Switching element, manufacturing method thereof, array substrate and display device
US8450744B2 (en) High light transmittance in-plane switching liquid crystal display device and method for manufacturing the same
TWI489635B (zh) 含有金氧半導體的薄膜電晶體基板及其製造方法
KR101985246B1 (ko) 금속 산화물을 포함하는 박막 트랜지스터 기판 및 그 제조방법
KR101957972B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR102115464B1 (ko) 박막 트랜지스터 어레이 기판 및 이의 제조 방법
TW201508386A (zh) 液晶顯示裝置及其製造方法
JP5585127B2 (ja) アレイ基板、および液晶表示装置
CN104656323A (zh) 显示面板
JPWO2013001980A1 (ja) 液晶表示パネル及び液晶表示装置
TWI487120B (zh) 薄膜電晶體基板與其所組成之顯示裝置
KR101969568B1 (ko) 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
US10910411B2 (en) Array substrate, manufacturing method thereof and display panel
KR20120115837A (ko) 프린지 필드 스위칭 방식의 박막 트랜지스터 기판 및 그 제조 방법
KR102102903B1 (ko) 박막 트랜지스터 어레이 기판 및 이의 제조 방법
CN103186002A (zh) 显示装置以及包含其的影像显示系统
KR20120077818A (ko) 표시 기판 및 이의 제조 방법
KR102122530B1 (ko) 박막 트랜지스터 어레이 기판 및 이의 제조 방법
KR20080048261A (ko) 수평 전계 인가형 액정표시패널 및 그 제조방법
JP2013057704A (ja) 液晶表示装置
JP5376457B2 (ja) 液晶表示装置および電子機器
KR101429921B1 (ko) 액정표시장치
KR20150024992A (ko) 표시 기판 및 이의 제조 방법
KR102056687B1 (ko) 액정표시장치 및 그 제조방법
KR102264273B1 (ko) 박막트랜지스터 기판 및 그를 가지는 액정 표시 패널

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant