KR20060087525A - 스핀 이동 스위칭을 이용하고 다중 비트를 저장하는마그네틱 메모리 부재 - Google Patents

스핀 이동 스위칭을 이용하고 다중 비트를 저장하는마그네틱 메모리 부재 Download PDF

Info

Publication number
KR20060087525A
KR20060087525A KR1020067003780A KR20067003780A KR20060087525A KR 20060087525 A KR20060087525 A KR 20060087525A KR 1020067003780 A KR1020067003780 A KR 1020067003780A KR 20067003780 A KR20067003780 A KR 20067003780A KR 20060087525 A KR20060087525 A KR 20060087525A
Authority
KR
South Korea
Prior art keywords
layer
current
pinning
free
magnetic member
Prior art date
Application number
KR1020067003780A
Other languages
English (en)
Other versions
KR100713270B1 (ko
Inventor
폴 피. 엔구옌
이밍 후아이
Original Assignee
그랜디스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 그랜디스, 인코포레이티드 filed Critical 그랜디스, 인코포레이티드
Publication of KR20060087525A publication Critical patent/KR20060087525A/ko
Application granted granted Critical
Publication of KR100713270B1 publication Critical patent/KR100713270B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3263—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being symmetric, e.g. for dual spin valve, e.g. NiO/Co/Cu/Co/Cu/Co/NiO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Power Engineering (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

다중 비트를 저장할 수 있는 마그네틱 부재를 제공하는 방법 및 시스템이 제공된다. 상기 방법 및 시스템은 제 1 피닝층, 제 1 비자성층, 제 1 프리층, 결합층, 제 2 피닝층, 제 2 비자성층 및 제 2 프리층을 제공하는 단계를 포함한다. 제 1 피닝층은 강자성체이며 제 1 방향에서 피닝되는 제 1 피닝층 자화력을 갖는다. 제 1 비자성층은 제 1 피닝층과 제 1 프리층 사이에 제공된다. 제 1 프리층은 강자성체이며 제 1 프리층 자화력을 갖는다. 제 2 피닝층은 강자성체이며 제 2 방향에서 피닝되는 제 2 피닝층 자화력을 갖는다. 결합층은 제 2 피닝층과 제 1 프리층 사이에 제공된다. 제 2 비자성층은 제 2 피닝층과 제 2 프리층 사이에 제공된다. 제 2 프리층은 강자성체이며 제 2 프리층 자화력을 갖는다. 마그네틱 부재는 제 1 프리층 자화력 및 제 2 프리층 자화력이 이동 스핀으로 인해, 기록 전록 전류가 자화 부재를 통과할 때 방향을 변경하도록 구성된다.

Description

스핀 이동 스위칭을 이용하고 다중 비트를 저장하는 마그네틱 메모리 부재{MAGNETIC MEMORY ELEMENT UTILIZING SPIN TRANSFER SWITCHING AND STORING MULTIPLE BITS}
본 발명은 마그네틱 시스템, 특히 제한되지는 않지만 스위칭시 스핀 이동 효과를 이용하여 마그네틱 랜덤 액세스 메모리(MRAM)와 같은 마그네틱 메모리에 사용될 수 있는 마그네틱 부재를 포함하는 크기가 감소된 마그네틱 부재를 제공하는 방법 및 시스템에 관한 것이다.
다양한 형태의 마그네틱 기술이 데이터를 저장 또는 판독하는 마그네틱 부재에 이용된다. 예를 들어, 종래의 MRAM 기술에서, 종래의 마그네틱 부재는 스핀 터널링 접합을 사용한다. 도 1a는 스핀 터널링 접합부(10)의 종래의 마그네틱 부재(10)를 도시한다. 종래의 스핀 터널링 접합부(10)는 반강자성(AFM)층(12), 피닝층(pinned layer)(14), 배리어층(16), 및 프리층(free layer)(18)을 포함한다. 종래의 피닝층(14)은 강자성체이며 AFM층(12)에 의해 통상적으로 피닝되는 자성을 갖는다. 본 명세서에서 사용되는 것처럼, "강자성체(ferromagnetic)"란 용어는 강자성체, 준강자성체(ferrimagnetic), 및 스페리자성체(sperimagntic)재료를 포함한다. 종래의 강자성체 프리층(18)은 절연 배리어층(16)에 의해 피닝층과 절연된다. 배 리어층(16)은 피닝층(14)과 프리층(18) 사이에 전하 캐리어의 터널링이 허용되도록 충분히 얇다. 유사하게, 종래의 하드 디스크 마그네틱 기록 기술에서, 자기저항 판독 헤드를 위한 마그네틱 부재는 스핀 밸브와 같은 종래의 마그네틱 부재를 포함한다. 스핀 밸브는 종래의 스핀 터널링 접합부(10)와 유사한 구조를 갖는다. 그러나, 배리어층(16)은 도전성 비자성 스페이서층으로 대체된다. 스핀 밸브는 AFM층에 의해 통상적으로 피닝되는 자화력(magnetization)을 갖는 강자성 피닝층을 포함한다. 또한 스핀 밸브는 Cu와 같은 전도성, 비자성 스페이서층에 의해 피닝층과 분리되는 강자성 프리층을 포함한다. 스핀 터널링 접합부 및 스핀 밸브의 강자성 피닝층 및 프리층이 합성될 수 있다.
종래의 스핀 터널링 접합부(10)를 프로그램하기 위해, 통상적으로 하나 이상의 기록 라인(미도시)을 통해 전류가 흐르게 함으로써 외부 자계가 인가된다. 자계에 응답하여, 종래의 프리층(18)의 자화력은 종래의 피닝층(14)의 자화력과 평행하게 또는 역평행하게 정렬된다. 자계가 제거되면, 종래의 프리층(18)의 자화력은 유지된다. 종래의 프리층(18)의 자화력이 종래의 피닝층(14)의 자화력과 평행하면, 종래의 스핀 터널링 접합부(10)는 저저항 상태에 있게 된다. 종래의 프리층(18)의 자화력이 종래의 피닝층(14) 자화력과 역평행하면, 종래의 스핀 터널링 접합부(10)는 고저항 상태에 있게 된다. 예를 들어, 종래의 프리층(18)과 종래의 피닝층(14)의 자화력이 평행하면, 종래의 마그네틱 부재(10)의 전체 저항은 R-△R이 된다. 다음 종래의 프리층(18)과 종래의 피닝층(14)의 자화력이 역평행하면, 저항은 R+△R이 된다. 따라서, 종래의 마그테틱 부재(10)는 R의 중간 저항을 갖는 것 으로 고려될 수 있다. 중간 저항은 장치에 대한 동작 범위의 중심에 있는 저항이다. 이들 두개의 상태, R-△R 및 R+△R에 기초하여, 하나의 정보 비트(제로 또는 1에 대응)가 종래의 스핀 터널링 접합부(10)에 저장된다.
또한, 다른 종래의 마그네틱 부재가 종래의 스핀 터널링 접합부(10)에 장착된다. 예를 들어, 이중의 종래의 스핀 터널링 접합부가 사용될 수 있다. 이러한 종래의 마그네틱 부재에서, 제 2 피닝층 및 제 2 피닝층과 프리층(18) 사이의 제 2 배리어층이 제공될 수 있다. 다른 종래의 마그네틱 부재가 도 1b 및 도 2에 도시된 것처럼, 제 2 배리어층 대신에 도전성층을 사용할 수 있다. 이 경우, 종래의 마그네틱 부재는 스핀 밸브 및 공통의 프리층을 공유하는 스핀 터널링 저합부의 조합물로 간주될 수 있다.
도 2는 다중 비트의 데이터를 저장할 수 있는 다른 종래의 마그네틱 부재(20)를 나타낸다. 마그네틱 부재(20)는 도전성층(22)에 의해 분리되는 2개의 스핀 터널링 접합부(30, 40)를 포함한다. 스핀 터널링 접합부(30)는 배리어층(34)에 의해 분리되는 피닝층(32)과 프리층(36)을 포함한다. 유사하게, 스핀 터널링 접합부(40)는 배리어층(44)에 의해 분리되는 피닝층(42)과 프리층(46)을 포함한다. 명료성을 위해, AFM층은 도시되지 않는다. 그러나, AFM층은 통상적으로 피닝층(32, 42)의 자화력의 피닝에 사용된다. 도전성층(22)을 스핀 터널링 접합부(30, 40)를 전기적으로 결합시킨다. 종래의 프리층(36, 46)은 종래의 프리층(36)의 자화력이 종래의 프리층(46)의 자화력과 상이한 자계에서 방향을 변경하도록 구성된다. 이는 통상적으로 종래의 프리층(36, 46)이 상이한 두께를 갖게 함으로써 달성된다. 또한, 배리어층(34, 44)은 종래의 스핀 터널링 접합부가 상이한 저항을 갖도록 상이한 두께를 갖는다.
종래의 마그네틱 부재(20)를 프로그램하기 위해, 통상적으로 하나 이상의 기록 라인(미도시)을 통해 구동되는 전류를 사용하여 외부 자계가 인가된다. 설명을 위해, 종래의 프리층(36)의 보자력(coercivity)은 H1이고, 종래의 프리층(46)의 보자력은 H2로 가정한다. 또한, H1은 H2보다 작다고 가정한다. "00"이 저장되면, 예를 들어 종래의 피닝층(32)의 자화력 방향과 평행한 제 1 방향으로 H1 및 H2 보다 큰 자계(H)가 항상 먼저 인가된다. 따라서, 종래의 프리층(36, 46)의 자화력은 평행하다. 또한, 종래의 프리층(36, 46)의 자화력은 피닝층(32, 42)의 자화력과 모두 평행하다. "10"이 요구되면, 동일한 방향에 H가 인가되고 제거된다. 다음 제 2 필드가 제공된다. 제 2 필드의 크기는 H1과 H2 사이이다. 제 2 필드의 방향은 H의 방향과 상반되어, 종래의 피닝층(32, 42)의 자화력과 역평행하다. 결과적으로, 종래의 프리층(36)의 자화력은 종래의 피닝층(32)의 자화력과 역팽행한 반면, 종래의 프리층(46)의 자화력은 종래의 피닝층(42)의 자화력과 평행하다. "01"이 요구되면, H가 종래의 피닝층(32, 42)의 자화력과 역평행한, 반대 방향으로 먼저 인가된다. 다음 필드가 제거된다. 다음 종래의 피닝층(32, 42)의 자화력과 평행하게 H1과 H2 사이에 필드가 제공된다. 결과적으로, 종래의 프리층(36)의 자화력은 종래의 피닝층(32)의 자화력과 평행하게 배향되고, 종래의 프리층(46)의 자화력은 종래의 피닝층(42)의 자화력과 역평행하게 배향된다. "11"이 요구되면, 종래의 피닝층(32, 42)의 자화력에 역평행한 방향으로 H가 인가된다. 따라서, "00", "01", "10" 및 "11" 에 해당하는 두개의 비트가 마그네틱 부재(50)에 저장된다.
"00", "01", "10" 및 "11" 상태는 상이한 저항에 대응한다. 스핀 터널링 접합부(30)의 저항은 프리층(36)과 피닝층(32)의 자화력이 정렬되면 R1-△R1이 되거나 또는 프리층(36)과 피닝층(32)의 자화력이 역평행하면 R1+△R1가 된다. R1은 스핀 터널링 접합부(30)의 중간 저항으로 고려되며, △R1은 중간 저항으로부터 안정 상태중 하나(평행 또는 역평행 자화력)로 변하는 것으로 고려된다. 프리층(46)과 피닝층(42)의 자화력이 평행하게 정렬되면 스핀 터닐링 접합부(40)의 저항은 R2-△R2가 된다. 프리층(46)과 피닝층(42)의 자화력이 역평행하면 스핀 터널링 접합부(40)의 저항은 R1+△R1이 된다. R2는 스핀 터널링 접합부(40)의 중간 저항으로 간주되며, △R2는 중간 저항에서 안정한 상태중 하나(평행 또는 역평행 자화력)로 변한다. 원하는 기능을 위한 종래의 마그네틱 부재(20)에 대해, R1은 R2와 상이하며 △R1은 △R2와 상이해야 한다. 따라서, "00"은 종래의 마그네틱 부재(20)에 대해 R1-△R1+R2-△R2에 해당한다. "01"은 종래의 마그네틱 부재(20)에 대해 R1-△R1+R2+△R2에 해당한다. "10"은 종래의 마그네틱 부재(20)에 대해 R1+△R1+R2-△R2에 해당한다. "11"은 종래의 마그네틱 부재(20)에 대해 R1+△R1+R2+△R2에 해당한다.
종래의 스핀 터널링 접합부를 이용하는 종래의 마그네틱 부재(10, 20)를 이용하는 종래의 마그네틱 메모리도 작용할 수 있지만, 당업자는 보다 높은 메모리 셀 밀도에서 종래의 마그네틱 부재(10, 20)를 사용하기 위해 배리어가 제공된다는 것을 인식할 수 있을 것이다. 특히, 종래의 마그네틱 부재(10, 20)는 비트 라인( 미도시) 및 기록 라인(미도시)을 통해 구동되는 전류에 의해 발생된 외부 자계를 이용하여 기록된다. 다른 말로, 프리층(18,36,46)의 자화력은 비트 라인 및 기록 라인을 통해 구동되는 전류에 의해 발생된 외부 자계에 의해 스위치된다. 스위칭 필드로서 공지된 프리층(18,36,46)의 자화력을 스위치하기 위해 요구되는 자계는 종래의 마그네틱 부재(10,20)의 폭에 반비례한다. 결과적으로, 스위칭 필드는 보다 작은 종래의 마그네틱 부재(10, 20)를 갖는 종래의 메모리에 대해 증가된다. 스위칭 필드가 높기 때문에, 비트 라인 및 특히 기록 라인을 통해 구동되는데 필요한 전류는 보다 높은 마그네틱 메모리 셀 밀도에 대해 극적으로 증가한다. 이러한 큰 전류는 종래의 마그네틱 부재(10 또는 20)를 이용하는 종래의 마그네틱 메모리에서 다수의 문제점을 야기시킬 수 있다. 예를 들어, 혼선(cross talk) 및 전력 소모가 증가된다. 또한, 원하는 종래의 메모리 부재(10 또는 20)에서 스위칭 필드를 발생시키는 전류를 구동시키는데 요구되는 구동 회로는 면적 및 복잡성을 증가시킨다. 또한, 종래의 기록 전류는 마그네틱 메모리 셀을 스위치하는데는 충분히 크지만 이웃하는 셀들이 부적절하게 스위치될 정도로 크지는 않다. 기록 전류 진폭의 이러한 상한치는 신뢰성 문제를 유도할 수 있으며, 이는 다른것들로 스위치되기 어려운 셀들이 (제조 및 재료 불균일성으로 인해) 일정한 기록이 실패되기 때문이다.
따라서, 충분한 판독 신호를 제공하면서, 고밀도, 저전력 소모, 낮은 혼선, 및 높은 신뢰성의 메모리 회로에 사용될 수 있는 마그네틱 메모리 부재를 제공하는 바업 및 시스템이 요구된다. 본 발명은 이러한 마그네틱 메모리 부재에 대한 필요 조건을 충족시킨다.
본 발명은 다중 비트를 저장할 수 있는 마그네틱 부재를 제공하는 방법 및 시스템을 제공한다. 상기 방법 및 시스템은 제 1 피닝층, 제 1 비자성층, 제 1 프리층, 결합층, 제 2 피닝층, 제 2 비자성층, 및 제 2 프리층을 제공하는 단계를 포함한다. 제 1 피닝층은 강자성체이며 제 1 방향으로 피닝된 제 1 피닝층 자화력을 갖는다. 제 1 비자성층은 제 1 피닝층과 제 1 프리층 사이에 존재한다. 제 1 프리층은 강자성체이며 제 1 프리층 자화력을 갖는다. 제 2 피닝층은 강자성체이며 제 2 방향으로 제 2 피닝층 자화력을 갖는다. 결합층은 제 2 피닝층과 제 1 프리층 사이에 제공된다. 제 2 비자성층은 제 2 피닝층과 제 2 프리층 사이에 제공된다. 제 2 프리층은 강자성체이며 제 2 프리층 자화력을 갖는다. 제 1 및 제 2 비자성층은 절연 배리어층이거나, 또는 도전성 금속층일 수 있다. 바람직한 실시예에서, 제 1 및 제 2 비자성층은 도전성층이다. 바람직한 실시예에서, 마그네틱 부재는 제 1 배리어층, 제 2 배리어층, 제 3 피닝층 및 제 4 피닝층을 포함한다. 이러한 실시예에서, 제 1 배리어층은 제 1 프리층과 제 3 피닝층 사이에 제공된다. 제 2 배리어층은 제 2 프리층과 제 4 피닝층 사이에 제공된다. 또한, 바람직한 실시예에서, 피닝층의 자화력은 인접한 반자성층에 의해 피닝되며 결합층은 공유된 반자성층이 된다. 선택적으로, 스택 높이를 줄이기 위해, 피닝층 및 그와 인접한(또는 공유된) 피닝 AFM층은 반자성으로 결합된 하드 마그네틱층/Ru/하드 마그네틱층으로 또는 하드 마그네틱층/Ru/소프트 마그네틱층의 3층 구조로 대체될 수 있으며, "하드(hard)" 및 "소프트(soft)"는 각각 높고 낮은 마그네틱 이방성을 갖는 강자성층으로 간주된다. 소프트층은 Co, Fe, Ni 및 이들의 합금일 수 있으며, 하드층은 CoCrPt와 같은 하드-마그넷 재료일 수 있다. 마그네틱 부재는 기록 전류가 마그네틱 부재를 통과하는 경우 제 1 프리층의 자화력 및 제 2 프리층의 자화력이 스핀 이동으로 인해 방향을 변경할 수 있도록 구성된다.
본 발명에 개시된 시스템 및 방법에 따라, 본 발명은 다중 비트를 저장할 수 있고 스핀 이동 스위칭을 이용하여 기록될 수 있으며 필드 스위칭 메커니즘 보다 국한된 마그네틱 부재를 제공한다.
도 1a는 종래의 마그네틱 메모리에 사용되는 종래의 마그네틱 부재를 나타내는 도면;
도 1b는 마그네틱 부재로 사용되는 이중 스핀 터널/밸브 구조물의 일 실시예도;
도 2는 종래의 마그네틱 메모리에 사용되는 다중 비트를 저장할 수 있는 또다른 종래의 마그네틱 부재를 나타내는 도면;
도 3a는 다중 비트를 저장할 수 있고 기록을 위해 스핀 이동 현상을 이용하는 본 발명에 따른 마그네틱 부재의 일 실시예를 나타내는 도면;
도 3b는 다중 비트를 저장할 수 있고 기록을 위해 스핀 이동 현상을 이용하는 본 발명에 따른 방법의 일 실시예를 나타내는 하이레벨 흐름도;
도 3c는 다중 비트를 저장할 수 있고 기록을 위해 스핀 이동 현상을 이용하 는 본 발명에 따른 방법의 일 실시예를 나타내는 보다 상세한 흐름도;
도 4a는 다중 비트를 저장할 수 있고 기록을 위해 스핀 이동 현상을 이용하는 본 발명에 따른 마그네틱 부재의 제 2 실시예를 나타내는 도면;
도 4b는 다중 비트를 저장할 수 있고 기록을 위해 스핀 이동 현상을 이용하는 본 발명에 따른 마그네틱 부재의 제 2 실시예의 선택 버전을 나타내는 도면;
도 5a는 다중 비트를 저장할 수 있고, 기록을 위해 스핀 이동 현상을 이용하며, 이중 스핀 터널/밸브 구조물을 이용하는 본 발명에 따른 마그네틱 부재의 제 3 실시예를 나타내는 도면;
도 5b는 다중 비트를 저장할 수 있고, 기록을 위해 스핀 이동 현상을 이용하며, 이중 스핀 터널/밸브 구조물을 이용하는 본 발명에 따른 마그네틱 부재의 제 4 실시예를 나타내는 도면;
도 6a는 다중 비트를 저장할 수 있고, 기록을 위해 스핀 이동 현상을 이용하며, 이중 스핀 터널/밸브 구조물을 이용하는 본 발명에 따른 마그네틱 부재의 제 5 실시예를 나타내는 도면;
도 6b는 다중 비트를 저장할 수 있고, 기록을 위해 스핀 이동 현상을 이용하며, 이중 스핀 터널/밸브 구조물을 이용하는 본 발명에 따른 마그네틱 부재의 제 5 실시예의 선택 버전을 나타내는 도면;
도 7은 다중 비트를 저장할 수 있고, 기록을 위해 스핀 이동 현상을 이용하는 본 발명에 따른 방법의 일 실시예를 나타내는 하이 레벨 흐름도;
도 8은 다중 비트를 저장할 수 있고, 기록을 위해 스핀 이동 현상을 이용하 는 본 발명에 따른 방법의 일 실시예를 나타내는 보다 상세한 흐름도.
본 발명은 마그네틱 부재의 개선에 관한 것이다. 하기의 설명은 당업자가 본 발명의 구성 및 이용할 수 있게 하며 특허 출원 및 요구사항의 항목에 제공된다. 바람직한 실시예에 대한 다양한 변형을 당업자는 용이하게 구현할 수 있으며 본 명세서에 개시된 본 발명의 기본 원리는 다른 실시예에도 적용될 수 있다. 따라서, 본 발명은 도시된 실시예로 제한되지 않으며, 본 명세서에 개시된 기본 원리 및 특징에 따라 광범위하게 구현될 수 있다.
종래의 마그네틱 저장 기술은 보다작은 크기를 갖는 스핀 밸브 및 스핀 터널링 접합부와 같은 마그네틱 부재에 점점 이용된다. 그러나, 종래의 방법을 사용하여 이러한 부재를 제조 및 작동시키기는 어렵다. 스핀 이동으로 공지된 가장 최근 발견된 현상은 마그네틱 저장 기술에 있어 중요하다. 스핀 이동의 현재 기술은 J.C. Slonczewski의 "Current-driven Excitation of Magnetic Multilayer," Journal of Magnetism and Magentic Materials, vol.159,p.L1-L5(1996); L.Berger, "Emission of Spin Waves by a Magnetic Multilayer raversed by a Current," Phys. Rev. B, Vol.54, p.9353(1996), 및 F.J.Albert, J.A. Katin 및 R.A. Buhman, "Spin-polarized Current Switching of a Co Thin Film Nanomagnet,"Appl. Phy.Lett., vol.77, No.23, p.3809-3811(2000)에 개시된다. 따라서, 스핀 이동 현상의 하기 설명은 현재 공지된 기술 범위에 기초하며 본 발명의 범주를 제한하지 않는다.
스핀-이동 현상은 강자성-노멀 금속 다층의 스핀-관련 전자 이동 현상으로부터 야기된다. 스핀-분극 전류가 CCP(current perpendicular to the plane) 구성에서 자성의 멀티층을 횡단하면, 강자성층상에 입사되는 전자의 스핀 각 운동량(momentum)이 강자성층의 마그네틱 모멘트와 상호작용한다. 이러한 상호작용을 통해, 전자는 강자성층으로 이들의 각 운동량의 일부를 이동시킨다. 결과적으로, 스핀-분극 전류는 전류 밀도가 충분히 높은 경우(약 107-108A/cm2), 및 멀티층의 치수가 셀프 필드가 중요하지 않도록 작은(약 200 나노미터 이하) 경우 강자성층의 자화력 방향을 스위칭할 수 있다. 또한, 스핀 이동이 강자성층의 자화력 방향으로 스위칭될 수 있도록, 강자성층은 충분히 얇아야 하며, 바람직하게는 Co에 대해 약 10 나노미터 미만이어야 한다.
스핀 이동 현상은 선택적으로서 CCP 구성에 사용되거나 또는 부가적으로 종래의 스핀 터널링 접합부 또는 종래의 스핀 밸브의 프리층의 자화력 방향을 스위칭시키기 위해 외부 스위칭 필드에 사용할 수 있다. 스핀 이동은 다른 메커니즘을 지배하여 종래의 마그네틱 부재가 수백 나노미터 범위로 작을 때 관찰될 수 있는 현상이다. 외부 필드의 적용과 상반되게, 스핀 이동 현상은 국부적인 현상이다. 따라서, 스핀 이동은 보다 작은 마그네틱 부재를 갖는 보다 높은 밀도의 마그네틱 메모리에 마그네틱 부재를 기록하는데 사용될 수 있다.
스핀 밸브 또는 스핀 터널링 접합부와 같이, 종래의 마그네틱 부재에 스핀 이동 현상을 기록하기 위해 배리어가 제공된다는 것을 당업자는 쉽게 인식할 것이 다. 종래의 스핀 밸브에 대해, CCP 구성은 상당한 신호 감소를 야기시킨다. 종래의 스핀 터널링 접합부는 저항이 크기 때문에 큰 신호를 가질 수 있지만, 스핀-이동 현상을 유도하기 위해 요구되는 높은 전류 밀도는 옴 감소로 인해 얇은 절연 배리어를 파괴시킬 수 있다.
상기 개시된 것처럼, 다른 종래의 마그네틱 부재는 특이성을 가변시키는데 제안되었으며 소정의 경우 사용된다. 이러한 종래의 마그네틱 부재는 이중 스핀 밸브, 이중 스핀 터널링 접합부 및 스핀 밸브와 스핀 터널링 접합부의 조합을 포함한다.
도 1b는 마그네틱 부재로 사용될 수 있는 이중 스핀 터널/밸브 구조물(70)로 정의된 마그네틱 부재의 일 실시예도이다. 이중 스핀 터널/밸브 구조물(70)은 바람직하게 적절한 시드층상에서 제조된다. 이중 스핀 터널/밸브 구조물(70)은 반강자성(AFM)층(71)을 포함한다. 피닝층(72)은 강자성체이며 AFM층(71)에 의해 피닝되는 자화력(magnetization)을 갖는다. 또한 이중 스핀 터널/밸브 구조물(70)은 절연성이며 피닝층(72)과 프리층(74) 사이에 충전 캐리어의 터널링을 충분히 허용하도록 얇은 배리어층(73)을 포함한다. 프리층(74)은 강자성체이며 스핀 이동 현상으로 인해 변경될 수 있는 자화력을 갖는다. 또한 이중 스핀 터널/밸브 구조물(70)은 도전성이며 Cu와 같은 재료를 포함할 수 있는 비자성 스페이서층(75)을 포함한다. 이중 스핀 터널/밸브 구조물(70)은 강자성체이며 AFM층(77)에 의해 피닝되는 자화력을 갖는다. 이중 스핀 터널/밸브 구조물(70)은 프리층을 공유하는 스핀 터널링 접합부(층들(71, 72, 73, 74)을 포함) 및 스핀 밸브(층들(74, 75, 76, 77)을 포함)로 구성되는 것으로 간주된다. 결과적으로, 스핀 이동을 이용하여 기록을 허용하면서 보다 높은 판독 신호가 달성될 수 있다. 비록 단일의 강자성막이 개시되었지만, 층들(72, 74, 76)은 합성 및/또는 이중 스핀 터널/밸브 구조물(70)의 열적 안정성을 개선시키기 위해 도핑될 수 있다. 또한, 정자기식으로 결합되는 프리층을 가지며 이중 스핀 터널/밸브 구조물을 포함하고, 정자기식으로 결합된 프리층을 가지는 또다른 마그네틱 부재가 개시되었다. 결과적으로, 스핀 터널링 접합부 또는 이중 스핀 터널/밸브 구조물과 같은 마그네틱 부재를 사용하는 다른 구조물이 제공될 수도 있다.
이중 스핀 터널/밸브 구조물(70)은 스핀 이동을 이용하여 스위치되는 프리층(74)의 자화력을 허용하도록 구성된다. 결과적으로, 이중 스핀 터널/밸브 구조물(70)의 치수는 셀프 필드 작용(self field effect)을 감소시키기 위해 수백 나노미터의 범위에서, 바람직하게 작다. 바람직한 실시예에서, 이중 스핀 터널/밸브 구조물(70)의 치수는 2백 나노미터 미만 및 바람직하게 약 백 나노미터이다. 이중 스핀 터널/밸브 구조물(70)은 바람직하게 도 2의 평면에 직교하는 약 50 나노미터의 깊이를 갖는다. 상기 깊이는 이중 스핀 터널/밸브 구조물(70)의 깊이보다 바람직하게 작아, 이중 스핀 터널/밸브 구조물(70)이 소정의 비등방성 형상을 가지며, 프리층(74)이 바람직한 방향을 갖는다. 또한, 프리층(74)의 두께는 충분히 얇아 스핀 이동이 피닝층(72, 76)의 자화력의 정렬로 프리층 자화력을 회전시키기에 충분하게 강하다. 바람직한 실시예에서, 프리층(74)은 10nm 이하의 두께를 갖는다. 또한, 바람직한 치수를 갖는 이중 스핀 터널/밸브 구조물(70)에 대해, 107Amps/cm2 정도의 충분한 전류가 상대적으로 작은 전류에 제공될 수 있다. 예를 들어, 약 107Amps/cm2의 전류 밀도가 0.06×0.12㎛2의 타원형 형상을 갖는 이중 스핀 터널/밸브 구조물(70)에 대해 약 0.5mA의 전류를 제공할 수 있다. 결과적으로, 매우 높은 전류를 전달하기 위한 특정한 회로의 사용이 방지될 수 있다.
상기 개시된 마그네틱 부재는 원하는 목적을 위해 바람직하게 기능하지만, 당업자는 보다 높은 밀도의 메모리에서 이들 마그네틱 부재를 사용하는 것이 바람직하다는 것을 인식할 것이다.
본 발명은 다중 비트를 저장할 수 있는 마그네틱 부재를 제공하는 방법 및 시스템을 제공한다. 상기 방법 및 시스템은 제 1 피닝층, 제 1 비자성층(전기적으로 전도성), 제 1 프리층, 결합층, 제 2 피닝층, 제 2 비자성층, 및 제 2 프리층을 포함한다. 제 1 피닝층은 강자성체이며 제 1 방향에서 피닝되는 제 1 피닝층 자화력을 포함한다. 제 1 비자성층은 제 1 피닝층과 제 1 프리층 사이에 제공된다. 제 1 프리층은 강자성체이며 제 1 프리층 자화력을 갖는다. 제 2 피닝층은 강자성체이며 제 2 방향에서 피닝하는 제 2 피닝층 자화력을 갖는다. 결합층은 제 2 피닝층과 제 1 프리층 사이에 제공된다. 제 2 비자성층은 제 2 피닝층과 제 2 프리층 사이에 제공된다. 제 2 프리층은 강자성체이며 제 2 프리층 자화력을 갖는다. 마그네틱 부재는 스핀 이동으로 인해 기록 전류가 마그네틱 부재를 통과할 때 제 1 프리층 자화력 및 제 2 프리층 자화력이 방향을 변경하도록 구성된다.
본 발명은 소정의 부품 및 소정 개수의 구조물을 가지는 특정한 마그네틱 부재에 대해 개시한다. 그러나, 당업자는 이러한 방법 및 시스템이 다른 개수의 스핀 밸브, 스핀 터널링 접합부, 및/또는 이중 시핀 터널/밸브 구조물과 같이, 상이한 및/또는 추가적인 부품들 또는 구조물을 갖는 다른 마그네틱 메모리 부재에 대해서 효율적으로 작동할 수 있음을 인식할 것이다. 또한 본 발명은 본 발명과 모순되지 않는 상이한 및/또는 다른 피쳐를 가지는 다른 마그네틱 메모리를 구성한다. 또한 본 발명은 스핀 이동 현상을 현재의 지식과 관련하여 개시한다. 결과적으로, 당업자는 본 발명의 방법 및 시스템의 특성이 스핀 이동의 현재 기술을 기초로 한 것임을 알수 있을 것이다. 또한 당업자는 상기 방법 및 시스템이 기판과 특정 관계가 있는 구조물과 관련하여 설명된다는 것을 알것이다. 그러나, 당업자는 상기 방법 및 시스템이 다른 구조물로 구성될 수 있다는 것을 알것이다. 예를 들어, 본 발명은 상부 및 하부 스핀 밸브들 뿐만 아니라 상부 및 하부 스핀 터널링 접합부로 구성된다. 또한, 상기 방법 및 시스템은 소정의 층이 합성되는 것과 관련된다. 그러나, 당업자는 다른 및/또는 추가의 층들이 합성될 수 있다는 것을 쉽게 인식할 것이다. 또한, 본 발명은 간단 및/또는 합성 강자성층을 갖는 마그네틱 부재를 포함한다. 또한, 본 발명에 따른 방법의 실시예들은 단일 마그네틱 부재를 제공하는 것과 관련하여 개시되었지만, 당업자는 상기 방법이 예를 들어 어레이에서 다중 마그네틱 부재를 제공하는 것을 포함한다는 것을 쉽게 인식할 것이다. 본 발명은 특정 방향으로 인가되는 기록 전류, 특정 크기를 갖는 기록 전류, 및 인가되는 특정 수의 기록 전류와 관련하여 개시된다. 그러나, 당업자는 본 발명이 다 른 및/또는 상이한 기록 전류로 구성된다는 것을 인식할 것이다. 또한 본 발명은 층들 사이에 특정 배향을 가지는 자화력과 관련하여 개시된다. 그러나, 당업자는 본 발명이 다른 배향으로 구성된다는 것을 인식할 것이다.
보다 특정하게 본 발명에 따른 방법 및 시스템이 제공되며, 이는 다중 비트를 저장하고 기록을 위해 스핀 이동 현상을 이용할 수 있는 본 발명에 따른 마그네틱 부재(100)의 일 실시예를 나타내는 도 3a를 참조한다. 마그네틱 부재(100)는 스핀 이동 현상을 이용하여 기록되도록 구성되며 결합층(102)에 의해 분리되는 2개의 스핀 터널링 접합부(110, 120)를 포함한다.
스핀 터널링 접합부(110)는 프리층(118), 바람직하게 배리어층(116)인 비자성층, 및 피닝층(114)을 포함한다. 프리층(118) 및 피닝층(114)은 강자성체이다. 피닝층(114)의 자화력은 특정 방향에서 피닝된다. 바람직하게, 스핀 터널링 접합부(110)는 피닝층(114)의 자화력을 피닝하는 AFM층(112)을 포함한다. 그러나, 선택적 실시예에서, 피닝층(114)의 자화력은 또다른 형태로 피닝될 수 있다. 배리어층(116)은 전하 캐리어가 피닝층(114)과 프리층(118) 사이에서의 터널링을 허용하도록 구성된다. 스핀 터널링 접합부(120)는 프리층(128), 바람직하게 배리어층(126)인 비자성층, 및 피닝층(124)을 포함한다. 프리층(128) 및 피닝층(124)은 강자성체이다. 피닝층(124)의 자화력은 특정 방향에서 피닝된다. 바람직하게, 스핀 터널링 접합부(120)는 피닝층(124)의 자화력을 피닝시키는 AFM층(122)을 포함한다. 그러나, 선택적 실시예에서, 피닝층(124)의 자화력은 다른 형태로 피닝될 수 있다. 배리어층(126)은 전하 캐리어가 피닝층(124)과 프리층(128) 사이에서의 터널링을 허용하도록 구성된다. 피닝층(118, 128)은 도 3a에 도시된 방향에서 바람직하게 피닝된다.
이들은 스핀 이동 현상을 이용하여 기록되도록 구성되기 때문에, 스핀 터널링 접합부(110, 120)의 치수는 바람직하게 이중 스핀 터널/밸브 구조물(70)과 유사하다. 결과적으로, 스핀 터널링 접합부(110, 120)의 치수는 수백 나노미터의 범위에서 바람직하게 하다. 바람직한 실시예에서, 스핀 터널링 접합부(110, 120)의 치수는 이백 나노미터 미만이며 바람직하게는 약 백 나노미터이다. 스핀 터널링 접합부(110, 120)는 도 3의 평면에 수직인, 약 50 나노미터의 깊이를 갖는다. 상기 깊이는 바람직하게 스핀 터널링 접합부(110, 120)의 폭보다 작아, 스핀 터널링 접합부(110, 120)는 소정 비등방성 형상을 가지며, 프리층(118, 128)이 원하는 방향을 갖게 된다. 또한, 프리층(118, 128)의 두께는 충분히 얇아 피닝층(114, 124)의 자화력에 따른 정렬로 프리층 자화력을 회전시키도록 스핀 이동은 충분히 크다. 바람직한 실시예에서, 프리층(118, 128)은 10nm 이하의 두께를 갖는다. 또한, 바람직한 치수를 갖는 스핀 터널링 접합부(110, 120)에 대해, 107Amps/cm2 정도의 충분한 전류가 상대적으로 작은 전류에 제공될 수 있다. 예를 들어, 약 107Amps/cm2의 전류 밀도가 0.06×0.12㎛2의 타원형 형상을 갖는 이중 스핀 터널/밸브 구조물(70)에 대해 약 0.5mA의 전류를 제공할 수 있다. 결과적으로, 매우 높은 전류를 전달하기 위한 특정한 회로의 사용이 방지될수 있다.
동작시, 데이터는 마그네틱 부재(100)의 상부에서 마그네틱 부재(100)의 하 부로의 순방향에서 전류(I1F)를 사용하여 그리고 마그네틱 부재(100)의 하부에서 마그네틱 부재(100)의 상부로의 역방향에서 전류(I1R)을 사용하여 스핀 터널링 접합부(110)에 기록될 수 있다. 전류(I1F)가 순방향으로 인가되는 경우, 다수의 전자가 피닝층(114)에서 프리층(118)(전자는 네거티브로 하전되기 때문에 전류(I1F)의 방향과 반대)으로 이동한다. 다수의 전자는 피닝층(114)의 자화력과 평행한 스핀을 갖는다. 다수의 전자는 스핀 이동을 통해 프리층(118)에 이들의 각 운동량을 전달할 수 있다. 전류(I1F)가 제공되는 경우, 충분한 수의 다수의 전자가 이들의 각 운동량을 전달하여 프리층(118)의 자화력과 피닝층(114)의 자화력을 정렬한다. 전류(I1R)가 역방향으로 인가되는 경우, 프리층(118)에서 피닝층(114)으로 이동하는(전류(I1R)의 방향과 반대) 소수 전자가 피닝층(114)으로부터 반사된다. 소수 전자는 피닝층(114)의 자화력과 상반되는 방향으로 이들의 각 운동량을 갖는다. 전류(I1R)가 제공되는 경우, 충분한 수의 소수 전자가 이들의 각 운동량을 전달하여 프리층(118)의 자화력은 피닝층(114)의 자화력과 역평행하게 정렬된다.
유사하게, 스핀 터너링 접합부(120)는 마그네틱 부재(100)의 상부에서 마그네틱 부재(100)의 하부로 순방향에서 전류(I2F)를 사용하여 그리고 마그네틱 부재(100)의 하부에서 마그네틱 부재(100)의 상부로의 역방향에서 전류(I2R)를 사용하여 기록된다. 스핀 이동은 상기 개시된 것과 유사한 방식으로 프리층(128)의 자화력을 배향시킬 수 있다. 바람직한 실시예에서, I1F는 I2F보다 크며 I1R은 I2R보다 크다. 마그네틱 부재(110, 120)에 대한 저항 및 기록 전류의 차는 마그네틱 부재(110, 120)에서 층을 조절함으로써 달성될 수 있다. 예를 들어, 프리층(118, 128)은 상이한 두께를 가질 수 있다. 유사하게, 배리어층(116, 126)은 상이한 두께를 가질 수 있다.
스핀 이동을 이용하여 기록되는 구성 이외에, 스핀 터널링 접합부(110, 120)는 바람직하게 상이한 메디안 저항(median resistance)을 가지며 상이한 전류를 이용하여 기록되도록 구성된다. 예를 들어, 스핀 터널링 접합부(110, 120)의 메디안 저항은 각각 R1 및 R2이다. 스핀 터널링 접합부(110)의 저항은 프리층(118)과 피닝층(114)의 자화력이 각각 평행 및 역평행한 경우 R1-△R1 및 R1+△R1이다. 스핀 터널링 접합부(120)의 저항은 프리층(128)과 피닝층(124)의 자화력이 각각 평행 및 역평행한 경우 R2-△R2 및 R2+△R2이다. 바람직한 실시예에서, R1, △R1 및 R2, △R2는, 마그네틱 부재(100)의 4개의 상이한 상태가 식별될 수 있도록 상이하다.
결합층(102)은 스핀 터널링 접합부(110)와 스핀 터널링 접합부(120) 사이에 제공된다. 결합층(102)은 바람직하게 전도성이다. 따라서, CCP 방향에서 마그네틱 부재(100)를 통과하는 전류는 스핀 터널링 접합부(110, 120) 사이를 쉽게 통과한다. 결과적으로, 하나의 스핀 터널링 접합부(110)에 대해 사용되는 동일한 기록 전류 및 판독 전류가 다른 스핀 터널링 접합부(120)에도 사용될 수 있다.
도 3b는 다중 비트를 저장할 수 있고 스핀 이동을 이용하여 기록되는 마그네틱 부재에 대한 기록을 위한 본 발명에 따른 방법(140)의 일 실시예의 하이-레벨 흐름도이다. 상기 방법(140)은 도 3a에 도시된 마그네틱 부재(100)와 관련하여 개시된다. 도 3a 및 도 3b를 참조로, 마그네틱 부재에 기록시, 사용되는 기록 전류(들)는 프리층(118, 128)의 원하는 정렬을 확보해야 한다. "00"이 기록되면, 피닝 층(114, 124)의 자화력에 평행한 프리층(118, 128)의 자화력을 정렬하는 적어도 하나의 기록 전류가 단계(142)를 통해 마그네틱 부재에 인가된다. 따라서, 단계(142)는 마그네틱 부재(100)를 통해 순방향에서 I1F 및 I2F 이상인 단일 기록 전류를 제공하는 단계를 포함한다. "01"이 기록되면, 단계(144)를 통해, 피닝층(124)의 자화력에 역평행한 프리층(128)의 자화력 및 피닝층(114)의 자화력에 평행한 프리층(118)의 자화력을 정렬하는 하나 이상의 기록 전류가 인가된다. "10"이 기록되면, 단계(146)를 통해, 피닝층(124)의 자화력에 평행한 프리층(128)의 자화력 및 피닝층(114)의 자화력에 역평행한 프리층(118)의 자화력을 정렬하는 하나 이상의 기록 전류가 인가된다. "11"이 기록되면, 단계(148)를 통해, 각각, 피닝층(114, 124)의 자화력에 역평행한 프리층(118, 128)의 자화력을 정렬하는 하나 이상의 전류가 인가된다.
도 3c는 다중 비트를 저장하고 스핀 이동을 사용하여 기록될 수 있는 마그네틱 부재에 대한 기록을 위한 본 발명에 따른 방법(150)의 실시예를 나타낸다. 상기 방법(150)은 도 3a에 도시된 마그네틱 부재(100)와 관련하여 개시된다. 도 3a 및 도 3c를 참조로, 마그네틱 부재의 기록시, 사용되는 기록 전류(들)는 프리층(118, 128)의 원하는 정렬을 보증해야 한다.
단계(152)를 통해 마그네틱 부재(100)에 기록되는 것이 "00"인지를 검출한다. 만약 그렇다면, 제 1 기록 전류가 단계(154)를 통해 순방향에(도 3a 평면의 하부를 향해) 인가된다. 제 1 기록 전류는 I1F 및 I2F 보다 크다. 결과적으로 스핀 이동은 각각 피닝층(114, 124)과 평행하게 프리층(118, 128)을 배향한다. 이 상태에서 마그네틱 부재(100)의 저항은 R1-△R1 + R2 - △R2이다.
"00"이 기록되지 않는 경우, 단계(156)를 통해 "01"이 기록되는지를 검출한다. 만약 그렇다면, I1F 및 I2F 보다 큰 기록 전류가 단계(158)를 통해 순방향으로 인가된다. 바람직하게, 이런 기록 전류는 제 1 기록 전류와 같다. 결과적으로, 프리층(118, 128)은 각각 피닝층(114, 124)에 평행하게 배향된다. 제 2 기록 전류가 단계(160)를 통해, 역방향(도 3a의 상부)으로 인가된다. 제 2 기록 전류는 I2R보다는 크지만 I1R 보다는 작다. 결과적으로, 제 2 기록 전류에 의해 유도되는 스핀 이동은 피닝층(124)의 자화력에 역평행한 프리층(128)의 자화력을 플립(flip)시키는 반면, 프리층(118)의 자화력은 피닝층(114)과 평행하게 유지된다. 이 상태에서 마그네틱 부재(100)의 저항은 R1-△R1 + R2 +△R2이다.
"01"이 기록되지 않으면, 단계(162)를 통해 "10"이 기록되는지를 검출한다. 만약 그렇다면, 단계(164)를 통해 제 2 기록 전류가 역방향으로 인가된다. 결과적으로, 프리층(118, 128)은 각각 피닝층(114, 124)에 역평행하게 배향된다. 제 4 기록 전류가 단계(166)를 통해 순방향으로 인가된다. 제 4 기록 전류는 I2F 보다 크지만, I1F보다는 작다. 결과적으로, 제 2 기록 전류에 의해 유도되는 스핀 이동은 피닝층(124)의 자화력에 평행한 프리층(128) 자화력을 플립시키는 반면, 프리층(118)의 자화력은 피닝층(124)의 자화력과 역평행하게 유지된다. 이 상태에서 마그네틱 부재(100)의 저항은 R1+△R1 + R2 -△R2이다.
"10"이 기록되지 않으면, "11"이 기록된다. 결과적으로, I1R 및 I2R 보다 크며 바람직하게는 제 3 기록 전류와 동일한 기록 전류가 단계(170)를 통해 역방향 으로 인가된다. 프리층(118, 128)의 자화력은 각각 피닝층(114, 124)의 자화력과 역평행하게 배향된다. 이 상태에서 마그네틱 부재(100)의 저항은 R1+△R1 + R2 +△R2이다.
마그네틱 부재(100)를 판독하기 위해, I1F, I2F, I2R 및 I2R 보다 작은 판독 전류가 제공된다. 따라서, 판독 전류는 인가되는 임의의 기록 전류보다 작다. 이로 인해 판독 전류는 마그네틱 부재에 기록되는 데이터를 변화시키지 않는다. 마그네틱 부재(100)의 저항은 판독 전류 및 출력 신호에 따라 결정될 수 있다. 마그네틱 부재의 저항에 따라, "00", "01", "10" 또는 "11"이 저장된 데이터가 결정된다. 저항이 R1-△R1 + R2 -△R2이면, "00"이 저장된다. 저항이 R1-△R1 + R2 +△R2이면, "01"이 저장된다. 저항이 R1+△R1 + R2 -△R2이면, "10"이 저장된다. 저항이 R1+△R1 + R2 +△R2 이면, "11"이 저장된다.
상기 방법(140) 및/또는 방법(150)을 사용하여, 스핀 이동을 이용하는 마그네틱 부재(100)에 다중 비트가 저장될 수 있다. 외부 전류에 의해 유도되는 스위칭 필드는 필요없다. 대신, 보다 국부화되고 신뢰성 있는 현상이 마그네틱 부재(100)에 기록을 위해 사용되어, 혼선을 덜 유도한다. 또한, 바람직한 치수를 가지는 마그네틱 부재(100)에 대해, 107 Amps/cm2 정도의 충분한 전류 밀도가 상대적으로 작은 전류에 제공될 수 있다. 예를 들어, 약 107 Amps/cm2 의 전류 밀도가 0.06×0.12㎛2의 타원 형상을 가지는 마그네틱 부재에 대해 약 0.5mA의 전류를 제공할 수 있다. 결과적으로, 매우 높은 전류를 전달하는 특정 회로의 사용이 방지된 다. 또한, 다중 비트가 단일의 마그네틱 부재(100)에 저장되기 때문에, 마그네틱 부재(100)에 통합되는 고밀도 메모리(단위 면적당 보다 많은 비트 저장)가 구성될 수 있다.
도 4a는 다중 비트를 저장하고 기록을 위해 스핀 이동 현상을 이용할 수 있는 본 발명에 따른 마그네틱 부재(100')의 제 2 실시예의 블럭도이다. 마그네틱 부재(100')의 다수의 부품들은 도 3a에 도시된 마그네틱 부재(100)와 유사하다. 결과적으로, 이들 부품들은 동일한 부호로 표시된다. 예를 들어, 마그네틱 부재(100')는 스핀 터널링 접합부(110', 120')를 포함한다. 그러나 결합층(102)은 공유된 AFM층(102')으로 대체된다. 또한, AFM층(112, 122)은 생략된다. 대신, 단일의 공유된 AFM층(102')은 결합층(결합층(102)과 유사) 및 피닝층(114', 124')의 자화력을 피닝하는데 사용되는 층(AFM층(102, 112)와 유사) 모두의 기능을 한다. 선택적으로, 스택의 높이를 보다 더 감소시키기 위해, 피닝층(114', 124') 및 피닝 AFM층(102')은 반강자성으로 결합된 하드 마그네틱층/Ru/하드 마그네틱층 또는 하드 마그네틱층/Ru/소프트 마그네틱층의 3층 구조로 대체될 수 있으며, 여기서 "하드(hard)" 및 "소프트(soft)"는 각각 높고 낮은 마그네틱 이방성을 갖는 강자성층으로 간주된다. 소프트층은 Co, Fe, Ni 및 이들의 합금일 수 있고; 하드층은 CoCrPt와 같은 하드-마그넷 재료일 수 있다. 이러한 대체 구조물(100")이 도 4b에 도시된다. 도 4a 및 도 4b를 참조로, 마그네틱 부재(100')와 유사한 마그네틱 부재(100")의 부품들은 유사한 부호로 표기된다. 예를 들어, 마그네틱 부재(100")는 프리층(128", 118")을 포함한다. 그러나, 하드 마그네틱층(111), Ru층(113) 및 하 드 또는 소프트 마그네틱층(115)은 마그네틱 부재(100')의 피닝층(114', 124') 및 AFM층(102') 대신 사용된다.
마그네틱 부재(100', 100")는 스핀 이동을 이용하여 기록되고 다중 비트를 저장하도록 구성된다. 결과적으로, 마그네틱 부재(100', 100")는 다수의 동일한 품질을 공유하며 마그네틱 부재(100)와 실질적으로 동일한 방식으로 기록될 수 있다. 도 3b 및 도 3c에 각각 도시된 방법(140) 및 방법(150)은 도 4a 및 도 4b에 각각 도시된 마그네틱 부재(100', 100")에 데이터를 기록하는데 사용될 수 있다. 마그네틱 부재(100', 100")를 통해 구동되는 전류는 스핀 이동을 이용하여 데이터를 기록하는데 사용될 수 있기 때문에, 외부 전류에 의해 구동되는 스위칭 필드는 필요없다. 대신, 보다 국부화되고 신뢰성 있는 현상이 마그네틱 부재(100', 100")에 기록을 위해 사용된다. 또한, 바람직한 치수를 가지는 마그네틱 부재(100', 100")에 대해, 107 Amps/cm2 정도의 충분한 전류 밀도가 상대적으로 작은 전류에 제공될 수 있다. 예를 들어, 약 107 Amps/cm2 의 전류 밀도가 0.06×0.12㎛2의 타원 형상을 가지는 마그네틱 부재에 대해 약 0.5mA의 전류를 제공할 수 있다. 결과적으로, 매우 높은 전류를 전달하는 특정 회로의 사용이 방지된다. 또한, 다중 비트가 단일의 마그네틱 부재(100' 또는 100")에 저장되기 때문에, 마그네틱 부재(100' 또는 100")에 통합되는 고밀도 메모리(단위 면적당 보다 많은 비트 저장)가 제조될 수 있다. 또한, 마그네틱 부재(100')는 스핀 터널링 접합부(110', 120')를 결합시키기 위해 단일의 공유된 AFM층(102')을 사용하기 때문에, 개별 AFM층(102')이 생 략될 수 있다. 유사하게, 층(111, 113, 115)의 사용으로 인해, 추가의 AFM층이 마그네틱 부재(100")에서 생략된다. 결과적으로, 마그네틱 부재(100', 100")는 감소된 스택 높이를 가질 수 있다. 감소된 스택 높이는 패터닝이 쉽고 제조가 간단한 마그네틱 부재(100', 100")의 제조를 가능케한다.
도 5a는 다중 비트를 저장할 수 있고, 기록을 위해 스핀 이동 현상을 이용할 수 있고, 이중 스핀 터널/밸브 구조물을 이용할 수 있는 본 발명에 따른 마그네틱 부재(200)의 제 3 실시예도이다. 따라서, 마그네틱 부재(200)는 결합층(202)에 의해 분리되는 이중 스핀 터널/밸브 구조물(210, 230)을 포함한다. 이중 스핀 터널/밸브 구조물(210)은 피닝층(214), 비자성층(216), 프리층(218), 배리어층(220), 및 피닝층(222)을 포함한다. 이중 스핀 터널/밸브 구조물(210)은 각각 피닝층(214, 222)의 자화력을 피닝시키는데 사용되는 AFM층(212, 224)을 포함한다. 이중 스핀 터널/밸브 구조물(230)은 피닝층(234), 비자성층(236), 프리층(238), 배리어층(240), 및 피닝층(242)을 포함한다. 이중 스핀 터널/밸브 구조물(230)은 바람직하게 각각 피닝층(234, 242)의 자화력을 피닝시키는데 사용되는 AFM층(232, 244)을 포함한다. 피닝층(214, 242)은 제 1 방향에서 피닝되는 자화력을 갖는다. 피닝층(222, 234)은 제 2 방향에서, 바람직하게는 제 1 방향과 역평행하게 피닝되는 자화력을 갖는다. 제 2 방향 배향은 몇가지 기술을 통해 달성될 수 있다. 한가지 기술로는 피닝층(222, 234)에 대해 합성 구조물(미도시)을 이용하는 것이다. 다른 기술로는 AFM층(232, 242)에 대해 AFM 재료와 상이한(온도 및 필드 설정시) AFM층(222, 232)용 AFM 재료를 사용하는 것이다. 피닝층(222, 234)의 자화 배향은 상이 한 AFM 설정 온도 및 필드를 사용하여, 피닝층(214, 242)의 자화 배향과 독립적으로 설정될 수 있다. 바람직하게 프리층(218, 238)은 바람직한 방향을 갖지만, 달리 스핀 이동으로 인해 전달된 각 운동량에 자유롭게 응답한다. 배리어층(220, 240) 전하 캐리어가 터널링할 수 있는 절연체이다. 비자성 스페이서층(216, 236)은 도체이다. 각각의 이중 스핀 터널/밸브 구조물(210, 230)은 스핀 밸브부 및 스핀 터널부를 갖도록 구성될 수 있다. 이중 스핀 터널/밸브 구조물(210)의 스핀 터널링 접합부는 피닝층(222), 배리어층(220) 및 프리층(218)을 포함한다. 이중 스핀 터널/밸브 구조물(210)의 스핀 밸브부는 피닝층(222), 배리어층(220) 및 프리층(214)을 포함한다. 유사하게, 이중 스핀 터널/밸브 구조물(230)의 스핀 터널링 접합부는 피닝층(242), 배리어층(240) 및 프리층(238)을 포함한다. 이중 스핀 터널/밸브 구조물(230)의 스핀 밸브부는 피닝층(234), 비자성 스페이서층(236) 및 프리층(238)을 포함한다.
동작시, 이중 스핀 터널/밸브 구조물(210, 230)은 각각 스핀 이동을 사용하여 기록되도록 구성된다. 현재, 스핀 이동 현상은 이중 스핀 터널/밸브 구조물(210, 230)의 스핀 밸브부를 사용하여 주도적으로 제공된다. 예를 들어, 순방향에서 구동되는 전류에 대해, 피닝층(214)에서 프리층(218)으로 이동하는 전자는 프리층(218)에 이들의 각 운동량을 전달할 수 있다. 결과적으로, 프리층(218)의 자화력은 피닝층(214)의 자화력과 정렬될 수 있다. 또한, 피닝층(222)으로부터 반사되는 소수 전자는 피닝층(214)의 자화력에 평행한 프리층(218)의 자화 배향설정을 돕는다. 유사하게, 역방향에서 구동되는 전류에 대해, 프리층(218)으로부터의 소수 전자는 피닝층(214)으로부터 반사된다. 이들 소수 전자는 프리층(218)으로 다시 이동하여 피닝층(214)의 자화력에 역평행한 프리층(218)의 자화력을 정렬시키는 경향이 있다. 또한, 피닝층(222)으로부터의 다수 전자는 피닝층(214)의 자화력에 역평행한 프리층(218)의 자화 배향설정을 돕는다. 따라서, 전류는 프리층(218) 및 피닝층(222)을 통해 피닝층(214)으로부터 역방향에서 구동될 수 있다. 이중 스핀 터널/밸브 구조물(230)은 유사한 방식으로 기능한다.
이들은 스핀 이동 현상을 이용하여 기록되도록 구성되기 때문에, 이중 스핀 터널/밸브 구조물(210, 230)의 치수는 바람직하게 이중 스핀 터널/밸브 구조물(70)과 유사하다. 이중 스핀 터널/밸브 구조물(210, 230)의 치수는 바람직하게 2백 나노미터 미만이며 바람직하게는 약 백 나노미터이다. 이중 스핀 터널/밸브 구조물(210, 230)은 도 5a의 평면에 수직인 약 50 나노미터의 깊이를 갖는다. 상기 깊이는 이중 스핀 터널/밸브 구조물(210, 230)의 깊이보다 바람직하게 작아, 이중 스핀 터널/밸브 구조물(210, 230)이 소정의 비등방성 형상을 가지며, 프리층(218, 238)이 바람직한 방향을 갖게 된다. 또한, 프리층(218, 238)의 두께는 충분히 얇아 스핀 이동이 피닝층(212, 222) 및 피닝층(234, 242)의 자화력의 정렬로 프리층 자화력을 회전시키기에 충분하게 강하다. 바람직한 실시예에서, 프리층(218, 238)은 10nm 이하의 두께를 갖는다. 또한, 바람직한 치수를 갖는 이중 스핀 터널/밸브 구조물(210, 230)에 대해, 107Amps/cm2 정도의 충분한 전류가 상대적으로 작은 전류에 제공될 수 있다. 예를 들어, 약 107Amps/cm2의 전류 밀도가 0.06×0.12㎛2의 타원 형 형상을 갖는 이중 스핀 터널/밸브 구조물(210, 230)에 대해 약 0.5mA의 전류를 제공할 수 있다. 결과적으로, 매우 높은 전류를 전달하기 위한 특정한 회로의 사용이 방지될수 있다.
스핀 이동을 이용하여 기록되도록 구성되는 것 이외에, 이중 스핀 터널/밸브 구조물(210, 230)은 바람직하게 상이한 메디안 저항(median resistance)을 가지며 상이한 전류를 이용하여 기록되도록 구성된다. 예를 들어, 스핀 터널링 접합부(210, 230)의 메디안 저항은 각각 R1 및 R2이다. 스핀 터널링 접합부(210)의 저항은 프리층(218)의 자화 피닝층(114)의 자화력이 각각 평행 및 역평행한 경우 R1-△R1 및 R1+△R1이다. 스핀 터널링 접합부(230)의 저항은 프리층(238)의 자화력과 피닝층(242)의 자화력이 각각 평행 및 역평행한 경우 R2-△R2 및 R2+△R2이다. 또한, 스핀 터널링 접합부(210)는 마그네틱 부재(200)의 상부에서 마그네틱 부재(200)의 하부로 순방향에서 전류(I1F)를 사용하여 그리고 마그네틱 부재(200)의 하부에서 마그네틱 부재(200)의 상부로의 역방향에서 전류(I1R)를 사용하여 기록된다. 유사하게, 스핀 터널/밸브 구조물(230)은 마그네틱 부재(200)의 상부에서 마그네틱 부재(200)의 하부로 순방향에서 전류(I2F)를 사용하여 그리고 마그네틱 부재(200)의 하부에서 마그네틱 부재(200)의 상부로의 역방향에서 전류(I2R)를 사용하여 기록된다. 바람직한 실시예에서, I1F는 I2F보다 크며 I1R은 I2R보다 크다. 이중 스핀 터널/밸브 구조물(210, 230)에 대한 저항 및 기록 전류의 차는 이중 스핀 터널/밸브 구조물(210, 230)에서 층을 조절함으로써 달성될 수 있다. 예를 들어, 프리층(218, 238)은 상이한 두께를 가질 수 있다. 유사하게, 배리어층(220, 240)은 상이한 두께를 가질 수 있다.
결합층(202)은 이중 스핀 터널/밸브 구조물(210, 230) 사이에 제공된다. 결합층(202)은 바람직하게 전도성이다. 따라서, CCP 방향에서 마그네틱 부재(200)를 통과하는 전류는 스핀 터널링 접합부(110, 120) 사이를 쉽게 통과한다. 결과적으로, 하나의 스핀 터널링 접합부(210)에 대해 사용되는 동일한 기록 전류 및 판독 전류가 다른 스핀 터널링 접합부(120)에도 사용될 수 있다. 그러나 판독 전류는 임의의 기록 전류 보다 작은 것이 바람직하다는 것을 주목하라. 결과적으로, 프리층(218, 238)의 자화력 방향은 판독 고정 동안 변하지 않는다.
마그네틱 부재(200)는 예를 들어 방법(140) 또는 방법(150)을 사용하여, 마그네틱 부재(100, 100')와 동일한 방식으로 기록 및 판독될 수 있다. 결과적으로, 마그네틱 부재(200)는 마그네틱 부재(100, 100')와 동일한 다수의 장점을 공유한다. 스핀 이동에 기여할 수 있는 추가의 피닝층(214, 234) 존재 때문에, 프리층(218, 238)의 자화력을 스위치하는데 요구되는 전류가 보다 감소된다. 이중 스핀 터널/밸브 구조물(210, 230)이 요구되기 때문에, 외부 스위칭 마그네틱 필드를 형성하는 외부 전류는 마그네틱 부재(200)의 프리층(218, 238)에서 기록을 위해 더이상 필요없다. 대신, 마그네틱 부재(200)를 통해 구동되는 전류가 사용된다. 결과적으로, 보다 국부화된 스위칭 메커니즘이 이용되기 때문에 혼선이 감소되며 전력 소모가 감소된다. 마그네틱 부재(200)는 마그네틱 부재(200)의 배리어층(층(220, 240))의 존재 때문에, CCP 구성이 판독되는 경우 종래의 스핀 밸브 보다 상당히 높은 출력 신호를 갖는다. 또한, 마그네틱 부재(200)는 다중 비트를 저장할 수 있기 때문에, 마그네틱 부재(200)가 보다 고밀도 메모리에 사용될 수 있다.
도 5b는 다중 비트를 저장할 수 있고, 기록을 위해 스핀 이동 현상을 이용하며, 이중 스핀 터널/밸브 구조물을 이용할 수 있는 본 발명에 다른 마그네틱 부재(200')의 제 4 실시예를 나타낸다. 마그네틱 부재(200')는 마그네틱 부재(200)와 유사하다. 결과적으로, 다수의 부품들은 유사한 부호로 표기된다. 그러나, 비자성 스페이서층(236', 216') 및 배리어층(220', 240') 각각의 위치는 반대이다. 그러나 마그네틱 부재(200')는 마그네틱 부재(200)와 실질적으로 동일한 방식으로 기능한다. 결과적으로, 이중 스핀 터널/밸브 구조물(210', 230')은 상기 개시된 스피 이동을 이용하고 마그네틱 부재(200')를 통해 전류를 구동시킴으로써 기록될 수 있다. 따라서, 마그네틱 부재(200')는 마그네틱 부재(200)와 동일한 다수의 장점을 갖는다.
도 6a는 다중 비트를 저장하고, 기록을 위해 스핀 이동 현상을 이용하며, 이중 스핀 터널/밸브 구조물(210", 230")을 이용할 수 있는 본 발명에 따른 마그네틱 부재(200")의 바람직한 제 5 실시예를 나타낸다. 그러나, 마그네틱 부재(200")는 공유된 AFM층(202")을 포함한다. 따라서, 마그네틱 부재(200, 200')의 개별 AFM층(224, 232) 및 개별 결합층(202)은 단일의 공유된 AFM층(202")로 인해 생략된다. 결과적으로, 마그네틱 부재(200")는 보다 짧은 스택 높이를 갖는다. 선택적으로, 스택의 높이를 보다 더 감소시키기 위해, 피닝층(222", 242") 및 공유된 AFM층(202")이 반강자성으로 결합된 하드 마그네틱층/Ru/하드 마그네틱층 또는 하드 마그네틱층/Ru/소프트 마그네틱층의 3층 구조로 대체될 수 있으며, 여기서 "하드 (hard)" 및 "소프트(soft)"는 각각 높고 낮은 마그네틱 이방성을 갖는 강자성층으로 간주된다. 소프트층은 Co, Fe, Ni 및 이들의 합금일 수 있고; 하드층은 CoCrPt와 같은 하드-마그넷 재료일 수 있다. 이러한 대체 구조물(200"')이 도 6b에 도시된다. 마그네틱 부재(200"')는 도 6a에 도시된 마그네틱 부재(200")의 부품과 유사한 부품을 갖는다. 결과적으로, 이러한 부품들은 유사한 부호로 표기된다. 마그네틱 부재(200"')는 하드 마그네틱층(221), Ru층(223) 및 하드 또는 소프트 마그네틱층(225)을 포함하며 이들은 마그네틱 부재(200")의 피닝층(222", 242") 및 AFM츠(202") 대신 사용된다.
또한, 마그네틱 부재(200")는 합성 피닝층(234", 242") 뿐만 아니라 합성 프리층(218", 238")을 포함한다. 합성 프리층(218")은 비자성층(227)에 의해 분리되는 마그네틱층(226, 228)을 포함한다. 마그네틱층(227)은 바람직하게 전도성이며 마그네틱층(226, 228)이 반강자성으로 정렬되어 자기적으로 결합되도록 구성되는 두께를 갖는다. 합성 프리층(238")은 비자성층(258)에 의해 분리되는 마그네틱층(256, 260)을 포함한다. 비자성층(258)은 바람직하게 전도성이며 마그네틱층(256, 260)이 반강자성으로 정렬되어 자기적으로 결합되도록 구성되는 두께를 갖는다. 합성 피닝층(234")은 비자성층(252)에 의래 분리되는 마그네틱층(250, 254)을 포함한다. 비자성층(252)은 바람직하게 전도성이며 마그네틱층(250, 254)이 반강자성으로 정렬되어 자기적으로 결합되도록 구성되는 두께를 갖는다. 합성 피닝층(242")은 비자성층(262)에 의해 분리되는 마그네틱층(262, 266)을 포함한다. 비자성층(264)은 바람직하게 전도성이며 마그네틱층(262, 266)이 반강자성으로 정렬되 어 자기적으로 결합되도록 구성되는 두께를 갖는다. 합성 피닝층(234" 및/또는 242")은 피닝층(214", 222")의 모멘트(moment)에 반대되는 네트 모멘트(net moment)를 갖는다.
바람직한 실시예에서, 마그네틱 부재(200")는 마그네틱 부재(200, 200')와 실질적으로 동일한 방식으로 기록 및 판독되게 구성된다. 따라서, 이중 스핀 터널/밸브 구조물(210", 230")은 각각 기록 전류(I1F 및 I1R) 및 기록 전류(I2F 및 I2R)를 갖는다. 이중 스핀 터널/밸브 구조물(210", 230")의 저항은 상이하다. 바람직하게, 이중 스핀 터널/밸브 구조물(210")의 저항은 프리층(218")의 상부 강자성층(228)이 피닝층(222")에 각각 평행 및 역평행하게 정렬되면 바람직하게 대략 R1-△R1 및 R1+△R1 이다. 유사하게, 이중 스핀 터널/밸브 구조물(230")의 저항은, 프리층(238")의 하부 강자성층(260)이 피닝층(242")의 상부층(262)에 각각 평행 및 역평행하게 정렬되면 바람직하게 대략 R2-△R2 및 R2+△R2 이다. 따라서, 마그네틱 부재(200"')의 4가지 상태는 저항 R1-△R1 + R2-△R2("00"), R1-△R1 + R2+△R2("01"), R1+△R1 + R2-△R2("10") 및 R1+△R1 + R2+△R2("11")에 대응한다.
마그네틱 부재(200")는 예를 들어 방법(140) 또는 방법(150)을 사용하여, 마그네틱 부재(100, 100')와 본질적으로 동일한 방식으로 기록 및 판독될 수 있다. 결과적으로, 마그네틱 부재(200)는 마그네틱 부재(100, 100')와 동일한 다수의 장점을 갖는다. 이중 스핀 터널/밸브 구조물(210")이 사용되고, 마그네틱 부재에 대한 기록이 스핀 이동이 사용되기 때문에, 외부 스위칭 마그네틱 필드를 형성하는 외부 전류가 마그네틱 부재(200")의 프리층(218", 238")에 대한 기록에 더이상 필 요없다. 대신, 마그네틱 부재(200")를 통해 구동되는 전류가 이용된다. 결과적으로, 보다 국부화된 스위칭 메커니즘이 이용되기 때문에 혼선이 감소되며 전력 소모가 감소된다. 마그네틱 부재(200)"는 마그네틱 부재(200")의 배리어층(층(220", 240"))의 존재 때문에, CCP 구성이 판독되는 경우 종래의 스핀 밸브 보다 상당히 높은 출력 신호를 갖는다. 또한, 마그네틱 부재(200")가 다중 비트를 저장할 수 있기 때문에, 마그네틱 부재(200")가 보다 높은 밀도의 메모리에 사용될 수 있다.
또한, 프리층(218", 238")이 합성되기 때문에, 이들의 자화력은 보다 쉽게 스위치될 수 있다. 결과적으로, 보다 낮은 기록 전류가 사용된다. 다른 말로, 전류(I1F, I2F, I1R 및 I2R)가 단일 프리층에 보다 낮을 수 있다. 또한, 배리어에 대한 피닝층(222", 242")이 스핀 이동에 기여할 수 있다. 바람직한 실시예에서, 피닝층(214", 222") 및 마그네틱층(254, 262)은 각각 프리층(218", 238")에 대한 스핀 이동 작용에 부가적으로 기여하도록 배향된다. 따라서, 프리층(218", 238")의 자화력을 스위치하기 위해 요구되는 전류가 추가로 감소될 수 있다. 결과적으로, 마그네틱 부재(200")는 높은 밀도 마그네틱 메모리에서 저장 소자로서 바람직하게 이용된다.
유사하게, 마그네틱 부재(200"')는 마그네틱 부재(200"')의 다수의 장점을 공유한다. 부가적으로, 피닝층(222", 242") 및 AFM층(202") 대신 층(221, 223, 225)이 사용되기 때문에, 마그네틱 부재(200"')의 스택 높이가 추가로 감소된다. 결과적으로 프로세싱이 간략화된다.
도 7은 다중 비트를 저자알 수 있고, 기록을 위해 스핀 이동 현상을 이용하 는 마그네틱 부재를 제공하는 본 발명에 따른 방법(300)의 하이레벨 흐름도이다. 마그네틱 부재(200")는 바람직한 마그네틱 부재이기 때문에, 마그네틱 부재(200")와 관련하여 상기 방법(300)이 개시된다. 그러나, 상기 방법(300)은 마그네틱 부재(100, 100', 100", 200, 200')와 같은 다른 마그네틱 부재에 사용될 수 있다.
제 1 구조물이 단계(302)를 통해 제공된다. 바람직한 실시예에서, 단계(302)는 이중 스핀 터널/밸브 구조물(210")과 같이 이중 스핀 터널/밸브 구조물을 제공하기 위해 사용된다. 또다른 실시예에서, 이중 스핀 터널/밸브 구조물(210), 또는 스핀 터널링 접합부(110 또는 110')가 단계(302)에서 제공된다. 결과적으로, 단계(302)는 바람직하게, 제 1 피닝층, 제 1 마그네틱 스페이서층, 제 1 프리층, 제 1 배리어층, 제 1 피닝층, 결합층, 제 2 피닝층, 제 2 배리어층, 제 2 프리층, 제 2 마그네틱 스페이서층, 및 제 2 피닝층을 포함한다. 또한, 단계(302)는 임의의 시드층 및 소정 실시예에서, 피닝층에 인접한 AFM층을 제공하는 단계를 포함한다. 결합층이 단계(304)를 통해 제공된다. 바람직한 실시예에서, 단계(304)는 공유된 AFM층(202")을 제공하는 단계를 포함한다. 그러나, 다른 실시예에서, 결합층(202, 202', 102 또는 102')이 제공될 수 있다. 단계(306)를 통해 제 2 구조물이 제공된다. 제 2 구조물은 바람직하게 이중 스핀 터널/밸브 구조물(230")이다. 그러나, 다른 실시예에서, 이중 스핀 터널/밸브 구조물(230, 230') 또는 스핀 터널링 접합부(120 또는 120')가 단계(306)에 제공된다. 단계(304, 306)가 단계(308)를 통해 선택적으로 반복될 수 있다. 따라서, 단계(308)를 통해, 2 이상의 스핀 터널링 접합부 및 2 이상의 이중 스핀 터널/밸브 구조물이 제공될 수 있다. 또한, 바 람직하진 않지만, 마그네틱 부재에 제공되는 구조물의 형태를 혼합할 수도 있다는 것을 주목하라. 예를 들어, 마그네틱 부재(미도시)는 결합층에 의해 분리되는 스핀 터널링 접합부 및 이중 스핀 터널/밸브 구조물을 포함할 수 있다. 또한, 방법(300)이 제 1 및 제 2 구조무에 개별적으로 제공될 수 있지만, 방법(300)은 개별적으로 제 1 및 제 2 구조물의 기하학 구조를 한정할 수 있다.
도 8은 다중 비트를 저장할 수 있고 기록을 위해 스핀 이동 현상을 이용할 수 있는 마그네틱 부재를 제공하기 위한 본 발명에 따른 방법(350)의 일 실시예의 상세한 흐름도이다. 마그네틱 부재(200")는 바람직한 마그네틱 부재이기 때문에, 상기 방법(350)은 마그네틱 부재(200")와 관련하여 개시된다. 그러나, 마그네틱 부재(100, 100', 100", 200, 200')와 같은 다른 마그네틱 부재에도 상기 방법(350)이 이용될 수 있다. 단계(352)를 통해 바람직하게 시드층 상에 AFM층(212")이 제공된다. 바람직한 실시예에서, 단계(352)는 표준 스퍼터링을 이용하여 수행되며 AFM 재료는 바람직하게 120Å의 PtMn이다. 피닝층(214")은 단계(354)를 통해 제공된다. 피닝층(214")은 바람직하게 Co, CoFe, 다른 강자성체 합금, 또는 반금속이 스퍼터링된다. 바람직한 실시예에서, 단계(354)는 약 20Å 두께인 피닝층을 제공하는 단계를 포함한다. 단계(356)를 통해 비자성 스페이서층(216")이 제공된다. 단계(356)는 15Å 내지 40Å 사이의 두께인 구리층을 제공하는 단계를 포함한다. 그러나, 다른 비자성 도체가 선택될 수 있다. 합성 프리층(218")이 단계(358)를 통해 제공된다. 단계(358)는 층(226, 227, 228)을 제공하는 단계를 포함한다. 마그네틱층(226, 228)은 Co, Ni, Fe, 이들의 합금, 또는 반금속을 포함할 수 있다. 마그네틱층(226, 228)의 두께는, 이를 테면 5 내지 30Å 사이 또는 모두 25Å처럼 작을 수 있다. 또한 단계(358)는 마그네틱층(226, 228)이 반강자성으로 정렬되도록 비자성층(227)을 제공하는 단계를 포함한다. 예를 들어, 비자성층(227)은 8.5Å의 Ru일 수 있다. 단계(360)를 통해 배리어층(220")이 제공된다. 단계(360)는 10 내지 30Å 사이의 알루미나 또는 다른 비자성 절연체를 제공하는 단계를 포함할 수 있다. 피닝층(222")이 단계(362)를 통해 제공된다. 단계(362)는 단계(364)와 유사하다. 따라서, 단계(364)는 이중 스핀 터널/밸브 구조물(210")의 기하학적 구조가 이중 스핀 터널/밸브 구조물(230")로부터 개별적으로 한정되도록 허용된다. 그러나, 선택적 실시예에서, 단계(364)는 생략될 수 있다.
공유된 AFM층(202") 또는 결합층이 단계(366)를 통해 제공된다. 단계(366)에서 증착된 공유된 AFM층(202")은 바람직하게 200 내지 300Å의 PtMn이다.
단계(368)를 통해 합성 피닝층(242")이 제공된다. 단계(368)는 층(262, 264, 266)을 제공하는 단계를 포함한다. 마그네틱층(262, 266)은 Co, Ni, Fe, 이들의 합금 또는 반금속을 포함할 수 있다. 상부 마그네틱층(262)의 두께는 예를 들어 15Å인 하부 마그네틱층(266)의 두께보다 크며, 예를 들어, 35Å이다. 두께의 차는 마그네틱층(262, 266)의 자화력이 AFM층(232")의 배향을 설정하는 높은-온도 어닐링에 의해 원하는 방향으로 설정되도록 허용한다. 단계(368)는 마그네틱층(262, 268)이 반강자성으로 정렬되는 것을 허용하는 비자성층(264)을 제공하는 단계를 포함한다. 예를 들어, 비자성층(264)은 8.5Å의 Ru이다. 단계(370)를 통해 배리어층(240")이 제공된다. 단계(370)는 10Å 미만의 알루미나 또는 다른 비자성 절연체를 제공하는 단계를 포함한다. 따라서, 단계(360)에서 형성되는 배리어층(240")의 두께는 단계(370)에서 형성되는 배리어층(220") 두께와 상이하다. 결과적으로, 이중 스핀 터널/밸브 구조물(210")은 원하는 바대로, 이중 스핀 터널/밸브 구조물(230")과 상이한 저항을 갖는다. 단계(372)를 통해 합성 프리층(238")이 제공된다. 단계(372)는 층(256, 258, 260)을 제공하는 단계를 포함한다. 마그네틱층(256, 260)은 Co, Ni, Fe, 이들의 합금, 또는 반금속을 포함할 수 있다. 층(256, 258, 260)의 두께는 기록 전류(I2F, I2R)가 상이하도록, 바람직하게는 프리층(218")의 기록 전류 보다 작도록 선택된다. 마그네틱층(256, 260)의 두께는 유사할 수 있으며, 예를 들어 15 내지 17Å 또는 모두 15Å일 수 있다. 또한 단계(372)는 마그네틱층(256, 260)이 반강자성으로 정렬되는 것을 허용하는 비자성층(258)을 제공하는 단계를 포함한다. 예를 들어, 비자성층(258)은 8.5Å의 Ru일 수 있다.
단계(374)를 통해 비자성 스페이서층(236")이 제공된다. 단계(374)는 바람직하게 40Å의 구리를 증착하는 단계를 포함한다. 그러나, 다른 비자성 도전성 재료가 사용될 수 있다. 예를 들어, 피닝층(234") 및 프리층(238")과의 낮은 내부확산성을 갖는 Ta가 선택될 수 있다. 합성 피닝층(234")이 단계(376)를 통해 제공된다. 마그네틱층(250, 254)은 Co, Ni, Fe, 이들의 합금, 또는 반금속을 포함할 수 있다. 하부 마그네틱층(254)의 두께는 예를 들어 35Å으로, 예를 들어 15Å인 상부 마그네틱층(250)의 두께 보다 크다. 두께 차는 마그네틱층(250, 254)의 자화력이 AFM층(232")의 배향을 설정하는 높은-온도 어닐링에 의해 원하는 방향으로 설정 되도록 허용한다. 결과적으로, 마그네틱층(254)의 자화력은 제조가 완료도리 때 마그네틱층(262)의 자화력과 정렬된다. 또한 단계(376)는 마그네틱층(250, 254)이 반강자성으로 정렬되도록 허용하는 비자성층(252)을 제공하는 단계를 포함한다. 예를 들어, 비자성층(252)은 8.5Å의 Ru 일수 있다. AFM층(232")이 단계(378)를 통해 제공된다. 단계(378)는 바람직하게 160Å의 PtMn을 제공하는 단계를 포함한다. 이중 스핀 터널/밸브 구조물(230")의 치수는 단계(380)를 통해 한정된다. 단계(380)는 바람직하게 이온 밀링 단계를 사용하여 수행된다. 또한, 일 실시예에서, 이중 스핀 터널/밸브 구조물(210")의 치수는 단계(380)에서 한정된다. 이러한 실시예에서, 단계(364)가 바람직하게 생략된다.
방법(300) 및/또는 방법(350)을 사용하여, 마그네틱 부재가 스핀 이동을 이용하여 기록될 수 있고 제조되는 다중 비트를 저장할 수 있다. 따라서, 마그네틱 부재(100, 100', 200', 200, 200")이 제공될 수 있다. 결과적으로, 마그네틱 부재(100, 100', 200', 200, 200")를 이용하는 MRAM과 같은 마그네틱 메모리가 제조될 수 있다. 마그네틱 부재(100, 100', 200', 200, 200")와 같은 마그네틱 부재의 사용 때문에, 메모리는 덜 복잡한 회로를 가지며, 보다 국부화된 현상을 이용하여 기록되는 높은 밀도를 가질 수 있다.
상기 개시된 다중비트 마그네틱 부재 구조물은 스택당 저장되는 비트의 수를 증가시키는 대신에, 판독 신호를 강화시키기 위해서만 사용된다. 신호 강화가 요구되는 경우, 스택은 단지 최저 및 최고 저상 상태만을 이용하겨 기록 및 판독된다. 특히, 2-비트 스택에 대해, 최저 및 치고 저항 상태는 "00" 및 "11"이다. 이 2-비트 스택이 단지 신호 강화에만 사용되는 경우, 이는 1-비트 스택이 되며 판독 신호는 2 스핀-이동 유니트의 판독 신호의 합이 된다.
핀 이동을 이용하여 기록되며 다중비트를 저장할 수 있는 마그네틱 부재를 개시하고 방법 및 시스템이 제공된다. 본 발명은 도시된 실시예를 참조로 개시되었지만, 당업자는 본 발명의 범주 및 개념을 이탈하지 않고 다양한 실시예의 변형 및 변조가 가능함을 알 것이다. 따라서, 첨부된 청구항의 범주 및 개념을 이탈하지 않고 당업자는 다양한 변형을 구성할 수 있을 것이다.

Claims (11)

  1. 다중비트를 저장할 수 있는 마그네틱 부재로서,
    강자성체이며 제 1 방향에서 피닝되는 제 1 피닝층 자화력을 가지는 제 1 피닝층 ;
    전도성인 제 1 비자성층 ;
    강자성체이며 제 1 프리층 자화력을 가지는 제 1 프리층 - 상기 제 1 비자성층은 상기 제 1 피닝층과 상기 제 1 프리층 사이에 제공됨 - ;
    결합층 ;
    강자성체이며 제 2 방향에서 피닝되는 제 2 피닝층 자화력을 가지는 제 2 피닝층 - 상기 결합층은 상기 제 2 피닝층과 상기 제 1 프리층 사이에 제공됨 - ;
    전도성인 제 2 비자성층 ;
    강자성체이며 제 2 프리층 자화력을 가지는 제 2 프리층 - 상기 제 2 비자성층은 상기 제 2 피닝층과 상기 제 2 프리층 사이에 제공됨 -
    상기 마그네틱 부재는 기록 전류가 상기 마그네틱 부재를 통과할 때 상기 제 1 프리층 자화력과 상기 제 2 프리층 자화력이 스핀 이동으로 인해 방향을 변화시키도록 구성되는, 마그네틱 부재.
  2. 제 1 항에 있어서,
    상기 제 1 프리층은 제 전류 1 방향에 있는 제 1 기록 전류 및 제 2 전류 방 향에 있는 제 2 기록 전류를 사용하여 기록되도록 구성되며, 상기 제 2 프리층은 상기 제 1 전류 방향에 있는 제 3 기록 전류 및 상기 제 2 전류 방향에 있는 제 4 기록 전류를 사용하여 기록되도록 구성되며, 상기 제 1 기록 전류, 상기 제 2 기록 전류, 상기 제 3 기록 전류, 및 상기 제 4 기록 전류는 상이한 것을 특징으로 하는 마그네틱 부재.
  3. 제 1 항에 있어서,
    상기 결합층은 상기 제 2 피닝층 및 상기 제 1 피닝층에 인접한 반강자성층인 것을 특징으로 하는 마그네틱 부재.
  4. 제 1 항에 있어서,
    상기 결합층, 상기 제 1 피닝층, 및 상기 제 2 피닝층은 하드 마그네틱층/Ru/하드 마그네틱층 또는 하드 마그네틱층/Ru/소프트 마그네틱층을 포함하는 합성 반강자성체를 형성하는 것을 특징으로 하는 마그네틱 부재.
  5. 제 1 항에 있어서,
    상기 제 1 비자성층과 제 2 비자성층중 적어도 하나는 절연 배리어층이며,
    상기 제 1 비자성층은 상기 제 1 비자성층이 상기 절연 배리어층인 경우 상기 제 1 피닝층과 상기 제 1 프리층 사이에서 전하 캐리어의 터널링을 허용하며, 상기 제 2 비자성층은 상기 제 2 비자성층이 상기 절연 배리어층인 경우 상기 제 2 피닝층과 상기 제 2 프리층 사이에서 전하 캐리어의 터널링을 허용하는 것을 특징으로 하는 마그네틱 부재.
  6. 다중 비트를 저장할 수 있는 마그네틱 부재로서,
    제 1 피닝층, 제 1 비자성 스페이서층, 제 1 프리층, 제 1 배리어층, 및 제 2 피닝층을 포함하는 제 1 이중 스핀 터널/밸브 구조물 - 상기 제 1 비자성 스페이서층은 상기 제 1 피닝층과 상기 제 1 프리층 사이에 제공되며, 상기 제 1 배리어층은 상기 제 1 프리층과 상기 제 2 피닝층 사이에 제공됨 - ;
    결합층 ; 및
    제 3 피닝층, 제 2 비자성 스페이서층, 제 2 프리층, 제 2 배리어층, 및 제 4 피닝층을 포함하는 제 2 이중 스핀 터널/밸브 구조물 - 상기 제 2 비자성 스페이서층은 상기 제 3 피닝층과 상기 제 2 프리층 사이에 제공되며, 상기 제 2 배리어층은 상기 제 2 프리층과 상기 제 4 피닝층 사이에 제공됨 -
    을 포함하는 마그네틱 부재.
  7. 제 6 항에 있어서,
    상기 제 1 이중 스핀 터널/밸브 구조물은 제 1 전류 방향에 있는 제 1 기록 전류 및 제 2 전류 방향에 있는 제 2 기록 전류를 이용하여 기록되도록 구성되며, 상기 제 2 이중 스핀 터널/밸브 구조물은 상기 제 1 전류 방향에 있는 제 3 기록 전류 및 상기 제 2 전류 방향에 있는 제 4 기록 전류를 이용하여 기록되도록 구성 되며, 상기 제 1 기록 전류, 상기 제 2 기록 전류, 상기 제 3 기록 전류, 및 상기 제 4 기록 전류는 상이한 것을 특징으로 하는 마그네틱 부재.
  8. 제 6 항에 있어서,
    상기 결합층은 제 2 피닝층 자화력 및 제 4 피닝층 자화력의 피닝을 위한 반강자성체인 것을 특징으로 하는 마그네틱 부재.
  9. 제 9 항에 있어서,
    상기 결합층은 상기 제 2 피닝층과 상기 제 4 피닝층 사이에 삽입된 합성 반강자성 하드/Ru/소프트층인 것을 특징으로 하는 마그네틱 부재.
  10. 다중 비트를 저장할 수 있는 마그네틱 부재를 프로그래밍하는 방법으로서,
    제 1 상태가 기록되는 경우, 제 1 전류가 상기 마그네틱 부재를 통과하는 단계 - 상기 마그네틱 부재는 제 1 피닝층, 제 1 비자성층, 제 1 프리층, 결합층, 제 2 피닝층, 제 2 비자성층 및 제 2 프리층을 포함하며, 상기 제 1 피닝층은 강자성체이며 제 1 피닝층 자화력을 가지며, 상기 제 1 피닝층 자화력은 제 1 방향에서 피닝되며, 상기 제 1 비자성층은 상기 피닝층과 상기 제 1 프리층 사이에 제공되며, 상기 제 1 프리층은 강자성체이며 제 1 프리층 자화력을 가지며, 상기 제 2 피닝층은 강자성체이며 제 2 방향에서 피닝되는 제 2 피닝층 자화력을 가지며, 상기 결합층은 상기 제 2 피닝층과 상기 제 1 프리층 사이에 제공되며, 상기 제 2 비자 성층은 상기 제 2 피닝층과 상기 제 2 프리층 사이에 제공되며, 상기 제 2 프리층은 강자성체이며 제 2 프리층 자화력을 가지며, 상기 마그네틱 부재는 상기 제 1 프리층 자화력과 상기 제 2 프리층 자화력이 스핀 이동으로 인해 방향을 변화시킬 수 있도록 구성되며, 상기 제 1 전류는 상기 제 1 피닝층 자화력에 평행한 상기 제 1 프리층 자화력을 정렬시키고 상기 제 2 피닝층 자화력에 평행한 상기 제 2 프리층 자화력을 정렬시키기에 충분함 - ;
    상기 마그네틱 부재를 통해 적어도 제 2 전류를 인가하는 단계 - 상기 적어도 제 2 전류는 상기 제 1 피닝층 자화력과 평행한 상기 제 1 프리층 자화력을 유지하며 상기 제 2 피닝층 자화력에 역평행한 상기 제 2 프리층 자화력을 정렬함 - ;
    제 3 상태가 기록되는 경우, 상기 마그네틱 부재를 통해 적어도 제 3 전류를 인가하는 단계 - 상기 적어도 제 3 전류는 상기 제 1 피닝층 자화력에 역평행한 상기 제 1 프리층 자화력을 정렬하며 상기 제 2 피닝층 자화력에 역평행한 상기 제 2 프리층 자화력을 정렬함 - ; 및
    제 4 상태가 기록되는 경우, 상기 제 1 전류 인가후, 상기 마그네틱 부재를 통해 적어도 제 4 전류를 인가하는 단계 - 상기 적어도 제 4 전류는 상기 제 1 피니층 자화력에 역평행한 상기 제 1 프리층 자화력을 유지하고 상기 제 2 피닝층 자화력에 평행한 상기 제 2 프리층 자화력을 정렬함 -
    를 포함하는, 마그네틱 부재를 프로그래밍하는 방법
  11. 제 10 항에 있어서,
    상기 제 1 프리층은 제 1 전류 방향에 있는 제 1 기록 전류 및 상기 마그네틱 부재를 통해 제 2 전류 방향에 있는 제 2 기록 전류를 사용하여 기록되도록 구성되며, 상기 제 2 프리층은 상기 제 1 전류 방향에 있는 제 3 기록 전류 및 상기 마그네틱 부재를 통해 상기 제 2 전류 방향에 있는 제 4 기록 전류를 사용하여 기록되도록 구성되며, 상기 제 3 기록 전류는 상기 제 1 기록 전류보다 작으며, 상기 제 4 기록 전류는 상기 제 2 기록 전류보다 작으며, 상기 제 1 기록 전류는 상기 제 1 전류 방향에 있으며, 상기 제 1 기록 전류 및 상기 제 3 기록 전류 보다 크며;
    상기 적어도 제 2 전류는 상기 제 2 전류 방향에 인가되는 제 6 전류를 따라 상기 제 1 전류 방향에 인가되는 제 5 전류를 포함하며, 상기 제 5 전류는 상기 제 1 기록 전류 및 상기 제 3 기록 전류보다 크며, 상기 제 6 전류는 상기 제 2 기록 전류보다 작으며 상기 제 4 기록 전류보다 크며;
    상기 적어도 제 3 전류는 상기 제 1 전류 방향의 제 8 전류를 따라 상기 제 2 전류 방향에 인가되는 제 7 전류를 포함하며, 상기 제 7 전류는 상기 제 2 기록 전류 및 상기 제 4 기록 전류 보다 크며, 상기 제 8 전류는 상기 제 1 기록 전류보다 작고 상기 제 3 기록 전류 보다 크며;
    상기 적어도 제 4 전류는 상기 제 2 전류 방향의 제 9 전류를 포함하며, 상기 제 9 전류는 상기 제 2 기록 전류 및 상기 제 4 기록 전류보다 큰 것을 특징으로 하는 마그네틱 부재를 프로그래밍하는 방법.
KR1020067003780A 2003-08-26 2004-08-24 스핀 이동 스위칭을 이용하고 다중 비트를 저장하는마그네틱 메모리 부재 KR100713270B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/649,119 US6985385B2 (en) 2003-08-26 2003-08-26 Magnetic memory element utilizing spin transfer switching and storing multiple bits
US10/649,119 2003-08-26

Publications (2)

Publication Number Publication Date
KR20060087525A true KR20060087525A (ko) 2006-08-02
KR100713270B1 KR100713270B1 (ko) 2007-05-04

Family

ID=34216873

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067003780A KR100713270B1 (ko) 2003-08-26 2004-08-24 스핀 이동 스위칭을 이용하고 다중 비트를 저장하는마그네틱 메모리 부재

Country Status (7)

Country Link
US (1) US6985385B2 (ko)
EP (1) EP1658614B1 (ko)
JP (1) JP2007504651A (ko)
KR (1) KR100713270B1 (ko)
CN (1) CN1842874A (ko)
DE (1) DE602004015803D1 (ko)
WO (1) WO2005020242A2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8445979B2 (en) 2009-09-11 2013-05-21 Samsung Electronics Co., Ltd. Magnetic memory devices including magnetic layers separated by tunnel barriers
US8686520B2 (en) 2009-05-29 2014-04-01 International Business Machines Corporation Spin-torque magnetoresistive structures

Families Citing this family (213)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7573737B2 (en) * 2003-08-19 2009-08-11 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US7911832B2 (en) 2003-08-19 2011-03-22 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US6980469B2 (en) * 2003-08-19 2005-12-27 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US8755222B2 (en) 2003-08-19 2014-06-17 New York University Bipolar spin-transfer switching
JP4747507B2 (ja) * 2004-04-16 2011-08-17 ソニー株式会社 磁気メモリ及びその記録方法
US7057921B2 (en) * 2004-05-11 2006-06-06 Grandis, Inc. Spin barrier enhanced dual magnetoresistance effect element and magnetic memory using the same
US7502248B2 (en) * 2004-05-21 2009-03-10 Samsung Electronics Co., Ltd. Multi-bit magnetic random access memory device
US7576956B2 (en) * 2004-07-26 2009-08-18 Grandis Inc. Magnetic tunnel junction having diffusion stop layer
JP4568152B2 (ja) * 2004-09-17 2010-10-27 株式会社東芝 磁気記録素子及びそれを用いた磁気記録装置
TWI283477B (en) * 2004-11-16 2007-07-01 Ind Tech Res Inst Magnetic random access memory with lower switching field
US20060114620A1 (en) * 2004-11-30 2006-06-01 Tdk Corporation Granular type free layer and magnetic head
WO2006077549A1 (en) * 2005-01-24 2006-07-27 Nxp B.V. Magnetic rom information carrier with additional stabilizing layer
US7180113B2 (en) * 2005-02-10 2007-02-20 Infineon Technologies Ag Double-decker MRAM cell with rotated reference layer magnetizations
JP2006287081A (ja) * 2005-04-04 2006-10-19 Fuji Electric Holdings Co Ltd スピン注入磁区移動素子およびこれを用いた装置
JP2006303159A (ja) * 2005-04-20 2006-11-02 Fuji Electric Holdings Co Ltd スピン注入磁区移動素子およびこれを用いた装置
JP2007005664A (ja) * 2005-06-27 2007-01-11 Fuji Electric Holdings Co Ltd スピン注入磁化反転素子
US20070019337A1 (en) * 2005-07-19 2007-01-25 Dmytro Apalkov Magnetic elements having improved switching characteristics and magnetic memory devices using the magnetic elements
US7224601B2 (en) 2005-08-25 2007-05-29 Grandis Inc. Oscillating-field assisted spin torque switching of a magnetic tunnel junction memory element
JP2007080952A (ja) * 2005-09-12 2007-03-29 Fuji Electric Holdings Co Ltd 多値記録スピン注入磁化反転素子およびこれを用いた装置
US7777261B2 (en) 2005-09-20 2010-08-17 Grandis Inc. Magnetic device having stabilized free ferromagnetic layer
US7973349B2 (en) * 2005-09-20 2011-07-05 Grandis Inc. Magnetic device having multilayered free ferromagnetic layer
US7859034B2 (en) * 2005-09-20 2010-12-28 Grandis Inc. Magnetic devices having oxide antiferromagnetic layer next to free ferromagnetic layer
JP2007095765A (ja) * 2005-09-27 2007-04-12 Fuji Electric Holdings Co Ltd 多値記録スピン注入磁化反転素子およびこれを用いた装置
US7430135B2 (en) * 2005-12-23 2008-09-30 Grandis Inc. Current-switched spin-transfer magnetic devices with reduced spin-transfer switching current density
US8508984B2 (en) * 2006-02-25 2013-08-13 Avalanche Technology, Inc. Low resistance high-TMR magnetic tunnel junction and process for fabrication thereof
US7732881B2 (en) * 2006-11-01 2010-06-08 Avalanche Technology, Inc. Current-confined effect of magnetic nano-current-channel (NCC) for magnetic random access memory (MRAM)
US8063459B2 (en) * 2007-02-12 2011-11-22 Avalanche Technologies, Inc. Non-volatile magnetic memory element with graded layer
US20070253245A1 (en) * 2006-04-27 2007-11-01 Yadav Technology High Capacity Low Cost Multi-Stacked Cross-Line Magnetic Memory
US8084835B2 (en) * 2006-10-20 2011-12-27 Avalanche Technology, Inc. Non-uniform switching based non-volatile magnetic based memory
US8018011B2 (en) * 2007-02-12 2011-09-13 Avalanche Technology, Inc. Low cost multi-state magnetic memory
US8183652B2 (en) * 2007-02-12 2012-05-22 Avalanche Technology, Inc. Non-volatile magnetic memory with low switching current and high thermal stability
US8363457B2 (en) * 2006-02-25 2013-01-29 Avalanche Technology, Inc. Magnetic memory sensing circuit
US8058696B2 (en) 2006-02-25 2011-11-15 Avalanche Technology, Inc. High capacity low cost multi-state magnetic memory
US20080246104A1 (en) * 2007-02-12 2008-10-09 Yadav Technology High Capacity Low Cost Multi-State Magnetic Memory
US8535952B2 (en) * 2006-02-25 2013-09-17 Avalanche Technology, Inc. Method for manufacturing non-volatile magnetic memory
US20070246787A1 (en) * 2006-03-29 2007-10-25 Lien-Chang Wang On-plug magnetic tunnel junction devices based on spin torque transfer switching
US8120949B2 (en) * 2006-04-27 2012-02-21 Avalanche Technology, Inc. Low-cost non-volatile flash-RAM memory
US7851840B2 (en) * 2006-09-13 2010-12-14 Grandis Inc. Devices and circuits based on magnetic tunnel junctions utilizing a multilayer barrier
US7724469B2 (en) * 2006-12-06 2010-05-25 Seagate Technology Llc High frequency field assisted write device
US20090218645A1 (en) * 2007-02-12 2009-09-03 Yadav Technology Inc. multi-state spin-torque transfer magnetic random access memory
US8542524B2 (en) * 2007-02-12 2013-09-24 Avalanche Technology, Inc. Magnetic random access memory (MRAM) manufacturing process for a small magnetic tunnel junction (MTJ) design with a low programming current requirement
US7869266B2 (en) * 2007-10-31 2011-01-11 Avalanche Technology, Inc. Low current switching magnetic tunnel junction design for magnetic memory using domain wall motion
US7742329B2 (en) * 2007-03-06 2010-06-22 Qualcomm Incorporated Word line transistor strength control for read and write in spin transfer torque magnetoresistive random access memory
US7539047B2 (en) * 2007-05-08 2009-05-26 Honeywell International, Inc. MRAM cell with multiple storage elements
US7957179B2 (en) * 2007-06-27 2011-06-07 Grandis Inc. Magnetic shielding in magnetic multilayer structures
US7982275B2 (en) * 2007-08-22 2011-07-19 Grandis Inc. Magnetic element having low saturation magnetization
US8194436B2 (en) * 2007-09-19 2012-06-05 Nec Corporation Magnetic random access memory, write method therefor, and magnetoresistance effect element
US8100228B2 (en) * 2007-10-12 2012-01-24 D B Industries, Inc. Portable anchorage assembly
US9812184B2 (en) 2007-10-31 2017-11-07 New York University Current induced spin-momentum transfer stack with dual insulating layers
US7688615B2 (en) * 2007-12-04 2010-03-30 Macronix International Co., Ltd. Magnetic random access memory, manufacturing method and programming method thereof
US8013406B2 (en) * 2008-01-02 2011-09-06 The Hong Kong University Of Science And Technology Method and apparatus for generating giant spin-dependent chemical potential difference in non-magnetic materials
US8802451B2 (en) 2008-02-29 2014-08-12 Avalanche Technology Inc. Method for manufacturing high density non-volatile magnetic memory
US7936597B2 (en) * 2008-03-25 2011-05-03 Seagate Technology Llc Multilevel magnetic storage device
US8659852B2 (en) 2008-04-21 2014-02-25 Seagate Technology Llc Write-once magentic junction memory array
US7999336B2 (en) 2008-04-24 2011-08-16 Seagate Technology Llc ST-RAM magnetic element configurations to reduce switching current
US8098520B2 (en) * 2008-04-25 2012-01-17 Seagate Technology Llc Storage device including a memory cell having multiple memory layers
US7852663B2 (en) * 2008-05-23 2010-12-14 Seagate Technology Llc Nonvolatile programmable logic gates and adders
US7855911B2 (en) * 2008-05-23 2010-12-21 Seagate Technology Llc Reconfigurable magnetic logic device using spin torque
US7804709B2 (en) 2008-07-18 2010-09-28 Seagate Technology Llc Diode assisted switching spin-transfer torque memory unit
US8223532B2 (en) 2008-08-07 2012-07-17 Seagate Technology Llc Magnetic field assisted STRAM cells
US8054677B2 (en) 2008-08-07 2011-11-08 Seagate Technology Llc Magnetic memory with strain-assisted exchange coupling switch
US7935435B2 (en) * 2008-08-08 2011-05-03 Seagate Technology Llc Magnetic memory cell construction
US7881098B2 (en) * 2008-08-26 2011-02-01 Seagate Technology Llc Memory with separate read and write paths
US7894248B2 (en) * 2008-09-12 2011-02-22 Grandis Inc. Programmable and redundant circuitry based on magnetic tunnel junction (MTJ)
US7985994B2 (en) 2008-09-29 2011-07-26 Seagate Technology Llc Flux-closed STRAM with electronically reflective insulative spacer
US7826256B2 (en) 2008-09-29 2010-11-02 Seagate Technology Llc STRAM with compensation element
US7940551B2 (en) 2008-09-29 2011-05-10 Seagate Technology, Llc STRAM with electronically reflective insulative spacer
US7746687B2 (en) * 2008-09-30 2010-06-29 Seagate Technology, Llc Thermally assisted multi-bit MRAM
US8487390B2 (en) * 2008-10-08 2013-07-16 Seagate Technology Llc Memory cell with stress-induced anisotropy
US8169810B2 (en) 2008-10-08 2012-05-01 Seagate Technology Llc Magnetic memory with asymmetric energy barrier
US8089132B2 (en) 2008-10-09 2012-01-03 Seagate Technology Llc Magnetic memory with phonon glass electron crystal material
US8039913B2 (en) * 2008-10-09 2011-10-18 Seagate Technology Llc Magnetic stack with laminated layer
US7880209B2 (en) * 2008-10-09 2011-02-01 Seagate Technology Llc MRAM cells including coupled free ferromagnetic layers for stabilization
US20100091564A1 (en) * 2008-10-10 2010-04-15 Seagate Technology Llc Magnetic stack having reduced switching current
US8217478B2 (en) 2008-10-10 2012-07-10 Seagate Technology Llc Magnetic stack with oxide to reduce switching current
US20100102405A1 (en) * 2008-10-27 2010-04-29 Seagate Technology Llc St-ram employing a spin filter
US9165625B2 (en) * 2008-10-30 2015-10-20 Seagate Technology Llc ST-RAM cells with perpendicular anisotropy
US8045366B2 (en) * 2008-11-05 2011-10-25 Seagate Technology Llc STRAM with composite free magnetic element
KR101048353B1 (ko) 2008-11-07 2011-07-14 한양대학교 산학협력단 2 단자 마그네틱 메모리 셀과 스핀 ｆｅｔ를 이용한 메모리 소자
US8043732B2 (en) 2008-11-11 2011-10-25 Seagate Technology Llc Memory cell with radial barrier
US7826181B2 (en) * 2008-11-12 2010-11-02 Seagate Technology Llc Magnetic memory with porous non-conductive current confinement layer
US8289756B2 (en) 2008-11-25 2012-10-16 Seagate Technology Llc Non volatile memory including stabilizing structures
US7940600B2 (en) 2008-12-02 2011-05-10 Seagate Technology Llc Non-volatile memory with stray magnetic field compensation
US7859892B2 (en) * 2008-12-03 2010-12-28 Seagate Technology Llc Magnetic random access memory with dual spin torque reference layers
US7826259B2 (en) * 2009-01-29 2010-11-02 Seagate Technology Llc Staggered STRAM cell
US8053255B2 (en) 2009-03-03 2011-11-08 Seagate Technology Llc STRAM with compensation element and method of making the same
US7936598B2 (en) * 2009-04-28 2011-05-03 Seagate Technology Magnetic stack having assist layer
US8183653B2 (en) 2009-07-13 2012-05-22 Seagate Technology Llc Magnetic tunnel junction having coherent tunneling structure
US7999338B2 (en) 2009-07-13 2011-08-16 Seagate Technology Llc Magnetic stack having reference layers with orthogonal magnetization orientation directions
CN101672903B (zh) * 2009-09-23 2011-09-14 电子科技大学 一种惠斯通电桥式自旋阀磁传感器的制备方法
CN102074329B (zh) * 2009-11-23 2012-04-18 中国科学院物理研究所 一种磁性多层膜及其磁逻辑元件和磁性随机存取存储器
JP5504847B2 (ja) * 2009-11-26 2014-05-28 富士通株式会社 スピン注入型磁気ランダムアクセスメモリ
US8270208B2 (en) * 2010-02-08 2012-09-18 International Business Machines Corporation Spin-torque based memory device with read and write current paths modulated with a non-linear shunt resistor
KR101448365B1 (ko) * 2010-04-28 2014-10-07 가부시키가이샤 히타치세이사쿠쇼 반도체 기억 장치
WO2012008349A1 (ja) * 2010-07-16 2012-01-19 株式会社日立製作所 磁気抵抗素子、磁気メモリセル及び磁気ランダムアクセスメモリ
WO2012023157A1 (ja) 2010-08-17 2012-02-23 富士通株式会社 磁気抵抗素子及び半導体記憶装置
US8300454B2 (en) * 2010-09-17 2012-10-30 Micron Technology, Inc. Spin torque transfer memory cell structures and methods
US9666639B2 (en) 2010-09-17 2017-05-30 Micron Technology, Inc. Spin torque transfer memory cell structures and methods
US8358534B2 (en) * 2010-09-17 2013-01-22 Micron Technology, Inc. Spin torque transfer memory cell structures and methods
US8310868B2 (en) * 2010-09-17 2012-11-13 Micron Technology, Inc. Spin torque transfer memory cell structures and methods
US8199570B2 (en) 2010-10-07 2012-06-12 Seagate Technology Llc Multi-bit memory with selectable magnetic layer
EP2447949B1 (en) * 2010-10-26 2016-11-30 Crocus Technology Multi level magnetic element
US8279662B2 (en) 2010-11-11 2012-10-02 Seagate Technology Llc Multi-bit magnetic memory with independently programmable free layer domains
US8405171B2 (en) 2010-11-16 2013-03-26 Seagate Technology Llc Memory cell with phonon-blocking insulating layer
US8508973B2 (en) 2010-11-16 2013-08-13 Seagate Technology Llc Method of switching out-of-plane magnetic tunnel junction cells
US8203870B2 (en) 2010-11-23 2012-06-19 Seagate Technology Llc Flux programmed multi-bit magnetic memory
JP5671972B2 (ja) * 2010-11-25 2015-02-18 富士通株式会社 磁気抵抗素子および半導体メモリ
EP2506265B1 (en) * 2011-03-28 2019-06-05 Crocus Technology Magnetic random access memory cell with a dual junction for ternary content addressable memory applications
KR20130015927A (ko) * 2011-08-05 2013-02-14 에스케이하이닉스 주식회사 멀티 레벨을 갖는 자기 저항 메모리 장치 및 그 구동방법
JP2013055088A (ja) * 2011-08-31 2013-03-21 Fujitsu Ltd 磁気抵抗素子及び磁気記憶装置
US8767446B2 (en) 2011-10-12 2014-07-01 International Business Machines Corporation Multi-bit spin-momentum-transfer magnetoresistence random access memory with single magnetic-tunnel-junction stack
US8698259B2 (en) 2011-12-20 2014-04-15 Samsung Electronics Co., Ltd. Method and system for providing a magnetic tunneling junction using thermally assisted switching
JP5475819B2 (ja) * 2012-03-20 2014-04-16 株式会社東芝 不揮発性記憶装置
KR101446338B1 (ko) * 2012-07-17 2014-10-01 삼성전자주식회사 자기 소자 및 그 제조 방법
US20140037991A1 (en) 2012-07-31 2014-02-06 International Business Machines Corporation Magnetic random access memory with synthetic antiferromagnetic storage layers
US8852762B2 (en) 2012-07-31 2014-10-07 International Business Machines Corporation Magnetic random access memory with synthetic antiferromagnetic storage layers and non-pinned reference layers
US9047964B2 (en) 2012-08-20 2015-06-02 Qualcomm Incorporated Multi-level memory cell using multiple magnetic tunnel junctions with varying MGO thickness
US9082888B2 (en) 2012-10-17 2015-07-14 New York University Inverted orthogonal spin transfer layer stack
US9082950B2 (en) 2012-10-17 2015-07-14 New York University Increased magnetoresistance in an inverted orthogonal spin transfer layer stack
US9130155B2 (en) 2013-03-15 2015-09-08 Samsung Electronics Co., Ltd. Magnetic junctions having insertion layers and magnetic memories using the magnetic junctions
US8982613B2 (en) 2013-06-17 2015-03-17 New York University Scalable orthogonal spin transfer magnetic random access memory devices with reduced write error rates
US9529060B2 (en) 2014-01-09 2016-12-27 Allegro Microsystems, Llc Magnetoresistance element with improved response to magnetic fields
DE102014110438B4 (de) * 2014-07-24 2020-11-12 Infineon Technologies Ag XMR-Sensorvorrichtung
US9263667B1 (en) 2014-07-25 2016-02-16 Spin Transfer Technologies, Inc. Method for manufacturing MTJ memory device
US9337412B2 (en) 2014-09-22 2016-05-10 Spin Transfer Technologies, Inc. Magnetic tunnel junction structure for MRAM device
CN104362165B (zh) * 2014-10-10 2017-06-16 北京航空航天大学 一种基于磁场辅助的多级单元磁存储器件及制造方法
US9418683B2 (en) 2014-10-29 2016-08-16 International Business Machines Corporation Mass production of multichannel current perpendicular to plane head modules via preferred milling
US9299369B1 (en) 2014-10-29 2016-03-29 International Business Machines Corporation Multichannel data storage apparatus having abrasion resistant barrier
US9449622B2 (en) 2014-10-29 2016-09-20 International Business Machines Corporation Differing magnetic read sensors on a magnetic head
US9728712B2 (en) 2015-04-21 2017-08-08 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US10468590B2 (en) 2015-04-21 2019-11-05 Spin Memory, Inc. High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory
US9812637B2 (en) 2015-06-05 2017-11-07 Allegro Microsystems, Llc Spin valve magnetoresistance element with improved response to magnetic fields
US9853206B2 (en) 2015-06-16 2017-12-26 Spin Transfer Technologies, Inc. Precessional spin current structure for MRAM
KR102524352B1 (ko) 2015-07-16 2023-04-21 고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠 자기 저항 효과 소자 및 자기 메모리
US9773974B2 (en) 2015-07-30 2017-09-26 Spin Transfer Technologies, Inc. Polishing stop layer(s) for processing arrays of semiconductor elements
US10163479B2 (en) 2015-08-14 2018-12-25 Spin Transfer Technologies, Inc. Method and apparatus for bipolar memory write-verify
JP2017059740A (ja) * 2015-09-18 2017-03-23 富士通株式会社 磁気トンネル接合素子及び半導体記憶装置
US9741926B1 (en) 2016-01-28 2017-08-22 Spin Transfer Technologies, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
US10460781B2 (en) 2016-09-27 2019-10-29 Spin Memory, Inc. Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank
US11119936B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Error cache system with coarse and fine segments for power optimization
US11119910B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Heuristics for selecting subsegments for entry in and entry out operations in an error cache system with coarse and fine grain segments
US10446210B2 (en) 2016-09-27 2019-10-15 Spin Memory, Inc. Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers
US10628316B2 (en) 2016-09-27 2020-04-21 Spin Memory, Inc. Memory device with a plurality of memory banks where each memory bank is associated with a corresponding memory instruction pipeline and a dynamic redundancy register
US10366774B2 (en) 2016-09-27 2019-07-30 Spin Memory, Inc. Device with dynamic redundancy registers
US10437723B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device
US10360964B2 (en) 2016-09-27 2019-07-23 Spin Memory, Inc. Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device
US10437491B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register
US11151042B2 (en) 2016-09-27 2021-10-19 Integrated Silicon Solution, (Cayman) Inc. Error cache segmentation for power reduction
US10818331B2 (en) 2016-09-27 2020-10-27 Spin Memory, Inc. Multi-chip module for MRAM devices with levels of dynamic redundancy registers
US10991410B2 (en) 2016-09-27 2021-04-27 Spin Memory, Inc. Bi-polar write scheme
US10546625B2 (en) 2016-09-27 2020-01-28 Spin Memory, Inc. Method of optimizing write voltage based on error buffer occupancy
WO2018136003A1 (en) * 2017-01-17 2018-07-26 Agency For Science, Technology And Research Memory cell, memory array, method of forming and operating memory cell
US10672976B2 (en) 2017-02-28 2020-06-02 Spin Memory, Inc. Precessional spin current structure with high in-plane magnetization for MRAM
US10665777B2 (en) 2017-02-28 2020-05-26 Spin Memory, Inc. Precessional spin current structure with non-magnetic insertion layer for MRAM
US10620279B2 (en) 2017-05-19 2020-04-14 Allegro Microsystems, Llc Magnetoresistance element with increased operational range
US11022661B2 (en) 2017-05-19 2021-06-01 Allegro Microsystems, Llc Magnetoresistance element with increased operational range
US10032978B1 (en) 2017-06-27 2018-07-24 Spin Transfer Technologies, Inc. MRAM with reduced stray magnetic fields
US10489245B2 (en) 2017-10-24 2019-11-26 Spin Memory, Inc. Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them
US10656994B2 (en) 2017-10-24 2020-05-19 Spin Memory, Inc. Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques
US10529439B2 (en) 2017-10-24 2020-01-07 Spin Memory, Inc. On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects
US10481976B2 (en) 2017-10-24 2019-11-19 Spin Memory, Inc. Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers
US10679685B2 (en) 2017-12-27 2020-06-09 Spin Memory, Inc. Shared bit line array architecture for magnetoresistive memory
US10811594B2 (en) 2017-12-28 2020-10-20 Spin Memory, Inc. Process for hard mask development for MRAM pillar formation using photolithography
US10395711B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Perpendicular source and bit lines for an MRAM array
US10516094B2 (en) 2017-12-28 2019-12-24 Spin Memory, Inc. Process for creating dense pillars using multiple exposures for MRAM fabrication
US10424726B2 (en) 2017-12-28 2019-09-24 Spin Memory, Inc. Process for improving photoresist pillar adhesion during MRAM fabrication
US10395712B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Memory array with horizontal source line and sacrificial bitline per virtual source
US10891997B2 (en) 2017-12-28 2021-01-12 Spin Memory, Inc. Memory array with horizontal source line and a virtual source line
US10360962B1 (en) 2017-12-28 2019-07-23 Spin Memory, Inc. Memory array with individually trimmable sense amplifiers
US10886330B2 (en) 2017-12-29 2021-01-05 Spin Memory, Inc. Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch
US10840439B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Magnetic tunnel junction (MTJ) fabrication methods and systems
US10424723B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction devices including an optimization layer
US10360961B1 (en) 2017-12-29 2019-07-23 Spin Memory, Inc. AC current pre-charge write-assist in orthogonal STT-MRAM
US10367139B2 (en) 2017-12-29 2019-07-30 Spin Memory, Inc. Methods of manufacturing magnetic tunnel junction devices
US10236047B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM
US10840436B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture
US10546624B2 (en) 2017-12-29 2020-01-28 Spin Memory, Inc. Multi-port random access memory
US10270027B1 (en) 2017-12-29 2019-04-23 Spin Memory, Inc. Self-generating AC current assist in orthogonal STT-MRAM
US10236048B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. AC current write-assist in orthogonal STT-MRAM
US10199083B1 (en) 2017-12-29 2019-02-05 Spin Transfer Technologies, Inc. Three-terminal MRAM with ac write-assist for low read disturb
US10784439B2 (en) 2017-12-29 2020-09-22 Spin Memory, Inc. Precessional spin current magnetic tunnel junction devices and methods of manufacture
US10141499B1 (en) 2017-12-30 2018-11-27 Spin Transfer Technologies, Inc. Perpendicular magnetic tunnel junction device with offset precessional spin current layer
US10229724B1 (en) 2017-12-30 2019-03-12 Spin Memory, Inc. Microwave write-assist in series-interconnected orthogonal STT-MRAM devices
US10339993B1 (en) 2017-12-30 2019-07-02 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching
US10319900B1 (en) 2017-12-30 2019-06-11 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density
US10236439B1 (en) 2017-12-30 2019-03-19 Spin Memory, Inc. Switching and stability control for perpendicular magnetic tunnel junction device
US10255962B1 (en) 2017-12-30 2019-04-09 Spin Memory, Inc. Microwave write-assist in orthogonal STT-MRAM
US10468588B2 (en) 2018-01-05 2019-11-05 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer
US10438996B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Methods of fabricating magnetic tunnel junctions integrated with selectors
US10438995B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Devices including magnetic tunnel junctions integrated with selectors
US10777345B2 (en) 2018-02-21 2020-09-15 Allegro Microsystems, Llc Spin valve with bias alignment
US10431275B2 (en) 2018-03-02 2019-10-01 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions having hybrid oxide and noble metal capping layers
US10388861B1 (en) 2018-03-08 2019-08-20 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US10446744B2 (en) 2018-03-08 2019-10-15 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US10734573B2 (en) 2018-03-23 2020-08-04 Spin Memory, Inc. Three-dimensional arrays with magnetic tunnel junction devices including an annular discontinued free magnetic layer and a planar reference magnetic layer
US10784437B2 (en) 2018-03-23 2020-09-22 Spin Memory, Inc. Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US11107974B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer
US11107978B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US10411185B1 (en) 2018-05-30 2019-09-10 Spin Memory, Inc. Process for creating a high density magnetic tunnel junction array test platform
US10559338B2 (en) 2018-07-06 2020-02-11 Spin Memory, Inc. Multi-bit cell read-out techniques
US10692569B2 (en) 2018-07-06 2020-06-23 Spin Memory, Inc. Read-out techniques for multi-bit cells
US10593396B2 (en) 2018-07-06 2020-03-17 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10600478B2 (en) 2018-07-06 2020-03-24 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10650875B2 (en) 2018-08-21 2020-05-12 Spin Memory, Inc. System for a wide temperature range nonvolatile memory
US10699761B2 (en) 2018-09-18 2020-06-30 Spin Memory, Inc. Word line decoder memory architecture
US11621293B2 (en) 2018-10-01 2023-04-04 Integrated Silicon Solution, (Cayman) Inc. Multi terminal device stack systems and methods
US10971680B2 (en) 2018-10-01 2021-04-06 Spin Memory, Inc. Multi terminal device stack formation methods
US10580827B1 (en) 2018-11-16 2020-03-03 Spin Memory, Inc. Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching
EP3664094B1 (en) * 2018-12-06 2022-08-24 IMEC vzw A magnetic tunnel junction unit and a memory device
US11107979B2 (en) 2018-12-28 2021-08-31 Spin Memory, Inc. Patterned silicide structures and methods of manufacture
US11217626B2 (en) 2019-08-30 2022-01-04 Allegro Microsystems, Llc Dual tunnel magnetoresistance (TMR) element structure
US11127518B2 (en) 2019-08-30 2021-09-21 Allegro Microsystems, Llc Tunnel magnetoresistance (TMR) element having cobalt iron and tantalum layers
GB2588151B (en) * 2019-10-09 2022-05-04 Huo Suguo Hybrid perpendicular and in-plane STT-MRAM

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2744115B2 (ja) * 1990-05-21 1998-04-28 株式会社東芝 疑似スタティックｒａｍの制御回路
US5536947A (en) * 1991-01-18 1996-07-16 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory element and arrays fabricated therefrom
US5930164A (en) 1998-02-26 1999-07-27 Motorola, Inc. Magnetic memory unit having four states and operating method thereof
JP2001156357A (ja) * 1999-09-16 2001-06-08 Toshiba Corp 磁気抵抗効果素子および磁気記録素子
US6911710B2 (en) 2000-03-09 2005-06-28 Hewlett-Packard Development Company, L.P. Multi-bit magnetic memory cells
US6590806B1 (en) 2000-03-09 2003-07-08 Hewlett-Packard Development Company, L.P. Multibit magnetic memory element
US6426910B1 (en) * 2000-08-30 2002-07-30 Micron Technology, Inc. Enhanced fuse configurations for low-voltage flash memories
FR2817999B1 (fr) 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a empilement(s) tri-couche(s) et memoire utilisant ce dispositif
FR2817998B1 (fr) 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a rotation d'aimantation, memoire et procede d'ecriture utilisant ce dispositif
US6744086B2 (en) 2001-05-15 2004-06-01 Nve Corporation Current switched magnetoresistive memory cell
US6418048B1 (en) * 2001-08-15 2002-07-09 Read-Rite Corporation Spin-dependent tunneling sensor suitable for a magnetic memory
US6741496B2 (en) 2001-09-27 2004-05-25 Intel Corporation Electron spin mechanisms for inducing magnetic-polarization reversal
JP2003229544A (ja) * 2002-02-04 2003-08-15 Mitsubishi Electric Corp 磁気記憶装置
JP4005832B2 (ja) * 2002-03-29 2007-11-14 株式会社東芝 磁気メモリ及び磁気メモリ装置
US6829161B2 (en) * 2003-01-10 2004-12-07 Grandis, Inc. Magnetostatically coupled magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
US6847547B2 (en) 2003-02-28 2005-01-25 Grandis, Inc. Magnetostatically coupled magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
KR100530164B1 (ko) * 2003-06-04 2005-11-28 최학문 책·걸상용 높이 조절장치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8686520B2 (en) 2009-05-29 2014-04-01 International Business Machines Corporation Spin-torque magnetoresistive structures
US9035403B2 (en) 2009-05-29 2015-05-19 International Business Machines Corporation Spin-torque magnetoresistive structures
US8445979B2 (en) 2009-09-11 2013-05-21 Samsung Electronics Co., Ltd. Magnetic memory devices including magnetic layers separated by tunnel barriers
US9048412B2 (en) 2009-09-11 2015-06-02 Samsung Electronics Co., Ltd. Magnetic memory devices including magnetic layers separated by tunnel barriers

Also Published As

Publication number Publication date
EP1658614B1 (en) 2008-08-13
US20050045913A1 (en) 2005-03-03
CN1842874A (zh) 2006-10-04
DE602004015803D1 (de) 2008-09-25
JP2007504651A (ja) 2007-03-01
EP1658614A2 (en) 2006-05-24
WO2005020242A3 (en) 2005-06-30
EP1658614A4 (en) 2007-06-27
WO2005020242A2 (en) 2005-03-03
US6985385B2 (en) 2006-01-10
KR100713270B1 (ko) 2007-05-04

Similar Documents

Publication Publication Date Title
KR100713270B1 (ko) 스핀 이동 스위칭을 이용하고 다중 비트를 저장하는마그네틱 메모리 부재
US7227773B1 (en) Magnetic element utilizing spin-transfer and half-metals and an MRAM device using the magnetic element
US8508004B2 (en) Magnetic element having reduced current density
US8476723B2 (en) Magnetic element having low saturation magnetization
US7242048B2 (en) Magnetic elements with ballistic magnetoresistance utilizing spin-transfer and an MRAM device using such magnetic elements
US7161829B2 (en) Current confined pass layer for magnetic elements utilizing spin-transfer and an MRAM device using such magnetic elements
US7190611B2 (en) Spin-transfer multilayer stack containing magnetic layers with resettable magnetization
EP1552526B1 (en) Magnetic element utilizing spin transfer and an mram device using the magnetic element
US7973349B2 (en) Magnetic device having multilayered free ferromagnetic layer
KR100824021B1 (ko) 열 보조 스위칭 층을 포함하는 자성 엘리먼트, 자성 엘리먼트 제공 방법, 및 자성 엘리먼트 이용 방법
US7859034B2 (en) Magnetic devices having oxide antiferromagnetic layer next to free ferromagnetic layer
KR20180089847A (ko) 스핀 궤도 토크를 이용하여 강화된 감쇠 프로그램 및 경사진 자화 용이축을 갖는 자기 접합부를 포함하는 자기 소자
US7626857B2 (en) Current induced magnetoresistance device
KR20070106701A (ko) 스핀-전달 스위칭을 위해 구성된 고 스핀 분극 층들을 갖는 ｍｔｊ 소자 및 자기 소자를 이용한 스핀트로닉 장치
JP2008523589A (ja) 高度集合組織の磁気抵抗効果素子及び磁気メモリを提供するための方法及びシステム
JP2003188359A (ja) 磁気的に軟らかい合成フェリ磁性体基準層を含む磁気抵抗素子

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130409

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140408

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160411

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180330

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190329

Year of fee payment: 13