KR20060076857A - 반도체 소자의 금속 배선 형성 방법 - Google Patents

반도체 소자의 금속 배선 형성 방법 Download PDF

Info

Publication number
KR20060076857A
KR20060076857A KR1020040115471A KR20040115471A KR20060076857A KR 20060076857 A KR20060076857 A KR 20060076857A KR 1020040115471 A KR1020040115471 A KR 1020040115471A KR 20040115471 A KR20040115471 A KR 20040115471A KR 20060076857 A KR20060076857 A KR 20060076857A
Authority
KR
South Korea
Prior art keywords
layer
forming
hard mask
metal
via hole
Prior art date
Application number
KR1020040115471A
Other languages
English (en)
Inventor
김세진
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020040115471A priority Critical patent/KR20060076857A/ko
Publication of KR20060076857A publication Critical patent/KR20060076857A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은, 하지 금속층을 포함하는 반도체 기판의 상부에 제 1 식각 정지층, 제 1 절연막, 제 2 식각 정지층, 제 2 절연막 및 하드 마스크층을 포함하는 적층구조를 형성하는 단계, 상기 하드 마스크층의 상부에 금속 배선 트렌치를 정의하는 제 1 포토 레지스트 패턴을 형성한 후 상기 제 1 포토 레지스트 패턴을 마스크로 상기 하드 마스크층을 식각하는 단계, 전체 표면 상부에 비아 홀을 정의하는 제 2 포토 레지스트 패턴을 형성하는 단계, 상기 제 2 포토 레지스트 패턴을 마스크로 식각 공정을 수행하여 비아 홀을 형성하고 상기 하드 마스크층을 마스크로 식각 공정을 수행하여 금속 배선 트렌치를 형성하는 단계 및 상기 비아 홀과 상기 트렌치로 이루어진 절연막 패턴에 금속 매립 공정 및 CMP 공정을 실시하여 상기 하지 금속층과 접속되는 금속 배선을 형성하는 단계를 포함하는 반도체 소자의 금속 배선 형성 방법을 제공한다.
하드 마스크층, 마스크, 포토 레지스트 패턴

Description

반도체 소자의 금속 배선 형성 방법 {METHOD FOR FORMING METAL LINE OF SEMICONDUCTOR DEVICE}
도 1a 및 도 1b 는 종래기술에 따른 비아 홀 식각 공정을 나타내는 단면도.
도 2a 내지 도 2g 는 본 발명에 따른 반도체 소자의 금속 배선 형성 방법을 나타내는 단면도.
<도면의 주요부분에 대한 부호의 설명>
100, 120, 140: 절연막
100a: 하지 금속층 110, 130: 식각 정지층
150, 170: 포토 레지스트 패턴 160: 하드 마스크층
180: 배리어 금속층 190: 금속 매립층
200: 바아 홀 300: 금속 배선 트렌치
본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 더욱 상세하게는, 다마신 구조의 절연막 패턴을 형성하여 금속 배선을 형성하는 경우에 포토 레지스트만으로는 비아 홀이나 트렌치 형성 시의 마스크로서 충분치 못한 점을 해 소할 수 있는 반도체 소자의 금속 배선 형성 방법에 관한 것이다.
반도체 소자의 고집적화에 따라 RC 지연 특성을 개선하기 위해 구리를 배선으로서 이용하는 경우가 많다. 그러나, 구리를 패터닝하는 것은 현재 사용하고 있는 장비로는 불가능하여, 다마신 구조의 절연막 패턴을 먼저 형성한 다음에 전기 도금법으로 구리를 매립하고 CMP 공정을 실시하여 금속 배선을 완성하는 공정이 개발되었다.
현 백엔드(Back End) 공정에서 형성되는 보통의 비아보다 최종층에 형성되는 최상층 비아의 깊이 및 사이즈는 디자인 룰에 따라 약 2배 정도 크며, 이를 패터닝하기 위해서는 포토 레지스트 마진의 확보가 가장 중요하다. 포토 레지스트의 두께가 저항물질로서 작용해야 식각 후에 절연막 패턴이 수직 형상으로 형성되기 때문이다.
그러나, 비아 홀의 깊이가 깊어야 하는 경우라 해도, 포토 레지스트의 두께에는 한계가 있기 때문에 포토 레지스트를 충분히 두껍게 형성할 수 없어서, 원하는 깊이의 비아 홀을 형성하기가 어렵다는 문제가 있다.
도 1a 및 도 1b 는 이러한 문제점을 설명하기 위한 단면도이다. 도 1a 및 도1b 를 참조하면, 하지 금속층(100a)을 포함한 절연막(100)의 상부에 식각 정지층(110), 절연막(120), 식각 정지층(130), 절연막(140) 및 포토 레지스트 패턴(150)이 순차적으로 적층된 상태에서, 최상층 비아 등의 이유로 비아 홀(200)의 깊이를 깊게 형성하고자 할 때, 마스크로서 기능해야 할 포토 레지스트 패턴(150)이 충분히 두껍게 형성되지 않아 원하는 깊이의 비아 홀(200)이 채 형성되기도 전에 포토 레지스트 패턴(150)이 바닥날 수 있음을 알 수 있다.
본 발명은, 상술한 문제점을 감안하여 이루어진 것으로, 다마신 구조의 절연막 패턴을 형성하여 금속 배선을 형성하는 경우에 포토 레지스트만으로는 비아 홀이나 트렌치 형성 시의 마스크로서 충분치 못한 점을 해소할 수 있는 반도체 소자의 금속 배선 형성 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명에 따른 반도체 소자의 금속 배선 형성 방법은, 하지 금속층을 포함하는 반도체 기판의 상부에 제 1 식각 정지층, 제 1 절연막, 제 2 식각 정지층, 제 2 절연막 및 하드 마스크층을 포함하는 적층구조를 형성하는 단계; 상기 하드 마스크층의 상부에 금속 배선 트렌치를 정의하는 제 1 포토 레지스트 패턴을 형성한 후 상기 제 1 포토 레지스트 패턴을 마스크로 상기 하드 마스크층을 식각하는 단계; 전체 표면 상부에 비아 홀을 정의하는 제 2 포토 레지스트 패턴을 형성하는 단계; 상기 제 2 포토 레지스트 패턴을 마스크로 식각 공정을 수행하여 비아 홀을 형성하고, 상기 하드 마스크층을 마스크로 식각 공정을 수행하여 금속 배선 트렌치를 형성하는 단계; 및 상기 비아 홀과 상기 트렌치로 이루어진 절연막 패턴에 금속 매립 공정 및 CMP 공정을 실시하여, 상기 하지 금속층과 접속되는 금속 배선을 형성하는 단계를 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 반도체 소자의 금속 배선 형성 방법은, 상기 비아 홀과 상기 금속 배선 트렌치를 형성한 후, 상기 절연막 패턴의 표면에 배리어 금속층 을 형성하는 단계를 더 포함하는 것이 바람직하며, 이 경우, 상기 하드 마스크층과 상기 배리어 금속층은 동일한 계열의 물질로 형성하는 것이 바람직하다.
이하, 본 발명의 바람직한 실시형태를 첨부도면을 참조하여 상세하게 설명한다. 단, 도 1a 와 도 1b 에 나타낸 구성요소와 대응하는 구성요소에 대해서는 동일한 참조부호를 붙이고 설명을 생략한다.
우선, 도 2a 를 참조하면, 하지 금속층(100a)을 포함하는 반도체 기판(미도시)의 상부에 제 1 식각 정지층(110), 제 1 절연막(120), 제 2 식각 정지층(130), 제 2 절연막(140) 및 하드 마스크층(160)을 포함하는 적층구조를 형성하고, 하드 마스크층(160)의 상부에는 금속 배선 트렌치를 정의하는 제 1 포토 레지스트 패턴(150)을 형성한다. 여기서, 하드 마스크층(160)의 두께는 1000Å 정도인 것이 바람직하며, 안정된 공정을 위해서는 하드 마스크층(160)을 이루는 물질 대 패터닝 물질의 식각 선택비가 1:10 이상인 것이 바람직하다. 식각 공정에 있어서 저항 물질로서의 역할을 제대로 수행하기 위해서는, 하드 마스크층(160)이 저유전 물질인 FSG(Fluoro Silica Glass), OSG(Organo Silica Glass)와 절연 물질인 SiN, SiCN, SiO2, SiC 등으로 구성된 것이 바람직하다.
다음으로, 도 2b 를 참조하면, 제 1 포토 레지스트 패턴(150)을 마스크로 하드 마스크층(160)을 식각한다. 이는, 하드 마스크층(160)이 후속 공정에서 금속 배선 트렌치의 식각 마스크로서 작용할 수 있도록 하기 위함이다.
도 2c 를 참조하면, 전체 표면 상부에 비아 홀을 정의하는 제 2 포토 레지스 트 패턴(170)을 형성한다. 그 후, 도 2d 를 참조하면, 제 2 포토 레지스트 패턴(170)을 마스크로 식각 공정을 수행하여 비아 홀(200)을 형성한다. 최상층 비아 홀 등과 같이 비아 홀의 깊이가 깊어야 하는 경우에는 포토 레지스트(170)가 거의 소실되어, 후속 공정에서는 더 이상 마스크로서의 기능을 할 수 없게 된다. 그러나, 본 발명에 따르면, 이후에는, 상술한 바와 같이 하드 마스크층(160)이 마스크로서 기능하게 된다.
도 2e 를 참조하면, 하드 마스크층(160)을 마스크로 식각 공정을 수행하여 금속 배선 트렌치(300)를 형성한다. 이로써, 비아 홀(200)과 금속 배선 트렌치(300)를 포함하는 이중 다마신 구조의 절연막 패턴이 완성된다.
다음으로, 도 2f 를 참조하면, 비아 홀(200)과 금속 배선 트렌치(300)로 이루어진 절연막 패턴의 표면에 배리어 금속층(180)을 형성한 후, 전기 도금법 등을 시행하여 금속 매립층(190)을 형성한다. 배리어 금속층(180)은 절연막(120, 140)으로의 금속(예를 들면, 구리 금속 배선의 경우에는 구리)의 확산을 방지하기 위한 것으로, 하드 마스크층(160)과 동일한 계열(예를 들면, 질화물 계열)의 물질인 것이 바람직하다. 이는 CMP 공정에서 사용되는 EPD(End Point Dector)에서도 두 종류의 물질을 하나의 질화물 피크로 인식할 수 있게 함으로써, 후속의 CMP 공정에서 EPD 신호 취득을 용이하게 할 수 있기 때문이다.
끝으로, 도 2g 를 참조하면, 과도 도금된 금속 매립층(190) 및 절연막 패턴 상부에 형성된 배리어 금속층(180)과 하드 마스크층(160)을 CMP 공정으로 제거하여, 최종적으로 하지 금속층(100a)과 접속되는 금속 배선(190)을 형성한다.
본 실시형태는 이중 다마신 구조의 절연막 패턴을 형성하는 경우에 대해서만 나타내고 있으나, 비아 홀만을 포함하는 다마신 구조의 절연막 패턴을 형성하는 경우에도 하드 마스크층을 마스크로 식각 공정을 수행하는 것이 가능하다.
본 발명의 금속 배선 형성 방법에 따르면, 하드 마스크층과 포토 레지스트를 각각 트렌치 마스크와 비아 마스크로서 이용함으로써, 다마신 구조의 절연막 패턴을 형성하여 금속 배선을 형성하는 경우에 포토 레지스트만으로는 비아 홀이나 트렌치 형성 시의 마스크로서 충분치 못한 점을 해소할 수 있다. 또한, 하드 마스크층과 배리어 금속이 동일한 계열의 물질로 만들어진 경우에는, 절연막 패턴에 금속의 전기 도금을 실시한 후 CMP 공정을 실시할 때, EPD 에 의하여 같은 파장의 물질로 인식됨으로 인해 CMP 공정이 수월해지는 효과도 얻을 수 있다.

Claims (7)

  1. 하지 금속층을 포함하는 반도체 기판의 상부에 제 1 식각 정지층, 제 1 절연막, 제 2 식각 정지층, 제 2 절연막 및 하드 마스크층을 포함하는 적층구조를 형성하는 단계;
    상기 하드 마스크층의 상부에 금속 배선 트렌치를 정의하는 제 1 포토 레지스트 패턴을 형성한 후 상기 제 1 포토 레지스트 패턴을 마스크로 상기 하드 마스크층을 식각하는 단계;
    전체 표면 상부에 비아 홀을 정의하는 제 2 포토 레지스트 패턴을 형성하는 단계;
    상기 제 2 포토 레지스트 패턴을 마스크로 식각 공정을 수행하여 비아 홀을 형성하고, 상기 하드 마스크층을 마스크로 식각 공정을 수행하여 금속 배선 트렌치를 형성하는 단계; 및
    상기 비아 홀과 상기 트렌치로 이루어진 절연막 패턴에 금속 매립 공정 및 CMP 공정을 실시하여, 상기 하지 금속층과 접속되는 금속 배선을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  2. 제 1 항에 있어서,
    상기 비아 홀과 상기 금속 배선 트렌치를 형성한 후, 상기 절연막 패턴의 표면에 배리어 금속층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소 자의 금속 배선 형성 방법.
  3. 제 2 항에 있어서,
    상기 하드 마스크층과 상기 배리어 금속층은 동일한 계열의 물질로 형성된 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  4. 제 1 항에 있어서,
    상기 하드 마스크층의 두께는 900Å 내지 1100Å 인 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  5. 제 1 항에 있어서,
    상기 하드 마스크층과 금속 배선 트렌치 식각 시 피식각층의 식각 선택비는 1:10 이상인 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  6. 제 1 항에 있어서,
    상기 하드 마스크층은 FSG(Fluoro Silica Glass), OSG(Organo Silica Glass), SiN, SiCN, SiO2, SiC 중 어느 하나를 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  7. 반도체 기판의 상부에 식각 정지층, 절연막 및 하드 마스크층을 포함하는 적층구조를 형성하는 단계;
    상기 하드 마스크층의 상부에 비아 홀을 정의하는 포토 레지스트 패턴을 형성한 후 상기 포토 레지스트 패턴을 마스크로 상기 하드 마스크층을 식각하는 단계;
    상기 포토 레지스트 패턴을 마스크로 식각 공정을 수행하여 비아 홀을 형성하는 단계; 및
    상기 비아 홀을 포함하는 절연막 패턴에 금속 매립 공정 및 CMP 공정을 실시하여 금속 배선을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
KR1020040115471A 2004-12-29 2004-12-29 반도체 소자의 금속 배선 형성 방법 KR20060076857A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040115471A KR20060076857A (ko) 2004-12-29 2004-12-29 반도체 소자의 금속 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040115471A KR20060076857A (ko) 2004-12-29 2004-12-29 반도체 소자의 금속 배선 형성 방법

Publications (1)

Publication Number Publication Date
KR20060076857A true KR20060076857A (ko) 2006-07-05

Family

ID=37169006

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040115471A KR20060076857A (ko) 2004-12-29 2004-12-29 반도체 소자의 금속 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR20060076857A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170015790A (ko) * 2015-07-31 2017-02-09 삼성전자주식회사 반도체 소자의 배선 형성 방법
KR20170116061A (ko) * 2015-02-15 2017-10-18 에이씨엠 리서치 (상하이) 인코포레이티드 측벽 리세스를 최소화하는 배리어층 제거 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170116061A (ko) * 2015-02-15 2017-10-18 에이씨엠 리서치 (상하이) 인코포레이티드 측벽 리세스를 최소화하는 배리어층 제거 방법
KR20170015790A (ko) * 2015-07-31 2017-02-09 삼성전자주식회사 반도체 소자의 배선 형성 방법

Similar Documents

Publication Publication Date Title
US7855142B2 (en) Methods of forming dual-damascene metal interconnect structures using multi-layer hard masks
US7838415B2 (en) Method of fabricating dual damascene structure
JP2007019187A5 (ko)
TW200534429A (en) Dual damascene structure formed of low-k dielectric materials
US6627540B2 (en) Method for forming dual damascene structure in semiconductor device
US20090267234A1 (en) Semiconductor Device and Method of Manufacturing a Semiconductor Device
US6429116B1 (en) Method of fabricating a slot dual damascene structure without middle stop layer
KR20060076857A (ko) 반도체 소자의 금속 배선 형성 방법
KR20050086301A (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR20000013571A (ko) 반도체소자의 다층 배선 형성방법
KR100667915B1 (ko) 반도체 소자의 박막 레지스터 형성 방법
KR100853800B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성방법
KR20010059539A (ko) 반도체 소자의 금속배선 형성방법
KR100475536B1 (ko) 반도체 소자의 제조 방법
KR100503381B1 (ko) 반도체 소자의 금속 배선과 그 형성 방법
KR100475532B1 (ko) 반도체 소자의 금속 배선 형성 방법
US7387960B2 (en) Dual depth trench termination method for improving Cu-based interconnect integrity
KR100596874B1 (ko) 반도체소자의 금속배선 형성방법
KR100393966B1 (ko) 반도체 소자의 이중 다마신 형성방법
JP4263053B2 (ja) 半導体装置の製造方法
KR100792392B1 (ko) 저유전율 절연막을 이용한 금속배선 형성방법
KR100772719B1 (ko) 듀얼다마신공정을 이용한 금속배선 형성 방법
KR100456421B1 (ko) 반도체 소자의 제조 방법
KR20010066380A (ko) 다층 배선을 갖는 반도체장치의 제조방법
JP2005093606A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application