KR20170116061A - 측벽 리세스를 최소화하는 배리어층 제거 방법 - Google Patents

측벽 리세스를 최소화하는 배리어층 제거 방법 Download PDF

Info

Publication number
KR20170116061A
KR20170116061A KR1020177023937A KR20177023937A KR20170116061A KR 20170116061 A KR20170116061 A KR 20170116061A KR 1020177023937 A KR1020177023937 A KR 1020177023937A KR 20177023937 A KR20177023937 A KR 20177023937A KR 20170116061 A KR20170116061 A KR 20170116061A
Authority
KR
South Korea
Prior art keywords
gas
barrier layer
thermal
noble
layer
Prior art date
Application number
KR1020177023937A
Other languages
English (en)
Other versions
KR102382706B1 (ko
Inventor
자오웨이 지아
지안 왕
후에이 왕
Original Assignee
에이씨엠 리서치 (상하이) 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이씨엠 리서치 (상하이) 인코포레이티드 filed Critical 에이씨엠 리서치 (상하이) 인코포레이티드
Publication of KR20170116061A publication Critical patent/KR20170116061A/ko
Application granted granted Critical
Publication of KR102382706B1 publication Critical patent/KR102382706B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

측벽 리세스를 최소화하는 배리어층 제거 방법이 제공된다. 이 방법은 배선 구조체의 비-리세스 영역 상의 배리어층 (206)을 에칭하기 위해 열 가스상 에칭 프로세스가 수행되는 에칭 챔버 내로 노블-가스-할로겐 화합물 가스 및 캐리어 가스를 도입하는 단계(501); 열 가스상 에칭 프로세스의 종점을 검출하는 단계(502), 열 가스상 에칭 프로세스가 종점에 도달하면, 다음 단계를 수행하고; 열 가스상 에칭 프로세스가 종점에 도달하지 않으면, 이전 단계로 복귀함; 노블-가스-할로겐 화합물 가스 및 캐리어 가스를 에칭 챔버 내로 도입하는 것을 중단하는 단계(503)를 포함한다.

Description

측벽 리세스를 최소화하는 배리어층 제거 방법
본 발명은 일반적으로 반도체 제조에 관한 것이며, 보다 상세하게는 측벽 리세스를 최소화하기 위해 배리어층을 제거하는 방법에 관한 것이다.
유명한 무어의 법칙(Moore's law)에 따르면, 집적 회로상의 트랜지스터의 수는 약 18 개월마다 두 배가 될 것이며, 집적 회로의 성능 또한 두 배가 될 것이다. 선 폭(width)과 간격이 줄어들고 트랜지스터의 밀도가 높아져, 구리와 저 k 유전체 재료의 제조가 점차적으로 배선 구조체(interconnection structures)의 주류 기술이 된다. 그러나, 구리 및 저 k 유전체 재료의 통합(integration)은 배리어층 제거 문제와 같은 실제 적용에서 해결해야 할 몇 가지 기술적인 문제를 갖는다. 배리어층은 구리가 배선 구조체에서 저 k 유전체 재료로 확산되는 것을 방지하기 위해 사용되는 것으로 알려져 있다. 배선 구조체의 비-리세스 영역(non-recessed areas) 상에 형성된 배리어층은 배선 구조체의 비-리세스 영역 상에 형성된 구리가 제거된 후에, 제거될 필요가 있다.
현재, 배리어층을 제거하는 종래의 방법은 CMP (화학적 기계적 연마)이다. 그러나, CMP 방법은 상대적으로 강한 기계적 힘이 관련되기 때문에, 배선 구조체의 기저 구조체(underlying structures)에 몇 가지 악영향을 미친다. 특히, 유전체 재료의 k 값이 크게 감소하면, 기계적 힘은 유전체 재료에 영구적인 손상을 초래할 수 있다. 유전체 재료는 CMP에 의해 스크래치될 수 있다.
CMP의 단점을 극복하기 위해, 보다 진보된 기술, 즉 열 가스상 에칭 기술(a thermal gas phase etching technology)이 배리어층의 제거에 사용된다. 열 가스상 에칭 기술은 특정 온도 및 압력에서 배리어층과 반응하도록 화학 가스를 사용한다. 열 가스상 에칭에 관한 더 자세한 내용은 특허 출원 번호 PCT/CN2008/072059를 참조할 수 있다. 전체 에칭 프로세스 동안 기계적 응력(mechanical stress)이 발생하지 않으므로, 저 k 유전체 재료에 손상이 없다. 그러나 선폭의 지속적인 감소로, Ta, TaN, Ti, TiN과 같은 종래의 배리어층 재료 대신에 코발트, 루테늄과 같은 새로운 배리어층 재료가 존재하고, 배리어층의 두께가 점점더 얇아지게 되며, 이들 모두는 열 가스상 에칭의 어려움을 증가시킨다. 열 가스상 에칭 프로세스 동안, 종점(end point) 제어가 정확하지 않으면, 비-리세스 영역(non-recessed areas)상의 배리어층이 제거될 뿐만 아니라, 리세스 영역의 측벽상의 배리어층이 또한 에칭될 수 있다. 리세스 영역(recessed areas)의 측벽상의 배리어층이 과도하게 에칭되면, 리세스 영역의 구리는 저 k의 유전체 재료로 확산된다.
도 1a 및 도 1b에서, 도 1a 및 도 1b는 배선 구조체의 비-리세스 영역 상의 배리어층 및 하드 마스크 층을 열 가스상 에칭하기 위한 순수한 XeF2 가스의 도입을 도시한 단면도이다. 일 예시적인 구현에서, 배선 구조체는 기판 (101), 상기 기판 (101) 상에 형성된 격리층(isolation layer) (102), 상기 격리층 (102) 상에 형성된 제1 유전체층 (103), 상기 제1 유전체층 (103) 상에 형성된 제 2 유전체층 (104), 상기 제 2 유전체층 (104) 상에 형성된 하드 마스크 층(105), 상기 하드 마스크 층 (105), 상기 제 2 유전체층 (104), 상기 제1 유전체층 (103) 및 상기 격리층 (102) 상에 형성된 리세스 영역 (108), 상기 하드 마스크 층 (105), 상기 리세스 영역 (108)의 측벽 및 상기 리세스 영역 (108)의 저부에 형성된 배리어 층 (106), 및 상기 배리어층 (106) 상에 형성되고 리세스 영역 (108)을 채우는 금속층 (107)을 포함한다. 이 구현에서, 상기 비-리세스 영역상에 형성된 상기 금속층 (107)은 제거되었으며, 상기 리세스 영역 (108) 내의 금속층 (107)의 상부 표면 (top surface)은 상기 제 2 유전체 층 (104)의 상부 표면과 일치하는 것(flush)이 가장 좋다. 그 후, 상기 비-리세스된 영역 상에 형성된 상기 배리어층 (106)은 열 가스상 에칭법을 사용하여 제거된다. 열 가스상 에칭법은 순수한 XeF2 가스를 사용하여 상기 배리어층을 제거한다. 도 1a에 도시된 바와 같이, 순수한 XeF2 가스는 배선 구조체가 위치되는, 에칭 챔버 내로 도입된다. 특정 온도 및 압력에서, XeF2 가스는 배선 구조체의 표면상에 흡착된다. 그 후, XeF2는 F 원자로 분해된다. F 원자는 배리어층과 반응하여, 가스상 (gas phase)인 부산물을 생성한다. 상기 부산물은 에칭 챔버 밖으로 배출된다. 열 가스상 에칭의 시작시, 배선 구조체의 비-리세스 영역 상의 배리어층의 양이 많기 때문에, XeF2 가스 분자는 주로 배선 구조체의 비-리세스 영역에 집중되며, 따라서, 배선 구조체의 비-리세스 영역 상의 배리어층이 쉽게 제거된다. 더욱이, 상기 하드 마스크 층 (105)의 재료는 일반적으로 XeF2 열 가스상 에칭에 의해 제거될 수 있는, TiN, TaN 등을 선택한다. 따라서, 배선 구조체의 비-리세스 영역 상의 배리어층이 제거된 후, 하드 마스크 층 (105)이 후속적으로 제거된다. 하드 마스크 층 (105)을 XeF2 열 가스상 에칭하는 동안, 종점 제어가 정확하지 않으면, 리세스 영역 (108)의 측벽상의 배리어층 (106)이 과도하게 에칭된다. 도 1b에 도시된 바와 같이, 하드 마스크 층 (105)이 완전히 제거된 후에, XeF2 가스 분자는 주로 리세스 영역 (108)의 측벽에 집중되며, 이는 리세스 영역 (108)의 측벽상의 배리어층 (106)의 과도한 에칭을 야기한다. 측벽 리세스 (109)는 상기 금속층 (107) 및 상기 제 2 유전체층 (104) 및 상기 제1 유전체층 (103) 사이에 형성된다.
본 발명은 측벽 리세스를 최소화하는 배리어층 제거방법을 제공한다.
이 방법은 다음의 단계를 포함한다: 배선 구조체의 비-리세스 영역 상의 배리어층을 에칭하기 위해 열 가스상 에칭 프로세스가 수행되는 에칭 챔버 내로 노블-가스(noble-gas)-할로겐 화합물 가스 및 캐리어 가스를 도입. 열 가스상 에칭 프로세스의 종점을 검출하여, 열 가스상 에칭 프로세스가 종점에 도달하면, 다음 단계를 수행하고, 열 가스상 에칭 프로세스가 종점에 도달하지 않으면, 이전 단계로 복귀. 노블-가스-할로겐 화합물 가스 및 캐리어 가스를 에칭 챔버 내로의 도입하는 것을 중단.
상기한 바와 같이, 본 발명은 배선 구조체의 비-리세스 영역 상의 배리어층을 에칭하기 위해 열 가스상 에칭 프로세스가 수행되는 에칭 챔버 내로 노블-가스-할로겐 화합물 가스 및 캐리어 가스를 도입하며, 이에 따라, 측벽 리세스 문제를 개선하거나 혹은 심지어 극복한다.
본 발명은 첨부된 도면을 참조하여, 다음의 본 발명의 구현에 대한 설명을 읽음으로써 이 기술분야의 기술자에게 명백할 것이다:
도 1a 및 1b는 순수한 XeF2 가스를 도입하여 배선 구조체의 비-리세스 영역 상의 배리어층 및 하드 마스크 층을 에칭하는 것을 도시한 단면도이다.
도 2a 및 도 2b는 XeF2 가스 및 캐리어 가스를 도입하여 배선 구조체의 비-리세스 영역 상의 배리어층 및 하드 마스크 층을 에칭하는 것을 도시한 단면도이다.
도 3a는 순수한 XeF2 가스를 도입함으로써 배선 구조체의 비-리세스 영역 상의 배리어층 및 하드 마스크 층을 에칭한 후의 평면도이며; 도 3b는 순수한 XeF2 가스를 도입함으로써 배선 구조체의 비-리세스 영역 상의 배리어층 및 하드 마스크 층을 에칭한 후의 단면도이며; 도 3c는 도 3a에 도시된 영역 A의 EDX 도면이다.
도 4a는 XeF2 가스 및 캐리어 가스를 도입함으로써 배선 구조체의 비-리세스 영역 상의 배리어층 및 하드 마스크 층을 에칭한 후의 평면도이며; 도 4b는 XeF2 가스 및 캐리어 가스를 도입함으로써 배선 구조체의 비-리세스 영역 상의 배리어층 및 하드 마스크 층을 에칭한 후의 단면도이며; 도 4c는 도 4a에 도시된 영역 B의 EDX 도면이다.
도 5는 측벽 리세스를 최소화하도록 배리어층을 제거하는 방법을 예시한 플로우챠트이다.
도 6은 측벽 리세스를 최소화하도록 배리어층을 제거하는 다른 방법을 예시한 플로우챠트이다.
배경기술의 기술적인 문제를 해결하기 위해, 본 발명은 측벽 리세스를 최소화하는 배리어층의 제거 방법을 제공한다. 상기 방법은 에칭 챔버 내에 놓여있는 배선 구조체의 비-리세스 (non-recessed) 영역 상의 배리어층을 열 가스상 에칭하기 위해, 에칭 챔버 내에 노블-가스(noble-gas)-할로겐 화합물 가스 및 캐리어 가스를 도입하는 단계를 포함한다.
도 2a 및 도 2b에서, 도 2a 및 도 2b는 배선 구조체의 비-리세스 영역 상의 배리어층 및 하드 마스크층을 에칭하기 위한 노블-가스-할로겐 화합물 가스 및 캐리어 가스의 도입을 설명하는 단면도이다. 예시적인 구현에서, 상기 배선 구조체는 기판 (201), 상기 기판 (201) 상에 형성된 격리층(isolation layer) (202), 상기 격리층 (202) 상에 형성된 제1 유전체층 (203), 상기 제1 유전체층 (203) 상에 형성된 제 2 유전체층 (204), 상기 제 2 유전체층 (204) 상에 형성된 하드 마스크층(205), 상기 하드 마스크층(205), 상기 제 2 유전체층 (204), 상기 제1 유전체층 (203) 및 상기 격리층 (202) 상에 형성된 리세스 영역 (208), 상기 하드 마스크 층 (205), 상기 리세스 영역 (208)의 측벽 및 상기 리세스 영역 (208)의 하부 상에 형성된 배리어층 (206), 및 상기 배리어층 (206) 상에 형성되고 상기 리세스 영역 (208)을 채우는 금속층 (207)을 포함한다. 상기 격리층 (202)은 SiCN일 수 있다. 상기 제1 유전체층 (203)은 저 k 유전체층일 수 있다. 상기 제 2 유전체층 (204)은 TEOS 일 수 있다. 상기 하드 마스크 층 (205)은 TiN, TaN, W 또는 WN 일 수 있다. 상기 배리어층 (206)은 Ta, TaN, Ti, TiN, Ru, Co, W, WN, Hf일 수있다. 상기 금속층 (207)은 구리일 수 있다. 이 구현에서, 상기 배선 구조체의 상기 비-리세스 영역 상에 형성된 상기 금속층 (207)은 제거되었으며, 상기 리세스 영역 (208) 내의 상기 금속층 (207)의 상부 표면은 상기 제 2 유전체층 (204)의 상부 표면과 일치하는 것(flush)이 가장 좋다. 후속적으로, 상기 배선 구조체의 상기 비-리세스 영역 상에 형성된 상기 배리어층 (206)이 제거된다. 상기 하드 마스크 층 (205)의 재료는 열 가스상 에칭에 의해 제거될 수 있기 때문에, 실제 적용에서, 배선 구조체의 비-리세스 영역 상의 배리어층 (206)이 제거된 후, 하드 마스크 층 (205)은 상기 에칭 챔버에서 후속적으로 제거된다.
배선 구조체의 비-리세스 영역 상에 형성된 배리어층 (206)을 제거하기 위해, 배선 구조체가 놓여있는 에칭 챔버 내로 노블-가스-할로겐 화합물 가스 및 캐리어 가스가 도입된다. XeF2 및 N2를 예로 들면, 열 가스상 에칭 프로세스 동안, XeF2가 에칭 챔버에 도입될 때, 동시에, 일정량의 N2가 또한, 상기 에칭 챔버 내로 도입되고, 에칭 챔버의 압력은 증가한다. 실험 데이터는 N2 흐름이 XeF2 흐름의 9 배가되는 경우에, 에칭 속도(etch rate)가 순수한 XeF2 가스에 비해 약 18 % 감소할 것임을 나타낸다. 에칭 속도 감소는 N2 분자와 XeF2 분자 사이의 가스 분자 충돌로 인해 발생할 수 있다. 가스 분자 충돌은, 비-리세스 영역 상의 배리어층 (206)이 제거될 때, 리세스 영역 (208)의 측벽상의 배리어층 (206)이 과도하게 에칭되는 것을 방지한다. 한편, 에칭 챔버의 압력은 증가할 수 있다. 에칭 챔버의 압력이 높을수록, 가스 분자 충돌은 각 가스의 평균 자유 경로(mean free path)가 더 짧아지게 한다. 따라서, XeF2 가스는 리세스 영역 (208)의 측벽으로 들어가기 어렵고, 리세스 영역 (208)의 측벽상의 배리어층 (206)의 과도한 에칭이 방지된다.
노블-가스-할로겐 화합물 가스는 다음 중 하나 일 수 있다: XeF2, XeF4, XeF6, KrF2, 또는 노블-가스-할로겐 화합물는 XeF2, XeF4, XeF6 또는 KrF2의 임의의 조합의 혼합물일 수 있다. 상기 캐리어 가스는 Xe, Kr, Ar, Ne, He 중 하나, 또는 Xe, Kr, Ar, Ne 또는 He의 임의의 조합의 혼합물과 같은 불활성 가스로부터 선택될 수 있다. Xe는 가장 큰 분자량을 가지므로, 리세스 영역 (208)의 측벽 내로 노블-가스-할로겐 화합물 가스에 대해 강한 가압력(push force)을 제공할 수 있기 때문에, Xe가 가장 효과적인 것이다. 다른 구현에서, 캐리어 가스는 또한, N2로 선택될 수 있다.
상기 설명에 따르면, 캐리어 가스의 분자량은 바람직하게는 노블-가스-할로겐 화합물 가스의 분자량보다 크며, 캐리어 가스는 배리어층 (206)과 반응하지 않는다. 캐리어 가스의 분자량이 클수록, 이것이 가질 수 있는 배리어층의 과도한 에칭을 조절하는 효과는 더 우수하다. 현재, 불활성 가스의 분자량은 노블-가스-할로겐 화합물 가스의 분자량보다 작지만, Xe 또는 Kr이 더 좋은 선택이다. 한편, Xe 또는 Kr의 분자량이 더 크고, 노블-가스-할로겐 화합물 가스의 분자량에 더 가까울수록, 리세스 영역 (208)의 측벽 내로 노블-가스-할로겐 화합물 가스에 대해 강한 가압력(push force)을 제공할 수 있다. 한편, 반응 생성물 중 하나인 Xe 또는 Kr은 배리어층과 노블-가스-할로겐 화합물 가스 사이의 반응을 억제할 수 있다. 배리어층의 에칭 속도는 감소하지만, 리세스 영역의 측벽상의 배리어층의 과도한 에칭 문제는 극복된다.
본 발명에 대한 우수한 비교 결과를 나타내는 두 가지 실험이 있다. 두 실험에서, 하드 마스크 층은 열 가스상 에칭에 의해 제거된다.
실험 1
샘플은 에칭 챔버 내에 배치된다. 순수한 XeF2 가스 (이는 캐리어 가스가 없음을 의미한다)가 에칭 챔버로 도입된다. 순수한 XeF2 가스의 흐름은 6sccm이다. 에칭 챔버의 압력은 0.8 Torr이다. 에칭 시간은 80s이다. Ta 재료인 배리어층의 에칭 속도는 170 Å/min이다. 도 3a는 열 가스상 에칭 후의 평면도를 도시한다. 도 3b는 열 가스상 에칭 후의 단면도이다. 도 3c는 도 3a에 도시된 영역 A의 EDX 도면이다. 도 3c로 부터 명확하게 알 수 있듯이, 하드 마스크 층의 성분인 Ti 원소가 검출되기 때문에, 일부 잔류 하드 마스크 층이 여전히 존재한다. 도 3b로부터 알 수 있듯이, 리세스 영역의 측벽상의 배리어층은 과도하게 에칭되었다. 전체 하드 마스크 층이 완전히 제거되면, 리세스 영역의 측벽상의 배리어층이 더 에칭될 것임을 예측할 수 있다.
실험 2
다른 샘플이 에칭 챔버에 배치된다. XeF2 가스 및 N2 가스가 에칭 챔버 내로 도입된다. XeF2 가스의 흐름(flow)은 6sccm이다. N2 가스의 흐름은 54sccm이다. 에칭 챔버의 압력은 4 Torr이다. 에칭 시간은 97s이다. Ta 재료인 배리어층의 에칭 속도는 140Å/min이다. 배리어층의 에칭량이 실험 1과 동일하게 되도록, 실험 2의 에칭 시간은 실험 1의 에칭 시간보다 길다. 도 4a는 열 가스상 에칭 후의 평면도이다. 도 4b는 열 가스상 에칭 후의 단면도이다. 도 4c는 도 4a에 도시된 영역 B의 EDX 도면이다. 도 4c로부터, 하드 마스크 층 재료의 원소가 검출되지 않기 때문에 잔류 하드 마스크 층이 없음을 알 수 있다. 배선 구조체의 비-리세스 영역 상의 배리어층 및 하드 마스크 층은 완전히 제거된다. 도 4b로부터, 리세스 영역의 측벽상의 배리어층은 매우 잘 보호되고, 리세스 영역의 측벽상의 매우 작은 배리어층이 에칭되어 측벽 리세스가 형성됨을 알 수 있다. 측벽 리세스는 매우 작기 때문에 캡층(cap layer) (Co) 디포지션 단계와 같은 다음 공정 단계에 의해 커버(cover) 될 수 있다.
실험 1과 실험 2의 결과를 비교하면, 캐리어 가스의 도입과 동시에, 배선 구조체의 비-리세스 영역 상의 배리어층 및 하드 마스크층을 열 가스상 에칭하기 위해 노블-가스-할로겐 화합물 가스를 도입함으로써, 리세스 영역의 측벽상의 배리어층의 과도한 에칭 문제를 개선하거나 심지어 극복할 수 있다. 에칭속도는 감소되지만, 측벽 리세스 문제는 잘 해결된다.
또한, 열 가스상 에칭의 에칭 속도는 노블-가스-할로겐 화합물 가스의 분압 (partial pressure)에 비례한다는 것을 실험에 의해 알 수 있다. 노블-가스-할로겐 화합물 가스가 에칭 챔버 내의 가스 총량의 비율(proportion)을 차지하는 것은 노블-가스-할로겐 화합물 가스의 분압으로 규정된다. 예를 들어, A와 B로 명명된 2 종류의 가스가 동시에 에칭 챔버에 도입된다. 에칭 챔버의 압력은 C이다. 가스 A의 흐름은 a이다. 가스 B의 흐름은 b이다. 기체 A의 분압은 c*a/(a+b)이다.
본 발명에서, 열 가스상 에칭의 종점 제어도 중요하다. 또한, 하드 마스크 층 (205)을 제거할 필요가 있고, 하드 마스크 층 (205)의 재료는 일반적으로 TiN을 선택하기 때문에, 배선 구조체의 비-리세스 영역 상의 배리어층 (206) 및 하드 마스크 층 (205)은 에칭 챔버에서의 열 가스상 에칭에 의해 제거될 수 있다. 열 가스상 에칭 프로세스 동안, 종점 검출은 하드 마스크 층 (205)이 완전히 제거될 때까지 계속하여 수행된다.
본 발명은 열 가스상 에칭 프로세스의 종점을 검출하는 2 가지 방법을 제공한다. 한가지 방법은 엘립소미터(Ellipsometer)를 사용하여 하드 마스크 층 (205) 및 제 2 유전체층 (204)의 굴절률을 검출하는 것이다. TiN 및 TEOS를 예로 하면, TiN 및 TEOS의 굴절률은 다르다. TiN의 굴절률은 1.8이고, TEOS의 굴절률은 1.5이다. 엘립소미터가 굴절률을 1.8에서 1.5로 변경하면, 열 가스상 에칭 프로세스가 종점에 도달함을 의미한다. 노블-가스-할로겐 화합물 가스 및 캐리어 가스의 도입이 중단되고, 노블-가스 할로겐 화합물 가스 및 캐리어 가스가 더 이상 에칭 챔버 내로 도입되지 않는다.
다른 방법은 엘립소미터를 사용하여 배선 구조체의 비-리세스 영역 상의 배리어층 (206) 및 하드 마스크 층 (205)의 두께를 실시간으로 검출한다. 하드 마스크 층 (205)의 두께가 0 Å로 감소하면, 열 가스상 에칭 프로세스가 종점에 도달함을 의미한다. 노블-가스-할로겐 화합물 가스 및 캐리어 가스의 도입이 중단되고, 노블-가스-할로겐 화합물 가스 및 캐리어 가스가 더 이상 에칭 챔버 내로 도입되지 않는다.
도 5에, 측벽 리세스를 최소화하는 배리어층 제거 방법이 도시된다. 이 방법은 다음 단계를 포함한다:
단계 501: 노블-가스-할로겐 화합물 가스 및 캐리어 가스를 에칭 챔버에 도입한다. 열 가스상 에칭 프로세스는 배선 구조체의 비-리세스 영역 상의 배리어층을 에칭하기 위해 에칭 챔버 내에서 수행된다.
단계 502: 열 가스상 에칭 프로세스의 종점을 검출한다. 열 가스상 에칭 프로세스가 종점에 도달하면, 단계 503을 실행한다. 열 가스상 에칭 프로세스가 종점에 도달하지 않으면, 단계 501로 복귀한다.
단계 503: 상기 노블-가스-할로겐 화합물 가스 및 상기 캐리어 가스를 상기 에칭 챔버 내로 도입하는 것을 중단한다.
캐리어 가스와 노블-가스-할로겐 화합물 가스의 유량비는 1:1 내지 50:1이다.
노블-가스-할로겐 화합물 가스의 분압은 0.01-5Torr이다.
노블-가스-할로겐 화합물 가스는 XeF2, XeF4, XeF6, KrF2, 또는 XeF2, XeF4, XeF6 또는 KrF2의 임의의 조합의 혼합물 중 하나이다.
캐리어 가스는 Xe, Kr, Ar, Ne, He, 또는 Xe, Kr, Ar, Ne 또는 He의 임의의 조합의 혼합물 중 하나인 불활성 가스이다. 다른 구현에서, 캐리어 가스는 N2이다.
배리어층의 재료는 Ta, TaN, Ti, TiN, Ru, Co, W, WN 또는 Hf이다.
일 구현에서, 배선 구조체는 하드 마스크 층 및 적어도 하나의 유전체층을 포함하고, 상기 하드 마스크 층은 열 가스상 에칭 프로세스에 의해 제거되고, 열 가스상 에칭 프로세스의 종점을 검출하는 단계는 엘립소미터를 사용하여 상기 하드 마스크 층 및 상기 유전체층의 굴절률을 검출하는 단계 및 상기 엘립소미터에 의해 검출된 굴절률에 따라 상기 열 가스상 에칭 프로세스가 종점에 도달하는지 여부를 결정하는 단계를 추가로 포함한다.
다른 구현에서, 상기 배선 구조체는 하드 마스크 층을 포함하고, 하드 마스크 층은 열 가스상 에칭 프로세스에 의해 제거되고, 상기 열 가스상 에칭 프로세스의 종점을 검출하는 단계는 엘립소미터를 사용하여 상기 배선 구조체의 비-리세스 영역 상의 배리어층 및 상기 하드 마스크 층의 두께를 실시간으로 검출하는 단계, 및 상기 엘립소미터로 검출된 상기 하드 마스크 층의 두께에 따라 상기 열 가스상 에칭 프로세스가 종점에 도달하는지 여부를 결정하는 단계를 추가로 포함한다.
상기 배선 구조체는 기판(substrate) 상에 형성된다. 기판의 온도는 20-500 ℃로 조절된다.
에칭 챔버의 압력은 0.01-50 Torr이다.
캐리어 가스의 분자량은 노블-가스-할로겐 화합물 가스의 분자량보다 크다.
일 구현에서, 노블-가스-할로겐 화합물 가스가 에칭 챔버 내로 도입되는 것을 중단한 후에, 일정 기간 동안 캐리어 가스가 여전히 상기 에칭 챔버 내로 도입되며, 그 후에, 캐리어 가스가 에칭 챔버 내로 도입되는 것이 중단된다. 일 구현에서, 열 가스상 에칭 프로세스가 완료된 후에, 노블-가스-할로겐 화합물 가스는 에칭 챔버 내로 도입되는 것이 중단되지만, 캐리어 가스는 여전히 일정 기간 동안 에칭 챔버 내로 도입되며, 이는 에칭 챔버를 정화하고, 배선 구조체의 표면으로부터 부산물을 제거한다.
도 6에, 측벽 리세스를 최소화하기 위해 배리어층을 제거하는 다른 방법이 도시된다. 이 방법은 다음 단계를 포함한다.
단계 601: 노블-가스-할로겐 화합물 가스를 에칭 챔버 내로 도입한다. 열 가스상 에칭 프로세스는 배선 구조체의 비-리세스 영역 상의 배리어층을 에칭하기 위해 에칭 챔버 내에서 수행된다.
단계 602: 캐리어 가스를 에칭 챔버 내로 도입하고, 한편으로는 노블-가스-할로겐 화합물 가스를 에칭 챔버 내로 계속하여 도입한다. 배선 구조체의 비-리세스 영역 상의 배리어층을 에칭하기 위한 열 가스상 에칭 프로세스는 에칭 챔버 내에서 계속된다.
단계 603: 열 가스상 에칭 프로세스의 종점을 검출한다. 열 가스상 에칭 프로세스가 종점에 도달하면, 단계 604를 실행한다. 열 가스상 에칭 프로세스가 종점에 도달하지 않으면, 단계 602로 복귀한다.
단계 604: 노블-가스-할로겐 화합물 가스 및 캐리어 가스를 에칭 챔버에 도입하는 것을 중단한다.
열 가스상 에칭 프로세스가 종점에 근접할 때, 캐리어 가스의 흐름이 증가된다.
일 구현에서, 캐리어 가스를 에칭 챔버 내로 도입하기 전에, 노블-가스-할로겐 화합물 가스를 에칭 챔버 내로 일정 기간 동안 도입하여, 에칭 효율을 향상시킬 수 있다.
본 발명의 상기 설명은 예시 및 설명의 목적으로 제시된다. 이는 본 발명을 포괄적으로 하거나 개시된 정확한 형태로 한정하려는 것은 아니며, 상기 교시에 비추어 많은 수정 및 변형이 가능하다는 것은 명백하다. 이 기술분야의 기술자에게 명백할 수 있는 이러한 수정 및 변형은 첨부된 청구 범위에 의해 규정되는 본 발명의 범위 내에 포함되는 것으로 의도된다.

Claims (18)

  1. 측벽 리세스를 최소화하는 배리어층 제거 방법으로서,
    배선 구조체의 비-리세스 영역 상의 배리어층을 에칭하는 열 가스상 에칭 프로세스가 수행되는 에칭 챔버 내로 노블-가스-할로겐 화합물 가스 및 캐리어 가스를 도입하는 단계;
    상기 열 가스상 에칭 프로세스의 종점을 검출하는 단계, 상기 열 가스상 에칭 프로세스가 상기 종점에 도달하면 다음 단계를 실행하는 단계; 상기 열 가스상 에칭 프로세스가 상기 종점에 도달하지 않으면, 이전 단계로 복귀하는 단계;
    상기 노블-가스-할로겐 화합물 가스 및 상기 캐리어 가스를 상기 에칭 챔버 내로 도입하는 것을 중단하는 단계를 포함하는, 베리어층 제거 방법.
  2. 제1항에 있어서,
    상기 캐리어 가스와 상기 노블-가스-할로겐 화합물 가스의 유량비(flow rate ratio)는 1:1 내지 50:1인, 베리어층 제거 방법.
  3. 제1항에 있어서,
    상기 노블-가스-할로겐 화합물 가스의 분압은 0.01-5Torr인, 베리어층 제거 방법.
  4. 제1항에 있어서,
    상기 캐리어 가스의 분자량은 상기 노블-가스-할로겐 화합물 가스의 분자량보다 큰, 베리어층 제거 방법.
  5. 제1항에 있어서,
    상기 노블-가스-할로겐 화합물 가스는 XeF2, XeF4, XeF6, KrF2 중 하나인, 베리어층 제거 방법.
  6. 제1항에 있어서,
    상기 노블-가스-할로겐 화합물 가스는 XeF2, XeF4, XeF6 또는 KrF2 중 적어도 둘의 혼합물인, 베리어층 제거 방법.
  7. 제1항에 있어서,
    상기 캐리어 가스는 불활성 가스인, 베리어층 제거 방법.
  8. 제7항에 있어서,
    상기 불활성 가스는 Xe, Kr, Ar, Ne, He 중 하나인, 베리어층 제거 방법.
  9. 제7항에 있어서,
    상기 불활성 가스는 Xe, Kr, Ar, Ne 또는 He 중 적어도 둘의 혼합물인, 베리어층 제거 방법.
  10. 제1항에 있어서,
    상기 캐리어 가스는 N2인, 베리어층 제거 방법.
  11. 제1항에 있어서,
    상기 배리어층의 재료는 Ta, TaN, Ti, TiN, Ru, Co, W, WN 또는 Hf의 층인, 베리어층 제거 방법.
  12. 제1항에 있어서,
    상기 배선 구조체는 기판 상에 형성되고, 상기 기판의 온도는 20-500 ℃인, 베리어층 제거 방법.
  13. 제1항에 있어서,
    상기 에칭 챔버의 압력은 0.01-50 Torr인, 베리어층 제거 방법.
  14. 제1항에 있어서,
    상기 배선 구조체는 하드 마스크 층 및 적어도 하나의 유전체층을 포함하고, 상기 하드 마스크 층은 상기 열 가스상 에칭 프로세스에 의해 제거되고, 상기 열 가스상 에칭 프로세스의 종점을 검출하는 단계는 엘립소미터를 사용하여 상기 하드 마스크 층 및 상기 유전체층의 굴절률을 검출하는 단계, 및 상기 열 가스상 에칭 프로세스가 엘립소미터에 의해 검출된 굴절률에 따라 종점에 도달하였는지 여부를 결정하는 단계를 추가로 포함하는, 베리어층 제거 방법.
  15. 제1항에 있어서,
    상기 배선 구조체는 하드 마스크 층을 포함하고, 상기 하드 마스크 층은 상기 열 가스상 에칭 프로세스에 의해 제거되고, 상기 열 가스상 에칭 프로세스의 종점을 검출하는 단계는 엘립소미터를 사용하여 실시간으로 배선 구조체의 상기 비-리세스 영역 상의 상기 배리어 층 및 상기 하드 마스크 층의 두께를 검출하는 단계, 및 상기 열 가스상 에칭 프로세스가 엘립소미터에 의해 검출된 하드 마스크 층의 두께에 따라 종점에 도달하였는지 여부를 결정하는 단계를 추가로 포함하는, 베리어층 제거 방법.
  16. 제1항에 있어서,
    상기 캐리어 가스를 상기 에칭 챔버 내로 도입하기 전에, 상기 노블-가스-할로겐 화합물 가스가 일정 기간 동안 상기 에칭 챔버 내로 도입되는, 베리어층 제거 방법.
  17. 제16항에 있어서,
    상기 캐리어 가스의 흐름은 상기 열 가스상 에칭 프로세스가 상기 종점에 근접할 때 증가되는, 베리어층 제거 방법.
  18. 제1항에 있어서,
    상기 노블-가스-할로겐 화합물 가스를 상기 에칭 챔버 내로 도입하는 것을 중단하는 단계 후에, 소정의 시간 동안 상기 캐리어 가스를 상기 에칭 챔버 내로 도입하는 것을 유지하고, 그 후, 상기 캐리어 가스를 상기 에칭 챔버 내로 도입하는 것을 중단하는, 베리어층 제거 방법.
KR1020177023937A 2015-02-15 2015-02-15 측벽 리세스를 최소화하는 배리어층 제거 방법 KR102382706B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2015/073088 WO2016127425A1 (en) 2015-02-15 2015-02-15 Method for removing barrier layer for minimizing sidewall recess

Publications (2)

Publication Number Publication Date
KR20170116061A true KR20170116061A (ko) 2017-10-18
KR102382706B1 KR102382706B1 (ko) 2022-04-05

Family

ID=56615196

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177023937A KR102382706B1 (ko) 2015-02-15 2015-02-15 측벽 리세스를 최소화하는 배리어층 제거 방법

Country Status (6)

Country Link
US (1) US10615073B2 (ko)
JP (1) JP6574486B2 (ko)
KR (1) KR102382706B1 (ko)
CN (1) CN107210261B (ko)
SG (1) SG11201706167QA (ko)
WO (1) WO2016127425A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5131752A (en) * 1990-06-28 1992-07-21 Tamarack Scientific Co., Inc. Method for film thickness endpoint control
US20040191937A1 (en) * 2003-03-28 2004-09-30 Patel Satyadev R. Barrier layers for microelectromechanical systems
KR20060076857A (ko) * 2004-12-29 2006-07-05 매그나칩 반도체 유한회사 반도체 소자의 금속 배선 형성 방법
US20080147229A1 (en) * 2005-01-18 2008-06-19 Point 35 Microstructures Limited Method And Apparatus For Monitoring A Microstructure Etching Process
KR20110051251A (ko) * 2008-08-20 2011-05-17 에이씨엠 리서치 (상하이) 인코포레이티드 베리어층 제거 방법 및 장치

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02298027A (ja) * 1989-05-12 1990-12-10 Seiko Epson Corp 化合物半導体のエッチング方法
JPH02250323A (ja) * 1989-03-24 1990-10-08 Hitachi Ltd エッチング方法及び装置
KR100239442B1 (ko) * 1996-12-26 2000-01-15 김영환 콘택홀 내의 전도성 플로그 형성방법
JPH10223608A (ja) 1997-02-04 1998-08-21 Sony Corp 半導体装置の製造方法
US6194323B1 (en) * 1998-12-16 2001-02-27 Lucent Technologies Inc. Deep sub-micron metal etch with in-situ hard mask etch
US7189332B2 (en) * 2001-09-17 2007-03-13 Texas Instruments Incorporated Apparatus and method for detecting an endpoint in a vapor phase etch
US20030073302A1 (en) * 2001-10-12 2003-04-17 Reflectivity, Inc., A California Corporation Methods for formation of air gap interconnects
US6965468B2 (en) * 2003-07-03 2005-11-15 Reflectivity, Inc Micromirror array having reduced gap between adjacent micromirrors of the micromirror array
US20060096705A1 (en) * 2002-05-22 2006-05-11 Hongqin Shi Removal of sacrificial materials in MEMS fabrications
US7361599B2 (en) * 2002-09-03 2008-04-22 Texas Instruments Incorporated Integrated circuit and method
US7169623B2 (en) * 2004-09-09 2007-01-30 Tegal Corporation System and method for processing a wafer including stop-on-aluminum processing
US7422983B2 (en) 2005-02-24 2008-09-09 International Business Machines Corporation Ta-TaN selective removal process for integrated device fabrication
US7709344B2 (en) 2005-11-22 2010-05-04 International Business Machines Corporation Integrated circuit fabrication process using gas cluster ion beam etching
US20070117396A1 (en) * 2005-11-22 2007-05-24 Dingjun Wu Selective etching of titanium nitride with xenon difluoride
US7362494B2 (en) * 2006-04-13 2008-04-22 Texas Instruments Incorporated Micromirror devices and methods of making the same
US7763546B2 (en) * 2006-08-02 2010-07-27 Qualcomm Mems Technologies, Inc. Methods for reducing surface charges during the manufacture of microelectromechanical systems devices
US8110414B2 (en) * 2009-04-30 2012-02-07 Texas Instruments Incorporated Forming integrated circuit devices with metal-insulator-metal capacitors using selective etch of top electrodes
CN101882595B (zh) * 2009-05-08 2014-07-09 盛美半导体设备（上海）有限公司 阻挡层的去除方法和装置
GB2473851C (en) * 2009-09-25 2013-08-21 Memsstar Ltd Improved selectivity in a xenon difluoride etch process
US20120244715A1 (en) * 2009-12-02 2012-09-27 Xactix, Inc. High-selectivity etching system and method
JP2011134771A (ja) * 2009-12-22 2011-07-07 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
US8703619B2 (en) * 2012-01-19 2014-04-22 Headway Technologies, Inc. Taper-etching method and method of manufacturing near-field light generator
JP2014022533A (ja) * 2012-07-18 2014-02-03 Panasonic Corp ノンプラズマドライエッチング装置
CN105144363B (zh) * 2012-11-27 2018-05-18 盛美半导体设备（上海）有限公司 互连结构的形成方法
KR102274848B1 (ko) * 2014-10-17 2021-07-12 에이씨엠 리서치 (상하이) 인코포레이티드 배리어층 제거 방법 및 반도체 구조체 형성 방법
US9396961B2 (en) * 2014-12-22 2016-07-19 Lam Research Corporation Integrated etch/clean for dielectric etch applications
US9425041B2 (en) * 2015-01-06 2016-08-23 Lam Research Corporation Isotropic atomic layer etch for silicon oxides using no activation
WO2017024540A1 (en) * 2015-08-12 2017-02-16 Acm Research (Shanghai) Inc. Method for processing interconnection structure for minimizing barrier sidewall recess

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5131752A (en) * 1990-06-28 1992-07-21 Tamarack Scientific Co., Inc. Method for film thickness endpoint control
US20040191937A1 (en) * 2003-03-28 2004-09-30 Patel Satyadev R. Barrier layers for microelectromechanical systems
KR20060076857A (ko) * 2004-12-29 2006-07-05 매그나칩 반도체 유한회사 반도체 소자의 금속 배선 형성 방법
US20080147229A1 (en) * 2005-01-18 2008-06-19 Point 35 Microstructures Limited Method And Apparatus For Monitoring A Microstructure Etching Process
KR20110051251A (ko) * 2008-08-20 2011-05-17 에이씨엠 리서치 (상하이) 인코포레이티드 베리어층 제거 방법 및 장치

Also Published As

Publication number Publication date
US10615073B2 (en) 2020-04-07
JP2018506854A (ja) 2018-03-08
KR102382706B1 (ko) 2022-04-05
JP6574486B2 (ja) 2019-09-11
WO2016127425A1 (en) 2016-08-18
CN107210261B (zh) 2021-03-12
CN107210261A (zh) 2017-09-26
SG11201706167QA (en) 2017-09-28
US20180025940A1 (en) 2018-01-25

Similar Documents

Publication Publication Date Title
JP5122106B2 (ja) 炭素含有膜エッチング方法及びこれを利用した半導体素子の製造方法
US9305831B2 (en) Integrated metal spacer and air gap interconnect
TWI610364B (zh) 圖案化低ｋ介電膜的方法
CN106558531B (zh) 半导体结构及其制造方法
US7205164B1 (en) Methods for fabricating magnetic cell junctions and a structure resulting and/or used for such methods
KR20070089062A (ko) 높은 종횡비 애플리케이션들을 위한 이방성 피쳐들을형성하는 에칭 방법
JP2007235136A (ja) 高アスペクト比用途の異方性フィーチャを形成するためのエッチング方法
WO2011149770A2 (en) Engineering boron-rich films lithographic mask applications
JP5085637B2 (ja) Ｍｒａｍデバイス構造内の電気的短絡を排除するドライエッチング停止処理
EP0933804B1 (en) Process for the formation of a collar oxide in a trench in a semiconductor substrate
KR20070112234A (ko) 플라즈마 산화 및 산화된 재료의 제거
CN107078040B (zh) 阻挡层的去除方法和半导体结构的形成方法
US8258041B2 (en) Method of fabricating metal-bearing integrated circuit structures having low defect density
US10217662B2 (en) Method for processing interconnection structure for minimizing barrier sidewall recess
KR20170116061A (ko) 측벽 리세스를 최소화하는 배리어층 제거 방법
TWI748956B (zh) 去除阻擋層使側壁凹陷最小化的方法
US6835670B2 (en) Method of manufacturing semiconductor device
JP4662943B2 (ja) コンタクトの形成中、コンタクトホール幅の増大を防ぐ方法
US10438774B2 (en) Etching method and plasma processing apparatus
US20240186149A1 (en) Methods for Etching Molybdenum
US20180294168A1 (en) Method for anisotropic dry etching of titanium-containing films
US20230282488A1 (en) Self-Aligned Double Patterning
US20220293419A1 (en) Method for patterning a dielectric layer
TW201736646A (zh) 阻擋層的去除方法和半導體結構的形成方法
Abdallah et al. Etching spin-on trilayer masks

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant