KR20060076390A - Ｃｍｏｓ 이미지 센서 및 그의 제조 방법 - Google Patents
Ｃｍｏｓ 이미지 센서 및 그의 제조 방법 Download PDFInfo
- Publication number
- KR20060076390A KR20060076390A KR1020040114785A KR20040114785A KR20060076390A KR 20060076390 A KR20060076390 A KR 20060076390A KR 1020040114785 A KR1020040114785 A KR 1020040114785A KR 20040114785 A KR20040114785 A KR 20040114785A KR 20060076390 A KR20060076390 A KR 20060076390A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- region
- insulating film
- semiconductor substrate
- trench
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 27
- 239000012535 impurity Substances 0.000 claims abstract description 59
- 238000012546 transfer Methods 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 239000004065 semiconductor Substances 0.000 claims abstract description 33
- 238000005468 ion implantation Methods 0.000 claims abstract description 16
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 14
- 238000000151 deposition Methods 0.000 claims abstract description 3
- 125000006850 spacer group Chemical group 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 abstract description 13
- 238000002955 isolation Methods 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 150000002500 ions Chemical class 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 5
- 238000007667 floating Methods 0.000 description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
본 발명은 트레이드-오프(trade-off) 관계인 데드 존(Dead Zone)과 암전류 특성을 동시에 향상시킬 수 있는 씨모스 이미지 센서 및 그의 제조 방법에 관한 것으로, 제 1 도전형 반도체 기판의 트랜지스터 형성 영역에 문턱 전압 조절용 불순물 이온 주입 영역을 형성하는 단계; 상기 반도체 기판 전면에 제 1 절연막을 형성하고 트랜스퍼 트랜지스터 형성 영역의 상기 제 1 절연막을 선택적으로 제거하는 단계; 상기 제 1 절연막이 제거된 부분의 상기 반도체 기판에 트렌치를 형성하는 단계; 상기 트렌치 내벽에 제 2 절연막을 형성하고 상기 트렌치 내부에 상기 트랜스퍼 트랜지스터의 문턱전압 조절용 불순물 이온 주입 영역을 형성하는 단계; 상기 제 2 절연막을 제거하고 상기 트렌치 내에 게이트 절연막과 상기 트랜스퍼 트랜지스터의 게이트 전극을 형성하는 단계; 상기 반도체 기판 전면에 제 3 절연막을 증착하고 상기 트랜스퍼 트랜지스터를 제외한 나머지 트랜지스터 형성 영역의 상기 제 1, 제 3 절연막을 제거하는 단계; 그리고, 상기 제 1, 제 3 절연막이 제거된 상기 반도체 기판위에 게이트 절연막 및 게이트 전극을 형성하는 단계를 포함하여 이루어진 것이다
CMOS 이미지 센서, 암전류, 데드존
Description
도 1은 일반적인 씨모스 이미지 센서의 1 화소의 등가회로도
도 2는 일반적인 씨모스 이미지 센서의 1 화소의 레이아웃도
도 3a 내지 3f는 종래 기술에 따른 CMOS 이미지 센서의 공정 단면도
도 4a 내지 4m는 본 발명의 실시예에 따른 CMOS 이미지 센서의 공정 단면도
도면의 주요 부분에 대한 설명
31 : 반도체 기판 32 : P형 에피층
33 : 소자 분리막 34, 38 : 문턱전압 조절용 이온 주입 영역
35, 41 : 절연막 36 : 트렌치
37 : 산화막 39, 41 : 게이트 절연막
40 : 도전층 43, 45 : 감광막
44 : n형 불순물 영역 46 : p형 불순물 영역
47 : 스페이서 48a, 48b : 소오스/드레인 불순물 영역
본 발명은 CMOS 이미지 센서에 관한 것으로서, 특히 트레이드-오프(trade-off) 관계인 데드 존(Dead Zone)과 암전류 특성을 동시에 향상시킬 수 있는 씨모스 이미지 센서 및 그의 제조 방법에 관한 것이다.
일반적으로, 이미지 센서(Image sensor)는 광학적 영상(optical image)을 전기적 신호로 변환시키는 반도체 소자로써, 크게, 전하 결합 소자(charge coupled device: CCD)와 씨모스(CMOS; Complementary Metal Oxide Silicon) 이미지 센서(Image Sensor)로 구분된다.
상기 전하 결합 소자(charge coupled device: CCD)는 빛의 신호를 전기적 신호로 변환하는 복수개의 포토 다이오드(Photo diode; PD)가 매트릭스 형태로 배열되고, 상기 매트릭스 형태로 배열된 각 수직 방향의 포토 다이오드 사이에 형성되어 상기 각 포토 다이오드에서 생성된 전하를 수직방향으로 전송하는 복수개의 수직 방향 전하 전송 영역(Vertical charge coupled device; VCCD)과, 상기 각 수직 방향 전하 전송 영역에 의해 전송된 전하를 수평방향으로 전송하는 수평방향 전하전송영역(Horizontal charge coupled device; HCCD) 및 상기 수평방향으로 전송된 전하를 센싱하여 전기적인 신호를 출력하는 센스 증폭기(Sense Amplifier)를 구비하여 구성된 것이다.
그러나, 이와 같은 CCD는 구동 방식이 복잡하고, 전력 소비가 클 뿐만아니라, 다단계의 포토 공정이 요구되므로 제조 공정이 복잡한 단점을 갖고 있다. 또한, 상기 전하 결합 소자는 제어회로, 신호처리회로, 아날로그/디지털 변환회로(A/D converter) 등을 전하 결합 소자 칩에 집적시키기가 어려워 제품의 소형화가 곤란한 단점을 갖는다.
최근에는 상기 전하 결합 소자의 단점을 극복하기 위한 차세대 이미지 센서로서 씨모스 이미지 센서가 주목을 받고 있다. 상기 씨모스 이미지 센서는 제어회로 및 신호처리회로 등을 주변회로로 사용하는 씨모스 기술을 이용하여 단위 화소의 수량에 해당하는 모스 트랜지스터들을 반도체 기판에 형성함으로써 상기 모스 트랜지스터들에 의해 각 단위 화소의 출력을 순차적으로 검출하는 스위칭 방식을 채용한 소자이다. 즉, 상기 씨모스 이미지 센서는 단위 화소 내에 포토 다이오드와 모스 트랜지스터를 형성시킴으로써 스위칭 방식으로 각 단위 화소의 전기적 신호를 순차적으로 검출하여 영상을 구현한다.
상기 씨모스 이미지 센서는 씨모스 제조 기술을 이용하므로 적은 전력 소모, 적은 포토공정 스텝에 따른 단순한 제조공정 등과 같은 장점을 갖는다. 또한, 상기 씨모스 이미지 센서는 제어회로, 신호처리회로, 아날로그/디지털 변환회로 등을 씨모스 이미지 센서 칩에 집적시킬 수가 있으므로 제품의 소형화가 용이하다는 장점을 갖고 있다. 따라서, 상기 씨모스 이미지 센서는 현재 디지털 정지 카메라(digital still camera), 디지털 비디오 카메라 등과 같은 다양한 응용 부분에 널리 사용되고 있다.
한편, CMOS 이미지 센서는 트랜지스터의 개수에 따라 3T형, 4T형, 5T형 등으로 구분된다. 3T형은 1개의 포토다이오드와 3개의트랜지스터로 구성되며, 4T형은 1개의 포토다이오드와 4개의 트랜지스터로 구성된다.
상기 4T형 CMOS 이미지 센서의 단위화소에 대한 레이아웃(lay-out)을 살펴보 면 다음과 같다.
도 1은 일반적인 4T형 CMOS 이미지 센서의 단위화소를 나타낸 레이아웃도이고 , 도 2는 일반적인 4T형 CMOS 이미지 센서의 등가 회로도이다.
일반적인 4T형 CMOS 이미지 센서의 단위화소는, 도 1 및 도 2에 도시한 바와 같이, 액티브 영역(10)이 정의되어 액티브 영역(10) 중 폭이 넓은 부분에 1개의 포토다이오드(20)가 형성되고, 상기 나머지 부분의 액티브 영역(10)에 각각 오버랩되는 4개의 트랜지스터의 게이트 전극(110, 120, 130, 140)이 형성된다. 즉, 상기 게이트 전극(110)에 의해 트랜스퍼 트랜지스터(Tx)가 형성되고, 상기 게이트 전극(120)에 의해 리셋 트랜지스터(Rx)가 형성되고, 상기 게이트 전극(130)에 의해 드라이브 트랜지스터(Dx)가 형성되며, 상기 게이트 전극(140)에 의해 셀렉트 트랜지스터(Sx)가 형성된다. 여기서, 상기 각 트랜지스터의 액티브 영역(10)에는 각 게이트 전극(110, 120, 130, 140) 하측부를 제외한 부분에 불순물 이온이 주입되어 각 트랜지스터의 소오스/드레인 영역이 형성된다. 따라서, 상기 리셋 트랜지스터(Rx)와 상기 드라이브 트랜지스터(Dx) 사이의 소오스/드레인 영역에는 전원전압(Vdd)가 인가되고, 상기 셀렉트 트랜지스터(Sx) 일측의 소오스/드레인 영역에는 전원전압(Vss)가 인가된다.
여기서, 상기 트랜스퍼 트랜지스터(Tx)는 상기 포토 다이오드에서 생성된 광전하를 플로팅 디퓨션층(Floating Diffusion layer)으로 운반하는 기능을 수행하고, 상기 리셋 트랜지스터(Rx)는 상기 플로팅 디퓨션층의 전위 조절 및 리셋 기능을 수행하며, 상기 드라이브 트랜지스터(Dx)는 소오스 플로워(Source Follower)로 서 작용하며, 상기 셀렉트 트랜지스터(Sx)는 단위 화소의 신호를 읽도록 스위칭하는 역할을 수행한다.
이와 같은 구성을 갖는 종래의 4T형 CMOS 이미지 센서의 트랜스퍼 트랜지스터의 제조 방법을 설명하면 다음과 같다.
도 3a 내지 3f는 종래 기술에 따른 4T형 CMOS 이미지 센서의 공정 단면도로써, 도 1의 I-I' 선상의 단면도이다.
도 3a에 도시한 바와 같이, p형 반도체 기판(1)에 저농도 P형(P-) 에피층(p-type epitaxel layer)(2)을 형성한다. 그리고, 액티브 영역과 소자 분리 영역을 정의하는 마스크를 이용하여 노광하고 현상하여 상기 소자 분리 영역의 상기 에피층(2)을 소정 깊이로 식각하여 트렌치를 형성한다. 상기 트렌치가 채워지도록 상기 기판에 O3 TEOS막을 형성하고, 화학 기계적 연마(CMP; Chemical Mechanical Polishing) 공정으로 상기 트렌치 영역에만 남도록 패터닝하여 상기 소자 분리 영역에 소자 분리막(3)을 형성한다.
그리고, 액티브 영역의 에피층(2)에 P형 불순물을 이온주입하여 상기 에피층(2) 표면에 제 1 P형 불순물 영역(4)을 형성한다.
여기서, 상기 제 1 P형 불순물 영역(4)은 상기 트랜스퍼 트랜지스터(Tx)의 하부의 채널 영역에서는 문턱 전압 조절을 위한 용도로 사용되고, 포토 다이오드 영역에서는 암전류 감소를 위한 표면 전압 고정(surface voltage Pinning)을 위한 용도로 사용된다.
도 3b에 도시한 바와 같이, 상기 에피층(2) 전면에 게이트 절연막 및 도전층을 차례로 형성하고 상기 게이트 절연막 및 도전층을 선택적으로 제거하여 상기 트랜스퍼 트랜지스터를 비롯한 각종 트랜지스터의 게이트 전극(6) 및 게이트 절연막(5)을 형성한다.
도 3c에 도시한 바와 같이, 전면에 감광막(7)을 증착하고, 노광 및 현상 공정으로 상기 포토 다이오드 영역이 노출되도록 감광막(7) 패턴을 형성한다. 즉, 상기 감광막(7) 패턴은 상기 소자 분리막(3)에 인접한 액티브 영역 일부를 커버하고 상기 게이트 전극(6)의 일부를 노출시키도록 형성한다. 그리고, 고 에너지 이온 주입 공정으로 N형 불순물 이온을 상기 노출된 포토 다이오드 영역의 에피층(2) 주입하여 포토 다이오드 n형 불순물 영역(8)을 형성한 후, 상기 감광막(7) 패턴을 제거한다.
도 3d에 도시한 바와 같이, 상기 포토다이오드 n형 불순물 영역(8)을 형성한 상태에서, 상기 포토다이오드 영역이 노출되도록 감광막 패턴(9)을 형성한 후, 상기 포토다이오드 n형 불순물 영역(7)의 표면에 p형 불순물 이온을 주입하여 포토다이오드 제 2 p형 불순물 영역(10)을 형성하거나, 다음과 같은 방법으로 제 2 p형 불순물 영역(10)을 형성한다.
즉, 도 3e에 도시된 바와 같이, 상기 포토다이오드 n형 불순물 영역(8)을 형성한 상태에서, 전면에 절연막을 증착하고 에치백(etch back)하여 상기 게이트 전극(6) 측면에 측벽 절연막(11)을 형성하고, 상기 포토다이오드 영역이 노출되도록 감광막 패턴(9)을 형성한 다음, 상기 포토다이오드 n형 불순물 영역(8)의 표면에 p 형 불순물 이온을 주입하여 포토다이오드 제 2 p형 불순물 영역(10)을 형성한다.
도 3f에 도시한 바와 같이, 상기 감광막 패턴(9)을 제거하여 마스크를 이용한 고농도 n형 불순물 이온 주입 공정으로 각 트랜지스터의 소오스/드레인 영역(플로팅 디퓨션층)(12)을 형성한다.
이와 같은 공정 후, 도면에는 도시되지 않았지만, 칼라필터층 및 마이크로 렌즈등을 형성하여 씨모스 이미지 센서를 제조한다.
그러나 이와 같은 종래의 씨모스 이미지 센서의 제조 방법에 있어서는 다음과 같은 문제점이 있었다.
즉, 씨모스 이미지 센서의 포토 다이오드에서 생성된 광 전하는, 상기 트랜스퍼 트랜지스터(Tx)가 턴온(turn-on)되는 경우, 플로팅 디퓨션 영역으로 이동하여 상기 드라이브 트랜지스터(Dx)를 게이팅(gating)하게 된다.
그러나, 첫째, 도 3d에서 설명한 바와 같이, 상기 스페이서 형성 전에 P형 불순물 이온 주입을 하는 경우에는, 상기 스페이서 하부의 에피층까지 피닝(pinning)시키게 되므로 씨모스 이미지 센서의 암전류 특성이 향상되지만, P형 불순물 도핑 농도가 증가하게 되므로 트랜스퍼 트랜지스터의 소오스 영역의 전위 장벽(potential barrier)가 증가하여 광 전하 전송 효율이 감소되게 된다.
따라서, 빛이 입사되기 시작한 후부터 일정 시간 동안 신호가 발생하지 않는 데드 존이 나타나게 된다.
둘째, 도 3e에서 설명한 바와 같이, 게이트 전극 측벽에 스페이서를 형성하 고 p형 불순물 이온을 주입하는 경우에는, 광 전하 전송 효율은 향상되나 스페이서 형성을 위한 건식 식각 공정 시 상기 포토 다이오드 표면이 데미지를 입게되므로 암전류가 증가하게 되는 문제점을 갖게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 에피층 표면에 트렌치(trench)을 형성하고 상기 트렌치 내에 트랜스퍼 트랜지스터를 형성하여 데드 존과 암전류 특성을 동시에 향상시킬 수 있는 씨모스 이미지 센서 및 그의 제조 방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 CMOS 이미지 센서는, 포토다이오드와 트랜스퍼 트랜지스터를 비롯한 각종 트랜지스터를 구비한 씨모스 이미지 센서에 있어서, 상기 트랜스퍼 트랜지스터 영역의 제 1 도전형 반도체 기판에 형성되는 트렌치; 상기 트렌치 내부에 형성되는 상기 트랜스퍼 트랜지스터의 게이트 전극; 상기 포토 다이오드 영역의 반도체 기판내에 형성되는 제 2 도전형 불순물 영역; 상기 제 2 도전형 불순물 영역의 표면에 형성되는 제 1 도전형 불순물 영역을 구비함에 그 특징이 있다.
여기서, 상기 트랜스퍼 트??지스터를 제외한 나머지 트랜지스터 영역의 상기 반도체 기판위에 형성되는 게이트 전극들; 상기 각 게이트 전극들 사이의 상기 반도체 기판에 형성되는 소오스/드레인 불순물 영역을 더 구비함에 특징이 있다.
상기 각 트랜지스터의 게이트 전극 하측의 상기 반도체 기판에는 문턱전압 조절용 불순물 이온 주입 영역이 더 형성됨에 특징이 있다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 CMOS 이미지 센서의 제조 방법은, 제 1 도전형 반도체 기판의 트랜지스터 형성 영역에 문턱 전압 조절용 불순물 이온 주입 영역을 형성하는 단계; 상기 반도체 기판 전면에 제 1 절연막을 형성하고 트랜스퍼 트랜지스터 형성 영역의 상기 제 1 절연막을 선택적으로 제거하는 단계; 상기 제 1 절연막이 제거된 부분의 상기 반도체 기판에 트렌치를 형성하는 단계; 상기 트렌치 내벽에 제 2 절연막을 형성하고 상기 트렌치 내부에 상기 트랜스퍼 트랜지스터의 문턱전압 조절용 불순물 이온 주입 영역을 형성하는 단계; 상기 제 2 절연막을 제거하고 상기 트렌치 내에 게이트 절연막과 상기 트랜스퍼 트랜지스터의 게이트 전극을 형성하는 단계; 상기 반도체 기판 전면에 제 3 절연막을 증착하고 상기 트랜스퍼 트랜지스터를 제외한 나머지 트랜지스터 형성 영역의 상기 제 1, 제 3 절연막을 제거하는 단계; 그리고, 상기 제 1, 제 3 절연막이 제거된 상기 반도체 기판위에 게이트 절연막 및 게이트 전극을 형성하는 단계를 포함하여 이루어짐에 그 특징이 있다.
여기서, 상기 제 1, 제 3 절연막을 모두 제거하고, 포토 다이오드 형성 영역의 반도체 기판내에 제 2 도전형 불순물 영역을 형성하는 단계; 상기 제 2 도전형 불순물 영역의 표면에 제 1 도전형 불순물 영역을 형성하는 단계; 그리고 상기 각 게이트 전극의 측벽에 스페이서를 형성하고 상기 게이트 전극 측면의 상기 반도체 기판에 소오스/드레인 불순물 영역을 형성하는 단계를 더 포함하여 이루어짐에 특징이 있다.
상기와 같은 특징을 갖는 본 발명에 따른 CMOS 이미지 센서 및 그의 제조 방 법을 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
도 4a 내지 4m는 본 발명의 실시예에 따른 CMOS 이미지 센서의 공정 단면도이다.
도 4a에 도시한 바와 같이, p형 반도체 기판(31)에 저농도 P형(P-) 에피층(p-type epitaxel layer)(32)을 형성한다. 그리고, 액티브 영역과 소자 분리 영역을 정의하는 마스크 패턴을 형성하여 상기 소자 분리 영역의 상기 에피층(32)을 소정 깊이로 식각하여 트렌치를 형성한다. 상기 트렌치가 채워지도록 상기 기판에 O3 TEOS막을 형성하고, 화학 기계적 연마(CMP; Chemical Mechanical Polishing) 공정으로 상기 트렌치 영역에만 남도록 패터닝하여 상기 소자 분리 영역에 소자 분리막(33)을 형성한다.
그리고, 액티브 영역의 에피층(32) 중 포토 다이오드 영역과 트랜스퍼 트랜지스터 영역을 제외한 리셋 트랜지스터 형성 영역에 문턱 전압 조절용 불순물 이온 주입 영역(34)을 형성한다.
도 4b에 도시한 바와 같이, 상기 에피층(32) 전면에 산화막 또는 질화막 등의 제 1 절연막(35)을 형성한다.
도 4c에 도시한 바와 같이, 마스크 및 식각 공정을 이용하여 상기 트랜스퍼 트랜지스터 형성 영역의 상기 제 1 절연막(35)을 선택적으로 제거한다. 그리고, 상기 제 1 절연막(35)이 제거된 부분의 상기 에피층(32)을 소정 깊이로 식각하여 트렌치(36)을 형성한다.
도 4d에 도시한 바와 같이, 열산화 공정을 이용하여 상기 트렌치(36) 내벽에 산화막(37)을 형성하고, 마스크 및 불순물 이온 주입 공정을 이용하여 상기 트렌치 의 에피층(32)에 상기 트랜스퍼 트랜지스터의 문턱전압 조절용 불순물 이온 주입 영역(38)을 형성한다.
여기서, 상기 산화막(37)은 상기 트렌치 영역의 결정 격자 데미지 복구 역할과 동시에, 후속 공정인 상기 트랜스퍼 트랜지스터의 문턱 전압 조절용 불순물 이온 주입 시, 상기 에피층(32)의 표면을 보호하는 기능을 수행한다.
도 4e에 도시한 바와 같이, 상기 산화막(37)을 제거하고, 상기 트렌치(36) 내벽에 게이트 절연막(39)을 형성하고, 상기 트렌치(36)를 채우도록 상기 기판 전면에 폴리 실리콘 등의 도전층(40)을 증착한다.
도 4f에 도시한 바와 같이, 화학 기계적 연마(CMP) 공정을 이용하여 상기 제 1 절연막(35) 표면이 노출되도록 상기 도전층(40)을 평탄화하여 상기 트렌치(36)내에 상기 트랜스퍼 트랜지스터의 게이트 전극(40a)을 형성한다.
도 4g에 도시한 바와 같이, 상기 게이트 전극(40a)을 포함한 상기 제 1 절연막(35) 전면에 산화막 또는 질화막 등의 제 2 절연막(41)을 증착한다.
도 4h에 도시한 바와 같이, 상기 트랜스퍼 트랜지스터를 제외한 리셋 트랜지스터, 드라이브 트랜지스터 및 셀렉트 트랜지스터의 게이트 전극을 형성할 부분의 상기 제 1, 제 2 절연막(35, 41)을 선택적으로 제거한다. 도면에서는 상기 리셋 트랜지스터의 형성 위치만 도시한 것이다.
도 4i에 도시한 바와 같이, 상기 제 1, 제 2 절연막(35, 41)이 제거된 상기 에피층(32)표면에 게이트 절연막(42)을 형성하고, 전면에 두껍게 폴리 실리콘 등의 도전층을 증착하고 화학 기계적 연마 공정을 이용하여 상기 제 2 절연막(41)의 표면이 노출되도록 상기 도전층을 평탄화하여 상기 리셋 트랜지스터를 비록한 각 트랜지스터의 게이트 전극(40b)을 형성한다.
도 4j에 도시한 바와 같이, 상기 제 1, 제 2 절연막(35, 41)을 습식 식각 공정으로 모두 제거한다.
도 4k에 도시한 바와 같이, 전면에 감광막(43)을 증착하고, 노광 및 현상 공정으로 상기 포토 다이오드 영역이 노출되도록 상기 감광막(43)을 패터닝한다. 즉, 상기 감광막(43) 패턴은 상기 소자 분리막(33)에 인접한 액티브 영역 일부를 커버하고 상기 트랜스퍼 트랜지스터의 게이트 전극(40a)의 일부를 노출시키도록 형성한다. 그리고, 고 에너지 이온 주입 공정으로 N형 불순물 이온을 상기 노출된 포토 다이오드 영역의 에피층(32) 주입하여 포토 다이오드 n형 불순물 영역(44)을 형성한다.
도 4l에 도시한 바와 같이, 상기 감광막(43) 패턴을 제거하고, 감광막(45)을 증착하고 노광 및 현상하여 상기 포토다이오드 영역이 노출되도록 상기 감광막(45)을 패터닝한다. 그리고, 상기 패터닝된 감광막(45)을 마스크로 이용하여 상기 포토다이오드 n형 불순물 영역(39)의 표면에 p형 불순물 이온을 주입하여 포토다이오드 p형 불순물 영역(46)을 형성한다.
도 4m에 도시된 바와 같이, 전면에 절연막을 증착하고 이방성 식각하여 상기 각 게이트 전극(40a, 40b)의 측벽에 스페이서(47)를 형성한다. 그리고, 상기 게이 트 전극(40a, 40b) 및 스페이서(47)를 마스크로 이용한 상기 게이트 전극 사이의 액티브 영역에 n형 불순물 이온을 주입하여 플로팅 디퓨션 영역 및 각 트랜지스터의 소오스/드레인 불순물 영역(48a, 48b)을 형성한다.
이와 같은 공정 후, 도면에는 도시되지 않았지만, 칼라필터층 및 마이크로 렌즈등을 형성하여 씨모스 이미지 센서를 제조한다.
이상에서 설명한 바와 같은 본 발명에 따른 CMOS 이미지 센서 및 그의 제조방법에 있어서는 다음과 같은 효과가 있다.
첫째, 에피층 표면에 트렌치를 형성하고 상기 트렌치 내에 트랜스퍼 트랜지스터의 게이트 전극을 형성하므로, 상기 트랜스퍼 트랜지스터의 게이트 전극 스페이서 하부 영역까지 p형 불순물 영역이 형성되므로 상기 에피층 표면에 존재하는 뎅글링 본드 등의 암전류 발생 원인이 제거되므로 씨모스 이미지 센서의 암전류 특성을 향상시킬 수 있다.
둘째, 포토 다이오드 표면의 p형 불순물 영역이 상기 트랜스퍼 트랜지스터의 채널 영역보다 높은 위치에 존재하므로 상기 트랜스퍼 트랜지스터 소오스 영역의 전위 장벽이 높아지지 않는다. 따라서 광 전하 운반 효율이 향상되어 데드 존 특성을 개선할 수 있다.
Claims (5)
- 포토다이오드와 트랜스퍼 트랜지스터를 비롯한 각종 트랜지스터를 구비한 씨모스 이미지 센서에 있어서,상기 트랜스퍼 트랜지스터 영역의 제 1 도전형 반도체 기판에 형성되는 트렌치;상기 트렌치 내부에 형성되는 상기 트랜스퍼 트랜지스터의 게이트 전극;상기 포토 다이오드 영역의 반도체 기판내에 형성되는 제 2 도전형 불순물 영역;상기 제 2 도전형 불순물 영역의 표면에 형성되는 제 1 도전형 불순물 영역을 구비함을 특징으로 하는 씨모스 이미지 센서.
- 제 1 항에 있어서,상기 트랜스퍼 트??지스터를 제외한 나머지 트랜지스터 영역의 상기 반도체 기판위에 형성되는 게이트 전극들;상기 각 게이트 전극들 사이의 상기 반도체 기판에 형성되는 소오스/드레인 불순물 영역을 더 구비함을 특징으로 하는 씨모스 이미지 센서.
- 제 2 항에 있어서,상기 각 트랜지스터의 게이트 전극 하측의 상기 반도체 기판에는 문턱전압 조절용 불순물 이온 주입 영역이 더 형성됨을 특징으로 하는 씨모스 이미지 센서.
- 제 1 도전형 반도체 기판의 트랜지스터 형성 영역에 문턱 전압 조절용 불순물 이온 주입 영역을 형성하는 단계;상기 반도체 기판 전면에 제 1 절연막을 형성하고 트랜스퍼 트랜지스터 형성 영역의 상기 제 1 절연막을 선택적으로 제거하는 단계;상기 제 1 절연막이 제거된 부분의 상기 반도체 기판에 트렌치를 형성하는 단계;상기 트렌치 내벽에 제 2 절연막을 형성하고 상기 트렌치 내부에 상기 트랜스퍼 트랜지스터의 문턱전압 조절용 불순물 이온 주입 영역을 형성하는 단계;상기 제 2 절연막을 제거하고 상기 트렌치 내에 게이트 절연막과 상기 트랜스퍼 트랜지스터의 게이트 전극을 형성하는 단계;상기 반도체 기판 전면에 제 3 절연막을 증착하고 상기 트랜스퍼 트랜지스터를 제외한 나머지 트랜지스터 형성 영역의 상기 제 1, 제 3 절연막을 제거하는 단계;그리고,상기 제 1, 제 3 절연막이 제거된 상기 반도체 기판위에 게이트 절연막 및 게이트 전극을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 씨모스 이미지 센서의 제조 방법.
- 제 4 항에 있어서,상기 제 1, 제 3 절연막을 모두 제거하고, 포토 다이오드 형성 영역의 반도체 기판내에 제 2 도전형 불순물 영역을 형성하는 단계;상기 제 2 도전형 불순물 영역의 표면에 제 1 도전형 불순물 영역을 형성하는 단계; 그리고상기 각 게이트 전극의 측벽에 스페이서를 형성하고 상기 게이트 전극 측면의 상기 반도체 기판에 소오스/드레인 불순물 영역을 형성하는 단계를 더 포함하여 이루어짐을 특징으로 하는 씨모스 이미지 센서의 제조 방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040114785A KR100672669B1 (ko) | 2004-12-29 | 2004-12-29 | Ｃｍｏｓ 이미지 센서 및 그의 제조 방법 |
| CNB2005101351561A CN100438057C (zh) | 2004-12-29 | 2005-12-27 | Cmos图像传感器及其制造方法 |
| US11/318,577 US7405437B2 (en) | 2004-12-29 | 2005-12-28 | CMOS image sensor and method for fabricating the same |
| JP2005378014A JP2006191095A (ja) | 2004-12-29 | 2005-12-28 | Ｃｍｏｓイメージセンサとその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040114785A KR100672669B1 (ko) | 2004-12-29 | 2004-12-29 | Ｃｍｏｓ 이미지 센서 및 그의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060076390A true KR20060076390A (ko) | 2006-07-04 |
| KR100672669B1 KR100672669B1 (ko) | 2007-01-24 |
Family
ID=36610409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040114785A KR100672669B1 (ko) | 2004-12-29 | 2004-12-29 | Ｃｍｏｓ 이미지 센서 및 그의 제조 방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7405437B2 (ko) |
| JP (1) | JP2006191095A (ko) |
| KR (1) | KR100672669B1 (ko) |
| CN (1) | CN100438057C (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100884976B1 (ko) * | 2006-12-29 | 2009-02-23 | 동부일렉트로닉스 주식회사 | 이미지 센서의 제조 방법 |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100672701B1 (ko) * | 2004-12-29 | 2007-01-22 | 동부일렉트로닉스 주식회사 | 씨모스(ｃｍｏｓ) 이미지 센서 및 그의 제조 방법 |
| KR100694470B1 (ko) * | 2005-07-11 | 2007-03-12 | 매그나칩 반도체 유한회사 | 이미지 센서 제조 방법 |
| KR100731095B1 (ko) * | 2005-12-28 | 2007-06-22 | 동부일렉트로닉스 주식회사 | 씨모스 이미지센서의 제조방법 |
| KR100815941B1 (ko) * | 2006-11-27 | 2008-03-21 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 그 형성 방법 |
| KR100810423B1 (ko) * | 2006-12-27 | 2008-03-04 | 동부일렉트로닉스 주식회사 | 이미지 센서 및 이미지 센서의 제조 방법 |
| KR100869744B1 (ko) * | 2006-12-29 | 2008-11-21 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 그 제조방법 |
| KR100824629B1 (ko) * | 2006-12-29 | 2008-04-25 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 그 제조방법 |
| US7768047B2 (en) * | 2007-05-10 | 2010-08-03 | Micron Technology, Inc. | Imager element, device and system with recessed transfer gate |
| US8658956B2 (en) * | 2009-10-20 | 2014-02-25 | Omnivision Technologies, Inc. | Trench transfer gate for increased pixel fill factor |
| US8872953B2 (en) * | 2009-10-30 | 2014-10-28 | Sony Corporation | Solid-state imaging device, manufacturing method thereof, camera, and electronic device |
| FR2963187A1 (fr) | 2010-07-21 | 2012-01-27 | St Microelectronics Crolles 2 | Dispositif d'imagerie a performances ameliorees et procede de commande. |
| JP5537523B2 (ja) * | 2011-09-22 | 2014-07-02 | 株式会社東芝 | 固体撮像装置 |
| KR101967835B1 (ko) | 2012-05-31 | 2019-04-10 | 삼성전자주식회사 | 이미지 센서의 단위 픽셀 및 이를 포함하는 픽셀 어레이 |
| US20140104942A1 (en) * | 2012-10-12 | 2014-04-17 | Samsung Electronics Co., Ltd. | Recess gate transistors and devices including the same |
| KR102087233B1 (ko) | 2013-01-17 | 2020-03-10 | 삼성전자주식회사 | 수직 구조 전송 게이트 전극을 갖는 시모스 이미지 센서 및 제조방법 |
| KR102087112B1 (ko) | 2013-04-23 | 2020-03-10 | 삼성전자 주식회사 | 이미지 센서 |
| KR102255183B1 (ko) | 2014-02-21 | 2021-05-24 | 삼성전자주식회사 | 수직형 트랜지스터를 갖는 씨모스 이미지 센서 및 그 제조 방법 |
| KR102209097B1 (ko) | 2014-02-27 | 2021-01-28 | 삼성전자주식회사 | 이미지 센서 및 이의 제조 방법 |
| CN107046044B (zh) * | 2016-12-30 | 2020-03-31 | 上海集成电路研发中心有限公司 | 一种图像传感器像素单元及其制造方法 |
| CN108281450A (zh) * | 2018-01-30 | 2018-07-13 | 德淮半导体有限公司 | 图像传感器及其形成方法 |
| US20220059582A1 (en) * | 2020-08-20 | 2022-02-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Apparatus and methods for effective impurity gettering |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5780340A (en) * | 1996-10-30 | 1998-07-14 | Advanced Micro Devices, Inc. | Method of forming trench transistor and isolation trench |
| US5926693A (en) * | 1997-01-27 | 1999-07-20 | Advanced Micro Devices, Inc | Two level transistor formation for optimum silicon utilization |
| JP3934827B2 (ja) * | 1999-06-30 | 2007-06-20 | 株式会社東芝 | 固体撮像装置 |
| JP3655542B2 (ja) * | 2000-09-22 | 2005-06-02 | 株式会社東芝 | 固体撮像装置 |
| KR100381026B1 (ko) * | 2001-05-22 | 2003-04-23 | 주식회사 하이닉스반도체 | 펀치전압과 포토다이오드의 집전양을 증가시킬 수 있는씨모스 이미지 센서 및 그 제조 방법 |
| KR100748323B1 (ko) * | 2001-06-26 | 2007-08-09 | 매그나칩 반도체 유한회사 | 이미지센서 제조 방법 |
| KR20030040865A (ko) * | 2001-11-16 | 2003-05-23 | 주식회사 하이닉스반도체 | 암전류를 감소시키기 위한 이미지센서의 제조 방법 |
| JP2004014911A (ja) * | 2002-06-10 | 2004-01-15 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| US6818930B2 (en) * | 2002-11-12 | 2004-11-16 | Micron Technology, Inc. | Gated isolation structure for imagers |
| US6730899B1 (en) * | 2003-01-10 | 2004-05-04 | Eastman Kodak Company | Reduced dark current for CMOS image sensors |
| US6897082B2 (en) * | 2003-06-16 | 2005-05-24 | Micron Technology, Inc. | Method of forming well for CMOS imager |
| US7187018B2 (en) * | 2003-06-25 | 2007-03-06 | Micron Technology, Inc. | Reduced barrier photodiode/transfer gate device structure of high efficiency charge transfer and reduced lag and method of formation |
-
2004
- 2004-12-29 KR KR1020040114785A patent/KR100672669B1/ko not_active IP Right Cessation
-
2005
- 2005-12-27 CN CNB2005101351561A patent/CN100438057C/zh not_active Expired - Fee Related
- 2005-12-28 JP JP2005378014A patent/JP2006191095A/ja active Pending
- 2005-12-28 US US11/318,577 patent/US7405437B2/en active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100884976B1 (ko) * | 2006-12-29 | 2009-02-23 | 동부일렉트로닉스 주식회사 | 이미지 센서의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060138493A1 (en) | 2006-06-29 |
| CN100438057C (zh) | 2008-11-26 |
| JP2006191095A (ja) | 2006-07-20 |
| US7405437B2 (en) | 2008-07-29 |
| KR100672669B1 (ko) | 2007-01-24 |
| CN1819237A (zh) | 2006-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100672669B1 (ko) | Ｃｍｏｓ 이미지 센서 및 그의 제조 방법 | |
| JP4384113B2 (ja) | Ｃｍｏｓイメージセンサ | |
| KR100778856B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| JP4423257B2 (ja) | Ｃｍｏｓイメージセンサとその製造方法 | |
| KR100720534B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100640980B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100731121B1 (ko) | 씨모스 이미지센서의 제조방법 | |
| KR100752182B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100672668B1 (ko) | Ｃｍｏｓ 이미지 센서 및 그의 제조 방법 | |
| KR100778858B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100698090B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100640977B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100741875B1 (ko) | Ｃｍｏｓ 이미지 센서 및 그의 제조 방법 | |
| KR100792335B1 (ko) | 이미지 센서 및 이의 제조 방법 | |
| KR100606908B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100731099B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100769124B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100672700B1 (ko) | Ｃｍｏｓ 이미지 센서의 제조 방법 | |
| KR100672665B1 (ko) | 씨모스 이미지 센서의 제조 방법 | |
| KR100752183B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100649001B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100606909B1 (ko) | Ｃｍｏｓ 이미지 센서의 제조 방법 | |
| KR100720523B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100731066B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR20100059296A (ko) | 씨모스 이미지 센서의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111220 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |