KR20100059296A - 씨모스 이미지 센서의 제조 방법 - Google Patents
씨모스 이미지 센서의 제조 방법 Download PDFInfo
- Publication number
- KR20100059296A KR20100059296A KR1020080118025A KR20080118025A KR20100059296A KR 20100059296 A KR20100059296 A KR 20100059296A KR 1020080118025 A KR1020080118025 A KR 1020080118025A KR 20080118025 A KR20080118025 A KR 20080118025A KR 20100059296 A KR20100059296 A KR 20100059296A
- Authority
- KR
- South Korea
- Prior art keywords
- image sensor
- cmos image
- conductivity type
- semiconductor substrate
- region
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 238000002955 isolation Methods 0.000 claims abstract description 33
- 239000004065 semiconductor Substances 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 238000009792 diffusion process Methods 0.000 claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 claims abstract description 16
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 6
- 239000012535 impurity Substances 0.000 claims description 10
- 238000005468 ion implantation Methods 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 24
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 206010034960 Photophobia Diseases 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 208000013469 light sensitivity Diseases 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- High Energy & Nuclear Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Manufacturing & Machinery (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 포토다이오드와 소자분리막 사이에서 발생하는 암전류(dark current)를 감소시킬 수 있는 씨모스 이미지 센서의 제조방법에 관한 것으로,
본 발명의 실시 예에 따른 씨모스 이미지 센서의 제조방법은 제 1 도전형 반도체 기판에 액티브 영역과 소자분리 영역을 정의하기 위해 소자분리막을 형성하는 단계와, 상기 소자분리막을 노출시키는 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 이용한 소정의 식각공정을 통해 상기 소자분리막을 추가로 제거하는 단계와, 상기 제 1 도전형 반도체 기판의 액티브 영역에 게이트 절연막 및 게이트를 차례로 형성하는 단계와, 상기 액티브 영역에 포토 다이오드를 위한 제 2 도전형 확산 영역을 형성하는 단계와, 상기 제 2 도전형 확산 영역 상에 포토 다이오드를 위한 제 1 도전형 확산 영역을 형성하는 단계를 포함하는 것을 특징으로 한다.
씨모스 이미지 센서, 코너 라운딩
Description
본 발명은 씨모스 이미지 센서의 제조방법에 관한 것으로, 특히 포토다이오드와 소자분리막 사이에서 발생하는 암전류(dark current)를 감소시킬 수 있는 씨모스 이미지 센서의 제조방법에 관한 것이다.
일반적으로, 이미지 센서(Image sensor)는 광학적 영상(optical image)을 전기적 신호로 변환시키는 반도체 소자로써, 크게, 전하 결합 소자(charge coupled device: CCD)와 씨모스(CMOS; Complementary Metal Oxide Silicon) 이미지 센서(Image Sensor)로 구분된다.
전하 결합 소자(CCD)에서, 빛의 신호를 전기적 신호로 변환하는 복수 개의 포토 다이오드(Photo diode; PD)가 매트릭스 형태로 배열된다. 전하 결합 소자는 복수 개의 수직 방향 전하 전송 영역(Vertical charge coupled device; VCCD), 수평 방향 전하전송영역(Horizontal charge coupled device; HCCD) 및 센스 증폭기(Sense Amplifier)로 구성된다. 복수 개의 VCCD는 매트릭스 형태로 배열된 각 수직 방향의 포토 다이오드 사이에 형성되어 각 포토 다이오드에서 생성된 전하를 수 직방향으로 전송하는 역할을 한다. HCCD는 각 수직 방향 전하 전송 영역에 의해 전송된 전하를 수평방향으로 전송하는 역할을 하며, 센스 증폭기는 수평 방향으로 전송된 전하를 센싱하여 전기적인 신호를 출력한다. 그러나, 이와 같은 CCD는 구동 방식이 복잡하고, 전력 소비가 클 뿐만 아니라, 다단계의 포토 공정이 요구되므로 제조 공정이 복잡한 단점을 갖고 있다. 또한, 전하 결합 소자는 제어회로, 신호처리회로, 아날로그/디지털 변환회로(A/D converter) 등을 전하 결합 소자 칩에 집적시키기가 어려워 제품의 소형화가 곤란한 단점을 갖는다.
최근에는 전하 결합 소자의 단점을 극복하기 위한 차세대 이미지 센서로서 씨모스 이미지 센서가 주목을 받고 있다. 씨모스 이미지 센서는 제어회로 및 신호처리회로 등을 주변회로로 사용하는 씨모스 기술을 이용하여 단위 화소의 수량에 해당하는 모스 트랜지스터들을 반도체 기판에 형성함으로써 모스 트랜지스터들에 의해 각 단위 화소의 출력을 순차적으로 검출하는 스위칭 방식을 채용한 소자이다. 즉, 씨모스 이미지 센서는 단위 화소 내에 포토 다이오드와 모스 트랜지스터를 형성시킴으로써 스위칭 방식으로 각 단위 화소의 전기적 신호를 순차적으로 검출하여 영상을 구현한다. 씨모스 이미지 센서는 씨모스 제조 기술을 이용하므로 비교적 적은 전력 소모, 비교적 적은 포토공정 스텝 수에 따른 단순한 제조공정 등과 같은 장점을 갖는다. 또한, 씨모스 이미지 센서는 제어회로, 신호처리회로, 아날로그/디지털 변환회로 등을 씨모스 이미지 센서 칩에 집적시킬 수가 있으므로 제품의 소형화가 용이하다는 장점을 갖고 있다. 따라서, 씨모스 이미지 센서는 현재 디지털 정지 카메라(digital still camera), 디지털 비디오 카메라 등과 같은 다양한 응용 부분에 널리 사용되고 있다.
이러한 씨모스 이미지 센서는 일반적으로 액티브 영역을 정의하기 위하여 소자분리막이 반도체 기판에 형성되어 있고, 반도체 기판의 표면에 포토다이오드가 형성되어 있으며, 반도체 기판의 전면에 다수의 층간절연막과 금속배선이 형성되어 있고, 컬러필터와 빛을 포토다이오드에 모으기 위한 마이크로 렌즈로 구성된다.
하지만, 종래의 씨모스 이미지 센서는 포토다이오드와 소자분리막 사이에 액티브 영역의 코너 부분에 보론을 정확하게 조절하여 이온주입하기 어려우며, 이로 인해, 액티브 영역의 코너 부분에 정션(junction)으로부터 암전류가 크게 증가하는 문제점이 있다.
따라서, 본 발명은 포토다이오드와 소자분리막 사이에서 발생하는 암전류(dark current)를 감소시킬 수 있는 씨모스 이미지 센서의 제조방법을 제공하는 데 그 목적이 있다.
본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 실시 예에 따른 씨모스 이미지 센서의 제조방법은 제 1 도전형 반 도체 기판에 액티브 영역과 소자분리 영역을 정의하기 위해 소자분리막을 형성하는 단계와, 상기 소자분리막을 노출시키는 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 이용한 소정의 식각공정을 통해 상기 소자분리막을 추가로 제거하는 단계와, 상기 제 1 도전형 반도체 기판의 액티브 영역에 게이트 절연막 및 게이트를 차례로 형성하는 단계와, 상기 액티브 영역에 포토 다이오드를 위한 제 2 도전형 확산 영역을 형성하는 단계와, 상기 제 2 도전형 확산 영역 상에 포토 다이오드를 위한 제 1 도전형 확산 영역을 형성하는 단계를 포함하는 것을 특징으로 한다.
이상에서 설명한 바와 같이 본 발명에 의한 씨모스 이미지 센서의 제조방법은 포토다이오드의 코너 부분의 라운딩을 크게 형성함으로써, 코너 부분의 보론의 농도를 자유롭게 조절할 수 있고, 코너 부분의 정션 전류(junction leakage)를 줄임으로써 암전류를 크게 개선할 수 있는 효과를 가진다.
이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 바람직한 실시 예를 첨부한 도면을 참조하여 설명한다. 이때 도면에 도시되고 또 이것에 의해서 설명되는 본 발명의 구성과 작용은 적어도 하나의 실시 예로서 설명되는 것이며, 이것에 의해서 상기한 본 발명의 기술적 사상과 그 핵심 구성 및 작용이 제한되지는않는다.
그리고 본 발명에서 사용되는 용어는 가능한 한 현재 널리 사용되는 일반적 인 용어를 선택하였으나, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 발명의 설명 부분에서 상세히 그 의미를 기재하였으므로, 단순한 용어의 명칭이 아닌 그 용어가 가지는 의미로서 본 발명을 파악하여야 함을 밝혀두고자 한다.
이하, 본 발명의 기술적 과제 및 특징들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 본 발명을 구체적으로 살펴보면 다음과 같다.
이하, 첨부된 도면을 참고하여 본 발명의 실시 예에 따른 씨모스 이미지 센서의 제조방법에 관하여 상세히 설명하기로 한다.
도 1a 내지 1d는 본 발명의 제 1 실시예에 따른 씨모스 이미지 센서의 제조방법을 나타내는 도면이다.
도 1a 내지 1d에서는 전체 씨모스 이미지 센서 중 본 발명과 관련된 트랜지스터 영역만을 도시하였다. 이외의 영역은 일반적인 씨모스 이미지 센서와 동일한 구성을 가지므로 도시를 생략하기로 한다.
먼저, 도 1a에 도시된 바와 같이, P++형 반도체 기판(10) 상에 에피택셜(epitaxial) 공정에 의해 성장된 저농도의 제 1 도전형, 예를 들어 P-형 에피층이 형성된다. 이는 포토 다이오드에서의 공핍 영역(depletion region)을 크고 깊게 형성시킴으로써 광전하를 모으기 위한 저전압 포토 다이오드의 능력을 증가시키고 나아가 광감도를 개선시키기 위함이다.
이어서, 상기 반도체 기판(10)의 액티브 영역을 정의하기 위해 상기 반도체 기판(10)의 소자 분리 영역을 위한 에피층의 부분에 소자 분리막(13)이 형성된다.
여기서, 도면에는 도시되지 않았지만 소자 분리막(13)의 형성공정을 자세히 설명하면 다음과 같다.
반도체 기판 상에 패드 산화막(미도시) 및 패드 질화막(미도시)을 증착한 후, STI(Shallow Trench Isolation) 식각공정을 실시하여 반도체 기판에 복수의 트렌치를 형성한다. 예컨대, 마스크 공정 및 식각공정을 실시하여 패드 질화막 상에 소정의 감광막 패턴을 형성한다. 그런 다음, 감광막 패턴을 이용한 식각공정을 실시하여 패드 질화막을 식각하고, 이때 식각된 패드 질화막을 마스크로 이용하여 패드 산화막 및 반도체 기판의 일부를 식각한다. 그런 다음, 감광막 스트립(strip) 공정을 통해 감광막 패턴을 제거한다.
이후, 트렌치가 매립되도록 소자분리용 절연막으로 HDP 산화막을 증착한다. 그리고, CMP(Chemical Mechanical Polishing) 공정을 통해 이를 평탄화함으로써, 소자분리막을 형성한다.
이어서, 반도체 기판(10) 액티브 영역의 에피층에 P형 불순물을 이온주입하여 에피층 표면에 P형 불순물 영역(15)을 형성한다.
여기서, P형 불순물 영역(15)은 트랜지스터의 하부의 채널 영역에서의 문턱 전압 조절을 위한 용도로 형성되고, 포토 다이오드 영역에서의 암전류 감소를 위한 표면 전압 고정(surface voltage pinning)을 위한 용도로 형성된다.
다음으로, 도 1b에 도시된 바와 같이, 반도체 기판(10) 상에 사진 식각 공정(PEP: Photo Etching Process)을 이용하여 소자분리막(13)을 노출시키는 포토레 지스트 패턴(미도시)을 형성한 후, 건식식각으로 소자분리막(13)을 추가로 제거하여 소자분리막(13) 부분의 액티브 영역의 면적을 증가시킨다.
즉, 소자분리막(13)을 추가로 제거하여 소자분리막(13)을 반도체 기판(10)보다 낮게 형성함으로써 포토다이오드 영역의 코너 부분의 라운딩을 크게 형성할 수 있으며, 이로 인해, 소자 분리막(13)의 액티브 영역의 면적이 증가되며, 코너 부분의 후속공정에서의 이온주입되는 보론의 농도를 자유롭게 조절할 수 있고, 코너 부분의 정션 전류(junction leakage)를 줄임으로써 암전류를 크게 개선할 수 있는 효과를 가진다.
다음으로, 도 1c에 도시된 바와 같이, 액티브 영역 전체의 에피층 전면에 게이트 절연막을 원하는 두께로 형성한다. 이때, 게이트 절연막은 트랜스퍼 트랜지스터, 리셋 트랜지스터, 드라이브 트랜지스터 및 셀렉트 트랜지스터를 위한 게이트 절연막으로서, 예를 들어, 열 산화 공정에 의해 성장된 열 산화막으로 형성될 수 있다.
이후, 게이트 절연막 상에 게이트를 위한 도전층, 즉, 고농도의 다결정 실리콘층을 원하는 두께로 증착시킨다. 이때, 도전층은 트랜스퍼 트랜지스터, 리셋 트랜지스터, 드라이브 트랜지스터 및 셀렉트 트랜지스터의 게이트를 위한 도전층이다.
이어서, 사진 식각 공정을 이용하여 게이트의 패턴을 위한 부분의 도전층 및 게이트 절연막을 남기고 나머지 불필요한 부분의 도전층 및 게이트 절연막을 제거시킴으로써 트랜스퍼 트랜지스터를 비롯한 각종 트랜지스터의 게이트 절연막(19) 및 게이트(21)의 패턴을 형성시킨다.
그런 다음, 도 1d에 도시된 바와 같이, 반도체 기판(10)의 포토다이오드 영역을 노출시키는 포토레지스트 패턴을 형성한 후, 포토레지스트 패턴을 이온주입 마스크층으로 이용하여 포토다이오드를 위한 액티브 영역의 에피층에 n형 불순물을 저농도 및 고에너지로 이온주입시킴으로써 포토 다이오드를 위한 n형 확산 영역(25)을 형성한다.
이후, P형 불순물을 중농도 및 저에너지로 이온주입시킴으로써 n형 확산 영역(25) 상에 P형 확산 영역(27)을 형성한다. 이때, P형 불순물을 이온주입시 틸트(tilt)를 조절하여 소자분리막(13) 쪽의 액티브 영역 코너 부분에 정션(junction)의 전기장(electric field)를 낮게 조절함으로써 암전류를 개선할 수 있다.
이후, 도면에는 도시되지 않았으나, 후속공정을 통해 씨모스 이미지 센서를 완성한다.
이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
도 1a 내지 1d는 본 발명의 제 1 실시예에 따른 씨모스 이미지 센서의 제조방법을 나타내는 도면
* 도면의 주요 부분에 대한 부호의 설명 *
10: 반도체 기판 13: 소자분리막
15: P형 불순물 영역 19: 게이트 절연막
21: 게이트 25: n형 확산 영역
27: P형 확산 영역
Claims (7)
- 제 1 도전형 반도체 기판에 액티브 영역과 소자분리 영역을 정의하기 위해 소자분리막을 형성하는 단계와,상기 소자분리막을 노출시키는 포토레지스트 패턴을 형성하는 단계와,상기 포토레지스트 패턴을 이용한 소정의 식각공정을 통해 상기 소자분리막을 추가로 제거하는 단계와,상기 제 1 도전형 반도체 기판의 액티브 영역에 게이트 절연막 및 게이트를 차례로 형성하는 단계와,상기 액티브 영역에 포토 다이오드를 위한 제 2 도전형 확산 영역을 형성하는 단계와,상기 제 2 도전형 확산 영역 상에 포토 다이오드를 위한 제 1 도전형 확산 영역을 형성하는 단계를 포함하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
- 제 1항에 있어서,상기 소자분리막은건식식각을 통해 추가로 제거하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
- 제 1항에 있어서,상기 추가로 제거된 소자분리막은상기 반도체 기판보다 낮게 형성되는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
- 제 1항에 있어서,상기 추가로 제거된 소자분리막은 액티브 영역의 면적이 증가되는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
- 제 1항에 있어서,제 1 도전형은 n형 확산영역, 제 2 도전형은 P형 확산영역인 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
- 제 1항에 있어서,상기 소자분리막을 형성한 후,상기 반도체 기판의 액티브 영역의 에피층에 P형 불순물을 이온주입하여 에피층 표면에 P형 불순물 영역을 형성하는 단계를 더 포함하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
- 제 1항에 있어서,상기 제 2 도전형 확산 영역 상에 포토 다이오드를 위한 제 1 도전형 확산 영역을 형성하는 단계는제 1 도전형 불순물을 틸트(Tilt)를 조절하며 이온주입하여 제 1 도전형 확산 영역을 형성하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080118025A KR20100059296A (ko) | 2008-11-26 | 2008-11-26 | 씨모스 이미지 센서의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080118025A KR20100059296A (ko) | 2008-11-26 | 2008-11-26 | 씨모스 이미지 센서의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20100059296A true KR20100059296A (ko) | 2010-06-04 |
Family
ID=42360634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080118025A KR20100059296A (ko) | 2008-11-26 | 2008-11-26 | 씨모스 이미지 센서의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20100059296A (ko) |
-
2008
- 2008-11-26 KR KR1020080118025A patent/KR20100059296A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100672669B1 (ko) | Ｃｍｏｓ 이미지 센서 및 그의 제조 방법 | |
| KR100672701B1 (ko) | 씨모스(ｃｍｏｓ) 이미지 센서 및 그의 제조 방법 | |
| KR100778856B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100606910B1 (ko) | Ｃｍｏｓ 이미지 센서 및 그의 제조 방법 | |
| KR100720534B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100660338B1 (ko) | 씨모스 이미지 센서 및 그의 제조방법 | |
| KR100640980B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR20060127476A (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100720505B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100731121B1 (ko) | 씨모스 이미지센서의 제조방법 | |
| KR100672668B1 (ko) | Ｃｍｏｓ 이미지 센서 및 그의 제조 방법 | |
| KR100731095B1 (ko) | 씨모스 이미지센서의 제조방법 | |
| KR100792335B1 (ko) | 이미지 센서 및 이의 제조 방법 | |
| KR100698090B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100672688B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100731099B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100778858B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100640977B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100672665B1 (ko) | 씨모스 이미지 센서의 제조 방법 | |
| KR100769124B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100672700B1 (ko) | Ｃｍｏｓ 이미지 센서의 제조 방법 | |
| KR100649001B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR20100059296A (ko) | 씨모스 이미지 센서의 제조 방법 | |
| KR20070033718A (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR20100045110A (ko) | 씨모스 이미지 센서의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |