KR20060127476A - 씨모스 이미지 센서 및 그 제조방법 - Google Patents

씨모스 이미지 센서 및 그 제조방법 Download PDF

Info

Publication number
KR20060127476A
KR20060127476A KR1020050048484A KR20050048484A KR20060127476A KR 20060127476 A KR20060127476 A KR 20060127476A KR 1020050048484 A KR1020050048484 A KR 1020050048484A KR 20050048484 A KR20050048484 A KR 20050048484A KR 20060127476 A KR20060127476 A KR 20060127476A
Authority
KR
South Korea
Prior art keywords
depth
region
image sensor
cmos image
photodiode
Prior art date
Application number
KR1020050048484A
Other languages
English (en)
Other versions
KR100685892B1 (ko
Inventor
황준
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050048484A priority Critical patent/KR100685892B1/ko
Priority to CNA200610091221XA priority patent/CN1877849A/zh
Priority to US11/448,428 priority patent/US7611918B2/en
Publication of KR20060127476A publication Critical patent/KR20060127476A/ko
Application granted granted Critical
Publication of KR100685892B1 publication Critical patent/KR100685892B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 3원색(블루, 그린, 레드)의 파장 차이로 실리콘 격자 구조의 침투 깊이(penetration depth)를 감안하여 각색의 포토다이오드를 형성함으로써 이미지 센서의 특성을 향상시키도록 한 씨모스 이미지 센서 및 그의 제조방법에 관한 것으로서, 블루, 그린, 레드 포토 다이오드 영역을 갖는 씨모스 이미지 센서에 있어서, 제 1 도전형 반도체 기판의 표면내에 형성되는 제 1 도전형 에피층과, 상기 에피층의 표면내에 제 1 깊이를 갖고 형성되는 제 2 도전형 블루 포토 다이오드 영역과, 상기 블루 포토 다이오드 영역과 일정한 간격을 갖고 상기 제 1 깊이보다 깊은 제 2 깊이를 갖고 상기 에피층의 표면내에 형성되는 제 2 도전형 그린 포토 다이오드 영역과, 상기 그린 포토 다이오드 영역과 일정한 간격을 갖고 상기 제 2 깊이보다 깊은 제 3 깊이를 갖고 상기 에피층의 표면내에 형성되는 제 2 도전형 레드 포토 다이오드 영역을 포함하여 구성됨을 특징으로 한다.
이미지 센서, 포토 다이오드, 블루, 그린, 레드

Description

씨모스 이미지 센서 및 그 제조방법{CMOS image sensor and method for manufacturing the same}
도 1은 일반적인 3T형 CMOS 이미지 센서의 등가 회로도
도 2는 일반적인 3T형 CMOS 이미지 센서의 단위화소를 나타낸 레이아웃도
도 3a 내지 도 3e는 도 2의 Ⅲ-Ⅲ'선에 따른 종래 기술에 의한 CMOS 이미지 센서의 제조방법을 나타낸 공정단면도
도 4는 본 발명에 의한 씨모스 이미지 센서의 포토 다이오드를 나타낸 구조 단면도
도 5a 내지 도 7b는 도 2의 Ⅲ-Ⅲ'선에 따른 본 발명에 의한 CMOS 이미지 센서의 제조방법을 나타낸 공정단면도
도면의 주요 부분에 대한 부호의 설명
101 : 반도체 기판 102 : 에피층
103 : 소자 격리막 104 : 게이트 절연막
105 : 게이트 전극 107 : 저농도 n-형 불순물 영역
109a, 109b, 109c : 제 1 내지 제 3 n-형 불순물 영역
116a, 116b, 116c : 제 1 내지 제 3 P0형 불순물 영역
본 발명은 씨모스 이미지 센서에 관한 것으로, 특히 이미지 센서의 특성을 향상시키도록 한 씨모스 이미지 센서 및 그 제조방법에 관한 것이다.
일반적으로, 이미지 센서(Image sensor)는 광학적 영상(optical image)을 전기적 신호로 변환시키는 반도체 소자로써, 크게, 전하 결합 소자(charge coupled device: CCD)와 씨모스 이미지 센서(Image Sensor)로 구분된다.
상기 전하 결합 소자(charge coupled device: CCD)는 빛의 신호를 전기적 신호로 변환하는 복수개의 포토 다이오드(Photo diode; PD)가 매트릭스 형태로 배열되고, 상기 매트릭스 형태로 배열된 각 수직 방향의 포토 다이오드 사이에 형성되어 상기 각 포토 다이오드에서 생성된 전하를 수직방향으로 전송하는 복수개의 수직 방향 전하 전송 영역(Vertical charge coupled device; VCCD)과, 상기 각 수직 방향 전하 전송 영역에 의해 전송된 전하를 수평방향으로 전송하는 수평방향 전하전송영역(Horizontal charge coupled device; HCCD) 및 상기 수평방향으로 전송된 전하를 센싱하여 전기적인 신호를 출력하는 센스 증폭기(Sense Amplifier)를 구비하여 구성된 것이다.
그러나, 이와 같은 CCD는 구동 방식이 복잡하고, 전력 소비가 클 뿐만 아니라, 다단계의 포토 공정이 요구되므로 제조 공정이 복잡한 단점을 갖고 있다.
또한, 상기 전하 결합 소자는 제어회로, 신호처리회로, 아날로그/디지털 변 환회로(A/D converter) 등을 전하 결합 소자 칩에 집적시키기가 어려워 제품의 소형화가 곤란한 단점을 갖는다.
최근에는 상기 전하 결합 소자의 단점을 극복하기 위한 차세대 이미지 센서로서 씨모스 이미지 센서가 주목을 받고 있다.
상기 씨모스 이미지 센서는 제어회로 및 신호처리회로 등을 주변회로로 사용하는 씨모스 기술을 이용하여 단위 화소의 수량에 해당하는 모스 트랜지스터들을 반도체 기판에 형성함으로써 상기 모스 트랜지스터들에 의해 각 단위 화소의 출력을 순차적으로 검출하는 스위칭 방식을 채용한 소자이다.
즉, 상기 씨모스 이미지 센서는 단위 화소 내에 포토 다이오드와 모스 트랜지스터를 형성시킴으로써 스위칭 방식으로 각 단위 화소의 전기적 신호를 순차적으로 검출하여 영상을 구현한다.
상기 씨모스 이미지 센서는 씨모스 제조 기술을 이용하므로 비교적 적은 전력 소모, 비교적 적은 포토공정 스텝 수에 따른 단순한 제조공정 등과 같은 장점을 갖는다.
또한, 상기 씨모스 이미지 센서는 제어회로, 신호처리회로, 아날로그/디지털 변환회로 등을 씨모스 이미지 센서 칩에 집적시킬 수가 있으므로 제품의 소형화가 용이하다는 장점을 갖고 있다.
따라서, 상기 씨모스 이미지 센서는 현재 디지털 정지 카메라(digital still camera), 디지털 비디오 카메라 등과 같은 다양한 응용 부분에 널리 사용되고 있다.
한편, CMOS 이미지 센서는 트랜지스터의 개수에 따라 3T형, 4T형, 5T형 등으로 구분된다. 3T형은 1개의 포토다이오드와 3개의트랜지스터로 구성되며, 4T형은 1개의 포토다이오드와 4개의 트랜지스터로 구성된다.
여기서, 상기 3T형 CMOS 이미지 센서의 단위화소에 대한 등가회로 및 레이아웃(lay-out)을 살펴보면 다음과 같다.
도 1은 일반적인 3T형 CMOS 이미지 센서의 등가 회로도이고, 도 2는 일반적인 3T형 CMOS 이미지 센서의 단위화소를 나타낸 레이아웃도이다.
일반적인 3T형 씨모스 이미지 센서의 단위 화소는, 도 1에 도시된 바와 같이, 1개의 포토다이오드(PD; Photo Diode)와 3개의 nMOS 트랜지스터(T1, T2, T3)로 구성된다.
상기 포토다이오드(PD)의 캐소드는 제 1 nMOS 트랜지스터(T1)의 드레인 및 제 2 nMOS 트랜지스터(T2)의 게이트에 접속되어 있다.
그리고, 상기 제 1, 제 2 nMOS 트랜지스터(T1, T2)의 소오스는 모두 기준 전압(VR)이 공급되는 전원선에 접속되어 있고, 제 1 nMOS 트랜지스터(T1)의 게이트는 리셋신호(RST)가 공급되는 리셋선에 접속되어 있다.
또한, 제 3 nMOS 트랜지스터(T3)의 소오스는 상기 제 2 nMOS 트랜지스터의 드레인에 접속되고, 상기 제 3 nMOS 트랜지스터(T3)의 드레인은 신호선을 통하여 판독회로(도면에는 도시되지 않음)에 접속되고, 상기 제 3 nMOS 트랜지스터(T3)의 게이트는 선택 신호(SLCT)가 공급되는 열 선택선에 접속되어 있다.
여기서, 상기 제 1 nMOS 트랜지스터(T1)는 상기 포토다이오드(PD)에서 모아 진 광전하를 리셋시키기 위한 리셋 트랜지스터(Rx)이고, 상기 제 2 nMOS 트랜지스터(T2)는 소스 팔로워 버퍼 증폭기(source follower buffer amplifier) 역할을 하는 드라이브 트랜지스터(Dx)이며, 상기 제 3 nMOS 트랜지스터(T3)는 스위칭(switching) 역할로 어드레싱(addressing)을 할 수 있도록 하는 선택 트랜지스터(Sx)이다.
일반적인 3T형 CMOS 이미지 센서의 단위 화소는, 도 2에 도시한 바와 같이, 액티브 영역(10)이 정의되어 액티브 영역(10) 중 폭이 넓은 부분에 1개의 포토다이오드(20)가 형성되고, 상기 나머지 부분의 액티브 영역(10)에 각각 오버랩되는 3개의 트랜지스터의 게이트 전극(120, 130, 140)이 형성된다.
즉, 상기 게이트 전극(120)에 의해 리셋 트랜지스터(Rx)가 형성되고, 상기 게이트 전극(130)에 의해 드라이브 트랜지스터(Dx)가 형성되며, 상기 게이트 전극(140)에 의해 선택 트랜지스터(Sx)가 형성된다.
여기서, 상기 각 트랜지스터의 액티브 영역(10)에는 각 게이트 전극(12,130,140) 하측부를 제외한 부분에 불순물 이온이 주입되어 각 트랜지스터의 소오스/드레인 영역이 형성된다.
따라서, 상기 리셋 트랜지스터(Rx)와 상기 드라이브 트랜지스터(Dx) 사이의 소오스/드레인 영역에는 전원전압(Vdd)이 인가되고, 상기 셀렉트 트랜지스터(Sx) 일측의 소오스/드레인 영역은 판독회로(도면에는 도시되지 않음)에 접속된다.
상기에서 설명한 각 게이트 전극(120,130,140)들은, 도면에는 도시되지 않았지만, 각 신호 라인에 연결되고, 상기 각 신호 라인들은 일측 끝단에 패드를 구비 하여 외부의 구동회로에 연결된다.
이와 같이 패드를 구비한 각 신호 라인과 이 후에 진행되는 공정들에 대하여 설명하면 다음과 같다.
도 3a 내지 도 3e는 도 2의 Ⅲ-Ⅲ'선에 따른 종래 기술에 의한 CMOS 이미지 센서의 제조방법을 나타낸 공정단면도이다.
도 3a에 도시한 바와 같이, 고농도 P++형 반도체 기판(61)에 에피택셜(epitaxial) 공정을 실시하여 저농도 P-형 에피층(62)을 형성한다.
여기서, 상기 저농도 P-형 에피층(62)의 두께(B)는 4 ~ 7㎛로 형성한다.
이어, 상기 반도체 기판(61)을 액티브 영역과 소자 분리 영역을 정의하고, STI 공정 또는 LOCOS 공정을 이용하여 상기 소자 분리 영역에 소자 분리막(63)을 형성한다.
그리고, 상기 소자 분리막(63)이 형성된 에피층(62) 전면에 게이트 절연막(64)과 도전층(예를들면, 고농도 다결정 실리콘층)을 차례로 증착하고, 선택적으로 상기 도전층 및 게이트 절연막을 제거하여 게이트 전극(65)을 형성한다.
도 3b에 도시한 바와 같이, 상기 게이트 전극(65)을 포함한 반도체 기판(61) 전면에 제 1 감광막(66)을 도포하고, 노광 및 현상 공정으로 포토다이오드 영역을 커버하고 각 트랜지스터의 소오스/드레인 영역이 노출되도록 패터닝한다.
그리고, 상기 패터닝된 제 1 감광막(66)을 마스크로 이용하여 상기 노출된 상기 소오스/드레인 영역에 저농도 n-형 불순물 이온을 주입하여 저농도 n-형 확산 영역(67)을 형성한다.
도 3c에 도시한 바와 같이, 상기 제 1 감광막(66)을 제거한 다음, 상기 반도체 기판(61)의 전면에 제 2 감광막(68)을 도포하고, 노광 및 현상 공정으로 블루(Blue), 그린(Green), 레드(Red)의 각 포토 다이오드 영역이 노출되도록 패터닝한다.
그리고, 상기 패터닝된 제 2 감광막(68)을 마스크로 이용하여 상기 에피층(62)에 저농도 n-형 불순물 이온을 주입하여 상기 포토 다이오드 영역에 저농도 n-형 확산 영역(69)을 형성한다.
여기서, 상기 각 포토 다이오드 영역의 저농도 n-형 확산 영역(69)을 형성하기 위한 불순물 이온 주입은 상기 소오스/드레인 영역의 저농도 n-형 확산 영역(67) 보다 더 높은 에너지로 이온 주입하여 더 깊게 형성한다.
즉, 상기 저농도 n-형 확산 영역(69)은 이미지 센서의 감도를 높이기 위하여 높은 에너지로 깊게 형성한다.
또한, 상기 저농도 n-형 확산 영역(69)은 리셋 트랜지스터(도 1 및 도 2의 Rx)의 소오스 영역이다.
한편, 상기 포토다이오드의 n-형 확산 영역(69)과 저농도 P-형 에피층(62)간 에 역바이어스가 걸리면, 공핍층이 생기고 여기서 빛을 받아 생기는 전자가 리셋 트랜지스터가 턴-오프(turn off)될 때 드라이브 트랜지스터 포텐셜을 낮추게 되고, 이는 리셋 트랜지스터가 턴-온되었다가 턴-오프될 때부터 계속 상기 포텐셜을 낮추게 되어 전압차이가 발생하게 되어 이를 신호처리로 이용하여 이미지 센서의 동작을 하게 된다.
여기서, 상기 저농도 n-형 확산 영역(69)의 깊이(A)는 2 ~ 4㎛로 형성하고, 상기 저농도 n-형 확산 영역(69)은 블루(Blue), 그린(Green), 레드(Red)의 포토 다이오드 영역으로서 동일한 깊이로 형성하고 있다.
즉, 각 포토 다이오드 영역에 동일한 이온 주입 에너지로 불순물 이온을 주입하여 동일한 깊이를 갖도록 형성하고 있다.
도 3d에 도시한 바와 같이, 상기 제 2 감광막(68)을 완전히 제거하고, 상기 반도체 기판(61)의 전면에 절연막을 증착한 후, 에치백 공정을 실시하여 상기 게이트 전극(65)의 양측면에 측벽 절연막(70)을 형성한다.
이어, 상기 반도체 기판(61)의 전면에 제 3 감광막(71)을 도포하고, 노광 및 현상 공정으로 상기 포토 다이오드 영역이 커버되고 상기 각 트랜지스터의 소오스/드레인 영역이 노출되도록 패터닝한다.
그리고, 상기 패터닝된 제 3 감광막(71)을 마스크로 이용하여 상기 노출된 상기 소오스/드레인 영역에 고농도 n+형 불순물 이온을 주입하여 고농도 n+형 확산 영역(72)을 형성한다.
도 3e에 도시한 바와 같이, 상기 제 3 감광막(71)을 제거하고, 상기 반도체 기판(101)의 전면에 제 4 감광막(73)을 도포한 후, 노광 및 현상 공정으로 각 포토다이오드 영역이 노출되도록 패터닝한다.
이어, 상기 패터닝된 제 4 감광막(73)을 마스크로 이용하여 상기 n-형 확산 영역(69)이 형성된 포토다이오드 영역에 p0형 불순물 이온을 주입하여 반도체 기판의 표면내에 p0형 확산 영역(74)을 형성한다.
그러나 상기와 같은 종래 기술에 의한 씨모스 이미지 센서의 제조방법에 있어서 다음과 같은 문제점이 있었다.
즉, 색의 3원색인 블루(Blue), 그린(Green), 레드(Red)의 포토다이오드를 각각 동일한 깊이로 형성함으로써 실리콘(silicon) 격자 구조에 대항하여 3원색은 파장의 차이 때문에 실리콘 표면으로부터 블루(~0.5㎛), 그린(~2㎛), 레드(~10㎛)까지 침투 깊이의 차이가 심하여 특히 블루, 레드 픽셀(pixel)에 대하여 효과적인 역할을 못하여 이미지 센서의 특성이 저하되고 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 3원색의 파장 차이로 실리콘 격자 구조의 침투 깊이(penetration depth)를 감안하여 각색의 포토다이오드를 형성함으로써 이미지 센서의 특성을 향상시키도록 한 씨모스 이미지 센서 및 그의 제조방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 의한 씨모스 이미지 센서는 블루, 그린, 레드 포토 다이오드 영역을 갖는 씨모스 이미지 센서에 있어서, 제 1 도전형 반도체 기판의 표면내에 형성되는 제 1 도전형 에피층과, 상기 에피층의 표면내에 제 1 깊이를 갖고 형성되는 제 2 도전형 블루 포토 다이오드 영역과, 상기 블루 포토 다이오드 영역과 일정한 간격을 갖고 상기 제 1 깊이보다 깊은 제 2 깊이를 갖고 상기 에피층의 표면내에 형성되는 제 2 도전형 그린 포토 다이오드 영역과, 상기 그린 포토 다이오드 영역과 일정한 간격을 갖고 상기 제 2 깊이보다 깊은 제 3 깊이를 갖고 상기 에피층의 표면내에 형성되는 제 2 도전형 레드 포토 다이오드 영역을 포함하여 구성됨을 특징으로 한다.
또한, 본 발명에 의한 씨모스 이미지 센서의 제조방법은 블루, 그린, 레드 포토 다이오드 영역을 갖는 씨모스 이미지 센서의 제조방법에 있어서, 제 1 도전형 반도체 기판을 에피택셜 성장하여 표면내에 제 1 도전형 에피층을 형성하는 단계와, 상기 에피층의 소정영역에 제 2 도전형 불순물 이온을 주입하여 제 1 깊이를 갖는 블루 포토 다이오드 영역을 형성하는 단계와, 상기 블루 포토 다이오드 영역과 일정한 간격을 갖도록 상기 에피층의 소정영역에 제 2 도전형 불순물 이온을 주입하여 상기 제 1 깊이보다 깊은 제 2 깊이를 갖는 그린 포토 다이오드 영역을 형성하는 단계와, 상기 그린 포토 다이오드 영역과 일정한 간격을 갖도록 상기 에피층의 소정영역에 제 2 도전형 불순물 이온을 주입하여 상기 제 2 깊이보다 깊은 제 3 깊이를 갖는 레드 포토 다이오드 영역을 형성하는 단계를 포함하여 형성함을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 씨모스 이미지 센서 및 그의 제조방법을 보다 상세히 설명하면 다음과 같다.
도 4는 본 발명에 의한 씨모스 이미지 센서의 포토 다이오드를 나타낸 구조 단면도이다.
도 4에 도시한 바와 같이, 블루, 그린, 레드 포토 다이오드 영역을 갖는 씨모스 이미지 센서에 있어서, P++형 반도체 기판(101)의 표면내에 형성되는 P_형 에피층(102)과, 상기 에피층(102)의 표면내에 1㎛ 이내의 깊이를 갖고 형성되는 제 1 n-형 불순물 영역(109a)과, 상기 제 1 n-형 불순물 영역(109a)과 일정한 간격을 갖고 2 ~ 4㎛의 깊이를 갖고 상기 에피층(102)의 표면내에 형성되는 제 2 n-형 불순물 영역(109b)과, 상기 제 2 n-형 불순물 영역(109b)과 일정한 간격을 갖고 3 ~ 6㎛의 깊이를 갖고 상기 에피층(102)의 표면내에 형성되는 제 3 n-형 불순물 영역(109c)과, 상기 제 1 내지 제 3 n-형 불순물 영역(109a,109b,109c)의 표면내에 각각 서로 다른 깊이로 형성되는 제 1 내지 제 3 P0형 불순물 영역(116a,116b,116c)을 포함하여 구성되어 있다.
여기서, 상기 제 1 n-형 불순물 영역(109a)은 블루 포토 다이오드 영역이고, 상기 제 2 n-형 불순물 영역(109b)은 그린 포토 다이오드 영역이며, 상기 제 3 n-형 불순물 영역(109c)은 레드 포토 다이오드 영역이다.
또한, 상기 제 1 P0형 불순물 영역(116a)은 0.3㎛ 이내의 깊이로 형성되어 있고, 상기 제 3 P0형 불순물 영역(116c)은 0.3 ~ 1.0㎛의 깊이로 형성되어 있다.
또한, 상기 에피층(102)의 두께는 4 ~ 7㎛로 형성되어 있다.
도 5a 내지 도 7b는 도 2의 Ⅲ-Ⅲ'선에 따른 본 발명에 의한 CMOS 이미지 센서의 제조방법을 나타낸 공정 단면도이다.
도 5a에 도시한 바와 같이, 고농도 제 1 도전형(P++형) 단결정 실리콘 등의 반도체 기판(101)에 에피택셜(epitaxial) 공정으로 저농도 제 1 도전형(P-형) 에피층(102)을 형성한다.
여기서, 상기 에피층(102)은 포토 다이오드에서 공핍 영역(depletion region)을 크고 깊게 형성하는데, 이는 광 전하를 모으기 위한 저전압 포토 다이오드의 능력을 증가시키고 나아가 광 감도를 향상시키기 위해서이다.
한편, 상기 반도체 기판(101)은 n형 기판에 p형 에피층을 형성할 수도 있다.
여기서, 상기 P-형 에피층(102)의 두께(B)는 4 ~ 7㎛로 형성한다.
이어, 상기 에피층(102)이 형성된 반도체 기판(101)에 소자간 격리를 위하여 소자 격리막(103)을 형성한다.
여기서, 도면에는 도시하지 않았지만 상기 소자 격리막(103)을 형성하는 방법을 설명하면 다음과 같다.
먼저, 반도체 기판위에 패드 산화막(pad oxide), 패드 질화막(pad nitride) 및 TEOS(Tetra Ethyl Ortho Silicate) 산화막을 차례로 형성하고, 상기 TEOS 산화막위에 감광막을 형성한다.
이어, 액티브 영역과 소자 분리 영역을 정의하는 마스크를 이용하여 상기 감광막을 노광하고 현상하여 상기 감광막을 패터닝한다. 이때, 상기 소자 분리 영역의 감광막이 제거한다.
그리고 상기 패터닝된 감광막을 마스크로 이용하여 상기 소자 분리 영역의 패드 산화막, 패드 질화막 및 TEOS 산화막을 선택적으로 제거한다.
이어, 상기 패터닝된 패드 산화막, 패드 질화막 및 TEOS 산화막을 마스크로 이용하여 상기 소자 분리 영역의 상기 반도체 기판을 소정 깊이로 식각하여 트렌치를 형성한다. 그리고, 상기 감광막을 모두 제거한다.
이어, 상기 트렌치가 형성된 기판 전면에 희생 산화막(sacrifice oxide)을 얇게 형성하고, 상기 트렌치가 채워지도록 상기 기판에 O3 TEOS막을 형성한다. 이 때 상기 희생 산화막은 상기 트렌치의 내벽에도 형성되며, 상기 O3 TEOS막은 약 1000℃ 이상의 온도에서 진행된다.
이어, 상기 반도체 기판의 전면에, 화학 기계적 연마(CMP; Chemical Mechanical Polishing) 공정으로 상기 트렌치 영역에만 남도록 상기 O3 TEOS막을 제거하여 상기 트렌치의 내부에 소자 격리막(103)을 형성한다. 이어, 상기 패드 산화막, 패드 질화막 및 TEOS 산화막을 제거한다.
그리고 상기 그 후, 상기 소자 분리막(103)이 형성된 에피층(102) 전면에 게이트 절연막(104)과 도전층(예를들면, 고농도 다결정 실리콘층)을 차례로 증착한다.
여기서, 상기 게이트 절연막(104)은 열산화 공정에 의해 형성하거나 CVD법으로 형성할 수도 있다.
그리고 상기 도전층 및 게이트 절연막을 선택적으로 제거하여 게이트 전극(105)을 형성한다.
도 5b에 도시한 바와 같이, 상기 게이트 전극(105)을 포함한 반도체 기판(101) 전면에 제 1 감광막(106)을 도포하고, 노광 및 현상 공정으로 각 포토다이오드 영역을 커버하고 상기 각 트랜지스터의 소오스/드레인 영역이 노출되도록 패터닝한다.
그리고, 상기 패터닝된 제 1 감광막(106)을 마스크로 이용하여 상기 노출된 상기 소오스/드레인 영역에 저농도 제 2 도전형(n-형) 불순물 이온을 주입하여 저농도 n-형 확산 영역(107)을 형성한다.
도 5c에 도시한 바와 같이, 상기 제 1 감광막(106)을 모두 제거한 다음, 상기 반도체 기판(101) 전면에 제 2 감광막(108)을 도포하고, 노광 및 현상 공정으로 블루(Blue) 포토 다이오드 영역이 노출되도록 패터닝한다.
그리고, 상기 패터닝된 제 2 감광막(108)을 마스크로 이용하여 상기 에피층(102)에 저농도 제 2 도전형(n-형) 불순물 이온을 주입하여 블루(Blue) 포토 다이오 드 영역에 제 1 n-형 확산 영역(109a)을 형성한다.
여기서, 상기 블루 포토 다이오드 영역에 형성된 제 1 n-형 확산 영역(109a)의 깊이(A1)는 표면으로부터 약 1㎛ 이내로 형성한다.
도 6a에 도시한 바와 같이, 상기 제 2 감광막(109)을 모두 제거한 다음, 상기 반도체 기판(101) 전면에 제 3 감광막(110)을 도포하고, 노광 및 현상 공정으로 그린(Green) 포토 다이오드 영역이 노출되도록 패터닝한다.
그리고, 상기 패터닝된 제 3 감광막(110)을 마스크로 이용하여 상기 에피층(102)에 저농도 제 2 도전형(n-형) 불순물 이온을 주입하여 그린(Green) 포토 다이오드 영역에 제 2 n-형 확산 영역(109b)을 형성한다.
여기서, 상기 그린 포토 다이오드 영역에 형성된 제 2 n-형 확산 영역(109a)의 깊이(A2)는 표면으로부터 2 ~ 4㎛로 형성한다.
도 6b에 도시한 바와 같이, 상기 제 3 감광막(110)을 모두 제거한 다음, 상기 반도체 기판(101) 전면에 제 4 감광막(111)을 도포하고, 노광 및 현상 공정으로 레드(Red) 포토 다이오드 영역이 노출되도록 패터닝한다.
그리고, 상기 패터닝된 제 4 감광막(111)을 마스크로 이용하여 상기 에피층(102)에 저농도 제 2 도전형(n-형) 불순물 이온을 주입하여 레드(Red) 포토 다이오드 영역에 제 3 n-형 확산 영역(109c)을 형성한다.
여기서, 상기 레드 포토 다이오드 영역에 형성된 제 3 n-형 확산 영역(109a)의 깊이(A3)는 표면으로부터 3 ~ 6㎛로 형성한다.
여기서, 상기 각 포토 다이오드 영역의 제 1 내지 제 3 n-형 확산 영역(109a,109b,109c)을 형성하기 위한 불순물 이온 주입은 상기 소오스/드레인 영역의 저농도 n-형 확산 영역(108) 보다 더 높은 에너지로 이온 주입하여 더 깊게 형성한다.
도 5d에 도시한 바와 같이, 상기 제 4 감광막(111)을 완전히 제거하고, 상기 반도체 기판(101)의 전면에 절연막을 증착한 후, 에치백(etch back) 공정을 실시하여 상기 게이트 전극(105)의 양측면에 측벽 절연막(112)을 형성한다.
이어, 상기 측벽 절연막(112)이 형성된 반도체 기판(101)의 전면에 제 5 감광막(113)을 도포하고, 노광 및 현상 공정으로 상기 각 포토 다이오드 영역이 커버되고 상기 각 트랜지스터의 소오스/드레인 영역이 노출되도록 패터닝한다.
그리고, 상기 패터닝된 제 5 감광막(113)을 마스크로 이용하여 상기 노출된 상기 소오스/드레인 영역에 고농도 n+형 불순물 이온을 주입하여 고농도 n+형 확산 영역(114)을 형성한다.
도 5e에 도시한 바와 같이, 상기 제 5 감광막(113)을 제거하고, 상기 반도체 기판(101)의 전면에 제 6 감광막(115)을 도포한 후, 노광 및 현상 공정으로 각 포토다이오드 영역이 노출되도록 패터닝한다.
이어, 상기 패터닝된 제 6 감광막(115)을 마스크로 이용하여 상기 제 1 n-형 확산 영역(109a)이 형성된 포토다이오드 영역에 p0형 불순물 이온을 주입하여 반도체 기판의 표면내에 제 1 p0형 확산 영역(116a)을 형성한다.
여기서, 상기 제 1 p0형 확산 영역(116a)의 깊이는 0.3㎛ 이내로 형성한다.
도 7a에 도시한 바와 같이, 상기 제 6 감광막(115)을 제거하고, 상기 반도체 기판(101)의 전면에 제 7 감광막(117)을 도포한 후, 노광 및 현상 공정으로 각 포토다이오드 영역이 노출되도록 패터닝한다.
이어, 상기 패터닝된 제 7 감광막(117)을 마스크로 이용하여 상기 제 2 n-형 확산 영역(109b)이 형성된 포토다이오드 영역에 p0형 불순물 이온을 주입하여 반도체 기판의 표면내에 제 2 p0형 확산 영역(116b)을 형성한다.
도 7b에 도시한 바와 같이, 상기 제 7 감광막(117)을 제거하고, 상기 반도체 기판(101)의 전면에 제 8 감광막(118)을 도포한 후, 노광 및 현상 공정으로 각 포토다이오드 영역이 노출되도록 패터닝한다.
이어, 상기 패터닝된 제 8 감광막(118)을 마스크로 이용하여 상기 제 3 n-형 확산 영역(109c)이 형성된 포토다이오드 영역에 p0형 불순물 이온을 주입하여 반도체 기판의 표면내에 제 3 p0형 확산 영역(116c)을 형성한다.
여기서, 상기 제 3 p0형 확산 영역(116c)의 깊이는 0.3 ~ 1.0㎛로 형성한다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상에서 상세히 설명한 바와 같은 본 발명에 따른 씨모스 이미지 센서 및 그의 제조방법은 다음과 같은 효과가 있다.
즉, 블루(Blue), 그린(Green), 레드(Red) 포토다이오드 영역의 형성 깊이를 빛 에너지의 투과 깊이를 고려하여 각각 다르게 형성함으로써 이미지 센서의 특성을 향상시킬 수 있다.

Claims (16)

  1. 블루, 그린, 레드 포토 다이오드 영역을 갖는 씨모스 이미지 센서에 있어서,
    제 1 도전형 반도체 기판의 표면내에 형성되는 제 1 도전형 에피층과,
    상기 에피층의 표면내에 제 1 깊이를 갖고 형성되는 제 2 도전형 블루 포토 다이오드 영역과,
    상기 블루 포토 다이오드 영역과 일정한 간격을 갖고 상기 제 1 깊이보다 깊은 제 2 깊이를 갖고 상기 에피층의 표면내에 형성되는 제 2 도전형 그린 포토 다이오드 영역과,
    상기 그린 포토 다이오드 영역과 일정한 간격을 갖고 상기 제 2 깊이보다 깊은 제 3 깊이를 갖고 상기 에피층의 표면내에 형성되는 제 2 도전형 레드 포토 다이오드 영역을 포함하여 구성됨을 특징으로 하는 씨모스 이미지 센서.
  2. 제 1 항에 있어서, 상기 제 1 깊이는 1㎛이내인 것을 특징으로 하는 씨모스 이미지 센서.
  3. 제 1 항에 있어서, 상기 제 2 깊이는 2 ~ 4㎛인 것을 특징으로 하는 씨모스 이미지 센서.
  4. 제 1 항에 있어서, 상기 제 3 깊이는 3 ~ 6㎛인 것을 특징으로 하는 씨모스 이미지 센서.
  5. 제 1 항에 있어서, 상기 블루, 그린, 레드 포토 다이오드 영역이 형성된 상기 에피층의 표면내에 서로 다른 깊이를 갖고 형성되는 제 1 도전형 불순물 영역을 포함하여 구성됨을 특징으로 하는 씨모스 이미지 센서.
  6. 제 5 항에 있어서, 상기 블루 포토 다이오드 영역에 형성되는 제 1 도전형 불순물 영역의 깊이는 0.3㎛ 이내로 형성됨을 특징으로 하는 씨모스 이미지 센서.
  7. 제 5 항에 있어서, 상기 레드 포토 다이오드 영역에 형성되는 제 1 도전형 불순물 영역의 깊이는 0.3 ~ 1.0㎛인 것을 특징으로 하는 씨모스 이미지 센서.
  8. 제 1 항에 있어서, 상기 에피층의 두께는 4 ~ 7㎛인 것을 특징으로 하는 씨모스 이미지 센서.
  9. 블루, 그린, 레드 포토 다이오드 영역을 갖는 씨모스 이미지 센서의 제조방법에 있어서,
    제 1 도전형 반도체 기판을 에피택셜 성장하여 표면내에 제 1 도전형 에피층을 형성하는 단계;
    상기 에피층의 소정영역에 제 2 도전형 불순물 이온을 주입하여 제 1 깊이를 갖는 블루 포토 다이오드 영역을 형성하는 단계;
    상기 블루 포토 다이오드 영역과 일정한 간격을 갖도록 상기 에피층의 소정영역에 제 2 도전형 불순물 이온을 주입하여 상기 제 1 깊이보다 깊은 제 2 깊이를 갖는 그린 포토 다이오드 영역을 형성하는 단계;
    상기 그린 포토 다이오드 영역과 일정한 간격을 갖도록 상기 에피층의 소정영역에 제 2 도전형 불순물 이온을 주입하여 상기 제 2 깊이보다 깊은 제 3 깊이를 갖는 레드 포토 다이오드 영역을 형성하는 단계를 포함하여 형성함을 특징으로 하는 씨모스 이미지 센서의 제조방법.
  10. 제 9 항에 있어서, 상기 블루 포토 다이오드 영역은 1㎛ 이내의 깊이로 형성하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
  11. 제 9 항에 있어서, 상기 그린 포토 다이오드 영역은 2 ~ 4㎛의 깊이로 형성하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
  12. 제 9 항에 있어서, 상기 레드 포토 다이오드 영역은 3 ~ 6㎛의 깊이로 형성하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
  13. 제 9 항에 있어서, 상기 블루, 그린, 레드 포토 다이오드 영역이 형성된 상기 에피층의 표면내에 서로 다른 깊이를 갖는 제 1 도전형 불순물 영역을 형성하는 단계를 더 포함하여 형성함을 특징으로 하는 씨모스 이미지 센서의 제조방법.
  14. 제 13 항에 있어서, 상기 블루 포토 다이오드 영역에 형성되는 제 1 도전형 불순물 영역은 0.3㎛ 이내의 깊이로 형성하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
  15. 제 13 항에 있어서, 상기 레드 포토 다이오드 영역에 형성되는 제 1 도전형 불순물 영역은 0.3 ~ 1.0㎛의 깊이로 형성하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
  16. 제 9 항에 있어서, 상기 에피층은 4 ~ 7㎛의 두께로 형성하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
KR1020050048484A 2005-06-07 2005-06-07 씨모스 이미지 센서 및 그 제조방법 KR100685892B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050048484A KR100685892B1 (ko) 2005-06-07 2005-06-07 씨모스 이미지 센서 및 그 제조방법
CNA200610091221XA CN1877849A (zh) 2005-06-07 2006-06-07 Cmos图像传感器及其制造方法
US11/448,428 US7611918B2 (en) 2005-06-07 2006-06-07 CMOS image sensor and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050048484A KR100685892B1 (ko) 2005-06-07 2005-06-07 씨모스 이미지 센서 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20060127476A true KR20060127476A (ko) 2006-12-13
KR100685892B1 KR100685892B1 (ko) 2007-02-26

Family

ID=37493295

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050048484A KR100685892B1 (ko) 2005-06-07 2005-06-07 씨모스 이미지 센서 및 그 제조방법

Country Status (3)

Country Link
US (1) US7611918B2 (ko)
KR (1) KR100685892B1 (ko)
CN (1) CN1877849A (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080160731A1 (en) * 2006-12-27 2008-07-03 Dongbu Hitek Co., Ltd. Method for fabricating cmos image sensor
KR100875163B1 (ko) * 2007-06-26 2008-12-22 주식회사 동부하이텍 수직형 씨모스 이미지 센서 제조 방법
KR101152389B1 (ko) * 2007-09-13 2012-06-05 삼성전자주식회사 이미지 센서와 그 제조 방법
JP2009158569A (ja) * 2007-12-25 2009-07-16 Seiko Instruments Inc 光検出半導体装置、光検出装置、及び画像表示装置
GB2497084A (en) * 2011-11-29 2013-06-05 Hiok Nam Tay Image sensor array comprising two diagonal blue filters and having shallow and deep photo detector regions.
US8883524B2 (en) * 2013-03-14 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for CMOS sensors
TW201501276A (zh) * 2013-06-20 2015-01-01 Upi Semiconductor Corp 具有多個光感測器之光感測晶片及其製造方法
KR102132351B1 (ko) 2013-10-25 2020-07-09 삼성전자 주식회사 이미지 센서와 이를 포함하는 장치
CN106024822B (zh) * 2016-07-22 2019-10-25 上海华力微电子有限公司 具有双外延层结构的cmos图像传感器及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0818093A (ja) * 1994-06-30 1996-01-19 Sony Corp 半導体受光素子及び半導体装置並びにそれらの作製方法
US5965875A (en) 1998-04-24 1999-10-12 Foveon, Inc. Color separation in an active pixel cell imaging array using a triple-well structure
KR100399951B1 (ko) * 1998-12-30 2003-12-18 주식회사 하이닉스반도체 칼라이미지센서제조방법
AU1304901A (en) 1999-11-10 2001-06-06 Takara Bio Inc. Pin and ring type spotting device for sample solution
KR20040036087A (ko) * 2002-10-23 2004-04-30 주식회사 하이닉스반도체 광의 파장에 따라 포토다이오드의 깊이가 다른 씨모스이미지센서 및 그 제조 방법
KR100498261B1 (ko) 2002-10-28 2005-06-29 한국생산기술연구원 열차의 전두부 구조

Also Published As

Publication number Publication date
CN1877849A (zh) 2006-12-13
KR100685892B1 (ko) 2007-02-26
US7611918B2 (en) 2009-11-03
US20060273349A1 (en) 2006-12-07

Similar Documents

Publication Publication Date Title
KR100710207B1 (ko) 씨모스 이미지 센서의 제조방법
KR100720503B1 (ko) 씨모스 이미지 센서 및 그 제조방법
KR100685892B1 (ko) 씨모스 이미지 센서 및 그 제조방법
KR100752185B1 (ko) 씨모스 이미지 센서 및 그 제조방법
KR100778856B1 (ko) 씨모스 이미지 센서의 제조방법
KR100778854B1 (ko) 씨모스 이미지 센서 및 그 제조방법
KR20070087847A (ko) 씨모스 이미지 센서 및 그 제조방법
KR100710204B1 (ko) 씨모스 이미지 센서 및 그 제조방법
KR100720534B1 (ko) 씨모스 이미지 센서 및 그 제조방법
KR100640980B1 (ko) 씨모스 이미지 센서의 제조방법
KR100660338B1 (ko) 씨모스 이미지 센서 및 그의 제조방법
KR100720505B1 (ko) 씨모스 이미지 센서 및 그 제조방법
KR100606937B1 (ko) 씨모스 이미지 센서의 제조 방법
KR100778858B1 (ko) 씨모스 이미지 센서 및 그 제조방법
KR100720504B1 (ko) 씨모스 이미지 센서의 제조방법
KR20070033718A (ko) 씨모스 이미지 센서 및 그 제조방법
KR100752182B1 (ko) 씨모스 이미지 센서 및 그 제조방법
KR100698090B1 (ko) 씨모스 이미지 센서 및 그 제조방법
KR100792335B1 (ko) 이미지 센서 및 이의 제조 방법
KR100769124B1 (ko) 씨모스 이미지 센서 및 그 제조방법
KR100731099B1 (ko) 씨모스 이미지 센서 및 그 제조방법
KR100741875B1 (ko) Ｃｍｏｓ 이미지 센서 및 그의 제조 방법
KR100672665B1 (ko) 씨모스 이미지 센서의 제조 방법
KR100672686B1 (ko) 씨모스 이미지 센서 및 그 제조방법
KR100649001B1 (ko) 씨모스 이미지 센서의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120119

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee