KR20060053841A

KR20060053841A - 데이터 처리 방법, 물리량 분포의 검지를 위한 반도체 장치및 전자 기기

Info

Publication number: KR20060053841A
Application number: KR1020050064408A
Authority: KR
Inventors: 요시까즈 니따; 노리유끼 후꾸시마; 요시노리 무라마쯔; 유끼히로 야스이
Original assignee: 소니 가부시끼 가이샤
Priority date: 2004-07-16
Filing date: 2005-07-15
Publication date: 2006-05-22
Also published as: US7800526B2; JP4193768B2; KR101155754B1; US20060012698A1; JP2006033453A

Abstract

처리될 복수의 신호에 대한 디지털 데이터를 얻기 위한 데이터 처리 장치 및 방법이 개시되어 있다. 개시된 프로세스는 복수의 신호중 제1 신호에 대한 디지털 데이터를 사용하여, 참조 신호와 복수의 신호중 제2 신호에 대응하는 전기 신호를 비교하는 단계; 비교 단계에 기초하여 제2 신호에 대한 디지털 데이터를 얻는 단계; 비교 단계를 수행하면서 다운 카운트 모드와 업 카운트 모드 중 하나에서 카운트 동작을 수행하는 단계; 제1 카운트값을 저장하는 단계; 소정 시간에 연산 데이터로서 제1 카운트값을 출력하는 단계; 처리될 복수의 신호 중 하나에 기초하여 통상 데이터를 생성하는 단계; 및 통상 데이터를 출력하는 단계를 포함한다.

다운 카운트 모드, 업 카운트 모드, 통상 데이터, 참조 신호, 디지털 데이터

Description

데이터 처리 방법, 물리량 분포의 검지를 위한 반도체 장치 및 전자 기기{DATA PROCESSING METHOD, SEMICONDUCTOR DEVICE FOR DETECTING PHYSICAL QUANTITY DISTRIBUTION, AND ELECTRONIC APPARATUS}

도 1은 본 발명의 제1 실시예에 따른 CMOS 고체 촬상 장치의 개략 구성도.

도 2는 도 1에 도시한 제1 실시예의 고체 촬상 장치의 컬럼 AD 회로에 있어서의 기본 동작을 설명하는 타이밍차트.

도 3은 도 1에 도시한 제1 실시예의 고체 촬상 장치의 컬럼 AD 회로에 있어서의 공간 차분 처리 동작(2열 단위)을 설명하는 타이밍차트.

도 4는 도 1에 도시한 제1 실시예의 고체 촬상 장치의 컬럼 AD 회로에 있어서의 다른 공간 차분 처리 동작을 설명하는 타이밍차트.

도 5는 도 1에 도시한 제1 실시예의 고체 촬상 장치의 컬럼 AD 회로에 있어서의 공간 가산 처리 동작(3열 단위)을 설명하는 타이밍차트.

도 6은 본 발명의 제2 실시예에 따른 CMOS 고체 촬상 장치의 개략 구성도.

도 7은 도 6에 도시한 제2 실시예의 고체 촬상 장치의 컬럼 AD 회로에 있어서의 기본 동작을 설명하는 타이밍차트.

도 8은 도 6에 도시한 제2 실시예의 고체 촬상 장치의 컬럼 AD 회로에 있어서의 공간 차분 처리 동작을 설명하는 타이밍차트.

도 9는 공간 차분 처리 또는 공간 가산 처리를 프레임 레이트와 관련하여 설명하는 타이밍차트.

도 10은 도 1 또는 도 6에 도시한 고체 촬상 장치의 컬럼 AD 회로에 있어서의 공간 차분 처리 동작을 설명하는 타이밍차트.

도 11은 본 발명의 제3 실시예에 따른 CMOS 고체 촬상 장치의 개략 구성도.

도 12a, 도 12b, 및 도 12c는 제3 실시예에서 이용하는 단위 화소들의 구조를 개략적으로 도시한 도면.

도 13은 도 11에 도시한 제3 실시예의 단위 화소를 구동하는 동작을 설명하는 타이밍차트.

도 14는 도 11에 도시한 제3 실시예의 고체 촬상 장치의 컬럼 AD 회로에 있어서의 시간 차분 처리 동작을 설명하기 위한 타이밍차트.

도 15는 시간 차분 처리에 있어서의 프레임 레이트와의 관계를 설명하는 타이밍차트.

도 16은 도 1에 도시한 제1 실시예의 고체 촬상 장치의 연산 데이터 처리부의 컬럼 AD 회로에 있어서의 시간 가산 처리 동작을 설명하는 타이밍차트.

도 17은 시간 가산 처리 모드를 설명하는 도면.

도 18a, 도 18b 및 도 18c는 시간 가산 처리 모드를 설명하는 도면(그 2).

도 19a, 도 19b 및 도 19c는 본 발명과 관련하여 이용되는 카운터의 변형예들을 도시한 회로 블록도.

<도면의 주요부분에 대한 부호의 설명>

1:고체 촬상 장치 3:단위 화소

7:구동 제어부 10:화소부

11A:통상 데이터 처리부 11B:연산 데이터 처리부

12:수평 주사 회로 14:수직 주사 회로

15:행 제어선 18:수평 신호선

19:수직 신호선 20:통신/타이밍 제어부

23:클록 변환부 24:카운터부

25:컬럼 AD 회로 26:컬럼 처리부

27:참조 신호 생성부 27a:DA 변환 회로

28:출력 회로 252:전압 비교부

254:카운터부 256:데이터 기억부

258:스위치

[참조문헌 1] W. Yang 외, “An Integrated 800x600 CMOS Image System”, ISSCC Digest of Technical Papers, 페이지 304-305, 1999년 2월

[참조문헌 2] 요네모토 카즈야 저, “CCD/CMOS 이미지 센서의 기초와 응용”, CQ 출판사, 2003년 8월 10일 초판, 페이지 201∼203

[참조문헌 3] 이마무라 토시후미, 야마모토 요시코, “3. 고속 기능 CMOS 이 미지 센서의 연구”, [온라인], [2004년 3월 15일 검색], 인터넷 <URL:http://www.sankaken.gr.jp/project/iwataPJ/report/h12/h12index.html>

[참조문헌 4] 이마무라 토시후미, 야마모토 요시코, 하세가와 나오야, “3. 고속 기능 CMOS 이미지 센서의 연구”, [온라인], [2004년 3월 15일 검색], 인터넷 <URL:http://www.sankaken.gr.jp/project/iwataPJ/report/h14/h14index.html>

[참조문헌 5] 오봉권 외,“A Novel Double Slope Analog-to-Digital Converter for a High-Quality 640x480 CMOS Imaging System”, VL3-03 1999 IEEE 페이지 335∼338

[참조문헌 6] 일본 특허 공개 평11-331883호 공보

[참조문헌 7] 일본 특허 공개 2001-268451호 공보

[참조문헌 8] Chye Huat Aw, Bruce A.Wooley, “FA11.2:A 128X128Pixel Standard-CMOS Image Sensor with Electronic Shutter”, ISSCC96/SESSION11/ELECTRONIC IMAGING CIRCUITS/PAPER FA11.2, 1996 ISSCC Digest of Techical Papers, 페이지 180-182

[참조문헌 9] Yoshinori Muramatsu 외,“A Signal-Processing CMOS Image Sensor Using a Simple Analog Operation”, IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL.38, NO.1, JANUARY 2003

[참조문헌 10] 일본 특허 공개 평11-8805호 공보

<관련 출원>

본 발명은 2004년 7월 16일자로 일본특허청에 출원된 일본특허출원 제2004-209887호의 이익을 주장하며, 그 내용은 본 명세서에 참조로서 포함되어 있다.

<기술 분야>

본 발명은, 데이터 처리 방법, 데이터 처리 장치, 복수의 단위 구성 요소가 배열되어 이루어지는 물리량 분포를 검지하기 위한 반도체 장치, 및 전자 기기에 관한 것이다. 보다 상세하게는, 본 발명은 예를 들면 빛이나 방사선 등의 외부로부터 입력되는 전자파에 대해 반응하는 복수의 단위 구성 요소가 배열되어 이루어지고, 전자파들을 단위 구성 요소에 의해 전기 신호로 변환함으로써 취득된 물리량 분포를, 어드레스 제어에 의해 전기 신호로서 선택적으로 판독가능한, 예를 들면 고체 촬상 장치 등의 물리량 분포 검지용의 반도체 장치나 그 밖의 전자 기기에 이용하기에 적합한, 디지털 신호 처리 기술에 관한 것이다.

빛이나 방사선 등의 외부로부터 입력되는 전자파에 대해 반응하는 복수의 단위 구성 요소(예를 들면, 화소)를 라인 형상 혹은 매트릭스 형상으로 배열하여 이루어지는 물리량 분포 검지용 반도체 장치가 여러 분야에서 사용되고 있다.

영상 기기의 분야에서는, 물리량으로서 빛(전자파의 일례)을 검지하는 CCD(Charge Coupled Device)형, MOS(Metal Oxide Semiconductor)형, 또는 CMOS(Complementary Metal-oxide Semiconductor)형의 고체 촬상 장치가 사용되고 있다. 이러한 촬상 장치들은, 단위 구성 요소(고체 촬상 장치에 있어서는 화소)를 사용하여 빛을 전기 신호로 변환함으로써 취득된 물리량 분포를 전기 신호로서 판독한다.

고체 촬상 장치는 증폭형 고체 촬상 장치를 포함한다. 증폭형 고체 촬상 장치는, 전하 생성부에서 생성된 신호 전하에 따른 화소 신호를 생성하는 화소 신호 생성부에 증폭용 구동 트랜지스터를 갖는 증폭형 고체 촬상 소자(APS;Active Pixel Sensor/"이득 셀"이라고도 함)로 구성된 화소를 갖는다. 예를 들면, 대부분의 CMOS형 고체 촬상 장치는 그와 같은 구성을 갖는다.

이와 같은 증폭형 고체 촬상 장치에 있어서, 화소 신호를 외부로 판독하기 위해서는, 복수의 단위 화소가 배열되어 있는 화소부에 대해 어드레스 제어를 행하여, 개개의 단위 화소로부터 판독된 신호를 선택적으로 판독하도록 하고 있다. 즉, 증폭형 고체 촬상 장치는, 어드레스 제어형 고체 촬상 장치의 일례이다.

예를 들면, 단위 화소가 매트릭스 형상으로 배치된 X-Y 어드레스형 고체 촬상 소자의 일종인 증폭형 고체 촬상 소자에서는, 화소 그 자체가 증폭 기능을 갖게 하기 위해, MOS 구조의 능동 소자(MOS 트랜지스터)를 이용하여 화소를 형성하고 있다. 즉, 광전 변환 소자인 포토다이오드에 축적된 신호 전하(광전자)를 능동 소자에 의해 증폭하여, 증폭된 신호 전하를 화상 정보로서 판독한다.

이러한 종류의 X-Y 어드레스형 고체 촬상 소자에서는, 예를 들면, 다수의 화소 트랜지스터가 2차원 행렬 형상으로 다수 배열되어 화소부를 형성하고, 라인(행)마다 혹은 화소마다 입사광에 대응하는 신호 전하의 축적이 시작되고, 그 축적된 신호 전하에 기초한 전류 또는 전압의 신호가 어드레스 지정에 의해 각 화소로부터 차례로 판독된다. MOS형(CMOS형을 포함함) 고체 촬상 소자에 있어서는, 1행분의 화소들을 한번에 액세스하여 행 단위로 화소 신호를 화소부로부터 판독하는 어드레 스 제어 방법이 많이 이용되고 있다.

화소부로부터 판독된 아날로그의 화소 신호는, 필요에 따라, 아날로그-디지털 변환 장치(AD 변환 장치;Analog Digital Converter)에서 디지털 데이터로 변환한다. 이 때문에, 다양한 AD 변환의 구조가 제안되어 있다(예를 들면, 참조문헌 1∼6 참조). 이들 공지 문헌 중에는, 1행분의 화소들을 한번에 액세스하여 화소 신호를 화소부로부터 판독하는 방법에 따라, 수직 열마다 AD 변환부와 그 외의 신호 처리를 행하는 신호 처리부를 배치한 소위 열 병렬 시스템이 채택되고 있다.

화소로부터 출력된 화소 신호에 대해서는, 고화질의 이미지 생성이나 특수한 어플리케이션 이용 등을 위해, 각종 연산 처리가 실행된다. 예를 들면, 상술한 참조문헌 4와 5는 에지(edge) 검출을 위해 이하의 구조를 개시한다. 빛을 검출하는 복수의 화소로부터의 전류를 동시에 출력 버스 상에 출력하고, 그 출력 버스 상에서 가산 또는 감산을 행한다. 이 후, 발생한 전류를 시간 축 방향으로 크기를 갖는 펄스 폭 신호로 변환하고, 이 펄스 폭 신호의 펄스 폭의 클록 수를 서로 수직으로 병렬로 설치된 카운터 회로에서 카운트하여 펄스 폭 신호들을 AD 변환함으로써 가산/감산 결과를 디지털 데이터로 변환한다.

상술한 참조문헌 7은, 아날로그 영역에서 상이한 시점에 취득된 화소 신호들 사이의 차를 생성하고 나서, 그 차를 디지털 데이터(예를 들면, 2치)로 변환함으로써 동체(moving part) 검출을 행하는 구조를 개시한다.

참조문헌 8은 이하의 구조를 개시한다. 화소 내의 용량을 화소 내(inter-pixel) 메모리로서 이용하여, 포토다이오드로 검지한 신호 전하를 일단 화소 내 메 모리에 보유하고 나서 판독함으로써, 전자 셔터 기능을 실현한다. 참조문헌 9는 이하의 구조를 개시한다. 화소 내의 용량을 화소 내 메모리로서 이용하여, 직전의 프레임 신호를 저장하고, 현재의 프레임 신호에 화소 내에서 가산함으로써, 다이나믹 레인지를 확대시키고, 에지 처리를 수행하거나, 혹은 동체 검출을 행한다.

상술한 종류의 처리를 행하는 회로 배치의 측면에서는, 참조문헌 4∼5 및 7~9에 기재된 바와 같이, 이미지 센서 상에 가산/감산 기능 등의 다양한 처리 기능을 설정하는 방법(이 기술은 "온 칩 방법"이라고 함)이 있다. 특히, 화소부로부터 화소 신호를 판독하기 위해, 수직 열마다 신호 처리부를 배치하는 소위 "열 병렬 시스템"의 구조가, 온 칩 방법에 적합하다고 생각되고 있다.

그러나, 상술한 처리를 행하는 종래의 구조에서는, 연산 처리 후의 신호만이 고체 촬상 장치로부터 출력되기 때문에, 고체 촬상 장치로부터 출력되는 비디오 신호를, 연산처리된 신호와 함께 얻을 수 없다는 문제가 있다.

이 문제를 해소하는 구조로서, 예를 들면 참조문헌 10에는, 피사체의 동체 부분만을 검출하는 구조를 고체 촬상 장치 내에 설치하고, 동체를 나타내는 신호와 그 때의 비디오 신호를 동시에 출력하도록 하는 움직임 검출용 고체 촬상 장치가 제안되어 있다.

그러나, 참조문헌 3에 기재된 구조에서는, 동체를 나타내는 신호를 고체 촬상 장치의 외부에 출력할 때에, 신호는 시간 차분 처리 후에 디지털 데이터로 변환할 필요가 있어, 아날로그 영역에서의 시간 차분 처리 기능과 아날로그 처리 완료 신호를 디지털 데이터로 변환하는 AD 변환 기능 둘다를 필요로 한다.

또한, 참조문헌 10에 기재된 구조에서는, 시간 차분 처리 완료 신호를 디지털 데이터로 변환하여 출력할 때에, 2치 데이터로서 출력하고 있다. 따라서, 고체 촬상 장치의 외부에서 적응 처리를 행하고자 한 경우, 다치(multi levels)로 출력하는 경우에 비하여 데이터 취급의 자유도가 낮아진다.

본 발명은, 상기 사정을 감안하여 이루어진 것으로서, 본 발명의 목적은 비디오 신호의 출력과 함께, 연산 처리 완료 데이터를 다치의 디지털 데이터로 출력할 수 있는, 더 간단한 구조를 제공하는 것이다.

본 발명의 일 실시예에 따르면, 본 발명에 따른 데이터 처리 방법은, 복수의 처리 대상 신호의 곱의 합 연산 결과를 나타내는 디지털 데이터를 취득하는 방법이 개시된다. 이 방법에 있어서, 복수의 처리 대상 신호 중의 한쪽에 대한 디지털 데이터를 카운트 처리의 초기값으로 사용하여, 복수의 처리 대상 신호 중의 다른 쪽에 대응하는 전기 신호와 이 다른 쪽 신호에 대한 디지털 데이터를 취득하기 위한 참조 신호를 비교한다.

그리고, 이 비교 처리와 동시에 다운 카운트 모드 및 업 카운트 모드 중의 어느 한쪽의 모드로 카운트 처리를 행하고, 비교 처리가 완료한 시점의 카운트값을 저장한다. 그 다음에, 이 저장된 카운트값을 소정의 타이밍에 연산 완료 데이터로서 출력한다.

또한, 이 연산 완료 데이터의 생성 및 출력과 동시에, 복수의 처리 대상 신 호 중 하나에 기초하여 통상 데이터를 생성하고 출력한다.

본 발명의 다른 실시예에 따르면, 반도체 장치나 전자 기기가 제공되며, 본 발명에 따른 상기 데이터 처리 방법을 실시하는 데 적합한 장치로서, 복수의 아날로그 신호와 이 아날로그 신호를 디지털 데이터로 변환하기 위한 참조 신호를 비교하는 비교부, 복수의 아날로그 신호 중 한쪽에 대한 디지털 데이터를 카운트 동작의 초기값으로 사용하고, 비교부에 의한 비교 처리가 수행되는 동안, 다운 카운트 모드 및 업 카운트 모드의 어느 한쪽의 모드로 카운트 동작을 행하고, 비교부에 의해 수행된 비교 처리가 완료한 시점의 카운트값을 저장하는 카운터부, 및 카운터부에서 저장된 카운트값을 연산 완료 데이터로서 소정의 타이밍에 판독하는 판독 제어부를 갖는 연산 데이터 처리부를 포함한다. 반도체 장치 또는 전자 장치는 또한 복수의 처리 대상 신호 중의 어느 하나에 기초하여 통상 데이터를 생성하고 출력하는 통상 데이터 처리부를 포함한다.

바람직하게는, 반도체 장치 또는 전자 장치는 아날로그 신호를 디지털 데이터로 변환하기 위한 참조 신호를 생성하고, 그 디지탈 데이터를 비교부에 공급하는 참조 신호 생성부, 및 카운터부에 있어서의 카운트 동작의 모드를 제어하는 제어부를 포함할 수 있다.

카운터부는, 업 카운트 모드와 다운 카운트 모드를 전환할 수 있는 공통 카운터 회로로 구성될 수 있다. 또한, 카운터부는 다운 카운트 모드로 카운트 동작을 행하는 다운 카운터 회로와, 업 카운트 모드로 카운트 동작을 행하는 업 카운터 회로로 형성될 수 있다. 두번째 유형의 카운터부는, 회로 구성에 따라, 다운 카운 터 회로에 저장된 카운트값와 업 카운터 회로에 저장된 카운트값의 합을 계산하는 가산 회로를 포함할 수 있다.

본 발명에 따른 반도체 장치에 있어서는, 각각이 비교부와 카운터부로 구성되는 AD 변환 기능을 갖는 복수의 신호 처리부를, 단위 구성 요소의 열의 방향으로 포함할 수 있다.

또한, 비교부는, 단위 신호 생성부에 의해 생성되어 열 방향으로 출력되는 아날로그의 단위 신호를 행 단위로 판독하고, 비교부 및 카운터부는, 행 단위로, 단위 구성 요소의 각각에 대해, 비교부 및 카운터부에 할당된 대응하는 처리를 행할 수 있다. 단위 신호 생성부는 증폭용 반도체 소자를 구비할 수 있다.

전하 생성부가, 전자파로서의 빛을 수광하고, 이 수광한 빛에 대응하는 전하를 생성하는 광전 변환 소자를 가지면, 반도체 장치를, 광학 이미지를 취득하는 고체 촬상 장치로서 구성할 수 있다.

컬러 화상 촬상용으로 반도체 장치에 색 분해 필터가 설치되는 경우에는, 색 분해 필터를 형성하는 각각의 컬러 필터의 배치에 기초하여, 곱의 합 연산의 대상으로 되는 복수의 신호가 동일한 색의 컬러 필터를 갖도록, 단위 구성 요소들의 각각의 위치를 지정할 수 있다.

<발명을 실시하기 위한 최선의 형태>

이하, 도면을 참조하여 본 발명의 실시예에 대해 상세하게 설명한다. 이하의 설명에서는, X-Y 어드레스형 고체 촬상 장치의 일례인, CMOS 촬상 소자를 디바이스로서 사용한다. 모든 CMOS 촬상 소자가 NMOS 혹은 PMOS로 이루어지는 것을 가 정한다.

그러나, CMOS형 촬상 소자의 사용은 단지 일례이며, 본 발명에서 사용되는 디바이스는 MOS형 촬상 디바이스에 한정되지 않는다. 빛이나 방사선 등의 외부로부터 입력되는 전자파에 대해 반응하는 복수의 단위 구성 요소를 라인 형상 혹은 매트릭스 형상으로 배열하여 이루어지는 물리량 분포 검지용 반도체 장치의 모두에, 후술하는 모든 실시예를 마찬가지로 적용할 수 있다.

<제1 실시예; 고체 촬상 장치의 구성>

도 1은, 본 발명의 제1 실시예에 따른 CMOS 고체 촬상 장치(CMOS 이미지 센서)의 개략 구성도이다. 또한, 이 CMOS 고체 촬상 장치는, 본 발명에 따른 전자 기기의 일 양태이기도 하다.

고체 촬상 장치(1)는, 입사 광량에 따른 전기 신호를 출력하는 포토다이오드 등의 광전 변환 소자(전하 생성부의 일례)를 포함하는 복수개의 화소가 행 및 열로 배열된(즉, 2차원 매트릭스 형상의) 화소부를 포함하고, 각 화소로부터의 신호 출력이 전압 신호이다. CDS(Correlated Double Sampling;상관 2중 샘플링) 처리 기능부와 디지털 변환부(ADC;Analog Digital Converter) 등의 데이터 처리부가 서로 병렬로 개별적인 열들에 설치되어 있다.

이것은 수직 열의 수직 신호선(19)에 대해 실질적으로 서로 병렬로 복수의 CDS 처리 기능부와 디지털 변환부가 설치되어 있는 것을 의미한다. 예를 들면, CDS 처리 기능부와 디지털 변환부가 서로 병렬로 설치되어 있는 전형예로서는, 컬럼형 촬상 센서가 있다. 이러한 타입의 촬상 센서에 있어서, 촬상부의 출력측에 설치한 컬럼 영역 내에 CDS 처리 기능부와 디지털 변환부가 수직하여 열마다 서로 병렬로 설치되어 있고, 신호들은 순차적으로 출력측으로 판독된다. 대안으로, 다른 형태를 갖는 촬상부를 사용할 수 있다. 예를 들면, 인접하는 복수(예를 들면, 2개)의 수직 신호선(19)(수직 열)에 대해 1개의 CDS 처리 기능부와 디지털 변환부를 할당할 수 있거나, 또는 N개의 그외의 라인들에 (N은 플러스의 정수) N개분의 수직 신호선(19)(수직 열)에 대해 1개의 CDS 처리 기능부와 1개의 디지털 변환부를 할당할 수 있다.

컬럼형 이외의 임의의 형태들에 있어서, 복수의 수직 신호선(19)(수직 열)에 대해 1개의 CDS 처리 기능부와 1개의 디지털 변환부를 공통으로 사용하는 구성으로 되기 때문에, 화소부(10)측으로부터의 복수 열의 신호 라인(19)에 대한 화소 신호를 1개의 CDS 처리 기능부와 1개의 디지털 변환부에 공급하는 전환 회로(스위치)를 설치한다. 후속단의 처리에 따라, 출력 신호를 저장하는 메모리를 필요로 할 수도 있다.

복수의 수직 신호선(19)(수직 열)에 대해 1개의 CDS 처리 기능부와 1개의 디지털 변환부를 할당함으로써, 화소 열 단위로 판독한 후에 각 화소 신호들 상에서 신호 처리를 행할 수 있다. 따라서, 마찬가지의 신호 처리를 각 단위 화소 내의 화소 신호 상에서 행하는 것과 비교하여, 각 단위 화소 내의 구성을 간소화할 수 있고, 이미지 센서의 다화소화, 소형화, 및 저비용화를 구현할 수 있다.

또한, 서로 병렬로 수직하여 배치된 복수의 신호 처리부는 1행분의 화소 신호를 동시에 처리할 수 있다. 이 때문에, 출력 회로측이나 디바이스의 외부에서 1 개의 CDS 처리 기능부와 1개의 디지털 변환부에 의해 처리를 행하는 경우와 비교하여, 신호 처리부를 저속으로 동작시킬 수 있어, 소비 전력, 대역 성능, 및 노이즈의 면에서 더욱 유리하다. 반대로 말하면, 소비 전력 및 대역 성능을 동일하게 하는 경우, 센서 전체의 고속 동작이 가능하게 된다.

컬럼형 촬상 센서는, 저속으로 동작할 수 있어 소비 전력, 대역 성능 또는 노이즈의 면에서 유리하며, 또한 전환 회로(스위치)가 불필요한 이점도 있다. 이하의 실시예에서는, 특별히 언급이 없는 한, 컬럼형 촬상 센서를 사용한다.

도 1에 도시한 바와 같이 제1 실시예의 고체 촬상 장치(1)는, 화소 형상이 대체로 정방형인 복수의 단위 화소(3)가 행 및 열로(즉, 정방 격자 형상으로) 배열된 화소부(촬상부)(10)와, 화소부(10)의 외측에 설치된 구동 제어부(7)와, 컬럼 처리부(26)와, 이 컬럼 처리부(26)에 AD 변환용 참조 전압을 공급하는 참조 신호 생성부(27)와, 출력 회로(28)를 포함한다.

화소부(10)의 각 전하 생성부(포토다이오드 등)의 전자파(본 예에서는 빛)를 수광하는 수광면 상에는, 컬러 화상을 촬상하기 위해 색 분해 필터를 형성하는 복수 색의 컬러 필터 중 어느 하나가 설치되어 있다. 도 1에 도시한 예에는, 소위 베이어(Bayer) 배열을 갖는 기본형 컬러 필터를 이용하고, 정방 격자 형상으로 배치된 단위 화소(3)가 적(R), 녹(G), 청(B)의 3색 컬러 필터(원색 필터)에 대응하도록 배치되어 화소부(10)를 구성하고 있다. 모노크롬 촬상을 수행하는 경우에는, 색 분해 필터가 제공되지 않는다.

컬럼 처리부(26)의 전단 또는 후단에는, 필요에 따라 신호 증폭 기능을 갖는 AGC(Auto Gain Control) 회로를 컬럼 처리부(26)가 배치된 곳과 동일한 반도체 영역에 설치하는 것도 가능하다. 컬럼 처리부(26)의 전단에서 AGC를 행하는 경우에는 아날로그 증폭이 수행되고, 컬럼 처리부(26)의 후단에서 AGC를 행하는 경우에는 디지털 증폭이 수행된다. n-비트의 디지털 데이터를 직접적으로 증폭하면, 계조가 손상될 가능성이 있다. 그 때문에, 디지털 변환을 수행하기 전에, 신호에 대해 아날로그 증폭을 먼저 수행하는 것이 바람직하다.

본 실시예 특유의 구성으로서, 수평 주사 회로(12), 컬럼 처리부(26), 및 참조 신호 생성부(27)가 2개의 블록들에 배치되어 있다. 디바이스를 위에서 볼 때에는, 이들의 기능부들은, 화소부(10)에 대해 열 방향의 한쪽의 에지측(도 1의 하부의 출력측)과 다른 쪽의 에지측(도 1의 상부)에 배치되어 있다.

도 1의 상측에 배치된 통상 데이터 처리부(11A)는, 곱의 합 연산 처리에서 사용하는 복수의 신호 중 하나에 기초하여 통상의 비디오 데이터를 생성하고 출력하기 위한 블록이다. 도 1의 하측에 배치된 연산 데이터 처리부(11B)는, 복수의 처리 대상의 화소 신호에 기초하여 곱의 합 연산 결과의 디지털 데이터를 생성하고 출력하는 블록이다. 각 데이터 처리부(11A, 11B)에 속하는 각 기능부들은 서로 독립적으로 동작 가능하다.

개별적인 블록(데이터 처리부)들 각각에 대해 설명하는 경우에는, 수평 주사 회로(12), 컬럼 처리부(26), 및 참조 신호 생성부(27)에 서브-참조 부호 A, B를 붙인다. 2개 블록들에 대해 공통으로 설명하는 경우에는, 서브-참조 부호 A, B를 붙이지 않고 설명한다.

구동 제어부(7)는 화소부(10)로부터의 신호를 순차적으로 판독하기 위한 제어 회로 기능을 구비하고 있다. 예를 들면, 구동 제어부(7)는, 열 어드레스 또는 열 주사를 제어하는 수평 주사 회로(열 주사 회로)(12), 행 어드레스와 행 주사를 제어하는 수직 주사 회로(행 주사 회로)(14), 및 예를 들어 내부 클록을 생성하는 기능을 갖는 통신/타이밍 제어부(20)를 포함한다.

또한, 도시를 생략하지만, 고속 클록 생성부의 일례로서, 입력된 클록 주파수보다 고속의 클록 주파수의 펄스를 생성하는 클록 변환부를 설치할 수도 있다. 통신/타이밍 제어부(20)는, 단자(5a)를 통해 입력되는 입력 클록(마스터 클록) CLK0 및 클록 변환부에서 생성된 고속 클록에 기초하여 내부 클록을 생성한다.

클록 변환부에서 생성된 고속 클록에 기초한 신호를 이용함으로써, AD 변환 처리를 고속으로 동작시킬 수 있다. 고속 클록을 이용하여, 고속의 계산을 필요로 하는 움직임 추출 또는 압축 처리를 행할 수 있다. 또한, 컬럼 처리부(26)로부터 출력되는 패러렐 데이터를 시리얼 데이터로 변환하여 장치(1) 외부로 비디오 데이터 D1를 출력할 수도 있다. 이러한 구성으로, AD 변환된 디지털 데이터의 비트들의 수보다 적은 단자들의 수를 가지고 고속 동작을 구현할 수 있다.

클록 변환부(도시 생략)는, 입력된 클록 주파수보다 고속의 클록 주파수를 갖는 펄스를 생성하는 내장형 체배(multiplier) 회로를 구비한다. 이 클록 변환부는, 통신/타이밍 제어부(20)로부터 저속 클록 CLK2을 수취하고, 이 저속 클록 CLK2에 기초하여 2배 이상 높은 주파수를 갖는 클록을 생성한다. 클록 변환부의 체배 회로로서는, k1을 저속 클록 CLK2의 주파수의 배수라 했을 때 k1 체배 회로를 설치 할 수 있고, 주지의 각종 회로를 이용할 수 있다.

도 1에서는, 간단히 하기 위해 행 및 열의 일부를 생략하여 도시하고 있지만, 현실에서는, 각 행이나 각 열에, 수십 내지 수천의 단위 화소(3)가 화소부(10)에 배치된다. 이 단위 화소(3)는, 전형적으로는, 수광 소자(전하 생성부)로서의 포토다이오드와, 증폭용 반도체 소자(예를 들면, 트랜지스터)를 갖는 화소내 앰프(inter-pixel amplifier)로 구성된다.

화소내 앰프로서는, 예를 들면 플로팅 디퓨전 앰프를 이용할 수 있다. 일례로서는, 포토다이오드 등의 광전 변환 소자를 갖는 전하 생성부에 대해, 전하 판독부(전송 게이트/판독 게이트)의 일례인 판독 선택용 트랜지스터, 리셋 게이트의 일례인 리셋 트랜지스터, 수직 선택용 트랜지스터, 및 플로팅 디퓨전의 전위 변화를 검지하는 검지 소자의 일례인 소스 폴로워(source-follower) 등의 증폭용 트랜지스터를 갖는, CMOS 센서에서 일반적으로 사용되는 4개의 트랜지스터들로 이루어지는 화소내 앰프를 이용할 수 있다.

혹은, 일본 특허 제2708455호 공보에 기재된 바와 같이, 전하 생성부에 의해 생성된 신호 전하에 대응하는 신호 전압을 증폭하기 위한, 드레인선(DRN)에 접속된 증폭용 트랜지스터, 전하 생성부를 리셋하기 위한 리셋 트랜지스터, 수직 시프트 레지스터로부터 전송 배선(TRF)을 통해 주사되는 판독 선택용 트랜지스터(전송 게이트)의 3개의 트랜지스터를 갖는 화소내 앰프를 사용할 수도 있다.

구동 제어부(7)의 다른 구성 요소로서, 수평 주사 회로(12), 수직 주사 회로(14), 및 통신/타이밍 제어부(20)가 설치되어 있다. 수평 주사 회로(12)는, 컬럼 처리부(26)로부터 카운트값을 판독하는 판독 주사 기능을 갖는다. 구동 제어부(7)를 형성하는 각 요소는, 화소부(10)와 함께, 반도체 집적 회로 제조 기술과 마찬가지의 기술을 이용하여 단결정 실리콘 등의 반도체 영역에 일체로 형성되어, 그 결과 반도체 시스템의 일례인 고체 촬상 디바이스(촬상 장치)를 형성한다.

단위 화소(3)는, 행 선택을 위한 행 제어선(15)을 통해 수직 주사 회로(14)에 접속되어 있고, 또한 수직 신호선(19)을 통해 컬럼 AD 회로(25)가 수직 열마다 설치되어 있는 컬럼 처리부(26)와 접속되어 있다. 행 제어선(15)은 수직 주사 회로(14)로부터 화소에 들어가는 배선 전반을 나타낸다.

본 실시예에 있어서, 연산 데이터 처리부(11B)에 배치된 컬럼 AD 회로(25B)는, 그 자체로, 복수의 신호의 곱의 합 연산 결과인 디지털 데이터를 취득하는 데이터 처리 기능을 갖는다.

수평 주사 회로(12)와 수직 주사 회로(14)의 각각은, 후술한 바와 같이 디코더를 포함하여 구성되고, 통신/타이밍 제어부(20)로부터 공급되는 제어 신호 CN1, CN2에 응답하여 처리 대상의 화소 신호들을 판독하기 시작한다. 이 때문에, 행 제어선(15)에는, 단위 화소(3)를 구동하기 위한 다양한 펄스 신호들(예를 들면, 리셋 펄스 RST, 전송 펄스 TRF, 및 DRN 제어 펄스 DRN)이 포함된다.

본 실시예에 있어서, 통신/타이밍 제어부(20)와 수직 주사 회로(14)는, 곱의 합 연산 처리 대상인 복수의 단위 화소(3)의 위치들을 지정하고, 복수의 화소 신호를 이 지정된 단위 화소(3)로부터 컬럼 처리부(26B)에 입력시키는 단위 신호 선택 제어부를 형성한다.

통신/타이밍 제어부(20)는, 도시하지 않았지만, 각부의 동작에 필요한 클록과 소정의 타이밍의 펄스 신호를 공급하는 타이밍 제너레이터 TG(판독 어드레스 제어 장치의 일례)의 기능 블록과, 단자(5a)를 통해 마스터 클록 CLK0을 수취하고, 또한 단자(5b)를 통해 동작 모드를 명령하는 데이터 DATA를 수취하고, 또한 고체 촬상 장치(1)에 관한 정보를 포함하는 데이터를 출력하는 통신 인터페이스의 기능 블록을 구비한다. 예를 들면, 통신/타이밍 제어부(20)는 수평 어드레스 신호를 수평 디코더로, 수직 어드레스 신호를 수직 디코더로 출력하고, 각 디코더는 대응하는 어드레스 신호를 받아서 대응하는 행 혹은 열을 선택한다.

이 때, 단위 화소(3)를 2차원 매트릭스 형상으로 배치하고 있기 때문에, 화소 신호들과 화소 데이터의 고속 판독을 이하의 방식으로 수행하는 것이 바람직하다. 화소 신호 생성부(5)에 의해 생성되어 수직 신호선(19)을 통해 열 방향으로 출력되는 아날로그 화소 신호를 행 단위로 액세스하여 수신하는 수직 스캔을 행하고, 그 다음에 화소 신호(본 실시예에서는 디지털 화소 데이터)를 행 방향으로 액세스하여 출력측으로 판독하는 수평 스캔을 행한다. 화소 신호 및 화소 데이터의 판독은 스캔 판독에 제한되지 않고, 판독하고자 하는 단위 화소(3)를 직접 어드레스 지정하고, 필요한 단위 화소(3)에 관한 정보만을 판독함으로써 랜덤 액세스를 수행할 수 있다.

제1 실시예의 통신/타이밍 제어부(20)에서는, 단자(5a)를 통해 입력되는 마스터 클록 CLK0과 동일한 주파수의 클록 CLK1과, 클록 CLK1을 2분주한 클록이나 더 분주한 저속의 클록을 예를 들면 수평 주사 회로(12), 수직 주사 회로(14), 및 컬 럼 처리부(26) 등의 구성요소들에 공급한다. 이하, 마스터 클록을 2분주한 클록이나 그 이하의 주파수의 클록 전반을 "저속 클록 CLK2"라 한다.

수직 주사 회로(14)는, 화소부(10)의 행을 선택하고, 그 선택된 행에 필요한 펄스를 공급한다. 예를 들면, 도시를 생략하지만, 수직 주사 회로(14)는 판독되어질 화소부(10)의 행을 규정하는 수직 디코더, 및 수직 디코더에서 규정된 판독 어드레스(행)에서의 단위 화소(3)에 대응하는 행 제어선(15)에 펄스를 공급함으로써 판독된 행들을 구동하는 수직 구동 회로를 포함한다. 수직 디코더는, 신호를 판독하는 행 뿐만 아니라, 전자 셔터에 사용된느 행도 선택한다.

수평 주사 회로(12)는, 저속 클록 CLK2에 동기하여 컬럼 처리부(26)의 컬럼 AD 회로(25)를 순차적으로 선택하고, 대응하는 신호를 수평 신호선(수평 출력선)(18)으로 출력한다. 도시를 생략하지만, 판독되어질 열을 규정하는(컬럼 처리부(26) 내의 컬럼 AD 회로(25)) 수평 디코더, 및 수평 디코더에서 규정된 판독 어드레스에 따라, 컬럼 처리부(26)의 각 신호를 수평 신호선(18)에 출력하는 수평 구동 회로를 포함한다. 컬럼 AD 회로(25)가 취급하는 비트 수가 n(n은 플러스의 정수)인 경우, 예를 들면 10(=n)비트이면, 수평 신호선(18)은 10개의 선들을 포함한다.

상술한 바와 같은 구성의 고체 촬상 장치(1)에 있어서, 각 수직 열의 단위 화소(3)로부터 출력된 화소 신호는, 수직 신호선(19)을 통해, 통상 데이터 처리부(11A) 및 연산 데이터 처리부(11B)의 컬럼 처리부(26)의 대응하는 컬럼 AD 회로(25)에 공급된다.

컬럼 처리부(26)와 수평 주사 회로(12) 사이의 신호 경로 상에는, 대응하는 수직 신호선(19)에 대해 드레인 단자가 접속된 부하 MOS 트랜지스터(도시되지 않음)를 포함하는 부하 트랜지스터부가 배치되고, 각 부하 MOS 트랜지스터의 구동을 제어하는 부하 제어부(부하 MOS 컨트롤러)가 설치되어 있다.

단위 화소(3)를 형성하는 증폭용 트랜지스터는 대응하는 수직 신호선(19)에 접속되어 있고, 수직 신호선(19)은 각 수직 열의 부하 MOS 트랜지스터의 드레인에 접속되고, 모든 부하 MOS 트랜지스터들의 게이트 단자에는, 부하 제어부로부터의 부하 제어 신호 CT1d가 입력된다. 신호 판독 시에는, 대응하는 증폭용 트랜지스터에 접속된 부하 MOS 트랜지스터에 의해 소정의 정전류가 계속해서 흐른다.

통상 데이터 처리부(11A)의 컬럼 처리부(26A)의 각 컬럼 AD 회로(25A)는, 1열분의 화소의 신호를 순차적으로 받고, 그 신호를 처리한다. 예를 들면, 각 컬럼 AD 회로(25A)는, 아날로그 신호를, 예를 들면 저속 클록 CLK2를 이용하여, 예를 들면 10비트의 디지털 데이터로 변환하는 ADC(Analog Digital Converter) 회로를 갖는다.

연산 데이터 처리부(11B)에 속하는 컬럼 처리부(26B)의 각 컬럼 AD 회로(25B)는, 통신/타이밍 제어부(20)와 수직 주사 회로(14B)에 의해 기능하는 단위 신호 선택 제어부에서 지정된 화소 위치에서의 곱의 합 연산 처리 대상인 복수의 화소 신호(반드시 동일 수직 열 방향에 있을 필요는 없음)를 순차적으로 받고, 그 복수의 화소 신호에 기초하여 곱의 합 연산을 수행한다. 컬럼 AD 회로(25B)는 결과의 값을 디지털 데이터로 변환한다. 예를 들면, 각 컬럼 AD 회로(25B)는, 아날로그 신호를, 예를 들면 저속 클록 CLK2에 기초하여 10비트의 디지털 데이터로 변환 하면서 곱의 합 연산을 행하는 연산 기능을 갖는 ADC(Analog Digital Converter) 회로를 갖는다.

ADC 회로의 구성에 대한 상세한 설명은 이하에 주어진다. AD 변환이 다음과 같이 수행된다. 비교부(전압 비교부)에 램프 참조 신호(참조 전압) RAMP를 공급하고, 동시에 클록 신호에서의 카운트를 시작한다. 수직 신호선(19)을 통해 입력된 아날로그의 화소 신호를 참조 신호(RAMP)와 비교하여 펄스 신호가 얻어질 때까지 카운트함으로써 AD 변환을 행한다.

이 때, 회로 구성을 변경함으로써, AD 변환 외에도, 수직 신호선(19)을 통해 입력된 전압 모드의 화소 신호에 대해, 화소 리셋 직후의 신호 레벨(노이즈 레벨)과 수광 광량에 기초한 트루(true) 신호 레벨 Vsig 사이의 차분을 취할 수 있다. 이에 의해, 고정 패턴 노이즈(FPN; Fixed Pattern Noise) 또는 리셋 노이즈와 같은 노이즈 신호 성분을 제거할 수 있다.

이 컬럼 AD 회로(25)로 디지털화된 화소 데이터는, 수평 주사 회로(12)로부터 공급된 수평 선택 신호에 의해 구동되는 도시하지 않은 수평 선택 스위치를 통해 수평 신호선(18)에 전달되고, 다시 출력 회로(28)에 입력된다. 10비트 디지탈 데이터는 일례이고, 비트들의 수는 10비트 미만(예를 들면 8비트)일수도 있고 또는 10비트를 초과하는 비트 수(예를 들면 14비트)일 수도 있다.

이와 같은 구성에 의해, 전하 생성부로서의 수광 소자(포토다이오드와 같은 광전 변환 소자)가 행렬 형상으로 배치된 화소부(10)로부터는, 각각의 열로부터 화소 신호가 순차적으로 출력된다. 그리고, 수광 소자가 행렬 형상으로 배치된 화소 부(10)에 대응하는 1개의 화상 즉 프레임 화상이, 화소부(10) 전체의 화소 신호의 집합으로 나타나게 된다.

<컬럼 AD 회로와 참조 신호 생성부의 상세>

참조 신호 생성부(27)는 DA 변환 회로(DAC;Digital Analog Converter)(27a)를 포함한다. DA 변환 회로(27a)는 통신/타이밍 제어부(20)로부터의 제어 데이터 CN4로 나타내어지는 초기값으로부터, 통신/타이밍 제어부(20)로부터의 카운트 클록 CKdac에 동기하여, 계단 형상의 톱니파(램프 파형)을 생성하고, 컬럼 처리부(26) 개개의 컬럼 AD 회로(25)에, 이 생성한 톱니파를 AD 변환용 참조 신호(ADC 기준 신호)(RAMP)로서 공급한다. 도시를 생략하고 있지만, 노이즈 방지용 필터를 설치할 수도 있다.

이 계단 형상의 톱니파는, 클록 변환부(23)로부터 공급된 고속 클록, 예를 들면 체배 회로에서 생성되는 체배 클록에 기초하여 생성되고, 단자(5a)를 통해 입력되는 마스터 클록 CLK0에 기초하여 톱니파가 생성되는 것보다 고속으로 변화시킬 수 있다.

통신/타이밍 제어부(20)로부터 참조 신호 생성부(27)의 DA 변환 회로(27a)에 공급하는 제어 데이터 CN4는, 각각의 비교 처리마다의 램프 전압의 기울기(변화의 정도; 전압이 시간에 대해 변화하는 양)을 나타내는 정보를 포함하고 있다. 구체적으로는, 각각의 카운트 동작에 대한 전압 변화량을 설정하고, 단위 시간(카운트 클록 CKdac)마다 카운트값을 변화시킨다.

예를 들면, DA 변환 회로(27a)는, 제어 데이터 CN4에 포함되어 있는 초기값 을 나타내는 전압(예를 들면 3.0V)을 각각의 카운트 클록 CKdac마다 ΔRAMP씩 저하시킨다. 카운트 클록 CKdac의 주기를 조정함으로써 전압의 기울기를 바꿀 수 있다. 예를 들면, 기준 클록에 대해 1/m 분주한 클록을 사용하면 기울기는 1/m로 된다. 카운터부(254)에서의 카운트 클록(CK0)이 동일하면, 카운트값은 동일한 화소 전압에 대해 m배로 커진다. 즉 계수로서 m을 설정할 수 있다. 즉, 참조 신호(RAMP)의 기울기를 변경함으로써, 후술하는 곱의 합 연산의 계수를 조정할 수 있다.

혹은, 다른 유형의 회로를 사용할 수 있다. 예를 들면, 참조 신호 생성부(27)에 공급되는 카운트 클록 CKdac의 주기를 고정시키면서, 카운터 출력값을 x, 제어 데이터 CN4에 포함되어 있는 램프 전압의 기울기(변화율)를 β라 하면 y=α(초기값)-β*x에 의해 산출되는 전위를 출력한다. 이러한 방식으로, 제어 데이터 CN4에 포함되어 있는 램프 전압의 기울기(변화율)를 나타내는 정보에 의해, 각각의 카운트 클록 CKdac마다의 전압 변화분(ΔRAMP(=β))을 조정할 수 있다.

동일한 처리 대상의 화소 신호의 기준 신호 레벨과 트루(true) 신호 성분 레벨 사이의 차를 구하는 신호 차분 처리시에는, 각각의 비교 처리에 사용되는 램프 전압의 기울기(변화율)의 절대값의 크기를 동일하게 설정하는 것이 바람직하다.

신호 차분 처리에서 구해지는 복수의 처리 대상 신호(본 예에서는 화소 신호)에 대해 공간 차분 처리 또는 시간 차분 처리를 행하는 경우에는, 처리 대상 신호에 대한 램프 전압의 기울기(변화율)의 절대값의 크기를 동일하게 설정해도 되고, 그 램프 전압의 기울기(변화율)의 절대값의 크기를 다르게 설정할 수도 있다.

기울기(변화율)의 절대값의 크기를 다르게 설정함으로써, 각 단위 화소(3)로부터 공급되는 화소 신호(자세하게는 트루 신호 성분)에 계수를 곱한 후에 (부호도 포함) 총합을 구하는 기능, 즉 곱의 합 연산을 실현할 수 있다. 이 때, 3 이상의 화소 신호에 대해 공간 차분 처리 또는 시간 차분 처리를 행하는 경우에는, 기울기(변화율)의 절대값의 크기를 동일하게 하는 램프 전압과 비교되는 화소 수와 상이한 기울기의 값을 갖는 램프 전압과 비교되는 화소 수는 원하는 방식으로 선택될 수 있다.

기울기(변화율)의 절대값의 크기를 상이한 것으로 설정하기 위한 구성으로서는, 이하의 유형들의 원하는 회로를 이용할 수 있다. 통신/타이밍 제어부(20)로부터 참조 신호 생성부(27)에 공급하는 참조 신호 RAMP(ADC 기준 신호) 생성용 카운트 클록을, 카운터부(254)가 사용하는 카운트 클록 CK0과는 독립적으로, DAC용 카운트 클록 CKdac 으로서 공급하고, 카운트 클록 CKdac의 주기(주파수)를 행마다 조정함으로써, 행마다 상이한 참조 신호(RAMP)를 전압 비교부(252)에 공급하도록 하면 된다. 혹은, 참조 신호 생성부(27)에 공급되는 카운트 클록 CKdac의 주기를 일정하게 하면서, 제어 데이터 CN4에 포함되어 있는 램프 전압의 기울기(변화율)를 나타내는 정보에 의해, 1개의 카운트 클록 CKdac마다의 전압 변화분 ΔRAMP을 조정한다.

컬럼 AD 회로(25)는, 참조 신호 생성부(27)의 DA 변환 회로(27a)에서 생성되는 참조 신호 RAMP와, 행 제어선(15)(H0, H1, …)의 단위 화소(3)로부터 수직 신호선(19)(V0, V1, …)을 경유하여 얻어지는 아날로그의 화소 신호를 비교하는 전압 비교부(비교부)(252)를 포함한다. 컬럼 AD 회로(25)는 전압 비교부(252)가 비교 처리를 완료하기까지의 시간을 카운트하고, 카운트 결과를 저장하는 카운터부(254)를 또한 포함한다. 즉, 컬럼 AD 회로(25)는 n-비트 AD 변환 기능을 갖고 있다.

통신/타이밍 제어부(20)는, 화소 신호의 리셋 성분 ΔV 또는 신호 성분 Vsig의 어느 것에 대해 전압 비교부(252)에서 비교 처리를 행하고 있는지에 따라 카운터부(254)에서 사용되는 카운트 처리의 모드를 제어하는 기능을 갖는다. 이 통신/타이밍 제어부(20)로부터 각 컬럼 AD 회로(25)의 카운터부(254)에는, 카운터부(254)가 다운 카운트 모드로 동작하는 것인지 또는 업 카운트 모드로 동작하는 것인지를 나타내기 위한 모드 제어 신호 CN5와, 카운터부(254)에 저장된 카운트값을 초기값으로 리셋하는 리셋 제어 신호 CN6가 입력된다.

전압 비교부(252)의 한쪽 입력 단자 RAMP에는 참조 신호 생성부(27)에서 생성되는 계단 형상의 참조 신호 RAMP가 입력되고, 전압 비교부(252)의 다른 쪽의 입력 단자는 대응하는 수직 신호선(19)에 접속되어, 화소부(10)로부터의 화소 신호 전압을 수취한다. 전압 비교부(252)로부터의 출력 신호는 대응하는 카운터부(254)에 공급된다.

카운터부(254)의 클록 단자 CK에는 통신/타이밍 제어부(20)로부터 카운트 클록 CK0이 입력되고 있다.

카운터부(254)의 구성에 대해서는 도시를 생략하지만, 래치로 구성된 데이터 기억부(255)의 배선 형태를 동기 카운터로 변경함으로써 카운터부를 실현할 수 있고, 1개의 카운트 클록 CK0를 수신하는 것에 의해 내부 카운트를 수행한다. 카운 트 클록 CK0도, 계단 형상의 전압 파형과 마찬가지로, 클록 변환부(23)로부터의 고속 클록(예를 들면, 체배 클록)에 기초하여 생성되어, 단자(5a)를 통해 입력되는 마스터 클록 CLK0보다 고속으로 동작할 수 있다.

n개의 래치의 조합으로 n-비트의 카운터부(254)를 실현할 수 있고, 참조문헌 1에 개시된 바와 같이, 각각 n개의 래치를 각지며, 2개의 블록으로 형성된 데이터 기억부(255)의 회로 규모의 반으로 감소된다. 또한, 카운터부(24)를 제공할 필요가 없게 되므로, 전체적인 구성이 상술한 참조문헌 1에 개시되는 구성보다 대폭 작아지게 된다.

제1 실시예의 카운터부(254)에 대한 상세한 설명을 후술하지만, 카운터부(254)의 주요 특징은 다음과 같다. 카운트 모드에 상관없이 공통의 업/다운 카운터(U/D CNT)를 이용하여, 동일한 화소 신호 혹은 물리적인 성질이 동일한 복수의 화소 신호에 대해 다운 카운트 동작과 업 카운트 동작을 전환하여 카운트를 수행할 수 있다.

카운터부(254)는, 카운트의 오버 플로우를 검지할 수 있거나, 또는 플러스 마이너스의 부호(+/-)를 처리할 수 있도록 구성된다. 예를 들면, 오버 플로우용 잉여(surplus) 비트를 부가하거나, 자리 올림(carry), 또는 자리 빌림(borrow)의 비트를 이용하기도 하는 등, 공지의 기술을 이용함으로써, 오버 플로우 또는 부호 처리를 용이하게 취급할 수 있다.

단위 화소(3)로부터 출력되는 화소 신호는, 통상적으로, 유효한 트루 신호 성분뿐만 아니라 리셋 성분을 포함하고 있다. 시계열적으로는 우선 리셋 성분(기 준 성분)이 나타난 후에, 리셋 성분에 중첩된 유효한 트루 신호 성분이 나타난다. 리셋 성분 레벨과 리셋 성분에 중첩된 유효한 트루 신호 성분 사이의 차가 유효한 트루 신호 성분으로 된다.

이 때문에, 화소 신호에 대한 유효한 트루 신호 성분 Vsig의 디지털 데이터를 얻기 위해서는, 동일한 화소 신호 Vx에 대해, 기준 성분(리셋 성분 ΔV)과 트루 신호 성분에 대해 카운트 처리하여 AD 변환을 행하는 때에, 기준 성분과 트루 신호 성분 중의 한쪽(통상은 리셋 성분)에 대해 취득한 디지털 데이터를 다른 쪽(통상은 신호 성분) 카운트 처리의 초기값으로 이용한다. 이러한 구성에 의해, 다른 쪽의 카운트 처리로써 AD 변환을 한 후에는, 자동적으로 쌍방의 차분 결과의 디지털 데이터를 취득할 수 있게 된다. 즉, 기준 성분과, 아날로그 신호의 신호 성분 사이의 차를 디지털 데이터로 변환할 수 있다. 이들 연산 처리 모드의 전환은, 수평 주사 회로(12)와 수직 주사 회로(14)의 주사 패턴을 통신/타이밍 제어부(20)의 제어하에서 조정함으로써 실현할 수 있다.

연산 데이터 처리부(11B)의 컬럼 AD 회로(25B)에 있어서는, 물리적인 성질이 동일한 상이한 복수의(예를 들면, 화소 위치가 상이하거나 혹은 동일 화소 위치의 촬상 시각이 상이함) 화소 신호에 대해, 카운트 모드의 조합을 동일하게 하여 카운트 동작을 반복하여 행함으로써, 복수의 화소 신호에 대한 가산 연산을 실현할 수 있다. 또한, 컬럼 AD 회로(25B)에서는, 카운트 모드의 조합을 변경하여(구체적으로는 조합을 반대로 하여) 복수의 상이한 화소 신호들에 대해 카운트 동작을 반복하여 행함으로써, 복수의 화소 신호에 대한 차분(감산) 연산을 실현할 수 있다. 이들 연산 처리 모드의 전환은, 수평 주사 회로(12B)와 수직 주사 회로(14B)의 주사 패턴을 통신/타이밍 제어부(20)에 제어하에서 조정함으로써 실현할 수 있다.

예를 들면, 카운터부(254B)에서는, 복수의 단위 화소(3)의 화소 신호에 대해 각각 카운트 처리를 수행하여 AD 변환을 행할 때에, 각 화소 신호 중 하나에 대해 취득한 디지털 데이터를 다른 화소 신호(두번째 카운트 처리의 대상이 되는 신호)의 카운트 처리의 초기값으로 이용한다. 그 결과, 다른 쪽 화소 신호에 대해 카운트 처리하여 AD 변환을 행한 후에는, 2개의 화소 신호들에 대한 곱의 합 연산 결과로서의 디지털 데이터를 자동적으로 취득할 수 있다.

이 경우에, 동일한 카운트 모드를 사용함으로써, 두 번째 카운트 처리시에 얻어지는 카운트값은, 복수의 단위 화소(3)의 화소 신호(자세하게는 트루 신호 성분)에 대한 가산 결과로서의 디지털 데이터이다. 이에 대해, 상이한 카운트 모드(반대 모드)를 사용함으로써, 두번째 카운트 처리시에 얻어지는 카운트값은, 복수의 단위 화소(3)의 화소 신호에 대한 감산 결과의 디지털 데이터이다. 3개 이상의 화소를 처리하는 경우, 이들을 조합하는 것도 가능하고, 각 단위 화소(3)로부터의 화소 신호(자세하게는 트루 신호 성분)에 대해, 부호도 포함한 총합을 구하는 기능, 즉 곱의 합 연산을 실현할 수 있다.

제1 실시예의 카운터부(254)로서, 카운트 출력값이 카운트 클록 CK0에 동기하여 출력되는 동기 카운터를 사용한다. 동기 카운터의 경우, 모든 플립플롭(카운터 기본 요소)의 동작이 카운트 클록 CK0에 의해 제한된다. 따라서, 보다 고주파수 동작이 요구되는 경우에는, 카운터부(254)로서는, 그 동작 제한 주파수가 최초 의 플립플롭(카운터 기본 요소)의 제한 주파수에 의해서만 결정되기 때문에 고속 동작에 적합한 비동기 카운터의 사용이 더 바람직하다.

카운터부(254)에는, 수평 주사 회로(12)로부터 제어선(12c)을 통해 제어 펄스가 입력된다. 카운터부(254)는, 카운트 결과를 저장하는 래치 기능을 갖고 있고, 제어선(12c)을 통해 제어 펄스를 수신할 때까지는 카운터 출력값을 래치한다.

이와 같은 구성의 컬럼 AD 회로(25)는 수직 신호선(19)(V0, V1, …)마다 배치되어, 열 병렬 구성의 ADC 블록인 컬럼 처리부(26)를 형성한다.

컬럼 AD 회로(25)의 출력측은 수평 신호선(18)에 접속되어 있다. 앞에서도 설명한 바와 같이, 수평 신호선(18)은, n-비트 컬럼 AD 회로(25)와 동일한 n개의 신호 선들을 포함하며, 신호 선들은 출력선에 대응하는 n개의 센스 회로(도시 생략)를 경유하여 출력 회로(28)에 접속된다.

이와 같은 구성에 있어서, 화소 신호 판독 기간 중에, 컬럼 AD 회로(25)는 카운트 동작을 행하여 소정의 타이밍에 카운트 결과를 출력한다. 더욱 구체적으로는, 우선 전압 비교부(252)에서는, 참조 신호 생성부(27)로부터의 램프 파형 전압과, 수직 신호선(19)을 통해 입력되는 화소 신호 전압을 비교하고, 쌍방의 전압이 동일하게 되면, 전압 비교부(252)의 비교부 출력이 반전(본 실시예에서는, H레벨로부터 L레벨로)된다.

카운터부(254)는, 참조 신호 생성부(27)로부터 발생하는 램프 파형 전압에 동기하여 다운 카운트 모드 혹은 업 카운트 모드로 카운트 동작을 개시하고 있고, 비교부 출력이 반전되었음을 나타내는 정보를 수신하면, 카운터부(254)는 카운트 동작을 정지하고, 그 시점의 카운트값을 화소 데이터로서 래치(저장)함으로써 AD 변환을 완료한다.

이후, 카운터부(254)는, 소정의 타이밍에 수평 주사 회로(12)로부터 제어선(12c)을 통해 입력되는 수평 선택 신호 CH(i)에 의한 시프트 동작에 기초하여, 저장된 화소 데이터를, 순차적으로, 컬럼 처리부(26) 외부나 화소부(10)를 갖는 칩 밖으로 출력 단자(5c)를 경유하여 출력한다. 즉, 통신/타이밍 제어부(20)와 수평 주사 회로(12)는 컬럼 AD 회로(25)의 카운터부(254)에 저장된 카운트값을 연산 완료 데이터로서 소정의 타이밍에 판독하는 판독 제어부를 형성한다.

본 실시예의 설명에서는 직접 관련되지 않기 때문에 특별히 도시하지 않았지만, 그 밖의 각종 신호 처리 회로 등도, 고체 촬상 장치(1)를 형성하는 구성 요소에 포함될 수 있다.

<제1 실시예; 신호 차분 처리의 동작>

도 2는, 도 1에 도시한 제1 실시예의 고체 촬상 장치(1)의 컬럼 AD 회로(25)에 있어서의 기본 동작인 신호 차분 처리를 설명하기 위한 타이밍차트이다.

화소부(10)의 각 단위 화소(3)에서 감지된 아날로그의 화소 신호를 디지털 신호로 변환하는 구조로서는, 예를 들면 다음과 같다. 소정의 기울기로 하강하는 램프 파형의 참조 신호 RAMP와 단위 화소(3)의 화소 신호에 있어서의 기준 성분이나 신호 성분의 전압이 일치하게 되는 시간을 찾고, 이 비교 처리에서 이용하는 참조 신호 RAMP의 생성 시점부터, 화소 신호에 있어서의 기준 성분이나 신호 성분에 대응하는 전기 신호와 참조 신호가 일치하는 시점까지를 카운트 클록으로 카운트함 으로써, 기준 성분 또는 신호 성분의 각 크기와 연관된 카운트값을 얻을 수 있다.

수직 신호선(19)으로부터 출력되는 화소 신호는, 시간 계열로서, 기준 성분으로서의 화소 신호의 노이즈를 포함하는 리셋 성분 ΔV 후에 신호 성분 Vsig이 나타나는 것이다. 1회째의 처리를 기준 성분(리셋 성분 ΔV)에 대해 행하면, 2회째의 처리는 기준 성분(리셋 성분 ΔV)에 신호 성분 Vsig을 가한 신호에 대한 처리로 된다. 이 연산을 이하에 구체적으로 설명한다.

1회째의 판독을 위해, 우선 통신/타이밍 제어부(20)는, 모드 제어 신호 CN5를 로우 레벨로 설정하여 카운터부(254)를 다운 카운트 모드로 설정하고, 또한 리셋 제어 신호 CN6를 소정 기간동안 액티브(본 예에서는 하이 레벨)로 하여 카운터부(254)의 카운트값을 초기값 0에 리셋시킨다(t9). 선택된 행 Hx의 단위 화소(3)로부터 수직 신호선(19)(V0, V1, …)에의 1회째의 판독 동작이 안정된 후, 통신/타이밍 제어부(20)는, 참조 신호 생성부(27)을 향해 참조 신호 RAMP 생성용 제어 데이터 CN4를 공급한다.

제어 데이터 CN4를 받으면, 참조 신호 생성부(27)는, 전압 비교부(252)의 한쪽 입력 단자 RAMP에의 비교 전압으로서, 전체적으로 톱니 형상(RAMP 형상)으로 시간 변화시킨 계단 형상의 파형(RAMP 파형)을 입력한다. 전압 비교부(252)는, 이 RAMP 파형의 비교 전압과 화소부(10)로부터 공급되는 임의의 수직 신호선(19)(Vx)의 화소 신호 전압을 비교한다.

전압 비교부(252)의 입력 단자 RAMP로의 참조 신호 RAMP의 입력과 동시에, 전압 비교부(252)에 있어서의 비교 시간을 카운터부(254)로 계측하기 위해, 참조 신호 생성부(27)로부터 발생하는 램프 파형 전압에 동기하여(t10), 카운터부(254)의 클록 단자에 통신/타이밍 제어부(20)로부터 카운트 클록 CK0을 입력하고, 1회째의 카운트 동작으로서, 초기값 0부터 다운 카운트를 개시한다. 즉, 마이너스의 방향으로 카운트 동작을 개시한다.

전압 비교부(252)는, 참조 신호 생성부(27)로부터의 램프 형상의 참조 신호 RAMP와 수직 신호선(19)을 통해 입력되는 화소 신호 전압 Vx를 비교하고, 쌍방의 전압이 서로 동일하게 되었을 때에, 비교부 출력을 H레벨로부터 L레벨로 반전시킨다(t12). 즉, 리셋 성분 Vrst에 대응하는 전압 신호와 참조 신호 RAMP를 비교하고, 리셋 성분(Vrst)의 크기에 대응한 시간 경과 후에 액티브 로우(L)의 펄스 신호를 생성하여, 그 생성된 펄스 신호를 카운터부(254)에 공급한다.

이 결과를 받으면, 카운터부(254)는, 비교부 출력의 반전과 거의 동시에 카운트 동작을 정지하고, 그 시점의 카운트값을 화소 데이터로서 래치(보유/저장)함으로써 AD 변환을 완료한다(t12). 즉, 카운터부(254)는 전압 비교부(252)에 공급하는 램프 형상의 참조 신호 RAMP의 생성과 동시에 다운 카운트를 개시하고, 비교 처리로서 액티브 로우(L)의 펄스 신호가 얻어질 때까지 클록 CK0으로 계속해서 카운트함으로써, 리셋 성분 Vrst의 크기에 대응한 카운트값을 얻는다.

통신/타이밍 제어부(20)는, 소정의 다운 카운트 기간을 경과한 후에(t14), 전압 비교부(252)로의 제어 데이터의 공급과, 카운터부(254)로의 카운트 클록 CK0의 공급을 정지한다. 이에 의해, 전압 비교부(252)는, 램프 형상의 참조 신호 RAMP의 생성을 정지한다.

이 1회째의 판독시에는, 화소 신호 전압 Vx에 있어서의 리셋 레벨 Vrst을 전압 비교부(252)로 검지하여 카운트 동작을 행하고 있기 때문에, 단위 화소(3)의 리셋 성분 ΔV을 판독한다.

이 리셋 성분 ΔV은, 단위 화소(3)마다 변동되는 오프셋 잡음을 포함한다. 일반적으로, 리셋 성분 ΔV의 변동은 작지만, 또한 리셋 레벨(Vrst)은 대체로 모든 화소에 공통이다. 따라서, 선택된 수직 신호선(19)의 화소 신호 전압 Vx에 있어서의 리셋 성분 ΔV의 출력값은 일반적으로 알려져 있다.

따라서, 1회째의 리셋 성분 ΔV의 판독시에는, RAMP 전압을 조정함으로써, 다운 카운트 기간(t10∼t14; 비교 기간)을 짧게 하는 것이 가능하다. 본 실시예에서는, 리셋 성분 ΔV에 대한 비교 처리의 최장 기간을, 7-비트의 카운트 기간(128클록)으로 설정하여, 리셋 성분 ΔV에 대한 비교 처리를 수행한다.

계속되는 2회째의 판독시에는, 리셋 성분(ΔV) 이외에, 각각의 단위 화소(3)에 대해 입사 광량에 따른 전기 신호 성분(Vsig)을 판독하고, 1회째의 판독시와 마찬가지의 동작을 행한다. 보다 구체적으로, 우선 통신/타이밍 제어부(20)는, 모드 제어 신호(CN5)를 하이 레벨로 변경하여 카운터부(254)를 업 카운트 모드로 설정한다(t18). 그 다음, 선택된 행(Hx)의 단위 화소(3)로부터 수직 신호선(19)(V0, V1,…)에 신호 성분(Vsig)을 판독하기 위한 2회째의 판독 동작이 안정된 후, 통신/타이밍 제어부(20)는, 참조 신호 생성부(27)를 향해 참조 신호(RAMP) 생성용 제어 데이터(CN4)를 공급한다.

제어 데이터(CN4)를 수신하면, 참조 신호 생성부(27)는, 전압 비교부(252)의 한쪽 입력 단자(RAMP)에의 비교 전압으로서, 전체적으로 톱니 형상(RAMP 형상)으로 시간 변화시킨 계단 형상의 파형(RAMP 파형)을 출력한다(t20). 전압 비교부(252)는, 이 RAMP 파형의 비교 전압과 화소부(10)로부터 공급되는 선택된 수직 신호선(19)(Vx)의 화소 신호 전압을 비교한다.

전압 비교부(252)의 입력 단자(RAMP)에의 참조 신호(RAMP)의 입력과 동시에, 전압 비교부(252)에 있어서의 비교 시간을, 카운터부(254)에 의해 계측하기 위해, 참조 신호 생성부(27)로부터 공급되는 램프 파형 전압에 동기하여(t20), 카운터부(254)의 클록 단자에 통신/타이밍 제어부(20)로부터 카운트 클록(CK0)을 입력하고, 1회째 카운트 동작과는 반대로, 2회째의 카운트 동작에서는, 1회째의 판독시에 취득된 단위 화소(3)의 리셋 성분(ΔV)에 대응하는 카운트값으로부터 업 카운트를 개시한다. 즉, 플러스의 방향으로 카운트 처리를 개시한다.

전압 비교부(252)는, 참조 신호 생성부(27)로부터 공급되는 램프 형상의 참조 신호(RAMP)와 수직 신호선(19)을 통해 입력되는 화소 신호 전압(Vx)을 비교하고, 쌍방의 전압이 서로 동일하게 되었을 때에, 비교부 출력을 H벨로부터 L레벨로 반전시킨다(t22). 즉, 전압 비교부(252)는 신호 성분(Vsig)에 대응하는 전압 신호와 참조 신호(RAMP)를 비교하고, 신호 성분(Vsig)의 레벨에 대응하는 시간 경과 후에 액티브 로우(L)의 펄스 신호를 생성하여 생성된 펄스 신호를 카운터부(254)에 공급한다.

이 결과를 수신하면, 카운터부(254)는, 비교부 출력의 반전과 거의 동시에 카운트 동작을 정지하고, 그 시점의 카운트값을 화소 데이터로서 래치(보유/기억) 함으로써 AD 변환을 완료한다(t22). 즉, 전압 비교부(252)에 공급될 램프 형상의 참조 신호(RAMP)의 생성과 동시에, 카운터부(254)는 업 카운트를 개시하고, 비교 처리의 결과로서 액티브 로우(L)의 펄스 신호가 얻어질 때까지 클록(CK0)으로 카운트(계수)함으로써, 신호 성분(Vsig)의 레벨에 대응하는 카운트값을 얻는다.

통신/타이밍 제어부(20)는, 소정의 업 카운트 기간이 경과한 후(t24), 전압 비교부(252)에의 제어 데이터(CN4)의 공급과, 카운터부(254)에의 카운트 클록(CK0)의 공급을 정지한다. 그 다음, 전압 비교부(252)는, 램프 형상의 참조 신호(RAMP)의 생성을 정지한다.

이 2회째의 판독 동작에서는, 화소 신호 전압(Vx)의 신호 성분(Vsig)을 전압 비교부(252)에 의해 검지하여 카운트 동작을 행하기 때문에, 단위 화소(3)의 신호 성분(Vsig)이 판독된다.

본 실시예에 있어서는, 카운터부(254)에 있어서의 카운트 동작을, 1회째의 판독시에는 다운 카운트, 2회째의 판독시에는 업 카운트로 행한다. 이에 따라, 카운터부(254) 내에서 자동적으로 아래의 수학식 1로 표시되는 감산이 행해지고, 이 감산 결과로서의 카운트값이 n비트의 디지털값으로서 카운터부(254)에 보유된다.

(2회째의 비교 기간에 있어서의 카운트 값)-(1회째의 비교 기간에 있어서의 카운트 값)

이 경우, 수학식 1은 수학식 2와 같이 변형할 수 있고, 결과적으로는 카운터부(254)에 보유되는 카운트값은 신호 성분(Vsig)에 따른 n비트의 디지털값으로 된 다.

=(신호 성분(Vsig1)+리셋 성분(ΔV1)+컬럼 AD 회로(25)의 오프셋 성분)

-(리셋 성분(ΔV1)+컬럼 AD 회로(25)의 오프셋 성분)

=(신호 성분(Vsig1))

즉, 전술한 바와 같이, 1회째의 판독시에 있어서의 다운 카운트와 2회째의 판독시에 있어서의 업 카운트와 같은, 2회의 판독 처리와 2회의 카운트 처리에 의한 카운터부(254) 내에서의 차분 처리(difference processing)에 의해, 단위 화소(3)에 따라 변하는 잡음을 포함한 리셋 성분(ΔV)과 컬럼 AD 회로(25)에 따른 오프셋 성분을 제거할 수 있고, 각각의 단위 화소(3)에서의 입사 광량에 따른 전기 신호 성분(Vsig)만을 간단한 구성으로 추출할 수 있다. 이 경우, 리셋 잡음도 제거할 수 있는 이점이 있다.

따라서, 본 실시예의 컬럼 AD 회로(25)는, 아날로그의 화소 신호를 디지털의 화소 데이터로 변환하는 디지털 변환부로서 뿐만 아니라, CDS(Correlated Double Sampling;상관 2중 샘플링) 처리 기능부로서도 동작한다.

수학식 2로 얻어지는 카운트값이 나타내는 화소 데이터는 플러스의 신호 전압을 나타내기 때문에, 보수 연산(complementary operation)이 필요 없게 된다. 이에 따라, 기존의 시스템들과의 친화성이 높아진다.

2회째의 판독시에는, 전기 신호 성분(Vsig)이 판독된다. 이에 따라, 광량의 레벨이 넓은 범위에서 판정되기 때문에, 업 카운트 기간(t20∼t24;비교 기간)을 길게 설정하여 전압 비교부(252)에 공급될 램프 전압을 크게 변화시킬 필요가 있다.

따라서, 본 실시예에서는, 신호 성분(Vsig)에 대한 비교 처리의 최장 기간을, 10비트분의 카운트 기간(1024클록)으로 설정하는 것에 의해, 신호 성분(Vsig)의 비교를 행한다. 즉, 리셋 성분(ΔV)(기준 성분)에 대한 비교 처리의 최장 기간을, 신호 성분(Vsig)에 대한 비교 처리의 최장 기간보다 짧게 한다. 리셋 성분(ΔV)(기준 성분)에 대한 비교 처리의 최장 기간 즉, AD 변환 기간의 최대값을 신호 성분(Vsig)에 대한 비교 처리의 최장 기간과 동일하게 설정하는 대신에, 리셋 성분(ΔV)(기준 성분)에 대한 비교 처리의 최장 기간을 신호 성분(Vsig)에 대한 비교 처리의 최장 기간보다 짧게 설정함으로써, 2회에 걸친 총 AD 변환 기간이 짧아진다.

이 경우, 2회에 걸친 총 처리 시간은, 1행 기간(1수평 처리 기간) 내에 들어가 도록 조정된다. 이러한 조정은, 신호의 최대 폭(다이나믹 레인지)에 할당되는 비트 수 설정과 1비트에 할당되는 카운트 클록(CK0)의 주기 설정으로 행할 수 있다. 참조 신호 생성부(27)로부터 발생되는 참조 신호(RAMP)는, 신호의 최대 폭(다이나믹 레인지)을 커버하도록 설정된다.

참조 신호(RAMP)의 기울기나 카운트 클록(CK0)의 주기를 일정하게 한 경우, 비트 수를 조정함으로써, AD 변환 기간을 조정할 수 있다. 예를 들면, 비트 수를 “m”만큼 줄이면, AD 변환 기간을 12^m("^”은 누승(exponent)을 나타냄)로 설정 할 수 있다. 또한, 카운트 클록(CK0)의 주기를 일정하게 하고, 참조 신호(RAMP)의 기울기를 1/k배하면, 신호에 대한 계수(이득)를 k배로 증가시킬 수 있다.

또한, 기준 성분과 신호 성분의 각 AD 변환 기간을 상이한 것으로 하는 경우, 1회째와 2회째의 비교 비트 수가 상이하다. 이 경우, 통신/타이밍 제어부(20)로부터 제어 데이터(CN4)를 참조 신호 생성부(27)에 공급하고, 이 제어 데이터(CN4)에 기초하여 참조 신호 생성부(27)에서 램프 전압을 생성하도록 함으로써, 램프 전압의 기울기, 즉 참조 신호(RAMP)의 변화율을 1회째와 2회째에서 동일하게 한다. 디지털 제어로 램프 전압을 생성하기 때문에, 램프 전압의 기울기를 1회째와 2회째에서 동일하게 하기가 쉽다. 이에 의해, AD 변환의 정밀도를 1회째와 2회째에서 동등하게 할 수 있기 때문에, 업/다운 카운터에 의한 수학식 1로 나타낸 감산 결과가 정확하게 얻어진다.

2회째의 카운트 처리가 완료된 후의 소정의 타이밍에서(t28), 통신/타이밍 제어부(20)는 수평 주사 회로(12)에 대해 화소 데이터의 판독을 지시한다. 이러한 지시에 응답하여, 수평 주사 회로(12)는, 제어선(12c)을 통해 카운터부(254)에 공급될 수평 선택 신호(CH(i))를 순차적으로 시프트시킨다.

이렇게 함으로써, 카운터부(254)에 기억/보유한 수학식 2로 나타내어지는 카운트값, 즉, n비트의 디지털 데이터로 표시되는 화소 데이터가, n개의 수평 신호선(18)을 통해, 순차적으로, 컬럼 처리부(26) 밖이나 화소부(10)를 갖는 칩 밖으로 출력 단자(5c)로부터 출력된다. 후속하여, 행마다 마찬가지의 동작이 반복됨으로써, 2차원 화상을 나타내는 영상 데이터(D1)가 얻어진다.

이와 같이, 기준 성분(리셋 성분)과 트루 신호 성분에 대해 카운트 처리를 행하여 AD 변환을 행할 때에, 동일한 화소 신호에 대해 다운 카운트 동작과 업 카운트 동작을 전환하여(구체적으로는 반대 모드로) 카운트 처리를 행함과 아울러, 기준 성분(리셋 성분)과 트루 신호 성분 중의 어느 한쪽(전술한 예에서는 기준 성분)에 대해 취득한 디지털 데이터(카운트값)를 다른 쪽(전술한 예에서는 신호 성분)의 카운트 처리의 초기값으로 사용한다. 결과적으로, 다른 쪽(전술한 예에서는 신호 성분)의 카운트 처리에 의해 AD 변환을 완료한 시점에서, 자동적으로 쌍방의 차분 결과의 디지털 데이터를 취득할 수 있다. 즉, 아날로그의 화소 신호의 기준 성분과 신호 성분의 차분 신호 성분을 디지털 데이터로 변환할 수 있다.

<제1 실시예;공간 차분 처리의 동작>

도 3은, 도 1에 도시한 제1 실시예의 고체 촬상 장치(1)의 연산 데이터 처리부(11B)에 있어서의 컬럼 AD 회로(25B)에 의해 수행되는 공간 차분 처리의 동작을 설명하기 위한 타이밍차트이다. 화소부(10)에 색 분해 필터가 설치되어 있지 않고, 모노크롬 촬상이 수행되는 것으로 하여 설명한다.

공간 차분 처리는, 실질적으로 동일 시각에 취득된 1필드의 화상에 있어서, 상이한 화소 위치에 배치된 복수의 화소 신호 사이에서의 차분 처리이다.

또한, “실질적으로 동일 시각에 취득된"이라고 기술한 것은, 각각의 수평 선(주사선)에서 주사가 수행되기 때문에 수평선들마다 전하 축적 기간이 상이하다는, CMOS 센서 특유의 사정에 의한 것이다. 모든 수평 선들이 동일한 전하 축적 기간을 갖도록, 예를 들면 메카니컬 셔터(mechanical shutter)를 병용하거나, 혹은 CMOS 센서에 글로벌 노광 기능을 추가함으로써, 1필드의 화상이 완전하게 동일 시각에 취득될 수 있다.

공간 차분 처리의 전형예로서는, 인접하는 복수개의 행(3행 이상이어도 됨)의 화소 신호를 처리 대상으로 하는 수직-열 방향의 차분 처리 및 동일 행에 있어서의 인접하는 복수개의 화소(3개 이상이라도 됨)에서의 화소 신호를 처리 대상으로 하는 수평-행 방향의 차분 처리가 있다. 이하에서 설명하는 제1 실시예의 공간 차분 처리 동작은, 수직-열 방향의 차분 처리이다.

또한, "1필드 주기"는, 촬상면 위를 2차원 주사하여 화상을 판독하는 기간(구체적으로는 1수직 주사 주기)이고, "1프레임 주기"는, 촬상면 위의 모든 화소로 화상을 형성하는 데 필요한 기간이다. 모든 행을 차례로 수직 방향에 주사하는 순차 주사(progressive scanning)를 행하는 경우에는, "1필드 주기"는 "1프레임 주기"와 동일하다. 반대로, 제1 수직 주사시에는 일부 행들을 차례로 수직 방향으로 주사함과 아울러, 제2 수직 주사시에는 나머지 행들을 수직 방향으로 주사하는 비월 주사(interlaced scanning)를 행하는 경우, "k 필드들"은 "1 프레임"과 동일하다. "k"는 주사 처리의 수를 나타내며, 통상은 k=2이다. 또한, 순차 주사인지 비월 주사인지에 상관없이, 촬상면 상을 2차원 주사하여 화상을 판독하는 1수직 주사 주기를, 광의의 "1프레임"이라 하는 경우도 있다. 본원 명세서에 있어서도, 이하의 설명에서의 프레임은 광의의 프레임의 의미로 사용한다.

카운터부(254B)는, n비트의 디지털값을 판독한 후에도, 그 디지털값을 카운터부(254B) 내부에 보유할 수 있다. 공간 차분 처리시에는, 카운터부(254B)의 보 유 특성을 이용하여 복수의 화소 신호에 대한 디지털 차분 처리를 행하고, 이하 구체적으로 설명한다.

도 3에 도시한 바와 같이, 1번째의 화소 신호(V1)에 대해, 1회째의 판독시에 다운 카운트 처리를 하고, 2회째의 판독시에 업 카운트 처리를 행함으로써, 카운터부(254B) 내에서의 차분 처리에 의해, 단위 화소(3)의 입사 광량에 따른 전기 신호 성분(Vsig)만을 추출할 수 있다(t10∼t24). 카운터부(254B)에 보유되는 수학식 2로 표시되는 카운트값은, 플러스의 신호 전압(Vsig)을 나타내는 디지털값이다.

2번째 화소 신호(V2)에 대해서는, 1회째의 판독시에 업 카운트 처리를 하고 2회째의 판독시에 다운 카운트 처리를 행한다. 즉, 1번째 화소 신호(V1)에 대한 카운트 모드의 조합과 반대의 조합으로 AD 변환 처리를 행한다(t30∼t44). 이에 의해, 카운터부(254B) 내에서 자동적으로 수학식 1로 나타내는 감산 처리가 행해지고, 이 감산 처리 결과로 생긴 카운트값이 카운터부(254B)에 보유된다.

2번째 화소 신호(V2)에 대한 AD 변환 처리시에는, 1번째 화소 신호(V1)에 대한 카운트 모드의 조합과 반대의 조합으로 AD 변환 처리를 행한다. 이에 따라, 카운터부(254B)에 보유되는 카운트값은 수학식 3에 나타낸 바와 같이, 마이너스의 신호 전압(-Vsig2)을 나타내는 n비트의 디지털값이 된다.

(2회째의 비교 기간에 있어서의 카운트값) - (1회째의 비교 기간에 있어서의 카운트값)

= - (신호 성분(Vsig2) + 리셋 성분(ΔV2) + 컬럼 AD 회로(25)의 오프셋 성 분) + (리셋 성분(ΔV2)+컬럼 AD 회로(25)의 오프셋 성분)

= - (신호 성분(Vsig2))

1번째 화소 신호(V1)에 대한 2회째의 카운트 처리가 완료되면, 카운터부(254B)에 보유된 카운트값을 리셋하지 않고 2번째 화소 신호(V2)에 대한 1회째의 업 카운트 처리를 개시한다. 그 다음, 수학식 2로 나타내어지는 카운트값이 수학식 3으로 나타내어지는 카운트값에 가산된다. 따라서, 2번째 화소 신호(V2)에 대한 2회째의 카운트 처리가 완료된 후에 카운터부(254B)에 보유되는 카운트값은, 수학식 4에 나타낸 바와 같이, 2개의 화소 신호(V1, V2) 사이에서의 차분(감산) 연산의 결과(Vsig1-Vsig2)를 나타내는 n비트의 디지털값이 된다.

1번째 화소 신호에 대한 카운트 값 + (2회째의 비교 기간) - (1회째의 비교 기간)

= - (신호 성분(Vsig) + 리셋 성분(ΔV) + 컬럼 AD 회로(25)의 오프셋 성분) + (리셋 성분(ΔV) + 컬럼 AD 회로(25)의 오프셋 성분)

= (신호 성분(Vsig1)) - (신호 성분(Vsig2))

비록 도시되어 있지 않지만, 도 3에 도시한 예와는 반대로 다음의 처리가 수행될 수 있다. 1번째 화소 신호(V1)에 대해, 1회째의 판독시에 업 카운트 처리를 하고 2회째의 판독시에 다운 카운트 처리를 행한다. 그 다음, 2번째 화소 신호(V2)에 대해, 카운터부(254B)에 보유된 카운트값을 리셋하지 않고 1회째의 판독시에 다운 카운트 처리를 하고 2회째의 판독시에 업 카운트 처리를 행한다. 그 다 음, 2번째 화소 신호(V2)에 대한 2회째의 카운트 처리가 완료된 후에 카운터부(254B)에 보유되는 카운트값은, 2개의 화소 신호(V1, V2) 사이에서의 차분(감산) 연산의 결과(Vsig2-Vsig1)와 동일하고, 다치(multi-level) 데이터(본 예에서는 n비트)로 출력되게 된다.

이와 같이, Hy행의 AD 변환 처리가 완료되면, 카운터부(254B)를 리셋하지 않고, 리셋 성분(ΔV)과 신호 성분(Vsig)에 대해, Hy행의 AD 변환 처리시의 카운트 모드 조합과 반대의 조합으로 (Hy+1)행의 AD 변환 처리를 행한다. 따라서, 컬럼 AD 회로(25B)의 카운터부(254B)에는, 동일 수직 열에 있어서의 Hy행과 (Hy+1)행의 감산 결과가 보유됨으로써, 이 두 행에 대한 차분 처리를 실현할 수 있다.

2번째 화소 신호(V1)에 대해, 2회째의 카운트 처리가 완료된 후의 소정의 타이밍에서(t48), 통신/타이밍 제어부(20)는 수평 주사 회로(12B)에 대해 화소 데이터의 판독을 지시한다. 이러한 지시에 응답하여, 수평 주사 회로(12B)는, 제어선(12c)을 통해 카운터부(254B)에 공급될 수평 선택 신호(CH(i))를 순차적으로 시프트시킨다.

그 다음, 카운터부(254B)에 기억/보유된 수학식 4로 나타내지는 카운트값, 즉, 2개의 화소 신호(V1, V2) 사이에서의 차분(감산) 연산의 결과(Vsig2-Vsig1)를 나타내는 n비트의 디지털 데이터가, n개의 수평 신호선(18B)을 통해, 순차적으로, 컬럼 처리부(26B)의 외부나 화소부(10)를 갖는 칩의 외부로 출력 단자(5Bc)로부터 출력될 수 있다. 그 후, 2행마다 마찬가지의 동작이 반복된다. 결과적으로, 인접한 2행의 2개의 화소 신호 사이에서의 차분(감산) 연산의 결과를 나타내는 2차원의 차분 화상을 나타내는 연산 데이터(D2)가 획득될 수 있다. 이 차분 연산 결과를 나타내는 화상은, 수직 방향(센서면 세로 방향)에서 해상도를 1/2로 한 화상으로 되어, 화상 데이터량이 1/2로 압축되게 된다.

전술한 바와 같이, 제1 실시예의 고체 촬상 장치(1)에 따르면, 동일한 단위 화소(3)의 화소 신호에 있어서의 기준 성분(리셋 성분)과 신호 성분에 대해, 반대의 카운트 모드로 카운트 동작을 반복 수행함으로써, 화소 신호의 기준 성분과 신호 성분의 차분 신호 성분을 디지털 데이터로 변환할 수 있다. 아울러, 상이한 복수개(전술한 예에서는 2개)의 단위 화소(3)의 화소 신호에 대해, 상이한 카운트 모드 조합을 사용하여 카운트 동작을 반복 수행함으로써, 복수개의 화소 신호 사이에서의 차분(감산) 연산을 실현할 수 있다.

카운터부(254B)의 업/다운 카운트 기능을 사용하여 m행마다 감산 처리를 포함하는 곱의 합 연산(product-sum operation) 처리를 수행함으로써 차분 화상을 취득할 수 있다. 이러한 업/다운 카운트 기능의 하나의 이용 형태로서는, 2행마다 감산 처리를 행하는 것으로, 이 경우, 촬상 장치(1)의 외부에 특수한 회로를 이용할 필요가 없이 에지 추출 기능을 실현할 수 있게 된다. 이에 의해, 수직 방향의 에지 검출 처리를 복수의 수직 열에 대해 수행함으로써, 수평 방향의 직선 검출 처리를 실현할 수 있다.

또한, 추출하려고 하는 패턴과 동일한 감산 패턴의 조합으로 주사함으로써, 감산 패턴과 동일한 패턴으로부터 가장 강한 신호가 얻어질 수 있고, 촬상 장치(1)의 외부에 특수한 회로를 설치할 필요가 없이 패턴 매칭 기능을 실현할 수 있다.

<제1 실시예;공간 차분 처리 동작;3행 이상>

도 4는, 도 1에 도시한 제1 실시예의 고체 촬상 장치(1)의 컬럼 AD 회로(25)에 있어서의 다른 유형의 공간 차분 처리시의 동작을 설명하기 위한 타이밍차트이다. 이 실시예에서는, 공간 차분 처리를 포함하는 3행에 걸친 곱의 합 연산 처리를 수행함과 아울러, 복수의 신호 성분에 대한 곱의 합 연산을 수행함에 있어서, 신호 성분들에 상이한 계수들을 부여하여 감산 처리 혹은 가산 처리를 행한다. 여기서는, 화소부(10)에 색 분해 필터가 설치되어 있지 않고, 모노크롬 촬상이 수행되는 것으로 하여 설명한다.

본 실시예에서는, 컬럼 AD 회로(25)의 카운터부(254)에 있어서의 카운트 처리를 수행함에 있어서, "3j-2" 선들(H1, H4,…)(j는 1 이상의 양의 정수)에 부여된 계수(α1)는 "1"이고, "3j-1" 선들(H2, H5,…)에 부여된 계수(α2)는 "-2"이고, "3j" 선들(H3, H6,…)에 부여된 계수(α3)는 "1"이다. 따라서, 통신/타이밍 제어부(20)는, 화소 신호의 신호 성분(Vsig)에 대하여, "3j-2" 선에 대해서는 업 카운트 처리, "3j-1" 선에 대해서는 다운 카운트 처리, "3j" 선에 대해서는 업 카운트 처리를 행하도록, 카운터부(254)를 제어한다.

따라서, 3j번째의 화소 신호(V3j)에 대한 2회째의 카운트 처리가 완료된 후에 카운터부(254)에 보유되는 카운트값은, 수학식 5에 나타낸 바와 같이, 3개의 화소 신호(V3j-2, V3j-1, V3j) 사이에서의 차분 연산(가/감산;부호를 포함한 값을 이용한 곱의 합 연산)의 결과(Vsig1-2·Vsig2+Vsig3)를 나타내는 n비트의 디지털 데이터가 된다.

α1(신호 성분(Vsig1)) - α2(신호 성분(Vsig2)) + α3(신호 성분(Vsig3))

= (신호 성분(Vsig1)) - 2(신호 성분(Vsig2)) + (신호 성분(Vsig3))

비록 3행 단위의 차분 연산을 포함하는 곱의 합 연산이 예시적으로 설명되어 있지만, 4행 이상의 단위로 행할 수도 있다. 이 경우, 일부 화소들에 대해서는 동일한 기울기(변화율)가 이용될 수 있고, 다른 화소들에 대해서는 상이한 기울기(변화율)가 이용될 수 있다.

처리될 복수의 선에 있어서의 맨 마지막 선의 화소 신호에 대해, 2회째의 카운트 처리가 완료된 후에 카운터부(254)에 보유되는 카운트값은, 수학식 6에 나타낸 바와 같이, k개의 화소 신호(V1, V2, …, Vk) 사이에서의 곱의 합 연산(가/감산; 부호를 포함한 값들을 이용한 곱의 합 연산)의 결과를 나타내는 n비트의 디지털값이 된다. 여기서, 계수(βk)는 부호를 포함하는 것으로 한다.

β1·Vsig1 + β2·Vsig2 + … + βk·Vsigk

도 3에서는 인접하는 2행의 차분 처리에 대해 설명했지만, 도 4에 나타낸 바와 같이, 3행 이상에 걸쳐 차분 처리를 포함한 곱의 합 연산을 실행할 수 있다. 이 경우, 처리 대상의 화소 수(본 예에서는 행의 수)를 m이라 하면, 화상 데이터량을 1/m로 압축할 수 있다.

전술한 바와 같이, 3행 이상에 걸쳐 가/감산(부호를 포함한 값을 이용한 곱의 합 연산) 처리를 수행함으로써, 컬럼 처리부(26B)의 외부에 특수한 회로를 설치 할 필요가 없이 중앙 화소 강조의 공간 필터 등, 일차원의 공간 필터 처리 기능을 실현할 수 있게 된다. 또한, 특정 화소에 대한 카운트 처리를 정지하여 계수를 "0"으로 설정할 수 있기 때문에, 이 경우, 미분 필터를 실현할 수도 있다.

전술한 잇점들로부터 알 수 있는 바와 같이, 화상 압축 처리에서 빈번하게 사용되는 이산적 코사인 변환(discrete cosine transform)을 실현할 수 있다. 이산적 코사인 변환에서는, 예를 들면 8×8 화소에 대해, 코사인 계수를 곱하여 합을 구할 필요가 있음과 아울러, 코사인 계수는 부호를 갖는다. 따라서, 이산적 코사인 변환에서와 같이, 양의 부호 및 음의 부호를 이용한 연산이 필요한 경우, 요구되는 기능을 간단히 실현할 수 있다.

<제1 실시예; 공간 가산 처리 동작>

도 5는, 도 1에 도시한 제1 실시예의 고체 촬상 장치(1)의 연산 데이터 처리부(11B)에 있어서의 컬럼 AD 회로(25B)에 의한 공간 가산 처리의 동작을 설명하기 위한 타이밍차트이다. 여기서는, 화소부(10)에 색 분해 필터가 배치되어 있지 않고, 모노크롬 촬상이 수행되는 것으로 하여 설명한다.

공간 가산 처리는, 실질적으로 동일 시각에 취득된 1필드의 화상에 있어서, 상이한 화소 위치에 배치된 복수의 화소 신호 사이에서의 가산 처리이다. 공간 가산 처리의 전형예로서는, 인접한 복수 행(3행 이상이어도 됨)의 화소 신호를 처리 대상으로 하는 수직-열 방향의 가산 처리 및 동일 행에 있어서의 인접한 복수(3 이상이어도 됨)의 화소 위치의 화소 신호를 처리 대상으로 하는 수평-행 방향의 가산 처리가 있다. 이하에서 설명하는 제1 실시예의 공간 가산 처리 동작은, 수직-열 방향의 가산 처리이다.

도 3과 도 5의 비교로부터 알 수 있는 바와 같이, 공간 가산 처리시에는, 각 행의 AD 변환 처리에 있어서의 리셋 성분(ΔV)과 신호 성분(Vsig)에 대한 카운트 모드의 조합을 동일하게 설정한다. 즉, Hy행의 AD 변환 처리가 완료된 후에 카운터부(254B)를 리셋하지 않고, Hy행의 AD 변환 처리시의 카운트 모드의 조합과 동일한 카운트 모드 조합으로 (Hy+1)행의 AD 변환 처리를 행한다. 이에 따라, 컬럼 AD 회로(25B)의 카운터부(254B)에는, 동일 수직 열에 있어서의 Hy행과 (Hy+1)행의 가산 결과가 보유될 수 있어 2행에 대한 가산 처리를 실현할 수 있다.

(Hy+1)행의 화소 신호에 대한 2회째의 카운트 처리가 완료된 후에 카운터부(254B)에 보유되는 카운트값은, 2개의 화소 신호(V1, V2) 사이에서의 가산 연산의 결과(Vsig1+Vsig2)를 나타내는 n비트의 디지털값이 된다. 이 경우, 화상 데이터량을 1/2로 줄일 수 있다.

비록 도 5에서는, 인접하는 2행의 가산 처리에 대해 설명했지만, 도 4에 나타낸 차분 처리와 마찬가지로 3행 이상을 처리 대상으로 할 수 있다. 만약 화소 수(본 예에서는 행의 수)를 m이라 하면, 화상 데이터량을 1/m로 압축할 수 있다.

이와 같이, 처리될 화소 신호에 있어서의 리셋 성분(ΔV)과 신호 성분(Vsig)에 대하여 동일한 카운트 모드 조합을 사용함으로써, 즉, 모든 화소 신호에 대하여 동일한 카운트 모드를 사용함으로써, 카운트 처리시의 계수를 모두 플러스 혹은 마이너스로 설정할 수 있다.

이는, 가산 연산 처리만을 행하는 것을 의미한다. 또한, 본 실시예에서는, 참조 신호 생성부(27)로부터 공급되는 참조 신호(RAMP)의 기울기를 변경하여 계수들을 설정할 수 있기 때문에, 감산 처리를 포함하는 곱의 합 연산 처리에 의해 실현할 수 없는 필터 처리를 실현할 수 있게 된다. 예를 들면, 처리될 화소 신호의 모든 계수를 동일하게 설정하면, 평활화 필터 처리(smoothing filter processing)를 실현할 수 있다. 또한, 주변 화소의 계수보다 중앙 화소의 계수를 크게 설정하면, 중앙 화소를 강조하는 가중치-가산 처리(weight-addition processing)를 실현할 수 있다.

이상 설명한 바와 같이, 제1 실시예의 구성에 따르면, 연산 데이터 처리부(11B)의 카운터부(254B)가, 복수의 단위 화소(3) 각각의 화소 신호에 대해 카운트 처리를 하여 AD 변환을 행할 때에, 화소 신호들 중 하나에 대해 취득한 디지털 데이터를 다른 화소 신호(2회째의 카운트 처리 대상의 신호)에 대한 카운트 처리의 초기값으로 이용한다. 그 다음, 다른 화소 신호에 대해 AD 변환을 행한 결과로서, 자동적으로 모든 단위 화소에 대한 곱의 합 연산 결과를 나타내는 n비트의 디지털 데이터를 취득하여 연산 데이터(D2)로서 출력할 수 있다.

도 3 또는 도 4에 나타낸 바와 같이, 카운트 모드 조합을 복수의 카운트 처리 사이에 상이하게 설정하면, 최종 카운트 처리 후에 얻어지는 카운트값은, 복수의 단위 화소(3)의 화소 신호에 대한 감산 결과를 나타내는 n비트의 디지털 데이터로 된다. 반대로, 도 5에 나타낸 바와 같이, 카운트 모드를 복수의 카운트 처리 사이에 동일하게 설정하면, 최종 카운트 처리 후에 얻어지는 카운트값은, 복수의 단위 화소(3)의 화소 신호(보다 구체적으로, 트루 신호 성분)에 대한 가산 결과를 나타내는 의 디지털 데이터이다. 3화소 이상을 처리 대상으로 하는 경우, 동일한 카운트 모드 조합을 이용함으로써, 그리고 상이한 카운트 모드 조합을 이용함으로써, 단위 화소(3)의 화소 신호(보다 구체적으로, 트루 신호 성분)에 대해, 부호를 포함한 총합을 구하는 기능, 즉 곱의 합 연산을 실현할 수 있다.

또한, 통상 데이터 처리부(11A)에서는, 연산 데이터 처리부(11B)에 있어서의 곱의 합 연산 처리에서 사용하는 복수의 처리 대상 신호들 중 하나에 기초하여, 통상의 영상 데이터(D1)를 생성하여 출력하도록 하고 있다.

따라서, 단일의 고체 촬상 장치(1)의 이용에 의해, 영상 데이터(D1)와 연산 데이터(D2)를 동시에 생성하고, 고체 촬상 장치(1)의 외부에 출력할 수 있다. 그러므로, 상황에 따라, 영상 데이터(D1)에 기초한 통상 화상과 연산 데이터(D2)에 기초한 처리 화상의 양쪽 혹은 한쪽을 이용하여 적절하게 화상을 출력할 수 있다. 결과적으로, 다양한 목적으로 촬상 장치(1)를 이용할 수 있게 된다.

전술한 실시예에서는, 수직 열 방향으로 m행에 걸쳐 수행되는 곱의 합 연산 처리의 구성과 그 작용을 설명하였다. 대안적으로, 예를 들면, 열 방향 혹은 행 방향에 대한 컬럼 AD 회로(25B)에 있어서의 곱의 합 연산 결과를 나타내는 디지털 데이터를 복수 수취하고, 수취한 디지털 데이터에 기초하여 컬럼 AD 회로(25B)에 있어서의 열 방향 혹은 행 방향과는 상이한 방향에 대한 곱의 합 연산을 행하는 디지털 연산부를 출력 회로(28)에 설치할 수 있다. 이러한 구성에 의해, 행 방향에서만 혹은 행 방향과 열 방향의 양쪽에서(즉, 2차원 방향에서) 공간 차분 처리나 공간 가산 처리를 실현할 수 있다.

대안적으로, 단위 화소(3)로부터 수직 신호선(19)을 통해 컬럼 처리부(26B)에 공급되는 아날로그의 화소 신호를 전환 스위치를 이용하여 열 방향으로 배치된 복수의 컬럼 AD 회로들(25B) 중 하나에 전환(switch)함으로써, 행 방향에서만 혹은 2차원 방향에서 곱의 합 연산 처리를 실현할 수 있다.

대안적으로, 카운터부(254B)를, 공지의 기술을 이용하여 원하는 초기값을 카운터부(254B)로 로드할 수 있도록 구성할 수 있다. 이 경우, 전단의 카운터부(254B)의 출력 데이터가 후단의 카운터부(254B)의 대응하는 데이터 설정 단자(Din)에 입력될 수 있고, 열-병렬 구성으로 배치된 컬럼 AD 회로(25B)(보다 구체적으로, 카운터부(254B))가 행 방향으로 세로로 접속된다. 이 경우, 이전 열의 카운트 처리가 완료되면, 다음 열의 카운트 모드를 설정한 후의 카운트 처리를 개시하기 전에, 이전 열의 카운터부(254B)에 있어서의 카운트 처리에 대해 취득한 카운트값을 다음 열의 카운터부(254B)의 초기값으로서 설정함으로써, 행 방향에서만 혹은 2차원 방향에서 곱의 합 연산 처리를 실현할 수 있다.

열 방향뿐만 아니라, 행 방향에 대해서도 곱의 합 연산 처리를 행함으로써, 고정밀도의 도형의 인식 기능을 실현할 수 있게 된다. 예를 들어, 우선, 열 방향에 2행 단위로 차분 처리를 하여 각각의 열의 1차원 형상으로 투영된 에지 프로파일(열 방향 에지 검출 화상)을 취득한다. 이 후, 행 방향에 2열 단위로 차분 처리를 하여 각각의 행의 1차원 형상으로 투영된 에지 프로파일(행 방향 에지 검출 화상)을 취득한다. 이들로 얻어지는 2차원 형상의 에지 프로파일에 기초하여, 에지의 모양이나 에지의 수를 해석하여 처리 대상 화상의 도형의 특징을 판단한다. 결 과로 생긴 도형을 기준 템플릿과 비교하고, 도형과 가장 유사한 템플릿을 선택한다.

m행×n열(n=m이어도 됨)의 2차원으로 곱의 합 연산 처리를 전개함으로써, 에지 검출 처리, 직선 검출 처리 또는 패턴 매칭 처리를 2차원으로 수행할 수 있게 된다. 예를 들면, 2차원 방향의 에지 검출 처리로서, 정점 좌표의 추출 처리 또는 45도 경사 방향의 에지 검출 처리를 할 수 있기 때문에, 경사 방향의 직선 검출 처리를 실현할 수 있다.

또한, 행렬 형상의 단위 화소(3)를 대상으로 한 다입력의 곱의 합 연산을 용이하게 실현할 수 있기 때문에, 공간 필터가 적용될 수 있다. 따라서, 공간 필터를 CMOS 이미지 센서에 용이하게 실현할 수 있다. 화상의 에지를 강조하는 2차원의 언샤프 마스킹 필터(unsharp masking filter)를 용이하게 실현할 수 있게 된다. 또한, 화상 압축 처리에서 빈번하게 사용되는 이산적 코사인 변환을 2차원 형상으로 실현할 수 있다.

<제2 실시예; 고체 촬상 장치의 구성; 파이프라인 처리>

도 6은, 본 발명의 제2 실시예에 따른 CMOS 고체 촬상 장치의 개략 구성도이다. 제2 실시예의 고체 촬상 장치(1)에서는, 제1 실시예의 고체 촬상 장치(1)에 대하여, 컬럼 AD 회로(25)의 구성을 변형하고 있다.

보다 구체적으로, 제2 실시예의 컬럼 AD 회로(25)에서는, 카운터부(254)의 후단에, 이 카운터부(254)가 보유한 카운트 결과를 기억하는 n비트의 메모리 장치로서의 데이터 기억부(256)와, 카운터부(254)와 데이터 기억부(256) 사이에 배치된 스위치(258)를 구비하고 있다.

스위치들(258) 각각에는, 통신/타이밍 제어부(20)로부터, 소정의 타이밍에서, 제어 펄스로서의 메모리 전송 지시 펄스(CN8)가 공급된다. 스위치(258)는, 메모리 전송 지시 펄스(CN8)를 수신하면, 대응하는 카운터부(254)에 보유된 카운트값을 데이터 기억부(256)에 전송한다. 데이터 기억부(256)는, 전송된 카운트값을 보유/기억한다.

카운터부(254)의 카운트값을 소정의 타이밍에서 데이터 기억부(256)에 보유시키는 메커니즘은, 카운터부(254)와 데이터 기억부(256) 사이에 스위치(258)를 배치하는 구성으로 한정하지 않는다. 예를 들면, 카운터부(254)와 데이터 기억부(256)를 직접 접속하면서, 카운터부(254)의 출력 인에이블을 메모리 전송 지시 펄스(CN8)에 의해 제어한다. 대안적으로, 데이터 기억부(256)의 데이터 판독 타이밍을 결정하는 래치 클록으로서 메모리 전송 지시 펄스(CN8)를 이용할 수 있다.

데이터 기억부(256)에는, 수평 주사 회로(12)로부터 제어선(12c)을 통해 제어 펄스가 입력될 수 있다. 데이터 기억부(256)는, 제어선(12c)을 통한 제어 펄스에 의한 지시가 있을 때까지, 카운터부(254)로부터의 카운트값을 보유한다.

수평 주사 회로(12)는, 컬럼 처리부(26)의 전압 비교부(252)와 카운터부(254)가, 각각이 담당하는 처리를 수행하는 것과 병행하여, 데이터 기억부(256)에 보유된 카운트값을 판독하는 판독 주사부의 기능을 갖는다.

이와 같은 제2 실시예의 구성에 따르면, 카운터부(254)가 보유한 카운트 결과를 데이터 기억부(256)에 전송할 수 있기 때문에, AD 변환 처리를, 카운터부 (254)의 카운트 동작과, 카운트 결과를 수평 신호선(18)에 판독하는 판독 동작을 독립적으로 제어할 수 있다. 따라서, AD 변환 처리와, 촬상 장치(1)의 외부에 수평 신호선(18)을 통해 신호들을 판독하는 판독 동작을 독립적으로 또는 병행하여 수행하는 파이프라인 동작을 실현할 수 있다.

<제2 실시예;파이프라인 동작>

도 7은, 도 6에 도시한 제2 실시예의 고체 촬상 장치(1)의 컬럼 AD 회로(25)에 있어서의 기본 동작을 설명하기 위한 타이밍차트이다. 컬럼 AD 회로(25)에서 수행되는 AD 변환 처리는, 제1 실시예와 마찬가지이므로, 그 상세한 설명을 생략한다.

제2 실시예에 있어서는, 제1 실시예의 구성에, 데이터 기억부(256)를 추가한 것이고, AD 변환 처리를 비롯한 기본적인 동작은 제1 실시예와 마찬가지이다. 카운터부(254)의 동작 전(t6), 통신/타이밍 제어부(20)로부터의 메모리 전송 지시 펄스(CN8)에 기초하여, 이전 행(Hx-1)에서의 처리에 의해 취득한 카운트 결과를 데이터 기억부(256)에 전송한다.

제1 실시예에서는, 처리될 화소 신호에 있어서의 2회째의 판독 처리, 즉 AD 변환 처리가 완료되기 전에 화소 데이터를 컬럼 처리부(26)의 외부에 출력할 수 없다. 따라서, 판독 처리에는 제한이 있다. 반대로, 제2 실시예의 구성에서는, 처리될 화소 신호에 있어서의 1회째의 판독 처리(AD 변환 처리) 전에, 이전의 감산 처리 결과를 나타내는 카운트값을 데이터 기억부(256)에 전송한다. 그러므로, 판독 처리에는 제한이 없다.

<제2 실시예;고체 촬상 장치에 의한 공간 차분 처리 동작>

도 8은, 도 6에 도시한 제2 실시예의 고체 촬상 장치(1)의 컬럼 AD 회로(25)에 있어서의 공간 차분 처리 동작을 설명하기 위한 타이밍차트이다. 여기서, 화소부(10)에 색 분해 필터가 배치되어 있지 않고, 모노크롬 촬상이 수행되는 것으로 하여 설명한다.

도 7에 나타낸 바와 같이, 제2 실시예에서는, 처리될 화소 신호에 있어서의 1회째의 판독 처리(AD 변환 처리) 전에 이전의 감산 처리 결과를 나타내는 카운트값을 데이터 기억부(256)에 전송하기 때문에, 판독 처리에는 제한이 없다.

제2 실시예의 고체 촬상 장치(1)에 있어서의 공간 가산 처리를 설명하기 위한 타이밍차트는 도시되지 않는다. 도 5를 참조하여 설명한 바와 같이, AD 변환 처리 동안의 리셋 성분(ΔV)과 신호 성분(Vsig)에 대한 카운트 모드 조합은 복수의 행에 대하여 동일하다.

이러한 구성에 의해, 데이터 기억부(256)로부터 수평 신호선(18) 및 출력 회로(28)를 통해 촬상 장치(1)의 외부에 곱의 합 연산 결과를 나타내는 연산 데이터(D2)를 출력하는 신호 출력 동작과, 현재 행(Hx) 및 다음 행(Hx+1)에서 신호들을 판독하는 판독 동작 및 카운터부(254)의 카운트 동작을 이용한 곱의 합 연산 처리를 병행하여 행할 수 있고, 이로써 보다 효율적인 신호 출력이 가능하게 된다.

도 9는, 공간 감산 처리나 공간 가산 처리를 프레임 레이트와 관련하여 설명하는 타이밍차트이다. 이 경우, 화소부(10)에 색 분해 필터가 배치되어 있지 않고, 모노크롬 촬상이 수행되는 것으로 하여 설명한다.

도 3 및 도 5를 참조하여 설명한 바와 같이, 카운터부(254B)의 업/다운 카운트 기능을 사용하여 2행 단위로 곱의 합 연산 처리를 실현함으로써, 감산 화상 또는 가산 화상을 취득함과 함께, 데이터량을 압축할 수 있다. 제2 실시예의 구성에 따르면, 데이터 기억부(256)를 설치함으로써, AD 변환 및 데이터 판독 처리를 병렬적으로 수행할 수 있다.

제2 실시예에 있어서, 곱의 합 연산 처리의 대상으로 하는 모든 화소들(본 예에서는, 행들)에 대한 총 AD 변환 기간이, 1행 기간 내에 들어가도록 설정한다. 이러한 구성에 의해, 총 AD 변환 시간을 1/2^m으로 저감함과 아울러, 프레임 레이트를 2^m배이상 향상시킬 수 있다.

처리될 화소의 수가 2^m인 경우에, 총 AD 변환 시간을 1/2^m으로 줄이거나, 프레임 레이트를 2^m배로 증가시키기 위해서, 참조 신호(RAMP)의 기울기를 2^m으로 증가시킴과 아울러, 카운트 클록(CK0)을 2^m배로 증가시킨다. 대안적으로, 참조 신호(RAMP)의 기울기나 카운트 클록(CK0)을 변경하지 않고 비트 수를 저감시킬 수도 있다.

후자의 경우, 신호의 최대 폭(다이나믹 레인지)을 신호의 최대 폭에 적용되는 통상의 비트 분해능을 유지한 채로 실현하면, 각 단위 화소(3)에 대한 AD 변환 기간, 즉, 풀 스케일분(full-scale)(예를 들면, n비트 카운트에 대해 n비트분)의 AD 변환 기간을 1행분에 적용할 수 없다. 따라서, 각 단위 화소(3)에 대한 최대 AD 변환 기간을 1/2^m로 줄일 필요가 있다. 이것은, 참조 신호(RAMP)의 기울기를 변경하지 않은 경우, 대체로 비트 수를 “m”만큼 적게 해야 함을 의미한다.

즉, 참조 신호(RAMP)의 기울기나 카운트 클록(CK0)을 변경하지 않고, 비트 분해능을 유지한 채로 복수 화소의 연산을 1행 기간내에 마치기 위해서는, 처리 대상으로 하는 화소 수(본 예에서는, 행의 수)에 따라 카운트 처리에 이용된 비트 수를 전술한 바와 같이 조정할 필요가 있다.

즉, AD 변환 정밀도를 유지한 채로 AD 변환 기간을 짧게 할 수 없는 경우, 2^m개의 화소를 곱의 합 연산 처리의 처리 대상으로 할 때에, 도 9의 타이밍차트에 있어서의 카운터부(254)의 2회째(즉, 신호 성분(Vsig)의 비교 기간)의 카운트 처리의 디지털 카운트를 "n-m" 비트까지 줄여야 한다.

예를 들면, 2행 단위로 곱의 합 연산 처리를 행할 때에, 10비트로 카운트 처리를 행하는 경우, 본래는 1024클록 기간 동안 비교를 행한다. 이 경우, 그러나, 9비트로 카운트 처리를 행하고, 즉, 비교 기간을 512클록 기간으로 줄인다. 이 경우, 참조 신호 생성부(27)의 DA 변환 회로(27a)에서 생성되는 참조 신호(RAMP)의 시간 변화의 비율은 일정해야 하고, 이것은 AD 변환 기간 즉, 비트 분해능이 변화하지 않는 것을 의미한다.

이 실시예에 있어서는, 도 9에 도시된 타이밍차트에 나타낸 바와 같이, AD 변환 기간을 1/2로 줄임으로써, 카운트 클록(CK0) 또는 데이터 출력 레이트를 변경하지 않고 프레임 레이트를 2배로 할 수 있다.

프레임 레이트가 2배로 되면, 단위 화소당 전하 축적 시간은 1/2로 되고, 신호 진폭도 1/2로 되어, S/N비의 감소를 유발할 수 있다. 마찬가지로, 2^m행의 단위로 감산을 실행하여 AD 변환 기간을 1/m로 삭감한 경우, 프레임 레이트가 m배로 증가된다. 이 경우, n비트의 AD 변환 정밀도를 n-m비트로 저감함으로써, S/N비가 감소되더라도, 프레임 레이트를 증가시킬 수 있다.

반대로, 가산 연산을 수행하면, 2행 가산 후의 디지털값은, Vsig1 + Vsig2로 되고, 프레임 레이트가 2배로 된 경우에도 신호 진폭은 (Vsig1 + Vsig2)/2≒Vsig1로 된다. 따라서, 신호 진폭의 변화는 적고 S/N비도 열화하지 않는다.

통상 데이터 처리부(11A)에 있어서도, 수직 주사 회로(14)에 의해 선택된 행의 화상 신호를 이용하여 통상 화상을 나타내는 영상 데이터(D1)를 생성해야 하기 때문에, 프레임 레이트를 연산 데이터 처리부(11B)에서 이용된 프레임 레이트로 조정할 필요가 있다. 이 경우, 컬럼 AD 회로(25A)에서의 AD 변환 기간을, 컬럼 AD 회로(25B)에서의 AD 변환 기간으로 줄여야 한다. 수평 주사 회로(12A)는, 컬럼 AD 회로(25A)에서의 홀수 행 및 짝수 행 중 어느 한쪽(도 9에서는 홀수 행)의 카운트값만을 데이터 기억부(256A)로부터 선택하여 선택된 카운트값을 판독해야 한다.

<공간 차분 처리 동작;컬러 촬상>

도 10은, 도 1 또는 도 6에 도시한 고체 촬상 장치(1)의 컬럼 AD 회로(25B)에서의 공간 차분 처리 동작을 설명하기 위한 타이밍차트이다. 이 예에서, 화소부(10)는 컬러 촬상을 수행하여 동일한 색 성분들에 대한 차분 연산을 수행할 수 있도록 구성된다.

도 1 또는 도 6에 도시한 바와 같이, 화소부(10)의 수광면에는, 컬러 촬상을 수행하기 위한 적색(R), 녹색(G), 청색(B)의 컬러 필터를 포함하는 베이어(Bayer) 배열의 기본형 컬러 필터가 배치되어 있다. 예를 들면, 홀수 행과 짝수 열의 교차 지점에는 제1 색(적색;R)을 감지하기 위한 제1 컬러 화소를 배치하고, 홀수 행과 홀수 열 및 짝수 행과 짝수 열의 교차지점에는 제2 색(녹색;G)을 감지하기 위한 제2 컬러 화소를 배치하고, 짝수 행과 홀수 열의 교차지점에는 제3 색(청색;B)을 감지하기 위한 제3 컬러 화소를 배치한다. 이러한 구성에 의해, R과 G를 갖는 2색의 컬러 화소 및 G와 B를 갖는 2색의 컬러 화소가 체크 무늬 패턴에 따라 다른 선마다 배치된다.

고체 촬상 장치(1)에 있어서, 사용될 화소부(10)(디바이스)를 결정하면, 색 분해 필터에 있어서의 컬러 필터의 색의 종류와 배열이 결정되고, 2차원 격자에 있어서의 원하는 위치의 컬러 필터의 색 종류가 고유하게 특정될 수 있다.

따라서, 본 예에 있어서는, 수직 주사 회로(14)는, 화소부(10)에서의 화소 신호의 판독 지시를 통신/타이밍 제어부(20)로부터 수신하면, 수평 행을 수직 방향으로 순차적으로 주사하는 대신에, 수직 디코더(14a)를 사용하여 색 분해 필터의 컬러 필터의 배열에 기초한 어드레스 디코딩 처리에 의해, 행들(Hy)을 선택함으로써, 컬러 필터의 배열에 따라 동일한 색 배열을 갖는 행들의 조합을 선택한다.

즉, 곱의 합 연산의 대상으로 되는 복수의 화소 신호가 동일한 컬러 필터를 갖도록, 처리될 복수의 단위 화소(3)의 위치들을 지정한다. 이러한 구성에 의해, 홀수 행과 짝수 행 사이의 색 배열이 상이한 경우, 홀수 행과 짝수 행에 대해 독립적으로 차분 처리를 행한다.

베이어 배열 컬러 필터를 갖는 화소부(10)에 있어서, G와 R의 컬러 필터 또는 B와 G의 컬러 필터가 동일한 행에 배치된다. 이에 따라, 도 3 또는 도 5에 도 시된 바와 같이, 행들(Hx)을 순차적으로 선택하면, 상이한 컬러 필터 성분을 갖는 화소들에 대해 연산을 수행함으로써, 혼색을 일으킨다.

반대로, 본 실시예에 있어서, 수직 주사 회로(14)는, 홀수 행들(H1, H3, H5,…) 및 짝수 행들(H2, H4, H6,…)과 같은, 동일한 컬러 필터 성분들의 조합을 갖는 행들(Hy)을 순차적으로 선택함으로써, 혼색을 일으키지 않고, 동일한 색들에 대해 곱의 합 연산 처리(본 예에서는 차분 처리)를 행할 수 있다.

도 1 또는 도 6에 도시한 화소 배열에 있어서, 2행 단위로 차분 처리를 행하는 경우, 행(H1)에서의 화소(G11)와 행(H3)에서의 화소(G31), 행(H1)에서의 화소(R12)와 행(H3)에서의 화소(R32) 등과 같은, 홀수 행(H1)에서의 화소들과 홀수 행(H3)에서의 화소들 사이에 홀수 행들에 대한 차분 처리를 실현할 수 있다. 마찬가지로, 행(H2)에서의 화소(B21)와 행(H4)에서의 화소(B41), 행(H2)에서의 화소(G22)와 행(H4)에서의 화소(G42) 등과 같은, 행(H2)에서의 화소들과 행(H4)에서의 화소들 사이에 짝수 행들에 대한 차분 처리를 실현할 수 있다.

비록 도 1 또는 도 6에서, 격자형 단위 화소(3)에 대해, 적색(R), 녹색(G), 청색(B)의 3색 컬러 필터를 베이어(Bayer) 배열에 따라 배치하더라도, 필터들의 색 종류 또는 배열 순서는 도 1 또는 도 6에 도시한 예에 한정되지 않는다. 예를 들면, 베이어 배열 필터의 변형예가 이용될 수 있거나, 보색 필터 또는 다른 컬러 필터가 이용될 수 있다.

예를 들면, 홀수 행과 홀수 열의 교차지점에 배치한 제2 색(녹색;G)을 감지하기 위한 제2 컬러 화소 대신에, 제4 색(에메랄드색;E)을 감지하기 위한 제4 컬러 화소를 배치하여도 된다. 이 경우에도, 차분 처리시의 행들의 선택은, 도 10에 도시된 타이밍으로 수행될 수 있다.

색 신호 처리에 대한 상세한 설명은 생략하지만, 4색 컬러 필터에 대응하는 4색 영상 신호로부터, 인간의 눈에 의해 인지될 수 있는 RGB의 3색을 생성하기 위한 매트릭스 연산을 행하는 화상 처리부를 출력 회로(28)의 후단에 배치한다. 적색(R), 녹색(G), 청색(B)의 필터 이외에 에메랄드(E)의 필터를 배치하면, 3색 컬러 필터를 이용할 때에 비해 색 재현의 차를 저감시킬 수 있고, 예를 들면, 청녹색 또는 적색의 재현성을 향상시킬 수 있다.

도 10에 도시한 예에서는, 동일한 색 배열을 갖는 2행에 대한 차분 처리가 설명된다. 그러나, 동일한 색 배열을 갖는 3행 이상에 대한 곱의 합 연산 처리(감산 및/또는 가산)가 수행될 수도 있다. 이 경우, 동일한 색 배열을 갖는 행들 사이에서 곱의 합 연산 처리를 행함으로써, 동일한 컬러 필터 성분을 갖는 화소들 사이의 연산이, 혼색을 일으키지 않고 수행될 수 있다.

또한, 통상 데이터 처리부(11A)에서는, 연산 데이터 처리부(11B)에 있어서의 곱의 합 연산 처리에서 사용되는 복수의 신호들 중 하나에 기초하여, 컬러 영상 데이터(D1)를 생성하여 출력한다. 따라서, 단일의 고체 촬상 장치(1)를 사용하는 것에 의해, 컬러 영상 데이터(D1)와 연산 데이터(D2)를 동시에 생성하여 고체 촬상 장치(1)의 외부에 출력한다. 그러므로, 상황에 따라, 영상 데이터(D1)에 기초한 컬러 화상과 연산 데이터(D2)에 기초한 처리 화상의 양쪽 혹은 한쪽을 이용함으로써 적절하게 화상 출력을 달성할 수 있고, 모노크롬 촬상에서와 마찬가지로 다양한 목적으로 고체 촬상 장치(1)를 이용할 수 있다.

전술한 바와 같이, 제1 및 제2 실시예의 고체 촬상 장치(1)에 따르면, 업/다운 카운터를 이용하여, 처리 모드를 전환함으로써, m회에 걸쳐 카운트 처리를 행한다. 행렬 형상으로 단위 화소(3)가 배치된 구성에 있어서, 컬럼 AD 회로(25)를 수직 열마다 배치한 열-병렬 컬럼 AD 회로로 구성한다.

m회에 걸쳐 카운트 처리를 행함으로써 곱의 합 연산 처리를 실현하는 컬럼 AD 회로(25B)를 갖는 연산 데이터 처리부(11B) 이외에, 통상의 카운트 처리를 행하여 리셋 성분(ΔV)과 신호 성분의 차를 나타내는 트루 신호 성분(Vsig)을 추출하는 컬럼 AD 회로(25A)를 갖는 통상 데이터 처리부(11A)를 설치한다. 이에 따라, 처리 화상의 출력과 동시에 통상 화상의 출력을 달성할 수 있다.

따라서, 기준 성분(리셋 성분)과 신호 성분 사이의 감산 처리 결과가 2회째의 카운트 처리 결과로서 수직 열마다 직접 취득될 수 있다. 이에 따라, 기준 성분과 신호 성분의 각각에 대한 카운트 결과를 보유하는 메모리 장치를 카운터부에 구비된 래치 기능에 의해 실현할 수 있고, AD 변환된 데이터를 보유하는 전용의 메모리 장치를 카운터와 별도로 구비할 필요가 없다. 또한, 기준 성분과 신호 성분 사이의 차를 결정하기 위한 감산기가 불필요하게 된다.

감산 처리에 의해 얻어지는 복수의 트루 신호 성분을 사용하여 곱의 합 연산을 행하는 경우, 카운트 처리 결과를 보유하는 메모리 장치를 카운터부에 구비된 래치 기능에 의해 실현할 수 있다. 이에 따라, AD 변환된 데이터를 보유하는 전용의 메모리 장치를 카운터와 별도로 구비할 필요가 없다.

따라서, AD 변환 결과를 보유하기 위한 전용의 메모리, 기준 성분과 신호 성분 사이의 차를 결정하기 위한 전용의 감산기 또는 곱의 합 연산 처리를 행하기 위한 전용의 감산기와 전용의 가산기와 같은, 주변 회로들의 설치가 불필요하게 된다. 결과적으로, 회로 규모나 회로 면적을 적게 할 수 있고, 장치 전체의 비용을 절감할 수 있다. 또한, 노이즈, 전류 또는 전력 소비의 증가를 방지할 수 있다.

비교부와 카운터부로 컬럼 AD 회로(AD 변환부)를 형성하기 때문에, 비트 수에 상관없이, 카운터부를 동작시키는 카운트 클록 1개와 카운트 모드를 제어하는 제어선에 의해 카운트 처리를 제어할 수 있다. 이에 의해, 카운터부의 카운트값을 메모리 장치에 출력하기 위한 신호선을 구비할 필요가 없게 되어, 노이즈 또는 전력 소비의 증가를 방지할 수 있다.

즉, AD 변환부를 동일 칩상에 탑재한 고체 촬상 장치(1)에 있어서, 전압 비교부(252)와 카운터부(254)를 쌍으로 하여, AD 변환부로서의 역할을 하는 컬럼 AD 회로(25)를 각각 형성한다. 아울러, 카운터부(254)에 의한 카운트 동작은, 다운 카운트와 업 카운트를 조합하여 신호 성분의 차나 합을 디지털 데이터로서 사용함으로써 수행된다. 이에 따라, 회로 규모나 회로 면적이 감소될 수 있고, 전력 소비 전력를 줄일 수 있다. 또한, 다른 기능부들과 인터페이스하기 위한 배선의 수를 감소시킬 수 있거나, 배선에 의한 노이즈나 전력 소비의 증가를 방지할 수 있다.

감산 처리나 가산 처리, 혹은 이들의 조합을 이용한 곱의 합 연산 모드에 따르면, 칩 외부의 메모리를 사용하지 않고, 또한 열-병렬 구조로 배치된 컬럼 AD 회 로(25B)의 업/다운 카운트 기능과 카운터부의 래치 기능을 이용함으로써, 곱의 합 연산 결과를 다치 데이터로 출력할 수 있다. 이 때문에, 데이터 취급의 유연성이 증가하고, 1차원이나 2차원으로 고정밀도의 곱의 합 연산을 실현할 수 있다. 이에 의해, 에지 검출 처리, 직선 검출 처리 또는 패턴 매칭 처리와 같은 1차원 또는 2차원 공간 처리를 용이하게 실현하는 것이 가능해진다.

연산 데이터 처리부(11B)에서의 곱의 합 연산과 동시에, 통상 데이터 처리부(11A)를 동작시켜 영상 데이터(D1)를 생성함으로써, 영상 데이터(D1)와 연산 데이터(D2)를 동시에 생성하여 고체 촬상 장치(1)의 외부에 출력할 수 있다. 그러므로, 상황에 따라, 영상 데이터(D1)에 기초한 모노크롬 혹은 컬러 통상 화상과 연산 데이터(D2)에 기초한 1차원 또는 2차원 처리 화상의 양쪽 혹은 한쪽을 이용함으로써 적절하게 화상 출력을 행할 수 있다.

<제3 실시예;고체 촬상 장치의 구성;시간 차분 처리>

도 11은, 본 발명의 제3 실시예에 따른 CMOS 고체 촬상 장치의 개략 구성도이다. 또한, 도 12a 내지 12C는 제3 실시예에서 이용되는 단위 화소(3)의 구조 모식도이다. 제3 실시예의 고체 촬상 장치(1)는, 곱의 합 연산 처리 기능으로서, 공간 처리 대신에 시간 처리를 행함으로써 동체(moving part) 검출을 가능하게 구성한 점을 특징으로 한다. 시간 처리를 행하는 경우, 처리 대상의 화소는 동일 위치에 배치된 것으로 한다.

제3 실시예의 화소부(10)에 있어서의 단위 화소(3)는, 입사광에 대응하는 전하를 생성하여 축적하는 포토다이오드와 같은 전하 생성부(PD;광 검출부/광전 변환 소자)(32), 제어 영역(게이트)에 공급된 전하에 따라 그의 소스와 드레인 사이의 노드에 입사광에 대응하는 아날로그 신호를 출력하는 증폭용 트랜지스터(M)(42), 전하 생성부(32)에서 생성되어 축적된 전하를 증폭용 트랜지스터(42)의 제어 영역에 직접 또한 선택적으로 전송하기 위한 p-채널 판독 선택용 트랜지스터(34), 증폭용 트랜지스터(42)의 제어 영역의 전하를 리셋하기 위한 p-채널 리셋용 트랜지스터(36) 및 증폭용 트랜지스터(42)와 수직 신호선(19) 사이에 배치되어 증폭용 트랜지스터(42)의 소스와 수직 신호선(19)을 분리/접속하는 n-채널 수직 선택용 트랜지스터(40)를 포함한다.

도 12a에 도시한 바와 같이, 단위 화소(3)의 메커니즘은 다음과 같다. 전하 생성부(32)에 의해 검출된 입사광에 대응하는 전기 신호(신호 전하)가 증폭용 트랜지스터(42)의 게이트(제어 영역)에 공급되고, 소스 폴로어(source-follower) 동작에 의해 전류 증폭된다. 그 후, 전기 신호는, 대응하는 수직 신호선(19)에 판독되어, 수직 신호선(19)에 신호 전압이 나타나게 된다.

증폭용 트랜지스터(42)로서는, n-채널 접합형 전계 효과 트랜지스터(junction field effect transistor: JFET)를 사용한다. 또한, JFET의 P형 영역은, 전하 생성부(32)에서 검출된 신호 전하인 홀(hole)들을 저장하는 화소내 메모리(inter-pixel memory)(전하 저장부)로서의 역할을 한다. 이 때문에, 전하 생성부(32)와 증폭용 트랜지스터(42)의 양쪽에 축적된 신호들을 사용함으로써, 단위 화소(3)로부터 이전 프레임의 신호와 현재 프레임의 신호를 짧은 간격으로 순차적으로 출력하여, 비교할 수 있다.

증폭용 트랜지스터들(42)의 소스들은, 화소 분리용의 수직 선택용 트랜지스터(40)를 통해, 대응하는 수직 신호선(19)에 공통으로 접속된다. 또한, 증폭용 트랜지스터(42)의 드레인 및 전하 생성부(32)의 캐소드에는 전원 공급 전압(Vdd)(포지티브 전압)이 인가된다.

또한, 전하 생성부(32)의 애노드 및 증폭용 트랜지스터(42)의 게이트(제어 영역)에는, 전송용의 판독 선택용 트랜지스터(34)의 소스-드레인이 접속된다. 또한, 전송용의 판독 선택용 트랜지스터(34)의 전송용 게이트(TG)는, 매트릭스 형상으로 배치된 단위 화소(3)의 행마다, 행 제어선(15)(자세하게는 전송 게이트 배선)에 공통 접속되고, 행 제어선(15)에 접속된 수직 주사 회로(14)로부터 송출되는 구동 펄스 φTG가 공급되면, 구동 펄스 φTG의 레벨에 따라 전송용의 판독 선택용 트랜지스터(34)가 순차적으로 동작하도록 되어 있다.

또한, 리셋 트랜지스터(36)의 드레인(리셋 드레인)에는, 전원 전압(Vrd)이 단위 화소(3)마다 접속되어 전압이 인가되어 있다. 또한, 리셋 트랜지스터(36)의 게이트(RSG)는, 수직 주사 회로(14)에 접속된 대응하는 행 제어선(15)(자세하게는 리셋 배선)에 공통으로 접속되고, 리셋 트랜지스터(36)의 소스는, 전송용의 판독 선택용 트랜지스터(34)의 소스와 서로 공유로 되어 있다.

그리고, 리셋 트랜지스터(36)의 게이트에 구동 펄스 φRG가 공급되면, 리셋 트랜지스터(36)는, 이 구동 펄스 φRG의 레벨에 따라 동작하도록 되어 있다. 또한, 화소 분리용의 수직 선택용 트랜지스터(40)의 게이트는, 매트릭스 형상으로 배치된 단위 화소(3)에 대해 대응하는 행 제어선(15)(자세하게는 행 선택선/수직 선 택선)에 공통 접속되고, 수직 주사 회로(14)로부터의 구동 펄스 φSEL의 레벨에 따라, 화소 분리용의 수직 선택용 트랜지스터(40)가 순차적으로 동작하도록 되어 있다.

또한, 도시를 생략하지만, 컬럼 처리부(26)와 수평 주사 회로(12) 사이의 수직 신호선(19)의 신호 경로 상에는, 대응하는 수직 신호선(19)에 대해 드레인 단자가 접속된 도시하지 않은 부하 MOS 트랜지스터를 포함하는 부하 트랜지스터부가 배치되고, 부하 MOS 트랜지스터를 구동 제어하는 부하 제어부(부하 MOS 컨트롤러)가 설치되어 있다.

단위 화소(3)를 형성하는 증폭용 트랜지스터(42)는 대응하는 수직 신호선(19)에 접속되어 있고, 또한 수직 신호선(19)은 부하 MOS 트랜지스터의 드레인에 접속되고, 또한 각 부하 MOS 트랜지스터의 게이트 단자에는, 부하 컨트롤러로부터의 부하 제어 신호(CTld)가 입력되어 있고, 신호 판독시에는, 증폭용 트랜지스터(42)에 접속된 부하 MOS 트랜지스터에 의해, 미리 결정된 정전류를 계속 흐르게 하도록 되어 있다.

또한, 본 실시예에서는, 증폭기로서뿐만 아니라 화소내 메모리로서도 기능하는 접합형 전계 효과 트랜지스터(JFET)를 단위 화소(3)로서 사용하고, 이 접합형 전계 효과 트랜지스터가 갖는 메모리 기능을 이용하여, 복수 프레임의 동일 화소 위치의 화소 신호를 취득하지만, 복수 프레임의 동일 화소 위치의 화소 신호를 취득하기 위한 화소 구조는, 접합형 전계 효과 트랜지스터를 이용하는 것에 한정되지 않는다.

화소 내 메모리를 이용하는 화소 구조로서는, 접합형 전계 효과 트랜지스터 외에, 예를 들면 도 12b에 도시한 바와 같이 전하 생성부(32)의 포토다이오드로서, "포토게이트(Photogate)"라 불리는 MOS 다이오드를 사용할 수 있다. 이 화소 구조에서는, 포토 게이트에서 광전 변환한 신호 전하를, 판독 게이트(Tx)를 가로질러 형성되어 있는 화소 내 메모리로서 기능하는 플로팅 디퓨전(FD)(38)에 전송하고, 플로팅 디퓨전(38)의 전압 변화를 증폭용 트랜지스터(42)로 증폭하여 출력한다. 이 때, 미리 플로팅 디퓨전(38)을 리셋하여 리셋 신호를 출력한 후, 신호 전하가 축적된 포토게이트로부터 판독 게이트(Tx)를 통해 신호 전하를 판독하여 화소 신호를 출력한다. 플로팅 디퓨전(38)의 KTc 노이즈를 화소 신호와 리셋 신호의 CDS 동작에 의해 제거할 수 있는 이점이 있다.

또한, 화소 내 메모리로서 기능하는 플로팅 디퓨전(FD)(38)을 이용하는 또 다른 화소 구조로서는, 도 12c에 도시한 바와 같이 매립 포토다이오드를 사용할 수 있다. 이 화소 구조에 있어서의 판독 동작은, 포토 게이트를 이용한 판독 게이트(Tx)를 판독 선택용 트랜지스터(34)로 치환하여 동작될 수 있다고 생각하면 된다. 매립 포토다이오드는, pn 접합부에 발생하는 공핍층이 화소 표면에 도달하지 않기 때문에 저암(low dark) 전류를 실현할 수 있고, 또한 포토게이트와 같은 전극 재료에 의한 빛의 흡수가 없는 이점이 있다. 리셋 시의 KTc 노이즈가 발생하지 않는 것은 포토 게이트를 사용한 구조와 마찬가지이다.

또한, 접합형 전계 효과 트랜지스터 대신에, 포토게이트나 매립 포토다이오드와 화소 내 메모리로서의 플로팅 디퓨전(38)을 조합한 경우의 판독 타이밍에 대 해서는 도시를 생략하지만, 대체로, 이하의 도 13에 나타낸 접합형 전계 효과 트랜지스터에 대한 판독 타이망과 마찬가지로, 우선 플로팅 디퓨전(38)에 축적된 전 프레임의 신호 성분을 판독한 후에 플로팅 디퓨전(38)을 리셋하고, 이 후, 현 프레임에 있어서의 노광으로써 전하 생성부(32)에서 생성된 신호 전하를 플로팅 디퓨전(38)에 전송하여, 현 프레임의 신호 성분을 판독하도록 한다.

도 13은, 제3 실시예의 단위 화소(3)를 구동하는 동작을 설명하는 타이밍차트이다. 도 13에는, 일정한 간격마다 입사광을 검지하는 1개의 단위 화소(3)가, 연속한 2 프레임, 즉 n-1 프레임(직전의 프레임), n 프레임(현재의 프레임)으로 입사광을 검출하고, 그 판독 동작을 행하는 경우를 나타내고 있다.

또한, 매트릭스 형상으로 배치된 각 단위 화소(3) 중 동일 행의 단위 화소(3)의 판독 동작은 동일하고, 도 13의 n-1 프레임 또는 n 프레임의 기간(t60∼t69)이 제1 행의 단위 화소(3)의 판독 동작을, 기간(t70∼t79)이 제2 행의 단위 화소(3)의 판독 동작을 각각 나타내고 있다. 이하, n 프레임(현재의 프레임)에 있어서의 제1 행의 단위 화소(3)의 판독 동작을 중심으로, 도 13의 타이밍차트의 n 프레임의 기간(t60)에 이르렀을 때부터 설명한다. 또한, n-1 프레임에 있어서의 판독 동작은, n 프레임에 있어서의 판독 동작과 동일하다.

기간이 n 프레임에서의 t60으로부터 t61에 이르기 전(n-1 프레임의 t75 후의 기간과 동등), 각 행의 구동 펄스 φTG는 하이 레벨로 유지되고, 각 행의 구동 펄스 φSEL는 하이 레벨로 유지되고, 각 행의 구동 펄스 φRG는 하이 레벨로 유지되어 있다.

이와 같이 t61에 이르기 전에는, 각 행의 구동 펄스 φTG가 하이 레벨이기 때문에 전송용의 판독 선택용 트랜지스터(34)는 오프로 되고, 각 행의 구동 펄스 φRG가 하이 레벨이기 때문에 리셋 트랜지스터(36)는 오프로 되어 있다.

따라서, 증폭용 트랜지스터(42)의 게이트(제어 영역)는 플로팅 상태로 되지만, 기생 용량의 효과에 의해, 직전의 n-1 프레임에서 각 전송용의 판독 선택용 트랜지스터(34)가 온일 때에 판독 선택용 트랜지스터(34)를 통해 각 증폭용 트랜지스터(42)의 게이트(제어 영역)에 전송되어 있는 각 전하 생성부(32)에서 생성된 입사광에 대응하는 전하(제1 신호 전하)는, 판독 선택용 트랜지스터(34)가 오프로 된 후에도 증폭용 트랜지스터(42)의 게이트(제어 영역)에 보유된 상태로 되어 있다. 증폭용 트랜지스터(42)는, 그 게이트(제어 영역)에 축적된 전하가 리셋될 때까지, 소스 폴로워 동작에 의해 게이트 전압에 대응하는 전기 신호를 출력한다.

또한, 전송용의 판독 선택용 트랜지스터(34)가 오프로 된 후에는, 각 전하 생성부(32)에서는, 입사광에 대응하는 전하(제2 신호 전하)가 생성 축적된다. 이 때의 제1 신호 전하가, 전하 생성부(32)에서 생성 축적된 n-1 프레임(직전의 프레임)에 있어서의 입사광에 대응하는 전하이고, 제2 신호 전하가 전하 생성부(32)에서 생성 축적된 n 프레임(현재의 프레임)에 있어서의 입사광에 대응하는 전하로 된다.

또한, t61에 이르기 전에는, 각 구동 펄스 φSEL가 모두 하이 레벨이기 때문에 화소 분리용의 수직 선택용 트랜지스터(40)는 오프로 되어 있고, 각 단위 화소(3)는 수직 신호선(19)으로부터 분리된 상태로 되고 있다.

다음으로, 기간이 t60을 경과하여 t61에 이르면, 제1 행의 구동 펄스φ(SEL1)가 로우 레벨로 반전되고, 제1 행의 각 단위 화소(3)의 화소 분리용의 수직 선택용 트랜지스터(40)가 온으로 되어, 증폭용 트랜지스터(42)는, 소스가 수직 신호선(19)에 접속되고 온으로 되어 수직 신호선(19)을 선택한다. 이 때, 제1 행의 각 단위 화소(3)의 증폭용 트랜지스터(42)의 게이트(제어 영역)에는, 직전의 프레임에 있어서(n-1의 프레임의 기간(t63)에 있어서) 입사광에 대응하는 제1 신호 전하가 전송되고, 판독 선택용 트랜지스터(34)가 오프로 된 후에도 제1 신호 전하가 보유되어 있기 때문에, 이 보유된 제1 신호 전하에 대응하는 전기 신호가 수직 신호선(19)에 출력된다.

또한, t61에서는, 리셋 트랜지스터(36)가 오프로 되어 있기 때문에, 이 t61에 있어서 선택된 제1 행의 각 증폭용 트랜지스터(42)가 소스 폴로워 동작을 했을 때, 증폭용 트랜지스터(42)의 소스의 전위는, 소스 드레인 간에 흐르는 전류(드레인 전류)가, 도시하지 않은 부하 MOS 트랜지스터에 의한 정전류원에 흐르는 전류값(IB)으로 될 때까지 상승한다.

이 때, 이 제1 행의 각 증폭용 트랜지스터(42)는, 그 게이트(제어 영역)에, 직전의 프레임(n-1 프레임의 기간(t63))에 있어서 제1 신호 전하가 전송되고, 전송 동작 종료 후(전송용의 판독 선택용 트랜지스터(34)가 오프)에도 그 게이트 전압을 보유하고 있기 때문에, 소스 폴로워 동작에 의해 제1 신호 전하에 대응하는 제1 출력 신호(Vssn-1)를 출력한다. 제1 출력 신호(Vssn-1)의 값은, 수학식 7에 나타내는 값으로 된다.

Vssn-1=VRD+VS1-VT=Vsig1

수학식 7에서, VRD는 n-1 프레임에서 리셋 트랜지스터(36)가 온일 때에 공급된 전원 전압, VS1은 n-1 프레임에 있어서의 제1 신호 전하에 따른 증폭용 트랜지스터(42)의 게이트 전위의 상승분, VT는 증폭용 트랜지스터(42)의 드레인 전류가 도시하지 않은 부하 MOS 트랜지스터로 규정되는 부하 전류(IB)일 때의 게이트 소스 간의 전압이다. 또한, VS1의 값은, 입사광에 대응하는 제1 신호 전하/게이트 용량에 의해 결정된다. 이와 같이 하여 검지된 n-1 프레임의 출력 신호(Vssn-1)가, 대응하는 수직 열의 컬럼 AD 회로(25)에 출력된다. 또한, 실제로는, 구동 펄스 φRG를 로우 레벨로 리셋시키는 리셋 동작에 의해, 트루 신호 성분뿐만 아니라 리셋 성분이나 그 밖의 변동 성분(모두 합하여 ΔV1이라 함)을 화소 신호가 포함하는 것은, 제1 실시예에서 설명한 바와 마찬가지이다.

또한, 이 때 제2 행의 각 증폭용 트랜지스터(42)에 관해서는, 구동 펄스 φSEL2가 여전히 로우 레벨이기 때문에, 제2 행의 각 화소 분리용의 수직 선택용 트랜지스터(40)가 오프로 되어 있고, 제2 행의 각 증폭용 트랜지스터(42)의 소스는 수직 신호선(19)에 접속되지 않는 상태로 되고 있다(비선택 상태). 이 후, 기간이 t62에 이르면, 구동 펄스 φRG1가 로우 레벨로 반전된다.

이 t62에 있어서, 구동 펄스 φRG1가 로우 레벨로 됨으로써, 제1 행의 리셋 트랜지스터(36)가 온으로 되어, 전원 전압(VRD)(판독 레벨)이 제1 행의 각 증폭용 트랜지스터(42)의 게이트(제어 영역)에 전해진다. 리셋 트랜지스터(36)의 온에 의 해, 증폭용 트랜지스터(42)의 게이트(제어 영역)로부터 제1 신호 전하가 배출됨과 아울러, 증폭용 트랜지스터(42)의 게이트(제어 영역)이 전원 전압(VRD)(판독 레벨)에 바이어스된다.

기간이 t63에 이르면, 구동 펄스 φRG1가 하이 레벨로 반전됨으로써, 제1 행의 리셋 트랜지스터(36)가 다시 오프로 되고, 제1 행의 증폭용 트랜지스터(42)의 게이트(제어 영역)는 플로팅 상태로 되지만, 그 기생 용량의 효과에 의해, 증폭용 트랜지스터(42)의 게이트는, 전원 전압(VRD)(판독 레벨)에 바이어스된 채로 그 상태가 유지된다.

기간이 t64에 이르면, 구동 펄스 φTG1가 로우 레벨로 반전되고, 제1 행의 각 단위 화소(3)의 전송용의 판독 선택용 트랜지스터(34)가 온으로 되어, 제1 행의 각 단위 화소(3)의 포토다이오드에 있어서 생성 축적된 입사광에 대응하는 전하(제2 신호 전하)가, 제1 행의 각 단위 화소(3)의 증폭용 트랜지스터(42)의 게이트(제어 영역)에 전송된다. 제2 신호 전하가, n 프레임에 있어서의 입사광에 따른 전기 신호 전하로 된다.

이와 같이, 증폭용 트랜지스터(42)의 게이트(제어 영역)에, n 프레임(현재의 프레임)에 있어서의 입사광에 대응하는 전하(제2 신호 전하)가 전송되면, 각 증폭용 트랜지스터(42)의 게이트 전위는, 전송된 전하 분만큼 상승하기 때문에, 제1 행의 증폭용 트랜지스터(42)가 소스 폴로워 동작을 하여, 증폭용 트랜지스터(42)의 소스의 전위는 게이트 전위만큼 상승한다.

이 경우, 소스 폴로워 동작을 하는 제1 행의 각 증폭용 트랜지스터(42)로부 터는 제2 신호 전하에 대응하는 제2 출력 신호(제2 전기 신호)가, 온으로 되어 있는 화소 분리용의 수직 선택용 트랜지스터(40)를 통해 수직 신호선(19)에 출력된다.

기간이 t65에 이르면, 제1 행의 구동 펄스 φTG1가 하이 레벨로 반전됨으로써, 제1 행의 각 전송용의 판독 선택용 트랜지스터(34)가 오프로 된다. 따라서, 제1 행의 단위 화소(3)의 전하 생성부(32)에 있어서 생성 축적된 입사광에 대응하는 전하(제2 신호 전하)의 증폭용 트랜지스터(42)의 게이트(제어 영역)에의 전송이 종료하고, 따라서 증폭용 트랜지스터(42)의 게이트(제어 영역)은 다시 플로팅 상태로 되지만, 그 기생 용량의 효과에 의해, 전송된 전하(제2 신호 전하) 분만큼 게이트의 전위가 상승한 레벨에서 그 상태가 유지된다.

이 n 프레임에서, 현재의 프레임에 대한 제2 신호 전하로서 게이트(제어 영역)에 전송된 전하는, 다음의 n+1 프레임(도시 생략)에서 이 게이트가 리셋될 때까지(리셋 트랜지스터(36)가 온으로 될 때까지) 보유된다. 그 결과, 이 때 게이트에 축적되어 있는 전하가, n+1 프레임에서는 제1 신호 전하(직전의 프레임에 대한 전하)로서 이용된다.

이와 같이, 전송용의 판독 선택용 트랜지스터(34)가 온으로 되어 제2 신호 전하가, 증폭용 트랜지스터(42)의 게이트(제어 영역)에 일단 전송되고, 그 후, 전송용의 판독 선택용 트랜지스터(34)가 오프로 되더라도, 제2 신호 전하가 게이트( 제어 영역)에 보유되므로, 증폭용 트랜지스터(42)로부터는, 그 후 게이트가 리셋되기까지의 소스 폴로워 동작에 의해(t65 이후), 게이트에 축적된 전하(제2 신호 전 하)에 대응하는 전기 신호(제2 출력 신호(Vssn))가 출력되게 된다.

t64∼t65에 있어서, 소스 폴로워 동작에 의해 소스 드레인 간에 흐르는 전류가 도시하지 않은 부하 MOS 트랜지스터로 규정되는 부하 전류(IB)로 되었을 때, 증폭용 트랜지스터(42)의 소스의 전위(제2 출력 신호(Vssn))의 값은, 수학식 8에 나타내는 값으로 된다.

Vssn=VRD+VS2-VT=Vsig2

수학식 8에서, VS2는 제2 신호 전하에 따른 증폭용 트랜지스터(42)의 게이트 전위의 상승분이다. 또한, VS2의 값은, VS1과 마찬가지로 입사광에 대응하는 제2 신호 전하/게이트 용량으로서 나타내진다. 또한, 실제로는, 구동 펄스 φRG를 로우 레벨로 하는 리셋 동작에 의해, 트루 신호 성분뿐만 아니라 리셋 성분이나 그 밖의 변동 성분(모두 합하여 "ΔV2"라 함)을 화소 신호가 포함하는 것은, 제1 실시예에서 설명한 바와 마찬가지이다. 이와 같이 하여 검지된 n 프레임의 출력 신호(Vssn)가, 대응하는 수직 열의 컬럼 AD 회로(25)에 출력된다.

다음으로, 기간이 t69에 이르면, 구동 펄스 φSEL1가 하이 레벨로 반전됨으로써, 화소 분리용의 수직 선택용 트랜지스터(40)가 오프로 되어 제1 행의 단위 화소(3)와 수직 신호선(19)이 분리된다.

계속되는 기간 t70∼t79에 있어서는, 제2 행의 단위 화소(3)에 대해, 전술한 t60∼t69에 있어서의 제1 행의 단위 화소(3)의 판독 동작과 마찬가지의 동작이 반복하여 행해져서 n 프레임에 있어서의 시간 차분 처리를 행한다.

이상 설명한 바와 같이, 연속한 2 프레임(n-1 프레임과 n 프레임) 사이에 있어서 각각 얻어진, 입사광에 따라 대응하는 단위 화소(3)로부터의 아날로그의 휘도를 나타내는 n-1 프레임과 n 프레임의 각 출력 신호(Vssn-1, Vssn)가, 각각 컬럼 AD 회로(25)에 입력된다.

접합형 전계 효과 트랜지스터의 제어 영역에, 포토다이오드 등의 광전 변환 소자에서 생성 축적된 전하를 직접적으로 공급하는 것만으로, 게이트에 공급된 전하에 대응하는 전기 신호를, 직전의 프레임에 대한 전기 신호와 현재의 프레임에 대한 전기 신호의 2개의 신호로서 출력할 수 있다. 이 경우, 게이트에 전송된 전하로부터 변환된 전압 신호의 형태로 수직 신호선(19)을 통해 화소 신호를 판독하도록 하고 있기 때문에, 전하 그대로(전류 모드로) 화소 신호를 출력하는 경우에 비해 전하 배분에 의한 신호의 열화를 억제할 수 있다.

컬럼 AD 회로(25)에 있어서는, 연속한 2 프레임(n-1 프레임과 n 프레임) 사이에서 얻어진 복수 프레임에 대한 아날로그의 제1 출력 신호(Vssn-1)와 제2 출력 신호(Vssn)의 차분을 검출, 즉 시간 차분 처리를 행함으로써, 동체 검출을 행한다. 그리고, 상기 동작을 반복하여 행함으로써, 추가로 연속한 2 또는 그 이상의 프레임 사이에서 그 동체 검출을 행할 수 있게 된다.

<제3 실시예;시간 차분 처리의 동작>

도 14는, 도 11에 도시한 제3 실시예의 고체 촬상 장치(1)의 컬럼 AD 회로(25)에 있어서의 시간 차분 처리 동작을 설명하기 위한 타이밍차트이다. 또한, 도 15는, 시간 차분 처리에 있어서의 프레임 레이트와의 관계를 설명하는 타이밍차트 이다. 여기서는, 연산 데이터 처리부(11B)에 의한 시간 차분 출력측과 통상 데이터 처리부(11A)측에 의한 통상 영상 출력측의 동작으로 나눠 설명한다.

<시간 차분 출력측의 동작>

도 14에 있어서, 시간 차분 처리의 동작 타이밍은, 도 8에 도시한 제2 실시예의 공간 차분 처리에 있어서의 n-1행(직전의 행)을 n-1 프레임(직전의 프레임)에, n행(현재의 행)을 n 프레임(현재의 프레임)에, 각각 치환하고 생각하면 된다.

컬럼 AD 회로(25)는, 증폭용 트랜지스터(42)에 축적된 직전 프레임(n-1)의 화소 신호(Vssn-1)와 전하 생성부(32)에 축적된 이전 프레임 n-1의 행과 현재 프레임(n)의 동일 행의 화소 신호(Vssn)을 짧은 간격으로 순차적으로 수신하여, 화소 신호(Vssn-1)와 화소 신호(Vssn) 사이의 차를 취한다.

즉, 직전 프레임의 화소 신호(Vssn-1)에 대한 제2 카운트 처리가 완료된 후에, 현행 프레임의 화소 신호(Vssn)에 대해 제1 업 카운트 처리를 개시할 때에, 카운터부(254)에 보유되어 있는 카운트값을 리셋하지 않고 계속해서 카운트 처리를 행하도록 함으로써, 현행 프레임의 화소 신호(Vssn)에 대한 제2 카운트 처리가 완료된 후에 카운터부(254)에 보유되는 카운트값인 시간 차분 데이터(D5)는, 수학식 9에 나타내는 바와 같이 프레임이 상이한 2개의 화소 신호(Vssn-1, Vssn) 사이에서의 차분 연산의 결과(Vssn-1 － Vssn)를 나타내는 k비트의 디지털값으로 된다. 프레임이 상이한, 즉 촬상 시각이 상이한 2개의 화소 신호(Vssn-1, Vssn) 사이에서의 차분 연산을 행하고 있기 때문에, 그 차분 처리는 공간 차분 처리가 아니라 시간 차분 처리로 된다.

=Vsig1-Vsig2

=(n-1 프레임의 신호(Vssn-1))-(n 프레임의 신호(Vssn))

=(VRD+VS1-VT)-(VRD+VS2-VT)

=VS1-VS2

수학식 9에서 구한 시간 차분 데이터(D5)가 제로가 아니면, 프레임간에서 화상에 움직임이 존재한 것으로 되기 때문에, 피사체 중 동체의 부분을 검출할 수 있다.

또한, 도 14에 도시한 단위 화소(3)의 구동 타이밍에서 알 수 있는 바와 같이, n-1 프레임(직전의 프레임)의 화소 신호는, 트루 신호 성분(Vsig1) 후에 구동 펄스 φRG에 기초한 리셋 성분 및 그 밖의 변동 성분(ΔV1)이 나타남에 대해, n 프레임(현재의 프레임)의 화소 신호는, 구동 펄스 φRG에 기초한 리셋 성분 및 그 밖의 변동 성분(ΔV1) 후에, 트루 신호 성분(Vsig2)이 나타난다.

따라서, 통신 타이밍 제어부(20)는, 시간 차분 처리를 위한 카운트 처리시에는, 이들 각 성분이 나타나는 방법을 고려하여 카운터부(254)에 있어서의 카운트 모드를 제어한다. 예를 들면, 도 14에 나타낸 바와 같이 n-1 프레임에 관해서는, 우선 업 카운트 모드로 하여 신호 성분 Vsig1과 ΔV1의 합성 성분에 대해 카운트 처리를 행하고, 이 후 업 카운트 모드로 하여 ΔV1에 대해 카운트 처리를 행함으로써, n-1 프레임의 신호 성분(Vsig1)의 카운트값(화소 데이터)을 구한다. 계속해서 n 프레임에 관해서는, 우선 업 카운트 모드로 하여 ΔV2에 대해 카운트 처리를 행 하고, 이 후, 다운 카운트 모드로 하여 신호 성분 Vsig2과 ΔV2의 합성 성분에 대해 카운트 처리를 행한다. 이에 의해, 카운트 결과로서는 “Vsig1-Vsig2”, 즉 2 프레임에 있어서의 트루 신호 성분의 차분을 구할 수 있다.

또한, ΔV1과 ΔV2는 모두 동일 시점의 구동 펄스 φRG에 기초한 것으로서, 대체로 동일하다고 생각할 수도 있다. 따라서, ΔV1과 ΔV2에 대한 카운트 처리를 생략해도, 카운트 결과로서는 "Vsig1-Vsig2", 즉 2 프레임에 있어서의 트루 신호 성분의 차분을 구할 수 있다. 이 경우, 카운트 처리를 생략한 분만큼 소비 전력을 저감할 수 있다.

또한, 전술한 바와 같은 시간 차분 처리로 취득한 카운트값에 기초하여 동체 검출을 행하는 경우, 랜덤 잡음 등의 성분으로 인한 오판정을 방지하기 위해, 임계값 처리를 행하여 판정하는 것이 좋다. 즉, 수학식 9에서 구한 디지털값이 소정값 이상인 경우에, 동체가 검지된 것이라고 판정한다.

그러나, 피사계가 극단적으로 밝은 경우나 극단적으로 어두운 경우에는, 동체 신호를 정밀도 좋게 생성할 수 없다. 전하의 요동 등에 기인하여 발생하는 샷 잡음(shot noise)은, 신호의 크기의 평방근에 비례한다. 즉 피사계가 밝아서 휘도 레벨이 큰 경우에는 샷 잡음의 레벨이 커지는 특질을 갖고 있기 때문에, 판정 처리를 위한 임계값을 일정하게 하면, 휘도 레벨이 높은 피사체가 정지하고 있는 것이 동체로서 잘못 검출되거나, 혹은 반대로 저 콘트라스트의 피사체에 대해 충분한 움직임 검출을 할 수 없게 되고, 피사계가 어두운 경우에는, 랜덤 잡음의 영향을 받기 쉬워 정지하고 있는 것이 동체로서 잘못 검출된다.

이러한 문제를 피하기 위해, 상황에 따라 판정의 임계값을 조정한다. 예를 들어, 피사체의 콘트라스트가 높은 경우나 피사계가 어두운 경우에는 판정의 임계값을 올리는 한편, 피사체의 콘트라스트가 낮은 경우나 피사계가 밝은 경우에는 판정의 임계값을 내린다. 이렇게 함으로써, 정밀도 좋게 피사체의 움직임을 검출할 수 있게 된다.

이와 같이, 본 실시예에서는, 동체를 나타내는 시간 차분 데이터(D5)를 n비트의 다치 디지털 데이터로 출력하도록 하고 있기 때문에, 데이터 취급의 자유도가 증가하여, 디바이스의 외부에서도, 피사체의 콘트라스트나 조명 등의 환경 조건에 따라, 직전 프레임에 대한 전기 신호와 현재 프레임에 대한 전기 신호의 차분에 기초하여, 피사체가 동체인지의 여부의 판정을 고 정밀도로 행할 수 있다.

시간 차분 연산의 방법은, 제1 또는 제2 실시예와 마찬가지로, 전압 비교부(252)와 카운터부(254)를 이용하여, 각 프레임의 화소 신호에 따른 전압 신호와 소정의 기울기로 변화하는 참조 신호를 비교하여, 참조 신호의 생성 시점부터, 전압 신호와 참조 신호가 일치한 시점까지를 카운트 클록으로 카운트함으로써, 각 프레임의 화소 신호에 따른 전압 신호 사이의 차분에 대응한 카운트값을 얻도록 하고 있기 때문에, AD 변환 후에 추가의 차분 회로를 설치할 필요가 없고, AD 변환과 동시에 동체를 나타내는 차분 신호를 간단히 얻을 수 있다.

덧붙여, 제1 및 제2 실시예에서 설명한 것과 마찬가지로, 회로 규모나 회로 면적이나 소비 전력, 혹은 다른 기능부와의 사이의 인터페이스용 배선의 수나, 이 배선에 의한 노이즈나 소비 전류 등의 문제를 해소하는 등의 효과를 얻을 수 있다.

<통상 영상 출력측의 동작>

한편, 도 14에 있어서, 통상 화상 출력 처리의 동작에 대해서는, 도 14에 도시한 n 프레임의 판독 동작만을 행하면 된다. n-1 프레임(직전의 프레임)의 판독 동작을 정지시키기 위해서는, 참조 신호 생성부(27A)나 카운터부(254A)에 공급하는 카운트 클록(CK0)을 공급하지 않도록 하면 된다. 이렇게 함으로써, n 프레임(현재의 프레임)의 영상 신호만을 취출할 수 있다(도 15 참조).

또한, 도 14의 시간 차분 처리에 있어서의 n 프레임(현재의 프레임)의 판독 기간의 화소 신호의 극성은 마이너스이지만, 통상 화상 출력 처리의 경우에는, 리셋 레벨(ΔV2)에 대해서는 다운 카운트 모드, 신호 레벨(Vssn)(트루 신호 성분(Vsig2))에 대해서는 업 카운트 모드로 판독함으로써, 정극성의 화소 신호를 취득할 수 있다.

이와 같이, 제3 실시예의 고체 촬상 장치(1)에 따르면, 동체 검출용 시간 차분 데이터(D5)와 함께, 통상 화상을 나타내는 영상 데이터(D1)를 병행하여 출력하도록 했기 때문에, 움직임 검출과 비디오 신호의 출력을 동시에 행할 수 있다. 이에 의해, 시간 차분 데이터(D5)와 영상 데이터(D1)를, 상황에 따라 적절하게 전환하여 혹은 양쪽을 동시에 이용할 수 있다. 그 결과, 촬상 장치(1)는 다양한 목적에 이용될 수 있다.

또한, 상기 실시예에서는, 컬럼 AD 회로(25B)가 수직 열들에 복수 배열되고, 화소부(10)로부터 보내지는 1행분의 화소 신호를 각 컬럼 AD 회로(25B)에서 동시 병행 처리한다. 이 구성에서, 비교 처리와 카운트 동작을 조합하여 AD 변환 처리 를 행함으로써 시간 차분 처리를 행한다. 비교 처리와 카운트 동작을 조합하여 AD 변환 처리를 행함으로써 시간 차분 처리를 행한다는 기본적인 구조에 관해서는, 화소 신호를 하나 하나 취출하여 처리하는 구성의 디바이스에도 적용할 수 있다.

또한, 접합형 전계 효과 트랜지스터나 플로팅 디퓨전 등의 화소 내 메모리를 갖는 메카니즘을 단위 화소(3)를 갖는 디바이스에 적용하는 것에 대하여 설명했지만, 그 메카니즘의 적용은, 화소 내 메모리를 갖는 디바이스에 한정되지 않는다. 예를 들면, 화소 내 메모리를 구비하고 있지 않으면, 전 프레임의 화소 신호를 판독하여 참조 신호와 비교함과 아울러, 이 비교 처리와 병행하여 카운트 처리를 행하고, 비교 처리가 완료한 시점의 카운트값을 취득하고, 취득한 카운트값을 일단 디바이스 외부의 프레임 메모리에 저장함으로써 전 프레임에 대한 AD 변환 처리를 완료시킨다.

즉, 차분 처리가 수행되는 하나의 프레임(전 프레임)의 화소 신호에 대해서는, 미리 디지털 데이터화해 둔다. 이 경우, 전 프레임의 화소 신호를 미리 디지털 데이터로 형성하기 위해, 컬럼 AD 회로(25B)를 이용하는 것이 필수적인 것을 아니고, 다른 AD 변환 장치를 사용하여 이전 프레임의 화소 데이터를 취득하여 프레임 메모리에 저장해 두어도 된다.

이 후, 현 프레임에 대한 AD 변환 시에는, 현재 프레임과 동일 화소 위치의 전 프레임의 카운트값(화소 데이터)을 카운트 동작의 초기값으로 사용하여, 화소 신호와 참조 신호를 비교함과 아울러, 동시에 카운트 동작을 행하고, 그 후 비교 처리가 완료한 시점의 카운트값을 취득함으로써, 시간 차분 처리를 행하도록 하여 도 된다. 이전 프레임의 카운트값(화소 데이터)을 플러스의 데이터로서 프레임에 저장하고 있으면, 현 프레임의 카운트 동작은 다운 카운트 모드로 하면 된다.

<제4 실시예;시간 가산 처리>

도 16은, 도 1에 도시한 제1 실시예의 고체 촬상 장치(1)의 연산 데이터 처리부(11B)에 있어서의 컬럼 AD 회로(25B)에 의한 제4 실시예의 시간 가산 처리의 동작을 설명하기 위한 타이밍차트이다. 또한, 도 17 내지 도 18c는, 제4 실시예에 있어서의 시간 가산 처리의 처리 양태를 설명하는 도면이다.

여기서 설명하는 시간 가산 처리는, 곱의 합(product-sum) 연산 처리 기능으로서, 공간 가산 처리 대신에 시간 가산 처리를 행함으로써, 다이나믹 레인지의 확대를 가능하게 구성한 점에 특징을 갖는다. 이 경우, 시간 가산 처리를 행할 때에는, 각각 상이한 전하 축적 기간 하에서 취득된 복수의 화소 신호에 대해 수행된다. 이에 의해, 전하 축적 기간이 상이한 화상을 합성한 합성 화상을, 연산 완료 화상으로서 취득할 수 있다. 이 연산 완료 화상(합성 화상)은, 다이나믹 레인지가 넓은 화상으로 된다.

시간 가산 처리를 위해, 전하 축적 기간이 상이한 화상을 취급하는 경우, 가산 처리의 대상 화소는 동일 배열 위치의 것으로 한다. 또한, 전하 축적 기간의 범위로서는, 장시간 축적 기간은 대체로 1프레임 기간 근방으로 설정된다. 전자 셔터 기능을 사용하는 경우에는, 전하 축적 기간을 더욱 짧게 할 수도 있다. 이에 대해, 단시간 축적 기간은, 1수평 기간(예를 들면, 64마이크로초) 이하로 설정된다. 이는 주사로 인해 수평선에 따라 전하 축적 기간이 상이한 CMOS 센서 특유의 성질을 이용하여, 수평선(주사선)마다 주사하여 화소 신호를 판독할 때에, 동일 수평 기간 내에서, 장시간 축적 기간 동안 축적된 화소 신호의 판독을 행한 후에, 단시간 동안 전하 축적을 행하고, 즉시 그 단시간 축적 기간 동안 축적된 화소 신호의 판독을 행하기 위함이다.

도 3과 도 16의 비교로부터 알 수 있는 바와 같이, 시간 가산 처리시에는, 도 5에 도시한 공간 가산 처리와 마찬가지로, 화소 신호의 AD 변환 처리에 있어서의 리셋 성분(ΔV)과 신호 성분(Vsig)에 대한 카운트 모드의 조합을 복수의 판독 동작에 대해 동일하게 설정한다. 즉, 비교적 장시간 축적 기간 동안 축적된 제1 화소의 AD 변환 처리가 완료된 후에 카운터부(254B)를 리셋하지 않고, 리셋 성분(ΔV)과 신호 성분(Vsig)에 대해, 제2 화소의 AD 변환은 비교적 장시간 축적 기간 동안 축적된 제1 화소에 대한 AD 변환과 동일한 카운트 모드의 조합에 의해 수행된다.

이러한 동작에 의해, 도 16에 도시한 예에서는, 단시간 축적 기간 동안 축적된 화소 신호에 대한 제2 카운트 처리가 완료된 후에 카운터부(254B)에 보유되는 카운트값은, 전하 축적 기간이 상이한 2개의 화소 신호(V1, V2) 사이에서의 가산 연산의 결과(Vsig1+Vsig2)를 나타내는 n비트의 디지털값으로 된다.

여기서, 이미지 센서의 다이나믹 레인지가 60㏈라고 가정함과 아울러, 장시간 전하 축적 기간을 1프레임 기간 근방, 예를 들면 약 1/15밀리초 정도로 설정하고, 또한 단시간 전하 축적 기간을 1수평 기간 이하의 적당한 기간, 예를 들면 약 1/15마이크로초 정도로 설정하면, 도 17에 나타낸 바와 같이 장시간 축적 기간의 광량에 대한 센서 출력은, 광량의 변화에 대해 3자릿수까지 변하게 된다. 또한, 단시간 축적 기간의 광량에 대한 센서 출력도, 광량의 변화에 대해 3자릿수까지 변하게 되지만, 단시간 축적 기간 동안 축적된 화소에 의해 검출되는 광량은 장시간 축적 기간 동안 축적된 화소에 의한 것과 검출되는 광량이 3자릿수 어긋나게 된다.

따라서, 제1 및 제2 축적 기간의 상이한 출력을 가산 연산함으로써 얻어지는 가산 처리의 결과(Vsig1+Vsig2)에 의해, 6자릿수 즉 120㏈의 다이나믹 레인지를 실현할 수 있다. 예를 들면 도 18a 내지18c에 나타낸 바와 같이 장시간 축적 기간에서 검출된 포화되는 부분이 존재하는 화상을, 단시간 축적 기간에서 검출된 화상으로 보충할 수 있고, 따라서, 도 18c에 나타낸 바와 같이 한쪽의 축적 기간만으로는 화상 출력할 수 없는 포화 레벨 이상의 화상 부분들에 대해서도 재현할 수 있게 된다.

또한, 실제로는, 단순한 가산 처리에서는, 광량에 대한 센서 출력이 시감도와 적합한 이상적인 니(knee) 특성으로는 되지 않는다. 즉, 광량의 대수에 비례하여 밝기를 식별한다는 인간의 시각 특성에 맞지 않는다.

이 문제를 해소하기 위해서는, 도시를 생략하지만, 참조 신호 생성부(27B)에서 발생시키는 참조 신호(RAMP)를, 선형으로 변화하지 않고, 기울기를 여러 단계에 걸쳐 변화시킨다. 이 경우, AD 변환의 초기에 있어서 참조 전위(RAMP)의 기울기를 작게 함으로써 계수를 크게 설정(고 게인으로 함)하고, AD 변환이 진행함에 따라, 참조 전위(RAMP)의 기울기를 크게 하는 것이 좋다. 이러한 구성에 의해, 인간의 눈의 대수 특성에 맞춰, 인간의 눈이 암부에서의 밝기의 변화에 민감한 것에 적합 하도록 암부에서의 계조 정밀도를 유지하고, 인간의 눈이 명부에서의 밝기의 변화에 둔감한 것에 적합하도록 명부에서의 계조 정밀도를 낮게 한다.

이러한 구성에 의해, 상이한 축적 기간의 합성뿐만 아니라, 감도 특성에 감마 보정을 실시하여 더 자연스러운 센서 특성을 실현할 수 있다. 상이한 축적 기간 동안의 감도 차를 자연스럽게 보상할 수 있어, 더 자연스러운 화상을 합성할 수 있게 된다.

이상 설명한 바와 같이, 시간 가산 처리의 응용으로서, 다음의 동작이 수행된다. 전하 축적 기간이 상이한 동일 위치의 복수의 화소 신호에 대해 각각 카운트 처리하여 AD 변환을 행할 때에, 각 화소 신호 중의 한쪽에 대해 취득한 디지털 데이터를 다른 쪽 화소 신호(제2 카운트 동작의 대상의 화소 신호)의 카운트 동작의 초기값으로 함으로써, 다른 화소 신호에 대해 카운트 동작을 수행하여 AD 변환을 한 후에는, 자동적으로 모든 화소 신호에 대한 가산 연산 결과를 나타내는 n비트의 디지털 데이터를 취득하여 연산 데이터(D2)로서 출력할 수 있다. 그리고, 본 예에 있어서는, 연산 데이터(D2)로서, 다이나믹 레인지를 확대시킬 수 있는 데이터를 취득할 수 있다. 와이드 다이나믹 레인지를 실현하면서 디지털 화상 데이터의 비트 폭을 n비트로 유지, 다시 말하면 비트 폭을 압축할 수 있다. 백비(overexposed highlight)나 흑궤(underexposed shadow)가 완화된 광량에 대한 다이나믹 레인지가 넓은 화상을 취득할 수 있게 된다.

가산기, 라인 메모리 장치 등의 추가 회로 없이, 전하 축적 기간이 상이한 동일 위치의 복수의 화소 신호의 디지털값의 가산 처리를 실행할 수 있다. 축적 기간이 상이한 화상을 디지털값으로 합성할 수 있기 때문에, 프레임 메모리 등의 외부 회로의 추가나, 내부 회로의 추가를 필요로 하지 않고, 와이드 다이나믹 레인지를 실현할 수 있다. 감도 특성에 감마 보정을 실시함으로써, 시감도 특성에 합치한 센서 특성을 실현할 수 있다.

또한, 상기 실시예에서는, 동일 수평 기간 내에서, 장시간 축적 기간 동안 축적된 화소 신호의 판독을 행한 후에, 단시간 축적 기간 동안 화소 신호가 축적되고, 즉시 그 단시간 축적 기간 동안 축적된 화소 신호의 판독을 행하도록 하고 있어, 단시간 축적 기간은, 1수평 기간(예를 들면, 64마이크로초) 이하로 되기 때문에, 전하 축적 기간에 자유도가 없다. 이 문제를 해소하기 위해서는, 예를 들면 동일한 수직 열의 2화소(즉, 2행)를 사용하여, 한쪽 행의 화소는 장시간 축적 기간에 할당하고, 다른 쪽 행의 화소는 단시간 축적 기간에 할당하도록 하면 된다. 이렇게 함으로써, 행마다 축적 기간을 자유롭게 설정할 수 있게 되기 때문에, 단시간 축적 기간도 축적 시간에 자유도가 생성된다. 또한, 이와 같은 행마다의 축적 기간 설정은 수직 주사 회로(14)에 의해 행할 수도 있지만, 그 제어를 쉽게 하기 위해, 행마다 축적 기간 제어 회로를 설치할 수도 있다.

<통상 영상 출력측의 동작>

한편, 도 16에 있어서, 통상 데이터 처리부(11A)에 있어서의 통상 화상 출력 처리의 동작은, 장시간 축적 기간 동안 축적된 화소의 판독의 동작만을 행하거나, 혹은 도 16에 나타낸 단시간 축적 기간 동안 축적된 화소의 판독의 동작만을 수행하여 구현된다. 어느 한쪽의 판독 동작을 정지시키기 위해서는, 참조 신호 생성부 (27A)나 카운터부(254A)에 공급하는 카운트 클록(CK0)을 공급하지 않도록 하면 된다. 이렇게 함으로써, 장시간 축적 및 단시간 축적의 어느 한쪽의 화소에 기초한 영상 신호만을 취출할 수 있다(도 16에서는 단시간 축적에 대한 화소들을 취출하는 예로 나타내고 있음).

이와 같이, 연산 데이터 처리부(11B)에서, 시간 가산 처리의 응용으로서, 축적 기간이 상이한 동일 위치의 복수의 화소 신호에 대한 가산 연산을 적용하여 연산 데이터(D2)를 출력하는 것과 병행하여, 통상 화상을 나타내는 영상 데이터(D1)를 출력하도록 함으로써, 다이나믹 레인지 업과 통상 비디오 신호의 출력을 동시에 행할 수 있다. 이에 의해, 시간 가산 데이터로 나타나는 다이나믹 레인지 업 화상과 통상 화상을, 상황에 따라 적절하게 전환하여 혹은 양쪽을 동시에 이용함으로서, 촬상 장치(1)를 다양한 목적에 이용할 수 있다.

이상, 본 발명을 개시된 실시예를 이용하여 설명했지만, 본 발명의 기술적 범위는 상기 개시된 실시예에 한정되지 않는다. 반대로 발명의 요지를 일탈하지 않는 범위에서 상기 실시예에 다양한 변경 또는 개량을 가할 수 있고, 그와 같은 변경 또는 개량을 가한 형태도 본 발명의 기술적 범위에 포함된다.

또한, 상기 실시예는, 클레임(청구항)에 따른 발명을 한정하는 것이 아니고, 또한 실시예 중에서 설명되어 있는 특징의 조합의 전부가 반드시 발명의 해결 수단에 필수적이라고는 할 수 없다. 전술한 실시예에는 다양한 단계의 발명이 포함되어 있고, 개시되는 복수의 구성 요건에 있어서의 적절한 조합으로부터 각종 발명을 추출할 수 있다. 실시예에 나타나는 모든 구성 요건으로부터 몇 가지 구성 요건이 삭제되더라도, 효과를 얻을 수 있는 한, 이 몇 가지의 구성 요건이 삭제된 구성이 발명으로서 추출될 수 있다.

예를 들면, 상기 실시예에서는, 화소부(10)로부터 신호를 판독하기 위한 위치에 배치되는 컬럼 영역에 AD 변환 기능부를 설치하고 있었지만, 그 밖의 개소에 설치할 수도 있다. 예를 들면, 수평 신호선(18)까지 아날로그로 화소 신호를 출력하고, 그 후에 AD 변환을 행하여 출력 회로(28)에 전달할 수 있다.

이 경우에도, AD 변환용의 참조 신호와 곱의 합 연산 대상인 복수의 화소 신호를 비교하고, 이 비교 처리와 병행하여, 다운 카운트 모드 및 업 카운트 모드의 어느 한쪽의 모드로 카운트 처리를 행하고, 비교 처리가 완료한 시점의 카운트값을 보유한다. 이 경우, 곱의 합 연산 대상인 복수의 화소 신호 중의 한쪽에 대한 디지털 데이터를 카운트 동작의 초기값으로 해 둠으로써, 다른 쪽의 화소 신호에 대해 AD 변환 처리를 한 시점에서, 곱의 합 연산 결과를 나타내는 디지털 데이터를, 카운트 처리한 결과로서 얻을 수 있다.

그 결과, 곱의 합 연산 대상인 복수의 화소 신호의 각각의 카운트 결과를 보유하는 메모리 장치를 카운터가 구비하는 래치 기능으로 실현할 수 있고, AD 변환된 데이터를 보유하는 전용의 메모리 장치를 카운터와는 별도로 준비할 필요가 없다. 모든 수직 열에 대해 1개의 AD 변환 기능부를 설치하면 되고, 고속의 변환 처리가 필요하게는 되지만 회로 규모는 상기 실시예보다도 적어진다.

또한, 상기 실시예에서는, 카운트 모드 전환 후의 카운트 동작을, 카운트 모드 전환 전의 최종 카운트값으로부터 개시하도록 했었지만, 카운트값이 카운트 클 록(CK0)에 동기하여 출력되는 업 다운 카운터를 이용하는 경우에는, 모드 전환시에 특단의 대처를 필요로 하지 않는다.

그러나, 동작 제한 주파수가 최초의 플립플롭(카운터 기본 요소)의 제한 주파수만으로 결정되어 고속 동작에 적합한 이점이 있는 비동기식 업 다운 카운터를 이용하는 경우에는, 카운트 모드를 전환했을 때, 카운트값이 파괴되어 카운트 모드의 전환 전후에서 동일한 값을 유지한 채로 정상적인 카운트 동작을 행할 수 없는 문제를 갖는다. 따라서, 카운트 모드 전환 전의 카운트값으로부터 카운트 모드 전환 후의 카운트 동작을 개시 가능하게 하는 조정 처리부를 설치하는 것이 바람직하다. 또한, 여기서는 조정 처리부의 상세에 대해서는 설명을 생략한다. 복수의 신호 사이에서 가산 처리를 행하는 경우, 제1 및 제2 카운트 동작에 대해 카운트 모드가 동일하기 때문에 상기 구성은 불필요하다.

또한, 상기 실시예에서는, 시간 계열로서, 리셋 성분(ΔV)(기준 성분) 후에 신호 성분(Vsig)이 나타나고, 후단의 처리부가 정극성(신호 레벨이 클수록 플러스의 값이 큼)의 신호에 대해 처리하는 화소에 관하여, 트루 화소의 성분을 결정한다고 가정하자. 이 경우, 제1 처리 동작으로서, 리셋 성분(ΔV)(기준 성분)에 대해 비교 처리와 다운 카운트 동작을 행하고, 제2 처리 동작으로서, 신호 성분(Vsig)에 대해 비교 처리와 업 카운트 처리를 행하도록 했었지만, 기준 성분과 신호 성분이 나타나는 시간 계열에 상관없이, 신호 성분과 카운트 모드의 조합이나 처리순은 임의이다. 처리 수순에 따라서는, 제2 동작의 결과로서 얻어지는 디지털 데이터가 마이너스의 값으로 되는 경우도 있지만, 그 경우에는 부호 반전이나 보정 연산을 하는 등의 대처를 취하면 된다.

화소부(10)의 디바이스 아키텍처에 따르면, 신호 성분(Vsig) 후에 리셋 성분(ΔV)(기준 성분)을 판독해야만 하고, 후단의 처리부가 정극성의 신호에 대해 처리하는 것인 경우에는, 제1 동작으로서, 신호 성분(Vsig)에 대해 비교 처리와 다운 카운트 동작을 행하고, 제2 동작으로서, 리셋 성분(ΔV)(기준 성분)에 대해 비교 처리와 업 카운트 동작을 행하는 것이 효율적이다.

상기 실시예에서는, 동일 화소에 대해, 리셋 성분(ΔV)(기준 성분) 후에 신호 성분(Vsig)이 나타나는 것으로 가정하여, 복수의 화소 신호 사이에서의 곱의 합 연산을 할 때에, 트루 신호 성분을 구하는 차분 처리를 행하도록 했었지만, 리셋 성분(ΔV)(기준 성분)을 고려하지 않고, 신호 성분(Vsig)만을 처리 대상으로 해도 되는 경우에는, 트루 신호 성분을 구하는 차분 처리를 생략할 수 있다.

상기 실시예에서는, 업 다운 카운터를 동작 모드에 상관없이 공통으로 사용하면서, 그 동작 모드를 전환하여 카운트 동작을 행하도록 했었지만, 다운 카운트 모드와 업 카운트 모드를 조합하여 카운트 동작을 행하는 한, 카운터는 모드 전환 가능한 업 다운 카운터에 한정되지 않는다.

예를 들면, 다운 카운트를 행하는 다운 카운터 회로와, 업 카운트를 행하는 업 카운터 회로의 조합으로 카운터를 구성할 수도 있다. 이 경우, 카운터 회로는, 공지의 기술을 이용하여 원하는 초기값을 수신할 수 있는 구성의 것으로 하는 것이 좋다. 예를 들면, 다운 카운트 후에 업 카운트를 행하는 경우라면, 도 19a에 도시한 바와 같이 제1 카운트 동작에서는 다운 카운터 회로를 작동시키고, 제2 카운트 동작에서는 업 카운터 회로를 작동시킨다. 이 경우, 카운트 모드 전환용 제어 신호(CN5)에 의해 카운트 모드를 전환한 후의 업 카운트 동작의 개시 전에, 초기값 설정용 로드 제어 신호(CNld)를 업 카운터 회로의 로드 단자(LDu)에 공급함으로써, 다운 카운트 동작에서 취득한 다운 카운트값을 초기값으로 하여 업 카운터 회로에 설정한다.

예를 들어, 업 카운트 후에 다운 카운트를 행하는 경우라면, 도 19b에 도시한 바와 같이 제1 카운트 처리에서는 업 카운터 회로를 작동시키고, 제2 카운트 처리에서는 다운 카운터 회로를 작동시킨다. 이 때, 카운트 모드 전환용 제어 신호(CN5)에 의해 카운트 모드를 전환한 후의 다운 카운트 동작의 개시 전에, 초기값 설정용 로드 제어 신호(CNld)를 다운 카운터 회로의 로드 단자(LDd)에 공급함으로써, 업 카운트 처리에서 취득한 업 카운트값을 다운 카운터 회로에 설정한다.

복수의 신호 사이에서 가산 처리를 행하는 경우, 제1 및 제2 카운트 동작에 대해 카운트 모드를 동일하게 유지한 채로, 후단측의 카운트 회로에 있어서의 카운트 동작의 개시 전에, 복수의 신호 사이에서 감산 처리를 행하는 경우와 마찬가지로 하여 초기값 설정을 행하면 된다.

이렇게 함으로써, 도 19a 및 도 19b의 모든 구성에 있어서, 후단의 카운터 회로의 출력으로서는, 복수의 신호(기준 성분과 신호 성분도 포함함) 사이에서 감산 처리를 직접 행할 수 있어, 복수의 신호와의 차를 계산하기 위한 특별한 가산 회로가 불필요하게 된다. 또한, 참고 문헌 1에서는 필요로 하고 있었던 감산기에의 데이터 전송이 불필요하게 되어, 그로 인한 잡음의 증가나 전류 혹은 소비 전력 의 증대를 해소할 수 있다.

다운 카운터 회로와 업 카운터 회로의 조합으로 카운터를 구성하는 경우, 제2 카운트 동작시에, 제1 카운트 동작으로 취득한 카운트값을 초기값으로서 설정하지 않고, 제로로부터 제2 카운트 동작을 개시할 수 있다.

이 경우, 예를 들면 차분 처리를 행하는 경우라면, 도 19c에 도시한 바와 같이 업 카운터 회로의 출력(Qup)(플러스 방향의 값)과 다운 카운터 회로의 출력(Qdown)(마이너스 방향의 값)의 합을 취하는 가산 회로가 필요해지지만, 이 경우에도, 비교부와 카운터부로 구성되는 AD 변환부마다 가산 회로를 설치하기 때문에, 배선 길이를 짧게 할 수 있게 되어, 데이터 전송에 의해 야기되는 잡음의 증가나 전류 혹은 소비 전력의 증대를 해소할 수 있다.

도 19a, 19b, 19c에 도시한 모든 구성에 있어서, 다운 카운터 회로와 업 카운터 회로의 동작의 지시는, 상기 실시예와 마찬가지로 통신 타이밍 제어부(20)가 행할 수 있다. 또한, 다운 카운터 회로와 업 카운터 회로는 모두 카운트 클록(CK0)으로 동작시키면 된다.

상기 실시예에서는, NMOS 혹은 PMOS 단위 화소가 매트릭스 형상으로 배치되어 구성된 센서가 사용되었지만, 센서는 이것에 한하지 않고, 라인 센서에도 적용할 수 있으며, 이 경우 상기 실시예에서 설명한 바와 마찬가지의 작용 효과를 얻을 수 있다.

상기 실시예에서는, 어드레스 제어에 의해 원하는 단위 화소로부터의 신호를 임의 선택하여 판독 가능한 고체 촬상 장치의 일례로서, 빛을 수광함으로써 신호 전하를 생성하는 화소부를 구비한 CMOS 센서가 사용된다. 신호 전하의 생성은, 빛에 한하지 않고, 예를 들면 적외선, 자외선, 혹은 X선 등의 전자파 일반에 적용 가능하고, 전자파의 양에 따른 아날로그 신호를 출력하는 소자가 다수 배열된 단위 구성 요소를 구비한 반도체 장치에, 상기 실시예에서 개시된 특징을 적용 가능하다.

또한, 상기 실시예에서는, 정방 형상의 단위 화소(3)가 배치되지만, 단위 화소의 배열은, 정방 격자 형상으로 한하지 않고, 예를 들면, 도 1에 도시한 화소부(10)를 경사 45도로 기울인 배열 상태의 사행격자 형상의 것이어도 된다.

또한, 단위 화소(3)를 평면에서 보았을 때 위의 형상이 정방인 것으로 했지만, 정방에 한하지 않고, 예를 들면 6각형(벌집 형상)이어도 된다. 이 경우, 단위 화소(3)의 배열은, 예를 들면 이하와 같이 한다. 1개의 단위 화소 열 및 1개의 단위 화소 행은, 각각 복수개의 단위 화소를 포함하도록 한다.

짝수 열을 구성하고 있는 복수개의 단위 화소의 각각은, 홀수 열을 구성하고 있는 복수개의 단위 화소에 대해, 각 단위 화소 열 내에서의 단위 화소끼리의 피치의 약 1/2만큼 열 방향으로 어긋난다. 마찬가지로, 짝수 행을 구성하는 복수개의 단위 화소의 각각은, 홀수 행을 구성하는 복수개의 단위 화소에 대해, 각 단위 화소 행 내에서의 단위 화소끼리의 피치의 약 1/2만큼 행 방향으로 어긋난다. 단위 화소 열의 각각은, 홀수 행 또는 짝수 행의 단위 화소만을 포함하도록 한다.

이들 단위 화소(3)의 전하 생성부에 축적된 신호 전하에 기초한 화소 신호를 컬럼 처리부(26)측에 판독하기 위해, 행 제어선(15)을 설치한다. 행 제어선(15)은 벌집 형상의 단위 화소(3)의 주위에 사행하여 배치된다. 즉, 행 제어선(15)을 벌집 형상으로 배치함으로써 발생하는 6각형의 간극 각각에, 단위 화소(3)의 각각이 평면에서 볼 때 위에 위치하도록 한다. 이렇게 함으로써, 전체적으로는 약 1/2 피치만큼 화소가 어긋나면서 수직 방향으로 화소 신호를 판독하게 된다.

이 단위 화소(3)나 행 제어선(15)을 벌집 형상으로 하면, 개개의 단위 화소(3)에 있어서의 전하 생성부의 수광면의 면적 저하를 억제하면서 표면 구성 요소 밀도를 향상시킬 수 있다.

단위 화소(3)의 형상이나 배열에 관계없이, 화소부(10)를 컬러 촬상에 호환시키는 경우, 곱의 합 연산 처리시에는, 동색 성분끼리에서의 연산이 이루어지도록 화소(3)를 선택하면 된다. 즉, 색 분해 필터의 각 컬러 필터의 배열에 기초하여, 곱의 합 연산이 대상으로 되는 복수의 단위 신호가 동일 컬러 필터를 갖도록, 복수의 단위 구성 요소의 각각의 위치를 지정하도록 하면 된다.

또한, 상기 실시예에서는, 데이터 처리 장치로서의 AD 변환 회로(AD 변환 장치;전 예에서는 컬럼 AD 회로)의 타입을 고체 촬상 장치(1)에 적용한다. AD 변환 회로는 처리 대상 신호에 따른 전기 신호와 AD 변환용의 참조 신호를 비교하는 비교부와, 비교부에 의해 수행되는 비교 처리와 병행하여, 다운 카운트 모드 및 업 카운트 모드의 어느 한쪽의 모드로 카운트 동작을 행하고, 비교 처리가 완료한 시점의 카운트값을 보유하는 카운터를 구비한다. 그러나, AD 변환 회로나 데이터 처리 장치의 구조는, 고체 촬상 장치에 한하지 않고, 2개의 신호 성분의 차 신호 성분이나 합 신호 성분 혹은 차 신호 성분과 합 신호 성분의 조합으로 얻어지는 곱의 합 연산 신호를 디지털 데이터로 변환하기 위한 AD 변환의 구조를 이용하는 모든 전자 기기에 적용할 수 있다.

예를 들면, 고체 촬상 장치(1)의 외부에서, 고체 촬상 장치(1)로부터 판독한 아날로그의 화소 신호에 기초하여, 상기 실시예에서 설명한 비교부와 카운터를 이용하여 AD 변환을 행하면서, 복수의 처리 대상 신호에 기초하여 곱의 합 연산을 행하여 연산 완료 화상을 출력하는 것과 병행하여, 처리 대상 신호 중의 어느 하나에 기초하여 통상 데이터를 생성하여 출력하는 전자 기기를 구성할 수도 있다. 이 경우에도, 연산 완료 화상과 통상 비디오 신호의 출력을 동시에 행할 수 있기 때문에, 그들을 상황에 따라 적절하게 전환하여 혹은 양쪽을 동시에 이용함으로써, 상기 실시예에서 설명한 바와 마찬가지로, 촬상 장치(1)를 다양한 용도로 이용할 수 있다.

또한, 상기 실시예에서 데이터 처리 장치의 일례로서 설명한 AD 변환 회로는, 고체 촬상 장치에 조립되어 제공되는 것에 한하지 않고, 예를 들면 카메라, IC(Integrated Circuit;집적 회로)나 복수 화소 사이에서의 연산을 행하는 곱의 합 연산 기능(데이터 처리 기능)을 갖는 AD 변환 모듈 혹은 데이터 처리 모듈을 포함하는 또 다른 장치(디바이스)로서 제공될 수 있다.

이 경우, 비교부와 카운터부를 구비한 AD 변환 회로(혹은 데이터 처리 장치)로 제공해도 되지만, AD 변환용의 참조 신호를 생성하여 비교부에 공급하는 참조 신호 생성부나, 카운터에 있어서의 카운트 동작의 모드를 제어하는 제어부도 동일한 반도체 기판 상에 배치한 IC(집적 회로)나 개별 칩 등의 조합으로 이루어진 모 듈에 조립하여 제공하여도 된다.

AD 변환 회로를 IC나 모듈에 제공함으로써, 비교부와 카운터의 동작을 제어하기 위해 필요한 기능부를 함께 취급할 수 있어, 부재의 취급이나 관리가 간이하게 된다. 또한, AD 변환에 필요한 요소가 IC나 모듈로서 일체화되어 있기 때문에, 고체 촬상 장치나 그 밖의 전자 기기의 완성품의 제조도 용이하게 된다.

상기한 바와 같이, 본 발명에 따른 데이터 처리 방법 그리고 반도체 장치 및 전자 기기에 따르면, AD 변환용 참조 신호와 처리 대상 신호를 비교하고, 이 비교 처리와 병행하여, 다운 카운트 모드 및 업 카운트 모드의 어느 한쪽의 모드로 카운트 동작을 행하고, 비교 처리가 완료한 시점의 카운트값을 보유하도록 했다.

이 경우, 복수의 신호 중의 한쪽에 대한 디지털 데이터를 다른 신호에 대한카운트 동작의 초기값으로서 설정하도록 하고 있다. 이 때문에, 복수의 신호에 기초한 곱의 합 연산 결과를 나타내는 다치의 디지털 데이터를, 카운트 처리한 결과로서 얻을 수 있다.

비교 처리와 카운트 동작에 의해 AD 변환 처리가 이루어지기 때문에, 결과적으로는 AD 변환 처리와 곱의 합 연산을 동시에 실행하는 구조를 구축할 수 있다. 즉, AD 변환용 참조 신호를 조작하여 신호를 AD 변환하면서, 동시에 복수의 신호를 사용한 곱의 합 연산을 행하여, AD 변환의 결과인 다치의 카운트값을 곱의 합 연산 결과로서 얻을 수 있다.

따라서, AD 변환과 연산 처리를 효율적으로 행할 수 있게 된다. 비교부와 카운터로 이루어지는 AD 변환부와는 별도로, AD 변환된 데이터를 보유하는 전용 메모리 장치나 곱의 합 연산을 행하는 기능부를 추가 회로로서 설치할 필요가 없어 회로 규모나 회로 면적의 증대의 문제를 해소할 수 있다

덧붙여, 곱의 합 연산 처리의 대상으로 한 복수의 신호 중 어느 하나에 기초하여 통상 데이터를 생성하여 영상 데이터로서 출력하도록 하고 있다. 따라서, AD 변환된 연산 결과의 정보(화상)와 영상 데이터를 이용한 화상 표시의 바리에이션이 증가하여 장치의 용도가 현저하게 넓어진다.

Claims

처리될 복수의 신호에 대한 디지털 데이터를 취득하는 데이터 처리 방법으로서,

상기 복수의 중 제1 신호에 대한 디지털 데이터를 사용하여, 상기 복수의 신호 중 제2 신호에 대응하는 전기 신호와, 참조 신호를 비교하는 단계;

상기 비교 단계에 기초하여 상기 제2 신호에 대한 디지털 데이터를 취득하는 단계;

상기 비교 단계와 병행하여 다운 카운트 모드(down-counting mode) 및 업 카운트 모드(up-counting mode) 중 하나의 모드로 카운트 동작을 수행하는 단계;

제1 카운트 값을 보유하는 단계;

소정의 시간에 상기 제1 카운트 값을 연산된 데이터로서 출력하는 단계;

처리될 상기 복수의 신호중 하나에 기초하여 통상 데이터를 생성하는 단계; 및

상기 통상 데이터를 출력하는 단계

를 포함하는 데이터 처리 방법.
제1항에 있어서,

상기 제1 신호에 대한 상기 디지털 데이터를 취득하기 위한 참조 신호와 상기 제1 신호에 대응하는 전기 신호를 비교하는 단계;

제2 카운트 값을 보유하는 단계; 및

상기 제1 신호에 대한 상기 디지털 데이터를 상기 카운트 동작에 대한 초기값으로 설정하는 단계

를 더 포함하는 데이터 처리 방법.
제2항에 있어서,

상기 제1 신호에 대한 제1 카운트 모드와 상기 제2 신호에 대한 제2 카운트 모드를 반대로 설정하는 단계를 더 포함하는 데이터 처리 방법.
제3항에 있어서,

처리될 상기 복수의 신호는 실질적으로 동일 시점에 취득되는 데이터 처리 방법.
제3항에 있어서,

처리될 상기 복수의 신호는 실질적으로 서로 다른 시점에 취득되는 데이터 처리 방법.
제2항에 있어서,

상기 제1 신호에 대한 제1 카운트 모드와 상기 제2 신호에 대한 제2 카운트 모드를 동일하게 설정하는 단계를 더 포함하는 데이터 처리 방법.
제6항에 있어서,

처리될 상기 복수의 신호는 실질적으로 동일 시점에 취득되는 데이터 처리 방법.
제6항에 있어서,

처리될 상기 복수의 신호는 서로 다른 축적 기간에 의해 취득되는 데이터 처리 방법.
제1항에 있어서,

업/다운 카운터부의 처리 모드를 전환함으로써, 상기 카운트 동작의 상기 다운 카운트 모드와 상기 업 카운트 모드 사이를 전환하는 단계를 더 포함하는 데이터 처리 방법.
제1항에 있어서,

처리될 상기 신호들의 수에 기초하여 상기 카운트 동작에 대한 비트 수를 조정하는 단계를 더 포함하는 데이터 처리 방법.
제10항에 있어서,

처리될 상기 신호의 수가 2^m인 경우, 상기 카운트 동작에 대한 상기 비트 수는 처리될 하나의 신호에 대해 수행되는 통상 카운트 동작에 대한 비트 수에서 m만큼 삭감되는 데이터 처리 방법.
제2항에 있어서,

상기 참조 신호의 시간 변화량에 기초하여, 처리될 상기 복수의 신호에 대한 계수를 설정하는 단계를 더 포함하는 데이터 처리 방법.
제1항에 있어서,

이전 카운트 동작에 기초하여 결과로서 생기는 카운트 값을 소정의 데이터 기억부에 보유하는 단계, 및 상기 데이터 기억부로부터 상기 결과로서 생기는 카운트 값을 판독하는 단계를 더 포함하는 데이터 처리 방법.
제1항에 있어서,

처리될 상기 복수의 신호중 하나에 기초하여 통상 데이터를 취득하는 단계는, 상기 제1 신호에 대한 상기 디지털 데이터를 취득하기 위한 참조 신호와 상기 제1 신호에 대응하는 전기 신호를 비교하는 단계; 상기 카운트 단계와 병행하여 상기 다운 카운트 모드와 상기 업 카운트 모드중 하나로 상기 카운트 동작을 수행하는 단계; 상기 비교 단계가 완료된 경우 카운트 값을 보유하는 단계; 및 상기 보유된 카운트 값을 소정의 타이밍에서 추출하는 단계를 더 포함하는 데이터 처리 방법.
반도체 장치로서,

소정의 순서로 배치된 복수의 단위 구성 요소 - 상기 단위 구성 요소들 각각은, 인가된 전자파에 대응하는 전하를 생성하는 전하 생성부 및 상기 단위 구성 요소 각각에 대한 대응하는 아날로그 단위 신호를 생성하는 단위 신호 생성부를 포함함 - ;

상기 아날로그 신호들을 디지털 데이터로 변환시키는 참조 신호와 처리될 복수의 아날로그 신호를 비교하는 비교부, 상기 복수의 아날로그의 신호 중 제1 신호에 대한 디지털 데이터를 사용하여 다운 카운트 모드와 업 카운트 모드중 하나의 모드로 카운트 동작을 수행하고, 상기 비교부에 의해 수행되는 비교 처리가 완료한 때의 카운트 값을 보유하는 카운터부, 및 상기 카운터부에 보유된 상기 카운트 값을 소정의 타이밍에 판독하는 판독 제어부를 포함하는 연산 데이터 처리부;

처리될 상기 복수의 신호 중 하나에 기초하여 통상 데이터를 생성하고 출력하는 통상 데이터 처리부

를 포함하는 반도체 장치.
제15항에 있어서,

상기 카운터부에 의해 수행되는 상기 카운트 동작의 상기 모드를 제어하는 모드 제어부를 더 포함하는 반도체 장치.
제15항에 있어서,

상기 단위 구성 요소들은 행렬 형상으로 배치되어 있고,

상기 비교부와 상기 카운터부의 복수의 세트는 행 방향으로 배치되는 반도체 장치.
제15항에 있어서,

상기 비교부와 상기 카운터부에 의해 처리될 상기 복수의 단위 구성 요소 각각의 위치를 지정하여 상기 아날로그 단위 신호들 각각을 상기 비교부로 입력시키는 단위 신호 선택 제어부를 더 포함하는 반도체 장치.
제18항에 있어서,

상기 단위 구성 요소들은 행렬 형상으로 배치되어 있고,

상기 단위 신호 선택 제어부는, 상기 행렬의 열 내의 상기 단위 구성 요소들에 대응하는 상기 아날로그 단위 신호들을, 열 단위로 전환하여 상기 비교부에 입력시키는 열 선택 처리부를 포함하는 반도체 장치.
제18항에 있어서,

상기 단위 구성 요소들은 행렬 형상으로 배치되어 있고,

상기 복수의 아날로그 단위 신호는, 상기 단위 신호 생성부들에 의해 생성되고 열 방향으로 출력되는 복수의 행의 상기 단위 구성 요소들 및 열의 상기 단위 구성 요소들에 대응하는 상기 아날로그 단위 신호들을 포함하는 반도체 장치.
제18항에 있어서,

상기 단위 구성 요소들은 행렬 형상으로 배치되어 있고,

상기 복수의 아날로그 단위 신호는, 상기 단위 신호 생성부들에 의해 생성되고 열 방향으로 출력되는 복수의 열의 상기 단위 구성 요소들 및 행의 상기 단위 구성 요소들에 대응하는 상기 아날로그 단위 신호들을 포함하는 반도체 장치.
제18항에 있어서,

상기 단위 구성 요소들은 행렬 형상으로 배치되어 있고,

상기 복수의 단위 신호는, 상기 단위 신호 생성부들에 의해 생성되고 열 방향으로 출력되는 복수의 행의 상기 단위 구성 요소들 및 열의 상기 단위 구성 요소들에 대응하는 상기 아날로그 단위 신호들, 및 상기 단위 신호 생성부들에 의해 생성되고 열 방향으로 출력되는 복수의 열의 상기 단위 구성 요소들 및 행의 상기 단위 구성 요소들에 대응하는 상기 아날로그 단위 신호들을 포함하는 반도체 장치.
제18항에 있어서,

상기 단위 구성 요소들은, 상기 비교부 및 상기 카운터부의 복수의 세트가 행 방향으로 배열되는 행렬 형상으로 배치되어 있고,

상기 단위 신호 선택 제어부는, 상기 행렬의 제1 열에 대응하는 제1 카운터 부에 보유된 카운트 값에 기초한 디지털 데이터가 상기 행렬의 제2 열에 대응하는 제2 비교부 및 카운터부에 의해 수행되는 상기 카운트 동작에 대한 초기값으로 사용되도록 제어하는 반도체 장치.
제18항에 있어서,

상기 단위 구성 요소들은 행렬 형상으로 배치되어 있고,

상기 비교부와 상기 카운터부의 제1 세트는, 상기 단위 신호 선택 제어부의 제어하에서, 상기 단위 신호 생성부들에 의해 생성되고 열 방향에 출력되는 동일 열 및 복수의 행의 상기 단위 신호들을 상기 복수의 단위 신호로 사용하여, 상기 비교부 및 카운터부에 할당된 대응 동작들을 수행하는 반도체 장치.
제18항에 있어서,

복수의 컬러 필터를 갖는 색 분해 필터를 더 포함하고, 상기 컬러 필터들중 하나는 상기 전자파가 입사되는 전하 생성부 각각의 면에 배치되고, 상기 단위 신호 선택 생성부는 상기 대응하는 컬러 필터의 위치에 기초하여 각각의 단위 구성 요소의 위치를 지정하는 반도체 장치.
제18항에 있어서,

상기 모드 제어부는, 상기 복수의 아날로그 신호중 제1 신호에 대한 제1 카운트 모드 및 상기 복수의 아날로그 신호중 제2 신호에 대한 제2 카운트 모드를 반 대로 설정하는 반도체 장치.
제18항에 있어서,

상기 복수의 아날로그 신호는 서로 다른 위치들에 위치하고 실질적으로 동일한 시점에 취득되는 상기 단위 구성 요소들에 대응하는 아날로그 신호들을 포함하는 반도체 장치.
제18항에 있어서,

상기 복수의 아날로그 신호는 동일한 위치에 위치하고 서로 다른 시점들에 취득되는 상기 단위 구성 요소들에 대응하는 아날로그 신호들을 포함하는 반도체 장치.
제28항에 있어서,

상기 단위 구성 요소는, 상대적으로 이전 시간에 상기 전하 생성부가 생성한 전하를 보유하는 메모리 기능 요소를 가지고,

상기 단위 신호 생성부에 의해 생성된 상기 복수의 아날로그 신호중 적어도 하나는 상기 메모리 기능 요소에 보유된 전하에 기초하는 반도체 장치.
제18항에 있어서,

상기 모드 제어부는, 상기 복수의 아날로그 신호중 제1 신호에 대한 제1 카 운트 모드 및 상기 복수의 아날로그 신호중 제2 신호에 대한 제2 카운트 모드를 동일하게 설정하는 반도체 장치.
제30항에 있어서,

상기 복수의 아날로그 신호는 서로 다른 위치들에 위치하고 실질적으로 동일한 시점에 취득되는 상기 단위 구성 요소들에 대응하는 아날로그 신호들을 포함하는 반도체 장치.
제30항에 있어서,

상기 복수의 아날로그 신호는, 전자기파들의 서로 다른 조사 기간들에 기초하여 취득되는 상기 단위 구성 요소들에 대응하는 아날로그 신호들을 포함하는 반도체 장치.
제15항에 있어서,

상기 카운터부들의 각각은, 상기 업 카운트 모드와 상기 다운 카운트 모드 사이를 전환할 수 있는 카운트 회로를 포함하는 반도체 장치.
제18항에 있어서,

상기 모드 제어부는, 처리될 상기 아날로그 신호들의 수에 기초하여, 상기 카운터부에 있어서의 상기 카운트 동작의 비트 수를 조정하는 반도체 장치.
제34항에 있어서,

상기 모드 제어부는, 처리될 상기 아날로그 신호들의 수를 2^m으로 했을 때, 상기 카운트 동작에 대한 비트 수를, 단일 아날로그 신호에 대해 수행되는 통상 카운트 동작의 비트 수에서 m만큼 삭감하도록 제어하는 반도체 장치.
제15항에 있어서,

상기 비교부는, 상기 복수의 아날로그 신호 중 상기 제1 신호에 대응하는 전기 신호와, 상기 제1 신호에 대한 디지털 데이터를 취득하기 위한 참조 신호를 비교하고,

상기 카운터부는, 상기 비교부에 있어서의 비교 처리와 병행하여 상기 다운 카운트 모드 및 상기 업 카운트 모드 중 하나의 모드로 상기 카운트 동작을 수행하고, 상기 비교 처리가 완료한 시점의 상기 카운트 값을 보유함으로써, 상기 제1 신호에 대한 디지털 데이터를 취득하고 상기 취득된 디지털 데이터를 상기 초기값으로 설정하는 반도체 장치.
제15항에 있어서,

상기 통상 데이터 처리부는, 상기 통상 데이터가 기초로 되는 상기 복수의 아날로그 신호 중 하나에 대응하는 전기 신호와 상기 전기 신호에 대한 디지털 데이터를 취득하기 위한 상기 참조 신호를 비교하는 비교부와, 상기 다운 카운트 모 드 및 상기 업 카운트 모드중 하나의 모드로 상기 카운트 동작을 수행하고, 상기 비교부에 의해 수행되는 상기 비교 처리가 완료되는 시점의 카운트 값을 보유하여, 카운터부에서 보유된 상기 카운트 값을 소정의 타이밍에서 상기 통상 데이터로서 출력하는 카운터부를 포함하는 반도체 장치.
제15항에 있어서,

이전의 카운트 동작에 기초한 카운트 값을 보유하는 데이터 기억부;

상기 비교부 및 상기 카운터부에 의해 수행되는 동작들과 동시에 상기 데이터 기억부로부터 상기 카운트 값을 판독하는 판독 주사부를 더 포함하는 반도체 장치.
제15항에 있어서,

상기 단위 신호 생성부는, 상기 단위 신호로서 아날로그 전압 신호를 생성하고 상기 아날로그 전압 신호를 상기 비교부에 공급하는 반도체 장치를 포함하고,

상기 아날로그 전압 신호는 상기 전하 생성부에 의해 생성된 상기 전하에 대응하는 반도체 장치.
전자 기기로서,

복수의 아날로그 신호 각각을 디지털 데이터로 변환하는데 사용되는 참조 신호를 생성하는 참조 신호 생성부;

상기 아날로그 신호와 상기 참조 신호를 비교하는 비교부;

상기 비교부에 있어서의 비교 처리와 병행하여, 상기 복수의 아날로그 신호 중 하나에 대응하는 상기 디지털 데이터를 카운트 동작에 대한 초기값으로 사용하여, 다운 카운트 모드 및 업 카운트 모드중 하나의 모드로 카운트 동작을 수행하고, 카운트 값을 보유하는 카운터부;

상기 카운트 동작의 상기 모드를 제어하는 모드 제어부;

상기 카운터부가 보유한 상기 카운트 값을 소정의 타이밍에서 판독하는 판독 제어부; 및

처리될 상기 복수의 아날로그 신호 중 하나에 기초하여 통상 데이터를 생성하고 출력하는 통상 데이터 처리부

를 포함하는 전자 기기.