KR20060048010A

KR20060048010A - 급수 전개를 이용한 삼각함수파 생성 회로

Info

Publication number: KR20060048010A
Application number: KR1020050041791A
Authority: KR
Inventors: 유키노부 리노; 나오키 구리하라
Original assignee: 로무 가부시키가이샤
Priority date: 2004-05-18
Filing date: 2005-05-18
Publication date: 2006-05-18
Also published as: JP4554431B2; JP2006005915A; TW200610258A; US20050262175A1

Abstract

삼각함수파를 생성하는 회로의 축소를 도모하는 기술을 제공하는 것을 목적으로 한다.

본 발명의 DTMF 신호 생성 회로(12)는, DTMF 신호를 형성하는 주파수를 지시하는 주파수 지시부(30)와, 주파수 지시부(30)에 의해서 지시된 주파수에 따라서 정현파를 산출하는 정현파 연산부(32)와, 정현파 연산부(32)에서 산출된 2종류의 정현파를 합성하는 정현파 합성부(34)를 구비하고 있다. 정현파 연산부(32)는, 가감산기나 승산기 등의 연산기를 갖고 있고, 테일러 전개된 정현함수의 각 항을 산술 연산함으로써 정현파를 생성한다.

Description

급수 전개를 이용한 삼각함수파 생성 회로{TRIGONOMETRIC-FUNCTION WAVE GENERATION CIRCUIT USING SERIES EXPANSION}

도 1은 음 신호 발생 회로의 전체 구성을 도시하는 블록도,

도 2는 DTMF 신호 생성 회로의 구성을 도시하는 블록도,

도 3은 정현파 연산부의 회로 아키텍처를 도시하는 도면,

도 4는 정현파 연산부에서 정현파를 산출 연산하는 과정을 도시하는 흐름도,

도 5는 DTMF 신호와 음성 신호를 합성하여 소망의 음 신호를 출력하는 종래의 회로의 일례를 도시하는 도면이다.

<도면의 주요부분에 대한 부호의 설명>

10 : 음 신호 발생 회로 12 : DTMF 신호 생성 회로

14 : 음성 신호 생성부 16 : 믹싱부

18 : 인터포레이터 30 : 주파수 지시부

32 : 정현파 연산부 34 : 정현파 합성부

42 : 시퀀스 컨트롤 유닛 43 : 메모리군

44 : 레지스터 컨트롤 유닛 46 : 제1 레지스터

48 : 제2 레지스터 50 : 산술 연산 유닛(ALU)

52 : 출력 타이밍 컨트롤러 60 : DTMF 신호 생성 블록

62 : 음성 신호 코덱 블록 64 : 어드레스 연산부

66 : 정현파 데이터 테이블 기억부 68 : 디지털·아날로그 변환부

70 : 인터포레이터부 72 : ΔΣDAC

74 : 스무딩 필터 76 : 믹싱부

본 발명은, 정현파 등의 삼각함수파를 생성하는 회로에 관한 것으로, 예를 들면 정현파를 이용한 DTMF 신호를 생성하는 회로에 응용할 수 있는 것에 관한 것이다.

삼각함수로 표시되는 파형을 갖는 정현파 등의 신호는, 여러가지 분야에서 이용되고 있다. 예를 들면, 푸시 회선에서 다이얼 신호로서 이용되고 있는 DTMF(Dual Tone Multi Frequency) 신호는, 2종류의 주파수의 정현파가 조합되어 발생된다. 그와 같은 정현파 등의 삼각함수파를 디지털 신호로부터 아날로그 신호로 변환하여 생성하는 기술은, 종래로부터 알려져 있다. 예를 들면 특허문헌 1에는, 정현파 데이터 테이블로부터 정현파의 파형 데이터를 독출하여 디지털 신호의 DTMF 신호를 생성하고, 그 DTMF 신호를 D/A 변환기에 의해서 아날로그 신호로 변환하는 회로가 개시되어 있다.

데이터 테이블에 기초하여 생성되는 DTMF 신호가 음성 신호와 같은 다른 신호와 합성되어 이용되는 경우, 도 5에 도시하는 회로에 의해서 DTMF 신호와 다른 신호가 합성되는 경우가 있다. 도 5에 도시하는 회로는, DTMF 신호 생성 블록(60)과 음성 신호 코덱 블록(62)을 갖는다. DTMF 신호 생성 블록(60)은, 부여되는 주파수에 따라서 정현파 데이터 테이블 상의 어드레스를 연산하는 어드레스 연산부(64)와, 정현파에 관한 데이터 테이블을 유지하는 정현파 데이터 테이블 기억부(66)와, 디지털·아날로그 변환부(68)(이하,「DAC(68)」이라고도 표기한다)를 갖는다. 음성 신호 코덱 블록(62)은, 인터포레이터부(70)와, ΔΣDAC(72)와, 후치(後置) 필터로서 기능하는 스무딩 필터(74)(이하, 「SMF부(74)」라고도 표기한다)를 갖는다. DTMF 신호 생성 블록(60)에서 생성되는 DTMF 신호와 음성 신호 코덱 블록(62)에서 생성되는 음성 신호는, 믹싱부(76)에서 아날로그 신호의 형태로 합성되어, 음 신호로서 출력된다.

(특허문헌 1) 일본국 특개평 8-163224호 공보

데이터 테이블을 이용하여 삼각함수파를 생성하는 회로에서는, 데이터 테이블을 격납해 두는 ROM 등의 기억부가 필요해진다. 그와 같은 회로에서는, 정확한 삼각함수파를 생성하기 위해서, 상세한 정보를 포함하는 데이터 테이블을 이용할 필요가 있다. 또, 시간 분해능을 올리기 위해서, 시간 간격이 작은 데이터를 데이터 테이블에 격납해 둘 필요가 있다. 그 때문에, 데이터 테이블을 이용하는 회로에서는, 정확한 삼각함수파를 생성하기 위해서 데이터 테이블을 격납하는 기억부의 규모를 크게 할 필요가 있고, 회로 면적이 커지는 경향이 있다.

또, 도 5에 도시하는 회로와 같이, 음성 신호 등의 다른 신호와 DTMF 신호를 아날로그 신호의 형태로 합성하는 경우, DTMF 신호를 아날로그 신호로 변환하는 DAC뿐만 아니라, 음성 신호 등의 다른 신호를 아날로그 신호로 변환하는 DAC도 필요하게 된다. 이것도, 회로 면적을 크게 하는 요인의 하나가 되고 있다.

한편, 데이터 테이블뿐만 아니라 소프트웨어를 이용하여 삼각함수파를 생성하는 경우, 통상은 범용의 DSP(Digital Signal Processor) 등의 프로세서를 이용하여 삼각함수파를 생성하기 때문에, 회로 규모가 커져 버려서 소비 전력량도 증대하는 경향이 있다.

본 발명은 상술한 사정을 감안하여 이루어진 것으로, 그 목적은, 삼각함수파를 생성하는 회로의 규모의 축소화를 도모하는 기술을 제공하는 데에 있다.

본 발명의 한 양태는 삼각함수파 생성 회로에 관한 것이다. 이 삼각함수파 생성 회로는, 급수 전개된 삼각함수의 각 항을 직접 산술 연산하는 연산기를 구비하고, 이 연산기에 의해서 삼각함수파를 생성한다. 상기 삼각함수파 생성 회로는, 급수 전개에 기초한 산술 연산에 의해서 삼각함수파를 직접 생성하기 때문에, 삼각함수파에 관한 비교적 큰 데이터를 미리 기억하는 기억부가 불필요해진다. 또한, 여기에서 말하는 급부 전개에는, 누승의 형태로 급수 전개하는 것이 포함되고, 예를 들면 테일러 전개나 매클로린 전개 등이 포함된다.

연산기는, 급수 전개된 삼각함수의 각 항의 계수를 유지하는 메모리를 더 포함해도 된다.

연산기는, 삼각함수의 위상이 -1/2 π로부터 1/2 π의 범위에 포함되도록 시 프트한 후에, 연산 처리를 행해도 된다. -π로부터 π의 범위의 위상을, -1/2 π로부터 1/2 π의 범위로 시프트함으로써, 절대값을 작게 할 수 있기 때문에, 오차를 저감할 수 있다.

본 발명의 다른 양태는 DTMF 신호 생성 회로에 관한 것이다. 이 DTMF 신호 생성 회로는, 급수 전개를 이용하여 제1 주파수의 정현파를 산출하는 제1 주파수 정현파 생성부와, 급수 전개를 이용하여 제2 주파수의 정현파를 산출하는 제2 주파수 정현파 생성부와, 제1 주파수 정현파 생성부에서 산출한 정현파와 제2 주파수 정현파 생성부에서 산출한 정현파를 합성하는 정현파 합성부를 구비한다. 상기 DTMF 신호 생성 회로는, 급수 전개를 이용하여 산출한 정현파를 합성하여 DTMF 신호를 생성하기 때문에, 정현파에 관한 비교적 큰 데이터를 미리 기억하는 기억부가 불필요해진다. 여기에서 말하는 정현파에는, 소위 sin파뿐만 아니라, sin파와 위상만 다른 여현파(cos파) 등의 삼각함수파도 포함된다.

제1, 제2 주파수 정현파 생성부는, 상술한 1개의 삼각함수파 생성 회로를 공유하여 구성해도 된다. 또, 제1, 제2 주파수를, 1개의 삼각함수파 생성 회로에 지시하는 주파수 지시부를 더 구비해도 된다. 이 경우, 제1, 제2 주파수에 대한 삼각함수파를, 1개의 삼각함수파 생성 회로에서 산출할 수 있기 때문에, 회로 면적을 저감할 수 있다.

본 발명의 또 다른 양태는 음 신호 생성 회로에 관한 것이다. 이 음 신호 생성 회로는, 상술한 DTMF 신호 생성부와, 디지털의 음향 신호를 생성하는 음향 신호 생성부와, DTMF 신호 생성부에서 생성된 디지털의 DTMF 신호와, 음향 신호 생성 부에서 생성된 디지털의 음향 신호를 혼합하는 믹싱부를 구비한다. 상기 음 신호 생성 회로는, 급수 전개를 이용하여 산출한 정현파로부터 생성된 DTMF 신호를 이용하고 있기 때문에, 정현파에 관한 비교적 큰 데이터를 미리 기억하는 기억부가 불필요해진다. 또, DTMF 신호 및 음향 신호가 디지털 신호의 단계에서 믹싱되기 때문에, 디지털 신호를 아날로그 신호로 변환하는 DAC를, DTMF 신호 및 음향 신호의 각각에 대해서 별개로 준비할 필요가 없다. 또한, 여기에서 말하는 음향 신호에는, 인간 등에 의해서 발생되는 음성뿐만 아니라, 그 밖의 소리에 관한 신호 전반이 포함된다.

음 신호 생성 회로는, 믹싱부에 의해 혼합된 음 신호를 보완하는 보간기(補間器)와, 보간기의 출력 신호를 디지털 아날로그 변환하는 ΔΣD/A 컨버터와, ΔΣD/A 컨버터의 후단에 설치된 필터를 더 구비해도 된다. ΔΣ변조를 행하여 오버 샘플링함으로써, 노이즈 쉐이핑을 행하여 고음질을 얻을 수 있다.

본 발명의 또 다른 양태는 통신에 관한 것이다. 이 통신 장치는, 상술한 음성 신호 생성 회로를 구비한다. 이 통신 장치에 의하면, 삼각함수파를 생성하는 블록의 규모를 저감할 수 있기 때문에, 장치 전체의 사이즈를 저감할 수 있다.

상술한 구성 요소의 임의의 조합 또는 재구성 등은 모두 유효하고 본 실시예에 포함됨에 유의해야 한다.

더욱이, 본 발명의 요약은 반드시 모든 특징을 기재하는 것은 아니어서, 본 발명은 또한 이들 기재된 특징의 하부 조합이 될 수도 있다.

(발명을 실시하기 위한 최선의 형태)

이하, 본 발명이 양호한 실시예를 바탕으로 설명되지만, 본 발명의 범위를 제한하고자 하는 의도가 아니라 단지 예로써 든 것이다. 실시예에서 기재된 것의 모든 특징 및 조합은 본 발명에 필수적인 것은 아니다.

본 발명에 관한 하기의 실시 형태는, 테일러 전개된 정현함수의 각 항을 하드웨어에 의해서 직접 산술 연산함으로써, 정현파를 정밀도 좋게 신속히 산출한다.

도 1은, 음 신호 발생 회로(10)의 전체 구성을 도시하는 블록도이다. 음 신호 발생 회로(10)는, 디지털 신호의 DTMF 신호를 생성하는 DTMF 신호 생성 회로(12)와, 음성에 관한 디지털 신호의 음성 신호를 생성하는 음성 신호 생성부(14)와, DTMF 신호 및 음성 신호를 믹싱하여 디지털 신호의 음성/DTMF 신호를 생성하는 믹싱부(16)를 구비한다. 또, 음 신호 발생 회로(10)는, 디지털 신호의 음성/DTMF 신호를 아날로그 신호의 형태로 변환하는, 보간기의 인터포레이터(Interporator)(18), ΔΣ디지털·아날로그 변환기(20)(이하,「ΔΣDAC(20)」이라고 표기한다), 및 스무딩 필터(22)(이하, SMF(22)」(SMoothing Filter)라고 표기한다)를 더 구비한다.

DTMF 신호 생성 회로(12)는, 후술하는 도 2에 도시하는 구성을 갖고, 테일러 전개를 이용하여 산출한 정현파를 이용하여 디지털의 DTMF 신호를 생성한다.

음성 신호 생성부(14)는, PCM(Pulse Code Modulation) 방식에 의해서 디지털 신호화된 음성 신호를 생성한다. 예를 들면 음성 신호 생성부(14)는, 전화기 등의 통신 기기에 이용되고, 수화기에 대해서 발생된 음성을 PCM 데이터의 형태로 가공하여, 디지털 신호의 음성 신호를 생성한다. 또한, 음성 신호 생성부(14)에서는, 샘플링 주파수는 고정이다.

믹싱부(16)는, DTMF 신호 생성 회로(12)로부터 이송되어 오는 디지털의 DTMF 신호와 음성 신호 생성부(14)로부터 이송되어 오는 디지털 신호의 음성 신호를 기존의 알려진 수법으로 혼합(믹싱)하여, 디지털의 음성/DTMF 신호를 생성한다.

인터포레이터(18)는, 믹싱부(16)에서 생성된 디지털의 음성/DTMF 신호를 보완하는 인터포레이션 처리를 실시한다. 인터포레이터(18)에 의한 보간은, 샘플링 주파수 사이를 오버·샘플링하여 행해진다. 이것에 의해, 외관상으로는 음성/DTMF 신호의 샘플링 주파수가 올라가서, 음성/DTMF 신호는 후술하는 ΔΣDAC(20)나 SMF(22)에서 정밀도 좋게 아날로그 신호로 변환된다.

ΔΣDAC(20)는, 인터포레이터(18)로부터 이송되어 오는 디지털의 음성/DTMF 신호를, ΔΣ변조 방식에 의해서 아날로그 신호로 변환한다. 이 ΔΣ변조 방식은, 노이즈·쉐이핑 기술을 응용한 것으로, 인터포레이터(18)에서의 상술한 인터포레이션 처리와 병용됨으로써, 음성/DTMF 신호를 더욱 정밀도 좋게 아날로그 신호로 변환하는 것이 가능하다.

SMF(22)는, 후치 필터의 역할을 하는 아날로그의 로우패스 필터의 일종이다. 이 SMF(22)는, ΔΣDAC(20)에서 디지털 신호로부터 아날로그 신호의 형태로 변환된 음성/DTMF 신호의 출력 파형에 포함되어 있는 성분 중 샘플링 주파수로 잘려지는 성분을 제거하고, 음성/DTMP 신호를 자연스러운 형태의 아날로그 파형으로 정형한다.

도 2는, DTMF 신호 생성 회로(12)의 구성을 도시하는 블록도이다. DTMF 신 호 생성 회로(12)는, 소정의 주파수군 중에서 소망의 주파수를 선택하는 주파수 지시부(30)와, 테일러 전개를 이용하여 정현파를 산출하는 정현파 연산부(32)와, 정현파 연산부(32)에서 산출된 정현파를 합성하는 정현파 합성부(34)를 갖는다.

주파수 지시부(30)는, 정현파 연산부(32)에서 산출하는 정현파의 주파수를 지시한다. 본 실시 형태의 주파수 지시부(30)는, DTMF 신호를 형성하는 2종류의 주파수 중 한쪽을, 비교적 높은 주파수에 의해서 형성되는 고역 주파수군 중에서 선택하고, 또 다른쪽을, 비교적 낮은 주파수에 의해서 형성되는 저역 주파수군 중에서 선택한다. 본 실시 형태에서는, 1209㎐, 1336㎐, 1477㎐ 및 1633㎐에 의해서 고역 주파수군이 형성되고, 697㎐, 770㎐, 852㎐ 및 941㎐에 의해서 저역 주파수군이 형성되어 있다. 주파수 지시부(30)는 선택한 주파수를 정현파 연산부(32)에 대해서 지시한다. 주파수 지시부(30)에서의 주파수의 선택은, 예를 들면 통화자가 누른 푸시 방식의 전화기의 버튼 등에 따라서 결정하는 것이 가능하다.

정현파 연산부(32)는, 후술하는 도 3에 도시하는 구조를 갖고, 주파수 지시부(30)에 의해서 지시되는 주파수에 따라서, 테일러 전개된 정현함수의 각 항을 산술 연산하는 연산기를 이용하여 정현파를 생성한다. 또한 본 실시 형태에서는, 정현파 연산부(32)에 의해서 본 발명의 제1 주파수 정현파 생성부 및 제2 주파수 정현파 생성부가 실현되어 있다.

정현파 합성부(34)는, 주파수 지시부(30)에서 선택된 고역 주파수군에 포함되는 주파수(이하, 「고역 주파수」라고도 표기한다) 및 저역 주파수군에 포함되는 주파수(이하, 「저역 주파수」라고도 표기한다)의 각각에 관해서 정현파 연산부 (32)에서 산출된 정현파를, 디지털 신호의 단계에서 합성한다. 이것에 의해, 소망의 DTMF 신호가 디지털 신호의 형태로 생성된다.

도 3은, 정현파 연산부(32)의 회로 아키텍처를 도시하는 도면이다. 정현파 연산부(32)는, 시퀀스 컨트롤 유닛(42), 메모리군(43), 레지스터 컨트롤 유닛(44), 제1 레지스터(46), 제2 레지스터(48), 산술 연산 유닛(50)(이하,「ALU(50)」(Arithmetic and Logical Unit)이라고 표기한다), 및 출력 타이밍 컨트롤러(52)를 포함하여 구성되어 있다.

시퀀스 컨트롤 유닛(42)은, 정현파 연산부(32)의 각 부를 통괄적으로 제어하는 시퀀서로서 작용한다. 본 실시 형태에서는, 테일러 전개된 정현함수의 각 항이 산술 연산됨으로써 정현파에 관한 데이터가 취득되기 때문에, 시퀀스 컨트롤 유닛(42)은, 테일러 전개된 정현함수의 각 항이 ALU(50)에서 적절히 산술 연산되도록, 정현파 연산부(32)의 각 부를 제어한다. 예를 들면, 시퀀스 컨트롤 유닛(42)은, 산술 연산에 필요한 작동 타이밍, 데이터, 동작 내용의 지시, 등을, 적절히, 레지스터 컨트롤 유닛(44), 제1 레지스터(46), 제2 레지스터(48), ALU(50), 및 출력 타이밍 컨트롤러(52)의 각각에 부여한다.

메모리군(43)은, 데이터의 개서가 용이한 dphi, sphi, phsq, phqd, 및 temp와, ROM(Read Only Memory)인 rom0, rom1 및 rom2를 포함한다. dphi는, 정현파 연산부(32)에서 생성하는 정현파의 주파수에 대응하는 단위 시간당의 위상 성분을 유지하는 메모리이다. sphi는, 정현파 연산부(32)에서 산출되는 정현파의 위상 성분에 관한 데이터를 유지하는 메모리이다. phsq는, 위상 성분의 2승의 데이터를 유 지하는 메모리이다. phqd는, 위상 성분의 4승의 데이터를 유지하는 메모리이다. temp는, 정현파 연산부(32)에서의 연산 과정에서 도출되는 각종의 데이터를 유지하는 메모리이다. rom0∼rom2는, 정현파 연산부(32)에서 연산하는 연산식 중의 각 계수를 유지하는 메모리이다. 후술하는 바와 같이, 본 실시 형태에서는 테일러 전개된 정현함수의 제1항∼제3항까지를 연산함으로써, 정현파를 산출한다(후술하는 식 (5)를 참조). 그 때문에 본 실시 형태에서는, rom0이 테일러 전개된 정현함수의 제1항에 관련되는 계수인 「1608」이라는 데이터를 유지하고, rom1이 테일러 전개된 정현함수의 제2항에 관련되는 계수인「2645」라는 데이터를 유지하며, rom2가 테일러 전개된 정현함수의 제3항에 관련되는 계수인「1305」라는 데이터를 유지한다.

레지스터 컨트롤 유닛(44)은, 시퀀스 컨트롤 유닛(42)에 의해서 제어되어, 메모리군(43)의 각 메모리, 제1 레지스터(46), 혹은 제2 레지스터(48)에 공급하는 데이터를 컨트롤한다. 예를 들면, 레지스터 컨트롤 유닛(44)은, 메모리군(43)의 각 메모리가 유지하는 데이터를 적절히 읽어 들여서 제1 레지스터(46)나 제2 레지스터(48)에 공급하거나, 또, ALU(50)의 연산 결과를 취득하여 메모리군(43)의 각 메모리에 기억시키거나 한다.

제1 레지스터(46)는, 시퀀스 컨트롤 유닛(42), 레지스터 컨트롤 유닛(44), 혹은 ALU(50)로부터 부여되는 데이터를 일시적으로 유지하여, 소정의 타이밍으로 ALU(50)에 공급한다. 제2 레지스터(48)는, 시퀀스 컨트롤 유닛(42)이나 레지스터 컨트롤 유닛(44)으로부터 부여되는 데이터를 일시적으로 유지하여, 소정의 타이밍 으로 ALU(50)에 공급한다. 이들의 타이밍은, 시퀀스 컨트롤 유닛(42)에 의해서 조정된다.

ALU(50)는, 승산기나 가감산기 등의 연산기(도시하지 않음)를 포함하고, 각 연산기는 오버플로우 처리나 라운딩 처리의 기능도 갖는다. 이 ALU(50)는, 시퀀스 컨트롤 유닛(42)에 의해서 지시되는 산술 연산 방식에 따라서, 제1 레지스터(46) 및 제2 레지스터(48)로부터 공급되는 데이터에 기초하여 산술 연산을 행한다. 예를 들면, ALU(50)는, 산술 연산 방식으로서 가산 지시가 시퀀스 컨트롤 유닛(42)으로부터 부여된 경우, 제1 레지스터(46) 및 제2 레지스터(48)로부터 공급되는 데이터를 가산한다. ALU(50)의 연산 결과는, 적절히, 시퀀스 컨트롤 유닛(42), 제1 레지스터(46), 및 출력 타이밍 컨트롤러(52)에 이송된다.

출력 타이밍 컨트롤러(52)는, 시퀀스 컨트롤 유닛(42)에 의해서 제어되어, ALU(50)의 연산 결과가 정현파 합성부(34)에 이송되는 타이밍을 조정한다. 본 실시 형태에서는, 후술하는 바와 같이, 테일러 전개된 정현함수의 제3항, 즉 x의 다음수가 5가 되는 항까지의 데이터가 이용되어, 정현파가 생성된다. 따라서, 출력 타이밍 컨트롤러(52)는, 테일러 전개된 정현함수의 제3항까지가 ALU(50)에서 연산된 시점에서 이 ALU(50)의 연산 결과가 정현파 합성부(34)에 이송되도록, 송신 타이밍을 조정한다.

다음에, 본 실시 형태의 음 신호 발생 회로(10)의 작용에 대해서 설명한다.

우선, 음 신호 발생 회로(10)에서 음 신호가 출력되는 흐름을, 도 1을 참조하여 설명한다. 음 신호 발생 회로(10)에서는, DTMF 신호 생성 회로(12)에서 생성 되는 디지털의 DTMF 신호와 음성 신호 생성부(14)에서 생성되는 디지털의 음성 신호가 믹싱부(16)에서 믹싱되어, 음성/DTMF 신호가 생성된다. 이 음성/DTMF 신호는, 믹싱부(16)로부터 인터포레이터(18)에 이송되어 보간 처리가 실시되고, ΔΣDAC(20)에서 아날로그 신호로 변환되어, SMF(22)에서 자연스러운 형태의 아날로그 파형으로 정형된다. 이와 같이 하여 얻어지는 아날로그 파형의 음성/DTMF 신호가 음 신호로서 출력된다.

다음에, DTMF 신호 생성 회로(12)에서 DTMF 신호가 발생되는 흐름을, 도 2를 참조하여 설명한다. DTMF 신호 생성 회로(12)에서는, 주파수 지시부(30)에서 선택된 고역 주파수 및 저역 주파수의 각각에 관한 정현파가, 정현파 연산부(32)에서 산출된다. 그리고, 정현파 연산부(32)에서 산출된 고역 주파수에 관한 정현파와 저역 주파수에 관한 정현파가 정현파 합성부(34)에서 합성되어, 디지털의 DTMF 신호가 생성된다. 정현파 합성부(34)에서 생성된 DTMF 신호는, 믹싱부(16)에 이송되어 음성 신호와 믹싱된다.

다음에, 정현파 연산부(32)에서의 정현파의 산출 과정에 대해서 설명한다. 일반적으로, sin(x)의 형태로 표시되는 정현함수는, 테일러 전개하면 이하의 식 (1)로 표시된다.

[식 1]

식 (1)에서의 각 항까지의 계산값과 정현함수의 참값은, 이하의 표 1에 표시되는 관계를 갖는다. 표 1은, 식 (1)에 관해서, (a)「제 몇항까지의 계산값인가」, (b)「계산하는 최종항의 식」, (c)「x=(π/2)로 한 경우의 계산값」, 및 (d)「참값에 대한 오차율(%)」을 서로 대응시켜서 나타내고 있다. 또한, x의 값은 -π∼+π까지 취할 수 있지만, x=-π∼-π/2에서의 정현함수와 x=-π/2∼0에서의 정현함수는 동일 값을 나타낸다.

[표 1]

표 1에 표시되어 있는 바와 같이, 계산하는 항수를 크게 할수록, 참값에 대한 오차율은 작아진다. 그 때문에, 테일러 전개된 정현함수의 제 몇항까지를 정현파 연산부(32)에서 계산시킬지는, DTMF 신호에 필요하게 되는 정현파의 정밀도가 고려되어 결정된다. 테일러 전개된 정현함수의 계산값과 참값의 격차를 나타내는 노이즈 성분(Vn)(rms)은, 이하의 식 (2)에 의해서 근사적으로 산출할 수 있다.

[식 2]

테일러 전개된 정현함수의 제3항까지를 정현파 연산부(32)에서의 계산 대상으로 하는 경우, 상기의 식 (2)를 신호의 진폭에 관해서 정규화하면, 노이즈 성분(Vthd)은 이하의 식 (3)으로 표시된다. 또한, 식 (3)에서의 신호의 진폭은 「1」로 되어 있다.

[식 3]

DTMF 신호는, 정규의 신호 성분에 대한 노이즈 성분의 비율을 나타내는 왜곡이 50㏈ 이상이면, 일반적으로 문제가 없다고 되어 있다. 식 (3)에 의해서 산출되는 노이즈 성분을 고려하면, 테일러 전개된 정현함수의 제3항까지를 계산의 대상으로 한 경우에는, 왜곡은 대체로 55㏈가 된다. 그 때문에, 본 실시 형태의 정현파 연산부(32)는, 테일러 전개된 정현함수의 제3항까지를 계산 대상으로 하여, 정현파를 근사적으로 취득한다.

테일러 전개된 정현함수의 제3항까지의 관계식은, 이하의 식 (4)에 의해서 표시된다. 또한, 식 (4)에서의 x는 위상 성분(ø)이 이용되고, x=πø의 관계를 갖는다. x가 -π∼+π의 값을 취하기 때문에, 위상 성분(ø)은 -1∼+1의 값을 취한다.

[식 4]

본 실시 형태에서는, 후술하는 바와 같이 13비트의 데이터 어장(語長)이 이용되기 때문에, 상기의 식 (4)를 13비트의 2의 보수로 나타내어, 산출 오차가 최소가 되도록 계수를 선택하면 이하의 식 (5)가 얻어진다. 또한, 이하의 식 (5)에서는, 연산 과정에서의 오버플로우 등의 에러를 방지하기 위해서「0.9995sin(πø)」에 대응하는 값이 요구된다.

[식 5]

도 3에 도시하는 정현파 연산부(32)는, 식 (5)를 연산함으로써, 정현파에 관한 데이터를 취득한다. 구체적으로는 정현파 연산부(32)는, 도 4에 도시하는 프로세스에 따라서 정현파를 산출 연산한다.

도 4는, 정현파 연산부(32)에서 정현파를 산출 연산하는 과정을 도시한다. 우선, 시퀀스 컨트롤 유닛(42)으로부터의 지시를 받은 레지스터 컨트롤 유닛(44)이 메모리군(43)의 sphi를 초기화하여, 이 sphi가 유지하는 데이터가 레지스터 컨트롤 유닛(44)에 의해 읽어 들여져 제1 레지스터(46)에 대입된다. 또, 메모리군(43)의 dphi가 유지하는 소망의 주파수의 정현파에 관한 단위 시간당의 위상 성분이, 레지 스터 컨트롤 유닛(44)에 의해 읽어 들여져 제2 레지스터(48)에 대입된다. 제1 레지스터(46) 및 제2 레지스터(48)가 유지하는 데이터는, 시퀀스 컨트롤 유닛(42)에 제어되어, 소정의 타이밍으로 ALU(50)에 이송된다. 시퀀스 컨트롤 유닛(42)은, 오버플로우 무라는 조건부의 가산 명령을 ALU(50)에 부여한다. ALU(50)는, 시퀀스 컨트롤 유닛(42)에 의해 지시된 가산 명령에 따라서, 제1 레지스터(46) 및 제2 레지스터(48)의 각각으로부터 이송되어 오는 데이터를 가산한다(도 4의 S1). 이 ALU(50)에서의 가산 결과는, 레지스터 컨트롤 유닛(44)에 이송되어 메모리군(43)의 sphi에 기억된다(S2).

그리고, 시퀀스 컨트롤 유닛(42)에서는, sphi가 유지하는 ALU(50)의 연산 결과가「-0.5 이상이고 0.5 이하」인지의 여부가 판정된다(S3). sphi가 유지하는 데이터가「-0.5 이상이고 0.5 이하」라고 판정되는 경우(S3의 YES), 레지스터 컨트롤 유닛(44)이, 시퀀스 컨트롤 유닛(42)으로부터의 지시에 따라서, sphi가 유지하는 데이터를 메모리군(43)의 temp에 대입하여(S5), 후술하는 S4 및 S5의 처리를 건너뛰어 S6의 처리로 이행한다.

한편, sphi가 유지하는 데이터가「-0.5 이상이고 0.5 이하」가 아니라고 판정되는 경우(S3의 NO), sphi가 유지하는 데이터가 0이상인지의 여부가 시퀀스 컨트롤 유닛(42)에서 판정된다(S4). sphi가 유지하는 데이터가 0이상이라고 판정되는 경우에는, 시퀀스 컨트롤 유닛(42)으로부터의 지시를 받은 레지스터 컨트롤 유닛(44)을 통해서, 제1 레지스터(46)에 대해서「1」이 대입되는 동시에 제2 레지스터(48)에 대해서 sphi가 유지하는 데이터가 대입된다. 한편, sphi가 유지하는 데이 터가 0미만이라고 판정되는 경우에는, 시퀀스 컨트롤 유닛(42)으로부터의 지시를 받은 레지스터 컨트롤 유닛(44)을 통해서, 제1 레지스터(46)에 대해서「-1」이 대입되는 동시에 제2 레지스터(48)에 대해서 sphi가 유지하는 데이터가 대입된다. 제1 레지스터(46) 및 제2 레지스터(48)가 유지하는 데이터는 소정의 타이밍으로 ALU(50)에 이송되고, 오버플로우 무라는 조건부의 감산 명령이 시퀀스 컨트롤 유닛(42)으로부터 ALU(50)에 부여되어, ALU(50)는 제1 레지스터(46)가 유지하는 데이터로부터 제2 레지스터(48)가 유지하는 데이터를 제하고 감산한다. 이 ALU(50)의 연산 결과는, 레지스터 컨트롤 유닛(44)에 이송되어, 메모리군(43)의 temp에 대입된다(S5). 상술한 S1∼S5에 의해, 상기의 식 (5)에서의 위상 성분(ø)이 산출되어 메모리군(43)의 temp에 기억된다.

이와 같이, 본 실시 형태에서는, 위상 성분(ø)의 산출에 있어서, 삼각함수의 위상이 -1/2 π로부터 1/2 π의 범위에 포함되도록, 즉 위상 성분(ø)이 -0.5로부터 0.5의 범위에 포함되도록 시프트를 행하여, 시프트한 위상 성분에 기초하여 연산 처리를 행한다.

이 메모리군(43)의 temp가 유지하는 위상 성분(ø)에 관한 데이터는, 시퀀스 컨트롤 유닛(42)으로부터의 지시를 받은 레지스터 컨트롤 유닛(44)을 통해서, 제1 레지스터(46) 및 제2 레지스터(48)의 각각에 대입된다. 제1 레지스터(46) 및 제2 레지스터(48)가 유지하는 데이터가 소정의 타이밍으로 ALU(50)에 이송되고, 승산 명령이 시퀀스 컨트롤 유닛(42)으로부터 ALU(50)에 부여되어, ALU(50)는 제1 레지스터(46)가 유지하는 테이터와 제2 레지스터(48)가 유지하는 데이터를 승산한다 (S6). 이 ALU(50)의 연산 결과는 시퀀스 컨트롤 유닛(42)에 이송되어, 메모리군(43)의 phsq에 대입된다(S7). 이것에 의해, 상기의 식 (5)에서의 위상 성분(ø)의 제곱 성분(ø²)이 산출되어, 메모리군(43)의 phsq에 기억된다.

그리고, ALU(50)에 의해서 산출되어 메모리군(43)의 phsq에 기억되는 위상 성분(ø)의 제곱 성분(ø²)이, 시퀀스 컨트롤 유닛(42)으로부터의 지시를 받은 레지스터 컨트롤 유닛(44)을 통해서 제1 레지스터(46) 및 제2 레지스터(48)의 각각에 대입된다. 그리고, 제1 레지스터(46) 및 제2 레지스터(48)가 유지하는 데이터는 소정의 타이밍으로 ALU(50)에 이송되어, 승산 명령이 시퀀스 컨트롤 유닛(42)으로부터 ALU(50)에 대해서 부여된다. ALU(50)는, 제1 레지스터(46)로부터 이송되어 오는 데이터에 대해서 제2 레지스터(48)로부터 이송되어 오는 데이터를 곱하여, 위상 성분(ø)의 4승 성분(ø⁴)을 연산한다(S8). 이 ALU(50)의 연산 결과는 시퀀스 컨트롤 유닛(42)에 이송되어, 메모리군(43)의 phqd에 위상 성분(ø)의 4승 성분(ø⁴)이 대입된다(S9).

그리고, 레지스터 컨트롤 유닛(44)을 통해서, 메모리군(43)의 phsq에 유지되어 있는 위상 성분(ø)의 제곱 성분(ø²)에 관한 데이터가 제1 레지스터(46)에 대입되는 동시에, 메모리군(43)의 rom1에 유지되어 있는 데이터가 제2 레지스터(48)에 대입된다. 제1 레지스터(46) 및 제2 레지스터(48)가 유지하는 데이터가 소정의 타이밍으로 ALU(50)에 이송되고, 승산 명령이 시퀀스 컨트롤 유닛(42)으로부터 ALU(50)에 부여된다. ALU(50)는, 제1 레지스터(46)로부터 이송되어 오는 데이터에 대해서 제2 레지스터(48)로부터 이송되어 오는 데이터를 곱하여 「2645ø²」을 연산한다(S10). 이 ALU(50)의 연산 결과는 레지스터 컨트롤 유닛(44)에 이송되어, 메모리군(43)의 temp에「2645ø²」가 대입된다(S11).

또, 레지스터 컨트롤 유닛(44)을 통해서, 메모리군(43)의 phqd에 유지되어 있는 위상 성분(ø)의 4승 성분(ø⁴)에 관한 데이터가 제1 레지스터(46)에 대입되는 동시에, 메모리군(43)의 rom2에 유지되어 있는 데이터가 제2 레지스터(48)에 대입된다. 그리고, 제1 레지스터(46) 및 제2 레지스터(48)가 유지하는 데이터가 소정의 타이밍으로 ALU(50)에 이송되어, 승산 명령이 시퀀스 컨트롤 유닛(42)으로부터 ALU(50)에 부여된다. ALU(50)는, 제1 레지스터(46)로부터 이송되어 오는 데이터에 대해서 제2 레지스터(48)로부터 이송되어 오는 데이터를 곱하여 「1305ø⁴」을 산출한다(S12).

그리고, 이 ALU(50)의 연산 결과가 제1 레지스터(46)에 대입되는 동시에, 메모리군(43)의 temp가 유지하는 데이터가 레지스터 컨트롤 유닛(44)을 통해서 제2 레지스터(48)에 대입된다. 제1 레지스터(46) 및 제2 레지스터(48)가 유지하는 데이터는 소정의 타이밍으로 ALU(50)에 이송되고, 감산 명령이 시퀀스 컨트롤 유닛(42)으로부터 ALU(50)에 대해서 부여된다. ALU(50)는, 제1 레지스터(46)로부터 이송되어 오는 데이터와 제2 레지스터(48)로부터 이송되어 오는 데이터의 차를 구하 여 「-2645ø²+1305ø⁴」을 산출한다(S13).

이 ALU(50)의 연산 결과가 제1 레지스터(46)에 대입되는 동시에, 메모리군(43)의 rom0이 유지하는 데이터가 레지스터 컨트롤 유닛(44)을 통해서 제2 레지스터(48)에 대입된다. 제1 레지스터(46) 및 제2 레지스터(48)가 유지하는 데이터는 소정의 타이밍으로 ALU(50)에 이송되어, 가산 명령이 시퀀스 컨트롤 유닛(42)으로부터 ALU(50)에 부여된다. ALU(50)는, 제1 레지스터(46)로부터 이송되어 오는 데이터와 제2 레지스터(48)로부터 이송되어 오는 데이터를 가산하여,「1608-2645ø²+1305ø⁴」을 산출한다(S14).

이 ALU(50)의 연산 결과가 제1 레지스터(46)에 대입되는 동시에, 메모리군(43)의 sphi가 유지하는 위상 성분(ø)에 관한 데이터가 제2 레지스터(48)에 대입된다. 제1 레지스터(46) 및 제2 레지스터(48)가 유지하는 데이터가 소정의 타이밍으로 ALU(50)에 이송되어, 3비트 시프트를 갖는 승산 명령이 시퀀스 컨트롤 유닛(42)으로부터 ALU(50)에 부여된다. ALU(50)는, 제1 레지스터(46)로부터 이송되어 오는 데이터와 제2 레지스터(48)로부터 이송되어 오는 데이터를 승산하여 3비트 시프트한다(S15). 일반적으로, 3비트 시프트하면 8배의 값이 얻어진다. 따라서, ALU(50)에서는, 상술한 S15에 의해서 상기의 식 (5)가 산출된다.

그리고, ALU(50)에서 산출된 상기의 식 (5)로 표시되는 정현파는, 출력 타이밍 컨트롤러(52)에서 출력 타이밍이 조정되어, 정현파 합성부(34)에 대해서 출력된다(S16).

상술한 바와 같이 정현파 연산부(32)에서는, S1∼S5에서 위상 성분(ø)이 산출되고, S6 및 S7에서 위상 성분(ø)의 제곱 성분(ø²)이 산출되고, S8 및 S9에서 위상 성분(ø)의 4승 성분(ø⁴)이 산출되며, S10 및 S11에서 상기의 식 (5)의 제2항 성분「2645ø²」이 산출되고, S12에서 상기의 식 (5)의 제3항 성분「1305ø⁴」이 산출되고, S13∼S15에서 상기의 식 (5)의 전체가 산출된다.

특히 본 실시 형태의 정현파 연산부(32)에서는, 정밀도가 높은 정현파를 산출하여 출력할 수 있다. 예를 들면, 위상 성분(ø)의 절대값이 커지면 정현파 연산부(32)에서 산술 연산되는 정현파의 산출 오차가 커지는 경향이 일반적으로 존재하고, 위상 성분(ø)의 절대값이 작을수록 정현파를 정밀도 좋게 구할 수 있다. 본 실시 형태에서는, 상술한 S1∼S5, 특히 S3∼S5에 의해서, 위상 성분(ø)이「-0.5 이상이고 0.5 이하」의 범위로 조정된 상태로 산출되어 있고, 정현파의 산출 정밀도의 개선이 도모되어 있다. 또, 본 실시 형태에서는, 상술한 S15에서 3비트 시프트함으로써 8배된 값을 구하여, 산출 오차가 최소가 되도록 조정되어 있고, 정현파의 산출 정밀도의 개선이 도모되고 있다.

또한, 본 실시 형태에서는 테일러 전개된 정현함수의 왜곡이 상술한 바와 같이 대체로 55㏈를 나타내기 때문에, 왜곡이 55㏈ 이상이 되도록 각 계수를 조정하여, 10비트 이상의 계수 어장이 필요하게 된다. 또, 주파수 정밀도(Ft), 샘플링 주파수(Fs), 및 데이터 어장(n)은, 일반적으로 이하의 식 (6)으로 표시되는 관계를 갖는다.

[식 6]

본 실시 형태와 같은 DTMF 신호 생성 회로(12)의 경우, 주파수 정밀도(Ft)는, DTMF 신호의 최저 주파수의 1.5% 이하인 것이 일반적으로 바람직하다고 되어 있다. 그 때문에, 본 실시 형태에서는, 마진 등을 고려하여, 주파수 정밀도(Ft)가 DTMF 신호의 최저 주파부의 1% 이하가 되도록, 주파수 정밀도(Ft) 및 데이터 어장(n)이 결정된다. 따라서, 예를 들면 샘플링 주파수(Fs)가 16㎑인 경우에는, 본 실시 형태에서 이용될 수 있는 DTMF 신호의 최저 주파수가 저역 주파수군의 697㎐인 것을 감안하여 상기의 식 (6)을 참조하면, 주파수 정밀도(Ft)를 3.90625㎐로 하고, 또 데이터 어장(n)을 13비트로 하는 것이 바람직하다. 상기의 식 (4) 등에서도 명확하게 알 수 있는 바와 같이, 정현파 연산부(32)에서 정현함수를 산출하는 경우에는 누승의 연산이 필요하기 때문에, 정현파 연산부(32)의 승산기는 데이터 어장의 2승(n×n) 이상의 연산을 가능하게 하는 구성을 가질 필요가 있다. 그 때문에, 본 실시 형태의 정현파 연산부(32)의 승산기는, 13비트×13비트의 승산을 처리할 수 있는 구성을 갖고 있다.

이상 설명한 바와 같이 본 실시 형태에 의하면, 테일러 전개된 정현함수의 각 항이 산술 연산됨으로써, DTMF 신호에 이용되는 정현파가 취득된다. 그 때문에, 정현파에 관한 데이터 테이블을 기억하기 위한 기억부가 불필요해져서, 회로 규모를 축소할 수 있다. 또, 정현파를 생성할 때에, 정현파에 관한 비교적 큰 데이터 중에서 필요한 데이터의 전부를 하나하나 차례로 취득하고 있었던 종래 기술에 비하면, 본 실시 형태에서는 소비 전력을 억제할 수 있다.

또, 본 실시 형태에서는, DTMF 신호 및 음성 신호를 디지털 신호의 단계에서 믹싱하고 있기 때문에, DAC가 하나로 충분하다. 따라서, 도 5에 도시하는 종래의 음 신호 생성 회로와 비교해서, DAC의 수를 줄여서 아날로그 부분의 면적을 축소시킬 수 있다. 특히, DTMF 신호 및 음성 신호를 아날로그 신호화하기 위해서 ΔΣDAC(20)를 공용하는 경우 등에는, 리소스 공유 등의 수법을 이용하여, 필요한 처리의 단계수와 소비 전류 사이의 트레이드 오프에 의해 회로 규모를 효과적으로 저감시키는 것이 가능하다.

또, 1㎛ 이하의 미세한 프로세스에서는, 구성이 간단한 도 5에 도시하는 바와 같은 종래 회로와 본 발명에 따른 신규 회로의 차가 디지털부에서는 상당히 작아지는 한편, 아날로그부에서는 면적 및 전류에 관한 차가 지배적으로 된다. 그 때문에, 아날로그부의 구성이 비교적 간단한 신규 회로에서는, 전류의 저감화를 효과적으로 도모하는 것이 가능해진다.

또, 도 5에 도시하는 종래의 회로에서는, 생성하는 정현파의 정밀도를 올리기 위해서, 정현파에 관한 데이터를 될 수 있는 한 대량으로 ROM 등의 기억부에 기억시켜 둘 필요가 있기 때문에, 정현파의 정밀도의 향상과 회로 규모의 축소를 양립하는 것이 어려웠다. 그러나, 본 실시 형태에서는, 테일러 전개된 정현함수의 어느 항까지 연산시킬지를 적절히 선택함으로써, 소망의 정밀도의 정현파를 얻을 수 있기 때문에, 정현파에 요구되는 정밀도를 확보한 뒤에, 회로의 대규모화를 효과적으로 방지할 수 있다.

본 발명은 상술한 각 실시 형태에 한정되는 것이 아니라, 각 실시 형태나 그 변형예의 각 요소를 적절히 조합한 것도, 본 발명의 실시 형태로서 유효하다. 또, 당업자의 지식에 기초하여 각종의 설계 변경 등의 변형을 각 실시 형태나 그 변형예에 대해서 더하는 것도 가능하고, 그와 같은 변형이 더해진 실시 형태도 본 발명의 범위에 포함될 수 있다.

예를 들면, 상술한 실시 형태에서는, 음성 신호에 대해서 DTMF 신호를 믹싱하는 예에 대해서 설명하였지만, 다른 신호에 대해서 DTMF 신호를 믹싱시키는 경우에도, 본 발명을 적용하는 것이 가능하다.

또, DTMF 신호에 이용되는 정현파를 산출하는 예에 대해서 설명하였지만, 다른 신호에 이용되는 정현파를 산출하는 경우에도 본 발명을 적용하는 것이 가능하다.

또, 도 3에 도시하는 정현파 연산부의 회로 아키텍처는 본 발명을 실현하는 구성의 일례를 도시하는 것으로서, 다른 구성에 의해서도 본 발명을 실현하는 것이 가능하다. 또, 상술에서는 일례로서 도 4에 도시하는 프로세스로 정현파를 산출하는 경우에 대해서 설명하였지만, 다른 프로세스에 의해서 정현파를 산출하는 경우에도 본 발명을 적용하는 것이 가능하다.

또, 정현파를 정현파 연산부(32)에서 산출하는 예에 대해서 설명하였지만, 테일러 전개된 정현함수 이외의 삼각함수의 각 항을 산술 연산하여 정현파 이외의 삼각함수파를 산출하는 경우에도 본 발명을 적용하는 것이 가능하다. 또, 테일러 전개 이외의 급수 전개를 이용하는 것도 가능하다.

Claims

급수 전개된 삼각함수의 각 항을 직접 산술 연산하는 연산기를 구비하고, 이 연산기에 의해서 삼각함수파를 생성하는 것을 특징으로 하는 삼각함수파 생성 회로.
제1항에 있어서, 상기 급수 전개된 삼각함수의 각 항의 계수를 유지하는 메모리를 더 구비하는 것을 특징으로 하는 삼각함수파 생성 회로.
제1항에 있어서, 상기 연산기는, 삼각함수의 위상이 -1/2π로부터 1/2π의 범위에 포함되도록 시프트한 후에, 연산 처리를 행하는 것을 특징으로 하는 삼각함수파 생성 회로.
제2항에 있어서, 상기 연산기는, 삼각함수의 위상이 -1/2π로부터 1/2π의 범위에 포함되도록 시프트한 후에, 연산 처리를 행하는 것을 특징으로 하는 삼각함수파 생성 회로.
급수 전개를 이용하여 제1 주파수의 정현파를 산출하는 제1 주파수 정현파 생성부와,

급수 전개를 이용하여 제2 주파수의 정현파를 산출하는 제2 주파수 정현파 생성부와,

제1 주파수 정현파 생성부에서 산출한 정현파와 제2 주파수 정현파 생성부에서 산출한 정현파를 합성하는 정현파 합성부를 구비하는 것을 특징으로 하는 DTMF(Dual Tone Multi Frequency) 신호 생성 회로.
제5항에 있어서, 상기 제1, 제2 주파수 정현파 생성부는, 1개의 제1항 내지 제4항 중 어느 한 항에 기재된 삼각함수파 생성 회로를 공유하여 구성되는 것을 특징으로 하는 DTMF 신호 생성 회로.
제6항에 있어서, 상기 제1, 제2 주파수를, 상기 1개의 삼각함수파 생성 회로에 지시하는 주파수 지시부를 더 구비하는 것을 특징으로 하는 DTMF 신호 생성 회로.
제5항에 기재된 DTMF 신호 생성 회로와,

디지털의 음향 신호를 생성하는 음향 신호 생성부와,

DTMF 신호 생성부에서 생성된 디지털의 DTMF 신호와,

음향 신호 생성부에서 생성된 디지털의 음향 신호를 혼합하는 믹싱부를 구비하는 것을 특징으로 하는 음 신호 생성 회로.
제8항에 있어서, 상기 믹싱부에 의해 혼합된 음 신호를 보완하는 보간기와,

상기 보간기의 출력 신호를 디지털 아날로그 변환하는 ΔΣD/A 컨버터와,

상기 ΔΣD/A 컨버터의 후단에 설치된 필터를 더 구비하는 것을 특징으로 하는 음 신호 생성 회로.
제8항에 기재된 음성 신호 생성 회로를 구비하는 것을 특징으로 하는 통신 장치.
제9항에 기재된 음성 신호 생성 회로를 구비하는 것을 특징으로 하는 통신 장치.