JP2001024748A - Ｄｔｍｆ信号発生回路 - Google Patents
Ｄｔｍｆ信号発生回路Info
- Publication number
- JP2001024748A JP2001024748A JP11194079A JP19407999A JP2001024748A JP 2001024748 A JP2001024748 A JP 2001024748A JP 11194079 A JP11194079 A JP 11194079A JP 19407999 A JP19407999 A JP 19407999A JP 2001024748 A JP2001024748 A JP 2001024748A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- sine wave
- output
- ratio
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 title claims description 15
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 15
- 238000003786 synthesis reaction Methods 0.000 claims abstract description 15
- 230000002194 synthesizing effect Effects 0.000 claims description 6
- 238000013461 design Methods 0.000 abstract description 3
- 238000012937 correction Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 9
- 230000010355 oscillation Effects 0.000 description 6
- 238000001228 spectrum Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M1/00—Substation equipment, e.g. for use by subscribers
- H04M1/26—Devices for calling a subscriber
- H04M1/30—Devices which can set up and transmit only one digit at a time
- H04M1/50—Devices which can set up and transmit only one digit at a time by generating or selecting currents of predetermined frequencies or combinations of frequencies
- H04M1/505—Devices which can set up and transmit only one digit at a time by generating or selecting currents of predetermined frequencies or combinations of frequencies signals generated in digital form
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/08—Duration or width modulation ; Duty cycle modulation
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Devices For Supply Of Signal Current (AREA)
- Dc Digital Transmission (AREA)
- Telephone Function (AREA)
Abstract
(57)【要約】
【課題】 ＤＴＭＦ信号の低群周波数成分と高群周波数
成分との調整を容易に行えるようにして、電話回線イン
ターフェースの周波数特性の設計を容易にする。また、
Ｄ／Ａ変換器を不要としてコストを低くする。 【解決手段】 それぞれ所定の周波数の正弦波を発生す
る第１及び第２正弦波発生回路２０１，２０２と、前記
第1及び第２正弦波発生器の出力を所定の比率で合成し
て出力する合成回路２１０と、前記合成回路の出力に応
じた幅のパルスを発生するＰＷＭ変調回路２１４と、前
記ＰＷＭ変調回路の出力に含まれる不要周波数成分を除
去するフィルタ２１１とを備える。前記合成回路の合成
比率が可変であることを特徴とする。
成分との調整を容易に行えるようにして、電話回線イン
ターフェースの周波数特性の設計を容易にする。また、
Ｄ／Ａ変換器を不要としてコストを低くする。 【解決手段】 それぞれ所定の周波数の正弦波を発生す
る第１及び第２正弦波発生回路２０１，２０２と、前記
第1及び第２正弦波発生器の出力を所定の比率で合成し
て出力する合成回路２１０と、前記合成回路の出力に応
じた幅のパルスを発生するＰＷＭ変調回路２１４と、前
記ＰＷＭ変調回路の出力に含まれる不要周波数成分を除
去するフィルタ２１１とを備える。前記合成回路の合成
比率が可変であることを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、主に情報通信機器
に用いられるＤＴＭＦ用トーン信号の発生回路に関す
る。
に用いられるＤＴＭＦ用トーン信号の発生回路に関す
る。
【０００２】
【従来の技術】従来のＤＴＭＦ信号発生回路の例を図１
１に示す。２つの正弦波発生回路１０１，１０２で正弦
波を発生し、これらを加算器１１０で一定の比率で合成
し、加算されたデジタル信号をＤ／Ａ変換器１１１でア
ナログ信号に変換することによってＤＴＭＦ信号を得る
ことができる。
１に示す。２つの正弦波発生回路１０１，１０２で正弦
波を発生し、これらを加算器１１０で一定の比率で合成
し、加算されたデジタル信号をＤ／Ａ変換器１１１でア
ナログ信号に変換することによってＤＴＭＦ信号を得る
ことができる。
【０００３】正弦波発生回路１０１，１０２は、それぞ
れ、クロック分周器１０４、１０７、カウンタ１０５、
１０８及び１周期分の波形データを記録したＲＯＭ１０
６、１０９で構成される。分周器１０４、１０７は、外
部から与えられる分周比１、分周比２に基づき、発振回
路（ＯＳＣ）１０３の出力信号（クロック）を分周す
る。分周器１０４、１０７の出力に基づき、カウンタ１
０５、１０８はカウントを行い、そのデータをアドレス
としてＲＯＭ１０６、１０９に出力する。ＲＯＭ１０
６，１０９は、受けたアドレスに対応する波形データを
出力する。
れ、クロック分周器１０４、１０７、カウンタ１０５、
１０８及び１周期分の波形データを記録したＲＯＭ１０
６、１０９で構成される。分周器１０４、１０７は、外
部から与えられる分周比１、分周比２に基づき、発振回
路（ＯＳＣ）１０３の出力信号（クロック）を分周す
る。分周器１０４、１０７の出力に基づき、カウンタ１
０５、１０８はカウントを行い、そのデータをアドレス
としてＲＯＭ１０６、１０９に出力する。ＲＯＭ１０
６，１０９は、受けたアドレスに対応する波形データを
出力する。
【０００４】発振回路１０３で発生させたクロック周波
数をｆｘ、分周器１０４，１０７の分周比をＮ、カウン
タ１０５、１０８の周期をＭとするとき、得られる正弦
波の周波数ｆｓは、ｆｓ＝ｆｘ／Ｍ／Ｎで与えられる。
周波数ｆｓの正弦波を発生させるときは、分周比Ｎとし
て、Ｎ＝ｆｘ／Ｍ／ｆｓを設定する。
数をｆｘ、分周器１０４，１０７の分周比をＮ、カウン
タ１０５、１０８の周期をＭとするとき、得られる正弦
波の周波数ｆｓは、ｆｓ＝ｆｘ／Ｍ／Ｎで与えられる。
周波数ｆｓの正弦波を発生させるときは、分周比Ｎとし
て、Ｎ＝ｆｘ／Ｍ／ｆｓを設定する。
【０００５】
【発明が解決しようとする課題】図１２に示されるよう
に、ＤＴＭＦ信号は低群周波数成分と高群周波数成分と
からなる。電話回線において、低群周波数成分と高群周
波数成分の比率が規定内に収まらなければならないとい
う制約がある。図１１のＤＴＭＦ発生装置によれば、電
話回線に出力されるＤＴＭＦ信号の２つの正弦波の信号
レベルの比率を自由に変えることができなかった。その
ため、電話回線インターフェースの周波数特性の許容範
囲が狭く、コストが高くなるという問題点があった。
に、ＤＴＭＦ信号は低群周波数成分と高群周波数成分と
からなる。電話回線において、低群周波数成分と高群周
波数成分の比率が規定内に収まらなければならないとい
う制約がある。図１１のＤＴＭＦ発生装置によれば、電
話回線に出力されるＤＴＭＦ信号の２つの正弦波の信号
レベルの比率を自由に変えることができなかった。その
ため、電話回線インターフェースの周波数特性の許容範
囲が狭く、コストが高くなるという問題点があった。
【０００６】さらに、従来方式では、Ｄ／Ａ変換器が必
要であるため、ＤＴＭＦ信号発生回路用のＬＳＩのコス
トが高くなるという問題点があった。
要であるため、ＤＴＭＦ信号発生回路用のＬＳＩのコス
トが高くなるという問題点があった。
【０００７】本発明は、電話回線インターフェースに要
求される周波数特性の許容範囲を広げるとともに、ＤＴ
ＭＦ信号発生回路の低コスト化を目的とする。
求される周波数特性の許容範囲を広げるとともに、ＤＴ
ＭＦ信号発生回路の低コスト化を目的とする。
【０００８】
【課題を解決するための手段】係る課題を解決するため
に、本願発明は、それぞれ所定の周波数の正弦波を発生
する第１及び第２正弦波発生回路と、前記第1及び第２
正弦波発生器の出力を所定の比率で合成して出力する合
成回路とを備え、前記合成回路の合成比率が可変である
ことを特徴とする。
に、本願発明は、それぞれ所定の周波数の正弦波を発生
する第１及び第２正弦波発生回路と、前記第1及び第２
正弦波発生器の出力を所定の比率で合成して出力する合
成回路とを備え、前記合成回路の合成比率が可変である
ことを特徴とする。
【０００９】好ましくは、前記合成回路の出力に応じた
幅のパルスを発生するＰＷＭ変調回路と、前記ＰＷＭ変
調回路の出力に含まれる不要周波数成分を除去するフィ
ルタとを備える。
幅のパルスを発生するＰＷＭ変調回路と、前記ＰＷＭ変
調回路の出力に含まれる不要周波数成分を除去するフィ
ルタとを備える。
【００１０】
【発明の実施の形態】発明の実施の形態１．本発明の実
施の形態１のＤＴＭＦ信号発生回路を図１に示す。図１
において、ＡＳＩＣ（Application Specific Integrate
d Circuit）／ＦＰＧＡ（Field Programmable Gate Arr
ay）によりＤＴＭＦ信号発生回路を実現している。ＡＳ
ＩＣ／ＦＰＧＡには、正弦波発生回路２０１、２０２、
発振回路２０３、合成回路２１０、ＰＷＭ変調回路２１
４が形成されている。
施の形態１のＤＴＭＦ信号発生回路を図１に示す。図１
において、ＡＳＩＣ（Application Specific Integrate
d Circuit）／ＦＰＧＡ（Field Programmable Gate Arr
ay）によりＤＴＭＦ信号発生回路を実現している。ＡＳ
ＩＣ／ＦＰＧＡには、正弦波発生回路２０１、２０２、
発振回路２０３、合成回路２１０、ＰＷＭ変調回路２１
４が形成されている。
【００１１】正弦波発生回路２０１，２０２は、それぞ
れ、クロック分周器２０４、２０７、カウンタ２０５、
２０８及び１周期分の波形データを記録したＲＯＭ２０
６、２０９で構成される。分周器２０４、２０７は、外
部から与えられる分周比１、分周比２に基づき、発振回
路（ＯＳＣ）２０３の出力信号（クロック）を分周す
る。分周器２０４、２０７の出力に基づき、カウンタ２
０５、２０８はカウントを行い、そのデータをアドレス
としてＲＯＭ２０６、２０９に出力する。ＲＯＭ２０
６，２０９は、受けたアドレスに対応する波形データを
出力する。
れ、クロック分周器２０４、２０７、カウンタ２０５、
２０８及び１周期分の波形データを記録したＲＯＭ２０
６、２０９で構成される。分周器２０４、２０７は、外
部から与えられる分周比１、分周比２に基づき、発振回
路（ＯＳＣ）２０３の出力信号（クロック）を分周す
る。分周器２０４、２０７の出力に基づき、カウンタ２
０５、２０８はカウントを行い、そのデータをアドレス
としてＲＯＭ２０６、２０９に出力する。ＲＯＭ２０
６，２０９は、受けたアドレスに対応する波形データを
出力する。
【００１２】発振回路２０３で発生させたクロック周波
数をｆｘ、分周器２０４、２０７の分周比をＮ、カウン
タ２０５、２０８の周期をＭとするとき、得られる正弦
波の周波数ｆｓは、ｆｓ＝ｆｘ／Ｍ／Ｎで与えられる。
周波数ｆｓの正弦波を発生させるときは、分周比Ｎとし
て、Ｎ＝ｆｘ／Ｍ／ｆｓを設定する。なお、２０６，２
０９はＲＯＭに限らず、ワイヤードロジック、ＲＡＭ等
でも良い。
数をｆｘ、分周器２０４、２０７の分周比をＮ、カウン
タ２０５、２０８の周期をＭとするとき、得られる正弦
波の周波数ｆｓは、ｆｓ＝ｆｘ／Ｍ／Ｎで与えられる。
周波数ｆｓの正弦波を発生させるときは、分周比Ｎとし
て、Ｎ＝ｆｘ／Ｍ／ｆｓを設定する。なお、２０６，２
０９はＲＯＭに限らず、ワイヤードロジック、ＲＡＭ等
でも良い。
【００１３】合成回路２１０は、外部から与えられる合
成比率２１８に基づき、正弦波発生回路２０１の出力と
２０２の出力とを所定の比率で合成し、PWM変調回路２
１４へ出力する。
成比率２１８に基づき、正弦波発生回路２０１の出力と
２０２の出力とを所定の比率で合成し、PWM変調回路２
１４へ出力する。
【００１４】PWM変調回路２１４は、発振回路２０３の
出力によりカウンタ動作を行うカウンタ２１２と、合成
回路２１０の出力とカウンタ２１２の出力を比較するコ
ンパレータ２１３とを備える。ＰＷＭ変調回路２１４
は、ＰＣＭのＤＴＭＦ信号２１５とカウンタ２１２の値
を、コンパレータ２１３で比較し、ＤＴＭＦ信号２１５
の値がカウンタ２１２の値よりも大きいときは、「１」
を出力し、そうでないときは「０」を出力する。これに
より、ＰＷＭ変調回路の出力２１６として、ＰＣＭのＤ
ＴＭＦ信号２１５の値に比例した幅のパルス列３０２が
得られる（図２）。ＰＷＭ変調されたＤＴＭＦ信号２１
６（図２の３０２）は、「０」と「１」のみを取り得る
デジタル信号であるので、Ｄ／Ａ変換器が不要になる。
出力によりカウンタ動作を行うカウンタ２１２と、合成
回路２１０の出力とカウンタ２１２の出力を比較するコ
ンパレータ２１３とを備える。ＰＷＭ変調回路２１４
は、ＰＣＭのＤＴＭＦ信号２１５とカウンタ２１２の値
を、コンパレータ２１３で比較し、ＤＴＭＦ信号２１５
の値がカウンタ２１２の値よりも大きいときは、「１」
を出力し、そうでないときは「０」を出力する。これに
より、ＰＷＭ変調回路の出力２１６として、ＰＣＭのＤ
ＴＭＦ信号２１５の値に比例した幅のパルス列３０２が
得られる（図２）。ＰＷＭ変調されたＤＴＭＦ信号２１
６（図２の３０２）は、「０」と「１」のみを取り得る
デジタル信号であるので、Ｄ／Ａ変換器が不要になる。
【００１５】２つの正弦波発生回路２０１，２０２で２
種類の正弦波を発生し、これらを合成比率２１８に応じ
た割合で合成する回路２１０で合成することによって、
ＰＣＭのＤＴＭＦ信号２１５を生成するとともに、ＰＷ
Ｍ変調回路２１４でＰＷＭ変調を行うことによってＰＷ
Ｍ変調されたＤＴＭＦ信号２１６を発生する。
種類の正弦波を発生し、これらを合成比率２１８に応じ
た割合で合成する回路２１０で合成することによって、
ＰＣＭのＤＴＭＦ信号２１５を生成するとともに、ＰＷ
Ｍ変調回路２１４でＰＷＭ変調を行うことによってＰＷ
Ｍ変調されたＤＴＭＦ信号２１６を発生する。
【００１６】さらに、この出力を、ＡＳＩＣ／ＦＰＧＡ
外部のローパスフィルタ２１１を通過させることによっ
て、ＰＷＭ搬送波が除去されたＤＴＭＦ信号２１７を得
ることができる。すなわち、ＰＷＭ変調されたＤＴＭＦ
信号２１６（図２の３０２）を、ＡＳＩＣ／ＦＰＧＡ外
部のアナログローパスフィルタ２１１を通過させること
によって、ＰＷＭ搬送波が除去されたアナログのＤＴＭ
Ｆ出力２１７（図２の３０３）を得る。
外部のローパスフィルタ２１１を通過させることによっ
て、ＰＷＭ搬送波が除去されたＤＴＭＦ信号２１７を得
ることができる。すなわち、ＰＷＭ変調されたＤＴＭＦ
信号２１６（図２の３０２）を、ＡＳＩＣ／ＦＰＧＡ外
部のアナログローパスフィルタ２１１を通過させること
によって、ＰＷＭ搬送波が除去されたアナログのＤＴＭ
Ｆ出力２１７（図２の３０３）を得る。
【００１７】次に、本発明の実施の形態を実現した装置
の詳細について説明する。
の詳細について説明する。
【００１８】図１の回路において、ｆｘ＝3.579545ＭＨ
ｚ、分周器２０４、２０７のビット数１０、カウンタ２
０５、２０８のビット数４（周期Ｍ＝１６）、カウンタ
２１２のビット数８（周期２５６）として、ＦＰＧＡを
用いて実現した。また、正弦波合成回路２１０として図
３に示す回路を用いた。図３の回路において、シフトす
る量を変更することによって、合成比率を変更すること
ができる。正弦波合成回路２１０は、図３に示す回路に
限らず、図４に示すような乗算器を用いた回路でも良
い。また、ＦＰＧＡ外部のアナログローパスフィルタ２
１１として、図５に示すＣＲ一次フィルタを用いた。
ｚ、分周器２０４、２０７のビット数１０、カウンタ２
０５、２０８のビット数４（周期Ｍ＝１６）、カウンタ
２１２のビット数８（周期２５６）として、ＦＰＧＡを
用いて実現した。また、正弦波合成回路２１０として図
３に示す回路を用いた。図３の回路において、シフトす
る量を変更することによって、合成比率を変更すること
ができる。正弦波合成回路２１０は、図３に示す回路に
限らず、図４に示すような乗算器を用いた回路でも良
い。また、ＦＰＧＡ外部のアナログローパスフィルタ２
１１として、図５に示すＣＲ一次フィルタを用いた。
【００１９】分周比１＝３２１、分周比２＝１８５とし
て、低群周波数６９７Ｈｚ、高群周波数１２０９Ｈｚを
発生させたときの、ＦＰＧＡの出力２１６（図２の３０
２）（ＰＷＭ変調されたＤＴＭＦ信号）のスペクトラム
を図６に示す。ＰＷＭ搬送波周波数13.9ＫＨｚ（ｆｘ／
２５６）の成分が含まれているので、これをＦＰＧＡ外
部のアナログローパスフィルタ２１１でカットすること
によって、ＰＷＭ搬送波が除去されたＤＴＭＦ信号２１
７が得られる。
て、低群周波数６９７Ｈｚ、高群周波数１２０９Ｈｚを
発生させたときの、ＦＰＧＡの出力２１６（図２の３０
２）（ＰＷＭ変調されたＤＴＭＦ信号）のスペクトラム
を図６に示す。ＰＷＭ搬送波周波数13.9ＫＨｚ（ｆｘ／
２５６）の成分が含まれているので、これをＦＰＧＡ外
部のアナログローパスフィルタ２１１でカットすること
によって、ＰＷＭ搬送波が除去されたＤＴＭＦ信号２１
７が得られる。
【００２０】以上のように、この発明の実施の形態１に
よれば、２つの正弦波の合成比率を自由に設定できる合
成回路を備えることにより、図７のように、電話回線イ
ンターフェースの周波数特性の許容範囲を広くすること
ができるとともに、低コスト化及び設計の容易化が実現
できる。
よれば、２つの正弦波の合成比率を自由に設定できる合
成回路を備えることにより、図７のように、電話回線イ
ンターフェースの周波数特性の許容範囲を広くすること
ができるとともに、低コスト化及び設計の容易化が実現
できる。
【００２１】さらに、この発明の実施の形態１によれ
ば、PWM変調回路を備えるので、Ｄ／Ａ変換器が不要で
あり、コストを低くできる。 発明の実施の形態２．発明の実施の形態１の正弦波発生
回路の部分を図８に改めて示す。この回路の出力は、図
９の符号２０２のように、本来の正弦波２０１を階段状
に近似したものである。そのため、ＤＴＭＦ信号として
本来必要な信号（トーン）のほかにも、異なる周波数で
望ましくない信号が発生する。この様子を図１０に示
す。周波数ｆ0において目的の周波数成分３０１が存在
するものの、これ以外の周波数、例えば、（Ｍ−１）ｆ
0、（Ｍ＋１）ｆ0などにおいて目的以外の周波数成分３
０２が存在してしまう。３０１及び３０２のレベルは、
関数sin(π*f/M/f0)/(π*f/M/f0)に従う。
ば、PWM変調回路を備えるので、Ｄ／Ａ変換器が不要で
あり、コストを低くできる。 発明の実施の形態２．発明の実施の形態１の正弦波発生
回路の部分を図８に改めて示す。この回路の出力は、図
９の符号２０２のように、本来の正弦波２０１を階段状
に近似したものである。そのため、ＤＴＭＦ信号として
本来必要な信号（トーン）のほかにも、異なる周波数で
望ましくない信号が発生する。この様子を図１０に示
す。周波数ｆ0において目的の周波数成分３０１が存在
するものの、これ以外の周波数、例えば、（Ｍ−１）ｆ
0、（Ｍ＋１）ｆ0などにおいて目的以外の周波数成分３
０２が存在してしまう。３０１及び３０２のレベルは、
関数sin(π*f/M/f0)/(π*f/M/f0)に従う。
【００２２】図８のトーン信号発生回路をＤＴＭＦ信号
を発生させるために用いる場合、ｆｓの周波数の精度を
±０．５％以内に収めるためには、Ｎを１００以上にす
る必要がある。一方、目的以外のスペクトラム３０２
は、Ｍを大きくすることによって削減される。ｆｘ＝ｆ
ｓＭＮで与えられるので、Ｍを大きくすると、システム
クロックが大きくなる。したがって、Ｓ／Ｎが条件を満
たす範囲で、Ｍをできる限り小さくする必要がある。Ｍ
に対するＳ／Ｎ比を計算すると、下記のようになる。 Mに対するＳ／Ｎ比 Ｍ＝８ のとき Ｓ／Ｎ［ｄＢ］＝１５ Ｍ＝１６ のとき Ｓ／Ｎ［ｄＢ］＝２１ Ｍ＝３２ のとき Ｓ／Ｎ［ｄＢ］＝２７ Ｍ＝６４ のとき Ｓ／Ｎ［ｄＢ］＝３３ したがって、最適の結果を得ようとすれば、上記ＭとＳ
／Ｎ比との関係を参照して、所望のＳ／Ｎに対する最適
なＭを選択すればよい。例えば、Ｍ＝１６で目標として
いるＳ／Ｎ比を満たし、最適となる。
を発生させるために用いる場合、ｆｓの周波数の精度を
±０．５％以内に収めるためには、Ｎを１００以上にす
る必要がある。一方、目的以外のスペクトラム３０２
は、Ｍを大きくすることによって削減される。ｆｘ＝ｆ
ｓＭＮで与えられるので、Ｍを大きくすると、システム
クロックが大きくなる。したがって、Ｓ／Ｎが条件を満
たす範囲で、Ｍをできる限り小さくする必要がある。Ｍ
に対するＳ／Ｎ比を計算すると、下記のようになる。 Mに対するＳ／Ｎ比 Ｍ＝８ のとき Ｓ／Ｎ［ｄＢ］＝１５ Ｍ＝１６ のとき Ｓ／Ｎ［ｄＢ］＝２１ Ｍ＝３２ のとき Ｓ／Ｎ［ｄＢ］＝２７ Ｍ＝６４ のとき Ｓ／Ｎ［ｄＢ］＝３３ したがって、最適の結果を得ようとすれば、上記ＭとＳ
／Ｎ比との関係を参照して、所望のＳ／Ｎに対する最適
なＭを選択すればよい。例えば、Ｍ＝１６で目標として
いるＳ／Ｎ比を満たし、最適となる。
【００２３】
【発明の効果】本発明のＤＴＭＦ信号発生回路を用いる
ことにより、２つの正弦波の信号レベルの比率を変更す
ることが可能となるため、電話回線インターフェースの
周波数特性の許容範囲が広くなり、低コスト化、設計の
容易化になる。
ことにより、２つの正弦波の信号レベルの比率を変更す
ることが可能となるため、電話回線インターフェースの
周波数特性の許容範囲が広くなり、低コスト化、設計の
容易化になる。
【００２４】また、ＰＷＭ変調を備えるため、Ｄ／Ａ変
換器が不要になり、低コスト化が可能になる。
換器が不要になり、低コスト化が可能になる。
【図１】 この発明の実施の形態１に係るＤＴＭＦ用ト
ーン信号の発生回路のブロック図である。
ーン信号の発生回路のブロック図である。
【図２】 この発明の実施の形態１の装置の動作の説明
図である。
図である。
【図３】 この発明の実施の形態１に係るＤＴＭＦ用ト
ーン信号の発生回路の正弦波合成回路の例である。
ーン信号の発生回路の正弦波合成回路の例である。
【図４】 この発明の実施の形態１に係るＤＴＭＦ用ト
ーン信号の発生回路の正弦波合成回路の他の例である。
ーン信号の発生回路の正弦波合成回路の他の例である。
【図５】 この発明の実施の形態１に係るＤＴＭＦ用ト
ーン信号の発生回路のローパスフィルタ回路の例であ
る。
ーン信号の発生回路のローパスフィルタ回路の例であ
る。
【図６】 この発明の実施の形態１に係るＤＴＭＦ用ト
ーン信号の発生回路のＦＰＧＡ出力のスペクトラムの例
である。
ーン信号の発生回路のＦＰＧＡ出力のスペクトラムの例
である。
【図７】 この発明の実施の形態１の装置の動作の説明
図である。
図である。
【図８】 この発明の実施の形態２の説明図である。
【図９】 この発明の実施の形態２の説明図（波形図）
である。
である。
【図１０】 この発明の実施の形態２の説明図（出力ス
ペクトラム図）である。
ペクトラム図）である。
【図１１】 従来のＤＴＭＦ用トーン信号の発生回路で
ある。
ある。
【図１２】 従来のＤＴＭＦ用トーン信号の発生回路の
動作説明図である。
動作説明図である。
１０１、１０２、２０１、２０２ 正弦波発生回路 １０４、１０７、２０４、２０７ 分周器 １０５、１０８、２０５、２０８ カウンタ １０６、１０９、２０６、２０９ ＲＯＭ ２１０ 合成回路 ２１１ ローパスフィルタ ２１２ カウンタ ２１３ コンパレータ ２１４ ＰＷＭ変調回路
【手続補正書】
【提出日】平成１１年１０月２８日（１９９９．１０．
２８）
２８）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正内容】
【００２１】さらに、この発明の実施の形態１によれ
ば、PWM変調回路を備えるので、Ｄ／Ａ変換器が不要で
あり、コストを低くできる。 発明の実施の形態２．発明の実施の形態１の正弦波発生
回路の部分を図８に改めて示す。この回路の出力は、図
９の符号４０２のように、本来の正弦波４０１を階段状
に近似したものである。そのため、ＤＴＭＦ信号として
本来必要な信号（トーン）のほかにも、異なる周波数で
望ましくない信号が発生する。この様子を図１０に示
す。周波数ｆ0において目的の周波数成分５０１が存在
するものの、これ以外の周波数、例えば、（Ｍ−１）ｆ
0、（Ｍ＋１）ｆ0などにおいて目的以外の周波数成分５
０２が存在してしまう。５０１及び５０２のレベルは、
関数sin(π*f/M/f0)/(π*f/M/f0)に従う。
ば、PWM変調回路を備えるので、Ｄ／Ａ変換器が不要で
あり、コストを低くできる。 発明の実施の形態２．発明の実施の形態１の正弦波発生
回路の部分を図８に改めて示す。この回路の出力は、図
９の符号４０２のように、本来の正弦波４０１を階段状
に近似したものである。そのため、ＤＴＭＦ信号として
本来必要な信号（トーン）のほかにも、異なる周波数で
望ましくない信号が発生する。この様子を図１０に示
す。周波数ｆ0において目的の周波数成分５０１が存在
するものの、これ以外の周波数、例えば、（Ｍ−１）ｆ
0、（Ｍ＋１）ｆ0などにおいて目的以外の周波数成分５
０２が存在してしまう。５０１及び５０２のレベルは、
関数sin(π*f/M/f0)/(π*f/M/f0)に従う。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正内容】
【００２２】図８のトーン信号発生回路をＤＴＭＦ信号
を発生させるために用いる場合、ｆｓの周波数の精度を
±０．５％以内に収めるためには、Ｎを１００以上にす
る必要がある。一方、目的以外のスペクトラム５０２
は、Ｍを大きくすることによって削減される。ｆｘ＝ｆ
ｓＭＮで与えられるので、Ｍを大きくすると、システム
クロックが大きくなる。したがって、Ｓ／Ｎが条件を満
たす範囲で、Ｍをできる限り小さくする必要がある。Ｍ
に対するＳ／Ｎ比を計算すると、下記のようになる。 Mに対するＳ／Ｎ比 Ｍ＝８ のとき Ｓ／Ｎ［ｄＢ］＝１５ Ｍ＝１６ のとき Ｓ／Ｎ［ｄＢ］＝２１ Ｍ＝３２ のとき Ｓ／Ｎ［ｄＢ］＝２７ Ｍ＝６４ のとき Ｓ／Ｎ［ｄＢ］＝３３ したがって、最適の結果を得ようとすれば、上記ＭとＳ
／Ｎ比との関係を参照して、所望のＳ／Ｎに対する最適
なＭを選択すればよい。例えば、Ｍ＝１６で目標として
いるＳ／Ｎ比を満たし、最適となる。
を発生させるために用いる場合、ｆｓの周波数の精度を
±０．５％以内に収めるためには、Ｎを１００以上にす
る必要がある。一方、目的以外のスペクトラム５０２
は、Ｍを大きくすることによって削減される。ｆｘ＝ｆ
ｓＭＮで与えられるので、Ｍを大きくすると、システム
クロックが大きくなる。したがって、Ｓ／Ｎが条件を満
たす範囲で、Ｍをできる限り小さくする必要がある。Ｍ
に対するＳ／Ｎ比を計算すると、下記のようになる。 Mに対するＳ／Ｎ比 Ｍ＝８ のとき Ｓ／Ｎ［ｄＢ］＝１５ Ｍ＝１６ のとき Ｓ／Ｎ［ｄＢ］＝２１ Ｍ＝３２ のとき Ｓ／Ｎ［ｄＢ］＝２７ Ｍ＝６４ のとき Ｓ／Ｎ［ｄＢ］＝３３ したがって、最適の結果を得ようとすれば、上記ＭとＳ
／Ｎ比との関係を参照して、所望のＳ／Ｎに対する最適
なＭを選択すればよい。例えば、Ｍ＝１６で目標として
いるＳ／Ｎ比を満たし、最適となる。
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図９
【補正方法】変更
【補正内容】
【図９】
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図１０
【補正方法】変更
【補正内容】
【図１０】
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） // Ｈ０４Ｌ 25/49 Ｈ０４Ｌ 25/49 Ｈ
Claims (2)
- 【請求項１】 それぞれ所定の周波数の正弦波を発生す
る第１及び第２正弦波発生回路と、前記第1及び第２正
弦波発生回路の出力を所定の比率で合成して出力する合
成回路とを備え、前記合成回路の合成比率が可変である
ことを特徴とするＤＴＭＦ信号発生回路。 - 【請求項２】 前記合成回路の出力に応じた幅のパルス
を発生するＰＷＭ変調回路と、前記ＰＷＭ変調回路の出
力に含まれる不要周波数成分を除去するフィルタとを備
えることを特徴とする請求項１記載のＤＴＭＦ信号発生
回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11194079A JP2001024748A (ja) | 1999-07-08 | 1999-07-08 | Ｄｔｍｆ信号発生回路 |
| US09/492,434 US6671315B1 (en) | 1999-07-08 | 2000-01-27 | DTMF signal generator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11194079A JP2001024748A (ja) | 1999-07-08 | 1999-07-08 | Ｄｔｍｆ信号発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001024748A true JP2001024748A (ja) | 2001-01-26 |
Family
ID=16318619
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11194079A Pending JP2001024748A (ja) | 1999-07-08 | 1999-07-08 | Ｄｔｍｆ信号発生回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6671315B1 (ja) |
| JP (1) | JP2001024748A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005057770A (ja) * | 2003-08-06 | 2005-03-03 | Agilent Technol Inc | ボリューム制御のための方法及び装置 |
| JP2011176763A (ja) * | 2010-02-25 | 2011-09-08 | Aiphone Co Ltd | インターホン装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4554431B2 (ja) * | 2004-05-18 | 2010-09-29 | ローム株式会社 | Ｄｔｍｆ信号生成回路、音信号生成回路、ならびに通信装置 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU7223981A (en) | 1980-06-30 | 1982-02-02 | Mostek Corp. | Tone generator circuit |
| US4571723A (en) * | 1983-10-24 | 1986-02-18 | Board Of Trustees Of The Leland Stanford Junior University | Pulse code modulated digital telephony tone generator |
| DE3483095D1 (de) | 1983-12-26 | 1990-10-04 | Toshiba Kawasaki Kk | Vorrichtung zum erzeugen von dtmf-signalen. |
| JPH02249345A (ja) | 1988-08-29 | 1990-10-05 | Ind Technol Res Inst | デュアルトーンマルチ周波数発生器 |
| US5398031A (en) | 1989-07-28 | 1995-03-14 | Rohm Co., Ltd. | DTMF signal generating circuit |
| US5644098A (en) * | 1995-06-30 | 1997-07-01 | Crystal Semiconductor Corporation | Tone signal generator for producing multioperator tone signals |
| US5698805A (en) * | 1995-06-30 | 1997-12-16 | Crystal Semiconductor Corporation | Tone signal generator for producing multioperator tone signals |
| KR100387042B1 (ko) * | 1995-12-30 | 2003-08-14 | 삼성전자주식회사 | 톤신호발생장치 |
| US5802187A (en) * | 1996-01-26 | 1998-09-01 | United Microelectronics Corp. | Two-channel programmable sound generator with volume control |
| GB2317063B (en) * | 1996-09-03 | 1999-03-03 | Holtek Microelectronics Inc | An adjustable-period dual-tone multifrequency generator |
| GB2317251B (en) * | 1996-09-13 | 1998-12-16 | Holtek Microelectronics Inc | A cycle-modulating type of dual-tone multi-frequency generator |
| US5838210A (en) * | 1997-12-01 | 1998-11-17 | Motorola, Inc. | Method and apparatus for generating a modulated signal |
| US6400821B1 (en) * | 1998-05-29 | 2002-06-04 | Motorola, Inc. | Digital tone generator |
-
1999
- 1999-07-08 JP JP11194079A patent/JP2001024748A/ja active Pending
-
2000
- 2000-01-27 US US09/492,434 patent/US6671315B1/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005057770A (ja) * | 2003-08-06 | 2005-03-03 | Agilent Technol Inc | ボリューム制御のための方法及び装置 |
| JP2011176763A (ja) * | 2010-02-25 | 2011-09-08 | Aiphone Co Ltd | インターホン装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6671315B1 (en) | 2003-12-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3419484B2 (ja) | 変調器、送信器 | |
| JP3410355B2 (ja) | 変調器及び変調方法 | |
| US6441694B1 (en) | Method and apparatus for generating digitally modulated signals | |
| EP1469373A1 (en) | Direct digital frequency synthesizer for cellular wireless communication systems based on fast frequency-hopped spread spectrum technology | |
| US5986483A (en) | Direct digital frequency systhesizer | |
| US7242225B2 (en) | Direct digital frequency synthesizer | |
| US3995222A (en) | Sinusoidal waveform generator | |
| KR100855515B1 (ko) | 펄스형을 가진 직교 변조기 | |
| JP2001024748A (ja) | Ｄｔｍｆ信号発生回路 | |
| US11601319B2 (en) | Digital modulator, communication device, and digital modulator control method | |
| JPH1075267A (ja) | 疑似ｇｍｓｋ変調装置 | |
| US20020130689A1 (en) | Frequency synthesizer | |
| US6711694B1 (en) | Apparatus and method for generating a modulated clock signal including harmonics that exhibit a known sideband configuration | |
| JPH11289224A (ja) | 周波数シンセサイザ | |
| JPH09149086A (ja) | デジタルｆｍ系変調回路 | |
| JP3206773B2 (ja) | ディジタル信号処理型直交変調器 | |
| JP3842396B2 (ja) | デジタル変調装置 | |
| JP3387999B2 (ja) | デジタル直交変調器 | |
| JPH09214251A (ja) | Ｆｍ復調回路 | |
| Gentile et al. | Direct Digital Synthesis Primer | |
| JP3091385B2 (ja) | 位相変調回路 | |
| KR930005645B1 (ko) | Cpsk 변조기 | |
| JP2000124740A (ja) | 周波数シンセサイザ | |
| KR0154087B1 (ko) | Cpm 신호 생성 장치 | |
| JPH04129427A (ja) | Ｄａ変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040303 |