KR20060046431A - 반도체 장치, 회로 기판, 전기 광학 장치 및 전자기기 - Google Patents

반도체 장치, 회로 기판, 전기 광학 장치 및 전자기기 Download PDF

Info

Publication number
KR20060046431A
KR20060046431A KR1020050050250A KR20050050250A KR20060046431A KR 20060046431 A KR20060046431 A KR 20060046431A KR 1020050050250 A KR1020050050250 A KR 1020050050250A KR 20050050250 A KR20050050250 A KR 20050050250A KR 20060046431 A KR20060046431 A KR 20060046431A
Authority
KR
South Korea
Prior art keywords
resin
semiconductor device
conductive film
electrode
inspection
Prior art date
Application number
KR1020050050250A
Other languages
English (en)
Other versions
KR100729885B1 (ko
Inventor
슈이치 다나카
하루키 이토
야스히토 아루가
료헤이 다무라
미치요시 다카노
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20060046431A publication Critical patent/KR20060046431A/ko
Application granted granted Critical
Publication of KR100729885B1 publication Critical patent/KR100729885B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05671—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13008—Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Theoretical Computer Science (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Liquid Crystal (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 상대측 기판과의 도전 접속을 확실히 실행하는 것이 가능한 반도체 장치(121)를 제공하는 것으로, 능동면(121a)에 형성된 전극 패드(24) 및 수지 돌기(12)와, 전극 패드(24)의 표면으로부터 수지 돌기(12)의 표면에 걸쳐 배치된 도전막(20)을 구비하고, 수지 돌기(12)와 그 표면의 도전막(20)에 의해 수지 범프 전극(10)이 형성되고, 그 수지 범프 전극(10)을 통해 상대측 기판에 도전 접속되는 반도체 장치(121)로서, 수지 돌기(12)를 사이에 두고 전극 패드(24)의 반대쪽까지 도전막(20)이 연장되어 마련되고, 검사용 전극(30)이 형성되어 있다.

Description

반도체 장치, 회로 기판, 전기 광학 장치 및 전자기기{SEMICONDUCTOR DEVICE, CIRCUIT SUBSTRATE, ELECTRO-OPTIC DEVICE AND ELECTRONIC APPLIANCE}
도 1은 실시예 1에 따른 반도체 장치의 설명도,
도 2는 실시예 1에 따른 반도체 장치의 사시도,
도 3은 검사용 전극의 재배치의 설명도,
도 4는 실시예 2에 따른 반도체 장치의 설명도,
도 5는 실시예 3에 따른 반도체 장치의 설명도,
도 6은 전기 광학 장치의 일 실시예인 액정 표시 장치를 나타내는 모식도,
도 7은 액정 표시 장치에 있어서의 반도체 장치의 실장 구조의 설명도,
도 8은 전자기기의 일례를 나타내는 사시도,
도 9는 수지 범프 전극의 설명도이다.
도면의 주요 부분에 대한 부호의 설명
10 : 수지 범프 전극 12 : 수지 돌기
20 : 도전막 24 : 전극 패드
30 : 검사용 전극 121 : 반도체 장치
121a : 능동면
본 발명은 반도체 장치, 회로 기판, 전기 광학 장치 및 전자기기에 관한 것이다.
각종 전자기기에 탑재되는 회로 기판이나 액정 표시 장치 등에서는, IC칩 등의 반도체 장치가 기판 상에 실장되어 있다. 예컨대, 액정 표시 장치에 있어서는, 액정 패널을 구동하기 위한 액정 구동용 IC칩이 액정 패널을 구성하는 유리 기판(상대측 기판)에 실장되어 있다(이른바, COG 구조). 이와 같이, 딱딱한 실리콘 기판을 이용한 IC칩을, 딱딱한 유리 기판 상에 실장하는 경우에는, IC칩 및 유리 기판의 휘어짐을 흡수하는 것이 곤란하다. 그래서, IC칩에는 범프(돌기) 전극이 형성되고, 이 범프 전극을 눌러 찌부러뜨리면서 유리 기판에 실장함으로써, 양자가 도전 접속되어 있다.
최근에는, 액정 표시 장치의 고선명화에 따라 IC칩의 단자 수가 증가하는 한편, IC칩의 소형화가 강하게 요구되고 있다. 그 때문에, IC칩에 형성되는 범프 전극의 협소 피치화가 필요하게 되고 있다. 또, 종래의 범프 전극은 레지스트 개구부에 전해 Au 도금 등을 실시하는 것에 의해 형성되어 있으므로, 범프 전극을 협소 피치화하기 위해서는 레지스트 개구부의 어스펙트비를 크게 할 필요가 있다. 그 때문에, 종래의 범프 전극에서는 협소 피치화에의 대응이 곤란했다.
그래서, 도 9에 나타내는 바와 같은 수지 범프 전극(10)이 개발되어 있다. 수지 범프 전극(10)은 수지 돌기(12)의 표면에 도전막(20)을 형성하고, 그 도전막(20)을 IC칩(21)의 전극 패드(24)에 접속한 것이다(예컨대, 특허 문헌 1 참조). 이 수지 범프 전극(10)이 상대측 기판에 접촉되면, 수지 돌기(12)가 탄성 변형되므로, IC칩(21) 및 상대측 기판의 휘어짐을 흡수할 수 있다. 또한, 어스펙트비를 크게 할 필요가 없으므로, 범프 전극의 협소 피치화에 대응할 수 있다.
그런데, IC칩(21)을 구성하는 트랜지스터 등의 전자 소자(도시하지 않음)의 동작 체크나, 그 전자 소자까지의 도통 체크는 상대측 기판과의 도전 접속부인 범프 전극의 정부(頂部)에, 검사용 프로브를 접촉시킴으로써 행해진다.
(특허 문헌 1) 일본 공개 특허 공보 평성 2-272737호
그러나, 범프 전극의 정부에 검사용 프로브를 접촉시키면, 범프 전극의 정 부가 긁혀진다고 하는 문제가 있다.
종래의 범프 전극은 전해 Au 도금 등에 의해 상당의 두께로 형성되어 있다. 그 때문에, 검사용 프로브와의 접촉에 의해 범프 전극의 정부가 긁혀지더라도, 범프 전극과 상대측 기판의 도전 접속이 불가능하게 되는 일은 없었다. 그런데, 수지 범프 전극(10)에서는, 수지 돌기(12) 표면의 도전막(20)이 매우 얇게 형성되어 있다. 그 때문에, 검사용 프로브와의 접촉에 의해 수지 범프 전극(10)의 도전막(20)이 긁혀지면, 수지 범프 전극(10)과 상대측 기판과의 도전 접속이 불가능하게 될 우려가 있다.
또, 전극 패드(24)와 수지 범프 전극(10) 사이에 검사부를 설정하고, 그 검사부에서의 도전막(20)에 검사용 프로브를 접촉시켜 각종 검사를 행하는 것도 고려된다. 그러나, 이 경우에는, 전극 패드(24)로부터 수지 범프 전극(10)까지의 전체의 도통 상태를 검사할 수는 없다. 오히려, 검사용 프로브와의 접촉에 의해 검사부에서의 도전막(20)이 긁혀지면, 전극 패드(24)와 수지 범프 전극(10)간의 도통이 차단될 우려가 있다.
그런데, 반도체 장치의 능동면에는 산화규소나 질화규소 등의 취성 재료(brittle matterial)로 이루어지는 절연막(26)이 형성되고, 그 절연막(26)의 표면에 도전막(20)이 형성되어 있다. 그 때문에, 검사부에서의 도전막(20)에 검사용 프로브가 접촉되면, 그 충격에 의해 취성 재료로 이루어지는 절연막(26)이 파괴될 우려가 있다.
본 발명은 상기 과제를 해결하기 위해 이루어진 것으로서, 검사 시의 파괴를 방지할 수 있고, 또한 상대측 기판과의 도전 접속을 확실하게 수행할 수 있는 반도체 장치의 제공을 목적으로 한다.
또한, 도전 접속의 신뢰성에 우수한 회로 기판, 전기 광학 장치 및 전자기기의 제공을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명의 반도체 장치는 능동면에 형성된 전극 패드 및 수지 돌기와, 상기 전극 패드의 표면으로부터 상기 수지 돌기의 표면에 걸 쳐 배치된 도전막을 구비하고, 상기 수지 돌기의 표면에 배치된 상기 도전막을 통해 상대측 기판에 도전 접속되는 반도체 장치로서, 상기 도전막이 상기 전극 패드로부터 상기 수지 돌기를 사이에 두고 반대쪽까지 연장하여 마련되어, 검사용 전극이 형성되어 있는 것을 특징으로 한다.
이 구성에 의하면, 수지 돌기와 그 표면의 도전막에 의해 상대측 기판과의 도전 접속부로 되는 수지 범프 전극이 형성되고, 그 수지 범프 전극을 사이에 두고 전극 패드의 반대쪽에 검사용 전극이 형성되어 있으므로, 이 검사용 전극에 검사용 프로브를 접촉시킴으로써, 수지 범프 전극으로부터 전극 패드까지 사이의 도통 체크를 간단히 실행할 수 있다. 또한, 검사용 프로브와의 접촉에 의해 검사용 전극을 구성하는 도전막의 일부가 긁히더라도, 반도체 장치의 도통 성능에 영향을 부여하는 일이 없으므로, 상대측 기판과의 도전 접속을 확실히 실행할 수 있다.
또한, 본 발명의 다른 반도체 장치는 능동면에 형성된 전극 패드 및 수지 돌기와, 상기 전극 패드의 표면으로부터 상기 수지 돌기의 표면에 걸쳐 배치된 도전막을 구비하고, 상기 수지 돌기의 표면에 배치된 상기 도전막을 통해 상대측 기판에 도전 접속되는 반도체 장치로서, 상기 능동면에는, 수지층이 형성되고, 상기 도전막이 상기 전극 패드로부터 상기 수지 돌기를 사이에 두고 반대쪽까지 연장하여 마련되고, 상기 수지층의 표면에 배치되어, 검사용 전극이 형성되어 있는 것을 특징으로 한다.
이 구성에 의하면, 상기와 마찬가지로, 수지 범프 전극과 전극 패드간의 도통 체크를 간단히 실행할 수 있어, 상대측 기판과의 도전 접속을 확실히 실행할 수 있다. 이에 부가하여, 탄성을 갖는 수지층의 표면에 검사용 전극이 형성되어 있으므로, 검사용 전극과 검사용 프로브의 접촉에 의한 충격으로부터, 반도체 장치의 능동면을 보호할 수 있다.
또한, 상기 수지 돌기는 상기 수지층의 표면에 형성되어 있는 것이 바람직하다.
이 구성에 의하면, 수지층에 의해서 반도체 장치의 능동면이 평탄화되므로, 수지 돌기의 높이를 양호한 정밀도로 형성할 수 있게 된다. 이 수지 돌기를 이용하여 수지 범프 전극을 구성함으로써, 상대측 기판과의 도전 접속을 확실히 실행할 수 있다.
또한, 상기 수지 돌기와 상기 수지층은 동일 수지 재료에 의해 구성되어 있는 것이 바람직하다.
이 구성에 의하면, 수지 돌기와 수지층이 밀착되므로, 수지 범프 전극의 신뢰성을 향상시킬 수 있게 되어, 상대측 기판과의 도전 접속을 확실히 수행할 수 있다.
또한, 상기 수지 돌기 및/또는 상기 수지층은 감광성 수지에 의해 구성되어 있는 것이 바람직하다.
이 구성에 의하면, 수지 돌기 및/또는 수지층을 양호한 정밀도로 형성할 수 있으므로, 전극 패드를 확실히 개구시킬 수 있다.
또한, 상기 도전막은 스퍼터법에 의해 형성되고, 에칭법에 의해 패터닝되는 것이 바람직하다.
이 구성에 의하면, 도전막을 간단히 형성하는 것이 가능하고, 제조 비용을 감소시킬 수 있다.
또한, 상기 도전막의 표면에, 상기 도전막의 보강 부재가 도전 재료에 의해 형성되어 있는 것이 바람직하다.
이 구성에 의하면, 보강 부재에 의해 도전막을 보호하는 것이 가능하고, 또한 도전막의 전기 저항을 감소시킬 수 있게 된다. 따라서, 상대측 기판과의 도전 접속을 확실히 실행할 수 있다.
한편, 본 발명의 회로 기판은 청구항 1 내지 청구항 7 중 어느 한 항에 기재된 반도체 장치가 실장되어 이루어지는 것을 특징으로 한다.
이 구성에 의하면, 도전 접속의 신뢰성이 우수한 회로 기판을 제공할 수 있다.
또한, 본 발명의 전기 광학 장치는 상술한 반도체 장치 또는 상술한 회로 기판을 구비하는 것을 특징으로 한다.
이 구성에 의하면, 도전 접속의 신뢰성에 우수한 전기 광학 장치를 제공할 수 있다.
또한, 본 발명의 전자기기는 상술한 회로 기판 또는 상술한 전기 광학 장치를 구비하는 것을 특징으로 한다.
이 구성에 의하면, 도전 접속의 신뢰성에 우수한 전자기기를 제공할 수 있다.
이하, 본 발명의 실시예에 대하여, 도면을 참조하여 설명한다. 또, 이하의 설명에 이용하는 각 도면에서는, 각 부재를 인식 가능한 크기로 하기 위해, 각 부재의 축척을 적절히 변경하고 있다.
(실시예 1)
최초에, 본 발명의 실시예 1에 대하여, 도 1 내지 도 3을 이용하여 설명한다. 도 1은 실시예 1에 따른 반도체 장치의 설명도이다. 실시예 1의 반도체 장치(121)는 능동면(121a)에 형성된 전극 패드(24) 및 수지 돌기(12)와, 전극 패드(24)의 표면으로부터 수지 돌기(12)의 표면에 걸쳐 배치된 도전막(20)을 구비하고, 그 수지 돌기(12) 및 도전막(20)에 의해 수지 범프 전극(10)이 구성되어 있다. 그리고, 그 수지 범프 전극(10)을 사이에 두고 전극 패드(24)의 반대쪽에 도전막(20)이 연장하여 마련되어, 검사용 전극(30)이 형성되어 있다.
(반도체 장치)
도 2는 실시예 1에 따른 반도체 장치의 사시도이다. 반도체 장치(121)는, 예컨대, 액정 표시 장치의 화소를 구동하는 IC칩이며, 그 능동면 아래에는 박막 트랜지스터 등의 복수의 전자 소자나 각 전자 소자간을 접속하는 배선 등이 형성되어 있다(모두 도시하지 않음). 도 2에 나타내는 실시예 1의 반도체 장치(121)에서는, 그 능동면(121a)의 긴 변을 따라 복수의 전극 패드(24)가 정렬 배치되어 있다. 이 전극 패드(24)는 상술한 전자 소자 등으로부터 인출된 것이다. 또한, 능동면 (121a)에 있어서의 전극 패드열(24a)의 내측에는, 그 전극 패드열(24a)을 따라 직선 형상으로 연속하는 수지 돌기(12)가 형성되어 있다. 또한, 각 전극 패드(24)의 표면으로부터 수지 돌기(12)의 표면에 걸쳐, 복수의 도전막(20)이 형성되어 있다. 그리고, 수지 돌기(12)의 표면에 배치된 각 도전막(20)에 의해, 복수의 수지 범프 전극(10)이 구성되어 있다.
도 1(a)는 수지 범프 전극(10) 주변의 평면 확대도이며, 도 1(b)는 도 1(a)의 A-A선에 있어서의 측면 단면도이다. 도 1(b)에 나타내는 바와 같이, 반도체 장치(121)의 능동면(121a)의 가장자리부에는, Al 등의 도전성 재료로 이루어지는 복수의 전극 패드(24)가 배열 형성되어 있다. 또, 반도체 장치(121)의 능동면 전체에 SiN 등의 전기 절연성 재료로 이루어지는 패시베이션막(26)이 형성되고, 상술한 각 전극 패드(24)의 표면에 패시베이션막(26)의 개구부가 형성되어 있다.
도 1(a)에 나타내는 바와 같이, 그 패시베이션막(26)의 표면으로서, 전극 패드열(24a)의 내측에는, 수지 돌기(12)가 형성되어 있다. 수지 돌기(12)는 가늘고 긴 직선 형상으로 연속하도록 이루어지고, 전극 패드열(24a)과 평행하게 배치되어 있다. 이 수지 돌기(12)는 폴리이미드 수지나 아크릴 수지, 페놀 수지, 에폭시 수지, 실리콘 수지, 변성 폴리이미드 수지 등의 탄성 수지 재료로 되어 있다. 또 수지 돌기(12)는 감광성 수지에 의해 형성하는 것이 바람직하다. 이 경우, 감광성 수지를 패시베이션막(26)의 표면에 코팅하여, 포토리소그래피를 행하는 것에 의해 수지 돌기(12)가 형성된다. 이에 따라, 반도체 장치(121)의 능동면에서의 전극 패드열(24a)의 내측에, 양호한 정밀도로 수지 돌기(12)를 배치하는 것이 가능해진다. 또, 그레이 마스크를 이용한 포토리소그래피를 행함으로써, 도 1(b)에 나타내는 바와 같이, 수지 돌기(12)의 단면을 사다리꼴 형상이나 반원 형상 등의 탄성 변형이 용이한 테이퍼 형상(tapered shape)으로 하는 것이 바람직하다.
또한, 각 전극 패드(24)의 표면으로부터 수지 돌기(12)의 표면에 걸쳐, 복수의 도전막(20)이 형성되어 있다. 이 도전막(20)은 Au, TiW, Cu, Ni, Pd, Al, Cr, Ti, W, NiV 등, 또는 납프리 땜납 등의 도전성 재료로 이루어지고 있다. 또 도전막(20)은 TiW/Au 등의 2층 구조로 하여도 좋다. 도전막(20)의 형성은 우선 증착이나 스퍼터링 등에 의해 반도체 장치(121)의 능동면 전체에 도전막을 형성하고, 이것에 적절한 패터닝 처리를 행함으로써 형성한다.
또, 도전막(20)의 표면에, 보강 부재로서, 금속 도금 등을 형성하는 것이 바람직하다. 구체적으로는, 반도체 장치(121)의 능동면 전체에 도전막을 형성한 후에, 그 표면 전체에 포토 레지스트를 도포하고, 그 레지스트에 도전막 패턴의 개구부를 형성한다. 그리고, 그 레지스트 개구부에, 전해 도금법 등에 의해, Au 도금 등의 금속 도금을 퇴적시킨다. 다음에 레지스트를 박리하여, 퇴적된 금속 도금을 마스크로 하여 도전막을 에칭한다. 또, 스퍼터링에 의해 형성한 도전막의 두께는, 예컨대, 0.3㎛ 정도인데 대하여, 전해 도금법에 의해 형성한 금속 도금의 두께는, 예컨대, 수㎛ 정도이기 때문에, 금속 도금을 잔존시키면서 도전막을 에칭할 수 있다. 이와 같이, 도전막(20)의 표면에 도금을 실시하여 도전막(20)의 막 두께를 증가시키면, 검사용 프로브와의 접촉에 의한 도전막(20)의 파괴를 방지하는 것이 가능하게 되고, 또한 도전막(20)의 전기 저항을 감소시킬 수 있다.
그리고, 수지 돌기(12)의 표면에 형성된 복수의 도전막(20)에 의해, 복수의 수지 범프 전극(10)이 구성되어 있다. 또, 가늘고 긴 직선 형상의 수지 돌기(12)는 반구 형상의 수지 돌기와 비교해서 높이를 양호한 정밀도로 형성할 수 있으므로, 가늘고 긴 직선 형상의 수지 돌기(12)를 이용하여 수지 범프 전극(10)을 구성함으로써, 상대측 기판과의 도전 접속의 신뢰성을 향상시킬 수 있다. 또한, 수지 돌기(12)의 단면은 테이퍼 형상으로 되어 있기 때문에, 상대측 기판과의 접촉 시에 수지 범프 전극(10)을 용이하게 탄성 변형시킬 수 있게 되어, 상대측 기판과의 도전 접속의 신뢰성을 향상시킬 수 있다.
또, 직선 형상으로 연속하는 수지 돌기(12)에 복수의 도전막(20)을 형성한 후에, 도전막(20)의 비형성 영역에서의 수지 돌기(12)를 제거함으로써, 각 수지 범프 전극(10)을 분리하여도 좋다. 구체적으로는, O2 가스를 처리 가스로 하는 플라즈마 에칭을 행하는 것에 의해, 도전막(20)이 존재하지 않는 부분의 수지 돌기(12)를 제거한다. 금속 재료로 이루어지는 도전막(20)은 수지 재료에 비해 건식 에칭되기 어렵기 때문에, 도전막(20)의 비형성 영역에서의 수지 돌기(12)만을 선택적으로 제거할 수 있다.
그런데, 도 7에 나타내는 바와 같이, 실장된 반도체 장치(121)와 상대측 기판(111) 사이는, 열경화성 수지로 이루어지는 밀봉 수지(122)에 의해 밀봉된다. 그 때, 미리 가늘고 긴 직선 형상의 수지 돌기의 일부를 제거해 두면, 밀봉 수지(122)의 흐름을 확보할 수 있다. 이에 따라, 반도체 장치(121)를 상대측 기판 (111)에 대하여 확실하게 실장할 수 있다.
도 1로 되돌아가, 도전막(20)이 전극 패드(24)로부터 수지 돌기(12)를 사이에 두고 반대쪽에 연장하여 마련되어, 검사용 전극(30)이 형성되어 있다. 즉, 수지 돌기(12)의 외측에 있어서의 각 전극 패드(24)의 표면으로부터, 수지 돌기(12)의 표면을 경유하여, 수지 돌기(12)의 내측에 있어서의 패시베이션막(26)의 표면에 걸쳐, 각 도전막(20)이 형성되어 있다. 그리고, 수지 돌기(12)의 내측에 형성된 각 도전막(20)에 의해, 복수의 검사용 전극(30)이 구성되어 있다. 검사용 전극(30)은 후술하는 검사용 프로브를 개별적으로 접촉시켜 사용한다. 그 때문에, 인접하는 복수의 검사용 전극(30)에 대하여 한 개의 검사용 프로브가 동시에 접촉되지 않도록, 각 검사용 전극(30)을 배치해야 한다.
도 3은 검사용 전극의 재배치의 설명도이다. 도 3에서는, 수지 돌기(12)의 내측에 배치된 검사용 전극(30)이, 또한 그 내측에 재배치되고, 검사용 재배치 전극(31)이 형성되어 있다. 또, 검사용 전극(30)은 수지 돌기(12)를 따라 1열로 배치되어 있지만, 검사용 재배치 전극(31)은 복수 열로 배치되어 있다. 이에 따라, 인접하는 검사용 재배치 전극(31) 상호의 간격을 크게 할 수 있게 되어, 검사용 프로브의 간격을 크게 할 수 있으므로, 검사용 프로브의 제조 비용을 감소시킬 수 있다. 또, 검사용 재배치 전극(31)은 검사용 전극(30)과 도전 접속되어 있다.
(반도체 장치의 검사 방법)
다음에, 상술한 반도체 장치의 검사 방법에 대하여, 도 1을 이용해서 설명한 다. 반도체 장치(121)의 검사로서, 반도체 장치(121)를 구성하는 트랜지스터 등의 전자 소자(도시하지 않음)의 동작 체크나, 상대측 기판과의 접속부로부터 전자 소자까지의 도통 체크를 행할 필요가 있다. 또, 반도체 장치(121)의 전극 패드(24)는 상술한 전자 소자 등으로부터 인출된 것이다. 본 실시예에서는, 상술한 복수의 검사용 전극(30)(또는 검사용 재배치 전극)에 대하여, 검사용 프로브를 접촉시킴으로써, 상술한 동작 체크 및 도통 체크를 행한다.
본 실시예의 반도체 장치는 도전막(20)이 전극 패드(24)로부터 수지 돌기(12)를 사이에 두고 반대쪽까지 연장하여 마련되어, 검사용 전극(30)이 형성되어 있는 구성으로 했다. 이 검사용 전극(30)에 검사용 프로브를 접촉시킴으로써, 전자 소자의 동작 체크를 행할 수 있다. 또한, 상대측 기판과의 접속부인 수지 범프 전극(10)으로부터 전자 소자까지의 도통 체크를 행할 수 있다. 특히, 수지 범프 전극(10)으로부터 전극 패드(24)까지 사이에 단선이 발생하고 있을 경우에도, 수지 돌기(12)를 사이에 두고 전극 패드(24)의 반대쪽에 검사용 전극(30)을 배치하여 도통 체크를 행하므로, 그 단선을 검출할 수 있다.
또 종래에는, 상대측 기판과의 접속부인 수지 범프 전극의 정부에 검사용 프로브를 접촉시켜 각종 검사를 행하고 있다. 그런데, 수지 범프 전극(10)에서는, 수지 돌기(12)의 표면의 도전막(20)이 매우 얇게 형성되어 있기 때문에, 검사용 프로브와의 접촉에 의해 수지 범프 전극(10)의 도전막(20)이 긁히는 경우가 있다. 이에 따라, 수지 범프 전극(10)과 상대측 기판과의 도전 접속이 불가능하게 될 우려가 있다.
그러나, 상술한 본 실시예의 반도체 장치에는, 검사용 프로브와의 접촉에 의해 검사용 전극을 구성하는 도전막의 일부가 긁히더라도, 반도체 장치의 도통 성능에 영향을 미치지 않기 때문에, 상대측 기판과의 도전 접속을 확실히 실행할 수 있다.
(실시예 2)
다음에, 본 발명의 실시예 2에 따른 반도체 장치에 대하여, 도 4를 이용하여 설명한다. 도 4는 실시예 2에 따른 반도체 장치의 설명도이며, 도 4(a)는 수지 범프 전극(10) 주변의 평면 확대도이며, 도 4(b)는 도 4(a)의 B-B선 측면 단면도이다. 도 4에 나타내는 바와 같이, 실시예 2의 반도체 장치(121)는 능동면(121a)에서의 전극 패드열(24a)의 내측에 수지층(32)이 형성되고, 수지층(32)의 표면에 수지 돌기(12)가 형성되어, 전극 패드(24)로부터 수지 돌기(12)를 사이에 두고 반대쪽까지 도전막(20)이 연장하여 마련되고, 그 도전막(20)이 수지층(32)의 표면에 배치되어 검사용 전극(30)이 형성되는 것이다. 또, 실시예 1과 마찬가지의 구성으로 되는 부분에 대해서는, 그 상세한 설명을 생략한다.
반도체 장치(121)의 능동면(121a)에는 패시베이션막(26)이 형성되고, 그 패시베이션막(26)의 표면에 있어서의 전극 패드열(24a)의 내측에 수지층(32)이 형성되어 있다. 이 수지층(32)은 폴리이미드 수지나 아크릴 수지, 페놀 수지, 에폭시 수지, 실리콘 수지, 변성 폴리이미드 수지 등의 탄성 수지 재료로 이루어지고 있다. 또 수지층(32)은 감광성 수지에 의해 형성하는 것이 바람직하다. 이 경우, 반도체 장치(121)에 있어서의 전극 패드열(24a)의 내측에 양호한 정밀도로 수지층(32)을 배치할 수 있다.
그 수지층(32)의 표면에, 실시예 1과 동일한 수지 돌기(12)가 형성되어 있다. 반도체 장치의 능동면에 수지층(32)을 형성함으로써 능동면이 평탄화되므로, 그 수지층(32)의 표면에 수지 돌기(12)를 형성하는 것에 의해, 수지 돌기(12)의 높이의 정밀도를 확보할 수 있게 된다. 이 수지 돌기(12)를 이용하여 수지 범프 전극(10)을 구성함으로써, 상대측 기판과의 전기적 접속의 신뢰성을 향상시킬 수 있다. 또, 수지층(32)과 동일 수지 재료에 의해 수지 돌기(12)를 형성하는 것이 바람직하다. 이 경우, 수지 돌기(12)와 수지층(32)이 밀착되므로, 수지 범프 전극(10)의 신뢰성을 향상시킬 수 있게 되어, 상대측 기판과의 도전 접속을 확실하게 실행할 수 있다.
그리고, 각 전극 패드(24)의 표면으로부터 수지 돌기(12)의 표면에 걸쳐 복수의 도전막(20)이 형성되고, 수지 범프 전극(10)이 구성되어 있다. 또한, 수지 돌기(12)를 사이에 두고 전극 패드(24)의 반대쪽에 도전막(20)이 연장하여 마련되고, 검사용 전극(30)이 형성되어 있다. 즉, 검사용 전극(30)은 수지층(32)의 표면에 형성되어 있다.
그런데, 패시베이션막(26)은 산화규소나 질화규소 등의 취성 재료로 이루어져 있다. 그 표면에 직접 형성된 도전막에 의해 검사용 전극을 구성하면, 검사용 전극에 대한 검사용 프로브의 접촉이 충격으로 되어 패시베이션막(26)이 파괴될 우려가 있다.
이에 대하여, 본 실시예의 반도체 장치에서는, 패시베이션막(26)의 표면에 수지층(32)을 통해 도전막(20)이 형성되어 있다. 이 수지층은 탄성 재료이기 때문에, 검사용 전극에 대한 프로브 접촉의 완충재로서 기능한다. 따라서, 패시베이션막(26)의 파괴를 방지하는 것이 가능하게 되어, 반도체 장치의 신뢰성을 향상시킬 수 있다.
(실시예 3)
다음에, 본 발명의 실시예 3에 따른 반도체 장치에 대하여, 도 5를 이용하여 설명한다. 도 5는 실시예 3에 따른 반도체 장치의 설명도이며, 도 5(a)는 수지 범프 전극(10) 주변의 평면 확대도이며, 도 5(b)는 도 5(a)의 C-C선 측면 단면도이다. 도 5에 나타내는 바와 같이, 실시예 3의 반도체 장치(121)는 능동면(121a)에서의 전극 패드열(24a)의 내측에 수지 돌기(12)가 형성되고, 능동면(121a)에서의 수지 돌기(12)의 내측에 수지층(32)이 형성되며, 전극 패드(24)로부터 수지 돌기(12)를 사이에 두고 반대쪽까지 도전막(20)이 연장하여 마련되며, 그 도전막(20)이 수지층(32)의 표면에 배치되어 검사용 전극(30)이 형성되는 것이다. 또, 실시예 1 및 실시예 2와 마찬가지의 구성으로 되는 부분에 대해서는, 그 상세한 설명을 생략한다.
반도체 장치(121)의 능동면(121a)에는 패시베이션막(26)이 형성되고, 그 패시베이션막(26)의 표면에서의 전극 패드열(24a)의 내측에 수지 돌기(12)가 형성되어 있다. 또한, 패시베이션막(26)의 표면에서의 수지 돌기(12)의 내측에는, 수지 돌기(12)보다 높이가 낮은 수지층(32)이 형성되어 있다. 이 수지층(32)은 수지 돌기(12)에 따라 띠 형상으로 형성되어 있지만, 수지 돌기(12)의 내측으로부터 능동면의 중앙부까지 연속 형성되어 있더라도 좋다. 어느 쪽의 경우에도, 전극 패드(24)로부터 상당 거리를 두고 수지층(32)이 형성되므로, 전극 패드(24)의 표면을 개구시키기 위해 수지층(32)을 양호한 정밀도로 형성할 필요는 없다. 따라서, 인쇄법 등의 간편한 방법으로 수지층(32)을 형성하는 것이 가능하게 되어, 제조 비용을 감소시킬 수 있다.
그리고, 각 전극 패드(24)의 표면으로부터 수지 돌기(12)의 표면에 걸쳐 복수의 도전막(20)이 형성되고, 수지 범프 전극(10)이 구성되어 있다. 또한, 수지 돌기(12)를 사이에 두고 전극 패드(24)의 반대쪽에 도전막(20)이 연장하여 마련되고, 수지층(32)의 표면에 도전막(20)이 배치되고, 검사용 전극(30)이 형성되어 있다.
실시예 3에서도, 실시예 2와 마찬가지로, 패시베이션막(26)의 표면에 수지층(32)을 통해 검사용 전극이 형성되고, 이 수지층(32)이 검사용 전극에 대한 프로브 접촉의 완충재로서 기능한다. 따라서, 패시베이션막(26)의 파괴를 방지하는 것이 가능하게 되어, 반도체 장치의 신뢰성을 향상시킬 수 있다.
(전기 광학 장치)
다음에, 상기 각 실시예의 반도체 장치를 구비하는 전기 광학 장치에 대하여 설명한다. 도 6은 전기 광학 장치의 일 실시예인 액정 표시 장치를 나타내는 모식 도이다. 도시의 액정 표시 장치(100)는 액정 패널(110)과, 액정 구동용 IC칩인 반도체 장치(121)를 갖는다. 또한, 필요에 따라, 도시하지 않은 편광판, 반사 시트, 백 라이트 등의 부대 부재가 적절히 마련된다.
액정 패널(110)은 유리나 플라스틱 등으로 구성되는 기판(111, 112)을 구비하고 있다. 기판(111)과 기판(112)은 대향 배치되어, 도시하지 않은 밀봉재 등에 의해 서로 접합되어 있다. 기판(111)과 기판(112) 사이에는 전기 광학 물질인 액정(도시하지 않음)이 밀봉되어 있다. 기판(111)의 내면 상에는 ITO(Indium Tin Oxide) 등의 투명 도전체로 구성된 전극(111a)이 형성되고, 기판(112)의 내면 상에는 상기 전극(111a)에 대향 배치되는 전극(112a)이 형성되어 있다. 또, 전극(111a) 및 전극(112a)은 직교하도록 배치되어 있다. 그리고, 전극(111a) 및 전극(112a)은 기판 연장부(111T)로 인출되고, 그 단부에는 각각 전극 단자(111bx) 및 전극 단자(111cx)가 형성되어 있다. 또한, 기판 연장부(111T)의 단부 가장자리 근방에는 입력 배선(111d)이 형성되고, 그 안쪽 단부에도 단자(111dx)가 형성되어 있다.
기판 연장부(111T) 상에는, 미경화 상태(A 스테이지 상태) 혹은 반경화 상태(B 스테이지 상태)의 열경화성 수지로 구성되는 밀봉 수지(122)를 통해, 반도체 장치(121)가 실장된다. 이 반도체 장치(121)는, 예컨대, 액정 패널(110)을 구동하는 액정 구동용 IC칩이다. 반도체 장치(121)의 하면에는 도시하지 않은 다수의 수지 범프 전극이 형성되어 있고, 이들 범프는 기판 연장부(111T) 상의 단자(111bx, 111cx, 111dx)에 각각 도전 접속된다.
또한, 입력 배선(111d)의 외단부에 형성된 입력 단자(111dy)에는, 이방성 도전막(124)을 통해 플렉서블 배선 기판(123)이 실장된다. 입력 단자(111dy)는 플렉서블 배선 기판(123)에 마련된 도시하지 않은 배선에 각각 도전 접속된다. 그리고, 외부로부터 플렉서블 배선 기판(123)을 통해 제어 신호, 영상 신호, 전원 전위 등이 입력 단자(111dy)에 공급되고, 반도체 장치(121)에 있어서 액정 구동용 구동 신호가 생성되어, 액정 패널(110)에 공급되게 되어 있다.
이상과 같이 구성된 본 실시예의 액정 표시 장치(100)에 의하면, 반도체 장치(121)를 통해 전극(111a)과 전극(112a) 사이에 적절한 전압이 인가됨으로써, 양 전극(111a, 112a)이 대향 배치되는 화소 부분의 액정을 재배향시켜 광을 변조할 수 있고, 이것에 의해 액정 패널(110) 내의 화소가 배열된 표시 영역에 소망 화상을 형성할 수 있다.
도 7은 도 6의 H-H선 측면 단면도이며, 상기 액정 표시 장치(100)에 있어서의 반도체 장치(121)의 실장 구조의 설명도이다. 도 7에 나타내는 바와 같이, 반도체 장치(121)의 능동면(도시 하면)에는, IC측 단자로서 복수의 수지 범프 전극(10)이 마련되고, 그 선단은 상기 기판(111)의 단자(111bx, 111dx)에 직접 도전 접촉되어 있다. 수지 범프 전극(10)과 단자(111bx, 111dx) 간의 도전 접점 부분의 주위에는 열경화성 수지 등으로 구성되는 경화된 밀봉 수지(122)가 충전되어 있다.
(전자기기)
도 8은 본 발명에 따른 전자기기의 일례를 나타내는 사시도이다. 이 도면에 나타내는 휴대 전화(1300)는 상술한 전기 광학 장치를 작은 크기의 표시부(1301)로 구비하고, 복수의 조작 버튼(1302), 수화구(1303) 및 송화구(1304)를 구비하여 구성되어 있다.
상술한 전기 광학 장치는 상기 휴대 전화에 한하지 않고, 전자 책, 퍼스널 컴퓨터, 디지털 스틸 카메라, 액정 텔레비전, 뷰파인더형 또는 모니터 직시형 비디오 테이프 레코더, 카 네비게이션 장치, 호출기, 전자 수첩, 전자 계산기, 워드 프로세서, 워크 스테이션, 화상 전화, POS 단말, 터치 패널을 구비하는 기기 등등의 화상 표시 수단으로서 적합하게 이용할 수 있어, 어느 경우에도 전기적 접속의 신뢰성에 우수한 전자기기를 제공할 수 있다.
또, 본 발명의 기술 범위는 상술한 각 실시예에 한정되는 것이 아니라, 본 발명의 취지를 일탈하지 않는 범위에서, 상술한 실시예에 여러 가지 변경을 가한 것을 포함한다. 즉, 각 실시예에서 취한 구체적인 재료나 구성 등은 그저 일례에 지나지 않고, 적절히 변경하는 것이 가능하다.
본 발명에 의하면, 검사 시의 파괴를 방지할 수 있고, 또한 상대측 기판과의 도전 접속을 확실하게 수행할 수 있는 반도체 장치를 제공할 수 있다. 또한, 도전 접속의 신뢰성에 우수한 회로 기판, 전기 광학 장치 및 전자기기를 제공할 수 있다.

Claims (10)

  1. 능동면에 형성된 전극 패드 및 수지 돌기와, 상기 전극 패드의 표면으로부터 상기 수지 돌기의 표면에 걸쳐 배치된 도전막을 구비하고, 상기 수지 돌기의 표면에 배치된 상기 도전막을 통해 상대측 기판에 도전 접속되는 반도체 장치로서,
    상기 도전막이 상기 전극 패드로부터 상기 수지 돌기를 사이에 두고 반대쪽까지 연장하여 마련되어, 검사용 전극이 형성되어 있는 것을 특징으로 하는 반도체 장치.
  2. 능동면에 형성된 전극 패드 및 수지 돌기와, 상기 전극 패드의 표면으로부터 상기 수지 돌기의 표면에 걸쳐 배치된 도전막을 구비하고, 상기 수지 돌기의 표면에 배치된 상기 도전막을 통해 상대측 기판에 도전 접속되는 반도체 장치로서,
    상기 능동면에는 수지층이 형성되고,
    상기 도전막이 상기 전극 패드로부터 상기 수지 돌기를 사이에 두고 반대쪽까지 연장하여 마련되고 상기 수지층의 표면에 배치되어, 검사용 전극이 형성되어 있는 것
    을 특징으로 하는 반도체 장치.
  3. 제 2 항에 있어서,
    상기 수지 돌기는 상기 수지층의 표면에 형성되어 있는 것을 특징으로 하는 반도체 장치.
  4. 제 2 항 또는 제 3 항에 있어서,
    상기 수지 돌기와 상기 수지층은 동일한 수지 재료로 구성되어 있는 것을 특징으로 하는 반도체 장치.
  5. 제 2 항 또는 제 3 항에 있어서,
    상기 수지 돌기 및/또는 상기 수지층은 감광성 수지로 구성되어 있는 것을 특징으로 하는 반도체 장치.
  6. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 도전막은 스퍼터법에 의해 형성되고, 에칭법에 의해 패터닝되어 이루어지는 것을 특징으로 하는 반도체 장치.
  7. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 도전막의 표면에, 상기 도전막의 보강 부재가 도전 재료에 의해 형성되어 있는 것을 특징으로 하는 반도체 장치.
  8. 청구항 1에 기재된 반도체 장치가 실장되어 이루어지는 것을 특징으로 하는 회로 기판.
  9. 청구항 8에 기재된 회로 기판을 구비하는 것을 특징으로 하는 전기 광학 장치.
  10. 청구항 8에 기재된 회로 기판 또는 청구항 9에 기재된 전기 광학 장치를 구비하는 것을 특징으로 하는 전자기기.
KR1020050050250A 2004-06-14 2005-06-13 반도체 장치, 회로 기판, 전기 광학 장치 및 전자기기 KR100729885B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00175534 2004-06-14
JP2004175534A JP3994989B2 (ja) 2004-06-14 2004-06-14 半導体装置、回路基板、電気光学装置および電子機器

Publications (2)

Publication Number Publication Date
KR20060046431A true KR20060046431A (ko) 2006-05-17
KR100729885B1 KR100729885B1 (ko) 2007-06-18

Family

ID=35459696

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050050250A KR100729885B1 (ko) 2004-06-14 2005-06-13 반도체 장치, 회로 기판, 전기 광학 장치 및 전자기기

Country Status (5)

Country Link
US (3) US7276792B2 (ko)
JP (1) JP3994989B2 (ko)
KR (1) KR100729885B1 (ko)
CN (1) CN100444370C (ko)
TW (1) TWI272686B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101277471B1 (ko) * 2006-11-15 2013-06-20 재팬 일렉트로닉 메트리얼스 코오포레이숀 광 디바이스용 검사장치

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4221606B2 (ja) 2005-06-28 2009-02-12 セイコーエプソン株式会社 半導体装置の製造方法
JP4284544B2 (ja) 2005-06-29 2009-06-24 セイコーエプソン株式会社 半導体装置及びその製造方法
JP4269173B2 (ja) 2005-07-06 2009-05-27 セイコーエプソン株式会社 半導体装置及びその製造方法
JP4654821B2 (ja) * 2005-08-01 2011-03-23 セイコーエプソン株式会社 半導体装置及び電子デバイス
JP4654820B2 (ja) * 2005-08-01 2011-03-23 セイコーエプソン株式会社 半導体装置及び電子デバイス
JP4273347B2 (ja) * 2005-08-03 2009-06-03 セイコーエプソン株式会社 半導体装置
JP4968424B2 (ja) * 2005-08-03 2012-07-04 セイコーエプソン株式会社 半導体装置
JP4235835B2 (ja) * 2005-08-08 2009-03-11 セイコーエプソン株式会社 半導体装置
JP4305667B2 (ja) 2005-11-07 2009-07-29 セイコーエプソン株式会社 半導体装置
JP4784304B2 (ja) * 2005-12-27 2011-10-05 セイコーエプソン株式会社 電子部品、電子部品の製造方法、回路基板及び電子機器
JP2007258518A (ja) * 2006-03-24 2007-10-04 Epson Imaging Devices Corp 半導体装置、電気光学装置及び電子機器
JP5098204B2 (ja) * 2006-04-07 2012-12-12 セイコーエプソン株式会社 半導体装置及びその製造方法、並びに、電子機器
US7834453B2 (en) * 2006-07-28 2010-11-16 Taiwan Tft Lcd Association Contact structure having a compliant bump and a test pad
US7495927B2 (en) 2007-01-24 2009-02-24 Epson Imaging Devices Corporation Mount structure, electro-optical device, and electronic apparatus
JP4582347B2 (ja) * 2007-02-19 2010-11-17 セイコーエプソン株式会社 半導体装置及びその製造方法
JP4147433B2 (ja) 2007-02-19 2008-09-10 セイコーエプソン株式会社 半導体装置及びその製造方法
JP5217299B2 (ja) * 2007-08-20 2013-06-19 セイコーエプソン株式会社 半導体装置および電子デバイス
JP4352279B2 (ja) 2007-08-21 2009-10-28 セイコーエプソン株式会社 半導体装置及びその製造方法
JP2009174910A (ja) * 2008-01-22 2009-08-06 Olympus Corp 積層実装構造体
JP4888462B2 (ja) 2008-09-24 2012-02-29 セイコーエプソン株式会社 電子部品の実装構造
JP2010225943A (ja) * 2009-03-24 2010-10-07 Toshiba Corp 半導体装置
US20100264522A1 (en) * 2009-04-20 2010-10-21 Chien-Pin Chen Semiconductor device having at least one bump without overlapping specific pad or directly contacting specific pad
US20160368628A1 (en) * 2015-06-19 2016-12-22 Telebrands Corp. System, device, and method for filling at least one balloon

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4813129A (en) 1987-06-19 1989-03-21 Hewlett-Packard Company Interconnect structure for PC boards and integrated circuits
JPH02272737A (ja) 1989-04-14 1990-11-07 Citizen Watch Co Ltd 半導体の突起電極構造及び突起電極形成方法
JPH07263490A (ja) * 1994-03-22 1995-10-13 Hitachi Ltd フリップチップボンディング型半導体装置及びマイクロボンディング方法
KR100501094B1 (ko) * 1996-12-04 2005-12-01 세이코 엡슨 가부시키가이샤 전자부품및반도체장치,및이들의제조방법
TW324847B (en) * 1996-12-13 1998-01-11 Ind Tech Res Inst The structure of composite bump
JPH10321631A (ja) 1997-05-19 1998-12-04 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JPH1167776A (ja) 1997-08-21 1999-03-09 Citizen Watch Co Ltd 突起電極およびその製造方法
JP2001110831A (ja) 1999-10-07 2001-04-20 Seiko Epson Corp 外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器
JP2001127256A (ja) 1999-10-29 2001-05-11 Fuji Xerox Co Ltd 半導体装置
US6770547B1 (en) * 1999-10-29 2004-08-03 Renesas Technology Corporation Method for producing a semiconductor device
JP3645172B2 (ja) * 2000-10-27 2005-05-11 シャープ株式会社 半導体集積回路装置搭載用基板
JP4361222B2 (ja) 2001-03-19 2009-11-11 株式会社フジクラ 半導体パッケージおよび半導体パッケージの製造方法
JP2003068736A (ja) * 2001-08-24 2003-03-07 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP3969295B2 (ja) 2002-12-02 2007-09-05 セイコーエプソン株式会社 半導体装置及びその製造方法と回路基板及び電気光学装置、並びに電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101277471B1 (ko) * 2006-11-15 2013-06-20 재팬 일렉트로닉 메트리얼스 코오포레이숀 광 디바이스용 검사장치

Also Published As

Publication number Publication date
US7888799B2 (en) 2011-02-15
TWI272686B (en) 2007-02-01
KR100729885B1 (ko) 2007-06-18
US20080012130A1 (en) 2008-01-17
US7276792B2 (en) 2007-10-02
US20050275115A1 (en) 2005-12-15
CN100444370C (zh) 2008-12-17
US7741712B2 (en) 2010-06-22
JP2005353983A (ja) 2005-12-22
CN1716586A (zh) 2006-01-04
JP3994989B2 (ja) 2007-10-24
TW200603308A (en) 2006-01-16
US20100252829A1 (en) 2010-10-07

Similar Documents

Publication Publication Date Title
KR100729885B1 (ko) 반도체 장치, 회로 기판, 전기 광학 장치 및 전자기기
JP4784304B2 (ja) 電子部品、電子部品の製造方法、回路基板及び電子機器
KR100699666B1 (ko) 전자 부품, 실장 구조체, 전기 광학 장치 및 전자기기
US8142602B2 (en) Method for mounting semiconductor device
KR100643986B1 (ko) 반도체 장치 및 그 제조 방법과 회로 기판 및 전기 광학장치, 및 전자기기
JP3979405B2 (ja) 電気光学装置、実装構造体及び電子機器
KR20060049345A (ko) 반도체 장치 및 그의 제조 방법, 회로 기판, 전기 광학장치, 및 전자기기
KR20090010900A (ko) 배선 기판, 그 제조 방법 및 표시장치
KR100747960B1 (ko) 전자 부품, 전기 광학 장치 및 전자기기
US8174110B2 (en) Semiconductor device having at least two terminals among the plurality of terminals electrically connected to each other while not being adjacent to one other and not being connected to internal circuit
JP4655052B2 (ja) 半導体装置、回路基板、電気光学装置および電子機器
JP2007042777A (ja) 半導体装置とその製造方法、回路基板、電気光学装置、及び電子機器
JP2010157770A (ja) 半導体装置、回路基板、電気光学装置および電子機器
JP4941203B2 (ja) 実装構造体、実装構造体の検査方法及び電気光学装置
JP4635676B2 (ja) 半導体装置の製造方法
JP4656191B2 (ja) 半導体装置の製造方法
JP4107348B2 (ja) 電気光学装置、実装構造体及び電子機器
JP2006173332A (ja) 半導体装置、半導体装置の製造方法及び半導体装置を用いた電子装置
JP2008108868A (ja) 半導体装置、実装構造体、電気光学装置、電子機器、及び、電子部品の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120521

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130520

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee