KR20060040107A - 내부전원 공급장치를 구비하는 반도체메모리소자 - Google Patents

내부전원 공급장치를 구비하는 반도체메모리소자 Download PDF

Info

Publication number
KR20060040107A
KR20060040107A KR1020040089322A KR20040089322A KR20060040107A KR 20060040107 A KR20060040107 A KR 20060040107A KR 1020040089322 A KR1020040089322 A KR 1020040089322A KR 20040089322 A KR20040089322 A KR 20040089322A KR 20060040107 A KR20060040107 A KR 20060040107A
Authority
KR
South Korea
Prior art keywords
signal
active
low
unit
semiconductor memory
Prior art date
Application number
KR1020040089322A
Other languages
English (en)
Other versions
KR100623615B1 (ko
Inventor
도창호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040089322A priority Critical patent/KR100623615B1/ko
Priority to US11/139,608 priority patent/US7414898B2/en
Publication of KR20060040107A publication Critical patent/KR20060040107A/ko
Application granted granted Critical
Publication of KR100623615B1 publication Critical patent/KR100623615B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명은 적은 소비전류를 갖는 내부전원 공급장치를 구비하는 반도체메모리소자를 제공하기 위한 것으로, 이를 위한 본 발명으로 로우액티브신호 및 컬럼액티브신호에 의한 동작 구간을 포함하는 액티브 구간 보장신호를 생성하기 위한 액티브 구간보장수단; 상기 액티브 구간 보장신호에 응답하여 액티브 구동신호를 생성하기 위한 액티브 구동신호 생성수단; 내부전원의 레벨을 유지하기 위한 스탠드바이 드라이빙수단; 및 상기 액티브 구동신호에 응답하여 추가적으로 구동되어 상기 내부전원의 레벨을 유지하기 위한 액티브 드라이빙수단을 구비하는 반도체메모리소자를 제공한다.
컬럼 액티브, 로우 액티브, 스탠드바이, 전류, 감소

Description

내부전원 공급장치를 구비하는 반도체메모리소자{SEMICONDUCTOR MEMORY DEIVCE WITH GENERATOR OF INTERNAL VOLTAGE}
도 1은 종래기술에 따른 반도체메모리소자의 내부전원 공급장치의 회로도.
도 2는 반도체메모리소자의 코어 액세스 동작에 따른 도 1의 동작 파형도.
도 3은 본 발명의 일 실시예에 따른 반도체메모리소자의 내부전원 발생장치의 블록 구성도.
도 4는 도 3의 구간 종료신호 생성부의 내부 회로도.
도 5는 도 3의 로우-액티브 구간 보장신호 생성부의 내부 회로도.
도 6은 컬럼-액티브 구간 보장신호 생성부의 내부 회로도.
도 7은 도 3의 액티브 구동신호 생성부의 내부 회로도.
도 8은 반도체메모리소자의 코어 액세스 동작에 따른 도 3의 동작 파형도.
* 도면의 주요 부분에 대한 부호의 설명
100 : 액티브 구간보장부
120 : 로우-액티브 구간 감지부
140 : 컬럼-액티브 구간 보장신호 생성부
200 : 액티브 구동신호 생성부
122 : 구간 종료신호 생성부
124 : 로우-액티브 구간 보장신호 생성부
본 발명은 반도체 설계 기술에 관한 것으로, 특히 전류소모가 적은 내부전원 공급장치를 구비하는 반도체메모리소자에 관한 것이다.
저전력 소모를 크게 고려하는 모바일 제품에서 반도체메모리소자가 사용됨에 따라, 반도체메모리소자의 소비전류 역시도 소자의 성능을 판단하는 중요 사항이 되었다.
따라서, 반도체메모리소자는 실질적인 동작이 없이 외부 커맨드의 입력을 기다리는 스탠드바이 모드에서는 요구되는 전류량이 적으므로 적은 구동능력을 갖는 스탠드바이 드라이버를 사용하고, 외부 커맨드의 입력으로 인한 동작이 수행되어 보다 많은 전류량이 요구되는 액티브 모드에서는 액티브 드라이버를 추가적으로 구동하므로서 전류량을 공급한다.
즉, 스탠드바이 모드에서는 전류소모가 적어 빠른 반응시간(Response Time)을 요구하지 않으므로 구동능력이 작은 스탠드바이용 드라이버를 사용하며, 액티브 모드에서는 전류소모가 커서 반응시간이 빨라야하므로 큰 구동능력을 갖는 액티브 용 드라이버를 추가로 사용한다.
도 1은 종래기술에 따른 반도체메모리소자의 내부전원 공급장치의 회로도이다.
도 1을 참조하면, 종래기술에 따른 내부전원 공급장치는 스탠드바이 모드에서 내부전원(VINT)을 유지하기 위한 스탠드바이 드라이빙부(10)와, 액티브 모드에서 발생하는 많은 양의 파워소모에 대응하여 내부전원(VINT)을 유지하기 위한 액티브 드라이빙부(20)와, 액티브 모드에서 액티브 드라이빙부(20)가 추가적으로 구동되도록 제어하는 액티브 구동제어부(30)를 구비한다.
그리고 스탠드바이 드라이빙부(10)는 바이어스신호(Vbias)에 응답하여 내부전원(VINT)과 기준전원(VREF)과의 레벨 차이를 감지하기 위한 레벨 감지부(12)와, 레벨 감지부(12)에 제어받아 내부전원(VINT)을 공급하기 위한 드라이버(PM1)를 구비한다.
액티브 드라이빙부(20)는 액티브 구동신호(acten)에 응답하여 내부전원(VINT)과 기준전원(VREF)과의 레벨 차이를 감지하기 위한 레벨 감지부(22)와, 레벨감지부(22)에 제어받아 내부전원(VINT)을 공급하기 위한 드라이버(PM2)를 구비한다.
참고적으로, 스탠드바이 드라이빙부(10) 및 액티브 드라이빙부(20)는 외부전원의 레벨을 다운 컨버팅(Down Converting)하여 내부전원(VINT)으로 공급하는 전압 다운 컨버터(Voltage Down Converter)이다.
도 2는 반도체메모리소자의 코어 액세스 동작에 따른 도 1의 동작 파형도로 서, 이를 참조하여 내부전원 공급장치의 동작을 살펴보도록 한다.
먼저, 바이어스신호(Vbias)는 파워업 이후 항상 활성화된다. 따라서, 스탠드바이 드라이빙부(10) 내 레벨 감지부(12)는 내부전원(VINT)과 기준전원(VREF)과의 레벨 차이를 지속적을 감지하여, 드라이버(PM1)를 구동하므로서, 스탠드바이 모드에서 내부전원(VINT)의 레벨이 안정적으로 유지되도록 한다.
한편, 액티브커맨드(ACT)가 인가되면 액티브 구동제어부(30)가 이에 응답하여 액티브 구동신호(acten)를 활성화시키며, 액티브 드라이빙부(20) 내 레벨감지부(22)가 액티브 구동신호(acten)에 응답하여 내부전원(VTIN)과 기준전원(VREF)과의 레벨 차이를 감지하여 드라이버(PM2)를 구동하여 내부전원(VINT)을 공급한다.
이후, 프리차지커맨드(PRG)가 인가되면, 액티브 구동제어부(30)가 이에 응답하여 액티브 구동신호(acten)를 비활성화시키므로서, 액티브 드라이빙부(20)가 턴오프된다.
전술한 바와 같이, 종래기술에 따른 반도체메모리소자의 내부전원 공급장치는 액티브커맨드 및 프리차지커맨드를 통해 액티브모드를 감지하여, 액티브 모드 동안에는 구동력이 큰 액티브 드라이빙부를 지속적으로 구동시킨다. 따라서, 액티브 모드의 진입 이후 커맨드의 입력이 없어 실질적인 동작이 없는 경우에도 액티브 드라이빙부 내 레벨 감지부가 지속적으로 구동되어 불필요한 전류소모가 발생한다.
참고적으로, 액티브 모드로의 진입 이후, 새로운 커맨드의 인가 없이 액티브모드가 유지되는 경우를 액티브 스탠드바이 상태(Active Standby State)라고 하며, 이때 소모되는 전류를 IDD3N이라고 표기한다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 적은 소비전류를 갖는 내부전원 공급장치를 구비하는 반도체메모리소자를 제공하는데 그 목적이 있다.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따른 반도체메모리소자는 로우액티브신호 및 컬럼액티브신호에 의한 동작 구간을 포함하는 액티브 구간 보장신호를 생성하기 위한 액티브 구간보장수단; 상기 액티브 구간 보장신호에 응답하여 액티브 구동신호를 생성하기 위한 액티브 구동신호 생성수단; 내부전원의 레벨을 유지하기 위한 스탠드바이 드라이빙수단; 및 상기 액티브 구동신호에 응답하여 추가적으로 구동되어 상기 내부전원의 레벨을 유지하기 위한 액티브 드라이빙수단을 구비한다.
바람직하게 액티브 구간보장수단은 상기 로우액티브신호에 의한 로우-액티브 구간을 감지하기 위한 로우-액티브 구간 감지부와, 상기 컬럼액티브신호에 의한 컬럼-액티브 구간을 포함하는 컬럼-액티브 구간 보장신호를 생성하는 컬럼-액티브 구간 보장신호 생성부를 구비한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 3은 본 발명의 일 실시예에 따른 반도체메모리소자의 내부전원 발생장치의 블록 구성도이다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 내부전원 발생장치는 로우액티브신호(ratv) 및 컬럼액티브신호(catvp)에 의한 동작 구간을 포함하는 액티브 구간 보장신호(x-drvon, y-drvon)를 생성하기 위한 액티브 구간보장부(100)와, 액티브 구간 보장신호(x-drvon, y-drvon)에 응답하여 액티브 구동신호(acten)를 생성하기 위한 액티브 구동신호 생성부(200)와, 내부전원(VINT)을 유지하기 위한 스탠드바이 드라이빙부(10)와, 액티브 구동신호(acten)에 응답하여 추가적으로 구동되어 내부전원(VINT)을 유지하기 위한 액티브 드라이빙부(20)를 구비한다.
그리고 액티브 구간보장부(100)는 로우-액티브 구간을 감지하기 위한 로우-액티브 구간 감지부(120)와, 컬럼액티브신호(catv)에 의한 컬럼-액티브 구간을 포함하는 컬럼-액티브 구간 보장신호(y-drvon)를 생성하는 컬럼-액티브 구간 보장신호 생성부(140)를 구비한다.
또한, 로우-액티브 구간 감지부(120)는 로우-액티브 구간의 종료를 나타내는 구간 종료신호(drvoffp)를 생성하기 위한 구간 종료신호 생성부(122)와, 로우액티브신호(ratv) 및 구간종료신호(drvoffp)를 인가받아 로우-액티브 구간을 포함하는 로우-액티브 구간 보장신호(x-drvon)를 생성하기 위한 로우-액티브 구간 보장신호 생성부(124)를 구비한다.
이와같이 본 발명에 따른 반도체메모리소자의 내부전원 공급장치는 액티브 구간 보장부(100)를 통해 로우액티브신호(ratv) 및 컬럼액티브신호(catvp)의 인가 를 감지하여, 로우액티브신호(ratv) 및 컬럼액티브신호(catvp)의 인가로 인한 소자의 동작이 수행되는 시간 동안만 액티브 드라이빙부(400)를 추가적으로 구동시킨다.
따라서, 액티브 모드 내에서도 새로운 커맨드의 인가가 없는 액티브 스탠드바이 상태에서는 액티브 드라이빙부(400)가 구동되지 않으므로, 종래와 같은 불필요한 전류소모가 발생하지 않는다.
다음에서는 액티브 구간 보장부(100) 및 액티브 구동신호 생성부(200)의 구체적 실시 예를 살펴보도록 한다.
도 4는 도 3의 구간 종료신호 생성부(122)의 내부 회로도이다.
도 4를 참조하면, 구간 종료신호 생성부(122)는 로우액티브신호(ratv)의 활성화에 응답하여 로우-액티브구간신호(lock_out)를 활성화시키되, 로우액티브신호(ratv)에 의한 소자의 동작시간 동안 활성화를 유지시키는 로우-액티브구간신호 생성부(122a)와, 로우-액티브구간신호(lock_out)의 천이를 감지하여 구간 종료신호(drvoffp)를 생성하는 에지 감지부(122c)를 구비한다.
구체적으로 살펴보면, 로우-액티브구간신호 생성부(122a)는 로우 액티브신호(ratv)에 의한 소자의 동작시간 동안 로우액티브신호(ratv)를 지연시켜 출력시키기 위한 지연부(122b)와, 로우액티브신호(ratv)와 지연부(122b)의 출력신호를 입력으로 갖는 낸드게이트(ND1)와, 낸드게이트(ND1)의 출력신호를 반전시켜 로우-액티브구간신호(lock_out)로 출력하기 위한 인버터(I1)를 구비한다.
에지 감지부(122c)는 로우-액티브구간신호(lock_out)를 지연 및 반전시키기 위한 반전/지연부(122d)와, 로우-액티브구간신호(lock_out)와 반전/지연부(122d)의 출력신호를 입력을 갖는 노어게이트(NR1)와, 노어게이트(NR1)의 출력신호를 지연시켜 구간 종료신호(drvoffp)로 출력하기 위해 직렬 연결된 2개의 인버터(I2, I3)를 갖는 인버터체인(122e)을 구비한다.
참고적으로, 지연부(122b)는 인버터와, 저항과, 커패시터를 통해 구현된다. 그리고 반전/지연부(122d)는 홀수개의 인버터와, 저항과, 커패시터를 통해 구현된다.
도 5는 도 3의 로우-액티브 구간 보장신호 생성부(124)의 내부 회로도이다.
도 5를 참조하면, 로우-액티브 구간 보장신호 생성부(124)는 로우액티브신호(ratv)에 응답하여 출력신호를 활성화시키고, 구간 종료신호(drvoffp)에 응답하여 출력신호를 비활성화시키는 입력부(124a)와, 파워업신호(pwrupb)에 응답하여 입력부(124a)의 출력노드를 초기화시키기 위한 초기화부(NM2)와, 입력부(124a)의 출력신호를 래치하기 위한 래치부(124b)와, 래치부(124b)의 출력신호를 반전시켜 로우-액티브 구간 보장신호(x-drvon)를 출력하기 위한 인버터(I7)를 구비한다.
입력부(124a)는 로우액티브신호(ratv)를 반전시키기 위한 인버터(I4)와, 인버터(I4)의 출력신호를 게이트 입력으로 가지며 전원전압 VDD와 출력노드 사이에 소스-드레인 경로를 갖는 PMOS트랜지스터(PM3)와, 구간 종료신호(drvoffp)를 게이트 입력으로 가지며 출력노드와 전원전압 VSS 사이에 드레인-소스 경로를 갖는 NMOS트랜지스터(NM1)를 구비한다.
초기화부(NM2)는 파워업신호(pwrupb)를 게이트 입력으로 가지며 출력노드와 전원전압 VSS 사이에 드레인-소스 경로를 갖는 NMOS트랜지스터를 구비하며, 래치부(124b)는 크로스 커플드된 제1 및 제2 인버터(I5, I6)를 구비한다.
도 4 및 도 5를 참조하여 살펴보면, 로우-액티브 구간 감지부(120)는 로우-액티브 구간 보장신호(x-drvon)의 활성화 영역 안에 로우액티브신호(ratv)에 의한 소자의 동작 구간이 포함되도록 하므로서, 로우액티브신호(ratv)의 인가로 인한 소자의 동작으로 인해 발생하는 전류소모를 추가로 구동되는 액티브 드라이빙부(400)를 통해 공급한다.
이를 위해 로우-액티브 구간신호 생성부(122a)는 로우액티브신호(ratv)에 따른 소자의 동작시간에 대응하는 지연을 갖는 지연부(122b)를 통해 로우액티브신호(ratv)를 지연시켜 로우-액티브구간신호(lock_out)를 출력하므로서, 로우액티브신호(ratv)에 의한 소자의 동작 구간을 알려준다. 그리고 에지 감지부(122c)는 로우-액티브 구간신호(lock_out)의 비활성화 시점에 구간종료신호(drvoffp)를 활성화시킴으로서 구간의 종료시점을 알려준다.
따라서, 로우-액티브 구간 보장신호 생성부(124)가 로우액티브신호(ratv)의 활성화에 응답하여 활성화시키고, 구간종료신호(drvoffp)에 응답하여 비활성화시키는 로우-액티브 구간 보장신호(x-drvon)의 활성화 영역 내에 로우액티브신호(acten)에 의한 소자의 동작 구간이 포함되는 것이다.
참고적으로, 반도체메모리소자에 로우액티브신호(ratv)가 인가되면, 해당 워드라인에 접속된 수천개의 메모리셀 데이터가 비트라인 감지증폭기에 의한 동시에 감지 및 증폭되는데, 전술한 로우액티브신호(ratv)에 의한 소자의 동작이란 이를 의미하며 이때 많은 전류소모가 발생한다.
도 6은 컬럼-액티브 구간 보장신호 생성부(140)의 내부 회로도이다.
도 6을 참조하면, 컬럼-액티브 구간 보장신호 생성부(140)는 컬럼액티브신호(catvp)에 응답하여 출력신호를 활성화시키고, 버스트 종료신호(ybstendp)에 응답하여 출력신호를 비활성화시키는 입력부(142)와, 파워업신호(pwrupb)에 응답하여 입력부(142)의 출력노드를 초기화시키기 위한 초기화부(NM4)와, 입력부(142)의 출력신호를 래치하기 위한 래치부(144)와, 래치부(144)의 출력신호를 반전시켜 컬럼-액티브 구간 보장신호(y-drvon)를 출력하기 위한 인버터(I11)를 구비한다.
입력부(142)는 컬럼액티브신호(catvp)를 반전시키기 위한 인버터(I8)와, 인버터(I8)의 출력신호를 게이트 입력으로 가지며 전원전압 VDD와 출력노드 사이에 소스-드레인 경로를 갖는 PMOS트랜지스터(PM4)와, 버스트 종료신호(ybstendp)를 게이트 입력으로 가지며 출력노드와 전원전압 VSS 사이에 드레인-소스 경로를 갖는 NMOS트랜지스터(NM3)를 구비한다.
초기화부(NM4)는 파워업신호(pwrupb)를 게이트 입력으로 가지며 출력노드와 전원전압 VSS 사이에 드레인-소스 경로를 갖는 NMOS트랜지스터를 구비하며, 래치부(144)는 크로스 커플드된 제1 및 제2 인버터(I9, I10)를 구비한다.
참고적으로, 버스트 종료신호(ybstendp)는 버스트(Burst) 동작의 종료를 알리는 신호로서, 버스트 동작이란 컬럼 액세스 동작인 읽기/쓰기 동작이 한번 수행되거나, 연속적으로 수행되는 것을 의미한다.
도 7은 도 3의 액티브 구동신호 생성부(200)의 내부 회로도이다.
도 7을 참조하면, 액티브 구동신호 생성부(200)는 로우-액티브 구간 보장신호(x-drvon)와 컬럼-액티브 구간 보장신호(y-drvon)를 입력으로 갖는 노어게이트(NR2)와, 노어게이트(NR2)의 출력신호를 반전시키기 위한 인버터(I12)와, 인버터(I12)의 출력신호를 소정시간 지연시키기 위한 지연부(220)와, 인버터(I12) 및 지연부(220)의 출력신호를 입력으로 갖는 노어게이트(NR3)와, 노어게이트(NR3)의 출력신호를 반전시켜 액티브 구동신호(acten)로 출력하기 위한 인버터(I13)를 구비한다.
동작을 살펴보면, 액티브 구동신호 생성부(200)는 로우-액티브 구간보장신호(x-drvon) 또는 컬럼-액티브 구간 보장신호(y-drvon)의 활성화 동안 액티브 구동신호(acten)를 활성화시킨다.
또한, 액티브 구동신호 생성부(200)는 로우-액티브 구간보장신호(x-drvon), 또는 컬럼-액티브 구간 보장신호(y-drvon)의 비활성화 시, 동일 시점에 액티브 구동신호(acten)를 비활성화 시키지 않고, 지연부(220)가 갖는 지연시간 이후 비활성화시키므로서, 마진을 확보한다.
도 8은 반도체메모리소자의 코어 액세스 동작에 따른 도 3의 동작 파형도로서, 이를 참조하여 본 발명의 실시 예에 따른 내부전원 공급장치의 동작을 살펴보도록 한다.
먼저, 액티브커맨드(ACT)가 인가되면 로우액티브신호(ratv)가 활성화된다.
로우-액티브구간신호 생성부(122a)는 로우액티브신호(ratv)의 활성화에 응답하여 로우-액티브구간신호(lock_out)를 활성화시키되, 로우액티브신호(ratv)에 의 한 소자의 동작시간에 대응하는 시간 동안 활성화(tA)를 유지시키며, 에지감지부(122b)는 로우-액티브구간신호(lock_out)의 폴링에지를 감지하여 구간 종료신호(drvoffp)를 활성화시킨다.
또한, 로우-액티브 구간 보장신호 생성부(124)는 로우액티브신호(ratv)의 활성화에 응답하여 로우-액티브 구간 보장신호(x-drvon)를 활성화시키고, 구간 종료신호(drvoffp)에 응답하여 로우-액티브 구간 보장신호(x-drvon)를 비활성화시킨다.
이어, 액티브 구동신호 생성부(200)는 로우-액티브 구간 보장신호(x-drvon)의 활성화 동안 액티브 구동신호(acten)를 활성화시키므로서, 액티브 드라이빙부(400)가 추가적으로 구동되도록 한다.
이와같이, 로우액티브신호(ratv)에 따른 소자의 동작 구간(tA)을 포함하는 로우-액티브 구간 보장신호(x-drvon)를 통해 액티브 구동신호(acten)가 활성화되어 액티브 드라이빙부(400)가 구동되므로, 로우액티브신호(acten)에 의해 발생하는 전류소모를 액티브 드라이빙부(400)가 공급하여 내부전원(VINT)이 안정적으로 유지된다.
한편, 액티브커맨드(ACT) 이후 쓰기커맨드(WT), 또는 읽기 커맨드(RD)가 인가되어 컬럼액티브신호(catvp)가 활성화되면, 컬럼-액티브 구간 보장신호 생성부(140)가 컬럼-액티브 구간 보장신호(y-drvon)를 활성화시키되, 버스트 종료신호(ybstendp)가 활성화되기 전까지 이를 유지한다.
이어, 액티브 구동신호 생성부(200)는 컬럼-액티브 구간 보장신호(y-drvon)의 활성화 동안 액티브 구동신호(acten)를 활성화시켜, 액티브 구동드라이빙부 (400)가 구동되도록 한다.
이와같이, 컬럼액티브신호(catvp)가 인가된 경우에도 컬럼액티브신호(catvp)에 의해 발생하는 소자의 동작시간을 포함하는 컬럼-액티브 구간보장신호(y-drvon)를 생성하여 액티브 구동신호(acten)가 활성화되도록 하므로서, 컬럼액티브신호(catvp)에 따른 소자의 동작에 의해 소모되는 전류를 추가로 구동되는 액티브 드라이빙부(400)를 통해 공급한다.
참고적으로, 반도체메모리소자는 읽기커맨드(RD), 또는 쓰기커맨드(WT)가 인가되면 이를 처리하기 위한 내부신호로서, 컬럼액티브신호(catvp)를 활성활시킨다.
또한, 로우-액티브 구간 보장신호(x-drvon), 또는 컬럼-액티브 구간 보장신호(y-drvon)의 비활성화로부터 액티브 구동신호(acten)의 비활성화 시점 사이에 갖는 마진(tB)은, 액티브 구동신호 생성부(200) 내 지연부(220)에 의한 것이다. 이와같이, 마진(tB)을 확보하므로서, 마진(tB) 구간 내에 로우-액티브 구간 보장신호(x-drvon), 또는 컬럼-액티브 구간 보장신호(y-drvon)가 다시 인가되는 경우 액티브 구동신호(acten)가 불필요하게 토글링(toggling)되지 않도록 한다.
전술한 바와 같이 본 발명에 따른 내부전원 공급장치를 구비하는 반도체메모리소자는 외부 커맨드의 인가를 감지하므로서, 실제적으로 많은 내부전원의 소모가 발생하는 구간에서만 액티브 드라이빙부를 추가적으로 구동한다. 따라서, 본 발명에 따른 반도체메모리소자는 종래에 액티브 스탠드바이 상태에서 발생하던 불필요한 전류소모를 줄여, 적은 전류소모를 갖는다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은 외부 커맨드를 감지하므로서, 내부전원 실질적으로 소모되는 구간에서만 액티브 드라이빙부를 추가적으로 구동하므로서, 액티브 스탠드바이 상태에서 발생하던 불필요한 전류소모를 억제할 수 있어, 적은 전류 소모를 갖는다.

Claims (18)

  1. 로우액티브신호 및 컬럼액티브신호에 의한 동작 구간을 포함하는 액티브 구간 보장신호를 생성하기 위한 액티브 구간보장수단;
    상기 액티브 구간 보장신호에 응답하여 액티브 구동신호를 생성하기 위한 액티브 구동신호 생성수단;
    내부전원의 레벨을 유지하기 위한 스탠드바이 드라이빙수단; 및
    상기 액티브 구동신호에 응답하여 추가적으로 구동되어 상기 내부전원의 레벨을 유지하기 위한 액티브 드라이빙수단
    을 구비하는 반도체메모리소자.
  2. 제1항에 있어서,
    상기 액티브 구간보장수단은,
    상기 로우액티브신호에 의한 로우-액티브 구간을 감지하기 위한 로우-액티브 구간 감지부와,
    상기 컬럼액티브신호에 의한 컬럼-액티브 구간을 포함하는 컬럼-액티브 구간 보장신호를 생성하는 컬럼-액티브 구간 보장신호 생성부
    를 구비하는 반도체메모리소자.
  3. 제2항에 있어서,
    상기 로우-액티브 구간 감지부는,
    상기 로우-액티브 구간의 종료를 나타내는 구간 종료신호를 생성하기 위한 구간 종료신호 생성부와,
    상기 로우액티브신호 및 상기 구간종료신호를 인가받아 상기 로우-액티브 구간을 포함하는 로우-액티브 구간 보장신호를 생성하기 위한 로우-액티브 구간 보장신호 생성부
    를 구비하는 반도체메모리소자.
  4. 제3항에 있어서,
    상기 구간 종료신호 생성부는,
    상기 로우액티브신호의 활성화에 응답하여 로우-액티브구간신호를 활성화시키되, 상기 로우액티브신호에 의한 소자의 동작시간 동안 활성화를 유지시키는 로우-액티브구간신호 생성부와,
    상기 로우-액티브구간신호의 천이를 감지하여 상기 구간 종료신호를 생성하기 위한 에지 감지부를 구비하는 것을 특징으로 하는 반도체메모리소자.
  5. 제4항에 있어서,
    상기 로우-액티브구간신호 생성부는,
    상기 로우액티브신호에 의한 소자의 동작시간 동안 상기 로우액티브신호를 지연시켜 출력시키기 위한 제1 지연부와,
    상기 로우액티브신호와 상기 제1 지연부의 출력신호를 입력으로 갖는 제1 낸드게이트와,
    상기 제1 낸드게이트의 출력신호를 반전시켜 상기 로우-액티브구간신호로 출력하기 위한 제1 인버터
    를 구비하는 것을 특징으로 하는 반도체메모리소자.
  6. 제4항 또는 제5항에 있어서,
    상기 에지 감지부는,
    상기 로우-액티브구간신호를 지연 및 반전시키기 위한 반전/지연부와,
    상기 로우-액티브구간신호와 상기 반전/지연부의 출력신호를 입력을 갖는 제1 노어게이트와,
    상기 제1 노어게이트의 출력신호를 지연시켜 상기 구간 종료신호로 출력하기 위한 인버터체인
    을 구비하는 것을 특징으로 하는 반도체메모리소자.
  7. 제6항에 있어서,
    상기 인버터체인은 직렬 연결된 제2 및 제3 인버터로 구현되는 것을 특징으로 하는 반도체메모리소자.
  8. 제7항에 있어서,
    상기 지연부 인버터와, 저항과, 커패시터를 복수개 구비하는 것을 특징으로 하는 반도체메모리소자.
  9. 제8항에 있어서,
    상기 반전/지연부는 홀수개의 인버터와, 저항과, 커패시터를 구비하는 것을 특징으로 하는 반도체메모리소자.
  10. 제4항에 있어서,
    상기 로우-액티브 구간 보장신호 생성부는,
    상기 로우액티브신호에 응답하여 출력신호를 활성화시키고, 상기 구간 종료신호에 응답하여 출력신호를 비활성화시키는 입력부와,
    파워업신호에 응답하여 상기 입력부의 출력노드를 초기화시키기 위한 초기화부와,
    상기 입력부의 출력신호를 래치하기 위한 래치부와,
    상기 래치부의 출력신호를 반전시켜 상기 로우-액티브 구간 보장신호를 출력하기 위한 제1 인버터
    를 구비하는 것을 특징으로 하는 반도체메모리소자.
  11. 제10항에 있어서,
    상기 입력부는,
    상기 로우액티브신호를 반전시키기 위한 제2 인버터와,
    상기 제2 인버터의 출력신호를 게이트 입력으로 가지며 제1 전원전압과 출력노드 사이에 소스-드레인 경로를 갖는 PMOS트랜지스터와,
    상기 구간 종료신호를 게이트 입력으로 가지며 상기 출력노드와 제2 전원전압 사이에 드레인-소스 경로를 갖는 제1 NMOS트랜지스터
    를 구비하는 것을 특징으로 하는 반도체메모리소자.
  12. 제11항에 있어서,
    상기 초기화부는 상기 파워업신호를 게이트 입력으로 가지며 상기 출력노드 와 제2 전원전압 사이에 드레인-소스 경로를 갖는 제2 NMOS트랜지스터를 구비하는 것을 특징으로 하는 반도체메모리소자.
  13. 제12항에 있어서,
    상기 래치부는 크로스 커플드된 제3 및 제4 인버터를 구비하는 것을 특징으로 하는 반도체메모리소자.
  14. 제1항 또는 제4항에 있어서,
    상기 컬럼-액티브 구간 보장신호 생성부는,
    상기 컬럼액티브신호에 응답하여 출력신호를 활성화시키고, 컬럼 액세스 동작의 종료를 알리는 버스트 종료신호에 응답하여 출력신호를 비활성화시키는 입력부와,
    파워업신호에 응답하여 상기 입력부의 출력노드를 초기화시키기 위한 초기화부와,
    상기 입력부의 출력신호를 래치하기 위한 래치부와,
    상기 래치부의 출력신호를 반전시켜 상기 컬럼-액티브 구간 보장신호로 출력하기 위한 제1 인버터
    를 구비하는 것을 특징으로 하는 반도체메모리소자.
  15. 제14항에 있어서,
    상기 입력부는,
    상기 컬럼액티브신호를 반전시키기 위한 제2 인버터와,
    상기 제2 인버터의 출력신호를 게이트 입력으로 가지며 제1 전원전압과 출력노드 사이에 소스-드레인 경로를 갖는 PMOS트랜지스터와,
    상기 버스트 종료신호를 게이트 입력으로 가지며 상기 출력노드와 제2 전원전압 사이에 드레인-소스 경로를 갖는 제1 NMOS트랜지스터
    를 구비하는 것을 특징으로 하는 반도체메모리소자.
  16. 제15항에 있어서,
    상기 초기화부는,
    상기 파워업신호를 게이트 입력으로 가지며 상기 출력노드와 제2 전원전압 사이에 드레인-소스 경로를 갖는 제2 NMOS트랜지스터
    를 구비하는 것을 특징으로 하는 반도체메모리소자.
  17. 제16항에 있어서,
    상기 래치부는 크로스 커플드된 제3 및 제4 인버터를 구비하는 것을 특징으 로 하는 반도체메모리소자.
  18. 제1항, 제4항, 제9항 중 어느 한 항에 있어서,
    상기 액티브 구동신호 생성부,
    상기 로우-액티브 구간 보장신호와 상기 컬럼-액티브 구간 보장신호를 입력으로 갖는 상기 제1 노어게이트와,
    상기 제1 노어게이트의 출력신호를 반전시키기 위한 제1 인버터와,
    상기 제1 인버터의 출력신호를 소정시간 지연시키기 위한 지연부와,
    상기 제1 인버터 및 지연부의 출력신호를 입력으로 갖는 제2 노어게이트와,
    상기 제2 노어게이트의 출력신호를 반전시켜 상기 액티브 구동신호로 출력하기 위한 제2 인버터
    를 구비하는 것을 특징으로 하는 반도체메모리소자.
KR1020040089322A 2004-11-04 2004-11-04 내부전원 공급장치를 구비하는 반도체메모리소자 KR100623615B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040089322A KR100623615B1 (ko) 2004-11-04 2004-11-04 내부전원 공급장치를 구비하는 반도체메모리소자
US11/139,608 US7414898B2 (en) 2004-11-04 2005-05-31 Semiconductor memory device with internal power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040089322A KR100623615B1 (ko) 2004-11-04 2004-11-04 내부전원 공급장치를 구비하는 반도체메모리소자

Publications (2)

Publication Number Publication Date
KR20060040107A true KR20060040107A (ko) 2006-05-10
KR100623615B1 KR100623615B1 (ko) 2006-09-19

Family

ID=36261656

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040089322A KR100623615B1 (ko) 2004-11-04 2004-11-04 내부전원 공급장치를 구비하는 반도체메모리소자

Country Status (2)

Country Link
US (1) US7414898B2 (ko)
KR (1) KR100623615B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100902059B1 (ko) * 2008-02-13 2009-06-15 주식회사 하이닉스반도체 반도체 메모리 장치의 내부 전압 생성 회로

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102203867B (zh) * 2008-10-01 2014-02-26 阿尔特拉公司 具有软错误翻转抗扰性的易失性存储器元件
KR101001145B1 (ko) * 2008-12-26 2010-12-17 주식회사 하이닉스반도체 상변환 메모리 장치의 내부전압 생성회로 및 생성방법
JP6106043B2 (ja) 2013-07-25 2017-03-29 ルネサスエレクトロニクス株式会社 半導体集積回路装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60115094A (ja) * 1983-11-16 1985-06-21 Fujitsu Ltd ダイナミツクランダムアクセスメモリ装置
JP2000163961A (ja) * 1998-11-26 2000-06-16 Mitsubishi Electric Corp 同期型半導体集積回路装置
JP2004022117A (ja) * 2002-06-19 2004-01-22 Renesas Technology Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100902059B1 (ko) * 2008-02-13 2009-06-15 주식회사 하이닉스반도체 반도체 메모리 장치의 내부 전압 생성 회로

Also Published As

Publication number Publication date
KR100623615B1 (ko) 2006-09-19
US20060092745A1 (en) 2006-05-04
US7414898B2 (en) 2008-08-19

Similar Documents

Publication Publication Date Title
KR100670731B1 (ko) 반도체메모리소자
KR100426443B1 (ko) 딥 파워다운 제어 회로
US7498866B2 (en) High voltage pumping device
KR100691485B1 (ko) 액티브 모드시에 전류소모를 줄일 수 있는 반도체 메모리장치
KR100567916B1 (ko) 반도체 메모리 소자의 전원 공급 장치 및 방법
US6778460B1 (en) Semiconductor memory device and method for generation of core voltage
KR100557590B1 (ko) 반도체 메모리 장치의 오토 리프레시 제어회로
KR100968156B1 (ko) 전원제어회로 및 이를 이용한 반도체 메모리 장치
KR20050105587A (ko) 오버드라이버의 구동력을 조절하는 반도체 메모리 소자
JP2006147124A (ja) 半導体メモリ装置
KR19990003680A (ko) 데이터 입출력 마스크 입력버퍼의 전류소모를 감소시키기 위한 제어부를 구비하는 동기식 반도체 메모리장치
KR100573828B1 (ko) 셀데이터의 손실을 방지하기 위한 반도체 메모리 소자
KR100623615B1 (ko) 내부전원 공급장치를 구비하는 반도체메모리소자
KR100798764B1 (ko) 반도체 메모리 소자 및 그 내부 전압 생성 방법
JP4005279B2 (ja) Ｄｒａｍ装置及びそれのセンシング方法
KR100816729B1 (ko) 코어전압 생성 장치 및 그를 포함하는 반도체 메모리 장치
KR100652797B1 (ko) 반도체 메모리 소자의 센스앰프 오버드라이버 제어회로 및그 제어 방법
JP2001023375A (ja) メモリ装置及びこれのデータ書き込み及び読み出し方法
KR100733473B1 (ko) 비트라인 오버 드라이빙 구조를 가진 반도체 메모리 소자및 그 구동방법
KR100403320B1 (ko) 셀프 리프레쉬 동작시 오버드라이빙 제어장치
KR20160115484A (ko) 전원 구동 회로 및 이를 포함하는 반도체 장치
KR20060070755A (ko) 내부전원 발생장치를 구비하는 반도체메모리소자
KR100670709B1 (ko) 저전력 파워 소모를 갖는 반도체메모리소자
KR100991384B1 (ko) 반도체 메모리 소자와 그의 동작 방법
KR100554984B1 (ko) 반도체 메모리 소자의 액티브 전압 발생장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120824

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130822

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140822

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150824

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160822

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170824

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180822

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190826

Year of fee payment: 14