KR20060034160A - 배선기판을 이용한 반도체 패키지 - Google Patents

배선기판을 이용한 반도체 패키지 Download PDF

Info

Publication number
KR20060034160A
KR20060034160A KR1020040083315A KR20040083315A KR20060034160A KR 20060034160 A KR20060034160 A KR 20060034160A KR 1020040083315 A KR1020040083315 A KR 1020040083315A KR 20040083315 A KR20040083315 A KR 20040083315A KR 20060034160 A KR20060034160 A KR 20060034160A
Authority
KR
South Korea
Prior art keywords
wiring board
semiconductor chip
semiconductor package
electrode
semiconductor
Prior art date
Application number
KR1020040083315A
Other languages
English (en)
Inventor
신무섭
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040083315A priority Critical patent/KR20060034160A/ko
Publication of KR20060034160A publication Critical patent/KR20060034160A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

배선기판을 이용한 반도체 패키지가 제공된다. 상기 반도체 패키지는 반도체 칩의 활성면에 형성되는 전극 패드들의 위치에 대응하는 윈도우들을 갖는 배선기판을 구비한다. 또한, 상기 반도체 패키지는 상기 반도체 칩의 가장자리를 덮는 돌출부를 갖는 봉합부를 구비한다. 상기 돌출부는 상기 반도체 칩에 전기적으로 접속되는 모 기판에 기계적으로 접속되어 상기 모 기판 및 반도체 칩 사이의 접착력을 향상시킨다.
배선기판, 반도체 패키지, 윈도우, 전극 패드, 수지봉합부, 모 기판

Description

배선기판을 이용한 반도체 패키지{Semiconductor package using circuit board}
도 1은 종래기술에 따른 중심 부분에 윈도우가 형성된 배선기판을 보여주는 평면도이다.
도 2는 도 1의 배선기판을 이용한 반도체 패키지를 보여주는 단면도이다.
도 3은 본 발명의 제1 실시예에 따른 다수개의 윈도우가 형성된 배선기판을 보여주는 평면도이다.
도 4는 도 3의 배선기판을 이용한 반도체 패키지를 보여주는 단면도이다.
도 5는 본 발명의 제2 실시예에 따른 배선기판을 이용한 반도체 패키지를 보여주는 단면도이다.
도 6은 본 발명의 제3 실시예에 따른 배선기판을 이용한 반도체 패키지를 보여주는 단면도이다.
* 도면의 주요 부분에 대한 설명 *
10, 110, 210, 310 : 반도체 칩 20, 120, 320 : 배선기판
21, 121, 220 : 절연층 22, 122a, 122b, 222a : 윈도우
23, 123, 223 : 배선 패턴 24, 124, 224 : 기판 패드
25, 125, 225 : 보호층 26, 126, 226 : 솔더 볼 패드
27, 127, 227 : 탄성중합체 28, 128 : 접속 구멍
40, 140, 240, 340 : 본딩 와이어 51, 151, 251 : 제 1 봉합부
53, 153, 253: 제 2 봉합부 60, 160, 260, 360 : 솔더 볼
353: 봉합부 370 : 모 기판
100, 200, 300, 400 : 반도체 패키지
본 발명은 배선기판을 이용한 반도체 패키지에 관한 것으로, 더욱 상세하게는 배선기판과 반도체 칩 사이의 전기적 연결을 위하여 상기 배선 기판 내에 형성된 다수개의 윈도우를 갖는 배선기판을 이용한 반도체 패키지에 관한 것이다. 또한, 본 발명은 반도체 패키지의 봉합부에 돌출부를 구비하여 모 기판과 반도체 패키지 사이의 접착력을 향상시키는 반도체 패키지에 관한 것이다.
오늘날 전자산업의 추세는 더욱 경량화, 소형화, 고속화, 다기능화, 고성능화되고 높은 신뢰성을 갖는 제품을 저렴하게 제조하는 것이다. 이와 같은 제품 설계의 목표 달성을 가능하게 하는 중요한 기술 중의 하나가 바로 패키지 조립 기술이며, 이에 따라 근래에 개발된 패키지 중의 하나가 볼 그리드 어레이(Ball Grid Array; BGA) 패키지이다. BGA 패키지는 통상적인 플라스틱 패키지에 비하여, 모 기판(mother board)에 대한 실장 면적을 축소시킬 수 있고, 전기적 특성이 우수하 다는 장점들을 갖고 있다.
BGA 패키지는 통상적인 플라스틱 패키지와 달리 리드 프레임 대신에 인쇄회로기판을 사용한다. 인쇄회로기판은 반도체 칩이 접착되는 면의 반대쪽 전면을 솔더 볼(solder ball)들의 형성 영역으로 제공할 수 있기 때문에, 모 기판에 대한 실장 밀도 면에서 유리한 점이 있다. 그러나, 인쇄회로기판의 크기를 축소하는 데는 근본적으로 한계를 안고 있다. 즉, 반도체 칩의 실장을 위하여 회로 배선이 형성되지 않은 영역을 필요로 하기 때문에, 인쇄회로기판의 크기는 여전히 반도체 칩의 크기보다 클 수밖에 없다. 이러한 사정에서 제안된 것이 소위 칩 크기의 패키지(Chip Scale Package; CSP)이다.
CSP는 최근 몇 년 사이에 미국, 일본, 한국 등의 십수개의 회사로부터 여러 유형들이 소개되어 왔으며, 현재도 개발이 활발히 진행되고 있다. 대표적인 CSP 중의 하나가 배선기판(tape circuit board)을 이용한 BGA 패키지이다. 배선기판과, 배선기판에 부착되는 반도체 칩 간의 전기적 연결 방법은 빔 리드 본딩(beam lead bonding) 방법과 와이어 본딩(wire bonding) 방법이 일반적으로 사용된다.
도 1은 종래의 배선기판을 도시한 평면도이고, 도 2는 도 1의 배선기판을 사용하여 와이어 본딩 방법으로 본딩된 BGA 패키지(100)를 보여주는 단면도이다. 도 1 및 도 2를 참조하면, 중심 부분을 관통하고 소정의 길이를 갖는 윈도우(22; window)가 형성된 배선기판(20)의 하부면에 반도체 칩(10)이 부착되고, 반도체 칩(10)과 배선기판의 윈도우(22)에 인접한 배선 패턴(23)이 본딩 와이어(40; bonding wire)에 의해 전기적으로 접속된다. 배선기판의 윈도우(22)에 노출된 본딩 와이어 (40)와, 반도체 칩(10)의 외곽은 액상의 봉합재(encapsulant)로 봉합되어 수지 봉합부(51, 53)로 형성된다. 그리고, 배선기판(20)의 상부면에 형성된 접속 구멍(28; connect hole)을 통하여 노출된 배선 패턴(23) 부분에 솔더 볼(60; solder ball)이 접속된 구조를 갖는다. 이하의 수지 봉합부(51, 53)에 대한 설명에 있어서, 윈도우(22)를 봉합하는 부분을 제 1 수지 봉합부(51)라 하고, 반도체 칩(10)의 외곽을 봉합하는 부분을 제 2 수지 봉합부(53)라 하다.
한편, 배선기판(20)은 상기 윈도우(22)와 자기정렬된 개구부를 갖는 절연층 (21)와, 절연층 (21)의 상부면에 형성된 배선 패턴(23)을 포함한다. 배선 패턴(23)은 윈도우(22)에 근접하게 형성되어 반도체 칩의 전극 패드(12)와 연결되는 기판 패드(24)와, 기판 패드(24)와 연결되며 솔더 볼(60)이 형성되는 솔더 볼 패드(26; solder ball pad)를 포함한다. 기판 패드(24)와, 솔더 볼 패드(26)를 제외한 절연층 (21)의 상부면은 포토솔더레지스트(Photo Solder Resist; PSR)로 이루어진 보호층(25; protecting layer)으로 덮여진다. 그리고, 절연층 (21)의 하부면에 반도체 칩(10)이 부착될 수 있도록 완충성을 갖는 탄성중합체(27; elastic polymer)가 부착된다.
한편, 배선기판의 기판 패드(24)와 반도체 칩의 전극 패드(12)를 연결하는 본딩 와이어(40)가 배선기판(20)의 상부면보다 높도록 돌출되기 때문에, 디스펜서(dispenser)를 이용하여 액상의 봉합재를 도포하여 윈도우(22)를 봉합하면 제 1 수지 봉합부(51)는 배선기판(20)의 상부면에 대하여 볼록하게 형성된다.
이와 같은 배선기판을 이용한 BGA 패키지는 기존의 리드 온 칩용 리드 프레 임에 대응하는 센터 패드형 반도체 칩에 그대로 적용할 수 있어 DRAM 분야의 패키지 솔루션을 제공한다. 최근의 DRAM은 그 속도가 GHz 단위에 육박할 정도로 고속화 경향을 보이고 있으며 미세공정의 도입에 따라 반도체 칩의 크기 또한 소형화되고 있으나 고집적 반도체 제품의 경우 반도체 칩의 크기가 상당히 커지는 경우도 많이 있다.
먼저, 반도체 칩의 크기가 축소될 경우, 반도체 칩의 활성면의 중심부분에 전극 패드를 형성하는 데는 한계가 있다.
반대로, 고집적화에 따른 반도체 칩의 크기가 상당히 커질 경우, 반도체 칩의 중심부분에만 전극 패드가 형성될 경우, 반도체 칩의 가장자리 부분까지 전원 공급이 원활하지 못한 불량이 발생될 수 있다.
또한, 종래의 BGA 패키지는 솔더 볼을 통하여 기계적/전기적으로 모 기판과에 연결된다. 그러나, 이러한 솔더 볼만의 접속은 패키지와 모 기판 사이의 기계적 접착력에 있어 문제가 있을 수 있다. 즉, 심한 기계적 충격에 의해 패키지가 모 기판으로부터 분리되는 경우가 발생할 수 있다.
따라서, 본 발명의 목적은 반도체 칩의 활성면에 형성되는 전극 패드의 위치에 관계없이 전기적 성능 및 외형의 크기를 개선시키기에 적합한 반도체 패키지를 제공하는 데 있다.
또한, 본 발명의 다른 목적은 패키지와 모 기판 사이의 기계적 접착력을 향상시키기에 적합한 반도체 패키지를 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명의 일 양태에 따른 반도체 패키지는 활성면의 중앙 부분에 형성된 복수개의 제 1 전극 패드와 상기 활성면의 가장자리 영역에 형성된 제 2 전극 패드를 갖는 반도체 칩을 구비한다. 상기 반도체 칩의 활성면에 배선기판의 일면이 부착된다. 상기 배선 기판은 제 1 전극 패드가 노출되도록 형성된 윈도우를 구비하고, 그 외곽에 의해 상기 제 2 전극 패드가 노출되도록 하다. 상기 제 1 및 제 2 전극 패드와 상기 배선기판은 복수개의 연결수단에 의해 전기적으로 연결된다. 상기 배선기판의 다른 일면에는 복수개의 외부전극이 형성되어 있다.
본 발명의 몇몇 실시예들에서, 상기 윈도우는 제1 봉합부로 채워질 수 있다. 또한, 상기 제1 봉합부는 상기 제 1전극 패드와 이에 대응하는 상기 연결수단을 외부로부터 보호한다.
본 발명의 다른 실시예들에서, 상기 제 2전극 패드와 이에 대응하는 상기 연결수단 및 상기 반도체 칩은 제2 봉합부에 의해 보호된다. 상기 제2 봉합부는 상기 배선기판의 외부전극방향에 돌출부를 구비한다.
본 발명의 또 다른 실시예들에서, 상기 연결수단은 본딩 와이어일 수 있다.
본 발명의 또 다른 실시예들에서, 상기 외부 전극은 솔더 볼일 수 있다.
상기 다른 목적을 달성하기 위하여 본 발명의 다른 양태에 따른 반도체 패키지는 활성면의 중앙 부분에 형성된 복수개의 전극 패드를 갖는 반도체 칩과 상기 반도체 칩의 활성면에 그 일면이 부착되는 배선기판을 구비한다. 상기 전극 패드와 상기 배선기판은 복수개의 연결수단에 의해 전기적으로 연결된다. 상기 배선기판의 다른 일면에는 복수개의 외부전극이 형성된다. 상기 반도체 칩은 봉합부에 의해 보호되며, 봉합부는 상기 배선기판의 외부전극방향에 돌출부를 구비한다. 상기 돌출부 및 상기 외부 전극에는 모 기판이 기계적으로 접속된다.
본 발명의 몇몇 실시예들에서, 상기 돌출부는 배선기판에 접착제를 개재하여 연결된다.
본 발명의 다른 실시예들에서, 상기 연결수단은 본딩 와이어일 수 있다.
본 발명의 또 다른 실시예들에서, 상기 외부 전극은 솔더 볼일 수 있다. 상기 외부 전극은 배선기판에 전기적으로 연결될 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
도 3은 본 발명의 제1 실시예에 따른 다수개의 윈도우를 갖는 배선기판을 보여주는 평면도이다. 도 3을 참조하면, 본 발명의 실시예에 따른 배선기판(120)은 다수개의 윈도우(122a, 122b)가 형성된 절연층(121)과, 절연층 (121)의 상부면에 형성된 배선 패턴(123)을 포함한다. 소정의 패턴으로 형성된 배선 패턴(123)은 윈도우(122a, 122b)에 근접한 기판 패드(124)와, 기판 패드(124)와 연결된 솔더 볼 패드(126)를 포함한다. 절연층 (121)의 상부면에 형성된 배선 패턴(123)의 산화를 방지하기 위해서, 절연층(121) 및 배선 패턴(123)은 보호층(125)으로 덮여진다. 상기 기판 패드(124)와 솔더 볼 패드(126)는 상기 보호층(125)을 관통하는 접속 구멍들(도 3의 128)을 통하여 노출된다. 보호층(125)은 포토솔더레지스트(PSR)로 이루 어진다. 상기 노출된 기판 패드(124)와 솔더 볼 패드(126)의 표면은 본딩성을 좋게 하기 위해서 도금층(도시안됨)으로 코팅된다. 도금층은 주로 니켈(Ni) 또는 금(Au)과 같은 금속층일 수 있다. 그리고, 절연층 (121)의 하부면에 반도체 칩(110)의 활성면이 부착될 수 있도록 탄성중합체(127)가 부착된다.
예컨대 본 발명의 실시예에 따른 배선기판(120)은 약 75㎛ 두께의 절연층 (121)의 상부면에 18㎛ 내지 35㎛ 두께의 구리(Cu) 또는 금(Au) 박판(foil)으로 배선 패턴(123)을 형성한다. 절연층 (121)의 상부면에 25㎛ 내지 45㎛ 두께로 보호층(125)이 형성된다. 그리고, 절연층 (121)의 하부면에 약 50㎛ 두께로 탄성중합체(127)가 부착된다.
특히, 본 발명에 따른 배선기판(120)은, 반도체 칩의 활성면에 형성되는 전극 패드의 자유도를 부여할 수 있도록 전극 패드가 형성된 영역에 대응되게 윈도우(122a, 122b)들이 형성되어 있다. 즉, 배선기판(120)에 형성된 윈도우(122a, 122b)는, 배선기판(120)의 중심부분에 형성된 제 1 윈도우(122a)와, 제 1 윈도우(122a)와 이격된 위치에 형성된 제 2 윈도우(122b)를 포함한다. 본 발명의 실시예에서는 제 1 윈도우(122a)의 양측에 두 개의 제 2 윈도우(122b)가 형성된 예를 개시하였지만, 다양한 변형예가 가능하다.
이와 같은 구조를 갖는 배선기판(120)을 이용한 본 발명에 따른 반도체 패키지(200)가 도 4에 도시되어 있다. 도 4를 참조하면, 배선기판(120)의 하부면 즉 탄성 중합체(127)의 하부면에 반도체 칩(110)의 활성면을 부착하되, 반도체 칩의 전극 패드(112a, 112b)가 배선기판의 윈도우들(122a, 122b)을 통하여 노출되도록 부착한다. 반도체 칩(110)은 활성면의 중심 부분을 따라서 형성된 제 1 전극 패드(112a)와, 제 1 전극 패드(112a)와 이격되어 반도체 칩(110)의 가장자리에 위치하는 제 2 전극 패드(112b)를 포함하며, 대부분의 전극 패드는 활성면의 중심 부분에 배치될 수 있다. 제 2 전극 패드(112b)는 제 1 전극 패드(112a)로는 단자가 부족한 경우에 반도체 칩(110)의 중심부분이 아닌 다른 부분에 형성된 신호 단자일 수도 있고, 반도체 칩(110)의 가장자리 부분으로 전원을 안정적으로 공급할 수 있는 별도의 파워/그라운드(power/ground) 단자일 수도 있다. 이때, 제 1 전극 패드(112a)들은 제 1 윈도우(122a)를 통하여 외부로 노출되고, 제 2 전극 패드(112b)들은 제 2 윈도우(122b)를 통하여 외부로 노출된다.
윈도우(122a, 122b)를 통하여 노출된 반도체 칩의 전극 패드들(112a, 112b)과 배선기판의 기판 패드들(124)은 본딩 와이어(140)에 의해 전기적으로 연결된다. 본딩 와이어(140)로는 금(Au)을 사용하는 것이 바람직하다.
상기 본딩 와이어들(140), 기판 패드들(124) 및 전극 패드들(112a, 112b)은 외부의 불순물들에 의한 오염으로부터 보호하기 위해서 상기 윈도우들(122a, 122b)을 채우는 제1 봉합부(151)로 덮여진다. 상기 제1 봉합부(151)는 에폭시 성형 화합물(epoxy molding compound)로 형성될 수 있다. 또한, 반도체 칩(110)은 제 2 봉합부(153)로 덮여진다. 이때, 제 2 봉합부(153)는 반도체 칩(110)이 부착된 배선기판(120)의 하부면 전체를 덮을 뿐만 아니라, 배선기판(120)의 상부면의 가장자리 부분도 덮을 수 있다. 결과적으로 배선기판(120)의 상부면의 가장자리 부분에 제 2 봉합부(153)의 돌출부(153p)가 제공될 수 있다. 상기 제 2 봉합부(153) 역시 상기 제1 봉합부(151)와 마찬가지로 에폭시 성형 화합물로 형성될 수 있다. 결과적으로, 상기 제 1 및 제 2 봉합부들(151, 153)은 동시에 형성될 수 있다.
그리고, 상기 보호층(125)을 관통하는 접속 구멍들(128)을 통하여 노출된 솔더 볼 패드들(126)에 솔더 볼들(160)이 접속된다. 즉, 접속 구멍들(128)을 통하여 노출된 솔더 볼 패드들(126)에 플럭스(flux)를 도포한 후 솔더 볼을 올리고 리플로우(reflow)시킴으로써 솔더 볼(160)이 솔더 볼 패드(126)에 융착된다. 솔더 볼(160) 대신에 니켈(Ni) 또는 금(Au) 범프가 형성될 수 있다.
한편, 솔더 볼(160)이 외부 회로기판에 실장될 수 있도록, 솔더 볼(160)은 제 1 봉합부(151) 및 제2 봉합부(153)의 돌출부(153p) 보다는 높은 위치에 있어야 한다. 그 이유는 반도체 패키지(200)가 외부 회로기판에 실장될 때, 제 1 봉합부(151)가 외부 회로기판에 접촉되어 신뢰성 불량을 일으키는 것을 방지하기 위해서이다. 그런데, 솔더 볼(160)이 외부 회로기판과 결합될 때 그 높이가 감소된다. 따라서, 제 1 봉합부(151) 및 제2 봉합부(153)의 돌출부(153p)는 솔더 볼(160)의 높이 감소를 고려 하여 상기 솔더 볼(160)보다 낮고 균일한 높이를 갖도록 형성되어야 한다. 결과적으로, 상기 제 1 봉합부(151) 및 상기 제2 봉합부(153)의 돌출부(153p)는 상기 솔더 볼들(160)이 외부 회로기판에 실장될 때 지지대 역할을 함으로써 균일한 실장 높이를 확보할 수 있음은 물론 상기 외부 회로기판에 대하여 상기 반도체 패키지(200)가 기울어지는 현상을 방지할 수 있다.
본 발명의 제1 실시예의 반도체 패키지의 구조를 따르면 반도체 칩의 활성면에 형성된 전극 패드들의 영역에 대응되게 윈도우들이 형성된 배선기판을 사용하여 반도체 패키지를 구현함으로써, 반도체 칩의 전극 패드 위치에 자유도를 부여할 수 있다
도 5는 본 발명의 제2 실시예에 따른 배선기판을 이용한 반도체 패키지의 단면도이다. 도 5를 참조하면, 본 발명의 실시예에 따른 반도체 패키지(300)의 배선기판은 윈도우(222a)가 형성된 절연층 (221)와, 절연층 (221)의 상부면에 형성된 배선 패턴(223)을 포함한다. 소정의 패턴으로 형성된 배선 패턴(223)은 윈도우(222a)에 근접하게 형성된 기판 패드(224)와, 기판 패드(224)와 연결된 솔더 볼 패드(226)를 포함한다. 제 1 실시예와 달리 배선기판의 가장자리에도 기판 패드(224)와 기판 패드(224)에 연결된 솔더 볼 패드(226)가 추가로 제공된다.
절연층 (221)의 상부면에 형성된 배선 패턴(223)의 산화를 방지하기 위해서, 상기 절연층(221)의 상부면 및 배선 패턴(223)은 보호층(225)으로 덮여진다. 상기 솔더 볼 패드(226) 및 기판 패드(224)는 상기 보호층(225)을 관통하는 접속 구멍들에 의해 노출된다. 그리고, 절연층 (221)의 하부면에 반도체 칩(210)의 활성면이 부착될 수 있도록 탄성중합체(227)가 부착된다.
본 발명에 따른 배선기판(220)은, 반도체 칩의 활성면에 형성되는 전극 패드의 자유도를 부여할 수 있도록 전극 패드가 형성된 영역에 대응되게 윈도우(222a)가 형성되어 있을 뿐만 아니라, 배선기판의 가장자리에도 기판 패드(224)와, 기판 패드(224)에 연결된 솔더 볼 패드(226)를 더 포함한다. 본 실시예에서는 하나의 윈도우(222a) 가 형성된 예를 개시하였지만, 복수개의 윈도우를 포함하는 다양한 변형예가 가능하다.
배선기판(220)의 하부면 즉 탄성 중합체(227)의 하부면에 반도체 칩(210)의 활성면을 부착하되, 반도체 칩(210)의 일부의 전극 패드(212a)가 배선기판의 윈도우(222a)을 통하여 외부로 노출되게 부착한다. 또한 반도체 칩의 다른 일부의 전극 패드(212a)는 배선 기판의 외곽에 의해 노출되도록 부착한다. 즉, 전극 패드들(212a)은 반도체 칩(210)의 활성면의 중앙 부분과 가장자리에 분포되어 있다.
반도체 칩(210)의 전극 패드들(212a)과 배선기판의 기판 패드들(224)은 본딩 와이어(240)에 의해 전기적으로 연결된다. 상기 윈도우(222a)에 의해 노출된 전극 패드들(212a) 및 이에 인접한 기판 패드들(224)과 아울러서 이들을 전기적으로 접속시키는 본딩 와이어들(240)은 외부의 오염으로부터 보호하기 위해서, 윈도우들(122a)을 채우는 제 1 봉합부(251)로 덮여진다. 또한, 반도체 칩(210)은 제 2 봉합부(253)로 보호된다. 이때, 제 2 봉합부(253)는 반도체 칩(210)이 부착된, 배선기판(220)의 하부면 전체를 보호한다. 또한 제 2 봉합부(253)는 솔더 볼이 부착된 배선기판(220)의 상부면의 외곽에 노출된 기판 패드(224), 전극 패드(212a) 및 본딩 와이어(240)를 외부 오염으로부터 보호한다. 결과적으로 배선기판(220)의 상부면의 가장자리 부분에 제 2 봉합부(253)의 돌출부(253p)가 형성된다. 상기 제 1 봉합부(251) 및 제 2 봉합부(253)는 모두 에폭시 성형 화합물로 형성될 수 있다.
그리고, 배선기판(220)의 상부면에 형성된 접속 구멍을 통하여 노출된 솔더 볼 패드(226)에 솔더 볼(260)이 접속된다. 제 1 봉합부(251) 및 제2 봉합부(253)의 돌출부(253p)는 제1 실시예와 마찬가지로 솔더 볼(260)의 높이 감소를 고려하여 상기 솔더 볼(260)보다 낮고 균일한 높이를 갖도록 형성되어야 한다. 이에 더하여, 상기 제 1 및 제 2 봉합부들(251, 253) 역시 상기 솔더 볼들(260)이 외부 회로기판에 실장될 때 지지대 역할을 할 수 있다. 따라서, 상기 반도체 패키지(300)의 균일한 실장 높이를 확보할 수 있음은 물론 상기 외부 회로기판에 대하여 상기 반도체 패키지(300)가 기울어지는 현상을 방지할 수 있다.
본 발명의 제2 실시예의 반도체 패키지의 구조를 따르면, 반도체 칩의 활성면의 가장자리에 형성된 전극 패드들의 영역을 노출시킬 수 있도록 형성된 배선기판을 사용하여 반도체 패키지를 구현함으로써, 반도체 칩의 전극 패드 위치에 자유도를 부여할 수 있다. 또한 제 1 실시예 대비 배선기판의 면적을 반도체 칩의 면적보다 작게할 수 있어, 반도체 패키지의 크기를 감소시키는 데 도움이 된다.
도 6은 본 발명의 제3 실시예에 따른 배선기판을 이용한 반도체 패키지 의 단면도이다. 도 5를 참조하면, 본 실시예에 따른 반도체 패키지(400)의 배선기판(320)의 일 표면에 반도체 칩(310)의 활성면을 부착하되, 반도체 칩의 전극 패드(312a)는 배선 기판의 외곽에 의해 노출되도록 배치된다. 반도체 칩(310)의 전극 패드들(312a)과 배선기판의 기판 패드들(324a)은 본딩 와이어(340)에 의해 전기적으로 연결된다. 반도체 칩(310)은 봉합부(353)로 보호된다. 이때, 봉합부(353)는 반도체 칩(310)을 완전히 덮을 수 있다. 즉, 상기 봉합부(353)는 반도체 칩(310)의 배면(310b) 및 측면(310s)과 아울러서 상기 전극 패드들(312a), 본딩 와이어들(340) 및 기판 패드들(324a)을 완전히 덮는다. 결과적으로 배선기판(320)의 가장자리 부분에 봉합부(353)의 돌출부(353p)가 형성된다. 상기 봉합부(353)는 에폭시 성형 화합물로 형성될 수 있다. 그리고, 상기 기판 패드들(324a)은 연장되어 상기 배 선기판(320)의 중심부에 위치하는 솔더볼 패드들(324b)과 전기적으로 연결된다. 상기 솔더볼 패드들(324b)은 솔더 볼(360)에 접속되어 반도체 패키지 (400)을 완성한다.
반도체 패키지 (400)은 모 기판 (370)에 부착된다. 이때 반도체 패키지 (400)은 솔더 볼(360)을 통하여 기계적/전기적으로 모 기판(370)에 연결된다. 또한, 봉합부(353)의 돌출부(353p)도 접착제(미도시)에 의해 모 기판(370)에 기계적으로 접속된다. 따라서 종래기술의 솔더 볼만의 접속보다 기계적 접착력이 향상된다.
이와 같이 반도체 패키지의 솔더 볼 및 봉합부의 돌출부를 통한 모 기판과의 연결이 상기 제1 및 제2 실시예의 반도체 패키지에서도 가능하다는 것은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다.
한편, 본 명세서와 도면에 개시된 본 발명의 실시예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다.
본 발명의 구조를 따르면 반도체 칩의 활성면에 형성된 전극 패드들의 영역에 대응되게 윈도우들이 형성된 배선기판을 사용하여 반도체 패키지를 구현함으로써, 반도체 칩의 전극 패드 위치에 자유도를 부여할 수 있다.
본 발명의 다른 구조를 따르면 반도체 칩의 활성면의 가장자리에 형성된 전극 패드들의 영역을 노출시킬 수 있도록 형성된 배선기판을 사용하여 반도체 칩의 전극 패드 위치에 자유도를 부여하는 것 외에 반도체 패키지의 크기를 감소시킬 수 있다.
한편, 반도체 패키지는 솔더 볼 및 수지 봉지부의 돌출부를 통하여 모 기판에 기계적으로 접속된다. 따라서 종래기술의 솔더 볼만의 접속보다 기계적 접착력이 향상된다.

Claims (10)

  1. 활성면의 중앙 부분에 형성된 복수개의 제 1 전극 패드와, 상기 활성면의 가장자리 영역에 형성된 제 2 전극 패드를 갖는 반도체 칩;
    상기 반도체 칩의 활성면에 그 일면이 부착되며, 상기 제 1 전극 패드가 노출되도록 형성된 윈도우를 구비하고, 그 외곽에 의해 상기 제 2 전극 패드가 노출되도록 하는 배선기판;
    상기 제 1 및 제 2 전극 패드와 상기 배선기판을 전기적으로 연결하는 복수개의 연결수단; 및
    상기 배선기판의 다른 일면에 형성된 복수개의 외부전극을 포함하는 것을 특징으로 하는 반도체 패키지.
  2. 제 1항에 있어서, 상기 윈도우를 채우며, 상기 제 1전극 패드와 이에 대응하는 상기 연결수단을 외부로부터 보호하는 제1 봉합부; 및
    상기 제 2전극 패드와 이에 대응하는 상기 연결수단 및 상기 반도체 칩을 보호하는 제2 봉합부를 더 구비하는 반도체 패키지.
  3. 제 2항에 있어서, 상기 제2 봉합부는 상기 배선기판의 외부전극방향에 돌출부를 구비하는 것을 특징으로 하는 반도체 패키지.
  4. 제 1항에 있어서, 상기 연결수단은 본딩 와이어인 것을 특징으로하는 반도체 패키지.
  5. 제 1항에 있어서, 상기 외부 전극은 솔더 볼인 것을 특징으로 하는 반도체 패키지.
  6. 활성면의 중앙 부분에 형성된 복수개의 전극 패드를 갖는 반도체 칩;
    상기 반도체 칩의 활성면에 그 일면이 부착되는 배선기판;
    상기 전극 패드와 상기 배선기판을 전기적으로 연결하는 복수개의 연결수단;
    상기 배선기판의 다른 일면에 형성된 복수개의 외부전극; 및
    상기 반도체 칩을 보호하며, 상기 배선기판의 외부전극방향에 그 돌출부를 구비하는 봉합부; 및
    상기 돌출부 및 상기 외부 전극에 기계적으로 접속하는 모 기판을 포함하는 것을 특징으로 하는 반도체 패키지.
  7. 제 6항에 있어서, 상기 돌출부는 상기 배선기판에 접착제를 개재하여 연결되는 것을 특징으로 하는 반도체 패키지.
  8. 제 6항에 있어서, 상기 연결수단은 본딩 와이어인 것을 특징으로하는 반도체 패키지.
  9. 제 6항에 있어서, 상기 외부 전극은 솔더 볼인 것을 특징으로 하는 반도체 패키지.
  10. 제 6항에 있어서, 상기 외부 전극은 상기 배선기판에 전기적 및 기계적으로 연결된 것을 특징으로 하는 반도체 패키지.
KR1020040083315A 2004-10-18 2004-10-18 배선기판을 이용한 반도체 패키지 KR20060034160A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040083315A KR20060034160A (ko) 2004-10-18 2004-10-18 배선기판을 이용한 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040083315A KR20060034160A (ko) 2004-10-18 2004-10-18 배선기판을 이용한 반도체 패키지

Publications (1)

Publication Number Publication Date
KR20060034160A true KR20060034160A (ko) 2006-04-21

Family

ID=37143073

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040083315A KR20060034160A (ko) 2004-10-18 2004-10-18 배선기판을 이용한 반도체 패키지

Country Status (1)

Country Link
KR (1) KR20060034160A (ko)

Similar Documents

Publication Publication Date Title
US6252298B1 (en) Semiconductor chip package using flexible circuit board with central opening
US7939924B2 (en) Stack type ball grid array package and method for manufacturing the same
JP4369216B2 (ja) マルチチップパッケージおよびマルチチップパッケージの製造方法
KR100608608B1 (ko) 혼합형 본딩패드 구조를 갖는 반도체 칩 패키지 및 그제조방법
KR100656587B1 (ko) 금속 포스트를 매개로 연결된 적층 기판을 이용한 적층패키지
US20030067064A1 (en) Stack package using flexible double wiring substrate
JP2008166527A (ja) 半導体装置およびその製造方法
KR100292033B1 (ko) 반도체칩패키지및그제조방법
KR100470144B1 (ko) 테이프회로기판및이를사용한칩크기의반도체칩패키지
KR20060034160A (ko) 배선기판을 이용한 반도체 패키지
KR20010059916A (ko) 멀티칩 모듈 반도체패키지
US6215169B1 (en) Semiconductor device with adhesive tape not overlapping an opening in the uppermost surface of the semiconductor element surface
KR20030055833A (ko) 다수개의 윈도우가 형성된 테이프 배선기판을 이용한반도체 패키지
KR100610916B1 (ko) 반도체패키지
KR100612761B1 (ko) 칩 스케일 적층 칩 패키지
KR100456482B1 (ko) 패터닝된 리드 프레임을 이용한 볼 그리드 어레이 패키지
KR100610917B1 (ko) 반도체칩과 섭스트레이트 사이의 와이어 본딩 구조 및이를 이용한 반도체패키지, 그리고 그 반도체패키지의제조 방법
KR20070016399A (ko) 글래스 기판을 사용하는 칩 온 글래스 패키지
JPH11176873A (ja) Ｂｇａ形半導体装置およびその実装構造体
JP2005228901A (ja) 半導体装置
KR100199287B1 (ko) 클립 리드(Clip Lead)를 이용한 칩 스케일 패키지(CSP)
KR100542672B1 (ko) 반도체패키지
KR20010068514A (ko) 칩 스케일 패키지를 적층한 적층 패키지
KR101185854B1 (ko) 반도체 패키지
KR101040311B1 (ko) 반도체 패키지 및 그 형성 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination