KR20060020634A - 금/은/구리 합금의 필러 금속을 갖는 전자 패키지 및반도체 패키지 - Google Patents

금/은/구리 합금의 필러 금속을 갖는 전자 패키지 및반도체 패키지 Download PDF

Info

Publication number
KR20060020634A
KR20060020634A KR1020057022222A KR20057022222A KR20060020634A KR 20060020634 A KR20060020634 A KR 20060020634A KR 1020057022222 A KR1020057022222 A KR 1020057022222A KR 20057022222 A KR20057022222 A KR 20057022222A KR 20060020634 A KR20060020634 A KR 20060020634A
Authority
KR
South Korea
Prior art keywords
silver
window frame
flange
semiconductor package
filler metal
Prior art date
Application number
KR1020057022222A
Other languages
English (en)
Other versions
KR101109803B1 (ko
Inventor
조슈아 데이비드 롭싱거
마이클 존 쉐인
로날도 프란시스코 헤르난데즈 브로사스
Original Assignee
교세라 아메리카 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 교세라 아메리카 인코포레이티드 filed Critical 교세라 아메리카 인코포레이티드
Publication of KR20060020634A publication Critical patent/KR20060020634A/ko
Application granted granted Critical
Publication of KR101109803B1 publication Critical patent/KR101109803B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Conductive Materials (AREA)
  • Powder Metallurgy (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

전위차가 인가된 반도체 패키지는 필러 금속(a filler metal)을 사용하여 서로 접합된 2개 이상의 구성요소를 갖는다. 필러 금속은 금속제의 구성요소가 원자적으로 분산된 고용(a solid solution) 구조이고, 또한, 금, 은, 및 구리의 합금을 포함할 수 있다. 필러 금속의 바람직한 형태는 60Au20Ag20Cu를 포함한다. 본 발명에 따른 필러 금속은 반도체 패키지의 단락을 결과적으로 유도하는 은 마이그레이션(silver migration) 없이 은계(silver-based) 필러 금속의 이점을 제공한다. 수분이 패키지에 스며들어 온도가 변화되기 때문에, 수분이 응축하여 반도체 패키지내에 연속층(a continuous layer)을 형성하는 경우에, 필러 금속내의 은은 이온화하지 않고, 따라서, 은의 빌드업(buildup)이 증착하여 결과적으로 패키지의 단락은 발생하지 않는다.

Description

금/은/구리 합금의 필러 금속을 갖는 전자 패키지 및 반도체 패키지{SEMICONDUCTOR PACKAGE HAVING FILLER METAL OF GOLD/SILVER/COPPER ALLOY}
본 발명은 반도체 패키지에 관한 것으로, 더욱 특히 플랜지, 윈도우 프레임, 및 리드와 같은 여러 부분들을 필러 금속(a filler metal)을 사용하여 서로 결합하는 패키지에 관한 것이다.
복수의 리드를 실장 및 절연하는 윈도우 프레임에서의 개구내의 히트싱크 플랜지상에 하나 이상의 반도체 다이를 실장하는 반도체 패키지를 제공하는 기술이 알려져 있다. 다이는 LDMOS(lateral diffusion metal oxide semiconductor) 타입과 LDMOS 파워 트랜지스터를 패키징하는 타입의 패키지일 수 있다. 윈도우 프레임은 반도체 패키지상에 리드를 실장하여, 히트싱크 플랜지와 패키지의 다른 부분들로부터 리드를 절연하게 한다. 윈도우 프레임은 반도체 다이를 둘러싸는 부분에 개구를 갖는다. 다이는 예컨대 와이어 본드에 의해 리드에 전기적으로 결합된다.
상기한 타입의 반도체 패키지에서, 플랜지, 윈도우 프레임, 및 리드를 포함하는 그 구성요소는 일반적으로 필러 금속을 사용하여 서로 결합된다. 일반적으 로, 그러한 필러 금속은 은계(silver based)이다. 필러 금속은 윈도우 프레임에 플랜지를, 또한 윈도우 프레임에 리드를 접합하도록 동작한다. 반도체 패키지의 부품들을 서로 접합하는 데 보통 사용되는 은계 필러 금속의 예는 72Ag28Cu(CuSil)이다.
CuSil와 같은 은계 필러 금속은 윈도우 프레임에 플랜지를, 또한 윈도우 프레임에 리드를 접합함에 있어서 효과적이다. 그러한 금속은 반도체 패키지의 제조와 관련된 고온 및 기타 조건들을 견딜 수 있고, 또한, 패키지의 이후의 사용시에 부품들을 계속해서 서로 접합할 수 있다. 그러나, 반도체 패키지의 이후의 사용시에, 특히 패키지가 용접 밀폐된 용기내에 수용되어 있지 않거나 밀봉 덮개를 구비하고 있지 않는 경우에, 문제가 발생할 수 있다. 필러 금속은 노출된 은 소스(an exposed silver source)를 제공한다. 수분은 패키지에 스며들어, 필러 금속과 플랜지와 리드 사이의 윈도우 프레임의 유전체 표면을 따라 응축한다. 네가티브 플랜지와 포지티브 리드 사이에 인가된 전위차로 인해, 은 마이그레이션(silver migration)이 발생한다. 결국, 그러한 은 마이그레이션은 브리지하여 포지티브 리드와 네가티브 플랜지 사이의 전기적 단락을 생성할 수 있다. 수분의 연속층(continuous layer)이 리드와 플랜지 사이에서 형성되면, 이온화된 은은 유전체 윈도우 프레임을 덮고 있는 응축된 물기를 따라 이동하여, 순수한 금속 형태로 플랜지에서 증착한다. 결국, 은 증착은 플랜지와 리드를 브리지하여 전기적 단락을 생성한다.
은 마이그레이션은 전자 산업에서 오랜 동안 문제로 되어 왔고, 현재와 미래 의 생산품 설계에 대한 변경을 종종 요구하고 있다. 은 마이그레이션이 발생하지 않는 것을 확실하게 하는 하나의 방법은, 은을 포함하지 않은 필러 금속을 사용하는 것이다. 다른 대안은 접착제, 등각 코팅(conformal coating), 및, Pd, Y 등과 같은 첨가제의 사용을 포함한다. 그러나, 접착제와 등각 코팅은 일반적으로 300℃ 이상의 높은 처리 온도를 이겨낼 수 없다. 은을 포함하지 않는 용가제 또는 첨가제는, 향상된 메짐(brittleness), 높은 처리 온도, 및 불균일 웨팅(non-uniform wetting)과 같은 바람직한 특성을 보다 덜 갖는 경향이 있다.
이 때문에, 대부분의 적용에 있어서 CuSil은 필러 금속으로서 여전히 바람직하다. 그러한 물질은 고강도, 고연성 및 매끈한 결합과 같은 바람직한 기계적 특성뿐만 아니라 이상적인 전기 전도성도 제공한다. 그러나, 은 마이그레이션은 그러한 물질에 있어서 계속해서 문제로 된다.
발명의 개요
본 발명은 은 마이그레이션이 문제되지 않는 개선된 전자 패키지를 제공한다. 은계이고, 또한, 은 마이그레션이 아직 이루어지지 않은 필러 금속에 의해, 상기 패키지의 부품들을 서로 결합한다. 은 마이그레이션의 부수적인 문제점 없이, 필러 금속은 일반적으로 사용되는 CuSil로서 마찬가지의 이점을 본질적으로 제공한다.
본 발명에 의하면, 필러 금속은 금, 은, 및 구리를 포함하는 합금으로 구성된다. 합금은 금, 은, 및 구리가 원자적으로 분산된 고용 구조(a solid solution structure)이다. 결과적으로, 은이 마이그레이션하지 않아, 결국 패키지를 단락시키는 증착물이 형성되지 않는다. 본 발명에 따른 필러 금속의 바람직한 형태는 60Au20Ag20Cu를 포함한다. 다른 은계 필러 금속이 사용된 경우에 일반적으로 은 마이그레이션을 제공하는 동작 조건이 존재하더라도, 그러한 합금은 사실상 은 마이그레이션을 갖지 않는다.
본 발명에 따른 반도체 패키지의 하나의 형태는 표면을 갖는 히트싱크 플랜지와, 마주보고 있는 제 1과 제 2 표면 사이에 개구를 갖는 윈도우 프레임과, 복수의 리드를 포함한다. 윈도우 프레임의 제 1 표면은 필러 합금(a filler alloy)에 의해 플랜지의 표면에 결합된다. 복수의 리드는 필러 합금에 의해 윈도우 프레임의 제 2 표면에 결합된다. 적어도 하나의 반도체 다이는 윈도우 프레임에서의 개구내의 플랜지상에 실장되고, 복수의 리드에 와이어 본드된다. 덮개가 패키지상에 실장되어, 리드, 및 플랜지와 마주보고 있는 윈도우 프레임의 제 2 표면에 그 주변 에지가 에폭시에 의해 결합된다. 필러 금속은 60Au20Ag20Cu를 포함한다. 반도체 패키지의 동작시에, 포지티브 리드와 네가티브 플랜지 사이에 전위차를 인가하고, 그러한 전위차는 유전체 윈도우 프레임을 가로질러 존재한다. 수분의 존재에 있어서, 그러한 수분은 덮개와 리드와 윈도우 프레임 사이의 에폭시를 통해서 마이그레이션할 수 있고, 또한 온도 변화에 따라서 반도체 패키지내에서 응축할 수 있다. 응축된 수분은 결국 유전체 윈도우 프레임의 표면을 따른 리드로부터 플랜지로 연장하는 층을 형성할 수 있다. 그럼에도 불구하고, 그 원자적으로 분산된 금, 은, 및 구리를 갖는 필러 금속의 고용 구조는 은 마이그레이션의 발생을 방지한다.
첨부 도면을 참조하여 본 발명의 바람직한 실시예의 상세한 설명을 할 것이다.
도 1은 내부 상세를 나타내기 위해서 제거된 덮개를 갖는, 본 발명에 따른 반도체 패키지의 사시도이다.
도 2는 도 1의 반도체 패키지의 플랜지, 윈도우 프레임, 및 리드의 사시 전개도이다.
도 3은 도 1의 반도체 패키지의 측단면도이다.
도 4는 도 3과 마찬가지의 측단면도이지만, 반도체 패키지의 사용시에 그 내부에서 수분이 응축할 수 있는 방식을 나타낸다.
도 5는 도 4의 측단면도 일부의 확대도로서, 응축된 수분이 리드와 플랜지 사이의 윈도우 프레임을 가로질러 연장할 수 있는 방식을 더욱 상세하게 나타낸다.
도 6은 수분이 존재하고, 바이어스 전압이 인가될 때에, 은 증착물이 윈도우 프레임을 가로질러서 형성되며, 또한 종래 기술의 은계 필러 금속이 윈도우 프레임에 플랜지와 리드를 접합하는 데 사용되는 방식을 나타내고 있는 도 1의 반도체 패키지 일부의 사시도이다.
도 7은 종래 기술의 은계 필러 금속이 은과 구리를 분리하여 바람직하지 못한 은 마이그레이션을 생성하는 방식을 나타내고 있는 도 1의 반도체 패키지의 리드/윈도우 프레임 계면의 횡단면도이다.
도 8(a)~8(d)는 도 7과 마찬가지로, 리드/윈도우 프레임 계면의 횡단면도이지만, 본 발명에 따른 필러 금속과 그 구성요소를 나타낸다.
도 9는 다양한 필러 금속의 이온화 전위를 평가하기 위한 테스트 셋업의 개략도이다.
바람직한 실시예의 상세한 설명
도 1은 본 발명에 따른 필러 금속 합금을 유리하게 활용하는 타입의 반도체 패키지(10)를 나타낸다. 도 1의 반도체 패키지(10)는 길고 평평한 일반적으로 평면 구조이며, 또한 그 위에 실장된 윈도우 프레임(14)을 갖는 히트싱크 플랜지(12)를 포함한다. 복수의 리드(16)는 플랜지(12)와 마주보고 있는 윈도우 프레임(14)상에 실장된다. 윈도우 프레임(14)은 플랜지(12)의 일부가 노출해 있는 부분에 개구(18)를 갖는다. 반도체 다이(20)는 개구(18)내의 플랜지(12)상에 실장되고, 또한 리드(16)에 전기적으로 결합된다. 그러한 전기적 결합은 예시를 위해 도 1에 나타내어진 2개의 와이어 본드(22)로 달성될 수 있다. 예시를 목적으로 싱글 다이(20)를 나타내고, 필요하면 복수의 다이를 개구(18)내에 실장할 수 있다. 개구(18)와 내장된 다이(20)를 밀폐하기 위해서 리드(16)와 윈도우 프레임(14)에 걸쳐서 실장된 덮개(24)는, 그 내부 상세를 나타내기 위해, 도 1에서의 나머지 구조로부터 떨어져서 도시되어 있다.
도 2는 도 1의 반도체 패키지(10)의 여러 구성요소의 전개도이다. 구성요소는 비교적 얇고, 일반적으로 평면 구조이며, 또한 비교적 평평한 상부 표면(26)을 갖는 플랜지(12)를 포함한다. 개구(18)는 마주보고 있는 하부 표면과 상부 표면(28, 30) 사이에 비교적 얇은 윈도우 프레임(14)을 통해서 연장한다. 윈도우 프레임(14)은 플랜지(12)의 상부 표면(26)에 그 하부 표면(28)을 결합함으로써 플랜지(12)상에 실장된다. 리드(16)는 플랜지(12)와 마주보고 있는 윈도우 프레임(14)의 상부 표면(30)상에 실장된다.
도 3은 도 1의 반도체 패키지(10)의 측단면도이다. 도 3에 도시된 바와 같이, 윈도우 프레임(14)은 다량의 필러 금속(32)에 의해 플랜지(12)에 결합된다. 필러 금속(32)은 윈도우 프레임(14)의 하부 표면(28)과 플랜지(12)의 상부 표면(26) 사이에서 연장하여 2개를 서로 접합한다. 또한, 도 3에 도시된 바와 같이, 리드(16)는 다량의 필러 금속(34)에 의해 윈도우 프레임(14)에 결합된다. 필러 금속(34)은 연장하여 윈도우 프레임(14)의 상부 표면(30)에 리드(16)를 접합한다. 필러 금속(32, 34)은 마찬가지의 조성 또는 다른 조성일 수 있다. 덮개(24)는 하부 주변 에지(36)를 갖는 밀폐 구조이다. 덮개(24)의 하부 주변 에지(36)는 다량의 에폭시(38)에 의해 리드(16)와 윈도우 프레임(14)의 상부 표면(30)에 결합된다. 덮개(24)와 에폭시(38)는 반도체 패키지(10)에 걸쳐서 표준 비용접 밀폐를 제공한다.
반도체 패키지(10)의 사용시에, 파워 소스의 포지티브 단자는 리드(16)에 결합되고, 파워 소스의 네가티브 단자는 플랜지(12)에 결합된다. 반도체 패키지(10)는 일반적으로 일정한 습기를 포함하는 공기 중에 위치된다. 공기로부터의 수분은 에폭시(38)를 침투하여 반도체 패키지(10) 내부의 캐비티내의 습기를 외부 공기와 평형 상태로 된다. 수분이 에폭시(38)를 통해서 천천히 전달되기 때문에, 온도의 급격한 하락은, 캐비티(40)의 내부 표면을 따라 캐비티(40)에서의 수분이 응축하게 할 것이다. 이는 수분(42)의 응축된 층을 묘사하는 도 4에 나타내어져 있다.
필러 금속(32, 34)이 CuSil(72Ag28Cu)과 같은 은/구리 합금으로 구성되는 종래 기술의 반도체 패키지(10)인 경우에, 응축된 수분(42)은 임의의 노출된 은을 이온화하고, 이온화된 은이 이동함에 따른 비히클(a vehicle)을 제공한다. 이온화된 은은 플랜지(12)에 의해 형성된 캐소드에서 네가티브 전위로 된다.
이 공정은 필러 금속(32), 윈도우 프레임(14)의 유전체 물질, 및 필러 금속(34)에 걸친 리드(16)로부터 플랜지(12)로 연장하는 수분층(42)의 일부를 나타내는 도 5에 도시되어 있다. 수분층(42)의 인접한 제 1 영역(44)에서, 수분과 접촉한 은은 Ag+로 이온화된다. 윈도우 프레임(14)과 인접한 제 2 영역(46)에서, 이온화된 은 Ag+는 네가티브로 바이어스된 히트싱크 플랜지(12)로 끌려진다. 필러 금속(32)에 인접한 수분층(42)의 제 3 영역(48)에서, 이온화된 은 Ag+는 히트싱크 플랜지(12)와 접촉해 감에 따라 Ag로 변형된다. 은이 순수한 금속으로서 층착되어, 효과는 누적된다. 은이 그 자체에 더욱 증착함에 따라, 히트싱크 플랜지(12)에 의해 형성된 캐소드와 리드(16)에 의해 형성된 애노드 사이의 유효 거리는 줄어든다. 결국, 반도체 패키지(10)를 전기적으로 단락하여, 플랜지(12)와 리드(16) 사이에 은의 완벽한 브리지가 형성된다. 이들 소위 은 덴드라이트(silver dendrites)는 일반적으로 개구(18)내의 윈도우 프레임(14)의 내벽을 따른 여러 상이한 위치에서 형성된다. 이는 여러개의 은 덴드라이트(50)를 묘사하는 도 6에 도시되어 있다.
도 7은 필러 금속(34)이 CuSil(72Ag28Cu)인 리드/윈도우 프레임 계면의 확대 측단면도이다. 도 7에 도시된 바와 같이, 필러 금속(34)은 은(Ag)과 구리(Cu)가 많이 포함된 포켓으로 응고되었다. 필러 금속(34)의 표면에 근접한 은 포켓은 이온화되기 쉬워, 결국 바람직하지 못한 은 덴드라이트(50)를 형성한다.
본 발명에 의하면, 금, 은 및 구리로 구성된 필러 금속을 사용하여 반도체 패키지, 및 패키지(10)와 같은 전자 패키지를 조립한다. 필러 금속은 구성 금속이 원자적으로 분산된 고용 구조이다. 이 타입의 필러 금속에 있어서, 수분의 존재에서 이온화하는 은에 대한 전위와, 패키지의 구성요소 부분에 공급된 전위차는 제거되거나 또는 적어도 실질적으로 감소된다. 필러 금속의 바람직한 형태는 60Ag20Cu20Ag를 포함한다.
도 8(a)는 필러 금속(34)이 60Au20Cu20Ag를 포함하는 리드/윈도우 프레임 계면의 확대 측단면도이다. 도 8(a)에서 알 수 있는 바와 같이, 은, 구리 또는 금이 많이 포함된 포켓은 없다. 필러 금속의 3개의 구성요소는 필러 금속 구조내에서 전체적으로 균일하게 분산되어, 일종의 치환 합금(a substitutional alloy)의 형태를 나타낸다. 치환 합금의 경우에, 합금의 구성요소는 원자 레벨에서 균질하게 혼합된다. 도 8(b), 8(c), 및 8(d)의 단면도는 은(Ag), 금(Au), 및 구리(Cu)를 각각 나타낸다. 또, 필러 금속의 3개의 구성요소는 묘사된 바와 같이 필러 금속 구조내에서 균일하게 분산된다.
도 8(a)~8(d)에 묘사된 양호한 결과에 대한 이유는 완벽히 확실하지 않다. 구리와 금 성분에 대한 원자간 인력 때문에, 치환 합금내의 은이 이온화하기 더욱 어려워질 수 있다. 또한, 필러 금속의 표면에서 은 이온의 단분자층(the mono-layer)을 이온화할 수 있어, 표면상의 극소량의 은을 제거한 후에, 금/구리층이 배리어로서 동작하여 은 이온화를 더욱 방지할 수 있다. 여하튼, 60Au20Ag20Cu와 같은, 원자적으로 분산된 고용 구조가, 이전에 사용된 필러 금속의 은 마이그레이션의 문제점을 사실상 없앤다고 발견되었다.
필러 금속(34)을 60Au20Cu20Ag로 구성하고, 또한 리드(16)는 포지티브로 바이어스되는 경우에, 도 8(a)~8(d)와 관련하여 도시 및 기술된 양호한 결과가 발생한다. 윈도우 프레임(14)과 플랜지(12) 사이의 필러 금속(32)을 CuSil로 구성할 수 있다. 리드(16)가 네가티브로 바이어스되는 경우에 있어서, 그 후 필러 금속(32)을 60Au20Ag20Cu로 구성하면, 은 마이그레이션이 매우 감소 또는 제거된다. 그 경우에 있어서, 필러 금속(34)을 CuSil로 구성할 수 있다.
본 발명에 따른 결과를 더 확인하기 위해서, 일련의 테스트를 진행한다. 도 9에 도시된 바와 같이, 테스트될 필러 금속의 구성요소(52)는 유전체 기판(54)상에 실장되고, 그 단부는 금 스탠다드(the gold standard)(56)로부터 40밀(mils) 떨어져 있다. 증류수의 방울이 갭을 가로질러서 배치되어, 필러 금속의 구성요소(52)와 금 스탠다드(56) 사이의 공간을 브리지한다. 전압 바이어스는 도시된 바와 같이 구성요소(52, 56)를 가로질러서 인가된다. 표 1에 도시된 바와 같이, 그 후 3개의 상이한 필러 금속(100Ag, 72Ag28Cu, 및 60Au20Ag20Cu)을 테스트한다.
Figure 112005066854097-PCT00001
상이한 필러 금속에 부가하여, 표 1은 인가되는 4개의 상이한 전압(5V, 10V, 20V 및 30V)을 나타낸다. 또한, 필러 금속에서의 은이 이온화, 마이그레이션, 증착하여, 도 9에 도시된 구성을 브리지하는 데 필요한 전체 시간을 표 1에 나타낸다. 표 1에 도시된 바와 같이, 필러 금속이 순수한 은(100Ag)이었던 경우에, 단락이 발생하는 시간은 5V에서 9분 45초로부터 20V에서 55초로 되었다. 통상적이고 널리 사용되는 합금 CuSil(72Ag28Cu)의 경우에, 단락할 때까지의 시간은 5V인 경우에 18분으로부터 30V인 경우에 2분으로 되었다. 본 발명에 따른 바람직한 합금인 60Au20Ag20Cu인 경우에, 도시된 어떠한 전압에서도 단락은 발생하지 않았다. 각각의 경우에, 전압은 60분 이상 동안 인가된다. 대략 60분에서, 은이 이동하는 경로를 남겨두는 일 없이, 대부분의 물이 증발하였다.

Claims (8)

  1. 그 사이에 인가된 전기 전위를 갖도록 채택된 적어도 2개의 부분을 포함하고, 상기 2개의 부분들을 서로 접합하며, 사이에 배치된 필러 합금(a filler alloy)을 갖는 전자 패키지로서,
    상기 필러 합금은 금, 은, 및 구리로 구성되어 있는
    전자 패키지.
  2. 제 1 항에 있어서,
    금, 은, 및 구리는 상기 필러 합금내에서 원자적으로 분산되는 전자 패키지.
  3. 제 1 항에 있어서,
    상기 필러 합금은 60Au20Ag20Cu를 포함하는 전자 패키지.
  4. 플랜지, 윈도우 프레임, 적어도 하나의 리드, 및 필러 합금을 포함하는 반도체 패키지로서,
    상기 필러 합금은 상기 플랜지와, 상기 적어도 하나의 리드에 상기 윈도우 프레임을 접합하고, 또한, 금, 은, 및 구리로 구성되어 있는
    반도체 패키지.
  5. 제 4 항에 있어서,
    금, 은, 및 구리는 상기 필러 합금내에서 원자적으로 분산되는 반도체 패키지.
  6. 제 4 항에 있어서,
    상기 필러 합금은 60Au20Ag20Cu를 포함하는 반도체 패키지.
  7. 제 4 항에 있어서,
    상기 플랜지와 마주보고 있는 상기 윈도우 프레임에 접합되는 복수의 리드와,
    상기 윈도우 프레임에서의 개구내의 상기 플랜지상에 실장되는 다이와,
    상기 다이에 걸쳐서 실장되고, 또한, 그 주변 에지를 따라 상기 윈도우 프레임 및 상기 복수의 리드에 부착되는 덮개
    를 더 포함하는 반도체 패키지.
  8. 그 위에 표면을 갖는 히트싱크 플랜지와,
    마주보고 있는 제 1 및 제 2 표면 사이에 개구를 갖는 윈도우 프레임과,
    복수의 리드와,
    상기 윈도우 프레임에서의 상기 개구내의 상기 플랜지상에 실장되고, 또한, 상기 복수의 리드에 와이어 본드된 적어도 하나의 다이와,
    에폭시에 의해 상기 리드, 및, 상기 플랜지와 마주보고 있는 상기 윈도우 프레임의 제 2 표면에 결합된 주변 에지를 갖는 덮개
    를 포함하되,
    상기 윈도우 프레임의 상기 제 1 표면은 필러 합금에 의해 상기 플랜지의 표면에 결합되어 있고,
    상기 복수의 리드는 상기 필러 합금에 의해 상기 윈도우 프레임의 제 2 표면에 결합되어 있으며,
    상기 필러 합금은 60Au20Ag20Cu로 구성되는
    반도체 패키지.
KR1020057022222A 2003-05-21 2004-05-19 금/은/구리 합금의 필러 금속을 갖는 전자 패키지 및반도체 패키지 KR101109803B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/442,549 US6900525B2 (en) 2003-05-21 2003-05-21 Semiconductor package having filler metal of gold/silver/copper alloy
US10/442,549 2003-05-21
PCT/US2004/015639 WO2004107436A1 (en) 2003-05-21 2004-05-19 Semiconductor package having filler metal of gold/silver/copper alloy

Publications (2)

Publication Number Publication Date
KR20060020634A true KR20060020634A (ko) 2006-03-06
KR101109803B1 KR101109803B1 (ko) 2012-02-27

Family

ID=33450226

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057022222A KR101109803B1 (ko) 2003-05-21 2004-05-19 금/은/구리 합금의 필러 금속을 갖는 전자 패키지 및반도체 패키지

Country Status (10)

Country Link
US (1) US6900525B2 (ko)
EP (1) EP1625618B1 (ko)
JP (1) JP5097403B2 (ko)
KR (1) KR101109803B1 (ko)
CN (1) CN1802740B (ko)
AT (1) ATE546833T1 (ko)
CA (1) CA2526484C (ko)
HK (1) HK1086948A1 (ko)
IL (1) IL172051A (ko)
WO (1) WO2004107436A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6900525B2 (en) * 2003-05-21 2005-05-31 Kyocera America, Inc. Semiconductor package having filler metal of gold/silver/copper alloy
US20050253282A1 (en) * 2004-04-27 2005-11-17 Daoqiang Lu Temperature resistant hermetic sealing formed at low temperatures for MEMS packages
CN102217059A (zh) * 2011-06-03 2011-10-12 华为技术有限公司 一种封装用绝缘环、绝缘环组合件和封装体
US9331000B2 (en) 2014-04-02 2016-05-03 Kyocera America, Inc. Heat management in electronics packaging
CN109037161A (zh) * 2018-06-15 2018-12-18 华为技术有限公司 一种法兰和半导体功率器件
JP7364168B2 (ja) 2019-02-12 2023-10-18 住友電工デバイス・イノベーション株式会社 半導体モジュール及び半導体デバイス収容体
CN114582826A (zh) * 2020-11-30 2022-06-03 上海华为技术有限公司 一种封装结构、封装方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4325051A (en) * 1980-08-29 1982-04-13 Sprague Electric Company PTCR Package
US4431983A (en) * 1980-08-29 1984-02-14 Sprague Electric Company PTCR Package
US4487638A (en) * 1982-11-24 1984-12-11 Burroughs Corporation Semiconductor die-attach technique and composition therefor
JPS61287155A (ja) * 1985-06-14 1986-12-17 Hitachi Ltd 半導体装置及び半導体装置の製造方法
US4897508A (en) * 1988-02-10 1990-01-30 Olin Corporation Metal electronic package
JP2727021B2 (ja) * 1989-08-04 1998-03-11 日本特殊陶業株式会社 エレクトロマイグレーション防止性ロウ付け用材料
US5043534A (en) * 1990-07-02 1991-08-27 Olin Corporation Metal electronic package having improved resistance to electromagnetic interference
US5043139A (en) * 1990-10-09 1991-08-27 Eastman Kodak Company Amalgam preform, method of forming the preform and method of bonding therewith
US5164885A (en) * 1991-11-21 1992-11-17 Motorola, Inc. Electronic package having a non-oxide ceramic bonded to metal and method for making
US5313365A (en) * 1992-06-30 1994-05-17 Motorola, Inc. Encapsulated electronic package
US5428501A (en) * 1993-08-13 1995-06-27 Marine Mechanical Corporation Packaging structure and method for solid electrolyte capacitors
US5360942A (en) * 1993-11-16 1994-11-01 Olin Corporation Multi-chip electronic package module utilizing an adhesive sheet
US5569958A (en) * 1994-05-26 1996-10-29 Cts Corporation Electrically conductive, hermetic vias and their use in high temperature chip packages
KR100215181B1 (ko) * 1995-10-06 1999-08-16 포만 제프리 엘 도전성 은/증합체 복합체의 부식 및 용해 방지구조물
US5757611A (en) * 1996-04-12 1998-05-26 Norhtrop Grumman Corporation Electronic package having buried passive components
US5761048A (en) * 1996-04-16 1998-06-02 Lsi Logic Corp. Conductive polymer ball attachment for grid array semiconductor packages
US5825084A (en) * 1996-08-22 1998-10-20 Express Packaging Systems, Inc. Single-core two-side substrate with u-strip and co-planar signal traces, and power and ground planes through split-wrap-around (SWA) or split-via-connections (SVC) for packaging IC devices
US6027791A (en) * 1996-09-30 2000-02-22 Kyocera Corporation Structure for mounting a wiring board
US5808870A (en) * 1996-10-02 1998-09-15 Stmicroelectronics, Inc. Plastic pin grid array package
CN1068064C (zh) * 1997-05-27 2001-07-04 旭龙精密工业股份有限公司 引线框架及其制造方法
JP2868007B1 (ja) * 1997-11-14 1999-03-10 日本電気株式会社 半導体装置及びその製造方法
US6211463B1 (en) 1998-01-26 2001-04-03 Saint-Gobain Industrial Ceramics, Inc. Electronic circuit package with diamond film heat conductor
US20020005247A1 (en) * 1999-02-08 2002-01-17 Teresita Ordonez Graham Electrically conductive paste materials and applications
US6214152B1 (en) * 1999-03-22 2001-04-10 Rjr Polymers, Inc. Lead frame moisture barrier for molded plastic electronic packages
US6198634B1 (en) * 1999-03-31 2001-03-06 International Business Machines Corporation Electronic package with stacked connections
US6261868B1 (en) 1999-04-02 2001-07-17 Motorola, Inc. Semiconductor component and method for manufacturing the semiconductor component
US6307755B1 (en) * 1999-05-27 2001-10-23 Richard K. Williams Surface mount semiconductor package, die-leadframe combination and leadframe therefor and method of mounting leadframes to surfaces of semiconductor die
US6462413B1 (en) * 1999-07-22 2002-10-08 Polese Company, Inc. LDMOS transistor heatsink package assembly and manufacturing method
JP2002118202A (ja) * 2000-10-05 2002-04-19 Sanyo Electric Co Ltd 放熱基板および半導体モジュール
JP2003068919A (ja) * 2001-08-27 2003-03-07 Nec Yamagata Ltd 半導体装置
JP3695706B2 (ja) 2001-12-27 2005-09-14 株式会社住友金属エレクトロデバイス 半導体パッケージ
US7005729B2 (en) * 2002-04-24 2006-02-28 Intel Corporation Device packaging using tape automated bonding (TAB) strip bonded to strip carrier frame
US6900525B2 (en) * 2003-05-21 2005-05-31 Kyocera America, Inc. Semiconductor package having filler metal of gold/silver/copper alloy

Also Published As

Publication number Publication date
EP1625618B1 (en) 2012-02-22
JP2007528590A (ja) 2007-10-11
CA2526484C (en) 2013-04-30
IL172051A (en) 2013-12-31
CN1802740B (zh) 2011-03-30
HK1086948A1 (en) 2006-09-29
EP1625618A1 (en) 2006-02-15
CA2526484A1 (en) 2004-12-09
JP5097403B2 (ja) 2012-12-12
EP1625618A4 (en) 2010-03-31
KR101109803B1 (ko) 2012-02-27
CN1802740A (zh) 2006-07-12
WO2004107436A1 (en) 2004-12-09
US20040232529A1 (en) 2004-11-25
ATE546833T1 (de) 2012-03-15
US6900525B2 (en) 2005-05-31

Similar Documents

Publication Publication Date Title
US10008392B2 (en) Method for producing a power semiconductor module
US9852940B2 (en) Method for forming a reliable solderable contact
US10115646B2 (en) Semiconductor arrangement, semiconductor system and method of forming a semiconductor arrangement
US7030496B2 (en) Semiconductor device having aluminum and metal electrodes and method for manufacturing the same
RU2165115C2 (ru) Полупроводниковое устройство
KR101109803B1 (ko) 금/은/구리 합금의 필러 금속을 갖는 전자 패키지 및반도체 패키지
US20220302290A1 (en) Semiconductor Device
TW202038320A (zh) 場效電晶體及半導體裝置
US10888941B2 (en) Power semiconductor module
DE102015122294B4 (de) Isolierter Die
WO2021100273A1 (en) Method and system for interconnecting power device embedded in substrate using conducting paste into cavitie
US9018765B2 (en) Preventing shorting dendritic migration between electrodes
US9978711B2 (en) Method for connecting a semiconductor chip metal surface of a substrate by means of two contact metallization layers and method for producing an electronic module
CN106058005A (zh) 半导体发光装置及其制造方法
US7582919B2 (en) Functional coating of the SCFM preform
CN1516897A (zh) 为了改进的焊剂清洗在外壳容器和小硅片之间有较大间隙的高压半导体装置壳体
WO2024057876A1 (ja) 半導体装置
US11581246B2 (en) Semiconductor device package and semiconductor device
US10957613B2 (en) Semiconductor module and semiconductor device container
US20200043872A1 (en) Method of producing laminated substrate, method of producing semiconductor module, laminated substrate, and semiconductor module
WO2024002572A1 (de) Verfahren zur herstellung einer halbleiteranordnung mit einem halbleiterelement und einem substrat
JPS637649A (ja) 半導体素子の電極構造
JPS58213473A (ja) 半導体装置
JP2005026623A (ja) 半導体接続用マイクロジョイント端子
JPH02159043A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150119

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160114

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170110

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180109

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20200114

Year of fee payment: 9