JPS58213473A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS58213473A JPS58213473A JP9591682A JP9591682A JPS58213473A JP S58213473 A JPS58213473 A JP S58213473A JP 9591682 A JP9591682 A JP 9591682A JP 9591682 A JP9591682 A JP 9591682A JP S58213473 A JPS58213473 A JP S58213473A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- electrode
- metal
- gaas
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 229910052751 metal Inorganic materials 0.000 claims abstract description 18
- 239000002184 metal Substances 0.000 claims abstract description 18
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 12
- 238000000034 method Methods 0.000 abstract description 2
- 238000010276 construction Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 12
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 11
- 238000007747 plating Methods 0.000 description 10
- 229910000679 solder Inorganic materials 0.000 description 5
- 239000000758 substrate Substances 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 241000272470 Circus Species 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は高周波高出力電界効果トランジスタの構造に関
する。
する。
砒化ガリウム（ＧａＡｓ ）で展進されるシ冒ットキー
１１ ハリアゲート型電界効果型トランジスタ（８８Ｆ
ＢＴ）はマイクロ波工業において一般にょく知られてお
り、４０ＨＥ或紘それ以上の周波数量の高周波・高出力
増幅器として特に有用であることが確認されている。こ
うしたＧａＡｓ ８ＢＦＨＴは一般ＫＧａＡｓが高い
電子易動度を有すること、ｉ九高抵抗性のＧａＡｓバッ
ファ一層や半絶縁性基板を有する等の材料的長所がある
ため、適切な設計をすることで超高周波帯におｉても高
利得、高Ａｖａｉ Ｉａｂｌｅ Ｇａ１ｎ ）を評価の
基準にとるとする。ＭＡＧは以下のように与えられる。
１１ ハリアゲート型電界効果型トランジスタ（８８Ｆ
ＢＴ）はマイクロ波工業において一般にょく知られてお
り、４０ＨＥ或紘それ以上の周波数量の高周波・高出力
増幅器として特に有用であることが確認されている。こ
うしたＧａＡｓ ８ＢＦＨＴは一般ＫＧａＡｓが高い
電子易動度を有すること、ｉ九高抵抗性のＧａＡｓバッ
ファ一層や半絶縁性基板を有する等の材料的長所がある
ため、適切な設計をすることで超高周波帯におｉても高
利得、高Ａｖａｉ Ｉａｂｌｅ Ｇａ１ｎ ）を評価の
基準にとるとする。ＭＡＧは以下のように与えられる。
／Ｔ＝＝ ｇｍ／２πＣｇＩ ・・・・・・・・・・・
・・・・・・・・・・・・・・・・（２）ｇｄ ； ）
’レイン・コンダクタンスｇｍ；相互コンダクタンス 几ｇ；ゲート直列抵抗 Ｃｇ＠；ゲート・ソース間容量 几Ｓ；ンース直列抵抗 ／？；カットオフ周波数 Ｌｓ ；ソース・インダクタンス ｆ ：周波数 Ｃｇｄ ；ゲート・ドレイン間容量 几ｉ ：チャンネル抵抗 式（１）かられかるようにｆ′＋を大きく几ｉ、Ｒｇ山
ｓ、ｒｓ。
・・・・・・・・・・・・・・・・（２）ｇｄ ； ）
’レイン・コンダクタンスｇｍ；相互コンダクタンス 几ｇ；ゲート直列抵抗 Ｃｇ＠；ゲート・ソース間容量 几Ｓ；ンース直列抵抗 ／？；カットオフ周波数 Ｌｓ ；ソース・インダクタンス ｆ ：周波数 Ｃｇｄ ；ゲート・ドレイン間容量 几ｉ ：チャンネル抵抗 式（１）かられかるようにｆ′＋を大きく几ｉ、Ｒｇ山
ｓ、ｒｓ。
ｇｄ、Ｃｇｄを小さくすればＭＡＧは大きくなる。近年
リソグラフィ技術の発展によシサプミクロンのゲート加
工が一般的になり％／Ｔはかな９大きくできるよう罠な
っているため、（１）式中のπｆＴＬ ｓの項が特性劣
化の主要な要因となｐつつある。このソースインダクタ
ンスを低減するためにはＧａＡｓの動作層上に形成され
るソース電極からアース面（通常はチップ裏面が対応す
る）までの電流通路の長さを短縮すればよい。この目的
のために通常１０〜１００μｍのＧａＡｓチップにおい
てソース電極下に穴をあけ穴の中ｔメッキしてソースと
チップ裏面を接続してソースインダクタンスを低減する
スルーホール構造が提案されている。この構造ではＧ
ａ Ａ ｓチップが薄いのでチップ裏面にも厚いメッキ
がほどこされるのが通常である。しかしながら我々の実
験によるとこのように裏面にメッキされたチップでも組
立ての際のボンディング作業やその他チップを取り扱う
作業によってチップが非常に割れやすいということがわ
かった。更に、組立の際Ａｕ５ＩやＡｕＳｎ等のソルダ
ーでチップヶパッケージにマウントすると穴のメッキ部
分を介してソルダーが表面のソース笥、極と反応する現
象が生じる。穴の部分は通常ＦＥＴの動作層近くに設け
るので信頼性上ソルダーの反応は問題になることがある
。
リソグラフィ技術の発展によシサプミクロンのゲート加
工が一般的になり％／Ｔはかな９大きくできるよう罠な
っているため、（１）式中のπｆＴＬ ｓの項が特性劣
化の主要な要因となｐつつある。このソースインダクタ
ンスを低減するためにはＧａＡｓの動作層上に形成され
るソース電極からアース面（通常はチップ裏面が対応す
る）までの電流通路の長さを短縮すればよい。この目的
のために通常１０〜１００μｍのＧａＡｓチップにおい
てソース電極下に穴をあけ穴の中ｔメッキしてソースと
チップ裏面を接続してソースインダクタンスを低減する
スルーホール構造が提案されている。この構造ではＧ
ａ Ａ ｓチップが薄いのでチップ裏面にも厚いメッキ
がほどこされるのが通常である。しかしながら我々の実
験によるとこのように裏面にメッキされたチップでも組
立ての際のボンディング作業やその他チップを取り扱う
作業によってチップが非常に割れやすいということがわ
かった。更に、組立の際Ａｕ５ＩやＡｕＳｎ等のソルダ
ーでチップヶパッケージにマウントすると穴のメッキ部
分を介してソルダーが表面のソース笥、極と反応する現
象が生じる。穴の部分は通常ＦＥＴの動作層近くに設け
るので信頼性上ソルダーの反応は問題になることがある
。
本発明の目的は薄いチップでも取シ扱いに際して割れた
シ欠けたりしない構造をもつ半導体装置を提供すること
にある。
シ欠けたりしない構造をもつ半導体装置を提供すること
にある。
本発明によればＱ ａ Ａ ｓチップ側面に沿って金属
膜を設け、この側面金属膜にてチップの表面電極とチッ
プの裏面電極とを接続した半導体装置が得られる。
膜を設け、この側面金属膜にてチップの表面電極とチッ
プの裏面電極とを接続した半導体装置が得られる。
側面金属膜はメッキ等で比較的容易に形成することがで
きる。実際の組立の際チップ側面に金属膜を有しないチ
ップは１０％程度がボンディングやチップの取り扱いの
際にひびが入り使用に耐えなかったが、側面に金属膜を
形成した本発明のものは１００個の組立中ひびが入った
ものは１個も検出されなかった。
きる。実際の組立の際チップ側面に金属膜を有しないチ
ップは１０％程度がボンディングやチップの取り扱いの
際にひびが入り使用に耐えなかったが、側面に金属膜を
形成した本発明のものは１００個の組立中ひびが入った
ものは１個も検出されなかった。
このように側面に金属メッキした構造のチップではチッ
プ側面をもつ際に加わる加重がメッキによりて分散され
るため骨間性の強いＧａＡｓチップでも割れないと考え
られる。また厚さ３０μｍ以下のチップの機械的強度は
従来著しく小さかったが、本発明ではそれを、大きく向
上させる仁とができた。
プ側面をもつ際に加わる加重がメッキによりて分散され
るため骨間性の強いＧａＡｓチップでも割れないと考え
られる。また厚さ３０μｍ以下のチップの機械的強度は
従来著しく小さかったが、本発明ではそれを、大きく向
上させる仁とができた。
次に接地インダクタンスについても、側面にメッキした
ものはソースにボンディングしたものに比較すると幅広
くチップ裏面と電気的接触でき又チップも薄いのでアー
ス面との距離でもボンディングのものよシ短くできる。
ものはソースにボンディングしたものに比較すると幅広
くチップ裏面と電気的接触でき又チップも薄いのでアー
ス面との距離でもボンディングのものよシ短くできる。
かつチップ側面から活性層上までの距離は比較的遠いの
でソルダーとの反応もそれほど問題にならない。更に、
スルーホール構造とともに側面金属膜をもつチップでは
活性層上のソースとチップ裏面はよシ近くで接続できる
ためソースインダクタンスはチップ側面のインダクタン
スとスルーホールを通シてのインダクタンスとの並列と
なシ、インダクタンスは一層低減される。ここで、ソー
スインダクタンスが特性劣化の要因となるのは交流信号
となることを考えれば、直流パスマスはチップ側面から
のみ、ＲＦ信号はチップ側面とスルーホールとの両方か
らアース面に接続されていればよいことがわかる。従っ
てスルーホール部は薄い半絶縁性Ｇ ａ Ａ ｓ基板又
は５１０８等の絶縁膜を介してチップ表面のソース電極
と接続し、チップ裏面に対、しては交流的に接続しても
よい。この構造によれば、ソルダーと表面ソース電極と
の反応はＧａＡｓ基板または絶縁膜によって有効に防止
できる。
でソルダーとの反応もそれほど問題にならない。更に、
スルーホール構造とともに側面金属膜をもつチップでは
活性層上のソースとチップ裏面はよシ近くで接続できる
ためソースインダクタンスはチップ側面のインダクタン
スとスルーホールを通シてのインダクタンスとの並列と
なシ、インダクタンスは一層低減される。ここで、ソー
スインダクタンスが特性劣化の要因となるのは交流信号
となることを考えれば、直流パスマスはチップ側面から
のみ、ＲＦ信号はチップ側面とスルーホールとの両方か
らアース面に接続されていればよいことがわかる。従っ
てスルーホール部は薄い半絶縁性Ｇ ａ Ａ ｓ基板又
は５１０８等の絶縁膜を介してチップ表面のソース電極
と接続し、チップ裏面に対、しては交流的に接続しても
よい。この構造によれば、ソルダーと表面ソース電極と
の反応はＧａＡｓ基板または絶縁膜によって有効に防止
できる。
以下図面を参照して本発明の詳細な説明する。
第１図は本発明の基板構成を示す断面図である。
ＧａＡｓチップ４はその厚さが３０μｍよシ小さくても
よい。チップ上面には夫々ソース電極２．ゲート電極１
およびドレイン電極３が形成されている。
よい。チップ上面には夫々ソース電極２．ゲート電極１
およびドレイン電極３が形成されている。
またチップ裏面および側面には金属メッキ層５′、５が
形成されている。メッキ層の厚さは５βｍ以上、例えば
１０μｍ程度がよい。また側面メッキ層５′は幅が広い
方が望ましく、チップ側面全体にわたって形成する方が
よい。この構造によれば、チップ側面は金属メッキ層で
保護されているため、チップ厚が薄くてもその機械的強
度を著しく向上することができる。
形成されている。メッキ層の厚さは５βｍ以上、例えば
１０μｍ程度がよい。また側面メッキ層５′は幅が広い
方が望ましく、チップ側面全体にわたって形成する方が
よい。この構造によれば、チップ側面は金属メッキ層で
保護されているため、チップ厚が薄くてもその機械的強
度を著しく向上することができる。
更に、第２図は他の実施例による断面図で、側面メッキ
層５′とともに、これと並列にスルーホール６を設けて
、ソース電極２′の底面と接続したものである。この構
造は機械的強度が強いとともに、ソース通路が側面とス
ルーホールとの並列構成となるため、インダクタンスを
さらに減少できる。
層５′とともに、これと並列にスルーホール６を設けて
、ソース電極２′の底面と接続したものである。この構
造は機械的強度が強いとともに、ソース通路が側面とス
ルーホールとの並列構成となるため、インダクタンスを
さらに減少できる。
従って、第１図よシも厚いチップに対しても十分適用で
きる。スルーホールは複数個設けてもよい。
きる。スルーホールは複数個設けてもよい。
尚、スルーホール部での金属とソース電極金属とが反応
した場合、素子動作層の近辺にあるため悪影響が生じる
危険性がある場合には、第３図のように８ｉ０！等の絶
縁膜やＧａＡｓ薄板７を介在させる方が良い。
した場合、素子動作層の近辺にあるため悪影響が生じる
危険性がある場合には、第３図のように８ｉ０！等の絶
縁膜やＧａＡｓ薄板７を介在させる方が良い。
また、ＧａＡｓに限らず他の化合物半導体チップや８１
等の半導体チップにも十分適用できる。
等の半導体チップにも十分適用できる。
第１乃至第３図は本発明の各実施例における断面図であ
る。 １・・・・・・ゲートｔｒ、＆、２・・・・・・ソース
電極、３・・・・・・ドレイン電極、４・・・・・・Ｇ
ａＡｓチッグ、５・・・・・・側・面メッキ層、５′・
・・・・・裏面メッキ層、６・・・・・・スルーホール
、７・・川・絶縁膜。
る。 １・・・・・・ゲートｔｒ、＆、２・・・・・・ソース
電極、３・・・・・・ドレイン電極、４・・・・・・Ｇ
ａＡｓチッグ、５・・・・・・側・面メッキ層、５′・
・・・・・裏面メッキ層、６・・・・・・スルーホール
、７・・川・絶縁膜。
Claims (1)
- 【特許請求の範囲】 １、半導体チップの表面電極と裏面電極とが側面に沿っ
て形成された５μｍ以上の金属で接続されていることを
特徴とする半導体装置。 ２ 半導体チップの表面電極と声面電極とが、チップ側
面に設けられた金属層と、チップを貫通して設けられた
スルーホール内の金属とによりて接続されていることを
特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9591682A JPS58213473A (ja) | 1982-06-04 | 1982-06-04 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9591682A JPS58213473A (ja) | 1982-06-04 | 1982-06-04 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58213473A true JPS58213473A (ja) | 1983-12-12 |
Family
ID=14150598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9591682A Pending JPS58213473A (ja) | 1982-06-04 | 1982-06-04 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58213473A (ja) |
-
1982
- 1982-06-04 JP JP9591682A patent/JPS58213473A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3986196A (en) | Through-substrate source contact for microwave FET | |
| US10665711B2 (en) | High-electron-mobility transistor with buried interconnect | |
| US20240038848A1 (en) | Method of Fabricating a Semiconductor Device | |
| TWI773352B (zh) | 具有屏蔽傳輸線結構之射頻放大器 | |
| US11588448B2 (en) | Radio frequency transistor amplifiers having leadframes with integrated shunt inductors and/or direct current voltage source inputs | |
| US11749622B2 (en) | Field effect transistor and semiconductor device | |
| JPWO2018061711A1 (ja) | 半導体装置および製造方法 | |
| JPS58213473A (ja) | 半導体装置 | |
| JP2574510B2 (ja) | 高周波半導体装置 | |
| DE102015111838B4 (de) | Halbleiterbauelement und Herstellungsverfahren dafür | |
| US3471752A (en) | Semiconductor device with an insulating body interposed between a semiconductor element and a part of a casing | |
| JP2703908B2 (ja) | 化合物半導体装置 | |
| US20230124581A1 (en) | Transistor device structure with angled wire bonds | |
| US20230215833A1 (en) | Limiting Failures Caused by Dendrite Growth on Semiconductor Chips | |
| US11538795B2 (en) | Cascode semiconductor device and method of manufacture | |
| JPS6255722B2 (ja) | ||
| JP2024528280A (ja) | 電界効果トランジスタにおけるトラップの補償 | |
| JPH10107076A (ja) | 半導体装置およびその実装方法 | |
| JPH01108730A (ja) | 半導体装置 | |
| JPS586152A (ja) | トランジスタパツケ−ジの製造方法 | |
| JPS61172376A (ja) | 半導体装置 | |
| JPS5919360A (ja) | 電界効果トランジスタ | |
| CN118693070A (zh) | 一种共源共栅结构GaN器件及其制备方法 | |
| JPS63198377A (ja) | Ｍｅｓ電界効果トランジスタ | |
| JPH0449259B2 (ja) |