KR20060019754A - 프레임 메모리 제어 방법 및 그것을 이용한 표시 장치 - Google Patents

프레임 메모리 제어 방법 및 그것을 이용한 표시 장치 Download PDF

Info

Publication number
KR20060019754A
KR20060019754A KR1020040068402A KR20040068402A KR20060019754A KR 20060019754 A KR20060019754 A KR 20060019754A KR 1020040068402 A KR1020040068402 A KR 1020040068402A KR 20040068402 A KR20040068402 A KR 20040068402A KR 20060019754 A KR20060019754 A KR 20060019754A
Authority
KR
South Korea
Prior art keywords
image data
data
sequentially
frame memory
frame
Prior art date
Application number
KR1020040068402A
Other languages
English (en)
Other versions
KR100624311B1 (ko
Inventor
이경수
이재성
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040068402A priority Critical patent/KR100624311B1/ko
Priority to JP2005130264A priority patent/JP2006072311A/ja
Priority to US11/211,403 priority patent/US20060044233A1/en
Priority to DE602005011374T priority patent/DE602005011374D1/de
Priority to EP05107868A priority patent/EP1630784B1/en
Priority to CNB200510099616XA priority patent/CN100424750C/zh
Publication of KR20060019754A publication Critical patent/KR20060019754A/ko
Application granted granted Critical
Publication of KR100624311B1 publication Critical patent/KR100624311B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0804—Sub-multiplexed active matrix panel, i.e. wherein one active driving circuit is used at pixel level for multiple image producing elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G09G3/2025—Display of intermediate tones by time modulation using two or more time intervals using sub-frames the sub-frames having all the same time duration

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

본 발명은 한 프레임 분량의 화상 데이터를 저장할 수 있는 프레임 메모리에 기록된 화상 데이트를 쓰기 속도의 두 배의 읽기 속도로 독출하는 프레임 메모리 제어 방법 및 그것을 이용한 표시 장치에 관한 것이다. 본 발명에 따른 프레임 메모리 제어 방법은 프레임 메모리에 한 프레임의 화상 데이터를 순차적으로 기록하는 단계, 화상 데이터를 기록하는 시간의 중간 시점 또는 그 이후로부터 프레임 메모리에 기록된 화상 데이터의 홀수번째 데이터 및 짝수번째 데이터 중 어느 하나의 데이터를 포함하는 제1 군의 화상 데이터를 순차적으로 독출하는 단계, 그리고 제1 군의 화상 데이터를 순차적으로 독출한 후에, 프레임 메모리에 기록된 화상 데이터의 홀수번째 데이터 및 짝수번째 데이터 중 나머지 하나의 데이터를 포함하는 제2 군의 화상 데이터를 순차적으로 독출하는 단계를 포함하며, 제1 군의 화상 데이터에 속하는 제1 화상 데이터 및 제2 군의 화상 데이터에 속하는 제2 화상 데이터에 각각 상응하는 제1 및 제2 데이터 신호가 두 개의 발광 소자를 순차적으로 구동시키는 적어도 하나의 트랜지스터의 게이트에 순차적으로 전달되는 것을 특징으로 한다.
표시 장치, 프레임 메모리, 동작 주파수, 메모리 용량, 순차 제어

Description

프레임 메모리 제어 방법 및 그것을 이용한 표시 장치{Method for controlling frame memory and display device using the same}
도 1은 종래의 일반적인 표시 장치를 나타낸 도면이다.
도 2는 종래의 일반적인 표시 장치의 프레임 메모리를 나타낸 도면이다.
도 3은 도 2에 도시한 프레임 메모리의 동작 타이밍도이다.
도 4는 본 발명의 바람직한 일 실시예에 따른 표시 장치를 나타낸 도면이다.
도 5는 본 발명의 일 실시예에 따른 표시 장치의 프레임 메모리를 나타낸 도면이다.
도 6은 본 발명의 일 실시예에 따른 표시 장치의 프레임 메모리의 동작 타이밍도이다.
도 7은 본 발명의 일 실시예에 따른 표시 장치의 화소 회로를 나타낸 도면이다.
도 8은 도 7에 도시한 화소 회로를 구비하는 표시 장치에 대한 구동 타이밍도이다.
도 9는 본 발명의 다른 실시예에 따른 표시 장치를 나타낸 도면이다.
<도면의 주요 부분에 부호의 설명>
310: 화소 320: 화상 표시부
330: 주사 구동부 340: 데이터 구동부
350: 제어부 400: 프레임 메모리
본 발명은 프레임 메모리 제어 방법 및 그것을 이용한 표시 장치에 관한 것으로, 보다 상세하게는, 한 프레임 분량의 화상 데이터를 저장할 수 있는 프레임 메모리에 기록된 화상 데이트를 쓰기 속도의 두 배의 읽기 속도로 독출하는 프레임 메모리 제어 방법 및 그것을 이용한 순차 구동 방식의 표시 장치에 관한 것이다.
일반적으로, 표시 장치는 입력된 화상 데이터를 구동부를 통해 화상 표시부에 공급하여 소정의 화상을 표시하는 장치를 말한다. 이러한 표시 장치에서 화상 데이터는 한 프레임 단위로 화면에 표시된다. 예를 들면, 정지 화면은 한 프레임의 화상이 표시된 상태를 유지하는 것이며, 동영상은 한 프레임의 화상이 1초에 수회 내지 수십회 표시되는 것이 사람의 눈에 움직이는 화상으로 보여지는 것이다.
또한, 표시 장치는 원활한 화상 표시를 위하여 메모리에 화상 데이터를 기록하고 독출하는 과정을 반복하면서 화면에 화상을 표시한다. 따라서, 표시 장치는 통상 비디오 메모리, 프레임 메모리 등의 메모리를 포함한다. 비디오 메모리는 대용량의 화상 데이터를 저장하고, 삼차원 그래픽과 같은 기능을 수행하며, 비디오 카드 등과 같은 장치에 탑재되는 메모리를 나타낸다. 프레임 메모리는 프레임 단위의 소용량의 화상 데이터를 저장하며, 표시 장치의 컨트롤러나 구동 회로에 연결되는 메모리를 나타낸다.
도 1은 종래의 일반적인 표시 장치를 나타낸 도면이다.
도 1을 참조하면, 종래의 발광 표시장치는 복수의 화소(110)을 구비한 화상 표시부(120), 주사 구동부(130), 데이터 구동부(140), 제어부(150) 및 프레임 메모리(160)을 구비한다.
구체적으로, 화상 표시부(120)는 주사선(S1, S2, S3, …, Sn) 및 데이터선(D1, D2, D3, …, Dm)의 교차 영역에 형성되는 복수의 화소(110)를 포함한다. 화소(110)는 주사선(S1, S2, S3, …, Sn)에 인가되는 주사 신호에 의해 활성화되며, 데이터선(D1, D2, D3, …, Dm)에 인가되는 데이터 신호에 상응하는 빛을 생성한다.
주사 구동부(130)는 제어부(150)로부터 공급되는 주사 제어 신호에 따라 주사 신호를 생성하고, 각 주사선(S1 내지 Sn)에 순차적으로 주사 신호를 공급한다. 여기서, 주사 제어 신호는 클럭 신호, 리셋 신호, 수직 동기 신호 등을 포함한다.
데이터 구동부(140)는 제어부(150)로부터 공급되는 데이터 제어 신호에 따라 화상 데이터를 변환하여 데이터 신호를 생성하고, 각 데이터선(D1 내지 Dm)에 데이터 신호를 공급한다. 여기서, 데이터 제어 신호는 클럭 신호, 리셋 신호, 수평 동기 신호 등을 포함한다.
제어부(150)는 클럭 신호, 리셋 신호, 수직 제어 신호, 수평 제어 신호 등과 같은 제어 신호를 생성하며, 제어 신호를 이용하여 주사 구동부(130) 및 데이터 구 동부(140)를 제어한다. 이를 위해, 제어부(150)는 통상 제어 신호 발생부(미도시) 및 프레임 메모리 제어부(미도시)를 포함한다. 또한, 제어부(150)는 외부 호스트(미도시)로부터 입력되는 화상 데이터를 프레임 메모리(160)에 저장하고, 프레임 메모리(160)에 저장된 화상 데이터를 독출하여 데이터 구동부(140)에 전달한다.
프레임 메모리(160)는 제어부(150)의 제어 신호에 따라 화상 데이터를 기록하고 출력한다. 이를 위해, 프레임 메모리(160)는 통상 두 프레임 이상의 화상 데이터를 저장할 수 있는 용량을 갖는다. 이러한 프레임 메모리(160)의 동작에 대하여 아래에서 설명한다.
도 2는 종래의 일반적인 표시 장치의 프레임 메모리를 나타낸 도면이다. 그리고, 도 3은 도 2의 프레임 메모리에 대한 동작 타이밍도이다.
도 2를 참조하면, 종래의 프레임 메모리(160)는 제1 프레임 메모리(162) 및 제2 프레임 메모리(164)를 구비하며, 제1 및 제2 프레임 메모리(162, 164)는 제어부의 제어 신호(CTRL)에 따라 순차적으로 입력되는 화상 데이터를 프레임 단위로 교대로 저장한 후 프레임 단위로 교대로 출력한다.
구체적으로, 도 3에 나타낸 바와 같이, 종래의 프레임 메모리(160)는 제어부의 제어 신호(Vsync)에 응답하여 제1 프레임 메모리(162)에 N번째 프레임 데이터가 순차적으로 기록될 때, 제2 프레임 메모리(164)에 앞서 저장된 N-1번째 프레임 데이터가 순차적으로 독출되도록 동작한다. 그 후, 제2 프레임 메모리(164)에 N+1번째 프레임 데이터가 순차적으로 기록될 때, 제1 프레임 메모리(162)에 저장된 N번 째 프레임 데이터가 순차적으로 독출되도록 동작한다. 다음, 제1 프레임 메모리(162)에 N+2번째 프레임 데이터가 순차적으로 기록될 때, 제2 프레임 메모리(164)에 저장된 N+1번째 프레임 데이터가 순차적으로 독출되도록 동작한다. 다음, 제2 프레임 메모리(164)에 N+3번째 프레임 데이터가 순차적으로 기록될 때, 제1 프레임 메모리(162)에 저장된 N+2번째 프레임 데이터가 순차적으로 독출되도록 동작한다.
이와 같이, 종래의 프레임 메모리(160)는 적어도 두 개의 프레임 메모리(162, 164) 또는 적어도 두 프레임 분량 이상을 저장하는 프레임 메모리(미도시)를 이용하여 화상 데이터를 교대로 저장하면서 교대로 출력한다. 이때, 종래의 프레임 메모리(160)는 메모리의 내부 및 외부에서 볼 때, 쓰기 동작 주파수(write frequency)와 읽기 동작 주파수(read frequency)가 모두 동일하게 설정된다.
그러나, 표시 장치에 사용되는 드라이버 IC(integrated circuit)와 같이, 표시 장치의 구동 회로가 칩 등의 형태로 집적화되어 표시 장치에 탑재되는 경우, 순차적으로 입력되는 프레임 데이터를 교대로 저장하거나 두 프레임 분량 이상의 프레임 데이터를 저장하기 위하여 프레임 메모리가 소정의 크기를 갖기 때문에, 종래의 표시 장치에서는 프레임 메모리의 크기를 작게 하는 것이 어렵고, 따라서 표시 장치의 드라이버 IC를 소형화하는 데도 한계가 있다.
다시 말해서, 표시 장치에서 칩 형태의 구동 회로는 회로 내에 탑재되는 프레임 메모리의 크기로 인하여 소형화하는 데 한계가 있다. 이것은 표시 장치의 전원선, 제어선 등의 배선 설계를 어렵게 하며, 결국 표시 장치의 설계 자유도를 제한하게 된다는 단점이 있다.
본 발명은 상술한 종래의 문제점을 감안하여 안출된 것으로, 본 발명의 목적은 한 프레임 분량의 프레임 메모리를 이용하여 순차 구동 방식의 표시 장치에 적용할 수 있는 프레임 메모리 제어 방법을 제공하는 것이다.
본 발명의 다른 목적은 상술한 프레임 메모리 제어 방법을 이용하는 순차 구동 방식의 표시 장치를 제공하는 것이다.
상술한 목적을 달성하기 위하여, 본 발명의 일 측면에 따르면, 프레임 메모리에 한 프레임의 화상 데이터를 순차적으로 기록하는 단계와, 한 프레임의 화상 데이터를 기록하는 시간(T)의 T/2의 시점 또는 그 이루로부터 프레임 메모리에 기록된 화상 데이터의 홀수번째 데이터 및 짝수번째 데이터 중 어느 하나의 데이터를 포함하는 제1 군의 화상 데이터를 순차적으로 독출하는 단계, 제1 군의 화상 데이터를 순차적으로 독출한 후에, 프레임 메모리에 기록된 화상 데이터의 홀수번째 데이터 및 짝수번째 데이터 중 나머지 하나의 데이터를 포함하는 제2 군의 화상 데이터를 순차적으로 독출하는 단계를 포함하며, 제1 군의 화상 데이터에 속하는 제1 화상 데이터 및 제2 군의 화상 데이터에 속하는 제2 화상 데이터에 각각 상응하는 제1 및 제2 데이터 신호가 두 개의 발광 소자를 순차적으로 구동시키는 적어도 하나의 트랜지스터의 게이트에 순차적으로 전달되는 프레임 메모리 제어 방법이 제공 된다.
바람직하게, 화상 데이터를 순차적으로 기록하는 단계는 제2 군의 화상 데이터를 독출하는 단계의 시작 시점 또는 그 이후에 다음 프레임의 화상 데이터를 순차적으로 기록하는 단계를 포함한다.
또한, 화상 데이터를 순차적으로 기록하는 단계는 화상 데이터를 기록하지 않는 쓰기 더미 구간을 두고 화상 데이터를 순차적으로 기록하는 단계를 포함할 수 있다. 이때, 제1 군의 화상 데이터 및 제2 군의 화상 데이터를 순차적으로 독출하는 단계는 화상 데이터를 독출하지 않는 제1 및 제2 읽기 더미 구간을 각각 두고 화상 데이터를 순차적으로 독출하는 단계를 포함할 수 있다.
본 발명의 다른 측면에 따르면, 복수의 주사선, 복수의 발광제어선 및 복수의 데이터선에 전기적으로 접속되는 복수의 화소를 포함하며, 화소는 제1 및 제2 발광 소자를 순차적으로 구동시키는 적어도 하나의 제1 트랜지스터를 구비하는 화상 표시부와, 주사선에 주사 신호를 공급하고 발광제어선에 발광 제어신호를 공급하며 데이터선에 데이터 신호를 공급하는 구동부와, 화상 데이터를 저장하는 프레임 메모리, 그리고 구동부 및 프레임 메모리를 제어하는 제어부를 포함한다. 여기서, 제어부는 수신한 한 프레임의 화상 데이터를 상기 프레임 메모리에 순차적으로 기록하고, 화상 데이터를 기록하는 시간(T)의 T/2의 시점 또는 그 이후로부터 프레임 메모리에 기록된 화상 데이터의 홀수번째 데이터 및 짝수번째 데이터 중 어느 하나의 데이터를 포함하는 제1 군의 화상 데이터를 순차적으로 독출하여 구동부에 전달하며, 제1 군의 화상 데이터를 순차적으로 독출한 후에, 프레임 메모리에 기록 된 화상 데이터의 홀수번째 데이터 및 짝수번째 데이터 중 나머지 하나의 데이터를 포함하는 제2 군의 화상 데이터를 순차적으로 독출하여 구동부에 전달하는 표시 장치가 제공된다.
바람직하게, 독출된 제1 군의 화상 데이터에 속하는 화상 데이터 및 상기 독출된 제2 군의 화상 데이터에 속하는 화상 데이터에 각각 상응하는 제1 및 제2 데이터 신호는 제1 트랜지스터의 게이트에 순차적으로 전달된다.
또한, 제어부는 제2 군의 화상 데이터를 독출하기 시작하는 시점 또는 그 이후에 다음 프레임의 화상 데이터를 기록한다.
또한, 제어부는 화상 데이터를 기록하지 않는 쓰기 더미 구간을 두고 화상 데이터를 순차적으로 기록할 수 있다. 이때, 제어부는 화상 데이터를 독출하지 않는 제1 및 제2 읽기 더미 구간을 각각 두고 화상 데이터를 순차적으로 독출할 수 있다.
이하, 본 발명의 실시예를 도면을 참조하여 상세히 설명한다. 이하의 설명에서, 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 전기적으로 연결되어 있는 경우도 포함한다. 또한, 도면에서 본 발명과 관계없는 부분은 본 발명의 설명을 명확하게 하기 위하여 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
도 4는 본 발명의 바람직한 일 실시예에 따른 표시 장치를 나타낸 도면이다.
도 4를 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 입력된 데이터에 상응하는 화상을 화상 표시부(320)에 표시하기 위하여, 화상 표시부(320), 주사 구동부(330), 데이터 구동부(340), 제어부(350) 및 프레임 메모리(400)를 구비한다. 여기서, 프레임 메모리(400)는 한 프레임 분량의 화상 데이터만을 저장할 수 있는 용량을 갖는 메모리로 형성된다.
화상 표시부(320)는 주사선(S1, S2, …, Sn) 및 데이터선(D1, D2, D3, …, Dm)의 교차 영역에 형성되는 복수의 화소(110)를 포함한다. 화소(310)는 주사선(S1, S2, …, Sn)에 인가되는 주사 신호에 의해 활성화되며, 데이터선(D1, D2, D3, …, Dm)에 인가되는 데이터 신호에 상응하는 휘도를 표시한다.
주사 구동부(330)는 제어부(350)로부터 공급되는 제어 신호에 따라 주사 신호를 생성하고, 각 주사선(S1 내지 Sn)에 순차적으로 주사 신호를 공급한다. 여기서, 제어 신호는 클럭 신호, 리셋 신호, 수직 동기 신호 등을 포함한다.
또한, 주사 구동부(330)는 제어부(350)로부터 공급되는 제어 신호에 따라 발광 제어신호를 생성하고, 각 발광제어선(E1a, E1b, E2a, E2b, …, Ena, Enb)에 순차적으로 발광 제어신호를 공급한다.
데이터 구동부(340)는 제어부(350)로부터 공급되는 제어 신호에 따라 화상 데이터를 변환하여 데이터 신호를 생성하고, 각 데이터선(D1 내지 Dm)에 데이터 신호를 공급한다. 여기서, 제어 신호는 클럭 신호, 리셋 신호, 수평 동기 신호 등을 포함한다. 데이터 신호는 소정의 전압값 또는 전류값을 갖을 수 있다.
제어부(350)는 클럭 신호, 리셋 신호, 수직 제어 신호, 수평 제어 신호 등과 같은 제어 신호를 생성하며, 제어 신호를 이용하여 주사 구동부(330) 및 데이터 구동부(340)를 제어한다. 이를 위해, 제어부(350)는 제어 신호 발생부(미도시) 및 프레임 메모리 제어부(미도시)를 포함한다.
또한, 제어부(350)는 외부 호스트(미도시)로부터 화상 데이터를 받고, 그것을 프레임 메모리(400)에 저장하며, 저장된 화상 데이터를 프레임 메모리(400)에서 독출하며, 독출한 화상 데이터를 데이터 구동부(340)에 전달한다.
구체적으로, 제어부(350)는 프레임 메모리(400)에 한 프레임의 화상 데이터를 순차적으로 기록하고, 화상 데이터를 실질적으로 기록하는 기간(T)의 T/2의 시점으로부터 프레임 메모리(400)에 기록된 화상 데이터의 2n-1(n은 자연수)(홀수)번째 데이터 및 2n(짝수)번째 데이터 중 어느 하나의 데이터를 포함하는 제1 군의 화상 데이터를 순차적으로 독출한다. 그리고, 제어부(150)는 제1 군의 화상 데이터를 순차적으로 독출한 후에, 프레임 메모리(400)에 기록된 화상 데이터의 2n-1(n은 임의의 자연수)번째 데이터 및 2n번째 데이터 중 나머지 하나의 데이터를 포함하는 제2 군의 화상 데이터를 순차적으로 독출한다.
또한, 제어부(350)는 프레임 메모리(400)에 연결되며, 프레임 메모리(400)을 제어하는 기능을 가진 임의의 제어 장치로 구현될 수 있다. 예를 들면, 제어 장치는 표시 장치를 탑재한 휴대 단말기 등의 중앙 처리 장치(central processing unit, CPU) 또는 마이크로프로세서 유닛(microprocessor unit, MPU)으로 구현될 수 있다.
프레임 메모리(400)는, 도 5에 도시한 바와 같이, 제어부(350)의 제어 신호(CTRL)에 따라 화상 데이터(data)를 순차적으로 기록하고 출력한다. 특히, 프레임 메모리(400)는 표시 장치의 구동 회로 내에서 한 프레임 분량만을 저장할 수 있는 용량을 갖는 하나의 메모리로 형성된다. 이러한 프레임 메모리(400)는 독립적인 장치로 형성되거나, 제어부(350) 내에 내장될 수 있다. 또한, 프레임 메모리(400)는 데이터 구동부(340) 및 제어부(350)가 하나의 기판 상에 집적된 집적 회로 내에 내장될 수 있다. 이러한 프레임 메모리(400)에 대하여 아래에서 보다 상세히 설명한다.
도 6은 본 발명의 일 실시예에 따른 표시 장치의 프레임 메모리의 구동 타이밍을 나타낸 도면이다.
도 6을 참조하면, 본 실시예에 따른 프레임 메모리(400)는 제어부의 제어 신호(Vsync)에 응답하여 입력되는 N번째 프레임 데이터를 순차적으로 저장한다. 그리고, 제어부의 제어 신호에 응답하여 N번째 프레임 데이터를 실질적으로 기록하는 기간(T)의 T/2의 시점으로부터, T/2의 시점 이전에 프레임 메모리(400)에 저장된 N번째 프레임 데이터를 순차적으로 출력하기 시작한다. 여기서, T/2 시점으로부터는 T/2의 시점 또는 그 이후를 포함한다. 이때, 프레임 메모리(400)는 먼저 메모리 내에 저장되어 있는 N번째 프레임에 대한 화상 데이터에서 2n-1(n은 자연수)번째의 화상 데이터 및 2n번째의 화상 데이터 중 어느 한 그룹의 화상 데이터를 포함하는 제1 군의 화상 데이터를 먼저 출력한다. 다음으로, 프레임 메모리(400)는, 제1 군 의 화상 데이터가 출력된 후에, 2n-1번째의 화상 데이터 및 2n번째의 화상 데이터 중 나머지 한 그룹의 화상 데이터를 포함하는 제2 군의 화상 데이터를 출력한다. 그리고, N+1번째 화상 데이터도 N번째 화상 데이터와 같이 순차적으로 프레임 메모리에 기록되고 출력된다.
이때, 프레임 메모리(400)는 읽기 동작 주파수(read frequency) 또는 읽기 속도가 쓰기 동작 주파수(write frequency) 또는 쓰기 속도의 두 배가 되도록 설정된다. 따라서, 프레임 메모리(400)는 한 프레임 분량의 화상 데이터를 기록하는 시간과 동일한 시간으로 한 프레임 분량의 화상 데이터를 읽어낸다.
또한, 프레임 메모리(400)는 화상 데이터를 순차적으로 기록할 때, 실질적으로 화상 데이터를 기록하지 않는 쓰기 더미 구간(Dw)을 포함한다. 이러한 경우, 쓰기 더미 구간(Dw)은 프레임 메모리(400)에서 오류가 발생하는 경우에, 동일한 필드에 화상 데이터를 기록하면서 동시에 독출하는 경우가 발생하지 않도록 하기 위해 형성된다. 이러한 쓰기 더미 구간(Dw)은 통상 T/2 미만의 기간으로 형성되는 것이 바람직하다.
또한, 상술한 경우, 프레임 메모리(400)는 제1 군 및 제2 군의 화상 데이터를 각각 순차적으로 독출할 때, 쓰기 더미 구간(Dw)에 상응하도록 화상 데이터를 실질적으로 독출하지 않는 제1 읽기 더미 구간(Dr1) 및 제2 읽기 더미 구간(Dr2)을 포함하는 것이 바람직하다. 여기서, 쓰기 더미 구간(Dw)는 제1 및 제2 읽기 더미 구간(Dr1, Dr2)을 합한 구간과 동일하게 설정되는 것이 바람직한다.
이와 같이, 본 실시예의 프레임 메모리(400)는 한 프레임 분량의 화상 데이 터만을 저장할 수 있는 하나의 메모리를 이용하여 화상 데이터를 저장하고 출력할 수 있다. 게다가, 본 실시예에서는 프레임 메모리(400)에 저장되어 있는 화상 데이터를 두 번에 나누어 출력함으로써, 하나의 구동 트랜지스터에 두 개의 발광 소자가 연결되는 화소를 구비하는 순차 구동 방식의 표시 장치에 매우 유용하게 적용될 수 있다.
도 7은 본 발명의 일 실시예에 따른 표시 장치에 적용할 수 있는 화소 회로를 나타낸 도면이다. 도 7에서 화소 회로 내의 트랜지스터는 p채널의 트랜지스터로 형성되어 있다.
도 7을 참조하면, 본 발명의 일 실시예에 따른 표시 장치에 적용할 수 있는 화소 회로(312, 314, 316)는 하나의 주사 신호(S1)가 인가되는 한 수평 기간 동안에 각 데이터선(D1, D2, D3)을 통해 전달되는 제1 및 제2 데이터 신호 및 두 개의 발광 제어신호(E1a, Elb)에 따라 두 개의 발광 소자(EL1_R1, EL1_G1; EL1_B1, EL1_R2; EL1_G2, EL1_B2)를 각각 순차적으로 구동시키는 순차 구동 방식의 화소 회로로 형성되어 있다. 이하의 실시예에서는 특정 주사선(S1) 및 특정 데이터선(D1)에 의해 규정되는 영역에 형성되어 있는 화소(310) 내의 화소 회로(312)를 중심으로 설명한다. 여기서, 화소(310)는 하나의 화소 회로(312)와 두 개의 발광 소자(EL1_R1, EL1_G1)를 포함한다.
화소 회로(312)는 제1 트랜지스터(M1), 제2 트랜지스터(M2), 제1 발광 소자(EL1_R1)의 발광 기간을 제한하는 제3 트랜지스터(M3) 및 제2 발광 소자(EL1_G1)의 발광 기간을 제한하는 제4 트랜지스터(M4)를 포함한다. 여기서, 제1 발광 소자(EL_R)는 적색 발광을 하는 소자를 나타내고, 제2 발광 소자(EL1_G1)는 녹색 발광을 하는 소자를 나타낸다. 그리고, 발광 소자는 유기물을 발광층으로 하는 유기 박막과 이 유기 박막의 양면에 접하여 형성되는 애노드와 캐소드를 구비한 유기 발광 소자를 포함한다. 한편, 제1 및 제2 발광 소자(EL1_R1, EL1_G1)는 상술한 구성 이외에 동일한 색을 표시하는 한 쌍의 발광 소자 또는 적색, 녹색 및 청색 중 어느 하나의 서로 다른 색으로 각각 발광하는 임의의 한 쌍의 발광 소자로 형성될 수 있다.
구체적으로, 제1 트랜지스터(M1)는 소오스, 드레인 및 게이트를 구비하며, 소오스는 제1 전원전압(VDD)을 공급하는 제1 전원선에 연결되고, 드레인은 제3 트랜지스터(M3)의 소오스 및 제4 트랜지스터(M4)의 소오스에 공통 연결되며, 게이트는 제2 트랜지스터(M2)의 드레인에 연결된다.
또한, 제1 트랜지스터(M1)는 한 프레임 내의 소정 시간 동안에 게이트와 소오스 간에 인가되는 제1 데이터 전압에 따라 소정의 전류원으로서 동작하며, 구동 트랜지스터로서 제3 트랜지스터(M3)를 통해 제1 발광 소자(EL1_R1)에 전류를 공급한다.
또한, 제1 트랜지스터(M1)는 한 프레임 내의 또 다른 소정 시간 동안에 게이트와 소오스 간에 인가되는 제2 데이터 전압에 따라 소정의 전류원으로서 동작하며, 구동 트랜지스터로서 제4 트랜지스터(M4)를 통해 제2 발광 소자(EL1_G1)에 전류를 공급한다.
제2 트랜지스터(M2)는 소오스, 드레인 및 게이트를 구비하며, 소오스는 데이터선(Dm)에 연결되고, 드레인은 캐패시터(Cst)의 제1 전극에 연결되며, 게이트는 주사선(Sn)에 연결된다.
또한, 제2 트랜지스터(M2)는 주사선(Sn)에 인에이블 레벨 또는 로우 레벨의 주사 신호가 인가될 때 온 상태가 되며, 데이터선(Dm)에 인가되는 데이터 전압을 제1 트랜지스터(M1)의 게이트와 캐패시터(Cst)의 제1 전극에 전달한다. 예를 들면, 제2 트랜지스터(M2)는 한 프레임 기간 동안 두 번의 인에이블 레벨의 주사 신호에 응답하며, 데이터선(Dm)에 인가되는 제1 및 제2 데이터 전압을 제1 트랜지스터(M1)의 게이트에 순차적으로 전달한다.
제3 트랜지스터(M3)는 소오스, 드레인 및 게이트를 구비하며, 소오스는 제1 트랜지스터(M1)의 드레인에 연결되며, 드레인은 제1 발광 소자(EL1_R1)의 애노드에 연결되며, 게이트는 제1 발광제어선(E1a)에 연결된다. 여기서, 제1 발광제어선(E1a)은 주사 구동부에 연결되며 제1 발광 소자(EL_R)의 발광 기간을 제어하기 위한 제1 발광 제어신호를 제3 트랜지스터(M3)의 게이트에 전달한다.
또한, 제3 트랜지스터(M3)는 제1 발광제어선(E1a)에 인가되는 제1 발광 제어신호에 응답하여 제1 트랜지스터(M3)와 제1 발광 소자(EL1_R1) 간의 접속을 소정 시간 동안 유지하거나 차단하며, 제1 트랜지스터(M1)로부터의 전류가 제1 발광 소자(EL1_R1)에 선택적으로 공급되도록 한다. 여기서, 제1 발광 소자(EL_R)의 캐소드는 제1 전원전압(VDD)보다 낮은 제2 전원전압(VSS)을 공급하는 제2 전원선에 공통 연결된다.
제4 트랜지스터(M4)는 소오스, 드레인 및 게이트를 구비하며, 소오스는 제1 트랜지스터(M1)의 드레인에 연결되며, 드레인은 제2 발광 소자(EL1_G1)의 애노드에 연결되며, 게이트는 제2 발광제어선(E1b)에 연결된다. 여기서, 제2 발광제어선(E1b)은 제2 발광 소자(EL1_G1)의 발광 기간을 제어하기 위한 제2 발광 제어신호를 제4 트랜지스터(M4)의 게이트에 전달한다. 그리고, 제2 발광 제어신호는 하나의 수평 기간 동안에 제1 발광 제어신호와 중복되지 않는 인에이블 레벨 또는 로우 레벨 기간을 갖는다.
또한, 제4 트랜지스터(M4)는 제2 발광제어선(E1b)에 인가되는 제2 발광 제어신호에 응답하여 제4 트랜지스터(M4)와 제2 발광 소자(EL1_G1) 간의 접속을 유지하거나 차단하며, 제1 트랜지스터(M1)로부터의 전류가 제2 발광 소자(EL1_G1)에 선택적으로 공급되도록 한다. 여기서, 제2 발광 소자(EL1_G1)의 캐소드는 제2 전원전압(VSS)을 공급하는 제2 전원선에 공통 연결된다.
도 8은 도 7에 도시한 화소 회로를 구비하는 표시 장치에 대한 구동 타이밍도이다. 본 실시예에서 하나의 필드(1F)는 제1 및 제2 서브 필드(1SF, 2SF)로 형성되고, 제1 및 제2 서브 필드(1SF, 2SF) 기간은 동일하게 형성되어 있다. 또한, 본 실시예에서는 설명의 편의상 한 필드 기간 동안 특정 주사선(S1)에 전기적으로 접속되어 있는 일부 화소 회로의 구동 타이밍을 중심으로 설명한다.
도 7 및 도 8을 참조하면, 본 발명의 일 실시예에 따른 표시 장치에 적용할 수 있는 화소 회로는 하나의 행(row) 라인을 활성화하는 시간을 나타내는 한 수평 주기 또는 한 필드(one field, 1F) 내의 제1 및 제2 서브 필드(1SF, 2SF) 기간 동안에 제1 및 제2 발광 소자(EL1_R1, EL1_G1; EL1_B1, EL1_R2; EL1_G2, EL1_B2)를 순차적으로 각각 제어한다.
제1 서브 필드(first subfield, 1SF) 기간에서, 주사선(S1)에 로우 레벨의 주사 신호가 인가되면, 제2 트랜지스터(M2)가 턴온되고, 이때 데이터선(D1, D2, D3)에 인가되어 있는 제1 데이터 전압이 화소 회로(132; 134; 136) 내의 제1 트랜지스터(M1)의 게이트에 전달되며, 캐패시터(Cst)에 제1 데이터 전압에 상응하는 전압이 저장되고, 제1 트랜지스터(M1)가 게이트와 소오스 간의 전압에 상응하여 소정의 전류원으로 동작한다. 그리고, 제1 발광제어선(E1a)에 로우 레벨의 제1 발광 제어신호가 인가되면, 제3 트랜지스터(M3)가 턴온되고, 따라서 제1 트랜지스터(M1)로부터 제1 발광 소자(EL1_R1; EL1_B1; EL1_G2)에 전류가 공급된다. 이때, 제2 발광제어선(E1b)에는 하이 레벨의 제2 발광 제어신호가 인가되며, 제4 트랜지스터(M4)는 턴오프 상태가 되고, 따라서 제2 발광 소자(EL1_G1; EL1_R2; EL1_B2)에는 전류가 흐르지 않는다.
다음, 제2 서브 필드(second subfield, 2SF) 기간에서, 주사선(S1)에 로우 레벨의 주사 신호가 인가되면, 제2 트랜지스터(M2)가 턴온되고, 이때 데이터선(D1, D2, D3)에 인가되어 있는 제2 데이터 전압이 화소 회로(132; 134; 136) 내의 제1 트랜지스터(M1)의 게이트에 전달되며, 캐패시터(Cst)에 제2 데이터 전압에 상응하는 전압이 저장되고, 제1 트랜지스터(M1)가 게이트와 소오스 간의 전압에 상응하여 소정의 전류원으로 동작한다. 그리고, 제2 발광제어선(E1b)에 로우 레벨의 제2 발 광 제어신호가 인가되면, 제4 트랜지스터(M4)가 턴온되고, 제1 트랜지스터(M1)로부터 제2 발광 소자(EL1_G1; EL1_R2; EL1_B2)에 전류가 공급된다. 이때, 제1 발광제어선(E1a)에는 하이 레벨의 제1 발광 제어신호가 인가되며, 제3 트랜지스터(M3)는 턴오프 상태가 되고, 따라서, 제1 발광 소자(EL1_R1; EL1_B1; EL1_G2)에는 전류가 흐르지 않는다.
이와 같이, 본 발명의 일 실시예에 따른 프레임 메모리 제어 방법에 의하면, 드라이버 IC(integrated circuit) 내에 한 프레임 분량만의 데이터를 저장할 수 있는 메모리를 사용하면서 순차 구동 방식의 표시 장치를 구현할 수 있다.
도 9는 본 발명의 다른 실시예에 따른 표시 장치를 나타낸 도면이다.
도 9를 참조하면, 본 발명의 다른 실시예에 따른 표시 장치는 입력된 데이터 신호에 상응하는 화상을 화상 표시부(620)에 표시하기 위하여, 화상 표시부(620), 주사 구동부(630), 데이터 구동부(640), 제어부(660), 프레임 메모리(670) 및 전원공급부(680)를 구비한다. 여기서, 프레임 메모리(670)는 한 프레임 분량의 화상 데이터만을 저장할 수 있는 용량을 갖는 하나의 메모리로 형성된다.
화상 표시부(320)는 주사 신호를 전달하는 주사선(S1, S2, …, Sn), 데이터 선호를 전달하는 데이터선(D1, D2, D3, …, Dm), 그리고 주사선(S1, S2, …, Sn) 및 데이터선(D1, D2, D3, …, Dm)에 의해 규정되는 영역에 형성되는 복수의 화소(610)를 포함한다. 화소(610)는 주사선(S1, S2, …, Sn)에 인가되는 주사 신호에 의해 활성화되며, 데이터선(D1, D2, D3, …, Dm)에 인가되는 데이터 신호에 상응하 는 휘도를 표시한다.
또한, 화상 표시부(320)는 발광 제어신호를 각 화소(610)에 전달하는 발광제어선(E1a, E1b, E2a, E2b, …, Ena, Enb)을 포함한다. 발광제어선(E1a, E1b, E2a, E2b, …, Ena, Enb)은 두 개의 제어선이 한 쌍을 이루도록 형성되어 있다. 한편, 발광제어선(E1a, E1b, E2a, E2b, …, Ena, Enb)은 발광 제어신호에 의해 제어되는 트랜지스터를 서로 다른 타입의 트랜지스터 즉, p-타입 트랜지스터와 n-타입 트랜지스터로 각각 형성하는 경우에는 하나의 발광제어선으로 형성될 수 있다.
주사 구동부(630)는 제어부(660)로부터 공급되는 제어 신호에 따라 주사 신호를 생성하고, 각각의 주사선(S1, S2, …, Sn)에 연결되는 있는 화소(610)에 순차적으로 주사 신호를 공급한다. 여기서, 제어 신호는 스타트 펄스, 클럭 신호, 리셋 신호, 수직 동기 신호 등을 포함한다.
또한, 주사 구동부(630)는 제어부(660)로부터 공급되는 제어 신호에 따라 발광 제어신호를 생성하고, 각 쌍의 발광제어선(E1a, E1b, E2a, E2b, …, Ena, Enb)에 연결되어 있는 화소(610)에 순차적으로 제1 및 제2 발광 제어신호를 공급한다.
데이터 구동부(640)는 제어부(650)로부터 공급되는 제어 신호에 따라 화상 데이터를 변환하여 데이터 신호를 생성하고, 역다중화부(650)를 통해 각 데이터선(D1, D2, D3, …, Dm)에 데이터 신호를 공급한다. 여기서, 제어 신호는 스타트 펄스 등의 스타프 신호, 클럭 신호, 리셋 신호, 수평 동기 신호 등을 포함한다. 데이터 신호는 데이터 전압 또는 데이터 전류로 형성될 수 있다. 예를 들면, 데이터 구동부(640)는 48개의 채널 출력을 구비하고, 역다중화부(650)는 48개의 채널 입력을 176*3의 채널 출력으로 변환하여 화상 표시부(620)의 각 데이터선(D1, D2, D3, …, Dm)에 전달할 수 있다.
상술한 화상 표시부(620), 주사 구동부(630) 및 역다중화부(650)는 동일 기판(600) 상에 형성된다.
제어부(660)는 시프트 레지스터에 입력되는 스타트 펄스 등의 스타트 신호, 클럭 신호, 리셋 신호, 수직 제어 신호, 수평 제어 신호 등과 같은 제어 신호를 생성한다. 또한, 제어부(660)는 주사 구동부(630), 데이터 구동부(640) 및 역다중화부(650)를 제어한다. 또한, 제어부(660)는 외부 호스트(700)로부터 화상 데이터를 받고, 그것을 내장형 프레임 메모리(670)에 저장하며, 저장된 화상 데이터를 프레임 메모리(670)에서 독출하고, 독출한 화상 데이터를 데이터 구동부(640)에 전달한다.
구체적으로, 제어부(660)는 프레임 메모리(670)에 한 프레임의 화상 데이터를 순차적으로 기록하고, 화상 데이터를 실질적으로 기록하는 기간(T)의 T/2의 시점으로부터 프레임 메모리(670)에 기록된 화상 데이터의 2n-1(n은 자연수)번째 데이터 및 2n번째 데이터 중 어느 하나의 데이터를 포함하는 제1 군의 화상 데이터를 순차적으로 독출한다. 그리고, 제어부(660)는 제1 군의 화상 데이터를 순차적으로 독출한 후에, 프레임 메모리(670)에 기록된 화상 데이터의 2n-1번째 데이터 및 2n번째 데이터 중 나머지 하나의 데이터를 포함하는 제2 군의 화상 데이터를 순차적으로 독출한다. 독출된 제1 군 및 제2 군의 화상 데이터는 순차 구동 방식으로 화상표시부(620)의 각 화소 내의 두 개의 발광 소자를 순차적으로 구동시키는 트랜지 스터의 게이트에 순차적으로 전달된다.
상술한 데이터 구동부(640) 및 제어부(650)는 하나의 집적 회로 또는 드라이버 IC(690)로 형성된다. 이러한 경우, 드라이버 IC(690)는 기판(600)에 접착되어 전기적으로 연결되는 TCP(tape carrier package), FPC(flexible printed circuit) 또는 TAB(tape automatic bonding)에 칩 등의 형태로 장착될 수 있다.
프레임 메모리(670)는 한 프레임 분량의 용량을 갖는 메모리로 형성되며, 제어부(660)에 내장된다. 프레임 메모리(670)는 전력이 공급되는 한 메모리 내의 데이터 비트들을 내용이 계속 유지되며, 읽기 쓰기가 가능한 에스 램(static random access memory; SRAM)으로 형성된다. 물론, 프레임 메모리(670)는 에스 램과 유사한 기능을 갖는 다른 종류의 메모리를 이용하여 형성될 수 있다.
전원공급부(680)는 제어부(670)의 제어 신호에 따라 기판(600) 상의 화상 표시부(620), 주사 구동부(630) 및 역다중화부(640)와, 데이터 구동부(640) 및 제어부(660)를 포함한 드라이버 IC(690)에 각각 소정의 전원을 공급한다.
상술한 바와 같이, 본 발명의 다른 실시예에 따른 표시 장치에서는 드라이버 IC(690) 내의 제어부(660)에 내장된 프레임 메모리(670)를 한 프레임 분량의 메모리를 이용하여 형성함으로써, 종래에 비해 드라이버 IC(690)의 설치 면적이 감소된다. 따라서, 상술한 본 발명에 의하면, 드라이버 IC(690)가 탑재되는 표시 장치의 설계 자유도가 증가되고, 제조 비용이 절감된다.
한편, 상술한 실시예에서, 프레임 메모리 제어 방법은 단일 주사(single scan)이나 순차 주사(progressive scan) 방식으로 구동되는 표시 장치뿐만 아니라, 이중 주사(dual scan) 방식, 비월 주사(interlaced scan) 방식이나 또 다른 방식의 주사 방식을 이용하는 표시 장치에도 적용될 수 있다.
또한, 상술한 실시예에서, 화소 회로는 스위칭 트랜지스터와 구동 트랜지스터를 포함하는 전압 기입 방식의 기본적인 화소 회로로 언급되었다. 하지만, 본 발명은 스위칭 트랜지스터와 구동 트랜지스터 이외에 구동 트랜지스터의 문턱 전압을 보상하기 위한 트랜지스터 또는 전압 강하를 보상하기 위한 트랜지스터 등을 포함하는 전압 기입 방식의 화소 회로에 대해서도 적용할 수 있다. 더욱이, 본 발명은 전압 기입 방식의 화소 회로 뿐만 아니라 데이터 신호를 데이터 전류로 공급하는 전류 기입 방식의 화소 회로에 대해서도 적용할 수 있다.
또한, 상술한 실시예에서, 화소 회로 내의 트랜지스터가 소오스, 드레인 및 게이트를 구비하는 것으로 설명하였지만, 각 트랜지스터는 소오스 또는 드레인을 나타내는 제1 전극, 드레인 또는 소오스를 나타내는 제2 전극, 및 게이트를 구비하도록 형성될 수 있다. 다시 말해서, 상술한 화소 회로에서의 MOS 트랜지스터는 일례로서 언급된 것이다. 따라서, 본 발명의 화소 회로는 MOS 트랜지스터 이외에 다른 종류의 트랜지스터로 형성될 수 있다. 예를 들면, 제1 전극, 제2 전극, 및 제3 전극을 구비하고, 제1 전극 및 제2 전극 간에 인가되는 전압에 의하여 제2 전극에서 제3 전극으로 흐르는 전류의 양을 제어할 수 있는 능동 소자로 구현될 수 있다.
또한, 상술한 실시예에서, 화소 회로의 제2 내지 제4 트랜지스터(M2, M31, M32)는 주사 신호 및 발광 제어신호에 응답하여 양측의 전극을 스위칭하기 위한 소 자로서, 이와 동일한 기능을 수행할 수 있는 여러 스위칭 소자를 이용하여 구현될 수 있다.
또한, 상술한 실시예에서, 발광 소자는 유기 발광 소자 이외에 무기물을 이용하여 발광층을 형성하는 무기 발광 소자를 포함할 수 있다.
또한, 상술한 실시예에서, 표시 장치의 주사 구동부와 데이터 구동부는 화상 표시부가 형성되어 있는 유리 기판 위에 직접 장착할 수 있으며, 화상 표시부가 형성되어 있는 기판에 주사선, 데이터선 및 트랜지스터와 동일한 층들로 형성되어 있는 구동 회로로 대체될 수 있다. 다른 한편으로, 주사 구동부 및/또는 데이터 구동부는 COF(chip on flexible board, or chip on film) 구조로 형성될 수 있다. 다시 말해서, 주사 구동부 및/또는 데이터 구동부는 기판에 접착되어 전기적으로 연결되는 가요성 인쇄 회로 기판(flexible printed circuit: FPC) 또는 필름(film) 등에 칩 등의 형태로 장착될 수 있다.
이상, 본 발명의 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되는 것은 아니며, 본 발명의 기술적 사상의 범위내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.
본 발명에 의하면, 표시 장치의 구동 칩의 소형화에 기여할 수 있다. 특히, 순차 구동 방식과 같은 구동 방식으로 동작하는 표시 장치의 구동 칩의 소형화에 기여할 수 있다.
또한, 표시 장치의 드라이버 IC의 메모리를 1프레임 분량만을 사용하므로, 드라이버 IC의 칩 크기를 줄일 수 있고, 표시 장치의 제조 비용을 절감할 수 있다.

Claims (19)

  1. 프레임 메모리에 한 프레임의 화상 데이터를 순차적으로 기록하는 단계;
    상기 한 프레임의 화상 데이터를 기록하는 시간(T)의 T/2의 시점 또는 그 이후로부터 상기 프레임 메모리에 기록된 상기 화상 데이터의 홀수번째 데이터 및 짝수번째 데이터 중 어느 하나의 데이터를 포함하는 제1 군의 화상 데이터를 순차적으로 독출하는 단계; 및
    상기 제1 군의 화상 데이터를 순차적으로 독출한 후에, 상기 프레임 메모리에 기록된 상기 화상 데이터의 상기 홀수번째 데이터 및 상기 짝수번째 데이터 중 나머지 하나의 데이터를 포함하는 제2 군의 화상 데이터를 순차적으로 독출하는 단계를 포함하며,
    상기 독출된 제1 군의 화상 데이터에 속하는 제1 화상 데이터 및 상기 독출된 제2 군의 화상 데이터에 속하는 제2 화상 데이터에 각각 상응하는 제1 및 제2 데이터 신호는 두 개의 발광 소자를 순차적으로 구동시키는 적어도 하나의 트랜지스터의 게이트에 순차적으로 전달되는 프레임 메모리 제어 방법.
  2. 제1항에 있어서,
    상기 화상 데이터를 순차적으로 기록하는 단계는 상기 제2 군의 화상 데이터를 독출하는 단계의 시작 시점 또는 그 이후에 다음 프레임의 화상 데이터를 순차적으로 기록하는 단계를 포함하는 프레임 메모리 제어 방법.
  3. 제1항에 있어서,
    상기 화상 데이터를 순차적으로 기록하는 단계는 상기 화상 데이터를 기록하지 않는 쓰기 더미 구간을 두고 상기 화상 데이터를 순차적으로 기록하는 단계를 포함하는 프레임 메모리 제어 방법.
  4. 제3항에 있어서,
    상기 제1 군의 화상 데이터 및 상기 제2 군의 화상 데이터를 순차적으로 독출하는 단계는 상기 화상 데이터를 독출하지 않는 제1 및 제2 읽기 더미 구간을 각각 두고 상기 화상 데이터를 순차적으로 독출하는 단계를 포함하는 프레임 메모리 제어 방법.
  5. 제4항에 있어서,
    상기 쓰기 더미 구간은 상기 제1 및 상기 제2 읽기 더미 구간의 합과 동일하게 설정되는 프레임 메모리 제어 방법.
  6. 제1항에 있어서,
    상기 화상 데이터를 독출하는 단계는 상기 화상 데이터를 기록하는 단계의 쓰기 속도에 대하여 두 배의 읽기 속도를 갖고 상기 화상 데이터를 독출하는 단계를 포함하는 프레임 메모리 제어 방법.
  7. 제1항에 있어서,
    상기 제1 데이터 신호 및 상기 제2 데이터 신호는 동일한 색을 표시하는 신호인 프레임 메모리 제어 방법.
  8. 제1항에 있어서,
    상기 프레임 메모리는 상기 한 프레임의 상기 화상 데이터를 저장하는 용량을 갖는 프레임 메모리 제어 방법.
  9. 복수의 주사선, 복수의 발광제어선 및 복수의 데이터선에 전기적으로 접속되는 복수의 화소를 포함하며, 상기 화소는 제1 및 제2 발광 소자를 순차적으로 구동시키는 적어도 하나의 제1 트랜지스터를 구비하는 화상 표시부;
    상기 주사선에 주사 신호를 공급하고 상기 발광제어선에 발광 제어신호를 공급하며 상기 데이터선에 데이터 신호를 공급하는 구동부;
    화상 데이터를 저장하는 프레임 메모리; 및
    상기 구동부 및 상기 프레임 메모리를 제어하는 제어부를 포함하며,
    상기 제어부는 수신한 한 프레임의 화상 데이터를 상기 프레임 메모리에 순차적으로 기록하고, 상기 화상 데이터를 기록하는 시간(T)의 T/2의 시점 또는 그 이후로부터 상기 프레임 메모리에 기록된 상기 화상 데이터의 홀수번째 데이터 및 짝수번째 데이터 중 어느 하나의 데이터를 포함하는 제1 군의 화상 데이터를 순차 적으로 독출하여 상기 구동부에 전달하며, 상기 제1 군의 화상 데이터를 순차적으로 독출한 후에, 상기 프레임 메모리에 기록된 상기 화상 데이터의 상기 홀수번째 데이터 및 상기 짝수번째 데이터 중 나머지 하나의 데이터를 포함하는 제2 군의 화상 데이터를 순차적으로 독출하여 상기 구동부에 전달하는 표시 장치.
  10. 제9항에 있어서,
    상기 독출된 제1 군의 화상 데이터에 속하는 화상 데이터 및 상기 독출된 제2 군의 화상 데이터에 속하는 화상 데이터에 각각 상응하는 제1 및 제2 데이터 신호는 상기 제1 트랜지스터의 게이트에 순차적으로 전달되는 표시 장치.
  11. 제10항에 있어서,
    상기 화소는,
    상기 제1 발광 소자 및 상기 제2 발광 소자;
    상기 주사 신호에 응답하여 상기 제1 트랜지스터의 게이트에 상기 제1 데이터 신호 및 상기 제2 데이터 신호를 순차적으로 전달하는 제2 트랜지스터;
    상기 제1 및 제2 데이터 신호에 상응하는 제1 전압 및 제2 전압으로 상기 제1 트랜지스터의 게이트-소오스 전압을 순차적으로 유지하는 캐패시터;
    상기 제1 및 제2 전압에 상응하여 상기 제1 및 제2 발광 소자에 순차적으로 전류를 공급하는 상기 제1 트랜지스터;
    제1 발광 제어신호에 응답하여 상기 제1 트랜지스터로부터 상기 제1 발광 소 자에 전달되는 전류를 한 프레임 내의 제1 기간 동안 제한하는 제3 트랜지스터; 및
    제2 발광 제어신호에 응답하여 상기 제1 트랜지스터로부터 상기 제2 발광 소자에 전달되는 전류를 상기 한 프레임 내의 제2 기간 동안 제한하는 제4 트랜지스터를 포함하는 표시 장치.
  12. 제9항에 있어서,
    상기 제어부는 상기 제2 군의 화상 데이터를 독출하기 시작하는 시점 또는 그 이후에 다음 프레임의 화상 데이터를 기록하는 표시 장치.
  13. 제9항에 있어서,
    상기 제어부는 상기 화상 데이터를 기록하지 않는 쓰기 더미 구간을 두고 상기 화상 데이터를 순차적으로 기록하는 표시 장치.
  14. 제13항에 있어서,
    상기 제어부는 상기 화상 데이터를 독출하지 않는 제1 및 제2 읽기 더미 구간을 각각 두고 상기 화상 데이터를 순차적으로 독출하는 표시 장치.
  15. 제14항에 있어서,
    상기 쓰기 더미 구간은 상기 제1 및 제2 읽기 더미 구간의 합과 동일하게 설정되는 표시 장치.
  16. 제9항에 있어서,
    상기 프레임 메모리는 화상 데이터를 기록하는 쓰기 속도에 대하여 상기 화상 데이터를 독출하는 읽기 속도가 두 배로 설정되는 표시 장치.
  17. 제9항에 있어서,
    상기 프레임 메모리는 상기 한 프레임의 상기 화상 데이터를 저장하는 용량을 갖는 표시 장치.
  18. 제9항에 있어서,
    상기 구동부는 상기 표시부에 상기 주사 신호를 공급하는 주사 구동부 및 상기 데이터 신호를 공급하는 데이터 구동부를 포함하는 표시 장치.
  19. 제9항에 있어서,
    상기 화소는 유기물로 이루어진 발광층을 구비하는 유기 발광 소자 및 상기 유기 발광 소자를 제어하기 위한 화소 회로를 포함하는 표시 장치.
KR1020040068402A 2004-08-30 2004-08-30 프레임 메모리 제어 방법 및 그것을 이용한 표시 장치 KR100624311B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020040068402A KR100624311B1 (ko) 2004-08-30 2004-08-30 프레임 메모리 제어 방법 및 그것을 이용한 표시 장치
JP2005130264A JP2006072311A (ja) 2004-08-30 2005-04-27 フレームメモリ制御方法及びそれを用いた表示装置
US11/211,403 US20060044233A1 (en) 2004-08-30 2005-08-24 Frame memory driving method and display using the same
DE602005011374T DE602005011374D1 (de) 2004-08-30 2005-08-29 Verfahren zur Ansteuerung eines Bildspeichers
EP05107868A EP1630784B1 (en) 2004-08-30 2005-08-29 Frame memory driving method
CNB200510099616XA CN100424750C (zh) 2004-08-30 2005-08-30 帧存储器驱动方法和使用该方法的显示器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040068402A KR100624311B1 (ko) 2004-08-30 2004-08-30 프레임 메모리 제어 방법 및 그것을 이용한 표시 장치

Publications (2)

Publication Number Publication Date
KR20060019754A true KR20060019754A (ko) 2006-03-06
KR100624311B1 KR100624311B1 (ko) 2006-09-19

Family

ID=36139536

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040068402A KR100624311B1 (ko) 2004-08-30 2004-08-30 프레임 메모리 제어 방법 및 그것을 이용한 표시 장치

Country Status (6)

Country Link
US (1) US20060044233A1 (ko)
EP (1) EP1630784B1 (ko)
JP (1) JP2006072311A (ko)
KR (1) KR100624311B1 (ko)
CN (1) CN100424750C (ko)
DE (1) DE602005011374D1 (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6760772B2 (en) 2000-12-15 2004-07-06 Qualcomm, Inc. Generating and implementing a communication protocol and interface for high data rate signal transfer
US8812706B1 (en) 2001-09-06 2014-08-19 Qualcomm Incorporated Method and apparatus for compensating for mismatched delays in signals of a mobile display interface (MDDI) system
ATE517500T1 (de) 2003-06-02 2011-08-15 Qualcomm Inc Erzeugung und umsetzung eines signalprotokolls und schnittstelle für höhere datenraten
EP2363992A1 (en) 2003-08-13 2011-09-07 Qualcomm Incorporated A signal interface for higher data rates
AU2004303402A1 (en) 2003-09-10 2005-03-24 Qualcomm Incorporated High data rate interface
EP1680904A1 (en) 2003-10-15 2006-07-19 QUALCOMM Incorporated High data rate interface
KR100827573B1 (ko) 2003-10-29 2008-05-07 퀄컴 인코포레이티드 높은 데이터 레이트 인터페이스
US8606946B2 (en) 2003-11-12 2013-12-10 Qualcomm Incorporated Method, system and computer program for driving a data signal in data interface communication data link
KR20060096161A (ko) 2003-11-25 2006-09-07 콸콤 인코포레이티드 향상된 링크 동기화를 제공하는 고속 데이터 레이트인터페이스
EP2247070B1 (en) 2003-12-08 2013-09-25 QUALCOMM Incorporated High data rate interface with improved link synchronization
EP1733537A1 (en) 2004-03-10 2006-12-20 Qualcomm, Incorporated High data rate interface apparatus and method
CA2560067C (en) 2004-03-17 2011-08-23 Qualcomm Incorporated High data rate interface apparatus and method
CA2569106C (en) 2004-06-04 2013-05-21 Qualcomm Incorporated High data rate interface apparatus and method
US8650304B2 (en) 2004-06-04 2014-02-11 Qualcomm Incorporated Determining a pre skew and post skew calibration data rate in a mobile display digital interface (MDDI) communication system
KR100582402B1 (ko) * 2004-09-10 2006-05-22 매그나칩 반도체 유한회사 패널에서 플리커 프리 디스플레이를 지원하는 메모리읽기/쓰기 타이밍 제어방법 및 그 방법을 이용한 ｔｄｃ패널 구동장치
US8667363B2 (en) 2004-11-24 2014-03-04 Qualcomm Incorporated Systems and methods for implementing cyclic redundancy checks
US8699330B2 (en) 2004-11-24 2014-04-15 Qualcomm Incorporated Systems and methods for digital data transmission rate control
US8539119B2 (en) 2004-11-24 2013-09-17 Qualcomm Incorporated Methods and apparatus for exchanging messages having a digital data interface device message format
US8692838B2 (en) 2004-11-24 2014-04-08 Qualcomm Incorporated Methods and systems for updating a buffer
US8873584B2 (en) 2004-11-24 2014-10-28 Qualcomm Incorporated Digital data interface device
JP2008522496A (ja) 2004-11-24 2008-06-26 クゥアルコム・インコーポレイテッド 通信リンクの両端でコマンドを同期実行するための方法およびシステム
US8723705B2 (en) 2004-11-24 2014-05-13 Qualcomm Incorporated Low output skew double data rate serial encoder
US8730069B2 (en) 2005-11-23 2014-05-20 Qualcomm Incorporated Double data rate serial encoder
US8692839B2 (en) 2005-11-23 2014-04-08 Qualcomm Incorporated Methods and systems for updating a buffer
KR100784014B1 (ko) * 2006-04-17 2007-12-07 삼성에스디아이 주식회사 유기전계발광 표시장치 및 그의 구동방법
TWI360796B (en) 2007-01-15 2012-03-21 Au Optronics Corp Driver and method for driving display panel and re
JP5630210B2 (ja) * 2010-10-25 2014-11-26 セイコーエプソン株式会社 画素回路の駆動方法、電気光学装置および電子機器
WO2013129216A1 (ja) * 2012-02-28 2013-09-06 シャープ株式会社 表示装置およびその駆動方法
JP2013231918A (ja) * 2012-05-01 2013-11-14 Samsung R&D Institute Japan Co Ltd フレームメモリの制御回路、表示装置及びフレームメモリの制御方法
KR20150112620A (ko) * 2014-03-28 2015-10-07 삼성전자주식회사 디스플레이 장치, 디스플레이 시스템 및 그 제어 방법
CN110503928B (zh) * 2018-05-18 2021-09-07 晶典有限公司 为具有可配置多电极像素的光调制底板产生五点形视频流

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4393444A (en) * 1980-11-06 1983-07-12 Rca Corporation Memory addressing circuit for converting sequential input data to interleaved output data sequence using multiple memories
US4956709A (en) * 1988-03-11 1990-09-11 Pbs Enterprises, Inc. Forward error correction of data transmitted via television signals
JPH01310390A (ja) * 1988-06-09 1989-12-14 Oki Electric Ind Co Ltd フレーム・メモリ制御方式
JP2761128B2 (ja) * 1990-10-31 1998-06-04 富士通株式会社 液晶表示装置
JP2977104B2 (ja) * 1991-07-26 1999-11-10 ソニー株式会社 動画像データエンコード方法および装置、並びに動画像データデコード方法および装置
US5900857A (en) * 1995-05-17 1999-05-04 Asahi Glass Company Ltd. Method of driving a liquid crystal display device and a driving circuit for the liquid crystal display device
JP3307807B2 (ja) * 1995-09-29 2002-07-24 三洋電機株式会社 映像信号処理装置
TW334554B (en) * 1995-12-30 1998-06-21 Samsung Electronics Co Ltd Display, a driving circuit and a driving method thereof
US6353435B2 (en) * 1997-04-15 2002-03-05 Hitachi, Ltd Liquid crystal display control apparatus and liquid crystal display apparatus
US6239779B1 (en) * 1998-03-06 2001-05-29 Victor Company Of Japan, Ltd. Active matrix type liquid crystal display apparatus used for a video display system
JP3475081B2 (ja) * 1998-06-03 2003-12-08 三洋電機株式会社 立体映像再生方法
EP1145218B1 (en) * 1998-11-09 2004-05-19 Broadcom Corporation Display system for blending graphics and video data
US6618031B1 (en) * 1999-02-26 2003-09-09 Three-Five Systems, Inc. Method and apparatus for independent control of brightness and color balance in display and illumination systems
TW536827B (en) * 2000-07-14 2003-06-11 Semiconductor Energy Lab Semiconductor display apparatus and driving method of semiconductor display apparatus
JP2002202881A (ja) * 2000-10-26 2002-07-19 Matsushita Electric Ind Co Ltd 画像表示装置
JP3620490B2 (ja) * 2000-11-22 2005-02-16 ソニー株式会社 アクティブマトリクス型表示装置
JP2003280600A (ja) * 2002-03-20 2003-10-02 Hitachi Ltd 表示装置およびその駆動方法
JP2003330422A (ja) * 2002-05-17 2003-11-19 Hitachi Ltd 画像表示装置
US6919902B2 (en) * 2002-06-03 2005-07-19 Seiko Epson Corporation Method and apparatus for fetching pixel data from memory
JP2004093717A (ja) * 2002-08-30 2004-03-25 Hitachi Ltd 液晶表示装置
JP4451057B2 (ja) * 2002-12-27 2010-04-14 シャープ株式会社 表示装置の駆動方法、表示装置、および、そのプログラム
KR100490622B1 (ko) * 2003-01-21 2005-05-17 삼성에스디아이 주식회사 유기 전계발광 표시장치 및 그 구동방법과 픽셀회로
KR100582204B1 (ko) * 2003-12-30 2006-05-23 엘지.필립스 엘시디 주식회사 액정표시소자의 메모리 구동방법 및 장치
KR100582402B1 (ko) * 2004-09-10 2006-05-22 매그나칩 반도체 유한회사 패널에서 플리커 프리 디스플레이를 지원하는 메모리읽기/쓰기 타이밍 제어방법 및 그 방법을 이용한 ｔｄｃ패널 구동장치

Also Published As

Publication number Publication date
KR100624311B1 (ko) 2006-09-19
DE602005011374D1 (de) 2009-01-15
US20060044233A1 (en) 2006-03-02
EP1630784A1 (en) 2006-03-01
CN1744194A (zh) 2006-03-08
EP1630784B1 (en) 2008-12-03
CN100424750C (zh) 2008-10-08
JP2006072311A (ja) 2006-03-16

Similar Documents

Publication Publication Date Title
KR100624311B1 (ko) 프레임 메모리 제어 방법 및 그것을 이용한 표시 장치
CN109841193B (zh) Oled显示面板及包括该oled显示面板的oled显示装置
JP4560275B2 (ja) アクティブマトリクス型表示装置とその駆動方法
KR100570317B1 (ko) 표시장치와, 표시시스템 및 표시장치의 구동방법
EP1628285B1 (en) Method for managing display data of a light emitting display
US8089446B2 (en) Display device capable of displaying partial picture and driving method of the same
US7369124B2 (en) Display device and method for driving the same
US7586506B2 (en) Light emitting display device and method of driving the same
US9589528B2 (en) Display device
JP2008145555A (ja) 電気光学装置、走査線駆動回路および電子機器
JP2008242489A (ja) 電流源回路
US6784878B2 (en) Flat-panel display device
US11443721B2 (en) Display device
KR102665519B1 (ko) 표시 장치 및 보상 방법
JP2008096915A (ja) 電気光学装置、走査線駆動回路および電子機器
JP2008151986A (ja) 電気光学装置、走査線駆動回路および電子機器
US20080174613A1 (en) Active matrix display device
KR102673949B1 (ko) 게이트 드라이버, 표시장치 및 그의 구동방법
JP2009134055A (ja) 表示装置
JP4655497B2 (ja) 画素回路の駆動方法、画素回路、電気光学装置および電子機器
KR20170076951A (ko) 게이트 구동부, 표시장치 및 이의 구동방법
KR20220074700A (ko) 게이트 구동 회로 및 이를 이용한 전계발광 표시장치
KR20230101466A (ko) 게이트 구동 회로 및 이를 포함하는 표시 장치
JP2006098440A (ja) 液晶駆動回路および該液晶駆動回路を備えた液晶表示装置
JP2008102213A (ja) アクティブマトリクス型表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160831

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee